INOVACE BAKALÁŘSKÝCH A MAGISTERSKÝCH STUDIJNÍCH OBORŮ NA HORNICKO-GEOLOGICKÉ FAKULTĚ VYSOKÉ ŠKOLY BÁŇSKÉ - TECHNICKÉ UNIVERZITY OSTRAVA
POČÍTAČE Zdeněk Neustupa
Tento projekt je spolufinancován Evropským sociálním fondem a státním rozpočtem České republiky. ESF napomáhá rozvoji lidských zdrojů a podnikatelského ducha.
Anotace Předmět navazuje na základní informace o výpočetní technice. Na základě znalosti logických obvodů, popisuje strukturu a funkci počítače, rozebírá jednotlivé části se zaměřením na jejich funkci a vlastnosti. Podrobně se zabývá popisem počítačů třídy PC, procesory, funkcí jednotlivých částí včetně rozhraní a periférií.
Signál Signály • informační signály • šumy • deterministické • stochastické • spojité, analogové • nespojité, diskrétní • data
Počítače Analogový počítač, zpracovává analogový signál pomocí analogových obvodů. Číslicový počítač – pro tento předmět déle jen počítač Hybridní počítač analogové výpočetní jádro řízené číslocovým automatem (počítačem)
Základní pojmy Počítač Program Strojová instrukce Data Bit Byte Informace
Základní pojmy Počítač je technické zařízení, které zpracovává data na zákaldě programu Počítač je zařízení do kterého vstupují data a vystupují informace (spíše definice IS) Program je posloupnost instrukcí
Základní pojmy Strojová instrukce, dále jen instrukce je základní příkaz, kterému rozumí cemtrální jednotka počítače, procesor (CPU) Data jsou diskrétní číselný popis reality
Základní pojmy Binární data jsou v dvojkové číselné soustavě bit základní jednotka binárních dat 0/1 Byte 8 bitů Slovo Word různě definováno programátorsky 16 bitů. Nebo délka dat v procesoru
Základní pojmy Informace je výstupem zpérování dat Zpracování se provádí na technických HW a programových SW prostředcích
Koncepce počítačů von Neumanova koncepce, společná paměť pro programy a data Harvardská koncepce oddálená paměť pro programy a data atd... CISC (kompletní instrukční sada) RISC (redukovaná instrukční sada)
CISC Complex Instruction Set Computer Počítač s kompletní instrukční sadou Směr s maximalizací instrukcí za účelem zjednodušení programování Různá délka instrukcí Různé časy (počet taktů hodin) pro provedení instrukcí Menší počet registrů „Bopná“ dekodér instrukcí Problémy se skalárním a paralelním provádění instrukcí
RISC
Reduced Instruction Set Computing Počítač s redukovanou sadnou instrukcí Redukce počtu typu instrukcí Doporučena stejná délka instrukcí Doporučena stejná doba provádění instrukcí Velká sada obecných registrů Možnost skalární práce, řetězení (pipeling) , paralelního zpracování Jednoduchost, nižší výrobní náklady
von Neumannova koncepce
Harvardská Koncepce
Části počítače Procesor, centrální jednotka CPU, řídí sebe a celý počítač na základě programu řadič procesoru, provádí aritmetické a logické operace ALU aritmeticko-logická jednotka, obsahuje paměťové prvky, registry, pro dočasné uložení dat, instrukcí adres atd. Paměť, operační, slouží k ukládání programů a dat dle koncepce společná nebo dělená Jednotky pro vstup a výstup slouží ke komunikaci počítače s okolím, pro vstup dat a výstup dat- výsledků.
Procesor
ALU Výpočetní část procesoru, která provádí matematické a logické operace. Skládá se vlastní operační jednotky, centrálního registru, akumulátoru (A), ve kterém jsou ukládány jeden z operandů a výsledek, registru příznaků a pomocných registrů, pro ukládání operandů během operací.
Řadič Řídí procesor i celý počítač Dekóduje instrukce Provádí instrukce
Registry pro všeobecné použití akumulátor (aritmeticko-logické jednotky; A) speciální registry čítač instrukcí (PC) ukazatel vrcholu zásobníku (SP)
Mikropočítač
Instrukční cyklus Převzetí instrukce z paměti (adresa z PC)
Dekódování instrukce
Provedení instrukce
PC= PC+ délka instrukce
Lineární program RESET - start PC 0000
0002
0004
0005
MVI A,8
MVI B,6
ADD B
OUT 01
Další instrukce 0007 Další instrukce 0008 Další instrukce
0009 Další instrukce
Skok PC 0000
0001
0002
0003
0004
0005
0006
RESET - start První instrukce
Další instrukce
JMP 1000
1000
První instrukce po skoku
1001
Další instrukce
1002
Další instrukce
1003
Další instrukce
1004
Další instrukce
1005
Další instrukce
1006
Další instrukce
Další instrukce
Další instrukce
Další instrukce
Další instrukce
Podprogram PC 0000
RESET - start První instrukce
0001
Další instrukce
0002
CALL1000
0005
0006
0007
0008
1000
1001
První instrukce podprogramu
Další instrukce
1002
Další instrukce
1003
Další instrukce
1004
Další instrukce
1005
Další instrukce
1006
RET
Další instrukce
Další instrukce
Další instrukce
Další instrukce
Přerušení Je vyvoláno el signálem z vnějšího zařízení INT (IRQ). Může být vyvoláno i instrukcí (RST) Programová funkce je shodná s podprogramem Pevné přerušení Maskované přerušení Řadiče přerušení
Přímý přístup do paměti DMA
Rozdělení počítačů I Osobní PC: XT, AT, ATX, NTB, IBM PS1, PS2, PS3, Apple Pracovní stanice Grafické stanice Řídící počítače
Rozdělení počítačů II Servery Počítače pro distribuované výpočty Centrální výpočetní systémy Superpočítače Optické počítače DNA počítače
Funkce počítačů Současné počítače nemají jednoduché schéma a instrukční cyklus Cache Execution unit Instruction pool Pipeline Superskalár
Cache Rychlé paměti mezi operační pamětí a výkonnou částí procesoru L1 interní chace procesoru L2 mezipaměť původně na desce, poté v procesoru L3
Komunikace procesoru s okolím Front side bus FSB Hypertransport
Vykonávání instrukcí Instruction pool dekódování a seřazení instrukcí Execution unit, vykonání instrukcí obvykle v několika fázích, Pipeline
Zřetězené zpracování instrukcí Pipeline, pět základních fází PF (Prefetch): výber instrukce: dalsí zpracovávaná instrukce se bere bud z pameti RAM, nebo z vyrovnávací cache pameti. D1 (Decode1): dekódování instrukce: urcí se délka a typ instrukce
D2 (Decode2): výpocet adresy: urcí se adresa operandu, se kterými instrukce pracuje EX (Execution): provedení intstrukce: vlastní provedení instrukce WB (Write Back): zápis výsledku: zapísí se výsledky zpracované instrukce
Vykonání instrukcí Každou z těchto fází může provádět samostatně pracující jednotka a v okamžiku, kdy je tato jednotka se svou prací hotova, předá svůj výsledek jednotce provádějící následující fázi zpracování a pokračuje ve své práci nad další instrukcí.
Klasické T1 T2 T3 T4 T5 T6 T7 T8 T9 T10 I2 PF I1 I1 I2 D1 I1 I2 D2 I1 I2 EX I1 I2 WB
Zřetězené Jednotky vykonají svoji část Předají dále A vykonávají další instrukci T1 T2 T3 T4 T5 T6 T7 T8 T9 T10 PF I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I1 I2 I3 I4 I5 I6 I7 I8 I9 D1 I1 I2 I3 I4 I5 I6 I7 I8 D2 I1 I2 I3 I4 I5 I6 I7 EX I1 I2 I3 I4 I5 I6 WB
Superskalár Jedna fronta skalární procesor Více front superskalární procesor Více front více ALU Vždy problém se skoky pipeline flush, tj. vyprázdnění fronty
Zpracování mimo pořadí Out of Order Instrukce se vykonávají v jiném pořadí, než jak uvádí program uložený v operační paměti. Procesor si sám rozhodne a poskládá instrukce tak, aby byly zpracovány v co nejkratším čase.
Spekulativní vykonávání instrukcí Speculative Execution Odhad vykonávání instrukcí dopředu. Instrukce se vykonávají v době, kdy je mikroprocesor méně vytížen, a jednotlivé výsledky zpracování se ukládají v mikroprocesoru, aby byly v okamžiku potřeby k dispozici
Předpověd´ větvení Branch prediction Řešení problému skokových instrukcí a instrukcí větevení Předejití chybného výpočtu při vykonání instrukce mimo pořadí Lineárně následná instrukce vzhledem ke skoku se nemá provádět
Thread- vlákno Více procesorové systémy Více vláken programů Plný multithreding Částečný multithreading
Logické obvody Technická realizace výpočetní techniky je založena na logických obvodech, pomocí kterých jsou realizovány logické, matematické, přepínací, směrovací ale i paměťové, časově závislé funkce. Logické obvody dělíme na kombinační a sekvenční. Pracují s logickými proměnnými a logickými funkcemi, pravidla jsou dána logickou, Boolovou algebrou.
Logická proměnná, logická funkce Logická proměnná Logická fukce Zápis logických funkcí Algebraický Pravdivostní tabulka Blokové schéma
Boolova algebra
Boolova algebra Opírá se o úplný soubor logických funkcí, tvořený třemi logickými funkcemi – logickým součtem, logickým součinem a negací. Pravidla Booleovy algebry slouží k návrhu, minimalizaci a realizaci logických funkcí. Priorita log. funkcí : 1. negace, 2. logický součin, 3. logický součet
Základní logické funce AND logický součin a.b; a∧b, OR logický součet a+b; a∨ b NOT, NON negace a� Priorita log. funkcí : 1. negace 2. logický součin 3. logický součet
Zákony Boolovy algebry zákon komutativní : zákon asociativní : zákon distributivní :
Zákony Boolovy algebry zákon dvojí negace : zákon vyloučeného třetího : zákon absorpce : zákon agresivity 0 a 1 : zákon neutrality 0 a 1 : zákony de Morganovy : Shanonovo zobecnění de Morganových zákonů f (a; b; c; +; . ) = f (a�; b� ; c�; . ; +)
Normální formy logických funkcí Normální formy logických funkcí slouží k převedení logické funkce (či funkcí) vyjádřených v pravdivostní tabulce na algebraický výraz. Chceme-li vyjádřit tyto logické funkce algebraickými výrazy použijeme k tomu úplné disjunktní normální formy (ÚDNF) a nebo úplné konjunktní normální formy (ÚKNF)
Normální formy logických funkcí ÚDNF : logický součet základních logických součinů, základním součinem rozumíme pravdivý výrok (řádek v pravdivostní tabulce s hodnotou 1) logický součin obsahuje tolik symbolů, kolik je proměnných. Proměnou zapíšeme jako přímou pokud má v daném řádku tabulky hodnotu 1 a jako negovanou, pokud má hodnotu 0. ÚKNF : logický součin základních logických součtů, základním součtem rozumíme nepravdivý výrok (řádek v hodnotou 0) logický součet obsahuje tolik symbolů, kolik je proměnných. Proměnou zapíšeme jako přímou pokud má v daném řádku tabulky hodnotu 0 a jako negovanou, pokud má hodnotu 1.
Minimalizace logické funkce Úplné normální formy logických funkcí plně popisují logickou funkci, jejich nevýhodou je právě kompletní popis, jsou rozsáhlé. Obvykle se daní zmenšit o redundantní členy, minimalizovat. Tuto činnost lze provést matematicky, nebo pomocí matematicko- grafických prostředků jako jsou Karnaughovy mapy (do 5 proměnných) nebo nomogramy. Na přikladu funkce 4 proměnných v tvaru ÚDNF si ukážeme oba postupy. Základem minimalizace v tomto případě jsou následné zákony a.1=a; a+a=a; a+a� =a
Postup minimalizace Předpokládejme, že výstupem návrhu logické funkce je pravdivostní tabulka a následně ÚDNF: 𝑓 = 𝑎𝑏�𝑐̅𝑑̅ + 𝑎𝑎𝑎𝑎 + 𝑎�𝑏𝑐̅𝑑̅ + 𝑎�𝑏𝑏𝑑̅ + 𝑎�𝑏𝑏𝑏 + 𝑎�𝑏𝑐̅𝑑 Pro minimalizaci, dle uvedeného výše hledáme páry součinů, ve kterých se mění pouze jedna proměnná. Vytkneme-li vše ostatní, zůstane jen součet přímé a negované proměnné a to je 1, tady násobení jedničkou, které nepíšeme. 𝑓 = 𝑎𝑏�𝑐̅𝑑̅ + 𝑏𝑏𝑏(𝑎 + 𝑎�) + 𝑎�𝑏𝑑̅(𝑐 + 𝑐̅) + 𝑎�𝑏𝑐̅(𝑑̅ + 𝑑) 𝑓 = 𝑎𝑏�𝑐̅𝑑̅ + 𝑏𝑏𝑏 + 𝑎�𝑏𝑑̅ + 𝑎�𝑏𝑐̅), což je pro zvolený postup správný výsledek, použili jsme jeden člen dvakrát, což je v logické algebře možné, protože a+a=a.
Minimalizace Karnaughovou mapou Výsledek není nutně minimální tvar, i když pro výběr párů pro krácení který jsme použili nejsou možné další kroky. Při použití jiného postupu by mohl být výsledek jiný. Pro zjednodušení hledání i celého řešení se používají již zmíněné graficko aritmetické metody. Karnaughova mapa je grafickým zobrazením logické funkce, umožňuje snadné nalezení párů pro krácení. Musí být splněno několik výchozích podmínek.
Minimalizace Karnaughovou mapou Mapa má stejně polí jako je řádků v tabulce tedy 2n, kde n je počet proměnných, Každé pole má jedinečnou adresu danou kombinací přímých a negovaných proměnných (každé pole odpovídá jednomu řádku v pravdivostní tabulce) Mezi sousedními sloupci a řádky se smí měnit pouze jedna proměnná Poté když zapíšeme do polí s kombinací proměnných - adresou odpovídajících prvdivým výrokům jedničky. Jsou sousední jedničky páry pro minimalizaci.
Minimalizace Karnaughovou mapou Vytvoříme mapu pro funkci, kterou jsme již použili následně provedeme grafické vyhledání sousedních jedniček vytvoříme smyčky. Z definice minimalizace co se ve smyčkách nemění je výsledek. Smyčky mohou obsahovat 1,2,4,8... jedniček, tady 2n. 𝑓 = 𝑎𝑏�𝑐̅𝑑̅ + 𝑎𝑎𝑎𝑎 + 𝑎�𝑏𝑐̅𝑑̅ + 𝑎�𝑏𝑏𝑑̅ + 𝑎�𝑏𝑏𝑏 + 𝑎�𝑏𝑐̅𝑑 f
𝑐̅𝑑̅ 𝑐̅𝑑 𝑐𝑐
𝑐𝑑̅
𝑎� 𝑏� 𝑎�𝑏
𝑎𝑎
𝑎𝑏�
0
1
0
1
0
1
0
0
0
1
1
0
0
1
0
0
Výsledek je jiný než u algebraického řešení 𝑓 = 𝑎�𝑏 + 𝑏𝑏𝑏 + 𝑎𝑏�𝑐̅𝑑̅ Ale je také správný, a je i jednodušší.
Konstrukce LO Logické funkce realizujeme logickými obvody, mohou být pneumatické, elektrické(reléové), optické, elektronické elektronkové ale v současnosti polovodičové. Liší se konstrukcí a z ní vylývajícími vlastnostmi.
Polovodičové LO DRL dioda rezistor LO, jsou tvořeny diodami a odpory, pomalé vysoká spotřeba, vysoká odolnost, zastaralé DTL dioda tranzistor LO, jsou tvořeny diodami, výstup pak bipolárním tranzistorem nižší spotřeba, vyšší rychlost, odolnost vůči rušení
Polovodičové LO ECL tranzistorové emitorově vázané LO, tvořená bipolárními tranzistory, vysoký rychlost, velmi vysoká spotřeba TTL tranzistor tranzistor LO, lofické obvody jsou tvořeny bipolárními tranzistory s otevřenými emitory, svého času nejrozšířenější technologie, vyšší spotřeba i rychlost
TTL jsou konstruovány v mnoha provedeních se zaměřením na rychlost, spotřebu nebo kombinací obou. Existují v rozsáhlých řadách typů. MOS metal oxid silicium, technologie založená na bipolárních tranzistorech. Původně velmi nízká spotřeba ale i rychlost.
Vývojem MOS technologie se při udržení nízké spotřeby podařilo dosáhnou rychlostí technologie TTL. Hradla MOS jsou menší, méně součástek, ale nevýhodou je kapacita řídící elektrody. Podle konstrukce rozlišujeme NMOS, PMOS a CMOS.
DRL
DTL
ECL
TTL NAND
TTL NAND s otevřeným kolektorem
H TTL
STTL
CMOS
CMOS NAND
Závislost konstrukce a rychlost a spotřeby
Logický zisk a zatížitelnost
Průběh signálu
Meze signálu
Pásma logického signálu TTL
Nestabilita logických signálů Vliv šumu
Nestabilita logických signálů Vliv rychlosti
Závislost konstrukce a rychlost a spotřeby
Praktické řešení Logické obvody jsou řešeny jako integrované obvody původně v pouzdrech DIL ale mohou být jakékoliv konstrukce včetně SMD. Každý typ pouzdra má definovaný počet vývodů, u DIL např 14, 16, 20, 24, 48. Tomu odpovídá i počet členů v pouzdře.
Využití nezapojených vstupů Při praktickém řešení potřepujeme použít i obvody s více vstupy (omezení počtu pouzder)
Kombinační logické obvody Kombinační logické obvody které realizují vykonávání logických funkcí pouze v závislosti na stavech vstupních signálů, vstupních logických proměnných. a b c n
Kombinační logický obvod
f1(a,b,c, ….n) f2(a,b,c, ….n)
fi(a,b,c, ….n)
Základní kombinační obvody Základními kombinačními obvody reprezentují tři základní AND, OR a NOT a další jednoduché často používané odvozené funkce: NAND negovaný logický součin Shefferova funkce 𝑎. 𝑏 NOR negovaný logický součet Peirceiva funkce 𝑎 + 𝑏 XOR exclusive OR, výhradně nebo, non ekvivalence 𝑎�𝑏 + 𝑎𝑏�; a ⊕ b
Základní kombinační obvody
Y=X1⊕X2
Selektory - přepínače Služí k přepínání více signálů do jednoho výstupu, jsou řízeny výběrovými signály (SEL)
Dekodér Dekodéry umožňují převést binární číslo na jiný kód například signál jeden z X. Slouží například k dekódování adres a výběr zařízení.
Kodér Opakem je kodér, zakóduje signál 1/z do dvojkového kódu.
Multiplexor Vzhledem k tomu, že jsou adresy v binárním kódu a výběr vstupu selektory má vysoké nároky na počet vodičů, byl vyvinut přepínač řízený adresou.
Demultiplexor Na předchozí obrazovce jsme viděli přepínač propojující vstupy do jednoho výstupu na základě binární adresy. Na stejném principu ale opačně funguje de multiplexor, na základě binární adresy přesměruje jeden vstup na různé výstupy. Pokud by měli ve stejném okamžiku multiplexor a demultiplexor propojené arey, můžeme časově sdílet jednu přenosovou cestu(časově sdílený přenos, dále v předmětu TP).
Realizace logické funkce multiplexorem Jedná se o zajímavé řešení, které umožní obejít návrh logické funkce z hradel, v současnosti je tento postup nahrazen programováním logických polí, nebo přímo řešením na PLC automatech. Na obrázku je řešení logické funkce pěti proměnných a,b,c,d,e.
Sčítačka Jádrem každého procesoru je kombinační obvod provádějící matematické a logické operace, s paměťovými prvky operandů, registry: ALU. Prvním krokem je realizace binární sčítačky a následně odečítání pomocí logických obvodů. Sečtení dvou číslic (jednobitových) a, b, je dámo jednoduchým algoritmem. a+b=S a přenos do vyššího řádu rs , tento přenos je následně připočítá k vyššímu řádu.
Diagram sčítání Naznačené je možné popsat následujícím diagramem pro čtyřbitovou sčítačku re3= rs2
re2=rs1
re1=rs0
0
A
a3
a2
a1
a0
B
b3
b2
b1
b0
S
S3
S2
S1
S0
přenos
rs3
rs2
rs1
rs0
Blokové schéma dle diagramu Z předchozího vyplývá, že se jedná o stejnou činnost sčítání jednoho bitu s přenosem, čtřbitová sčítačka by blokově vypadal následovně:
Logická funkce sčítání Jelikož se jedná o opakovanou úlohu stačí napsat logické funkce pro jeden bit, vytvoříme pravdivostní tabulku a následně minimalizujeme pomocí Karnaughových map ai
bi
rei
rsi
Si
S
0
0
0
0
0
0
0
1
0
1
r�e
0
1
0
0
1
0
1
1
1
0
rs
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
r�e
1
1
1
1
1
re
𝑎� 𝑏�
1
1
0
0
0
a𝑏�
1
0
ab
1
Nejsou smyčky, nejde minimalizovat
re
a�b�
a� b
ab
0
1
ab�
0
1
1
1
0
Máme tři smyčky můžeme mimalizovat
0
Návrh řešení sčítačky Výsledné funkce pro jednobitovou sčítačku s přenosy jsou potom následující: S = 𝑎�𝑏�𝑟𝑒 + 𝑎�𝑏𝑟�𝑒 + 𝑎𝑎𝑟𝑒 + 𝑎𝑏�𝑟�𝑒 Nevede to na žádné známé jednoduché řešení, Ale když vytkneme r a negované r... S = 𝑟𝑒 (𝑎�𝑏� + 𝑎𝑎) + 𝑟�𝑒 (𝑎𝑏� + 𝑎�𝑏) Dostáváme podivnou rovnici, druhá závorka je evidentně XOR, a co prví, je to funkce kterou jsem nedefinoval, ale je opakem, negací XOR, tedy ekvivalence EQU je pravdivá tehdy, když jsou obě proměnné stejné 0/1, zančka je tedy jako XOR bez negace, zapisuje se a⊗b.
Logická funkce sčítačky Z toho vyplývá, možnost následujícího zápisu: S = 𝑟𝑒 (𝑎⊕𝑏) + 𝑟�𝑒 (𝑎⊕𝑏); pokud vezmeme závorku jako proměnnou, což můžeme, je to vlastně další XOR, takže výsledná funkce je XOR, XOR: S = 𝑟𝑒 ⊕𝑎⊕𝑏; technická realizace je jednoduchá. Vrátíme se k funkci přenosu po minimalizaci: rs= ab+ra+rb = ab+ r(a+b) nebo když vynecháme část mimalizace : rs= ab+ra𝑏�+r𝑎�b = ab+ r(𝑎⊕𝑏)
Schéma bloku sčítačky
Zřetězením bloků získáme sčítačku libovolnou délkou slova. Jelikož má, jak jsem již uvedl reálné logické hradlo zpoždění průchodu signálu, vzniká u problém zpoždění přenosu na nejvyšší bite oproti příchodu operandů. Řešením jsou obvody počítající přenos pro celé slovo , každý bit paralelně.
Odečítání Pro kompletní řešení matematických operací potřebujeme ještě odečítání, mohli bychom vytvořit samostatnou odečítací jednotku, stejně jako u sčítačky, ale binární algebra nabízí jinou možnost. Záporné číslo lze zobrazit jako doplněk do dvou, �+1, pro což je negované číslo +1, B‘ = B odečítání dvou n bitových čísel platí : A-B= A+B‘-2𝑛+1 ; při zanedbání přenosu z nejvyššího řádu A-B= A+B‘.
Technické řešení sčítání a odčítání
Intergrované ALU ALU, je dnes plně integrována v procesorech historicky ale byly vyvinuty obvody, provádějící aritmetické, logické a další operace Na obrázku je pouzdro a funkční tabulka z katalogu výrobce.
Další kombinační logické obvody Mimo již uvedené existuje mnoho dalších kombinačních obvodů, například již zmíněný dekodér instrukcí, ale i další kombinované obvody pro kontrolu parity, kódů, zesílení, řízení komunikace až po řídící automaty. Velká část těchto zařízení pokud není již vyvinuta a vyráběna jako součástka je dnes realizována místo jednotlivými hradly pomocí programovatelných logických polí nebo ROM pamětí.
Sekvenční logické obvody Sekvenční logické obvody (SKO) ve struktuře obsahují i kombinační logické obvody (KLO) a navíc pak ještě i paměťovou část systému (PČS). Okamžité hodnoty výstupních logických proměnných U1, U2, U3 ... Um jsou pak určeny nejen okamžitými kombinacemi vstupních logických proměnných X1, X2, X3 ... Xm, ale také jejich předcházejícími kombinacemi.
Shrnutí vlastností výstupní hodnota v určitém časovém okamžiku závisí nejen na vstupních hodnotách ale i na poslounosti předcházejících vstupních hodnot, Výstupní hodnota závisí na předchozím stavu- obvody mají paměť která zaznamenává vnitřní stavy v závislostina signálech, které postupně přicházeli do obvodu Obvody mají zpětnou vazbu
Rozdělení SKO Podle časové závislosti funkce: asynchronní SKO synchronní SKO Podle funcionality klopné obvody registry čítače paměti řadiče procesorů, řídící jednotky a sekvenční automaty
Asynchronní SKO Asynchronní sekvenční obvody – jsou takové, ve kterých působí změna vstupu okamžitě na výstup, jediné zpoždění je dáno jen průchodem logickými členy. Asynchronní obvod může proto reagovat na podmět velmi rychle. V rozsáhlém logickém obvodu však dochází k různým hodnotám zpoždění, což může vést ke vzniku hazardních stavů – rušivých impulsů.
Synchronní SKO Nemění stav na výstupu ihned po změně vstupů, ale až po změně taktovací, hodinový (clock) signálu. Změna nastává jen v definovaných časech, daných hodinovým signálem, např. při jeho náběžné hraně. Teoreticky by se měly tedy měnit všechny výstupy současně, jsou – li ovšem řízeny stejným hodinovým signálem. Složité sekvenční obvody typu mikroprocesoru jsou zásaně v synchronním provedení.
Klopné obvody Nejjednoduššími sekvenčními logickými obvody jsou klopné obvody (KO), které mohou nabývat dvou stavů ve kterých setrvají po definovaný čas. Změna je řízena vstupními veličinami. Rozeznáváme tyto druhy: astabilní klopný obvod monostabilní klopný obvod bistabilní klopný obvod Zvláštním případem je Schmittův klopný obvod, který je tvarovačem signálu.
Astabilní klopný obvod Také AKO nemá ustálený stav, jeho výstup se stále přepíná mezi logickou jedničkou a nulou (H/L). Lze jej proto využít jako generátor obdélníkového signálu, např. jako zdroj hodinového kmitočtu.
Monostabilní klopný obvod Také MKO má pouze jeden u stálený stav , tzn. že po aktivaci je výstup po určitou dobu v opačném, než ustáleném stavu. Lze jej využít např. pro časovače, ošetření zákmitů kontaktu apod.
Schmittův klopný obvod SKO slouží k úpravě tvaru impulzů. Jeho základní vlastností je hystereze. To znamená, že jeho výstup je závislý nejen na hodnotě vstupu, ale i na jeho původním stavu. Hystereze, která je jindy nežádoucí, má zde své opodstatnění v tom, že zabraňuje vzniku zákmitů výstupního signálu v okolí střední úrovně spínání.
Bistabilní klopné obvody Také BKO má dva možné ustálené stavy, na základě nastavení vstupů a předchozího stavu může v jedním z nich setrvat libovolnou dobu. Lze jej proto využít jako paměť, tvoří i základ složitých sekvenčních obvodů – čítače apod. Nejčastěji se setkáváme s typy RS, RST, D, JK. Úkolem BKO je zaznamenat přítomnost přechodné informace a uchovat tento stav, i když signály na vstupech skončí. Změna nastane až po další sekvenci signálů. RS DKO je jen asynchronní. Jinak BKO mohou mít vstupy jak synchronní tak asynchronní.
RS klopný obvod Asynchronní BKO se dvěma řídícími vstupy S ( set; nastavení) pro nastavení obvodu do stavu výstupu Q=1) R (reset; nulování) pro nastavení výstupu Q=0. Stav R=S=1 je zakázaný Stav R=S=0 nemá vliv na nastavení Je základním, nejjednodušším, paměťovým prvkem.
Konstrukce RS BKO z NAND RS BKO jde sestrojíme ze dvou členů NAND, vstupy R a S jsou ale negované.
Synchronní BKO RST BKO RS můžeme jednoduše udělat jako synchronní, tedy bude se přepisovat až s hodinovým impulsem. Hazardní stav pro S=R=1 ale zůstává.
BKO JK
Klopný obvod JK MS
BKO D
BKO D
BKO T Tento klopná obvod je v podstatě děličem kmitočtu může být realizován z kteréhokoliv typu synchronního BKO
Poznámka: V zapojení se synchronními BKO je důležitá značka u vstupu C, CLK- hodiny. Trojúhelník- šipka u tohoto vstupu naznačuje podle které hrany se obvod řídí, pokud není žádná značka obvod reaguje po celou dobu trvávání hodinového impulsu.
Registry Registry jsou paměťové prvky pro dočasné uchování dat, instrukcí atd., bývají větčinou synchronní a mohou být : Paralelní, data se zapisují najednou celé slovo Sériové, (posuvné) data se zapisují postupně bit po bitu Nebo jejich kombinace, paralelně sériové, sériově paralelní, nebo paralelní a sériové, které umožňují oboje činnosti.
Paralelní 4b registr Registr složený z BKO D, umožní nulování, nastavení výstupů do „1“. Zápis se děje po celou délku impulsu Clk (obvod 7475)
Sériový 4b registr
Serio-paralelní posuvný registr
Funkční tabulka SP posuvného registru
Čítače Obvody počítající impulzy Převádějí počet impulsů na číslo Binární Dekadické Kódové Asynchronní Synchronní Kruhové
Binární asynchronní čítače Realizace z BKO D
Realizace z BKO JK
Synchronní čítač BKO JK
PC Personální počítač Vlastní počítač Monitor V/V zařízení
Konstrukce typického PC Skříň s zdrojem ATX/AT Základní deska s procesorem Operační paměť Řadiče disků Externí paměťové jednotky Grafické rozhraní
Zdroje Zdroj AT Zdroj ATX napětí +5V, -5V, +3,3V,+15V,-12V, popř. další
Základní deska Sběrnice vnitřní a rozšiřující Patice procesoru, procesor Sloty RAM Chipset ROM-BIOS
Základní deska CMOS Hodiny reálného času Baterie Integrované periferie a řadiče Konektory napájení V/V rozhraní a sběrnice
Procesory Intel pro PC 8088; 286, 386, 486 Pentium, Pentium Pro,Pentium MMX; Pentium II, Pentium III Pentium IV Core duo Dual core, Quad Core Xenon I3, i5, i7
Procesory AMD pro PC Am2900 AMD K5, AMD K6, AMD K6-II, AMD K6-III AMD K7, Atlon AMD K8, Atlon 64 atd. AMD K9, Atlon 64 X2 AMD K10, Atlon II, Phenom AMD K10.5, Phenom II….
Operační paměti PC, RAM SIPP, SIMM - Single in-line Memory Module; DIMM - Dual In-line Memory Module168 pinů, 64 bitová komunikace, kapacita 16 - 512 MB, také SDRAM
Operační paměti PC, RAM RIMM 184 pinů, velikosti: 64, 128, 256, 512 MB; moduly RIMM jsou 16ti bitové (proto se obsazují v párech) přidávaní 9. paritního bitu; ECC (Error, checking and correcting) samoopravný kód
Operační paměti PC, RAM DDR DIMM - Double data Rate DIMM 184 pinů, nejsou kompatibilní s DIMM, nižší spotřeba a tepelné ztráty, dvojnásobná rychlost oproti DIMM, zápis s čelem i týlem řídícího impulsu. DDR2,DDR3,DDR4
Sběrnice Lokální vnitřní sběrnice, FDO, HT, QDI Vnitřní PCI a ISA Externí sběrnice – konektory ISA; EISA Micro-Channel VESA (VLB) Local Bus PCI PCI-Expres
Řidiče disků IDE (ATA) - již se neužívá EIDE (ATA2) Serial ATA eSATA SCSI
Rozhraní pro externí zařízení Sériový port (COM) Paralelní port (LPT) PS2 Gameport USB sběrnice FireWire sběrnice Tunderbolt sběrnice eSata
Externí paměti FDD HDD Pásky Magnetooptické disky ZIP DVD RW BR
Vstupní periferie Klávesnice Počítačová myš Trackball Tablet Joystick Gamepad Scanner Webová kamera
Výstupní periferie Monitor Tiskárna Reproduktor Plotter Dataprojektory
Programové vybavení Základní ovládací programy BIOS Operační systémy Programovací jazyky Databáze Kancelářské balíky apod. Informační systémy Grafické systémy Aplikační SW
BIOS Basic input output systém Zakladní ovladače pro komunikaci POST MBR EFI náhrada BIOS, od Intelu UEFI, společná dohoda, přímé ovladač, diagnostické aplikace, ale možnost kontroly, Secure boot
POST Autokontrola CPU proti masce v BIOS Kontrola systémové sběrnice, vysíláním signálů Kontrola časovače Test paměti a načtení BIOS grafické karty, Kontrola operační paměti Kontrola klávesnice
POST Kontrola operační paměti Kontrola klávesnice Načtení sestavy (setup) z CMOS Kontrola řadičů a připojených disků Načtení BIOS přídavných zařízení
Zavedení systému Zaváděcí program v paměti ROM BIOS Kontrola systémové mechaniky Kontrola přítomnosti spouštěcích a systémových souborů Načtení zaváděcího sekvencedo RAM (512 bytů)
Zavedení systému Načtení IO.sys, rozšířený BIOS a a spouštěcího programu (SYSINIT) Načtení systém I/O a systémových programů Spouštění OS
Procesory Intel pro PC Historicky největší a k dnešku vedoucí výrobce procesorů pro PC První procesory 16 bit 8088; 286 PC XT, AT Matematický koprocesor
Pokračování PC AT, 32 bitové procesory 386, úplný chráněný režim, vitalizace paměti a 486 s integrovaným koprocesorem Násobení frekvence 486DX2 486DX4 Technický skok, Pentium, dvě výkonné jednotky, L1 Cache na procesoru, 64 bit slovo a datová sběrnice
Pentium MMX, inovace Pentia, multimediální instrukční sada Pipeline, superskalár, Pentium Pro, serverový procesor poprvé Cahe L2 na procesoru Pentium II, Pentium III inovace na základě technologie P Pro Některé typy stále používány v méně náročných aplikacích a řídících počítačích
Pentium IV Intel opouští původní filozofii konstrukce Pentia nová technologie NetBurst, IA32 instrukční sada
Paměťový subsystém Memory Subsystem Level 1 Execution Trace Cache, na procesoru 8KB datová cache a 12KB paměť cache, která uchovává předdekódované mikrooperace Paměťový subsystém obsahuje obvody pro styk s vnější systémovou sběrnicí a L2 cache společnou pro instrukce i data.
Jednotka přípravy instrukcí - In Order Front End In-order front end je ta část procesoru, která načítá instrukce z L2 cache, které mají být vykonány v nejbližších okamžicích a připravuje je k dalšímu zpracování v procesorové pipeline. In order Front end má vysoce přesnou logiku predikce skoků
vylepšená jednotka pro operace v plovoucí čárce a multimédia a multimediální instrukce SIMD Extensions 2. Hyperpipelined technology 400 MHz systémová sběrnice, Rapid Execution Engine Jednotka provádění instrukcí mimo pořadí - Out Of Order Execution Logic
Hyper-Threading Od Pentia 4 na frekvenci 3.06 Ghz
Prescott Frekvence: 2.8 GHz - 3.4 GHz Počet bitů: 32 Počet tranzistorů: 125 milionů Patice: Socket 478, LGA-775 64 bit následovník Pentium D AI64 instrukce
Core Core 2 Core i Core 2 je označení osmé generace mikroprocesorů firmy Intel. Využívá se v ní nové architektury Core, která nahrazuje technologii NetBurst, na které se zakládaly procesory od roku 2000.
Procesory Core 2 mají kompletně přepracovanou pipeline, která dokáže zpracovat až 4 instrukce za jeden hodinový cyklus (předtím pouze 3). Z toho vyplývá že Core 2 může být při stejné frekvenci až o 33 % efektivnější situace ale nastává pouze u kódování videa a podobných procesech s velkým počtem SSE instrukcí.
EM64T (64 bitová instrukční sada) Plná podpora 64bitových celých čísel - veškeré aritmetické i logické operace se provádí v 64bitech. Rozšíření registrů - registry byly rozšířeny na 64bitů Rozšíření počtu registrů Rozšíření virtuálního prostoru a fyzického adresového prostoru
Vanderpool; Virtualizační technologie XD bit umožňuje rozlišit části operační paměti, které obsahují proveditelný kód programu od těch, které obsahují nespustitelná data. Bezpečnostní technologie LaGrande zajišťuje ochranu provádění instrukcí, ochranu vstupu/výstupu (V/V) a ochranu paměti
Vylepšená technologie SpeedStep řízení frekvence AMT2; technologie pro vylepšení možností vzdálené správy Trusted Execution Technology; zajišťuje hardwarové mechanismy ochrany před softwarovými útoky MMX, SSE3 a SSSE3 (procesory vyráběné 45nm postupem podporují také SSE4.1);
Více jádrové Core procesory Název Core 2 Duo označuje procesory se dvěma jádry (modelové označení začíná písmenem „E“), čtyřjádrové varianty pak nesou označení Core 2 Quad (modelové označení začíná písmenem „Q“).
Core 2 Duo Hlavním přínosem dual-core procesorů je, jak jinak, schopnost zpracovávat dva thready současně. Dvoujádrový procesor se tak v podstatě chová jako plnohodnotný počítač s dvěma procesory.
Core 2 Quad Rozdíl oproti dvoujádrům je v tom, že tady jsou oba čipy dvoujádrové a nový procesor má tedy celkem čtyři plnohodnotná jádra Zjednodušeně řečeno čtyřjádro má tedy 2 * Core 2 Duo
Penryn Poslední procesor Core jádrem Přesto, že se jedná o Tick, i podstatné vylepšení Nová konstrukce tranzistoru, dielektrikum High-k Menší odběr proudu, takže menší produkci tepla.
To umožňuje dosáhnout vyšších frekvencí a tím pádem i vyššího výkonu. Intel oznámil až o 30% nižší spotřebu oproti procesorům postaveným na 65nm technologii Rychlé dělení čísel –Fast Radix-16 Divider Unikátní dočasný zásobník (Unique Super Shuffle Engine)
Virtualizační technologie Enhanced Intel Virtualization – přechody mezi virtuálními stroji (vstupní a výstupní časy) byly pomocí hardwarových změn zrychleny v průměru o 25 až 75 procent bez potřeby měnit software
O polovinu větší L2 cache Vyšší takty sběrnice FSB Nová instrukční sada SSE4 Enhanced Intel Dynamic Acceleration; navýšení výkonu u aplikací vytěžujících jen jediné jádro
Současnost procesorů Intel Od roku 2005 dvouletý cyklus vývoje TICK TOCK, kdy na jedné technologii (nm), je vyvinuta další architektura.
Každý TICK je tedy změnou
Intel Nehalem Architektura Nehalem byla navržena s ohledem na škálovatelnost procesoru i platformy, vysoký výkon a energetickou účinnost Je tvořen ze stavebních bloků, které je možné kombinovat podle segmentu trhu, předpokládaného nasazení, požadovaného výkonu a tak dále.
Nethalem Core ix QuickPath. Technologie/sbernice QuickPath, respektive QPI, byla dříve oficiálně nazývaná CSI (Common System Interface) a nahrazuje datovou sběrnici FSB (Front Side Bus). L2 Branch Predictor
Modularita a blokové schema
I3; i5; i7 Integrovaný řadič paměti NUMA architektura byla navržena k překonání limitů škálovatelnosti SMPL detektor cyklů, LSD (Loop Stream Detektor), umožnuje odhalit cyklus v probíhajícím kódu a zabránit tak opakovanému dekódování instrukcí a predikci větvení.
Intel Westmere 32 nm technologie Zrychlení QPI Rychlejší přístup k pamětem Snížení výkonu Inovace beze změny architektury 6 jádrové procesory, lepší funkce
Intel Sandy Bridge Grafické jádro, ředič paměti a procesorová jádra na stejné destičce 32nm
System Agent. Tato část je pomyslným severním můstkem s přímým přístupem k PCI-Express sběrnici a unCore části procesoru Nová GPU Snížení příkonu Nové Chipsety
Intel Ivy Bridge kódové označení pro mikroprocesory založené na bázi mikroarchitektury Sandy bridge. pojmenování 22nm výrobního procesu, založeného na tri-gate („3D“) tranzistorech.
až o 50% menší spotřeba při stejném výkonu Podpora PCI Express 3.0. násobič zvýšen na 63 (Sandy bridge 57)
Integrovaná grafika má 6 nebo 16 exekučních jednotek Podpora videa v rozlišení 4K. Podpora DirectX 11 DDR3L a konfigurovatelné TDP pro notebookové procesory.
3d tranzistory
Intel HASWELL nástupce architektury Ivy Bridge vyladěný 22nm proces výroby výkonnější integrovaný grafický čip extrémně snížena spotřeba až 2x větší výkon v paralelních výpočtech části čipu na sobě více nezávislé
Inovace Nové instrukční sady FMA3 Multiply-accumulate – „násob a shrň do akumulátoru“
Advanced Vector Extensions 2 (Intel AVX2) Lepší šifrování a indexování
Rychlejší hardwarová virtualizace
Sdílená cache pro všechny jádra a GPU Větší propustnost při zápisu do operační paměti Transactional Synchronization Extensions (TSX) synchronizace jednotlivých vláken programu
Procesory AMD pro PC Dnes jedna ze dvou firem vyrábějící výkonné procesory pro PC Napřed licence Intel, poté klony Am286, Am386 Am486, už není plně kompatibilní Am586, přibližně výkon Pentia 75Mhz
Vlastní vývoj S příchodem Pentia - končí produkce klonů u AMD Společnost vyvíjí vlastní architekturu kompatibilní s x86 Inspiruje se prvky RISC architektury Překlad x86 instrukcí do vlastního mikrokódu
Zavádí PR označení – performance rating Místo frekvence je tak udáván údaj o výkonu se srovnání s Pentiem Označení platí pro výkon v celočíselných operacích V plovoucí desetinné čárce ale na Pentium nestačí
AMD K5 RISC architektura s jádrem Am29000 Plně kompatibilní s x86 Architekturou blíže k Pentiu Pro 4,3 milionu tranzistorů 5 ALU, 1 FPU, zdvojená instrukční cache (16kB) Skutečná frekvence 75 – 133 MHz
Následující procesory Procesory odpovídají procesorům Pentium, někdy lepší někdy lepší AMD K6, AMD K6-II, AMD K6-III Nová architektura 32 bitového procesoru Athlon Classic Vývoj dle zkušeností procesoru Alpha společnosti DEC
Athlon K7/75 250/180nm výrobní proces 512kB L2 SRAM cache v pouzdře procesoru SRAM pracuje na 1/3 až ½ frekvence CPU Pracovní frekvence 500MHz až 1GHz
První x86 CPU na 1GHz V kancelářských aplikacích o 10% rychlejší jak Pentium III V herních aplikacích až o 20% rychlejší jak Pentium III Slot A
Sběrnice EV6 pracující až na 133MHz (266MT/s) Pracovní frekvence 600 – 1400 MHz Od Am386 DX-40 neúspěšnější procesor AMD Došlo ke značnému pokroku ve kvalitě základních desek a chipsetů – tvoří kvalitní platformu Výrazně vyšší výkon jak Pentium 4 při srovnatelné frekvenci
Athlon Thunderbird Druhá generace Athlonu vydaná v polovině 2000 Nově v PGA balení do socketu A (462 pinů) L2 cache zmenšena na 256kB přesunuta do jádra, pracuje na frekvenci CPU 37 milionů tranzistorů, 180nm výrobní proces
Athlon XP Jádro Palomino Jádro Thoroughbred Jádro Barton/Thorton Athlon MP Procesory měly být konkurencí intel, nedosahovao stejného výkonu, souěž cenou.
Athlon 64 Procesor, který předběhl Intel o několik let. V září roku 2003 AMD představuje procesor architektury K8 Athlon 64 Jedná se o zcela novou 64 bitovou architekturu AMD64, kompatibilní s x86 První 64bit procesor na běžném spotřebitelském trhu
Podpora moderní instrukční sady SSE2, technologie Cool'n'Quiet a NX Bit Až dvoukanálový paměťový řadič je nově integrován přímo do jádra procesoru, přístup do paměti je tak zatížen podstatně nižší latencí, je ovšem náchylný na kvalitu paměťových modulů
Athlon 64- DDR a další Používá Socket 754, 939 a 940, pracuje s paměťovými moduly DDR Sběrnice EV6 je nahrazena novou sběrnicí nazvanou Hypertransport Hypertransport dosahuje vysokých přenosových rychlostí a u verze Opteron umožňuje výrazně rychlejší komunikaci u víceprocesorových systémů
Athlon 64 Nejúspěšnější procesor AMD, postupně vylepšován Athlon 64 – Socket 754 Athlon 64 – Socket 939 Athlon FX – Socket 940 Zvyšuje se frekvence, vylepšuje spotřeba, HT sběrnice až 1GHz Srovnatelná s čímkoliv od Intel (2004)
Athlon 64 X2 – Socket 939 Vydán v roce 2005 Dvě jádra Manchester/Toledo Dvoukanálový paměťový řadič 2x64bit HT sběrnice na frekvenci 1GHz (8GB/s) 90nm SOI výrobní proces
512kB - 1MB L2 cache pro každé jádro, SSE3 instrukce Pracovní frekvence 2 – 2,4GHz Typická spotřeba: 89 -110W Vysoký výkon dvou jader, vysoká spotřeba nedovoluje vyšší frekvence Výkon dostatečný proti dvoujádrovým verzím Pentia 4
Athlon 64 X2 – Socket AM2 Vydán v roce 2006 Dvě jádra Windsor/Brisbane Dvoukanálový paměťový řadič 2x64bit DDR2 HT sběrnice na frekvenci 1GHz (8GB/s) 90/65nm SOI výrobní proces
Konec AMD, jako konkurence Intelu 90/65nm SOI výrobní proces 256kB - 1MB L2 cache pro každé jádro, SSE3 Pracovní frekvence 1,9 – 3,2GHz Typická spotřeba: 35 -125W Vysoký výkon dvou jader, různé varianty s ohledem na spotřebu Výkon za konkurencí v podobě Intel Core2 Duo zaostává
Výkon K8 Procesory rodiny K8 podávaly po celou dobu výrazně vyšší výkon než Pentium 4 Těžily hlavně z vysokého hrubého výkonu ALU a FPU, vyšší celkové datové propustnosti procesoru a nižší latence operační paměti Technologicky byly díky HT a integrovanému paměťovému řadiči napřed a AMD z toho těžilo při
Technologicky byly díky HT a integrovanému paměťovému řadiči napřed a AMD z toho těžilo při konstrukci kompaktních dvoujader, Intel pouze „lepil“ jádra k sobě Bohužel architektura K8 nebyla optimalizována pro SSE – SSE3 instrukce a v multimediálních aplikacích optimalizovaných pro Netburst nebo Core2 architekturu Intelu nepodávala dobrý výkon
K8 neuměla těžit z velké L2 cache paměti, která měla nižší datovou propustnost než L2 cache v P4 Přínos dvoukanálového paměťového řadiče byl malý, návrh K8 původně počítal s jedním kanálem a optimalizací pro paměti DDR-2700 (DDR SDRAM s pracovní frekvencí 166MHz, 333MHz efektivně)
Rodina K10 Jako K9 bývá často označována architektura Athlonu 64 X2 K9 měla být původně samostatnou architekturou, zpoždění ve vývoji však vedlo k tomu, že část funkcí byla použita v K8 a zbytek přešel až do K10 Vývoj nové architektury trval až do roku 2007, tedy 4 roky od uvedení procesorů K8
Vývoj nové architektury trval až do roku 2007, tedy 4 roky od uvedení procesorů K8 AMD používá nové jméno Phenom a představuje jej na konci roku 2007 jako první nativní čtyřjádro s x86-64 instrukční sadou Po akvizici společnosti Ati navíc AMD představuje ucelenou platformu s vlastním návrhem CPU, čipsetu i GPU
Takovou platformou disponoval do té doby pouze Intel Zároveň to znamená výrazné omezení pro tradiční výrobce čipsetů (Nvidia, VIA,SIS) Procesory jsou vyráběny vlastní produkcí na 65nm SOI výrobním procesu
Charakteristika K10 Na jednom kusu křemíku jsou integrována až 4 jádra Využívá Socket AM2+ Dvoukanálový řadič pamětí DDR2 Nová verze sběrnice Hypertransport s pracovní frekvencí až 2GHz 128kB L1 cache, 512kB L2 cache na jádro, 2MB L3 cache sdílená
Nová instrukční sada SSE4a (mírně odlišná od SSE4 Intelu) Architektura obsahuje řadu vylepšení, kdy je K10 na stejné frekvenci přibližně o 15% výkonnější než K8 Současně obsahuje optimalizace, které výrazně zvyšují výkon při využití SSE instrukční sady oproti K8
Phenom X4 Vydán na konci roku 2007 Jádro Agena – 65nm SOI - 4 jádra K10 Dvoukanálový paměťový řadič DDR2 1066 MHz L2 cache 512kB na jádro, sdílená 2MB L3 cache Socket AM2+
Sběrnice HT2 s frekvencí až 2GHz Pracovní frekvence 1,8 – 2,6 GHz Disponuje vyšším výkonem než K8 a čtyřmi jádry, výkonem však i přes výhody integrace paměťového řadiče a rychlé sběrnice HT nestačí na „lepená“ čtyřjádra“ Intelu Problém způsobuje i nedostatečně odladěný výrobní proces a chyba v TLB bufferu
Phenom X3 Vydán počátkem roku 2008 Jádro Toliman – 65nm SOI - 3 jádra K10 Dvoukanálový paměťový řadič DDR2 1066 MHz L2 cache 512kB na jádro, sdílená 2MB L3 cache Socket AM2+
Sběrnice HT2 s frekvencí až 2GHz Pracovní frekvence 1,9 – 2,5 GHz Nové značení: Phenom X3 8250e – 8850 Podezření, že se jedná o model X4 s defektním jedním jádrem, jako tříjádrový procesor v té době unikát ve světě x86 kompatibilních procesorů
Rodina K10.5 Vydána koncem roku 2008 v podobě procesoru Phenom II Až 6 jader K10.5 (Phenom II X6) Nový paměťový řadič komunikuje s DDR3 paměťmi Využívá patici AM3 Větší sdílená L3 cache o velikosti 6MB
Změny v architektuře měly zvýšit výkon až o 30% proti K10 Využívá 45nm SOI výrobní proces s kapalinovou litografií Možnost taktovat jednotlivá jádra nezávisle na sobě Zavádí Turbo režim pro vyšší efektivitu vybraných X4 a X6 verzí
Phenom II X6 Vydán v roce 2010 Jádro Thuban – 45nm SOI – 6 jader K10.5 Dvoukanálový paměťový řadič DDR3 L2 cache 512kB na jádro, sdílená 6MB L3 cache Socket AM3
Sběrnice HT2 s frekvencí až 2GHz Pracovní frekvence 2,5 – 3,2 GHz TDP 125W Turbo režim – v případě využijí menšího počtu jader dochází ke zvýšení jejich pracovní frekvence až do dosažení limitu TDP Nové značení: Phenom II X6 1035T – 1090T
Ostatní procesory Phenom II X6 1035T – 1090T Phenom II X4, 4 jádra Phenom II X3/X2; 3/2 jádra Athlon II X4/X3/X2
AMD Fusion Vzniká pojem APU – Accelerated Procesor Unit CPU nová architektura Bulldozer GPU část vychází z grafických čipů AMD řady HD5XXX s podporou DirectX 11 Do jádra procesoru je integrována grafická část, v plánu je i PCI-E řadič
Do jádra procesoru je integrována grafická část, v plánu je i PCI-E řadič Z čipové sady na desce zůstává prakticky jen jižní můstek V plánu i SOC – System On Chip Do jádra se integruje i jižní můstek (případně paměť na pouzdro procesoru)
Bulldozer Modulární návrh Jeden modul obsahuje sdílenou L2 cache, v celočíselných operacích funguje jako dvě nezávislá jádra, v plovoucí desetinné čárce jako jedno jádro díky sdílené FPU jednotce Procesor se čtyřmi moduly tak některé aplikace vidí jako osmijádro, jiné jako čtyřjádro (což zprvu mate zákazníky i prodejce)
Procesor se čtyřmi moduly tak některé aplikace vidí jako osmijádro, jiné jako čtyřjádro (což zprvu mate zákazníky i prodejce) Využívá Socket AM3+, zpětně kompatibilní s AM3 Navržen pro vysoké pracovní frekvence (i přes 4GHz)
Navržen pro vysoké pracovní frekvence (i přes 4GHz) Nově navržené jednotky pro zpracování nových instrukcí SSE a AVX s datovou šířkou až 256bit Přizpůsobena je i datová šířka interních cache pamětí, aby bylo možné provést přenos 256bit AVX instrukcí v méně taktech
Procesor má pokročilé řízení napájení jednotlivých modulů a režim turbo Frekvence procesoru, respektive jeho modulů je tak dána především limitem daným jeho TDP, nelze již říct, že procesor má stálou pracovní frekvenci Vydány verze FX až se 4 moduly bez integrované grafické části
Pilledriver
APU Pilledriver – Trinity APU Pilledriver - Richland Steamroller APU Kaveri A10-7850K
Paměti definice Paměť – médium (neboli prostředí), které umožňuje uchovávat informaci Paměť PC – je zařízení, které slouží k ukládání programů a dat s nimiž počítač pracuje Elementární paměť – základní paměťová buňka, která uchovává 1bit informace (0,1)
Rozdělení pamětí- funkce Registry – paměťová místa na čipu procesoru, nebo v jednotkách počítač, která jsou používána pro krátkodobé uchování právě zpracovávaných informací, mezipaměti, realizovány KO
Rozdělení pamětí- funkce Interní (vnitřní) operační paměti – paměti osazené na základní desce, realizují se pomocí polovodičových součástek. Jsou do nich zaváděné právě spouštěné programy nebo jejich části a data se kterými pracují
Rozdělení pamětí- funkce Externí (vnější) paměti – jsou realizovaná zařízeními, médii v podobě disků. Záznam do externích pamětí se provádí na elektrickém, magnetickém, nebo optickém principu. Slouží pro dlouhodobé uchování informací a zálohování dat.
Parametry pamětí Kapacita – množství informací, které je možné do paměti uložit. Udává se v Bytech. Přístupová doba – doba, kterou je nutné čekat od zadání požadavku do zpřístupnění požadované informace Šířka přenosu (toku) dat – počet bitů přenášených po sběrnici. Jednotkou bit
Parametry pamětí Přenosová rychlost – je množství dat, které lze z paměti přečíst (zapsat) za jednotku času. Jednotkou [b, B/s] Spolehlivost – střední doba mezi dvěma poruchami paměti Cena za bit – cena, kterou je nutno zaplatit za jeden bit paměti
Podle délky uchování informace Statické paměti – uchovávají informaci po celou dobu, kdy je paměť připojena ke zdroji el. napětí Dynamické paměti – danou informaci ztrácí v době, kdy jsou připojeny k napájení. Informaci je nutné periodicky obnovovat aby nedošlo k její ztrátě (refresh paměti)
Destruktivnost při čtení Destruktivní při čtení – přečtení informace z paměti vede ke ztrátě informace a přečtená informace musí být následně po přečtení opět do paměti zapsána Nedestruktivní při čtení – přečtení informace žádným způsobem tuto informaci neovlivní
Přístup k datům Sekvenční (sériový) – SAM (serial access memory). Před zpřístupněním informace z paměti je nutné přečíst všechny předcházející informace Přímý (libovolný) – RAM (random access memory). Je možné zpřístupnit přímo požadovanou informaci!
Podle možnosti zápisu a čtení Zápis a čtení = RWM (read write memory) Čtení – ROM (read only memory) Poznámka, vzniká zajímavé nedorozumění co je to RAM Cyklus paměti – zápis informace -> její uchování (zapamatování )-> čtení
Podle technologie Bipolární – TTL, ECL, I2L Unipolární – (MOS) – PMOS, NMOS, CMOS (LSI, VLSI)
Struktura
Čtení paměti V dekodéru adres se vybere příslušný adresový vodič (adresa žádaného zadaného místa) a nastaví se na něm hodnota logické jedničky a podle toho jak jsou propojeny paměťové buňky s datovými vodiči (bity 1-4) projde hodnota log. datovém vodiči na výstup bitu
Zápis do paměti Jen u pamětí RWM Dekodér adres vybere adresový vodič příslušné zadané adrese a nastaví na něj hodnotu log. Jedničky, potom nastaví bity b1 – b4 na hodnoty, které se budou do paměti vkládat
Paměti typu ROM (RAM)
PROM Ve speciálním zařízení Natrvalo
EPROM (Erasable PROM) Paměť je realizována tranzistory typu MOSFET s plovoucím hradlem Informaci zachová i více něž10 let Uživatel si programuje paměť sám ve speciálním programátoru Mazání paměti UV světlem má průhledné okénko.
EEPROM (Elextrically EPROM) Mazatelná el. signálem Před zápisem je potřeba vymazat Statická, energetická, pouze ke čtení NMOS – unipolární tranzistor
Flash EEPROM – mžikové Paměť s vlastnostmi RWM i ROM RAM Technologie CMOS Hradlové paměti NOR nebo NAND
Paměti RWM – RAM Čtení i zápis- Read and Write SRAM (statické) paměťová buňka je tvořena bistabilním klopným obvodem, rychlá přístupová doba, větší spotřeba, větší plocha pro bit DRAM (dynamické), paměťová buňka je tvořena miniaturním kondenzátorem
DRAM doplnění Nutné obnovování informace: Refresh paměti Větší kapacita na plochu čipu Pomalejší (časová konstanta kapacity, refresh)
Funkce DRAM zápis Na adresový vodič se přivede hodnota logická 1. Tím se tranzistor otevře. Na datovém vodiči je umístěna zapisovaná hodnota (např. 1). Tato hodnota projde přes otevřený tranzistor a nabije kondenzátor. V případě zápisu nuly dojde pouze k případnému vybití kondenzátoru (pokud byla dříve v paměti uložena hodnota 1).
Funkce DRAM čtení Na adresový vodič je přivedena hodnota logická 1, která způsobí otevření tranzistoru T. Jestliže byl kondenzátor nabitý, zapsaná hodnota přejde na datový vodič. Tímto čtením však dojde k vybití kondenzátoru a zničení uložené informace. Jedná se tedy o buňku, která je destruktivní při čtení a přečtenou hodnotu je nutné opět do paměti zapsat.
SDRAM (synchronous DRAM) Pracují na stejném principu jako je takt na základní desce Vybavovací doba 8-10 ms Použití: u modulů SRAM 133MHZ -> 1,04 GB/s (3,3V – DIMM SRAM)
Oganiace SIMM – Pentium DIMM (Dual Inline Memory Module) Staré PC (168 pinů – 64b) 3,3 V F – 66; 100; 133MHz -> PC66; PC100; PC133
RDRAM RIMM Rembus Inline Memory Module 184 pinů, 16b; paměťové typy jsou uspořádány sekvenčně Neobsazené patice musí být osazeny propojovacím modulem 400 MHz (16b) -> 800 MHz -> 1,6 GB/s Dva kanály pro přenos (3,2 GB/s)
DDR (Double Datarate Rate) Pracují na náběžné i sestupní hraně DDR200 - DDR400; 200/400 MHz 2-bit prefetch kapacita: 64 MB až 2 GB 184 pinů propustnost: 1,6 - 3,2 GB/s
DDR2 400MHz/ 800MHz 1,8 V 4-bit prefetch kapacita: 128 MB až 8 GB 240 pinů propustnost: 3.2 – 6.4 GB/s
DDR3 800 – 2100 MHz 1,5 V 8-bit prefetch propustnost 6.4 GB/s – 12.8 GB/s 240 pinů
DDR4, DDR5 1600- 2100 MHz 1,2 V propustnost 6.4 GB/s – 12.8 GB/s 240 pinů
Provedení paměťových modulů ECC – Samoopravný kód NeECC (NonECC) – PC Registered moduly -> I/O buffery Buffer – vyrovnávací paměť při přenosu dat, zvyšující stabilitu a spolehlivost přenosu dat Unbuffered DDR Dual channel Ke zvýšení propustnosti dat mezi chipsetem a OP se používá dvojité uspořádání paměťových kanálů
Dvoukanálový řadič paměti Se do režimu z dvojitou propustností přepne pouze jsou-li splněny následující podmínky: Moduly se musí osazovat v párech Oba dva kanály musí být osazeny stejným typem paměťového DIMMu (Dual channel kit) Každý DIMM musí být umístěn na jinou sběrnici
Řešení Hypertransport Dual channel QDS
Sběrnice Procesorová (lokální vnitřní sběrnice), FDO, HT, QPI Vnitřní PCI a ISA Externí sběrnice – konektory ISA; EISA Micro-Channel VESA (VLB) Local Bus PCI PCI-Expres
Procesové sběrnice Zajišťuje komunikaci mezi procesorem a ostatními částmi počítače FDO původní sběrnice od PC AT komunikace s NB HT AMD přímý kontakt bez NB QPI Intel přímý kontakt bez NB Vysvětleno v Chipset kapitole
Vnitřní sběrnice Komunikace mezi NB, SB a jednotkami na základní desce, opět kapitola Chipset Dříve i RAM sběrnice ISA pro propojení s některým jednotkami PCI propojení s řadiči, a dalšími jednotkami (popsány dále)
Sběrnice externí Mimo komunikaci s jednotkami na desce musí být komunikace přídavnými deskami tedy zařízeními. To se děje pomocí externí sběrnice. Na základní desce jsou umístěné sloty (pozice pro přídavné desky).
Sloty mohou být 8, 16, 32 a 64bitové záleží na typu sběrnice. Základními informacemi jsou typ, šířka sběrnice a rychlost. Sběrnice jsou nezáměnné V dalším rychle popíši historii a následně současné sběrnice.
Historie sběrnic MULTIBUS II (ANSI/IEEE1296) IBM PC-bus a XT-bus (ISA 8), změna názvosloví, frekvence 8 MHz, data 8b, adresa 20 b, 6 IRQ ISA 16, (IBM PC) frekvence 12MHz, data 16b, adresa 24b, 6 IRQ, 3 kanály DMA, nejdéle používaná sběrnice, protokol i interní (na SB), stále používaná pro řídící systémy apod.
Micro-chanel IBM PS/2. Má 68 linek, data16 bitů, adresa 24 bitů. Dodatečný 31 bitový konektor rozšíření šířku slova 32 bitů a 32bitovou adresu (4Gbyte). Přenos dat je asynchronní, maximální rychlost 20Mbyte/sec. Existují možnosti pro operace typu multimaster a arbitrování sběrnice. Ostatní výrobci ignorovali, licenční politika IBM.
Odpověď na Micro-chanel IBM PS/2 licenční politika IBM, neumožnila ostatní výrobcům použít progresivní sběrnici VL-Bus 2.0; 32b, frekvence 33MHz, 40 MHz, nekompatibility pro různé s různými Chipsety, není elektronické řízení
PCI Peripheral Component Interconnect Dynamické konfigurování přídavných zařízení Poskytuje detailní popis všech připojených PCI zařízení Vyšší přenosové rychlosti
Specifikace PCI sběrnice 33.33 MHz (hodinový signál) se synchronním přenosem maximální přenos je 133MB za sekundu šířka sběrnice je 32-bitů nebo 64bitů 32bitový adresní prostor (adresovatelné maximum je 4GB)
16bitový portový prostor (dnes se již nepoužívá) 256 dvoubajtové konfigurační prostor 3.3 - 5 voltová signalizace
Interní sběrnice PCIExpress Také 3GIO (3rd generation I/O) Nástupce PCI Sériová, využívá 2 vodiče v diferenciálním zapojení(přijímací a vysílací)-nazývaném Lane Je jako protokol založený na vrstvách v jisté souvislosti podobným referenčnímu modelu ISO-OSI z prostředí LAN sítí
Vrstvy sběrnice PCI-E Transakční vrstva, zpracovává pakety nesoucí informaci o typu prováděné operace Linková vrstva, zajišťuje integritu dat – detekce a oprava chyb Fyzická vrstva, zajišťuje veškeré obvody pro připojení k linku(přenosová rychlost,formát přenosu)
PCI-Express sloty Jednotlivé sloty se liší podle počtu sériových linek (Lane) Tím se mění počet pinů a délka konektoru Podle počtu drah se sloty označují x1, x2, x4, x8, x16, x32… Sloty x16 jsou používány převážně pro grafické rozhranní
Sloty
Rychlost přenosu PCI-Express(1.1) x1- 250MB/s(obousměrně 500MB/s) x4- 1GB/s (obousměrně 2GB/s) x8- 2GB/s (obousměrně 4GB/s) x16- 4GB/s (obousměrně 8GB/s)
Rychlost přenosu PCI-Express(2.0) x1- 500MB/s(obousměrně 1GB/s) x4- 2GB/s (obousměrně 4GB/s) x8- 4GB/s (obousměrně 8GB/s) x16- 8GB/s (obousměrně 16GB/s)
Komunikace Zapojené karty nemusí žádat o přístup Jednotlivé dráhy vedou do přepínače(switche) Zařízení se nemusí dělit o přenosové pásmo což umožňuje každé dráze přenášet maximální rychlostí
Jak dále Výrobci procesorů se snaží vyvinout jediný řadič PCI-E, komunikující se všemi externími zařízeními. Integrací do procesoru nahradí část úloh Chipset úloh jižního můstku
Pevný disk Winchester, hard disk Magnetické záznamové médium Plotny z hliníku nebo skla neohebné Subsystém pevného disku: Disková jednotka Desky rozhraní pevných disků Propojovací kabely
Základní parametry pevných disků Parametr
Vysvětlení
Rozsah
Velikost
Průměr disků použitých ke konstrukci pevného disku
2"; 31/2", 51/4"
Počet cylindrů
Počet stop na každém disku
300 - 3000
Počet hlav
Odpovídá počtu povrchů, na které se provádí záznam
2 - 256
Počet sektorů
Počet sektorů na každé stopě
8 - 64
Mechanismus vystavení hlav
Mechanismus, pomocí kterého se vystavují čtecí/zapisovací hlavy na patřičný cylindr. U starších typů pevných disků bývá realizován pomocí krokového motorku a u novějších disků pomocí elektromagnetu
Krokový motorek / elektromagnet
Přístupová doba
Doba, která je nutná k vystavení čtecích / zapisovacích hlav na požadovaný cylindr
8 - 65 ms
Přenosová rychlost
Počet bytů, které je možné z disku přenést za 1 sekundu
700 - 5000 kB/s
Typ rozhraní
Určuje, jaký typ desky rozhraní musí být v počítači osazen, aby bylo možné tento pevný disk připojit
ST506, ESDI, IDE,EIDE, ATA SATA 1-3, SCSI
Metoda kódování dat
Způsob, kterým jsou data při zápisu na disk kódována
MFM, RLL, ARLL, ERLL
ZBR
Metoda, která dovoluje zapisovat na stopy, které jsou vzdálenější od středu pevného disku (jsou větší), vyšší počet sektorů
ANO / NE
Pevný disk Data se na pevný disk ukládají do stop (tracks) a sektorů (sectors) pomocí jednotlivých pohyblivých hlav umístěných na závěsu. Pohyb hlav – lineární krokový motor nebo elektromagnet Hermeticky uzavřené
Princip, konstrukce
Geometrie HD Hlavy (heads) – počet hlav = počet aktivních ploch, krokový lineární motor Stopy (tracks) – počet stop na aktivní ploše Cylindry (cylinders) – všechny stopy se stejným číslem na všech discích Sektory (sectors) – počet sektorů stopy
Kapacita a hustota záznamu je základní vlastnosti disku (ten slouží přece pro ukládaní dat). hustota záznamu se uvádí v MB / čtvereční palec či stále častěji v GB na jednu plotnu plotna obvykle mívá dvě strany které "obsluhují" dvě hlavičky.
Přístupová doba (Random Access) se uvádí v milisekundách říká, za jakou průměrnou dobu je disk schopen nalézt libovolnou požadovanou informaci informace často nachází na různých stopách a sektorech, musí hodně práce odvést přesné a rychlé polohování raménka s hlavičkou.
Rychlost otáčení diskových ploten uvádí se v otáčkách za minutu čím rychleji se disk otáčí, tím se zvyšuje rychlost "datového proudu" a snižuje "rotační latence". Rychlosti nižší 5400 otáček/min, 7200 průměrem, 10 000 špičkovou hodnotou (zatím pouze speciální disky) a 15 000ot./min. maximem.
Cache disku zápisníkové mezipamět tyto moduly snižují nesoulad mezi pomalou mechanikou a rychlou elektronikou rozhraní - Cache tvoří vlastně složitý vstupně-výstupní zásobník dnešní disky mají většinou 32 MB či 64 MB paměti cache
Přenosová rychlost přenosová rychlost (Sequential Linear Speed) vyjadřuje trvalý "datový tok" - tedy jaký objem dat je disk schopen za jednotku času zapsat nebo přečíst. Jednotkou přenosové rychlosti jsou MB/s nebo kB/s.
Rozhraní HD IDE EIDE – Master/Slave, max. 4 zařízení na sběrnici ATA, Ultra ATA SCSI „skazi“ – vlastní procesor SATA (= Serial ATA) – samostatný řadič, nemusí být Master/Slave SATA II, III
IDE Je to zkratka pro Integrated Drive Electronics název pro diskovou jednotku se zabudovaným řadičem Výhody: výrobce disku nemusí starat o kompatibilitu Nevýhody:při poruše řadiče je k ničemu celá jednotka
Druhy IDE rozhraní XT IDE - původní IDE standard. Byl navržen pro 8-bitovou sběrnici MCA IDE - vlastní standard společnosti IBM 16-bitovou sběrnici. ATA IDE - standard pro 16-bitovou ISA sběrnici. Na jeden kabel je možné připojit dvě zařízení. Verze ATA1 přenosová rychlost 8,33 MB/s; disky max. 512MB
ATA IDE rozhraní ATA2 přenos dat 16,6 MB/s, nový způsob adresování LBA (Logical Block Addressing), větší disky ATAPI (ATA Packet Interface), 40/80 pinový kabel, nejen H D ale i CD a další. Rychlost 33 MB/s, také režimu Ultra DMA/33.
Ultra ATA, ATA3, 4; 66 MB/s; S.M.A.R.T (Self-Monitoring Analysis and Reporting Technology) ATA 5, nově ATA/66; rychlost 66 MB/s. 80 žilový kabel, ATA/100 a ATA/133; rychlosti 100 a 133 MB/s
Seriál ATA Sériové vysokorychlostní rozhraní ATA možnost dosáhnout vyšších frekvencí a tím i rychlostí tenčí kabely rozhraní (stačí zapojit a spustit) zůstala zachována softwarová kompatibilita
Vylepšený managementem přenosů dat a povelů mezi diskem a řadičem. komunikace řadič - disk je efektivnější (nižší zatížení procesoru) a především důvěryhodnější (nespoléhá se jen na kontrolu CRC).
AHCI (Advanced Host Controller Interface), které umožňuje využívat některé pokročilé funkce jako například SATA hotplug a Native Command Queuing (NCQ) Technologie Hot Plug umožňuje odpojit či připojit daný disk i za běhu NCQ (Native Command Queuing) má za úkol zvýšit výkon pevných disků, díky optimálnějšímu řazení dat,
Inovace SATA SATA I 1,5 GB/s SATA II 3 Gb/s SATA III 6 MG/s eSATA, existuje ve všech verzích, možnost připojení disku externě, speciální konektor funkční možnost odpojení a připojení za chodu Hot Plug.
SCSI SCSI je zkratka pro Small Computer System Interface (Rozhraní malých počítačových systémů). SCSI je sběrnice, nikoliv rozhraní, pro všeobecné použití. Řadič a jednotky, každý objekt má vlastní adresu LUNx, lze zapojit až 7 zařízení. Komunikovat mohou jen dvě.
Na rozdíl od všech jiných sběrnicových systémů není řízená výhradně žádající jednotkou (iniciátorem), ale většinou provádějící jednotkou (targetem). Iniciátor (žádající jednotka pro CPU, nebo také „host adaptér“) dá podnět pro přenos dat a samotné provedení předá targetu. Ten hlásí na konci akce její splnění. (úspěšně či nikoliv)
SCSI vývoj SCSI-1: Charakteristickým rysem byla osmibitová paralelní sběrnice přenos rychlostí 3,5 MBps maximální délka datového kabelu 6 metrů SCSI-2:poskytovalo dvojnásobnou přenosovou rychlost (10 MBps) snížení maximální délky datového kabelu na 3 metry
SCSI-3: Rychlost přenosu byla 20/ 40MB/s pro rozšířený, maximální délka přenosového kabelu byla 3 metry Současná SCSI zařízení dosahují rychlosti až 320MB/s. V návrhu je i SCSI s rychlostí až 640MBps. Tyto zařízení se, ale asi nebudou vyrábět, díky nástupní technologii SAS, která pravděpodobně SCSI postupně nahradí
SAS (Serial Attached SCSI) Inovovaná generace rozhraní SCSI zvyšující výkonnost ukládacích systémů a zlepšující jejich dostupnost Pro připojení disku se využívají stejné kabely a konektory jako pro disky s rozhraním Serial ATA
SSD (Solid State Drive) disky bez pohyblivých částí první uložiště obdobného typu již v 70. letech minulého století - paměti EAROM (Elektrically Alterable ROM) nížší životnost/ vysoká cena – nadvláda elektromagnetických disků s rotujícími plotnami
Disky s tímto rozhraním najdou uplatnění např. v databázových a transakčních aplikacích Je zřejmé, že SAS architektura je perspektivní, s vynikající SAS/SATA kompatibilitou a s dobrou rozšiřitelností. Zajištěná integrita dat, vysoká škálovatelnost a možnost připojit až 16 256 zařízení do jedné SAS domény slibují velké možnosti této technologie
SSD jsou tvořeny tištěnými spoji s ovládací elektrinikou a NAND flash paměťovými čipy NAND flash paměti udrží uložený stav i při vypnutém napájení jiný typ paměti NOR obvyklým rozměrovým formátem SSD je 2,5’’ nebo 1,8’’ (vyjímečně 3,5’’) další formou jsou karty do ExpressCard slotu
Paměti typu SLC Single Level Cell 1 paměťová buňka = 1 bit stav 0 = naprogramovaná buňka, stav 1 = prázdná buňka 100 tisíc přepsání
Paměti typu MLC Multi Level Cell 1 paměťová buňka = 2 a více bity stav 00 = plně naprogramovaná , stav 01 = částečně naprogramovaná, stav 10 = částečně vymazaná, stav 11 = plně vymazaná 10 tisíc přepsání
Porovnání SLC a MLC SLC SSD má delší životnost a je rychlejší, cena za stejnou kapacitu je vyšší MLC SSD je rozšířenější, důvodem je poměr cena/kapacita
Řadič paměti ovlivňuje přenosovou rychlost podíl má také na životnosti disku (stará se o rovnoměrné rozdělování zápisu dat do všech paměťových modulů) standard ONFi (Open NAND Flash interface) pro sjednocení rozhraní při komunikaci s NAND flash paměťmi
možnost vytvořit uvnitř jednoho zařízení pole RAID – ve výsledku vysoká rychlost – např. nové disky OCZ Vertex 2
Výhody/nevýhody SSD + vysoká přenosová rychlost + velmi krátká přístupová doba + absence pohyblivých částí + odolnost, nehlučnost + nízká spotřeba energie - zatím vysoká cena - dříve nízká životnost - nižší rychlost při práci s malými soubory
Hybridní pevné disky Hybridní pevný disk kombinuje standardní pevný disk s flash pamětí, která slouží jako zlepšená a větší cache například pro rychlejší bootování a nižší spotřebu.
Média pro záznam informací Diskety (Floppy Disc) CD DVD Blu-ray Páskové jednotky (streamery)
Pružné (floppy) disky diskety 5,25“, 3,5“ Plastový kotouč pokrytý magnetickou vrstvou pro záznam dat V obalu otvory pro hlavičky Single Density, Double Density 3,5 – 720 KB, 1,44 MB
CD Povrch CD je opatřen kovovou reflexní vrstvou – odráží světlo dopadajícího laserového paprsku do snímací hlavy. Informace je zaznamenána tak, že jsou vytvořeny prohlubně, které zmenšují intenzitu odraženého světla. Průměr 12 cm; kapacita 750 MB; souborový systém ISO 9660
CD
CD-R CD-R - recordable Pálení – zahřátí na 300st – nevratná změna barvy kde je hodnota nula a tato oblast (pit) již neodráží barvu Výrazně odrazivé místo – 1 (LAND) Výrazně neodrazivé místo – 0 (PIT)
CD-RW Rewritable: chemická vrstva, která může být v amorfní nebo krystalické struktuře. Amorfní struktura rozptyluje světelný paprsek laseru, kdežto krystalická struktura ho propouští. Zápis neboli změna struktury citlivé vrstvy se provádí zvýšenou intenzitou laserového paprsku, čímž se vrstva lokálně zahřeje a roztaví.
DVD DVD = Digital Versatile Disc DVD+, DVD- (původně dvě skupiny výrobců, každá měla vlastní normy) Varianty:
Jednostranné Jednovrstvé – kapacita 4,7 GB (DVD-5) Dvouvrstvé – 8,5 GB (DVD-9) Oboustranné Jednovrstvé – 9,4 GB (DVD-10, DS/SL) Dvouvrstvé – 17 GB (DVD-18, DS/DL)
DVD Kapacita DVD nespočívá pouze na vrstvách, ale i na hustotě ( velikost „pitů“ CD-1,6 mikrometru, DVD 0,74) Mechaniky DVD umí číst i CD – dvoučočkové systémy DVD-ROM, DVD-RW
Blue Ray Blu-ray třetí generace optických disků. Data se ukládají ve stopě tvaru spirály 0,1 mm pod povrch disku, příčný odstup stop je 0,35 μm.
8 cm Jednovrstvý – 7,8 GB Dvouvrstvý – 15,6 GB
12 cm Jednovrstvý – 25 GB Dvouvrstvý – 50 GB
Monitory Barevný model – RGB (aditivní) Od 20 snímků/sec člověk vnímá plynulý obraz CRT – aspoň 85 Hz LCD – méně - prvky mají setrvačnost Rozlišení – počet bodů
Velikost – 15“, 17“, 19“, … Televize – PAL (720x579), SECAM, NTSC VHS – 328x240, DVD –> PAL kvalita
Parametry monitoru Velikost (úhlopříčka v palcích) Rozlišení (v pixelech) Obnovovací (vertikální) frekvence – Hz Doba odezvy u LCD (doba, za kterou se bod rozsvítí a zhasne; až 2,5 ms
Závěr
Děkuji za pozornost, další upřesnění je součástí vašich semestrálních projektů