PERANGKAT PEMBELAJARAN

PERANGKAT PEMBELAJARAN

ELEKTRONIKA DIGITAL

Yohandri, Ph.D

JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM

UNIVERSTAS NEGERI PADANG

2013

BAHAN AJAR (Hand Out) Bahan Kajian SKS Program Studi Pertemuan ke Dosen

: Elektronika Digital :3 : Fisika :1 : Yohandri, Ph.D

Kode

Learning Outcomes (Capaian Pembelajaran) Bahan kajian terkait KKNI

: ..........

:

Mengkomunikasikan tentang konsep-konsep dasar elektronika digital. Materi :

1. Besaran digital dan analog 2. Digit biner, tingkat logika dan bentuk gelombang digital 3. Operasi logika dasar 4.

Fungsi logika dasar

Uraian Materi A. Besaran digital dan analog Kata digital identik dengan cara kerja dari sebuah computer dengan menghitung digit. Saat ini, elektronika digital diterapkan diberbagai tempat dan bidang seperti pada televisi, sistem komunikasi, navigasi radar, sistem militer, peralatan medis, kontrol industri dan berbagai aplikasi elektronik. Perkembangan teknologi digital sudah beralih dari rangkaian tabung vakum ke transistor diskrit pada rangkaian terintegrasi (integrated circuit) yang komplek dan terdiri atas jutaan transistor. Secara umum rangkaian elektronik dapat dikategorikan atas dua kelompok besar yaitu analog dan digital. Elektronika analog berhubungan dengan besaran yang mempunyai nilai kontinu, sementara elektronika digital berhubungan dengan besaran dengan nilai diskrit. Hampir semua besaran di alam yang dapat diukur berbentuk analog seperti temperatur, kelebaban, bunyi, tekanan dan sebagainya. Bila diamati nilai perubahan temperatur dari siang ke malam dan sebalinya selalu berubah secara halus dan kontinu. Tidak ada nilai yang muncul secara tiba-tiba. Bahkan untuk Negara yang memiliki empat musimpun perubahan temperatur selalu kontinu seperti contoh grafik data temperatur pada gambar 1

Gambar 1 Contoh kontinuitas data temperatur. Berdasarkan gambar 1, jika data temperature tersebut di ambil tiap jam, maka akan diperoleh data diskrit seperti pada gambar 2. Sekarang data analog dapat dirubah dalam bentuk yang dapat didigitalisasi dengan mengambil tiap titik menjadi kode digital. Namun perlu diingat bahwa grafik ini bukan representasi digital dari suatu besaran analog.

Gambar 2 Kuantisasi besaran analog temperatur.

Keuntungan Digital Dalam aplikasi elektronik, tampilan digital memiliki beberapa kelebihan dibanding analog. Diantara kelebihan digital adalah dapat diproses dan dikirim lebih efisien dan handal dibanding data analog. Disamping itu, data digital sangat menguntungkan dalam proses penyimpanan data. Sebagai contoh, sebuah data music bila disimpan dan bentuk digital dapat disimpan lebih kompak dan dapat diproduksi ulang dengan akurasi yang sangat baik dan jelas. Hal ini sangat sukar dilakukan jika data dalam bentuk analog. Kelebihan lainya adalah pengaruh noise (fluktuasi tegangan yang tidak diinginkan) terhadap data digital tidak sebanyak pada data analog.

Sistem Elektronik Analog Salah satu contoh sederhana elektronika analog adalah pada sistem pengeras suara. Diagram pengolahan sinyal analog alami hingga menjadi gelombang suara ditunjukan pada gambar 3. Dalam prosesnya sinyal analog alami diterima oleh mikrofon dan dikonversi menjadi tegangan analog lemah (sinyal audio). Tegangan ini akan bervariasi secara kontinu mengikuti perubahan volume dan frekuensi bunyi kemudian menjadi masukan pada penguat linier. Keluaran penguat akan menghasilkan tegangan yang lebih besar dari tegangan masukan dikeluarkan melalui sebuah speaker. Speaker bekerja dengan merubah sinyal audio yang talah diperkuat menjadi gelombang suara yang lebih besar dibanding gelombag suara yang diterima oleh mikrofon.

Gambar 3. Diagram pengolahan sinyal analog pada sistem pengeras suara

Sistem yang menggunakan Analog dan Digital Dalam beberapa system rangkaian analog dan digital dapat dijumpai bekerja secara bersama-sama. Salah satu contohnya adalah pada sistem pemutar compact disk (CD). Prinsip dasar cara kerja pemutar CD seperti pada gambar 4. Musik dalam bentuk data digital disimpan dalam sekeping disk. Sistem optic membaca data digital dari disk yang berputar ini dan mengirimnya ke rangkaian digital to analog converter (DAC). DAC berfungi untuk merubah data digital menjadi sinyal analog. Sinyal analog ini kemudian diperkuat dan dikirim ke speaker. Proses kebalikan terjadi untuk system perekaman data musik dari gelombang suara ke dalam CD.

Gambar 4. Prinsip dasar cara kerja pemutar CD

B. Digit biner, Level logika dan Bentuk gelombang digital Elektronika digital dinyatakan dalam dua keadaan yang menggambarkan dua perbedaan level tegangan yaitu tinggi (High) dan rendah (Low). Dalam sistem digital seperti komputer, kombinasi dari dua keadaan disebut dengan kode yang digunakan untuk menampilkan angka, lambang, karakter alpabet, dan infromasi lainnya. Digit Biner Dalam rangkaian digital, dua perbedaan level tegangan digunakan untuk menampilkan dua bit. Secara umum, 1 mewakili tegangan yang lebih tinggi (high) dan 0 mewakili level tegangan yang lebih rendah (Low). Kondisi ini disebut dengan logika positif (positive logic). Sistem bilangan dari dua keadaan tersebut di kenal dengan biner yang memiliki dua digit yaitu 0 dan 1. Selanjutnya digit biner disebut dengan bit. Dalam sistem lain menggunakan logika keadan yang berbeda dimana 1 mewakili low dan 0 mewakili high, kondisi seperti ini disebut logika negative (negative logic).

Level Logika Tegangan yang digunakan sebagai representasi dari 1 dan 0 disebut level logika. Idelanya satu level tegangan mewakili keadaan tinggi (high) dan level lainya sebagai kondisi rendah (low). Namun dalam aplikasi rangkain level keadaan tinggi bias berada dalam rentang tertentu dan begitu juga dengan level rendah juga memiliki rentang tertentu. Sebagai ilustrasi rentangan level tegangan dalam kondisi tinggi dan rendah seperti ditunjukan dalam gambar 5.

Gambar 5. Rentangan level tegangan dalam kondisi tinggi dan rendah

Berdasarkan gambar dapat dijelaskan suatu kondisi dapat dikatakan tinggi selama berada diantara rentangan tegangan tinggi maksimum VH (max) dengan tegangan tinggi minimum VH (min). Begitu juga untuk kondisi level rendah, tegangan harus berada diantara tegangan rendah maksimum VL (max) dan tegangan rendah minimum VL (min). Nilai tegangan yang berada diantara VH (min) dengan VL (mak) tidak dapat diterima karena dapat berubah-ubah menjadi tinggi atau rendah. Sebagai contoh, nilai tinggi untuk tipe tertentu rangkaian digital (CMOS) dapat beroperasi dari 2 sampai 3.3 Volt dan kondisi rendah bervariasi antara 0 sampai 0.8 Volt. Jika tegangan yang diberikan 2.5 Volt maka rangkaian akan menerima sebagai kondisi tinggi atau biner 1. Sebaliknya jika tegangan yang diberikan 0.5 Volt maka tegangan akan menganggap sebagai kondisi rendah atau biner 0. Untuk tipe rangkaian ini, tegangan antara 0.8 Volt dan 2 Volt tidak dapat diterima atau tidak dibenarkan. Bentuk gelombang digital Bentuk gelombang digital terdiri atas level tegangan yang berubah-ubah antara level tinggi dan rendah. Gambar 6 menampilkan bentuk pulsa ideal positif dan negatif dari sebuah gelombang digital. Dalam pulsa ideal, sisi naik dan turun berubah secara instan dalam waktu 0. Pulsa memiliki dua sisi yaitu sisi depan (leading edge) yang terjadi pertama saat t0 dan sisi belakang (trailing edge) yang terjadi pada waktu t1. Pada gambar 6a, tegangan atau arus bergerak dari level rendah normal ke level tinggi dan kembali ke level rendahnya disebut dengan pulsa positif. Pada pulsa positif sisi depan adalah sisi naik dan sisi belakang adalah sisi turun. Sebaliknya pada gambar 6b, pulsa negatif dibangkitkan ketika tegangan bergerak dari level tinggi normal ke

level tinggi dan kembali ke level tinggi. Dalam pulsa negative ini sisi depan adalah sisi turun sementara sisi belakangnya adalah sisi naik.

Gambar 6. Bentuk pulsa ideal; (a) pulsa positif dan (b) pulsa negatif. Dalam kenyataanya, transisi dari sisi pulsa biasanya tidak terjadi secara instan walaupun dalam beberapa sistem digital diasumsikan sebagai pulsa ideal. Gambar 7 menunjukan bentuk pulsa non ideal yang memiliki beberapa karakteristik. Overshoot dan ringing kadang dibentuk oleh pengaruh induktif dan kapasitif. Sementara droop dapat disebabkan oleh penyimpangan nilai kapasitif dan resistansi rangkaian dalam pembentukan rangkaian RC dengan konstanta waktu rendah.

Gambar 7. Contoh bentuk pulsa tidak ideal

Karakteristik gelombang Umumnya bentuk gelombang dalam system digital terdiri atas deretan pulsa atau sering juga disebut dengan rantai pulsa. Bentuk deretan pulsa ini dapat dikelompokan menjadi dua bentuk yaitu periodic dan non periodik. Bentuk gelombang pulsa periodic melakukan perulangan yang sama dalam interval waktu tetap. Sementara non periodic tidak melakukan perulangan yang sama dalam interval yang tetap, bahkan dalam

beberapa bentuk bias memiliki lebar pulsa yang berbeda disetiap perulangannya. Sebuah contoh dari tipe periodic dan non periodic ditunjukan dalam gambar 8.

Gambar 8. Bentuk gelombag digital; (a) pulsa periodik dan (b) non periodik. C. Operasi Logika Dasar Logika digunakan dalam rangkaian digital untuk melakukan fungsi logika. Beberapa jenis rangkaian logika digital adalah elemen dasar yang membentuk sebuah blok system digital yang kompleks seperti computer. Terdapat tiga operasi logika dasar (NOT, AND dan OR) yang ditampilkan dalam lambang seperti pada gambar 9. Garisgaris yang terhubung ke symbol adalah jalur masukan dan keluaran. Jalur masukan berada pada bagian kiri lambang sedangkan bagian keluaran berada pada bagian kanan lambang. Bagian masukan dari gembang logika AND dan OR dapat memiliki banyak masukan. Rangkain yang melakukan operasi logika khusus (AND dan OR) disebut gebang logika.

Gambar 9. Lambang dari gerbang logika; (a) NOT, (b) AND dan (c) OR

Dalam operasi gerbang logika, kondisi benar atau salah diwakili oleh kondisi High (benar) dan Low (salah). Tiap operasi logika dasar menghasilkan respon khusus untuk memberikan set dari kondisi.

NOT Operasi NOT merubah satu level logika ke level logika yang berlawanan seperti pada gambar 10. Ketika masukan tinggi (1), keluaran adalah rendah (0). Sebaliknya ketika masukan rendah (0) maka keluaran adalah tinggi (1). Operasi NOT digunakan oleg rangkaian logika yang dikenal dengan inverter.

Gambar 10. Gerbang logika NOT AND Operasi AND hanya akan menghasilkan keluaran tinggi jika semua masukanya berada dalam kondisi tinggi (1). Apabila salah satu masukannya berada dalam konsisi rendah (0) maka keluaranya akan rendah. Operasi AND ini dalam aplikasi rangkaian logika disebut dengan gerbang AND. Kondisi keluaran gerbang logika AND dengan berbagai kondisi masukannya seperti terlihat pada gambar 11.

Gambar 11. Gerbang logika AND

OR Operasi OR menghasilkan keluaran tinggi jika salah satu masukannya berada dalam kondisi tinggi seperti pada gambar 12. Apabila semua masukan dalam kondisi rendah (0) maka keluaran baru akan berada dalam kondisi rendah (0).

Gambar 12. Gerbang logika OR

D. Fungsi logika dasar Tiga elemen logika dasar (AND, OR dan NOT) dapat digabungkan membentuk rangkaian logika yang lebih kompleks yang mampu melakukan operasi dalam system digital lengkap. Beberapa fungsi logika yang umum adalah perbandingan, aritmatik, konversi kode, encoding, decoding, pemilihan data, penyimpanan dan perhitungan.

Fungsi perbandingan Operasi perbandingan dilakukan oleh rangkaian logika disebut dengan komparator. Komparato berkeja dengan cara membandingkan dua besaran apakah kondisinya sama atau berbeda. Bentuk dasar dan contoh sebuah komparator seperti pada gambar 13.

Gambar 13. Bentuk dasar dan contoh komparator.

Fungsi Aritmatika Penjumlahan Penjumlahan dilakukan oleh rangkaian logika yang disebut dengan adder (penjumlah). Sebuah adder menjumlahkan dua bilangan biner pada masukan A dan B dengan carry masukan C dan menghasilkan jumlah dan carry keluaran. Gambar 14 adalah ilustrasi adder dasar dan contoh operasi penjumlahan.

Gambar 14. Adder dasar dan contoh operasi

Pengurangan

Pengurangan

juga

dilakukan

oleh

rangkaian

logika.

Pengurang

(subtracter)

membutuhkan tiga masukan yaitu dua bilangan yang akan dikurangkan dan satu masukan borrow. Pada bagian keluaran terdapat dua

bagian yaitu keluaran hasil

pengurangan dan keluaran borrow.

Pengkalian Perkalian dilakukan oleh rangkaian logika disebut dengan pengali (multiplier). Masukan dari multiplier terdiri atas dua yaitu bilangan yang akan dikalikan sementara pada bagian keluaran terdapat hasil perkalian. Operasi perkalian ini dapat dilakukan dengan menggunakan sebuah adder dan gabungan rangkaian lainnya.

Pembagian Pembagian dilakukan dengan deretan pengurangan, perbandingan dan shift atau dapat dilakukan dengan adder dan gabungan beberapa rangkain lainnya. Dibutuhkan dua masukan pada rangkaian pembagi ini dan dua keluaran yaitu hasil bagi dan sisa.



Kode

: ..........


:

Mengkomunikasikan tentang system bilangan dan cara mengkonversinya.

Materi :

1. Bilangan Desimal 2. Bilangan Biner 3. Bilangan Hexadesimal 4. Bilangan Octa 5. Konversi Bilangan 6. Binary Coded Decimal (BCD) Uraian Materi A. Besaran Desimal Bilangan desimal merupakan sistem bilangan yang paling familiar dalam seharihari. Hampir semua operasi matematika sehari-hari menggunakan basis bilangan ini. Bilangan desimal terdiri atas sepuluh digit yaitu dari 0 sampai 9. Untuk mengungkapkan nilai yang lebih besar dari 9, basis bilangan ini menggunakan dua atau lebih angka dalam bilangan desimal. Sebagai contoh, jika ingin mengungkapkan angka 25 maka digit 2 menyatakan kuantitas 20 dan digit 5 menyatakan kuantitas 5 seperti ilustrasi berikut Digit 2 memiliki bobot 10 di posisi ini

Digit 5 memiliki bobot 1 di posisi ini 2

5

2 x 10

5x1

20

5 25

Posisi tiap digit dalam bilangan decimal menyatakan besarnya kuantitas yang dinyatakan dan dapat disebut sebagai bobot. Bobot untuk seluruh angka adalah pangkat positif dari 10 yang nilainya naik dari kanan ke kiri dan dimulai dari 100 = 1 (....103, 102, 101, 100). Untuk bilangan pecahan, bobotnya adalah pangkat negative dari 10 yang nilainya berkurang dari kiri ke kanan dan dimulai dari 10-1 = 0.1 (10-1, 10-2, 10-3....). Nilai bilangan desimal adalah jumlah dari hasil perkalian tiap digit dengan bobotnya seperti contoh berikut.

Contoh : Ungkapkan bilangan decimal 318 sebagai jumlah dari nilai tiap digitnya Solusi

: Digit 3 memilki bobot100 yaitu 102, digit 1 memiliki bobot 10 atau 101 dan digit 8 memiliki bobot 1 atau 100. Dengan demikian nilai 318 dapat ditulis 318 = (3 x 102) + (1 x 101) + (8 x 100) = 300 + 10 + 8 = 318

B. Bilangan Biner Bilangan biner adalah cara lain mengungkapkan suatu besaran. Bilangan biner terdiri atas 2 digit yaitu 1 dan 0. Berbeda dengan bilangan desimal yang memiliki basis bilangan 10, maka bilangan biner memiliki basis bilangan 2. Posisi 1 dan 0 dalam bilangan biner mencerminkan bobotnya. Bobot dari bilangan biner berdasarkan pangka 2. Pada bilangan hanya terdapat dua digit yang disebut dengan bit. Untuk menyatakan nilai yang lebih besar dari 0 dan 1 bisa dilakukan dengan merubah konfigurasi deretan nilai 1 dan 0 atau menambah digitnya. Sebagai contoh ungkapan nilai desimal dalam biner yang terdiri atas 4 digit seperti pada table 2.1 Tabel 2.1. Ungkapan desimal 0 sampai 15 dalam bilangan biner Bilangan

Bilangan biner

desimal 0

0

0

0

0

1

0

0

0

1

2

0

0

1

0

3

0

0

1

1

4

0

1

0

0

5

0

1

0

1

6

0

1

1

0

7

0

1

1

1

8

1

0

0

0

9

1

0

0

1

10

1

0

1

0

11

1

0

1

1

12

1

1

0

0

13

1

1

0

1

14

1

1

1

0

15

1

1

1

1

Berdasarkan tabel dapat dijelaskan, untuk menampilkan nilai 0 sampai 15 dibutuhkan 4 bit bilangan biner. Secara sederhana batas nilai yang dapat dihitung berdasarkan jumlah bit dapat dirumuskan dengan 2n-1. Dimana n adalah jumlah bit dari bilangan biner. Seperti pada table, biner terdiri atas 4 bit sehingga 24-1 = 15, dengan demikian nilai yang dapat dihitung adalah sampai 15. Untuk 6 bit (n=6) maka maksimum nilai yang dapat ditampilkan adalah 26-1= 63. Dalam bilangan biner terdapat dua bagian yaitu bit yang paling kiri atau MSB (most significant bit) dan bit paling kanan LSB (least significant bit). Bobot bilangan biner nilainya meningkat dari kanan ke kiri sebesar pangkat 2 dari tiap bit (2n-1....23 22 21 20). Sementara untuk pecahan menggunakan pangkat 2 negatif yang nilainya turun dari kiri ke kanan (2-1 2-2 2-3 2-4....2-n). Tabel 2.2 dan 2.3 menampilkan bobot tiap bit dari bilangan biner untuk bilangan bulat dan bilangan pecahan. Table 2.2 Bobot bilangan bulat biner 28

27

26

25

24

23

22

21

20

256

128

64

32

16

8

4

2

1

Table 2.3 Bobot bilangan pecahan biner 2-1

2-2

2-3

2-4

2-5

2-6

0.5

0.25

0.125

0.0625

0.03125

0.015625

C. Bilangan Hexadesimal Bilangan hexadecimal memiliki basis 16 karakter yang terdiri atas angka dan huruf. Awalnya basis bilangan ini digunakan untuk menyederhakan penulisan bilangan biner yang cukup panjang. Menuliskan bilangan hexa dari bilangan biner sangat mudah

karena tiap 4 bit bilangan biner ditulis dengan satu karakter bilangan hexa seperti contoh dalam table 2.4. Tabel 2.4 Penulisan bilangan desimal dan biner dalam hexadesimal Desimal

Biner

Hexadesimal

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

0 1 2 3 4 5 6 7 8 9 A B C D E F

Perhitungan hexadesimal dari 0 sampai F, setalah nilai F adalah 10 hal ini mirip dengan basis bilangan desimal setelah angka 9. Urutan angka hexadesimal setelah F adalah sebagai berikut F 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 20 21 …2F 30…

Penjumlahan heksadesimal Penjumlahan bilangan heksadesimal dapat dilakukan secara langsung. Hal yang perlu diingat adalah nilai 0 sampai 9 sama dengan nilai pada decimal dan nilai A sampai F sama dengan nilai 10 sampai 15 pada bilangan decimal. Ketika melakukan penjumlahan bilangan heksadesimal gunakan aturan berikut -

Ingat nilai desimal angka heksadesimal yang akan dijumlahkan

-

Apabila hasil penjumlahan kecil sama dari 15 desimal lansung gunakan digit heksadesimal

-

Apabila jumlah keduanya lebih besar dari 15 desimal maka ambil jumlah yang melebih 16 dan bawa 1 ke kolom berikutnya.

Contoh; Jumlahkan 2316 dengan 1616 Solusi; 2316

= kolom kanan

316 + 616 = 310 + 610 = 910 = 916

1616

= kolom kiri

216 + 116 = 210 + 110 = 310 = 316

1916 Contoh; Cari jumlah DF16 + AC16 Solusi; DF16

= kolom kanan

AC16 = kolom kiri 1 8B16

F16 + C16 = 1510 + 1210 = 2710 2710 – 1610 = 1110 = B16 dengan carry 1 D16 + A16 +116 = 1310 + 1010 + 110 = 2410 2410 – 1610 = 810 = 816 dengan carry 1

D. Bilangan Octa Bilangan okta juga mirip dengan heksadesimal yang dapat digunakan untuk menyederhanakan penulisan bilangan biner. Namun bilangan okta jarang sekali digunakan dalam penulisan program computer atau prosesor. Bilangan okta terdiri atas 8 digit yaitu bilangan 0 sampai 7. Urutan penulisan bilangan okta seperti berikut 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20..... Perhitungan pada bilangan okta sama dengan bilangan desimal, kecuali digit 8 dan 9 tidk digunakan. Untuk membedakan antara bilangan okta dengan desimal dan heksadesimal maka ditambahkan indek 8 dibelakang angka. Contoh perbandingan nilai 158 okta sama dengan 1310 desimal dan sama dengan D16 pada heksadesimal.

E. Konversi Bilangan Untuk memudahkan dalam melakukan operasi atau menyederhanakan penulisan suatu bilangan maka harus dipamahi cara merubah satu basis bilangan kebasis bilangan yang lain.

Konversi bilangan Desimal ke Biner Untuk mengkonversi bilangan desimal ke biner dapat dilakukan dengan menggunakan metode penjumlahan bobot. Sebuah cara mudah untuk diingat bahwa bobot biner terkecil adalah 1 yaitu hasil dari 20. Urutan bobot berikutnya adalah hasil

lipat dua dari pangkat 2 yaitu 2, 4, 6, 8, 16, 32, 64 dan seterusnya. Sebagai contoh penggunaan penjumlahan bobot dalam mengkonversi bilangan desimal adalah 9 = 8 + 1 atau dapat ditulis 9 = 23 + 20 Tempatkan nilai 1 dalam deretan biner sesuai dengan posisi bobot yaitu pada 23 dan 20 selain dari itu nilai biner adalah 0. Dengan demikian diperoleh nilai biner untuk 9 adalah 23 22 21 20 1 0

0

1 bilangan biner untuk 9 desimal

Konversi bilangan Biner ke Desimal Nilai desimal dari sebuah bilangan biner dapat diperoleh dengan menjumlahkan bobot seluruh bit yang memiliki digit 1 dan digit 0 tidak diperhitungkan. Contoh : Konversi bilangan biner 11011011 ke dalam bilangan desimal Solusi : Tentukan bobot tiap bit yang 1 dan jumlahkan bobotnya Bobot

: 27 26 25 24 23 22 21 20

Biner

:1 1 0 1 1 0 1 1

Dalam posisi ini bobot 25 dan 22 tidak dihitung (sama dengan 0) karena memiliki bit biner 0 sehingga 11011011

= 27 + 26 + 24 + 23 + 21 + 20 = 128 + 64 + 16 + 8 + 2 + 1 = 219

Konversi Biner ke Heksadesimal Konversi biner ke basis bilangan heksadesimal dapat dilakukan secara lansung. Untuk merubahnya dapat dilakukan dengan mengelompokan digit bilangan biner per 4 digit. Setiap 4 digit biner dapat dinyatakan dengan satu digit bilangan heksadesimal. Pengelompokan dimulai dari digit sebelah kanan ke kiri, setiap 4 digit satu kelompok. Contoh perubahan biner ke heksadesimal seperi berikut Contoh : Rubah bilangan biner 11011110011 ke dalam bilangan heksadesimal Solusi : Buat kelompok biner yang terdiri atas 4 digit dimulai dari kiri 110 1111 0011 6

F

3

= 6F316

Konversi Heksadesimal ke Biner Untuk merubah bilangan heksadesimal kebiner prose sebaliknya dapat dilakukan. Caranya dengan menterjemahkan setiap bilangan heksadesimal kedalam 4 digit bilangan biner. Contoh : Ubah bilangan heksadesimal 10A416 ke dalam bilangan biner Solusi: Rubah setiap bilangan heksa kedalam 4 digit biner 1 = 0001 = 1 0 = 0000 A = 1010 4 = 0100 Maka hasil konversi 10A416 = 1000010100100

Konversi Heksadesimal ke Desimal Untuk merubah bilangan heksadesimal kebiner dapat dilakukan melalui beberapa tahap. Pertama rubah bilangan ke biner kemudian jumlahkan tiap bobot digit biner yang memiliki bit 1. Contoh : Rubah bilangan A8516 ke desimal Solusi : Rubah bilangan ke biner A = 1010

8 = 1000

5 = 0101

Jadi A8516 = 101010000101 Jumlahkan tiap bobot bilangan biner yang memiliki bit 1 211 + 29 + 27 + 22 +20 = 2048 + 512 + 128 + 4 + 1 = 269310

Konversi Heksadesimal ke Desimal Merubah bilangan desimal ke heksadesimal dilakukan dengan cara membagi bilangan desimal dengan nilai 16. Hasil pembagian dipisah antara bilangan bulat dengan pecahanya. Pecahan setiap hasil pembagian dikalikan dengan 16 maka diperoleh nilai desimal yang dapat dikonversi kedalam bilangan heksadesimal. Hasil bagi pertama menjadi nilai yang paling kecil (least significant decimal) dan terakhir adalah MSD. Contoh : Tentukan bilangan heksadesimal dari 650 Solusi : 650/16 = 40,625 dari hasil ini diperoleh pecahan 0,625 0,625 x 16 = 1010 = A16 40/16 = 2,5 dari hasil ini diperoleh pecahan 0,5 0,5 x 16 = 810 = 816

2/16 = 0,125 dari hasil ini diperoleh pecahan 0,125 0,125 x 16 = 210 = 216 Dengan demikian 65010 = 28A16 Konversi Oktal ke Biner Karena tiap digit octal dapat dinyatakan dengan 3 digit biner maka konversi dapat dilakukan dengan mudah. Setiap digit bilangan octal ditulis dengan 3 bit bilangan biner seperti dalam table 2.5 Table 2.5 Konversi octal ke biner Oktal

0

1

2

3

4

5

6

7

Biner

000

001

010

011

100

101

110

111

Contoh : Rubah bilangan 458 ke dalam bilangan biner Solusi : Konversi tiap digit octal dengan 3 digit biner 48 = 100

58 = 101

Jadi hasil konvernya adalah 100101 Konversi Biner ke Oktal Proses sebaliknya dapt dilakukan untuk merubah bilangan biner ke bilangan oktal. Bentuk kelompok dengan isi tiap kelompok terdiri atas 3 digit bilangan biner dimulai dari bagian kanan. Contoh : Tentukan besar bilangan octal dari 110101 Solusi : Buat kelompok bilangan biner terdiri atas 3 digit mulai dari kanan 110 6

101 5 = 658

F. Binary Coded Decimal (BCD) Binary coded decimal digunakan untuk menampilkan bilangan desimal dengan menggunakan kode bilangan biner. Karena bilangan desimal hanya terdiri atas 10 digit maka BCD mudah untuk diingat. Umumnya BCD digunakan untuk melakukan system antar muka dalam system computer atau digital. Untuk menentukan code biner dari sebuah angka dalam bilangan desimal dapat dilakukan seperti pada proses konversi bilangan desimal ke biner. Tabel BCD dari bilangan biner seperti pada table 2.6. Table 2.6 Kode biner angka desimal Angka desimal Biner

0

1

2

3

4

5

6

7

8

9

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001



Kode


: ..........

:

Menganalisis sistem operasi aritmatika bilangan biner.

Materi :

1. Penjumlahan dan Pengurangan 2. Perkalian dan Pembagian 3. Komplemen Uraian Materi A. Penjumlahan dan Pengurangan 1. Penjumahan

Penjumlahan bilangan biner memiliki empat aturan dasar yaitu a. 0 + 0 = 0 dengan carry sama dengan 0 b. 0 + 1 = 1 dengan carry sama dengan 0 c. 1 + 0 = 1 dengan carry sama dengan 0 d. 1 + 1 = 10 dengan carry sama dengan 1 Pada tiga aturan pertama, penjumlahan biner menghasilkan jumlah biner 1 digit sementara pada aturan ke empat diperoleh hasil penjumlahan dua digit dengan carry bernilai 1. Pada penjumlahan bilangan biner yang terdiri atas dua digit atau lebih, jika terjadi carry maka 1 di jumlahkan pada kolom dikirinya dan penjumlahan dimulai pada digit paling kanan. Contoh: Jumlahkan 011 dengan 001

Carry 1

1

0

1 1

0

0 1

1

0 0

+

Berdasarkan contoh ini, pada kolom digit paling kanan 1 + 1 = 0 dengan carry 1 yang dijumlahkan pada kolom kiri berikutnya. Sehingga digit ditengah adalah penjumlahan 1 + 1 + 0 = 0 dengan carry 1 yang dilimpahkan ke kolom digit paling kiri yaitu 1 + 0 + 0 = 1. Ketika dalam sebuah penjumlahan terjadi carry maka 1 ikut dijumlahkan pada kolom sebelah kiri berikutnya. Sebagai contoh dapat diperhatikan pada ilustrasi berikut

1 + 0 + 0 = 01

Jumlah sama dengan 1 dengan carry 0

1 + 1 + 0 = 10


1 + 0 + 1 = 10


1 + 1 + 1 = 11


Carry 2. Pengurangan

Empat aturan dasar dalam pengurangan adalah sebagai berikut 0–0=0 1–1=0 1–0=1 10 – 1 = 1

0 – 1 dengan pinjaman (borrow) 1

Dalam proses pengurangan 1 dari bilangan 0 maka dibutuhkan peminjaman digit (borrow) 1 dari kolom dikirinya. Ketika 1 dipinjam dari kolom di kiri maka pada kolom yang sedang dikurangkan akan terbentuk biner 10. Pada contoh berikut akan ditampilkan sebuah ilustrasi dalam proses pengurangan biner Contoh : Kurangi 101 dengan 011 Solusi 101 011 010

+

Dalam contoh ini, hasil pengurangan kolom digit sebelah kanan adalah 0. Pada kolom tengah diperlukan peminjaman 1 dari kolom sebelah kiri sehingga pengurangan pada kolom tengah adalah 10 -1 = 1. Kolom digit paling kiri akan berubah jadi 0 karena telah di pinjam pada pengurangan digit sebelumnya sehingga pengurangan menjadi 0 – 0 = 0.

B. Perkalian dan Pembagian 1. Perkalian Proses perkalian pada bilangan biner sama dengan cara melakukan perkalian pada bilangan desimal. Hasil kali dari tiap digit dari bilangan kemudian dijumlahkan. Empat aturan dasar dalam perkalian biner seperti berikut 0x0=0 0x1=0 1x0=0 1x1=1 Berikut adalah contoh dalam perkalian bilangan biner 11 11

x

11 11

+

1001 Untuk biner tiga digit atau lebih juga dilakukan dengan cara yang sama 111 101

x

111 000 111 100011

+

2. Pembagian Pembagian dalam bilangan biner mengikuti prosedur seperti pembagian pada bilangan desimal. Nilai konversi biner dalam desimal dapat digunakan dalam proses pembagian. Contoh proses pembagian pada bilangan biner adalah Contoh: 110 dibagi dengan 11 10

2

11 110 11 000

3

+

6 6 0

+

10

2

11 110 10

3

+

10

6 6

+

0

10 00

C. Komplemen Komplemen dari bilangan biner sangat penting dalam sistem digital untuk menunjukan bilangan negatif. Metode aritmatika komplemen kedua adalah yang paling umum digunakan oleh komputer untuk mengelola bilangan negatif.

Menemukan komplemen pertama Untuk mendapatkan komplemen pertama dari bilangan biner dapat dilakukan dengan merubah nilai bit pada bilangan biner dengan lawannya. Nilai 1 dirubah menjadi 0 dan nilai 0 dirubah menjadi 1 seperti ilustrasi berikut ini. 10110010

Bilangan biner

01001101

Komplemen pertama

Cara paling sederhana untuk merubah bilangan biner kedalam bentuk komplemenya dalam rangkaian digital adalah dengan menggunakan gerbang NOT. Gambar 3.1 menampilkan bentuk rangkaian gerbang NOT untuk merubah 8 bit bilangan biner.

Gambar 3.1 Penggunaan gerbang NOT (inverter) untuk mendapatkan komplemen pertama

Menemukan komplemen kedua Komplemen kedua dari bilangan biner diperoleh dengan menambahkan angka 1 pada LSB (nilai bit paling kanan) pada komplemen pertama. Contoh: Cari komplemen kedua dari 10110010

Solusi: 10110010

Bilangan biner

01001101

Komplemen pertama

1 01001110

+

Komplemen kedua

Metode kedua untuk mencari komplemen kedua adalah sebagai berikut -

Buat komplemen pertama dari kiri sampai bit bernilai 1 terakhir sebelah kanan

-

Bit 1 terakhir tidak dirubah dan nilai 0 setelahnya dibuat sama

Contoh : Temukan komplemen kedua dari 10111000 Solusi: Komplemen dilakukan dari bit paling kiri, bit bernilai 1 yang terakhir di sebelah kanan (ke 5 dari kiri) tidak dirubah dan angka 0 setelahnya ditulis sama. Sehingga diperoleh komplemen kedua adalah 01001000

Komplemen kedua dari sebuah bilangan biner negative dalam rangkaian digital dapat direalisasikan menggunakan inverter (gerbang NOT) dan sebuah penjumlah (adder). Gambar 3.2 menampilkan ilustrasi cara merubah bilangan biner 8 bit menjadi komplemen kedua. Tahap pertama adalah proses inverting dan tapah kedua adalah penjumlahan 1 dengan komplemen pertama.

Gambar 3.2 Rangkain untuk menghasilkan komplemen kedua

BAHAN AJAR (Hand Out) Mata Kuliah SKS Program Studi Pertemuan ke Dosen


Kode


: ..........

:

Menganalisis cara kerja dari gerbang logika.

Materi :

1. Inverter 2. Gerbang AND 3. Gerbang OR 4. Gerbang NAND 5. Gerbang NOR Uraian Materi Gerbang logika adalah blok terkecil dalam suatu rangkaian elektronika digital. Sebuah gerbang logika mempunyai satu terminal keluaran dan satu atau lebih terminal masukan. Kondisi pada terminal keluaran dapat berada dalam kondisi tinggi (High) atau rendah (LOW) bergantung pada kondisi pada bagian terminal masukannya. Secara umum ada 7 gerbang logika dasar yaitu NOT (Inverter), AND, OR, NAND, NOR, ExOR dan Ex-NOR. A. Inverter Inverter (Rangkaian NOT) melakukan operasi yang disebut dengan inversi atau komplementasi. Sebuah inverter akan merubah level logika pada masukan menjadi level berlawanan pada keluarannya (1 menjadi 0 dan 0 menjadi 1). Lambang standar dari sebuah inverter seperti ditunjukan pada gambar 4.1. Masukan

Keluaran

Masukan

Keluaran

Gambar 4.1 Lambang dari gerbang logika inverter

Tabel kebenaran Ketika level tinggi diberikan pada masukan inverter, maka level rendah akan muncul pada bagian keluaran. Sebaliknya jika level rendah diberikan pada bagian masukan maka level tinggi akan keluara pada terminal keluaran. Kondisi keluaran sebagai fungsi dari kondisi masukan di tampilkan dalam Tabel 4.1 yang disebut juga dengan tabel kebenaran. Tabel 4.1 Tabel kebenaran gerbang NOT Masukan

Keluaran

Rendah (0)

Tinggi (1)

Tinggi (1)

Rendah (0)

Operasi Inverter Sebagai ilustrasi operasi dari gerbang NOT dapat diperhatikan dalam gambar 4.2. Untuk masukan berbentuk pulsa dengan lebar pulsa dari t1 hingga t2 maka bentuk gelombang keluaran akan berlawanan. Tinggi (1) Rendah (0)

Tinggi (1) Rendah (0) t1 t2 Pulsa masukan

t1 t2 Pulsa keluaran

Gambar 4.2 Operasi inverter dengan masukan pulsa

Aplikasi Salah satu contoh aplikasi dari gerbang logika NOT adalah untuk operasi komplemen. Operasi komplemen digunakan oleh computer untuk memproses bilangan biner negatif. Pada Gambar 4.3 ditampilkan contoh operasi komplemen pertama untuk bilangan biner 8 bit Bilangan biner 8 bit

Keluaraan gerbang NOT

Gambar 4.3. Rangkain komplemen pertama menggunakan gerbang NOT

B. Gerbang AND Gerbang AND adalah gerbang logika dasar yang dapat digunakan membentuk suatu fungsi rangkaian logika. Gerbang AND terdiri atas dua atau lebih terminal masukan dan satu terminal keluaran. Bagian kiri adalah terminal masukan dan bagian kanan adalah terminal keluaran. Lambang atau simbol dari gerbang AND seperti pada Gambar 4.4. Masukan A

Keluaran X

Masukan B Gambar 4.4 Lambang standard gerbang logika AND

Operasi gerbang AND Gerbang AND akan menghasilkan keluaran tinggi hanya bila semua terminal masukan berada dalam kondisi tinggi. Apabila salah satu masukan berada dalam kondisi rendah maka keluaran akan rendah. Secara sederhana cara kerja gerbang logika AND seperti pada Gambar 4.5 dan 4.6 berikut.

Gambar 4.5 Analogi cara kerja gerbang logika AND di rangkaian listrik

Gambar 4.6 Analogi gerbang logika AND menggunakan rangkaian transistor

Tabel keberanan gerbang AND Tabel kebenaran menggambarkan kondisi keluaran dari gerbang AND sebagai variasi dari kondisi pada terminal-terminal masukannya. Gambar 4.7 memberikan

gambaran tentang kemungkinan kondisi keluaran gerbang AND berdasarkan kombinasi 2 terminal masukannya. Rangkuman kombinasi masukan dan level keluaran gerbang AND seperti terdapat dalam tabel kebenaran di Tabel 4.2.

Gambar 4.7 Kemungkinan level keluaran gerbang AND sebagai kombinasi 2 masukan Tabel 4.2. Tabel kebenaran gerbang logika AND Masukan

Keluaran

A

B

X

0

0

0

0

1

0

1

0

0

1

1

1

Operasi dengan masukan bentuk gelombang Dalam banyak aplikasi, masukan gerbang logika tidak hanya berupa level tegangan tetap tetapi level tegangan berbentuk gelombang yang dapat berubah dengan sering antara level logika tinggi dan rendah. Gambar 4.8 memberikan gambaran operasi gerbang AND dengan masukan berbentuk gelombang pulsa. Perlu diingat kondisi keluaran gerbang AND akan selalu mengacu pada tabel kebenaran.

Gambar 4.8 Operasi gerbang AND denga masukan bentuk gelombang pulsa

Dalam gambar 4.8, masukan A dan B keduanya berada dalam kondisi tinggi (1) selama selang waktu t1, sehingga menghasilkan keluaran X tinggi (1) dalam selang waktu ini. Dalam selang t2 masukan A berada dalam kondisi rendah (0) sementara masukan B masih tinggi (1), maka keluaran dari gerbang AND akan rendah (0). Sesuai dengan tabel kebenaran dari gerbang AND maka kondisi keluaran tinggi (1) hanya akan dihasilkan pada selang waktu t1 dan t3 saja, selain dari itu akan menghasilkan keluaran rendah (0).

Ekspresi logika gerbang AND Fungsi logika AND dari variable masukan di tulis secara matematis dengan member titik antara variable seperti A.B, atau dpat juga ditulis variable tanpa titik seperti AB. Namun penggunaanya, penulisan variable langsung tanpa titik lebih sering digunakan karena simpel. Fungsi gerbang logika AND dapat ditulis seperti pada multiplikasi Boolean pada bilangan biner yaitu 0.0=0 0.1=0 1.0=0 1.1=1 Untuk operasi gerbang AND dengan dua masukan A dan B dan satu keluaran X dapat ditulis dalam bentuk ungkapan Boolean dengan persamaan. Gambar 4.9 menunjukan ekspresi Boolean gerbang AND untuk 2, 3 dan 4 masukan. Tabel kebenaran dua masukan dapat ditulis seperti pada Tabel 4.3. X = AB

Gambar 4.9 Ekespresi Boolean gerbang AND; (a) Dua masukan, (b) Tiga masukan dan (c) Empat masukan Tabel 4.2. Tabel kebenaran gerbang logika AND A

B

AB = X

0

0

0.0=0

0

1

0.1=0

1

0

1.0=0

1

1

1.1=1

Aplikasi gerbang AND Salah satu aplikasi gerbang AND adalah untuk mengaktifkan atau mematikan fungsi alat counter (pencacah). Skematik rangkaian counter ini seperti ditunjukan pada gambar 4.10. Tujuan dari rangkaian ini adalah untuk mencacah pulsa A yang masuk pada salah satu terminal masukan gerbang AND. Pulsa A hanya akan dicacah selama pulsa enable yang masukan ke terminal AND satunya lagi berada dalam kondisi tinggi (1). Saat pulsa enable rendah, maka proses pencacahan pulsa A akan dihentikan. Sebagai contoh, jika ingin mengukur frekuensi dari pulsa A maka pulsa enable dibuat tinggi selama 1 detik. Jumlah pulsa yang dicacah selama 1s adalah frekuensi pulsa A.

Gambar 4.10 Gerbang AND untuk mengaktifkan atau mematikan counter

C. Gerbang OR Gerbang logika OR memiliki dua atau lebih terminal masukan dan satu terminal keluaran. Lambang standard dari gerbang logika OR seperti ditunjukan dalam gambar 4.11. Sama seperti pada gerbang logika lain pada umumnya, terminal masukan berada pada bagian kiri lambing dan terminal keluaran pada bagian kanan.

Masukan A Keluaran X Masukan B

Gambar 4.11 Lambang gerbang logika OR

Operasi gerbang OR Gerbang logika OR akan menghasilkan logika tinggi pada keluaran jika salah satu dari terminal masukannya berada dalam level tinggi. Keluaran akan rendah hanya jika semua terminal masukan berada dalam kondisi rendah. Cara kerja gerbang logika OR dapat diilustrasikan seperti pada Gambar 4.12 dan 4.13 berikut.

Gambar 4.12 Cara kerja gerbang logika OR dalam rangkaian listrik

Gambar 4.13 Analogi gerbang logika OR dalam rangkaian transistor

Kondisi terminal keluaran gerbang logika OR untuk berbagai kombinasi dua terminal masukannya seperti terlihat pada Gambar 4.14.

Gambar 4.14 Kondisi keluaran gerbang OR untuk berbagai kombinasi masukan

Tabel kebenaran gerbang OR Tabel kebenaran dari operasi gerbang OR dengan dua masukan seperti terlihat dalam Tabel 4.3. Tabel ini dapat ditambah sesuai dengan jumlah terminal masukan dari gerbang logika OR.

Tabel 4.3 Tabel kebenaran gerbang logika OR Masukan

Keluaran

A

B

X

0

0

0

0

1

1

1

0

1

1

1

1

1 = Tinggi dan 0 = Rendah

Operasi gerbang OR dengan masukan bentuk gelombang Dalam gambar 4.15 terlihat contoh masukan gerbang OR dalam bentuk gelombang (pulsa). Seperti pada tabel kebenaran, logika tinggi pada keluaran akan dihasilkan jika salah satu masukannya bernilai 1 dan akan rendah jika semua masukan rendah. Bedasarkan Gambar 4.15 ini dapat dijelaskan pada selang waktu t1, t2 dan t4 keluaran dari gerbang OR (X) akan tinggi karena salah satu atau kedua masukannya (A dan B) berada dalam kondisi tinggi. Sementara pada selang waktu t3 kedua terminal masukan berada dalam kondisi rendah sehingga keluaran gerbang OR akan rendah.

Gambar 4.15 Contoh masukan gerbang OR berbentuk gelombang

Ekspresi logika gerbang OR Untuk gerbang OR dengan dua variable (dua masukan) dapat dirumuskan secara matematis sebagai penjumlahan dari variable tersebut. Untuk masukan yang terdiri atas A dan B maka keluaran adalah penjumlahan A+B. Aljabar Boolean penjumlah dapat dipakai sebagai fungsi dari gerbang logika ini, dimana aturan penjumlahan Boolean adalah

0+0=0 0+1=1 1+0=1 1+1=1 Perlu diingat bahwa penjumlahan Boolean berbeda dengan penjumlahan biner dalam kasus 1 ditambah dengan 1. Tidak ada carry dalam penjumlahan Boolean. Expresi Booelan untuk gerbang OR dengan dua masukan yaitu A dan B dan satu keluaran yaitu X dapat ditulis sebagai X=A+B Gambar 4.16 menunjukan gerbang logika OR dengan variasi masukan dan ekspresi Boolean tiap konfigurasinya. Tabel kebenaran untuk dua masukan dapat diperhatikan pada tabel 4.4.

Gambar 4.16 Ekspresi Boolean untuk gerbang logika OR; (a) Dua masukan, (b) Tiga masukan dan (c) Empat masukan. Tabel 4.4 Tabel kebenaran gerbang logika OR A

B

A+B=X

0

0

0+0=0

0

1

0+1=1

1

0

1+0=1

1

1

1+1=1


Contoh Aplikasi Sebagai ilustrasi dari penerapan gerbang OR dapat diperhatikan pada contoh alarm jendela rumah berikut. Tiga buah jendela masing-masing dipasangi sebuah sklar yang dapat menghasilkan kondisi tinggi saat terbuka dan kondisi rendah saat tertutup. Jika salah satu jendela terbuka maka alarm rumah akan berbunyi. Bila semua jendela tertutup alarm tidak akan berbunyi dan rumah berada dalam kondisi aman.

Gambar 4.17 Sistem alarm jendela dengan gerbang OR

D. Gerbang NAND Gerbang logikan NAND prinsip kerjanya adalah gabungan dari gerbang logika AND dan NOT. Keluaran dari gerbang logika NAND akan berlawanan (terbalik) dengan gerbang logika AND. Gerbang logikan NAND terdiri atas dua atau lebih terminal masukan dan satu terminal keluaran. Lambang logika NAND seperti ditunjukan pada gambar 4.18.

Masukan A

Keluaran X

Masukan B

Masukan A

Keluaran X

Masukan B

Gambar 4.18 Lambang gerbang logika NAND Operasi gerbang NAND Gerbang logika NAND hanya akan menghasilkan keluaran rendah jika semua masukan berada dalam kondisi tinggi. Jika salah satu masukan rendah, keluaran gerbang NAND akan tinggi. Apabila sebuah gerbang NAND diberi masukan bernama A dan B dan keluaran dinamai X maka kemungkinan keluaran gerbang logika ini seperti diilustrasikan pada Gambar 4.19. Tabel kebenaran dari gerbang NAND seperti ditampilkan pada Tabel 4.5.

Gambar 4.19 Ilustrasi keluaran gerbang NAND untuk berbagai kombinasi masukan. Tabel 4.5 Tabel kebenaran gerbang logika NAND Masukan

Keluaran

A

B

X

0

0

1

0

1

1

1

0

1

1

1

0


Operasi dengan masukan berbentuk gelombang Jika ada dua masukan berbentuk gelombang A dan B pada terminal masukan NAND maka kondisi keluaran dapat diperhatikan pada gelombang X. Berdasarkan Gambar 4.20 terlihat, jika kedua masukan (A dan B) berada dalam kondisi tinggi maka keluaran X akan rendah. Sementara itu, jika salah satu masukan rendah maka keluaran akan berada dalam kondisi tinggi.

Untuk 4 interval ini masukan A dan B keduanya berada dalam kondisi tinggi sehingga X menjadi rendah

Gambar 4.20 Respon keluaran gerbang NAND terhadap kondisi masukan

Ekspresi logika untuk gerbang NAND Ekspresi Boolean untuk dua masukan gerbang NAND yaitu A dan B adalah operasi logika AND yang kemudian di komplemen (dibalik nilainya). Dalam persamaan matematis ekspresi logika NAND dapat ditulis dalam bentuk

Dari persamaan ini dapat diperoleh nilai X untuk semua nilai yang munkin pada dua masukan seperti dalam table 4.5. Tabel 4.5 Ekspresi Boolean untuk dua masukan NAND A

B

0

0

0

1

1

0

1

1


Aplikasi Sebagai contoh dari pemakaian logika NAND ini dapat diperhatikan ilustrasi dalam Gambar 4.21 berikut. Dua buah tanki air dipasang sensor untuk mendeteksi level air. Sensor level air akan memiliki sinyal tinggi jika tangki berisi air lebih dari ¼ dan akan rendah jika level air kurang dari ¼. Jika salah satu tanki isinya kurang dari ¼ maka LED Merah akan menyala, namun jika kedua tangki terisi lebih dari1/4 LED Hijau akan menyala.

LED Hijau LED Merah

Gambar 4.21 Indikator level air dalam tangki

E. Gerbang NOR Gerbang NOR merupakan gabungan dari gerbang OR dan NOT. Keluaran gerbang NOR ini adalah kebalikan dari hasil keluaran gerbang OR. Seperti pada gerbang OR, gerbang NOR juga memiliki terminal masukan dua atau lebih dan satu terminal keluaran. Lambang dari gerbang NOR ini dapat diperhatikan seperti pada gambar 4.22. Masukan A

Keluaran X

Masukan B Atau Masukan A

Keluaran X

Masukan B Gambar 4.22 Lambang gerbang NOR Operasi Gerbang NOR Gerbang NOR akan menghasilkan keluaran rendah jika salah satu masukannya memiliki level tinggi. Hanya jika semua masukan rendah akan membuat keluarannya tinggi. Untuk gerbang NOR dengan dua masukan A dan B serta satu keluaran X, maka variasi keluaran sebagai hasil kombinasi masukan seperti terlihat pada Gambar 4.23. Hubungan antara kondisi keluaran dengan masukan dapat diperhatikan dalam tabel kebenaran dalam Tabel 4.6

Gambar 4.23 Logika masukan dan keluaran gerbang NOR Tabel 4.6 Tabel kebenaran gerbang logika NOR Masukan

Keluaran

A

B

X

0

0

1

0

1

1

1

0

1

1

1

0

Operasi dengan masukan berbentuk gelombang Keluaran X dari gerbang logika NOR dapat berubah sesuai dengan kondisi dari masukan gelombang A dan B pada terminal masukan. Gambar 4.23 memberikan ilustrasi operasi gerbang NOR terhadap dua masukan (A dan B). Apabila salah satu masukan dari NOR tinggi maka keluaran akan berada dalam kondisi rendah. Keluaran akan tinggi hanya jika kedua masukan berada dalam kondisi rendah.

Gambar 4.23 Respon keluaran gerbang NOR terhadap kondisi masukan Ekspresi logika gerbang NOR Ekspresi Boolean untuk keluaran gerbang NOR dengan dua masukan dapat ditulis sebagai

Persamaan ini menyatakan bahwa variable masukan pertama dilakukan operasi OR kemudian hasilnya di komplemen (dibalik). Hasil ekspresi NOR ini seperti terdapat dalam tabel 4.7. Tabel 4.7 Ekspresi Boolean untuk dua masukan NOR A

B

0

0

0

1

1

0

1

1


F. Ekslusif OR dan NOR Eksklusif OR (XOR) Lambang standar untuk gerbang logika eksklusif OR (XOR) seperti pada Gambar 4.24. Keluaran dari gerbang logika XOR akan tinggi hanya jika kedua masukan memiliki level logika berbeda. Bila kedua masukan berada dalam level yang sama tinggi-tinggi atau rendah-rendah, maka keluarannya akan rendah. Masukan A

Keluaran X

Masukan B Gambar 4.24 Lambang gerbang logika XOR

Kombinasi masukan dan keluaran gerbang logika XOR untuk dua masukan ditampilkan dalam gambar 4.25. Sementara dalam Tabel 4.8 adalah table kebenaran dari operasi gerbang logika XOR.

Gambar 4.25 Kombinasi gerbang logika XOR dengan dua masukan Tabel 4.8 Tabel kebenaran gerbang logika XOR Masukan

Keluaran

A

B

X

0

0

0

0

1

1

1

0

1

1

1

0

Operasi XOR dengan masukan gelombang

Gambar 4.26 Operasi XOR dengan masukan berbentuk gelombang

Eksklusif NOR (XNOR) Lambang standar dari gerbang logika eksklusif NOR (XNOR) ditunjukan pada Gambar 4.27. Kombinasi gerbang logika XNOR untuk dua masukan seperti dalam Gambar 4.28. Berdasarkan Gambar 4.28 terlihat, gerbang XNOR akan memiliki keluaran rendah jika level masukannya berbeda dan akan tinggi jika level masukannya berada dalam kondisi yang sama. Table kebenaran dari gerbang XNOR ini ditampilkan dalam Tabel 4.9. Masukan A

Keluaran X

Masukan B Gambar 4.27 Lambang logika XNOR

Gambar 4.28 Kombinasi gerbang logika XNOR dengan dua masukan Tabel 4.9 Tabel kebenaran gerbang logika XNOR Masukan

Keluaran

A

B

X

0

0

1

0

1

0

1

0

0

1

1

1



Kode

Learning Outcomes (Capaian Pembelajaran) bahan kajian terkait KKNI

: ..........

:

Mengkomunikasikan tentang aljabar Boolean.

Materi :

1. Ekspresi dan Operasi Boolean 2. Hukum dan aturan aljabar Boolean 3. Teorema DeMorgan 4. Peta Karnaugh Uraian Materi A. Ekspresi dan Operasi Boolean Aljabar Boolean adalah matematik dalam sistem digital. Pengetahuan dasar dari aljabar Booelan tidak dapat diabaikan untuk mempelajari dan menganalisis rangakain logika. Variabel, komplemen dan literal adalah komponen yang digunakan dalam aljabar Boolean. Variabel adalah suatu lambang (biasanya berupa huruf) yang digunakan untuk menampilkan jumlah logika. Suatu variable dapat memiliki nilai 1 atau 0. Komplemen adalah kebalikan dari variable yang biasa tandai dengan garis di atas variabel. Sebagai contoh, komplemen variable A biasa disebut dengan “bukan A” atau “A garis”. Literal adalah sebuah variable atau komplemen dari variable.

Penjumlahan Boolean Seperti sudah dijelaskan dalam materi sebelumnya, penjumlahan Boolean sama dengan operasi logika OR dan ilustrasi aturan dasar menggunakan gerbang OR seperti Gambar 5.1. Dalam aljabar Boolean, komponen jumlah merupakan jumlah dari literal. Dalam rangkaian logika, komponen jumlah dihasilkan oleh sebuah operasi OR tanpa melibatkan operasi AND. Beberapa contoh dari jumlah adalah A+B, A + , A + B +

dan

+ B + C + . Jumlah komponen sama dengan 1 jika satu atau lebih literal bernilai

1. Sebaliknya jumlah akan sama dengan 0 jika tiap literal sama dengan 0.

Gambar 5.1 Aturan penjumlahan Boolean pada gerbang OR

Perkalian Boolean Perkalian Boolean sama dengan operasi AND dan aturan dasar seperti diilustrasikan dalam Gambar 5.2. Dalam rangkaian logika, komponen produk dihasilkan oleh operasi AND tanpa melibatkan oerpasi OR. Beberapa contoh komponen produk adalah AB, A , ABC, dan A C . Produk akan bernilai 1 jika semua literal bernilai 1. Sebaliknya produk sama dengan 0 jika salah satu literal bernilai 0.

Gambar 5.2 perkalian Boolean dalam gerbang AND

B. Hukum dan aturan aljabar Boolean Untuk dapat menggunakan aljabar Boolean dengn baik, ada beberapa peraturan dan hokum yang harus diikuti. Aturan-aturan dan hokum tersebut adalah aturan penjumlahan dan perkalian, hukum asosiasi pada penjumlahan dan perkaian, hukum distribusi dan 12 aturan dasar aljabara Boolean.

Hukum Aljabar Boolean Hukum dasar aljabar Boolean adalah hukum komutatif dan asosiatif untuk penjumlahan dan perkalian serta hokum distributive sama seperti pada aljabar pada umumnya. Setiap hokum diilustrasikan dengan dua atau tiga variable, namun tidak ada batasan untuk jumlah variable untuk ini. Hukum komutatif Hukum komutatif penjumlahan untuk dua variable ditulis sebagai A+B=B+A

Hukum ini menyatakan bahwa urutan variable dalam operasi OR tidak berpengaruh terhadap hasil operasi. Gambar 5.3 mengilustrasikan hukum komutatif yang diaplikasikan pada gerbang OR dan tidak berpengaruh terhadap urutan pada masukan.

Gambar 5.3 Hukum komutatif pada penjumlahan (gerbang OR) Hukum komutatif untuk perkalian dua variable dapat ditulis sebagai AB = BA Urutan variable tidak akan berpengaruh terhadap kondisi keluaran atau hasil dari operasi gerbang AND. Aplikasi hokum komutatif ini dalam gerbang AND seperti ditunjukan dalam Gambar 5.4.

Gambar 5.4 Hukum komutatif pada perkalian (gerbang AND) Hukum asosiasi Untuk tiga variable hukum asosiasi penjumlahan dapat ditulis seperti A + (B + C) = (A + B ) + C Hukum ini menyatakan penjumlahan variable lebih dari dua (operasi OR), hasil operasi akan sama untuk pengelompokan masukan yang berbeda.lustrasi penerapan huum ini pada gerbang Or seperti Gambar 5.5.

Gambar 5.5 Hukum asosiasi penjumlahan pada gerbang OR

Sementara itu, untuk perkalian hukum asosiasi menyatakan A(BC) = (AB)C Dari persamaan ini dapat disimpulkan bahwa tidak ada perbedaan hasil akibat perubahan dalam pengelompokan variable. Dalam gerbang AND hokum ini dapat ditunjukan seperti pada Gambar 5.6.

Gambar 5.6 Hukum asosiasi perkalian pada gerbang AND

Hukum distribusi Hukum distribusi penjumlahan untuk tiga variable dapat ditulis sebagai A (B + C) = AB + AC Hukum ini menyatakan hasil operasi OR untuk dua atau lebih variable dan kemudian dilakukan operasi AND sama hasilnya dengan melakukan operasi AND satu variable terhadap satu atau dua variable lainya kemudian dilakukan operasi OR. Sebagai ilustrasi dari hukum ini dalam rangkaian logika dapat diperhatikan pada gambar 5.7.

Gambar 5.7 Penerapan hukum distribusi dala rangakain logika

Aturan Aljabar Boolean Untuk menyederhanakan dan merubah ekspresi Boolean dapat digunakan 12 aturan dasar seperti terdapat dalam Tabel 5.1. Aturan 1 hingga 9 untuk penerapan pada gerbang logika, sementara aturan 10 hingga 12 aturan dan hokum sederhana seperti yng telah diuraiakan sebelumnya.

Tabel 5.1 Dua belas aturan dasar No

Aturan

No

Aturan

1

A+0=A

7

A.A=A

2

A+1=1

8

A.

3

A.0=0

9

4

A.1=A

10

A + AB = A

5

A+A=A

11

A+ B=A+B

6

A+

12

(A+B)(A+C) = A + BC

=1

=0 =A

Aturan 1. A + 0 = A Sebuah variable di OR kan dengan 0 akan selalu sama dengan variable itu sendiri. Jika variable A bernilai 1 maka keluaran variable X adalah 1 atau sama dengan nilai A. Jika A nilainya 0 maka keluarannya akan sama dengan nilai A yaitu 0. Penerapan aturan ini dalam gerbang logika seperti Gambar 5.8 dimana salah satu masukan selalu bernilai 0.

Gambar 5.8 Aturan 1 dalam gerbang OR

Aturan 2. A + 1 = 1 Jika variable A di OR kan dengan 1 maka akan selalu memiliki keluaran 1. Aturan ini seperti diilustrasikan pada Gambar 5.9 dengan salah satu masukan dijaga bernilai 1.


Aturan 3. A . 0 = 0 Apabila sebuah variable di AND kan dengan 0 maka keluarannya akan selalu bernilai 0. Jika salah satu saja dri masukan gerbang AND bernilai 0 maka keluaranya akan bernilai 0. Ilustrasi aturan ini dapat diperhatikan dalam Gambar 5.10.

Gambar 5.10 Aturan 3 dalam gerbang AND

Aturan 4. A . 1 = A Jika sebuah variable di AND kan dengan 1 maka keluaran akan sama dengan variable itu sendiri. Dalam gerbang AND salah satu masukanya dibuat tetap bernilai 1 seperti Gambar 5.11.


Aturan 5. A + A = A Sebuah variable di OR kan dengan variable itu sendiri akan menghasilkan keluaran sama dengan variable tersebut. Gambar 5.12 manampilkan gerbang OR dengan kedua masukan terdiri atas variable yang sama.

Gambar 5.12 Aturan 5

Aturan 6. A +

=1

Sebuah variable di OR kan dengan komplemennya (lawannya) akan selalu sama dengan 1. Jika nilai A = 0 maka 0 +

= 0 + 1 = 1. Dalam rangkain gerbang OR aturan ini

terlihat seperti dalam Gambar 5.13.


Aturan 7. A . A = A Jika sebuah variable di AND kan dengan variable itu sendiri maka keluaran akan sama dengan variable tersebut. Ilustrasi aturan ini dalam gerbang AND seperti terlihat dalam Gambar 5.14


Aturan 8. A .

=0

Sebuah varibel di AND kan dengan komplemenya akan menghasilkan keluaran sama dengan 0. Gambar 5.15 menampilkan rangkaian logika untu aturan 8.

Gambar 5.15 Rangkaian gerbang logika aturan 8

Aturan 9.

=A

Komplemen dua kali dari suatu variable akan sama dengan variable itu sendiri. Aturan ini ditunjukan dalam rangakain logika pada Gambar 5.16.

Gambar 5.16 Rangkaian logika komplemen dua kali

Aturan 10. A + AB = A (1 + B ) Aturan ini menerapkan hukum distribusi, aturan 2 dan aturan 4. Secara aljabar Boolean dapat ditunjukan bahwa A + AB = A (1+B)

hokum distribusi

= A.1

aturan 2 (1+B) = 1

=A

aturan 4 A.1 = A

Rangkaian logika dan table kebenarannya dapat diperhatikan seperti pada Gambar 5.17 dan Tabel 5.2. Tabel 5.2 Tabel kebenaran aturan 10

Gambar 5.17 rangkaian logika aturan 10

Aturan 11. A + B = A + B Aturan ini dapat dibuktikan dengan beberapa aturan dan hokum seperti berikut A + B = (A + AB) + B

Aturan 10; A = A+AB

= (AA + AB) + B

Aturan 7; A = AA

= AA + AB + A + B

Aturan 8; penjumlahan

= (A +

Hukum distribusi

)(A + B)

= 1. (A + B)

Aturan 6; A +

=A+B

Aturan 4

=0

=1

Ilustrasi rangkaian gerbang logika dan table kebenaran dapat diperhatikan pada Gambar 5.18 dan Tabel 5.3

Gambar 5.18 Rangkaian logika aturan 11

Tabel 5.3 Table kebenaran aturan 11

Aturan 12. (A + B)(A + C) = A + BC Pembuktian aturan ini dapat diperhatikan seperti uraian berikut (A + B)(A + C) = AA + AC + AB + BC

Hukum distributive

= A + AC + AB + BC

Aturan 7

= A (1+C) + AB + BC

Hukum distributive

= A.1 + AB + BC

Aturan 2

= A(1+B) + BC

Huum distribusi

= A.1 + BC

Aturan 2

= A + BC

Aturan 4

Rangkaian logika dan table kebenaran seperti terlihat pada Gambar 5.19 dan Tabel 5.4.

Gambar 5.19 Rangkaian logika aturan 12

Tabel 5.4 Tabel kebenaran aturan 12



Kode

: ..........


:

Menganalisis rangkaian kombinasi logika.

Materi :

1. Rangkaian kombinasi logika dasar 2. Penerapan kombinasi logika Uraian Materi A. Rangkaian kombinasi logika dasar 1. Logika AND-OR Gambar 6.1a menunjukan sebuah rangkaian AND-OR yang tediri atas gerbang AND dengan dua masukan dan sebuah gerbang OR dengan 2 masukan. Sementara pada Gambar 6.1b adalah simbol ANSI standar dari rangkaian AND-OR.

Gambar 6.1 Rangkaian logika AND-OR; (a) Diagram logika dan (b) Simbol

Tabel kebenaran dari logika AND-OR dapat diperhatikan dalam table 6.1. Berdasarkan table ini dapat dijelaskan bahwa keluaran X akan tinggi jika kedua masukan A dan B tinggi atau C dan D tinggi.

Tabel 6.1 Tabel kebenaran logika AND-OR

2. Logika kebalikan AND-OR Untuk keluaran rakaian AND-OR yang dibalik dilakukan dengan memasang logika NOT pada bagian kelurannya. Ekspresi kebalikan AND-OR dapat ditulis sebagai

Diagram logika dan symbol dapat diperhatikan dalam Gambar 6.2. Secara umum rangkaian kebalikan AND-OR dapat memiliki beberapa gerbang AND dengan sejumlah masukan.

Gambar 6.2 Rangkaian kebalikan AND-OR; (a) Diagram logika dan (b) Simbol

Berdasarkan Gambar, untuk empat masukan gerbang AND, keluaran X akan rendah jika kedua masukan A dan B tinggi atau C dan D tinggi.

3. Logika Eksklusif OR Gerbang logika eksklusif OR merupakan kombinasi dua buah gerbang AND, satu gerbang OR dan dua inverter (NOT). Diagaram logika dan dan symbol seperti terlihat dalam Gambar 6.3.

Gambar 6.3 Logika eksklusif OR; (a) diagram logika, (b) Simbol ANSI Keluaran dari rangkaian logika ini dapat diungkapkan dengan

Kondisi keluaran dari rangkaian ini seperti terlihat pada table kebenaran dalam Tabel 6.2. Perlu diingat bahwa keluaran akan tinggi hanya jika kedua masukan memiliki level yang berlawanan. Operator khusus dari eksklusif OR adalah

, sehingga keluaran X

dapat ditulis sebagai X=A

B Tabel 6.2 Tabel kebenaran eksklusif OR

4. Logika Eksklusif NOR Eksklusif NOR adalah komplemen atau kebalikan dari eksklusif OR yang dapat diungkapkan dalam persamaan

Kondisi keluaran X akan tinggi hanya jika kedua masukan A dan B berada dalam level yang sama.

Eksklusif NOR dapat dibuat dengan menambahkan sebuah inverter pada keluaran eksklusif OR seperti terlihat dalam Gambar 6.4a atau dengan cara langsung seperti pada Gambar 6.4b.

Gambar 6.4 Diagram logika eksklusif NOR

B. Penerapan kombinasi logika 1. Dari persamaan Boolean ke rangkaian logika Untuk merubah dari persamaan Boolean ke rangkaian logika diperlukan pemeriksaan pada persamaan dan menandakan dalam komponen persamaan jenis gerbang logika yang digunakan. Sebagai contoh perhatikan persamaan berikut X = AB + CDE Dapat dilihat dalam persamaan terdapat 5 variabel yang menjadi masukan yaitu A, B, C, D dan E. Suku pertama dalam persamaan (AB) merupakan operasi AND antara A dengan B. Sementara suku kedua (CDE) juga operasi AND antara C, D dan E. Penjumlahan suku pertama dengan suku kedua merupakan operasi OR. Dari uraian ini dapat dijelaskan bahwa gerbang logika yang dibutuhkan untuk membangun rangkaian logika yang sesuai dengan persamaan ini adalah 2 gerbang AND dan 1 gerbang OR. Hasil rangkaian logika dari persamaan ini dapat dilihat dalam Gambar 6.5

Gambar 6.5 Rangkain logika untuk X = AB + CDE.

2. Dari tabel kebenaran ke rangkaian logika Untuk merancang rangkaian logika dari table kebenaran diperlukan perumusan terhadap persamaan berdasarkan hasil dari tael kebenaran. Sebagai contoh perhatikan table kebenaran dalam Tabel 6.3 Tabel 6.3 Tabel kebenaran dari suatu keluaran X

Berdasarkan table kebenaran ini daapr dirumuskan, rangakaian memiliki tiga terminal masukan. Untuk nilai X = 1 dapat dilihat adanya operasi OR menurut persamaan

Suku pertama dan suku kedua dalam persamaan dibentuk oleh gerbang AND dengan tiga variable masukan. Pengabungan kedua suku dalam persamaan dilakukan dengan menggunakan gerbang OR. Komplemen dari nilai A, B dan C dibuat menggunakan gerbang NOT. Hasil rangkaian logika berdasarkan table kebenaran ini seperti pada Gambar 6.6.

Gambar 6.6 Rangkaian logika berdasarkan table kebenaran dalam Tabel 6.3.



Kode


: ..........

:

Menganalisis fungsi-fungsi dari rangkaian kombinasi logika.

Materi :

1. Penjumlah dasar 2. Comparator Uraian Materi A. Penjumlah dasar 1. Penjumlah setengah (half adder) Penjumlahan setengah menerima dua digit biner pada masukan dan menghasikan dua digit biner pada keluarannya yaitu jumlah dan bit carry. Simbol penjumlah setengah seperti terlihat dalam Gambar 7.1

Gambar 7.1 Simbol penjumlah setengah

Logika penjumlah setengah Tabel kebenaran dari penjumlah setengah dapat diperhatikan seperti dalam Tabel 7.1. Persamaan dapat diturunkan berdasarkan dari jumlah dan carry keluaran sebagai fungsi dari masukan. Seperti terlihat di table, Carry keluaran (Cout) hanya akan 1 jika kedua masukan berada dalam level tinggi.

Tabel 7.1 Tabel kebenaran penjumlah setengah

Persamaan ini merupakan operasi AND dari masukan A dan B. Oleh sebab itu keluaran carry dapat dirumuskan dengan persamaan Cout = AB Sementara keluaran jumlah ( ) hanya akan bernilai1 jika nilai variable masukan A dan B tidak sama. Dengan demikian persamaan keluaran jumlah dapat dirumuskan sebagai =A

B

Berdasarkan dari kedua persamaan di atas maka implementasi angakai logika penjumlah setengah dapat dikembangkan. Carry keluaran dihasilkan dari gerbang AND dengan variable masukan A dan B, sementara keluaran jumlah dihasilkan oleh gerbang eksklusif OR dengan masukan A dan B. Rangkaian logika penjumlah setengah seperti dalam Gambar 7.2.

Gambar 7.2 Rangkaian logika penjumlah setengah

2. Penjumlah Penuh (Full adder) Penjumlah penuh menerima dua bit masukan dan satu carry masukan dan menghasilkan keluaran jumlah dan carry keluaran. Perbedaan dengan penjumlah setengah adalah, masukan penjumlah penuh menerima carry masukan. Simbol dan table kebenaran dari penjumlah penuh seperti terlihat dalam Gambar 7.3 dan Tabel 7.2.

Gambar 7.3 Simbol penjumlah penuh Tabel 7.2 Tabel kebenaran penjumlah penuh

Logika penjumlah penuh Penjumlah penuh harus menjumlahkan dua bit masukan dan carry masukan (Cin). Seperti pada penjumlah setengah, jumlah masukan bit A dan B dibangun oleh operasi eksklusif OR. Jika carry masukan ikut dijumlahkan maka carry ini juga akan melakukan operasi eksklusif OR dengan hasil dari eksklusif OR A dan B. Secara sederhana persamaan keluaran jumlah dapat diekspresikan dengan = (A

B)

Cin

Berdasarkan persamaan dapat disimpulkan, penjumlahan penuh dapat dibangun menggunakan gerbang eksklusif OR dengan 2 masukan. Eksklusif OR pertama berkerja menghasilkan A

B sementara eksklusif OR kedua untuk (A

logika keluaran jumlah seperti pada Gambar 7.4

B)

Cin. Rangkaian

Gambar 7.4 Rangkaian logika keluaran jumlah

Untuk carry keluaran dapat di rumuskan dengan persamaan Cout = AB + (A

B)Cin

Dengan demikian rangkaian logika penjumlah penuh dapat dibangun seperti terlihat dalam Gambar 7.5. Dalam sibol rangkaian logika penjumlah penuh ini dapat dilukiskan seperti dalam Gambar 7.6.

Gambar 7.5 Rangkain lengkap penjumlah penuh

Gambar 7.6 Simbol penjumlah penuh; (a) penjumlah penuh dengan dua penjumlah setengah dan (b) Smbol penjumlah penuh

B. Comparator Fungsi dasar dari sebuah komparator adalah membandingkan besarnya dua nilai biner untuk menentukan hubungan diantara kedua bilangan biner tersebut. Secara umum komparator dibagi atas dua jenis yaitu kesamaan (equality) dan ketidaksamaan (inequality). 1. Kesamaan Seperti sudah dijelaskan pada bab sebelumnya, gerbang eksklusif OR dapat digunakan sebagai komparator karena keluarannya hanya akan 1 jika nilai dua masukannya tidak sama. Gambar 7.7 menampilkan gerbang ekslusif OR sebagai komparator 2 bit.

Gambar 7.7 Gerbang eksklusif OR

Untuk membandingan dua pasang bilangan biner, dibutuhkan dua gerbang ekslusif OR. Pasangan bit pertama sebagai LSB yang dibandingkan oleh G1 dan pasang bit kedua MSB dibandingkan oleh G2. Keluaran dari kedua gerbang eksklusif OR ini diinverting dandilakukan operasi AND seperti dalam Gambar 7.8.

Gambar 7.8 Diagram logika kesamaan Dengan menggunakan symbol gerbang eksklusif NOR maka akan terlihat seperti dalam Gambar 7.9

Gambar 7.9 Diagram logika kesamaan dengan gerbang eksklusif NOR 2. Ketidaksamaan Dalam beberapa komparator terdapat keluaran tambahan sebagai indikasi jika masukan A lebih besar dari B (A>B), A sama dengan B (A=B) dan A lebih kecil dari B (A
Gambar 7.10 Simbol logika komparator 4 bit dengan indikaasi ketidaksamaan

Untuk memnentukan sebuah ketidaksamaan dari bilangan biner A dan B, maka perlu diuji orde bit yang paling tinggi dalam tiap bilangan. Ada beberapa kemungkinan yang dapat terjadi -

Jika A3 = 1 dan B3 = 0 maka bilangan A lebih besar dari bilangan B

-

Jika A3 = 0 dan B3 = 1 maka bilangan A lebih kecil dari bilangan B

-

Jika A3 = B3 maka perlu diperiksa posisi bit lebih rendah berikutnya untuk mengetahui ketidaksamaan



Kode

: ..........


:

Mengkomunikasikan tentang keluarga logika dan karakteristiknya.

Materi : 1. Parameter dasar operasional 2. Rangkaian CMOS 3. Rangkaian TTL Uraian Materi A. Parameter dasar operasional 1. Tegangan supply DC Nilai nominal tegangan suplay untuk devais transistor-transistor logic (TTL) adalah +5Volt. Sementara untuk jenis devais CMOS (complementary metal-oxide semiconductor) tersedia dalam beberapa kategori tegangan suplay seperti +5V, +3,3V., 2,5V dan 1,2 V. Secara umum, dalam diagram logika tegangan supplay dihubungkan ke bagian Vcc pada pin IC dan ground dihubungkan ke tanah melalu pin GND. Tegangan dan groun ini didistribusikan dalam IC kepada semua elemen dalam paket IC seperti diilustrasikan dalam Gambar 9.1.

Gambar 9.1 Ilustrasi konfigurasi Vcc dan GND dari IC TTL atau CMOS

2. Level logika CMOS Level logika CMOS dapat dikelompokan dalam beberapa tingkatan yaitu V IL, VIH, VOL dan VOH. Untuk rangkaian CMOS, rentangan tegangan masukan VIL (rendah) menyatakan kondisi rendah yaitu dari 0 hingga 1.5 Volt untuk logika 5 Volt dan 0 sampai 0,8 untuk logika 3,3 Volt. Untuk VIH (tinggi) rentangan berkisar antara 3,5 sampai 5 untuk logika 5 Volt, sementara untuk logika 3,3 volt berkisar dari 2 hingga 3,3 volt. Untuk rentangan yang berada antara 1,5 hingga 3,5 volt pda logika 5 Volt atau pada rentangan 0,8 hingga 2 Volt pada logika 3,3 volt adalah daerah terlarang. Dalam rentangan ini kinerja dari logika tidak dapat diprediksi dapat berada dalam kondisi tinggi juga dapat berada dalam kondisi rendah. Gambar 9.2 menampilkan rentangan level logika CMOS.

Gambar 9.2 Rentangan level logika CMOS

3. Level logika TTL Hampir sama dengan level logika CMOS, level logika TTL juga memiliki empat rentangan yaitu VIL, VIH, VOL dan VOH. Gambar 9.3 menampilkan diagram rentangan level logika TTL

Gambar 9.3 Level logika masukan dan keluaran TTL

B. Rangkaian CMOS 1. MOSFET Metal-oxide semiconductor field-effect transistor (MOSFETs) adalah elemen saklar aktif dalam rangakain CMOS. Devais ini sangat berbeda jika dibanding dengan bipolar junction transistor (BJT) baik dalam hal konstruksi maupun operasi internal. Namun aksi pensaklaran secara umum hamper sama, dimana fungsinya adalah membuka atau menutup sesuai dengan kondisi masukan. Gambar 9.4 menampilkan symbol untuk chanel n dan chanel p dari MOSFET.

Gambar 9.4 Simbol dasar dan aksi saklar MOSFET

Seperti terlihat dalam Gambar, MOSFET memiliki tiga terminal yaitu gate, drain dan source. Ketika tegangan gate canel n pda MOSFET lebih tinggo dari source, MOSFET akan ON (saturasi) dan idealnya saklar tertutup antara drain dengan source. Sebaliknya ketika tegangan gate rendah atau nol, MOSFET akan OFF (cutoff) sehingga jalur antara drain dan source jadi terbuka. 2. Inverter CMOS Logika CMOS menggunakan MOSFET dalam pasangan complementary sebagai elemen dasarnya. Pasangan komplementer menggunakan chanel p dan canel n seperti terlihat dalam Gambar 9.5.

Gambar 9.5 Rangkaian inverter CMOS Secara sederhana cara kerja dari inverter CMOS adalah, ketika level tinggi terhubung pada masukan, canel p (MOSFET Q1) akan off dan canel n (MOSFET Q2) akan on. Sebaliknya jika level rendah terhubung pada masukan maka Q1 akan ON dan Q2 akan off. Respon keluaran Q sebagai fungsi dari masukan seperti terliat dalam Gambar 9.6.

Gambar 9.6 Operasi inverter CMOS

3. Gerbang NAND CMOS Gerbang NAND CMOS dengan dua masukan seperti terlihat dalam Gambar 9.7. Sementara table kebenaran dari rangkaian ini ditampilkan dalam Tabel 9.1.

Gambar 9.7Rangkaian gerbang NAND CMOS Tabel 9.1 Tabel kebenaran dari gerbang NAND CMOS

4. Gerbang NOR CMOS Untuk gerbang NOR CMOS dapat dipehatikan dalam Gambar 9.8. Sementara table kebenaran dari rangkaian seperti dalam tabel 9.2.

Gambar 9.8 Rangkaian gerbang NOR CMOSS

Tabel 9.2 Tabel kebenaran rangkaian gerbang NOR

C. Rangkaian TTL 1. Bipolar Junction Transistor Bipolar junction transistor (BJT) adalah elemen saklar aktif yang digunakan dalam seluruh rangakain TTL. BJT memiliki tiga terminal yaitu base, emitor dan kolektor seperti terlihat dalam Gambar 9.9. Sebuah BJT memiliki dua sambungan yaitu sambungan base-emitor dan sambungan base dengan kolektor.

Gambar 9.9 Simbol dari BJT

Operasi saklar dasar dari BJT seperti terlihat dalam Gambar 9.10

Gambar 9.10 Operasi saklar BJT

2. Inverter TTL Fungsi logika dari sebuah inverter adalah membalikan level logika masukan. Gambar 9.11 menampilkan rangkain standard TTL sebagai inverter. Dalam gambar ini Q1 adalah transistor coupling masukan, D1 adalah clamp diode masukan, Q2 sebagai pembagi phase dan kombinasi antara Q3 dengan Q4 rangkaian keluaran sering disebut sebagai pengaturan totem-pole.

Gambar 9.11 Rangkaian standard inverter TTL


: Elektronika Digital :3 : Fisika : 10 : Yohandri, Ph.D

Kode


: ..........

:

Mengkomunikasikan tentang flip-flop.

Materi :

1. Flip-flop Uraian Materi A. Flip-flop Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data

sementara (latch) dimana bagian outputnya akan merespons masukan dengan cara mengunci nilai keluaran yang diberikan atau mengingat input tersebut. Flip-flop mempunyai dua kondisi output yang stabil dan saling berlawanan. Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada flip-flop tersebut. Triger –nya berupa sinyal logika “1” dan “0” yang kontinyu. Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari SR dan JK Flip-flop.

1. SR-Flip-Flop (SET & RESET Flip-Flop)

SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau dari gerbang NOR. Ada dua jenis SR-FF yang sering digunakan yaitu tanpa menggunakan Clock dan dengan menggunakan Clock. Perbedaan dasar dari kedua jenis SR tersebut adalah perubahan output berikutnya akan terjadi dengan atau tanpa adanya clock / trigger.Simbol dari SR-FF dengan dan tanpa clock seperti pada Gambar 10.1

Gambar 10.1. Simbol Logika SR-FF; (a) tanpa Clock dan (b) dengan clock. Pada jenis SR-FF tanpa clock, setiap perubahan yang diberikan pada input S dan R akan menyebabkan terjadinya perubahan output menuju keadaan berikutnya. Sementara pada SR-FF dengan clock, outputnya baru akan memberikan respons menuju output berikutnya jika input T diberi trigger. Tabel 10.1. menunjukkan perubahan kondisi output dari SR-FF dengan Clock. Jika clock bernilai “1”, maka kondisi output akan berubah sesuai dengan perubahan input SR-nya, jika clock bernilai “0”, kondisi output tetap pada kondisi sebelumnya, meskipun nilai input S dan R-nya diubah-ubah. Tabel 10.1. Tabel kebenaran SR-FF dengan Clock

2. JK-FLIP-FLOP

Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada SRFF, jika kedua input S dan R-nya sama-sama bernilai “1”, flip-flop tidak mampu merespons kondisi output berikutnya. Simbol dan table kebenaran dari JK-FF ini seperti pada Gambar 10.2 dan Tabel 10.2. Sebuah JK-FF dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan tambahan tersebut, apabila input J dan K keduanya bernilai “1” akan membuat kondisi output berikutnya menjadi kebalikan dari kondisi output sebelumnya. Keadaan ini dinamakan Toggle.

Gambar 10.2. Simbol Logika JK-FF dengan negative-edge trigger Tabel 10.2. Tabel State JK-FF

Sebuah Master-Slave JK-FF dibentuk dari dua buah SR-FF, dimana operasi dari kedua SR-FF tersebut dilakukan secara bergantian, dengan memberikan input Clock yang berlawanan pada kedua SR-FF tersebut. Master-Slave JK-FF ditunjukkan pada gambar 10.3.

Gambar 10.3 Sebuah Master-Slave JK-FF disusun dari SR-FF

Prinsip dasar dari Master-Slave JK-FF adalah sebagai berikut : jika Clock diberi input “1”, gerbang AND 1 dan 2 akan aktif, SR-FF ke-1 (Master) akan menerima data yang dimasukkan melalui input J dan K, sementara gerbang AND 3 dan 4 tidak aktif (menghasilkan output = “0”), sehingga SR-FF ke-2 (Slave) tidak ada respons (kondisinya sama dengan kondisi sebelumnya). Sebaliknya jika Clock diberi input “0”, gerbang 3 dan 4 aktif, Slave akan mengeluarkan output di Q dan Q’, sementara Master tidak me-respons input, karena gerbang AND 1 dan 2 tidak aktif. Selain mempunyai input Clock, sebuah JK-FF juga dilengkapi dengan inputinput Asinkron. Kedua input Asinkron ini dikenal sebagai Preset (PS) dan Preclear (PC). Simbol dan table kebenaran asinkron seperti pada Gambar 10.4 dan table 10.3. IC JK-FF yang mempunyai input Asinkron adalah 74LS76. Kedua input Asinkron ini digunakan untuk mengoperasikan JK-FF dimana kondisi perubahan outputnya tidak hanya bergantung kepada nilai input J dan K-nya, melainkan juga pada nilai input Asinkron tersebut. Contoh pemakaian input Asinkron ini adalah untuk me-reset JK-FF ke kondisi “0” maupun men-set JK-FF ke kondisi “1”, tanpa harus menunggu J dan K bernilai “0” dan “1” atau sebaliknya. Input-input Asinkron akan diaplikasikan dalam pembuatan Counter dan Shift Register.

Gambar 10.4 JK-FF dengan input Asinkron Tabel 10.3 Tabel PS/NS JK-FF menggunakan Input Asinkron

3. D-FLIP FLOP (Delay/Data Flip-Flop)

Sebuah D-FF terdiri dari sebuah input D dan dua buah output Q dan Q’. D-FF digunakan sebagai Flip-flop pengunci data. Prinsip kerja dari D-FF adalah sebagai berikut : berapapun nilai yang diberikan pada input D akan dikeluarkan dengan nilai yang sama pada output Q. D-FF diaplikasikan pada rangkaian-rangkaian yang memerlukan penyimpanan data sementara sebelum diproses berikutnya. Salah satu contoh IC D-FF adalah 74LS75, yang mempunyai input Asinkron. D-FF juga dapat dibuat dari JK-FF, dengan mengambil sifat Set dan Reset dari JK-FF tersebut. Rangkaian dan table kebenaran D-FF ditunjukkan pada Gambar 10.5 dan Tabel 10.4.

Gambar 10.5 D-Flip Flop (a) Simbol Logika D-FF 74LS75 (b) D-FF dari JK-FF Tabel 10.4. Tabel kebenaran D-FF

4. T-FLIP-FLOP (Toggle Flip-Flop)

Sebuah T-FF dapat dibentuk dari SR-FF maupun dari JK-FF, karena pada kenyataan, IC T-FF tidak tersedia di pasaran. T-FF biasanya digunakan untuk rangkaian yang memerlukan kondisi output berikut yang selalu berlawanan dengan kondisi sebelumnya, misalkan pada rangkaian pembagi frekuensi (Frequency Divider). Rangkaian T-FF dibentuk dari SR-FF dengan memanfaatkan hubungan Set dan Reset serta output Q dan Q’ yang diumpan balik ke input S dan R. Sedangkan rangkaian T-FF yang dibentuk dari JK-FF hanya perlu menambahkan nilai “1” pada input-input J

dan K (ingat sifat Toggle dari JK-FF). Gambar 10.6 dan Tabel 10.5 menampilkan symbol dan table kebenaran dari T-FF.

Gambar 10.6 Rangkaian T-Flip-Flop (a) dari SR-FF dan (b) Dari JK-FF Tabel 10.5. Tabel kebenaran dari T-FF



Kode


: ..........

:

Mengkomunikasikan tentang counter.

Materi :

1. Counter synchronous dan asynchronous 2. Cascaded counter 3. Counter decoding 4. Aplikasi counter Uraian Materi A. Counter synchronous dan asynchronous Counter merupakan aplikasi dari Flip-flop yang mempunyai fungsi menghitung. Proses penghitungan yang dilakukan Counter secara sekuensial, baik menghitung naik (Up Counting) maupun turun (Down Counting). Berdasarkan pemberian trigger di masing-masing flip-flop penyusun rangkaian Counter, dikenal 2 macam Counter : Counter Sinkron (Synchronous Counter) dan Counter Asinkron (Asynchronous Counter).

Singkron Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan tersebut akan men-trigger seluruh Flip-flop secara bersama-sama. Gambar 11.1 menampilkan contoh up counter sinkron 3 bit

Gambar 11.1 Contoh Up Counter Sinkron 3 bit

Asinkron Pada Counter Asinkron, sumber clock hanya diletakkan pada input Clock di Flip-flop terdepan (bagian Least Significant Bit / LSB), sedangkan input-input clock Flip-flop yang lain mendapatkan catu dari output Flip-flop sebelumnya. Konfigurasi ini didapatkan dari gambar timing diagram Counter 3-bit seperti ditunjukkan pada gambar 11.2. Dengan konfigurasi ini, masing-masing flip-flop di-trigger tidak dalam waktu yang bersamaan. Model asinkron semacam ini dikenal juga dengan nama Ripple Counter.

Gambar 11.2 Timing Diagram Up Counter Asinkron 3-bit Tabel 11.1 Tabel Kebenaran dari Up Counter Asinkron 3-bit

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi clock dari flip-flop B, sedangkan output dari flip-flop B menjadi clock dari flip-flop A. Perubahan pada negatif edge di masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1” (sifat toggle dari JK flip-flop). Bentuk dasar dari Counter Asinkron 3-bit ditunjukkan pada gambar 11.3.

Gambar 11.3 Up Counter Asinkron 3 bit.

B. Counter Asinkron Mod-N n

Counter Mod-N adalah Counter yang tidak 2 . Misalkan Counter Mod-6, menghitung : 0, 1, 2, 3, 4, 5. Sehingga Up Counter Mod-N akan menghitung 0 s/d N-1, sedangkan Down Counter MOD-N akan menghitung dari bilangan tertinggi sebanyak N kali ke bawah. Misalkan Down Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11, 10, 9, 8, 7 dan kembali lagi ke 15, 14, 13,... dan seterusnya. Sebuah Up Counter Asinkron Mod-6, akan menghitung : 0,1,2,3,4,5,0,1,2,... Maka nilai yang tidak pernah dikeluarkan adalah 6. Jika hitungan menginjak ke-6, maka counter akan reset kembali ke 0. Untuk itu masing-masing Flip-flop perlu di-reset ke nilai ”0” dengan memanfaatkan input-input Asinkron-nya (

= 1dan

= 0). Nilai ”0”

yang akan dimasukkan di PC didapatkan dengan me-NAND kan input A dan B (ABC = 110 untuk desimal 6). Jika input A dan B keduanya bernilai 1, maka seluruh flip-flop akan di-reset.

Gambar 11.4 Rangkaian Up Counter Asinkron Mod-6

C. Cascaded counter Cascade counter adalah sebuah rangkain counter dimana keluaran dari sebuah counter akan menjadi masukan pada counter berikutnya. Sebagai contoh, dalam Gambar 12.5 ditampilkan dua buah counter yang dihubungkan secara cascade. Dalam gambar terlihat keluaran counter 2 bit menjadi masukan pada counter 3 bit berikutnya.

Gambar 12.5 Dua cascade counter

Bila masukan CLK dihubungkan dengan clock maka kondisi keluaran dari tiap bit couter akan terlihat seperti dalam Gambar 12.6.

Gambar 12.6 Diagram waktu untuk konfigurasi cascade counter.



Kode


: ..........

:

Menganalisis cara kerja shift register.

Materi :

1. Fungsi shift register dasar 2. Masukan dan keluaran shift register 3. Shift register dua arah 4. Counter shift register 5. Aplikasi shift register Uraian Materi A. Fungsi shift register dasar Shift register terdiri atas susunan beberapa flip-flop yang penting dalam aplikasi penyimpanan

dan transfer data dalam sistem digital. Tidak seperti counter, pada

register tidak ada urutan khusus keadaan kecuali pada aplikasi yang sangat spesifik sekali. Sebuah register adalah rangkaian digital dengan dua fungsi dasar yaitu penyimpanan dan pemindahan data. Kapabilitas penyimpanan dari sebuah register membunya type penting dari devais memori. Gambar 12.1 mengilustrasikan konsep penyimpanan 1 atau 0 dalam flip-flop D. Nilai 1 diberikan pada bagian masukan dan pulsa diberikan yang menyimpan 1 dengan setting flip-flop. Apabila nilai 1 dihilangkan dari bagian masukan, flip-flop masih berada dalam kondisi set sehingga nilai 1 tersimpan. Hal yang sama juga berlaku untuk angka nol dengan resetting flip-flop. Kapasitas penyimpanan dari register adalah jumah total dari bit (1 dan 0) dari data digital. Setiap tahap (flip-flop) dalam shift register mewakili 1 bit kapasistas penyimpanan, karena itu, jumlah tahap (stage) dalam register menetukan kapasitas penyimpanannya. Kapabilitas shift dari register memungkinkan perpindahan data dari satu tahap ke tahap lainya dalam sebuah register. Gambar 12.2 memberikan ilustrasi

model perpindahan data dalam shift register. Blok menggambarkan sebuah register 4 bit dan panah menunjukan arah perpindahan data.

Gambar 12.1 Proses penyimpanan 1 dan o pada flip-flop D

Gambar 12.2 Ilustrasi model perpindahan data shift register. B. Masukan dan keluaran shift register Serial masukan dan serial keluaran shift register menerima data secara serial satu bit dalam satu waktu. Gambar 12.3 menampilkan 4 bit devais yang diimplementasikan dengan D flip-flop. Dengan 4 tahapan, register ini dapat menyimpan sampai 4 bit data.

Gambar 12.3 Shift register dengan masukan dan keluaran serial

Tahap-tahap masuk data 4 bit 1010 kedalam register yang dimulai dari bit paling kanan diilustrasikan pada Gambar 12.4. Pada awalnya register berada dalam keadaan kosong. Data 0 ditempatkan pda jalur masukan membuat D = 0 untuk FF0. Ketika pulsa clock pertama diberikan FF0 reset, sehingga 0 tersimpan. Bit kedua berikutnya yaitu 1 diberikan kedata masukan, membuat D = 1 untuk FF0 dan D=0 untuk FF1 karena masukan D dari FF1 dihubungkan ke keluaran Q0. Ketika clock kedua terjadi, 1 pada data masukan digeser ke FF0, menyebabkan FF0 jadi set dan 0 pada FF0 bergeser ke FF1.

Gambar 12.4 Empat bit 0101 secara serial digeser dalam resgiter dan diganti dengan 0

Bit ketiga (0) diberikan pada masukandan clock pulsa berkerja. 0 dimasukan keadalam FF0, 1 yg tersimpan pada FF0 bergeser ke FF1 dan 0 yang tersimpan pada FF1 bergeser ke FF2. Pada bit terakhir, 1 dibrikan pada masukan dan clock pulsa diaktifkan. Kali ini 1 dimasukan dalam FF0, 0 tersimpan dalam FF0 bergeser ke FF1, data yang tersimpan dalam FF1 pindah ke FF2 dan begitu juga data yang tersimpan pada FF2 pindah ke FF3.

C. Shift register dengan masukan serial dan keluaran paralel Data bitb paling kanan pertama sekali dimasukan secara serial kedalam register seperti pada masuk dan keluaran serial. Perbedaan utamanya adalah pada bagian keluaran, dimana data diambil secara parallel. Ketika sebuah data disimpan maka pada terminal keluaran akan tampil data secara bersamaan sesuai dengan kondisi masukan. Gambar 12.5 menampilkan shift register dengan masukan serial dan keluaran parallel beserta dengan simbol blok logika.

Gambar 12.5 Shift register dengan masukan serial dan keluarna parallel.

Dalam Gambar 12.6 ditampilkan contoh register 4 bit dengan data masukan berupa gelombang

Gambar 12.6 Contoh register 4 bit dengan masukan serial dan keluaran parallel

D. Shift register dengan masukan parallel dan keluaran serial Gambar 12.7 menampilkan shift register dengan 4 bit masukan secara parallel dan keluaran dalam bentuk serial. Terdapat 4 data masukan yaitu D0, D1, D2 dan D3 serta sebuah masukan SHIFT/LOAD yang mengizinkan 4 bit data masuk kedalam register secara paralel. Ketika SHIFT/LOAD berda dalam kondisi rendah, maka gerbang G1 hingga G4 akan aktif sehingga data dapat masuk pada masukan D. Simbol dari shift register ini seperti dalam Gambar 12.8.

Gambar 12.7 Shidt register degan masukan parallel dan keluaran serial.

Gambar 12.8 Lambang shift register dengan masukan paralel dan keluaran serial.

E. Shifts register denga masukan dan keluaran parallel Shift register dengan masukan dan keluaran parallel seperti ditunjukan dalam Gambar 12.8.

Disini terdapat empat terminal masukan yaitu D0, D1, D2 dan D3.

Sementara pada terminal keluaran terdapat keluaran paralel Q0, Q1, Q2 dan Q3.

Gambar 12.8 Shift register dengan masukan dan keluaran paralel

F. Shift register dua arah Shift register dua arah adalah sebuah register dimana data dapat bergeser ke kiri atau ke kanan. Sebuah shift register dua arah ditunjukan seperti pada Gambar 12.9. Kondisi tinggi pada masukan kontrol RIGHT/LEFT akan menentukan data bit dalam register digeser kanan, sementara kondisi rendah data digeser ke kiri.

Gambar 12.9 Shift register dua arah



Kode


: ..........

:

Mengkomunikasikan tentang prinsip kerja konversi sinyal analog ke digital.

Materi :

1. 2. 3. 4.

Pendahuluan Tentang ADC Kuantisasi Kesalahan dalam konversi Contoh ADC

Uraian Materi A. Pendahuluan Tentang ADC Rangkaian analog to digital converter (ADC) berguna untuk merubah sinyalsinyal analog kedalam bentuk digital. Besaran fisis seperti suhu, cahaya, temperatur dan lain sebagainya biasanya diindera menggunakan sensor yang menghasilkan keluaran analog. Untuk menampilkan data dalam suatu display maka diperlukan rangkaian konversi analog ke digital. ADC memiliki beberapa prinsip dasar dalam mengkonversi besaran analog yaitu; Kompensasi langsung Sinyal masukan dibandingkan dengan suatu tegangan yang dibangkitkan secara internal, dimana dinaikan dalam tahap (step) mulai dari 0. Jumlah step yang dibutuhkan untuk mencapai kompensasi penuh kemudian dihitung. Konversi tegangan ke waktu Tegangan masukan dan referensi dikonversi kedalam waktu dan rasio dua waktu tersebut di kemudian hitung. Konversi tegangan ke frekuensi Tegangan masukan dikonversi kedalam sejumlah pulsa dan jumlah pulsa dalam rentang waktu tertentu kemudian dihitung.

B. Kuantisasi Proses konversi nilai analog ke suatu kode disebut dengan kuantisasi. Selama proses kuantisasi, ADC merubah tiap rentang sinyal analog ke kode biner. Semakin besar bit yang digunakan untuk menampilkan nilai yang di cuplik semakin akurat hasil hasil konversinya. Untuk ilustrasi, dalam Gambar 13.1 sinyal analog dikuantisasi kedalam 4 level (0-3). Seperti terlihat pada gambar, dibutuhkan 2 bit dalam proses kuantisasi ini. Setiap level kuantisasi diwakili oleh 2 bit kode pada sumbu vertikal dan tiap cuplikan interval diberi angka pada sumbu horizontal. Proses kuantisasi disimpulkan seperti dalam Tabal 13.1.

Gambar 13.1 Kuantisasi sinyal analog dalam 4 level Tabel 13.1 Kuantisasi 2 bit untuk gelombang seperti pada gambar 13.1 Interval cuplikan

Level Kuantisasi

Kode

1

0

00

2

1

01

3

2

10

4

1

01

5

1

01

6

1

01

7

1

01

8

2

10

9

3

11

10

3

11

11

3

11

12

3

11

13

3

11

Jika dua bit kode digital digunakan untuk membentuk sinyal semula yang dilakukan oleh digital to analog converter (DAC), maka akan diperoleh bentuk gelombang seperti pada Gambar 13.2. Terlihat dari gambar banyaknya perbedaan sinyal analog yang dihasilkan berdasarkan rekonstruksi dari hasil kuantisasi.

Gambar 13.2 Rekonstruksi gelombang hasil kuantisasi 2 bit. Untuk meningkatkan akurasi dalam proses konveri dapat dilakukan dengan menaikan jumlah bit yang digunakan. Sebagai contoh, gelombang yang sama dikuantisasi menjadi 16 (4 bit) seperti terlihat dalam Gambar 13.3. Proses kuantisasi 4 bit terangkum seperti pada Tabel 13.2.

Gambar 13.3 Kuantisasi sinyal analog dalam 16 level Tabel 13.2 Kuantisasi 4 bit untuk gelombang seperti pada gambar 13.1 Interval cuplikan

Level Kuantisasi

Kode

1

0

0000

2

5

0101

3

8

1000

4

7

0111

5

5

0101

6

4

0100

7

6

0110

8

10

1010

9

14

1110

10

15

1111

11

15

1111

12

15

1111

13

14

1110

Bila hasil kode 4 bit ini digunakan untuk merekonstruksi gelombang aslinya, maka akan diperoleh bentuk gelombang yang makin mirip dengan aslinya (lihat gambar 13.3). Ini menunjukan, semakin besar bit kuantisasi yang digunakan maka akan dihasilkan akurasi yang semakin baik. Saat ini ADC yang tersedia memiliki bit 8 hingga 24, sehingga hasil kuantisasi sudah semakin baik.

Gambar 13.4 Rekonstruksi gelombang hasil kuantisasi 4 bit.

C. Kesalahan dalam konversi Dalam proses konversi sinyal analog ke dalam bentuk digital memungkinkan terdapatnya kesalahan (error). Kesalahan dalam konversi ini dapat berupa kehilangan kode, kode yang tidak benar dan offset. Bentuk-bentuk dari kesalahan dari proses konversi ini seperti diuraikan berikut Kehilangan kode (missing code) Kesalahan ini terjadi ketika suatu kode dalam proses konversi tidak ditemukan. Sebagai ilustrasi perhatikan bentuk tangga tahap pada Gambar 13.5. Seperti terlihat pda gambar, kode biner 1001 tidak muncul pada keluaran dari ADC. Disini diperoleh nilai 1000 berada pada dua interval dan kemudian keluaran melompat ke nilai 1010.

Kesalahan kode (incorrect code) Tangga tegangan keluaran pada Gambar 13.6 menunjukan beberapa words kode biner yang keluar dari ADC tidak benar. Dalam gambar terlihat, garis bit 21 berhenti pada keadaan rendah untuk contoh kasus ini.

Gambar 13.5 Kehilangan kode

Gambar 13.6 kesalah kode

Offset Offset adalah suatu kondisi dimana ADC membaca nilai masukan tegangan analog lebih besar dari nilai yang sebenarnya. Sebagai ilustrasi dapat diperhatikan grafik masukan tegangan analog dan hasil pembacaan ADC dalam Gambar 13.7.

Gambar 13.7 Kesalahan offset. D. ADC Flash Metode flash menggunakan beberapa komparator yang akan membandingkan tegangan referensi dengan tegangan masukan analog. Ketika tegangan masukan melebihi tegangan referensi dari sebuah komparator, maka komparator tersebut akan memiliki keluaran tinggi. Gambar 13.8 menampilkan 3 bit converter yang terdiri atas 7 rangkaian komparator. Untuk kondisi keseluruhan 0 tidak dibutuhkan sebuah komparator. Dengan demikian jika ingin membuat 4 bit converter dibutuhkan 15 rangkaian komparator. Secara umum, dibutuhkan 2n-1 rangkaian komparator untuk mengkonversi n bit kode biner. Resolusi dari ADC ini ditentukan oleh jumlah bit yang digunakannya. Keunggulan dari ADC ini adalah waktu konversi yang sangat cepat karena kondisi keluaran diukur dalam cuplikan perdetik. Sementara kelemahan dari ADC ini adalah banyaknya jumlah rangkaian yang diperlukan untuk mendapatkan sejumlah bilangan biner. Tegangan referensi untuk tiap komparator diatur dengan rangkain oembagi tegangan. Keluaran dari tiap rangkaian komparator dihubungkan pada sebuah masukan encoder prioritas. Encoder diaktifkan melalui pulsa pada masukan EN. Keluaran dari encoder yang terdiri atas 3 bit akan menampilkan kondisi dari masukan. Kode biner ditentukan oleh urutan masukan yang paling tinggi yang memiliki level tinggi.

Gambar 13.8 ADC flash

E. ADC Counter Jenis ADC dengan counter bekerja dengan cara membandingkan antara tegangan masukan analog (A) dengan tegangan keluaran D/A converter (B) menggunakan sebuah komparator. Diagram skematik dari ADC counter seperti ditunjukan dalam Gambar 13.9. Untuk memulai mengkonversi, counter berada pada posisi reset, dimana keluaran bit counter semua 0, keluaran D/A converter juga 0 dan keluaran komparator tinggi karena terdapat tegangan analog yang belum diketahui pada masukan. Oleh karena itu, counter mulai menghitung naik. Karena jumlah pulsa clock naik secara linier dengan waktu, keluaran D/A converter (B) juga meningkat seperti pada Gambar 13.10. Proses penghitungan akan berhenti ketika tegangan keluaran D/A converter lebih tinggi dari tegangan masukan analog (B > A) dan tegangan keluaran komparator menjadi rendah untuk menonaktifkan gerbang AND. Karena tidak ada lagi pulsa clock yang masuk, counter akan menghentikan penghitungan dan keluaran digital akan diperoleh.

Gambar 13.9 Blok diagram ADC counter RAMP

Gambar 13.10 Hubungan tegangan analog dengan jumlah pulsa clock Perlu diingat bahwa waktu konversi untuk penghitungan A/D converter bergantung pada penghitungan jumlah pulsa clock. Oleh karena itu, waktu konversi maksimum untuk converter N bit adalah rentang waktu jumlah pulsa clock 2N. Dengan demikian tipe counter ADC ini lebih lambat dari tipe lainnya.

F. ADC Successive-Approximation Register (SAR) Salah satu metode yang paling banyak digunakan dalam konversi ADC adalah successive-approximation. Waktu konversinya lebih cepat dibandingkan cara konversi dengan metode lain. Disamping itu waktu konversi dari metode ini adalah sama untuk berbagai nilai masukan analog. Gambar 13.11 menunjukan blok dasar dari ADC successive-approximation 4 bit. Diagram ini terdiri atas digital to analog converter (DAC), register successive-approximation (SAR) dan sebuah komparator.

Gambar 13.11 Blok dasar ADC SAR Untuk memulai prose konversi, masukan bit DAC semua diaktifkan satu persatu dimulai dari most significant bit (MSB). Setiap bit diaktifkan, komparator akan menghasilkan keluaran yang mengindikasikan apakah tegangan analog masukan lebih besar atau kecil dari tegangan keluaran DAC. Apabila keluaran DAC lebih besar dari tegangan masukan, keluran dari komparator akan rendah sehingga menyebabkan bit dalam register jadi reset. Sebaliknya jika tegangan keluaran lebih kecil dari tegangan masukan, 1 bit disimpan dalam register. Sistem akan melakukan proses ini dimulai dari MSB selanjut pada MSB berikutnya dan seterusnya. Setelah semua bit DAC dicoba, siklus konversi akan selesai. Agar lebih mudah untuk memahami operasi ADC successive-approximation, perhatikan contoh konversi 4 bit seperti pada Gambar 13.12. Dalam gambar ini diilustrasikan tahap-tahap konveri tegangan masukan tetap sebesar 5,1V. Asumsikan DAC memiliki tegangan keluaran 8 Volt untuk 23 bit (MSB), 4 V untuk 22 bit, 2 V untuk 21 bit dan 1 V untuk 20 bit (LSB).

Gambar 13.12 Ilustrasi proses koversi ADC SAR.

G. ADC 0804 IC ADC 0804 merupakan salah satu contoh dari ADC 8 bit yang banyak digunakan. Untuk mengkonversi tegangan analog, IC ini hanya membutuhkan sedikit komponen eksternal dan proses konveri tegangan masukan dapat dilakukan secara cepat. Tipe IC ini adalah Successive Approximation Convertion (SAR) atau pendekatan bertingkat yang memiliki waktu konversi jauh lebih singkat dan tidak tergantung pada nilai masukan tegangan analog yang akan dikonversi. Diagram blok dari ADC 0804 seperti pada Gambar 13.13.

Gambar 10.13. Diagram Blok ADC 0804

IC ADC 0804 mempunyai dua masukan analog, V

in(+)

dan V

in(-)

, sehingga dapat

menerima masukan diferensial. Masukan analog sebenarnya (Vin) sama dengan selisih antara tegangan-tegangan yang dihubungkan dengan ke dua pin masukan. Untuk masukan analog dengan tegangan tunggal, tegangan ini dihubungkan dengan V

in (+)

dan V

in(-)

dihubungkan dengan ground. Pada operasi normal, ADC 0804 menggunakan tegangan referensi V = +5 Volt. Secara lengkap konfigurasi dari pin ADC 0804 seperti terlihat pada cc

Gambar 13.14.

Gambar 10.14. Konfigurasi pin IC ADC0804

Untuk rentangan tegangan masukan analog 0 sampai 5 Volt (skala penuh), maka resolusi ADC ini dapat ditentukan dengan persamaan

Disini n menyatakan jumlah bit keluaran IC ADC 0804. Agar ADC ini dapat bekerja, generator clock internal harus diaktifkan dengan menghubungkan sebuah resistor eksternal (R) antara pin CLK OUT dan CLK IN serta sebuah kapasitor eksternal (C) antara CLK IN dan ground seperti pada Gambar 13.15. Sinyal clock ini juga dapat menggunakan sinyal eksternal yang dihubungkan ke pin CLK IN. Besarnya frekuensi clock yang diperoleh di pin CLK OUT ditentukan oleh persamaan

Keluaran ADC 0804 memilik 8 keluaran digital sehingga dengan mudah dapat langsung dihubungkan dengan divais lain seperti mikrokontroler. Untuk mengaktifkan ADC 0804 ini dilakukan dengan mengatur Chip Select berada dalam kondisi rendah (aktif LOW).

Dalam kondisi berlogika tinggi, ADC 0804 berada dalam kondisi tidak aktif (disable) dan semua keluaran berada dalam keadaan impedansi tinggi. Masukan Write atau Start Convertion digunakan untuk memulai proses konversi. Untuk itu harus diberi pulsa logika rendah (0). Sedangkan keluaran interrupt atau end of convertion menyatakan akhir konversi. Keluaran interrupt ini pada saat dimulai konversi akan berlogika 1 dan akan berlogika 0 setelah proses konversi selesai dilakukan.

Gambar 13.15 Rangkain ADC 0804

PERANGKAT PEMBELAJARAN

Recommend Documents