1
Sign´ aly v elektronick´ ych syst´ emech
Ve vˇsech syst´emech jsou nositeli informace sign´ aly. Jako elektronick´ y sign´al uvaˇzujeme pr˚ ubˇeh napˇet´ı nebo proudu v ˇcase. Z hlediska determiniˇ cnosti, matematick´ eho popisu, sign´aly dˇel´ıme na • deterministick´e, • stochastick´e – n´ahodn´e. Deterministick´e sign´aly lze popsat matematickou funkc´ı, takˇze um´ıme urˇcit jeho hodnotu v libovoln´em ˇcase t. K deterministick´ ym sign´al˚ um patˇr´ı sign´aly • periodick´e, • kvaziperiodick´e – jsou tvoˇreny souˇctem nˇekolika harmonick´ ych sign´al˚ u, jejichˇz frekvence jsou celistv´ ymi n´asobky jedn´e z´akladn´ı frekvence. Pˇr´ıkladem jsou amplitudovˇe nebo frekvenˇcnˇe modulovan´e sign´aly. • pˇrechodn´e – trvaj´ı omezenou, teoreticky neomezenou, dobu, ale periodicky se neopakuj´ı. Stochastick´e (n´ahodn´e) sign´aly je moˇzno popisovat pouze statisticky. Rozdˇelen´ı sign´al˚ u z hlediska spojitosti v ˇ case a v amplitudˇ e je na obr. 1. Sign´aly na obr. 1a jsou analogov´ e sign´ aly vyskytuj´ıc´ı se v analogov´ ych obvodech. Sign´aly na obr. 1b jsou diskr´ etn´ı sign´ aly v ˇcase. Mohou nab´ yvat libovoln´e hodnoty amplitudy v urˇcit´em p´asmu. Sign´aly na obr. 1c jsou v´ıce´ urovˇ nov´ e sign´ aly spojit´ e v ˇcase. V praxi se vyskytuj´ı vˇetˇsinou pouze jako dvou´ urovˇ nov´e nebo troj´ urovˇ nov´e. Sign´aly na obr. 1d jsou vzorkovan´ e ˇ c´ıslicov´ e sign´ aly. V praxi se vˇetˇsinou z´ısk´avaj´ı vzorkovan´ım analogov´ ych sign´al˚ u. S tˇemito sign´aly pracuj´ı vˇsechny ˇc´ıslicov´e poˇc´ıtaˇce. Poˇcet amplitudov´ ych u ´rovn´ı je urˇcen poˇctem bit˚ u pouˇzit´eho analogovˇe–ˇc´ıslicov´eho pˇrevodn´ıku.
1
Obr´azek 1. Rozdˇelen´ı sign´al˚ u z hlediska spojitosti v obou os´ach
2
Parametry impuls˚ u
Impuls je ˇcasov´ y pr˚ ubˇeh libovoln´e veliˇciny, kter´ y se uvnitˇr koneˇcn´eho ˇcasov´eho intervalu liˇs´ı svou hodnotou od klidov´e hodnoty (z´akladny) vnˇe intervalu, viz obr. 2. Pˇr´ıklad pr˚ ubˇehu ide´ aln´ıho impulsu je na obr. 4, pˇr´ıklad pr˚ ubˇehu skuteˇ cn´ eho impulsu je na obr. 5. Periodick´ y pulsn´ı sign´ al je ˇcasov´ y pr˚ ubˇeh, v nˇemˇz se pravidelnˇe opakuj´ı stejn´e impulsy, viz obr. 3.
2
pulsu:
o Periodický Příklad pulsní signál: elektrického impulsu: časový průběh, v němž se pravidelně opakují stejné impulsy Příklad průběhu periodického pulsního signálu: o Periodický pulsní signál:
časový průběh, v němž se pravidelně opakují stejné impulsy
rického impulsu:
Příklad průběhu periodického pulsního signálu:
í signál: PARAMETRY IMPULSŮ: němž se PARAMETRY IMPULSŮ: ují stejné impulsyPříklad ideálního Obr´aprůběhu zek 2. Pˇr´ıklad impulsu Obr´azek
ický pulsní signál: impulsu: průběh, v němž se ckého elně opakují stejné impulsy
ěhu periodického nálu:
TRY IMPULSŮ:
ULSŮ:
Příklad průběhu skutečného impulsu:
Příklad průběhu ideálního sign´alu impulsu:
3. Pˇr´ıklad periodick´eho pulsn´ıho
Příklad průběhu skutečného impulsu:
ěhu ideálního
ho
• Tvar impulsu:
Obr´azek 5. Skuteˇcn´ y pr˚ ubˇeh
Obr´azek 4. Ide´aln´ı pr˚ ubˇeh
• Tvar – z´akladn´ı charakteristika impulsu. Nejbˇeˇznˇejˇs´ı pravo´ uhl´ y impuls lze z´ıskat odeˇcten´ım dvou ˇcasovˇe posunut´ ych napˇet’ov´ ych skok˚ u, viz obr. reffig:impulsy5. Integrac´ı dvou pˇredeˇsl´ ych impuls˚ u za sebou vznikne troj´ uheln´ıkov´ y impuls, viz obr. 7. impulsu: ˇ • eTvar Castˇ jˇs´ı variantou je pilov´ y impuls, kdy t2 < t1 (obvykle t2 t1 , tj. t2 → 0). Z bˇeˇzn´eho sinusov´eho pr˚ ubˇehu lze – oddˇelen´ım (separac´ı) ˇc´asti sinusovky, – amplitudov´ ym omezen´ım (”odˇr´ıznut´ım”) ˇspiˇcek sinusovky
mpulsu:
3
Některé možné tvary: Některé možné tvary: obdélníkový trojúhelníkový z´ıskat sign´al sloˇ zen´ yzˇ c´ ast´ı sinusovky, viz trojúhelníkový obr. 8. Velmi ˇcast´ ym jevem je nab´ıjen´ı obdélníkový / vyb´ ıjen´ ı kapacitoru a s t´ ım souvisej´ ıc´ ı exponenci´ a ln´ ı impuls, viz obr. 9. Obvykle NěkteréNěkteré možné tvary: možné tvary: jej aproximujeme impulsem troj´ uheln´ıkov´ ym nebo pilov´ ym – linearizujeme.
obdélníkový obdélníkový
trojúhelníkový trojúhelníkový
lichoběžníkový lichoběžníkový
pilový pilový
lichoběžníkový lichoběžníkový Obr´azek 6. Pravo´ uhl´ y impuls sinusový sinusový
pilový pilový Obr´azek 7. Troj´ uheln´ıkov´ y impuls exponenciální exponenciální
sinusový •sinusový Amplituda impulsu UM [V]
exponenciální exponenciální
• Amplituda impulsu UM [V]
Obr´azek 9. Impulsy z ˇc´ast´ı exponenci´al
Obr´azek 8. Impulsy z ˇc´ast´ı sinusovky
• Amplituda(UM , USˇSˇ [V]) – absolutn´ı hodnota mezi nejvyˇsˇs´ım a nejniˇzˇs´ım bodem pr˚ ubˇehu impulsu. Vˇetˇsinou to b´ yv´a napˇet´ı mˇeˇren´e od z´akladny k nejvzd´alenˇejˇs´ımu bodu temene impulsu, viz. obr. 11. Pokud m´a impuls v˚ uˇci z´akladnˇe dva vrcholy (spodn´ı impuls), oznaˇcuje se obvykle amplituda jako napˇet´ı ˇspiˇcka–ˇspiˇcka, USˇSˇ .
• Amplituda impulsu UM [V]
• Amplituda impulsu UM [V]
4
ravoúhlého impulsu se dvěma vrcholy vůči základně:
• Polarita – odpov´ıd´a znam´enku derivace n´abˇeˇzn´e hrany impulsu a je vztaˇzena vˇzdy proti z´akladnˇe. Nez´aleˇz´ı na stejnosmˇern´e superpozici sign´alu (na znam´enku vlastn´ı klidov´e z´aUkladny), viz. obr. 10. jnosměrný posun základny 0 [V]
arita impulsu
Příklad dvěma vrcholy základně: Příkladpravoúhlého pravoúhlého impulsu impulsu sesedvěma vrcholy vůčivůči základně:
polarity impulsu:
ka impulsu ti [s]
délky impulsu:
• Stejnosměrný posun základny U0 [V]
• Stejnosměrný posun základny U0 [V] • Polarita impulsu
Obr´azek 11. Amplituda impulsu
Obr´areálného zek 10. Polarita impulsu
ideálního pravoúhlého • Polarita impulsu
Příklady polarity impulsu:
Příklady polarity impulsu: • D´ elka(ti [s]) – je d´ana ˇcasovou vzd´alenost´ı hran impulsu a vyjadˇruje tak jeho dobu trv´ ı. U pravo´ uhl´etho impulsu je d´elka ti zˇrejm´a, v pˇr´ıpadˇe jin´eho pr˚ ubˇehu se za •an´ Délka impulsu i [s] d´elku impulsu ti uvaˇzuje ˇcasov´a vzd´alenost mezi pr˚ uchody ˇcela a t´ ylu impulsu 50 % u ´•rovnˇ e z U , viz. obr. 12. Pˇ r ekmit jako ˇ s piˇ c ka zkresluj´ ıc´ ı n´ a bˇ e ˇ z nou hranu se ud´av´a Příklady délky impulsu: Délka impulsu ti [s] M v % amplitudy. ideálního pravoúhlého reálného Příklady délky impulsu:
ideálního pravoúhlého
reálného
ka náběžné hrany tn [s] p. závěrné (doběhové, dové td [s])
ioda t0 [s]
[s] 12. D´elka a ˇc´asti impulsu • Délka náběžné hrany Obr´atnzek resp. závěrné (doběhové, spádové td [s]) Příklad: • Délka náběžné hrany tn [s] • D´ elka n´ abˇ eˇ zn´ e a z´ avˇ ern´ e hrany (tn , td , [s]) – skuteˇcn´e pr˚ ubˇehy impuls˚ u nemaj´ı resp. závěrné (doběhové, ide´alnˇe strm´a ˇcela a t´ yly (ˇcasto jsou tvoˇreny exponenci´aln´ımi pr˚ ubˇehy), definuj´ı se spádové td [s]) d´elky tˇechto hran podle obr. 13. D´elka pˇr´ısluˇsn´e hrany ( na ˇcelu tn a na t´ ylu td ) je vymezena ˇcasem, ahne 10 % a 90 % z amplitudy UM . • Perioda t0 [s] kdy impuls dos´
Příklad:
• Perioda t0 [s]
5
ka náběžné hrany tn [s] . závěrné (doběhové, dové td [s])
Příklad:
• Opakovací frekvence f0 [Hz] [ Hz ; s ] f0 = 1 / t0 • Střída δ
ioda t0 [s]
δ = ti /( t0- ti) [ - ; s ] Obr´azek 14. Parametry periodick´eho imk = ti / t0 [-;s] Obr´azek 13. •D´ePracovní lka n´abˇečinitel ˇzn´e a kz´avˇern´e pulsn´ ıho= sign´ af lu podobně k t · i 0 hrany či k = δ / (δ + 1)
• Překmit, zákmity
• Opakovac´ı kmitoˇ cet f0 [Hz], Perioda t0 [s] – ˇcasov´a vzd´alenost stejn´ ych ˇc´ast´ı dvou po sobˇePříklad se opakuj´ ıc´ıch impuls˚ u, viz obr. 14. Jej´ı pˇrevr´acen´a hodnota ud´av´a průběhu impulsu opakovac´ı kmitoˇ cet a zákmity: s překmity 1 [Hz] . f0 =• Doba ustálení t0 Příklad měření doby ustálení: • Stˇ r´ıda δ [-] Pracovn´ ıˇ cinitel k [-]
Stˇr´ıda
pozn.: někdy se za počatek měření udává první vstup okamžité k thodnoty i = do tolerančního , 0 ≤ δ ≤ ∞ δ= t0 −pásma ti 1−k
je tedy pomˇer mezi d´elkou impulsu a periodou. Pracovn´ı ˇcinitel LITERATURA
ti δ k [1] = Šimek = T., Burget , 0 P.: ≤ Elektronické k ≤ 1 systémy 1, vydavatelství ČVUT, Praha 2001 1J., + Hlinovský δ 0 [2] tHonců M.: Elektronické systémy I Návody ke cvičením, vydavatelství ČVUT, Praha 2000
je pomˇer mezi elkou impulsu a periodou. [3]d´ Neumann P., Uhlíř J.: Elektronické systémy II - přednášky, vydavatelství
3 3.1
ČVUT, Praha 1991 [4] Digital excercises, Philips Industrielektronik AB
Tvarov´ an´ı impuls˚ u
Linearn´ı tvarov´ an´ı impuls˚ u
Obsahuje-li dvojbran pouze line´ arn´ı prvky, tzn. lze ho popsat line´arn´ımi diferenci´aln´ımi rovnicemi, nem´a vliv na tvar sign´alu v pˇr´ıpadˇe jeho harmonick´eho pr˚ ubˇehu (neuvaˇzujemeli zmˇenu amplitudy ˇci f´aze). M´a vˇsak vliv na tvar sign´alu s impulsn´ım (neharmonick´ ym) pr˚ ubˇehem. Tento jev naz´ yv´ame line´arn´ım tvarov´an´ım. Rozliˇsujeme pˇredevˇs´ım obvody s integraˇcn´ım a derivaˇcn´ım chov´an´ım.
6
3.1.1 Tvarov´ ı derivaˇ cn´ RC obvodem (někdy také –ım derivační článek, neplést s derivátorem!) Derivační obvod an´ Sch´ema zapojen´ı derivaˇcn´ıho obvodu z RC prvk˚ u je na obr. 15 a 16.
Schéma zapojení derivačního obvodu z prvků RC:
Pˇrenos obvodu na obr. 15 je R pτ UO = , 1 = UI pτ + 1 R + pC kde ˇcasov´a konstanta τ = RC. Přenos:
pro případ a)
pro případ b)
dy také – derivační článek, spderivátorem!) Obr´azek 15. Zapojen´ Uc0n´ p) obvodu ( ıho Uneplést τ ı derivaˇ pτ * 0 ( p) z RC U prvk˚ u = pτ + 1 I ( p)
ího obvodu z prvků RC:
U I ( p)
=k
pτ + 1 *
R2 kde k = R + R 1 2
Pˇrenos obvodu na obr. 16 je UO R2 pτ ∗ ,k = = k , Frekvenční charakteristika ∗ UI pτ + 1 R2 + R1
Přechodová charakteristika: (opět pouze pro případ a) předchozího obrázku)
kde ˇcasov´a konstanta τ ∗ = (R1 + R2 ) C
pro případ b) Obr´azek 16. Zapojen´ı derivaˇcn´ıho * z RC prvk˚ u R2 pτobvodu
U 0 ( p) =k * U I ( p) pτ + 1
kde k = R + R 1 2
• Odezva na skokov´ y impuls obvodu na obr. 15 – jedn´a se o pˇrechodovou chat rakteristiku, pr˚ ubˇeh v´ ystupu v ˇcase, viz obr. 17 je exponenci´aln´ı uO (t) = UM e− τ a odpov´ıd´a pr˚ ubˇehu proudu obvodem i (t) a jemu odpov´ıdaj´ıc´ımu pr˚ ubˇehu napˇet´ı uR na rezistoru R bˇehem nab´ıjen´ı kapacitoru C.
: Frekvenční charakteristika případ a) předchozího obrázku)
7
Při vyšetřování obvodu na tvar Obr´ azek 17. Odezva vlivu na skokov´ y impuls u RCpulsního obvodu
signálu budeme postupova jako v předchozím případě pro (opět pouze případ a)): 2) τ < ti 3) τ ~ ti 4) τ » ti 1) τ « ti
• Odezva na pravo´ uhl´ y na impuls obvoduimpuls na obr. 15 – pro pˇ renos sign´ bez zkresOdezva pravoúhlý Odezva naalu pravoúhlý periodický p len´ı je tˇreba, aby τ ti . Naopak pro u ´ zk´ e derivaˇ cn´ısignál impulsy na v´ ystupustřídou je s proměnnou pro τ » tˇreba, aby τ ti , viz obr. 23. Jelikoˇz kapacitor nepˇrenese stejnosmˇernou sloˇzku je tˇreba, aby ˇsrafovan´e plochy na v´ ystupu byly stejn´e.
8
Při vyšetřování vlivu obvodu na tvar pulsního signálu budeme postupovat obdobně Při vyšetřování vlivu obvodu na tvarpro pulsního budemea)): postupovat obdobně jako v předchozím případě (opět signálu pouze případ jako v předchozím1)případě (opět2) pouze τ
2) τ < ti
3) τ ~ ti
4) τ » ti
Odezva na pravoúhlý impuls Odezva naOdezva na pravoúhlý periodický pulsní pravoúhlý periodický pulsní signál s proměnnou signál s proměnnou střídou pro τstřídou » t pro τ » ti
Odezva na pravoúhlý impuls
i
Obr´azek 19. Odezva na periodick´ y pravo´ uhl´ y Obr´azek 18. Odezva na sign´al u RC obvodu pravo´ uhl´ y impuls u RC obvodu
• Pˇ renos periodick´ eho pravo´ uhl´ eho sign´ alu obvodu na obr. 15 – za pˇredpokladu – τ ti , – f0 = konst, – UM = konst. Potom budeme-li mˇenit d´elku impulsu ti , t´ım i stˇr´ıdu δ, je situace patrn´a z obr. 19. Se zvˇetˇsuj´ıc´ı se ˇs´ıˇrkou impulsu, zvˇetˇsov´an´ı δ, doch´az´ı vlivem posunu sign´alu ke zd´anliv´emu poklesu amplitudy a souˇcasnˇe i obr´acen´ı polarity impuls˚ u. Situace souvis´ı s podm´enkou rovnosti n´aboj˚ u pˇri nab´ıjen´ı a vyb´ıjen´ı kapacitoru derivaˇcn´ıho obvodu a s t´ım souvisej´ıc´ı podm´ınkou rovnosti ploch omezen´ ych pr˚ ubˇehem v´ ystupn´ıho sign´alu u0 nad i pod osou t • Odezva na impulsy s koneˇ cnou strmost´ı tn – pˇri ide´ aln´ım pravo´ uhl´em vstupn´ım sign´alu lze z´ıskat teoreticky odezvu v podobˇe nekoneˇcnˇe strm´ ych impuls˚ u se stejnou amplitudou jako vstupn´ı impulsy. Ve skuteˇcnosti maj´ı vstupn´ı impulsy koneˇ cnou strmost, jejich n´abˇeˇzn´a hrana vznikla pr˚ uchodem sign´alu integraˇcn´ım obvodem s 9
vliv na tvar signálu s impulsním (neharmonickým) průběhem. Tento jev nazýváme lineárním tvarováním. Rozlišujeme především obvody s integračním a derivačním chováním.
Pod pojmem nelineární tvarování rozumíme úpravu tvaru signálu obvody, které PULSNÍCH PRŮBĚHŮ
neární, elineární
obsahují nelineární prvky ať už pasivní (nelineární rezistory, diody,...) či aktivní (tranzistory,...).
ˇcasovou konstantou τI . V´ ystupn´ı sign´al bude z´aviset na pomˇeru ˇcasov´e konstanty τ k ˇcasov´e konstantˇe vstupn´ıho sign´alu τI . Zmenˇsov´an´ım ˇcasov´e z´akladny τ pro z´ısk´avliv n´ ı kratˇ u - ”derivov´ an´ı” - kles´a amplituda, pˇritom se zmenˇsuje d´elka LINEÁRNÍ TVAROVÁNÍ uze lineární prvky, nemá nas´ıch tvarimpuls˚ signálu v případě abˇeˇzn´eamplitudy hrany. běhu (neuvažujeme-li n´ změnu či fáze). Má však
pulsním (neharmonickým) průběhem. Tento jev nazýváme (někdy také – RC integrační článek, neplést s integrátorem!) Integrační obvodan´ı integraˇ 3.1.2 obvody Tvarov´ cn´ım obvodem Rozlišujeme především s integračním a derivačním Sch´ema zapojen´ı integraˇcn´ıho obvodu z RC prvk˚ na obr. 20 a 21. Schéma zapojení integračního obvodu sestavenéhou zje prvků RC:
tvarování rozumíme úpravu tvaru signálu obvody, které y ať už pasivní (nelineární rezistory, diody,...) či aktivníPˇrenos obvodu na obr. 20 je 1
UO 1 pC = , 1 = UI pτ + 1 R + pC kde ˇcasov´a konstanta τ = RC.
ÁNÍ Přenos:
pro případ a)
pro případ b)
ěkdy také – integrační nepléstı integraˇ s integrátorem!) Obr´ačlánek, zek 20. Zapojen´ cn´ıho obvodu U 0 ( p) 1 U ( p ) 1 z RC prvk˚ 0 u = =k * U I z( pprvků ) pτ RC: +1 U I ( p) pτ + 1 ačního obvodu sestaveného
+1
kde
k=
R2 R1 + R2
Pˇrenos obvodu na obr. 21 je UO 1 R2 =k ∗ ,k = , UI pτ + 1 R2 + R1 kde ˇcasov´a konstanta τ ∗ =
R1 R2 C R1 +R2
pro případ b) Obr´azek 21. Zapojen´ı integraˇcn´ıho R2 1 z RC prvk˚ obvodu u
U 0 ( p) =k * U I ( p) pτ + 1
kde
k=
R1 + R2
• Odezva na skokov´ y impuls obvodu na obr. 20 – jedn´a se o pˇrechodovou charakteristiku, viz obr. 22. Jedn´a se o pr˚ ubˇeh nab´ıjen´ı kapacitoru uO (t) = uC (t), jenˇz je doplˇ nkov´ y k pr˚ ubˇehu napˇet´ı uR na rezistoru R. Pro t ≥ 0 mus´ı platit uR + uC = uO .
10
Přechodová charakteristika: Frekvenční charakteristika: (pouze pro případ a) předchozího obrázku)
Obr´azek 22. Odezva na skokov´ y impuls u RC obvodu
Souvislost mezi náběžnou hranou a časovou konstantou: −
t1
τ ) = obr. 0,1U M20 –⇒ t1 ∼ Uobvodu t1r= 0,1τsign´ M (1 − e na • Odezva na pravo´ uhl´ y impuls pro pˇ enos alu bez zkrest − len´ı je tˇreba, aby τ ti . Naopak pro vyhlazen´ ı impulsu jeho ”integrov´ an´ı”, je ⇒ t2 = 2,3τ t2 ∼ U M (1 − e τ ) = 0,9U M tˇreba, aby τ ti , viz obr. 23. 2
tn =i tvstupn´ 2,2τimpulsu jsou stejn´e. Vyˇsrafovan´e plochy vˇsech odezev, 2 – t1 = ıho ωh = 2πfh = 1/τ tn = 2,2τ = 2,2/2πfh ≅ 0,35/ fh
Při vyšetřování vlivu obvodu na tvar pulsního signálu uvažujme průběhy výstupního signálu pro (opět pouze případ a)): 1) τ « ti 2) τ < ti 3) τ ~ ti 4) τ » ti Odezva na pravoúhlý impuls:
11
Odezva na pravoúhlý periodický pulsní signál (včetně náběhu):
Derivační
(někdy také – derivační článek, neplést s derivátorem!) Derivační obvod Obr´azek 23. Odezva na pravo´ uhl´ y impuls u RCobvodu z prvků RC: Schéma zapojení derivačního obvodu (někdy také – derivační neplést s derivátorem!) obvod Obr´azek článek, 24. Odezva na periodick´ y pravo´ uhl´ y sign´al u RC obvodu
Schéma zapojení derivačního obvodu z prvků RC: • Pˇ renos periodick´ eho pravo´ uhl´ eho sign´ alu obvodu na obr. 20 – nˇekolik v´ ystupn´ıch napˇet´ı uO (t) v z´avislosti na velikosti ˇcasov´e konstanty pro stˇr´ıdu vstupn´ıho sign´alu δ = 1 je na obr. 24. U integraˇcn´ıho obvodu z˚ ust´av´a zachov´ana velikost stejnosmˇ ern´ e sloˇ zky sign´alu. Přenos: pro případ a) pro případ b) Pro τ ti je pˇrenesen´ y sign´al t´emˇeˇr nezkreslen. Pˇri τ ti je obvod velmi dobr´ ym ”integr´alem” a U ui (odpov´ ıd´ a stˇ r edn´ ı hodnotˇ e vstupn´ a lu. * ıho sign´ R2 U 0 ( p) pτ pτ 0 p) k= = =k * kde U I ( p) U I ( p) pτ + 1 pτ + 1 R1 + R2 3.1.3 Tvarov´ an´ı RL obvody Je analogi´ı RC obvod˚ u vˇcetnˇe pˇrenos˚ u. Chov´an´ı skuteˇcn´ ych RL obvod˚ u je ˇcasto odliˇsn´e od ide´ aln´ıch RL obvod˚ uvodem b) je, ˇze re´aln´a tlumivka nebo transform´ator Přenos: pro případ a) u. Hlavn´ım prod˚ případ m´a s indukˇcnost´ı L neoddˇelitelnˇe spojen i ohmick´ y odpor vinut´ı R. Přechodová charakteristika: Frekvenční charakteristika Derivaˇ cn´ı RL obvod * (opět pouze pro případ a) předchozího obrázku)
U 0 ( p) pτ = U I ( p) pτ + 1
U 0 ( p) pτ =k * U I ( p) pτ + 1
R2 k = kde R1 + R2
12
Přechodová charakteristika: Frekvenční charakteristika (opět pouze pro případ a) předchozího obrázku)
kde
(A) s tzv. urychlovacím kapacitorem kompenzovaný dělič, u něhož je možno vhodnou volbou hodnot kompenzace:(B)R1Ctzv. 1 = R2C2 prvků dosáhnout frekvenční nezávislosti: A
B
derivační Pˇrenos obvodu na obr. 25 je UO pL τp = = , UI R + pL τp + 1 kde ˇcasov´a konstanta τ =
kompenzace:
L . R
R1C1 = R2C2
U 0 ( p) pτ Obr´azek = 25. Zapojen´ı derivaˇcn´ıho obvodu U ) RL pτ obvody +1 Tvarování I (p z RL prvk˚ u Integraˇ cn´ı RL obvod
L integrační τ = R
uktor
OVÁNÍ
derivační Pˇrenos obvodu na obr. 26 je
nenulový vnitřní odpor, může být nelineární
UO R 1 = = , UI R + pL τp + 1 kde ˇcasov´a konstanta τ =
U 0 ( p) pτ = U I ( p) pτ + 1
U 0 ( p) 1 = Obr´azek 26. Zapojen´ı integraˇcn´ıho obvodu Uu I ( p) pτ + 1 z RL prvk˚ 3.2
L . R
L R
τ = u Nelinearn´ı tvarov´ akde n´ı impuls˚
Z´akladem t´eto problematiky jsou obvody, kter´e obsahuj´ı prvky s neline´ arn´ı charakteristikou – sp´ınac´ı obvody.
Problémy: 3.2.1
reálný induktor
Sp´ınac´ı obvody
nenulový vnitřní odpor, může být nelineární
Ide´ aln´ı sp´ınaˇ c m´a dva stavy, viz obr. 27 • sepnut´ y – vodiv´ y, je na nˇem vˇzdy nulov´e napˇet´ı • rozepnut´ y – nevodiv´ y, pˇri libovoln´em napˇet´ı proch´az´ı vˇzdy nulov´ y proud Re´ aln´ y sp´ınaˇ c m´ a vˇzdy urˇcit´ y mal´ y NELINEÁRNÍ TVAROVÁNÍ
odpor R1 ve vodiv´em stavu a pˇri rozepnut´ı
velk´ y odpor R2 , viz obr. 28.
13
Pod pojmem nelineární tvarování rozumíme úpravu tvaru signálu obvody, které obsahují nelineární prvky ať už pasivní (nelineární odpory, diody,...) či aktivní (tranzistory,...). SPÍNACÍ OBVODY charakteristiky ideálního spínače
spínání zátěže ideálním spínačem
spínání zátěže ideálním spínačem Obr´ azek 27. Charakteristiky ide´aln´ıho sp´ınaˇce
spínání reálným spínačem
spínání reálným spínačem
Dioda jako spínač Obr´azek 28. Sp´ın´an´ı re´aln´ ym sp´ınaˇcem
Polovodiˇ cov´ e sp´ınaˇ ce m˚ uˇzeme rozdˇelit z hlediska sign´alu zajiˇst’uj´ıc´ıho sp´ınac´ı u ´ˇcinek
Dioda jako spínač na dva z´akladn´ı typy
• sp´ınaˇce, u nichˇz je u ´ˇcinek d´an V-A charakteristikou vlastn´ıho polovodiˇcov´eho prvku a jsou ovl´ad´any vlastn´ım sp´ınan´ ym impulsn´ım sign´alem - diody • sp´ınaˇce ovl´adan´e pomocn´ ym sp´ınac´ım sign´alem – proudem bipol´ arn´ı tranzistor – napˇ et´ım unipol´ arn´ı tranzistor
14
3.2.2
Omezovaˇ ce
Jde o obvody neline´arn´ıho tvarov´an´ı – omezovaˇ ce amplitudy (obvody amplitudov´eho v´ ybˇeru). Jde o dˇeliˇce z rezistor˚ u a prvk˚ u s neline´arn´ı charakteristikou, nejˇcastˇeji diody, kter´e umoˇzn ˇuj´ı potlaˇcen´ı amplitudy sign´alu od nebo do jist´e u ´rovnˇe. Druhy omezovaˇc˚ u • podle poˇctu u ´rovn´ı omezen´ ı – jednostrann´ e dává nebo dvoustrann´ e charakteristika O nelineárním tvarování signálu úplnou informaci převodní obvodu, tedy závislost u2 = f (u1) nebo u2 = f (i1).
• podle pouˇzit´eho neline´arn´ıho prvku – diodov´ e nebo tranzistorov´ e Další rozdělení:
omezovač jednostranný
• podle zapojen´ı neline´arn´ıho prvku v˚ uˇci z´atˇeˇzi oboustranný – s´ eriov´ e nebo paraleln´ı omezovač souměrný
Na obr. 29, 30, 31, 32 je pˇredpoklad, ˇze diodynesouměrný jsou ide´aln´ı (pro UD ≥ 0 je dioda O nelineárním tvarování signálu dává úplnou informaci převodní charakteristika sepnut´a). Varianty a) jsou paraleln´ı typy, b) jsou s´eriov´e typy. V´ ysledn´e pr˚ ubˇehy jsou pro obvodu, tedy závislost u2 = f (u1) nebo u2 = f (i1). oba typy shodn´e. Diody funguj´ ı jako sp´ ınaˇ c e. Příklady omezovačů: V pˇr´ıpadˇe omezovaˇc˚ u kladn´ ych u ´rovn´ı, obr. 29, v zapojen´ı Další rozdělení:
omezovač jednostranný
Omezovače kladných
a) diodaoboustranný potlaˇc´ı kladn´ y impuls, úrovní je uI >na 0 odporu R, omezovač souměrný
b) diodanesouměrný kladn´ y impuls nepropust´ı na v´ ystup. Obr´acen´ı diod vede na omezen´ı z´ aporn´ ych u ´rovn´ı, viz obr. 30
Příklady omezovačů: Omezovače kladných úrovní uI > 0
Omezovače záporných úrovní uI < 0
Omezovače záporných úrovní uI < 0
Obr´azek 29. Omezovaˇce kladn´ ych u ´rovn´ı Obr´azek 30. Omezovaˇce z´aporn´ ych u ´rovn´ı Omezovače kladných úrovní u I > US
Pouˇzit´ım zdroje Uss s vhodnou polaritou lze omezit kladn´e/z´aporn´e u ´rovnˇe, kter´e pˇres´ahnou danou mez (us > US ). Dioda v obvodˇe na obr. 31 se v zapojen´ı a) otev´ır´a aˇz pˇri ui > US , a proto se na v´ ystuon nem˚ uˇze dostat vˇetˇs´ı napˇet´ı neˇz US . b) s´eriov´a dioda je polarizov´ana v propustn´em smˇeru aˇz do doby, kdy ui > US . Omezovače kladných úrovní u I > US Souˇcasn´e
obr´acen´ı diod a zdroj˚ u napˇet´ı US vede k omezen´ı z´aporn´ ych u ´rovn´ı, viz obr. 32.
15
ezovače orných úrovní <0
Omezovače záporných úrovní uI < -US
ezovače kladných úrovní > US
Obr´azek 31. Omezovaˇce kladn´ ych u ´rovn´ı Obvody výběru kladných Obr´azek 32. Omezovaˇce z´aporn´ ych u ´rovn´ı úrovní uI > US
4
Logick´ e obvody
Logick´e obvody jsou elektronick´e obvody a syst´emy, kter´ ymi jsou realizov´any logick´ e funkce. Obecnˇe sem patˇr´ı kombinaˇcn´ı i sekvenˇcn´ı (v´ ystupn´ı funkce je podm´ınˇena sekvenc´ı pˇredchoz´ıch stav˚ u) logick´e obvody. V´ ychoz´ım pˇredpokladem bude pouˇz´ıv´an´ı dvouhodnotov´ e pozitivn´ı logiky s hodObvody výběru záporných notami -US log.0 ≈úrovní 0 ≈ uI < L (Low) log.1 ≈ 1 ≈ H (High) Poˇ zadavky na realizaˇ cn´ı strukturu logick´ ych obvod˚ u: • minim´aln´ı soubor logick´ ych funkc´ı – And a Not ,Or a Not, tj. Nand a Nor • logick´ y zisk
Oboustranný nesymetrický (paralelní) omezovač
• mezn´ı kmitoˇcet fmax • vlastn´ı technologie
• odolnost proti ruˇsen´ı • ekonomick´e hledisko Historick´ y pˇ rehled struktury logick´ ych obvod˚ u • Logika diodov´a – DL • Logika odporo-tranzistorov´a – RTL • Logika diodo-tranzistorov´a – DTL • Logika tranzistoro-tranzistorov´a – TTL • Logika emitorovˇe v´azan´a – ECL • Logika CMOS (unipol´arn´ı) 16
4.1
Bipol´ arn´ı logick´ e obvody TTL
Z´akladem vˇsech integrovan´ ych ˇc´ıslicov´ ych obvod˚ u TTL je monolitick´ e hradlo NAND, viz obr. 33. Vych´az´ı se z DTL logiky, kdy vstupn´ı diodov´ y souˇcin a oddˇelovac´ı diody jsou nahrazeny v´ıceemitorov´ ym tranzistorem. Mezi z´akladn´ı pˇrednosti TTL logiky patˇr´ı rychlost, dostateˇcn´ y zisk a pˇrijateln´a hustota na ˇcipu.
BIPOLÁRNÍ LOGICKÉ LOGICKÉ OBVODY BIPOLÁRNÍ OBVODYTTL TTL základní hradlo hradlo NAND základní
NOR NOR
převodní charakteristika převodní charakteristika
Obr´azek 33. Hradlo NAND
Obr´azek 34. Hradlo NOR
Pˇ revodn´ı charakteristika ud´av´a z´avislost v´ ystupn´ıho napˇet´ı U0 element´arn´ıho hradla na pr˚ ubˇehu vstupn´ıho napˇet´ı UI , viz obr. 35. Ve strm´e ˇc´asti charakteristiky je definov´an bod T , pro kter´ y plat´ı UI = U0 . Vstupn´ı napˇet´ı pro tento bod je tzv. prahov´ ym napˇ et´ım obvodu (rozhodovac´ı u ´roveˇ n). V okol´ı tohoto bodu se doporuˇcuje, aby doba pˇrechodu pˇres tuto oblast byla kratˇs´ı neˇz 50 ns - s ohledem na moˇzn´ y vznik oscilac´ı. Na obr´azky jsou ˇsrafovanˇe oznaˇcena zak´azan´a p´asma, kter´a jsou toleranˇcn´ımi mezemi udan´ ymi v´ yrobci - sem se nesm´ı dostat ˇz´adn´a zmˇeˇren´a charakteristika.
vstup: UILmax = 0,8V UIHmin = 2V UOHmin 2V vstup: výstup: UILmax = 0,8V 0,4V U IHmin = 2,4V OLmax = UI : UILmax = 0, 8 V UIHmin = 2 V výstup: UOLmax = 0,4V UOHmin = 2,4V UO : UOLmax = 0, 4 V UOHmin = 2, 4 V Analýza funkce Analýza funkce
Typick´e hodnoty pro UCC = 5 V, ϑa = 25 ◦ C jsou : UOL = 0, 3 V, UOH = 3, 2 V, UT = 1, 3 V Nomin´aln´ı hodnoty nap´ajec´ıho napˇet´ı UCC jsou 5 V ±5 %. Odbˇer proudu ICC ze zdroje pro jedno element´arn´ı hradlo je pˇri UCC = 5 V - ICCL = 3, 5 mA, - ICCH = 1, 1 mA. 17
logický zisk N, NH, NL
logický zisk N, NH, NL
BIPOLÁRNÍ LOGICKÉ OBVODY TTL základní hradlo NAND
NOR
Pˇri pˇrekl´apˇen´ı obvodu z jedn´e u ´rovnˇe do druh´e, doch´az´ı pˇri UI = UT k situaci, kdy vˇsechny tranzistory pracuj´ı v aktivn´ı oblasti a oba v´ ystupn´ı tranzistory se na kr´atkou chv´ıli otevˇrou, takˇze proud koncov´eho stupnˇe je omezen pouze odporem R4 = 130 Ω. Proto doch´az´ı ke kr´atkodob´e odbˇerov´e ˇspiˇcce, kter´a nˇekolikan´asobnˇe pˇrevyˇsuje klidov´ y odbˇer, viz obr. 36. převodní charakteristika
odběrová charakteristika při překlápění obvodu
dynamické parametry
vstup: výstup:
UILmax = 0,8V UIHmin = 2V UOLmax = 0,4V UOHmin = 2,4V
doby zpoždění H → L (tpHL) a L → H (tpLH) doba průchodu tpd - střední hodnota z tpHL a tpLH mezní kmitočet fmax Obr´ azek 36. Odbˇerov´a charakte-
ristika element´arn´ıho hradla pˇri Obr´azek 35. Pˇrevodn´ı charakteristika element´arn´ıho pˇrekl´apˇen´ı Analýza funkce hradla
Dynamick´ e parametry hradla souvis´ı s t´ım, ˇze hradlo nereaguje sv´ ym v´ ystupem an pˇriveden´ y sign´al okamˇzitˇe, ale aˇzodolnost po urˇcit´ em zpoˇzdˇen´ı, zapˇr´ıˇcinˇen´em hlavnˇe pˇresycov´an´ım proti rušení tranzistor˚ u a kapacitami pˇrechod˚ u, viz obr. 37. Doby zpoˇzdˇen´ı jsou pro zmˇenu v´ ysupu z H → L – (tpHL ) a z L → H – (tpLH ) r˚ uzn´e. Typick´e hodnoty zpoˇzdˇen´ı jsou tpHL = 7 ns, tpLH = 11 ns. statická šumová imunita garantovaná
0,4V
Pro srovn´an´ı r˚ uzn´ ych typ˚ u hradel se uˇz´ıv´a doba pr˚ uchodu tpd jako stˇredn´ı doba t obou logický zisk N, NH, NL uveden´ ych zpoˇzdˇen´ı tpd =
tpHL + tpLH . 2
Pro bˇeˇzn´a hradla TTL je tpd = 10 ns
18
doby zpoždění H → L (tpHL) a L → H (tpLH) doba průchodu tpd - střední hodnota z tpHL a tpLH mezní kmitočet fmax
namické parametry
doby zpoždění H → L (tpHL) a L → H (tpLH) doba průchodu tpd - střední hodnota z tpHL a tpLH mezní kmitočet fmax odolnost proti rušení
statická šumová imunita garantovaná 0,4V
olnost proti rušení
Obr´azek 38. Ruˇsen´ı hradel Obr´azek 37. Dynamick´e parametry
statická šumová imunita hradel v˚ uˇ ci ruˇ sen´ı – chov´an´ı obvod˚ u TTL v˚ uˇci ruˇsiv´ ym sign´al˚ um urˇcuj´ı garantovaná Odolnost 0,4V dovolen´e meze ruˇ sen´ı MR - ˇsumov´a imunita. Mez ruˇsen´ı odpov´ıd´a maxim´aln´ı velikosti vstupn´ıho napˇet´ı, kterou m˚ uˇzeme superponovat k dan´e logick´e u ´rovni, aniˇz by doˇslo ke zmˇenˇe v´ ystupn´eho stavu obvodu, viz obr. 38. Podle doby trv´an´ı ruˇsiv´eho sign´alu v˚ uˇci dobˇe zpoˇzdˇen´ı hradla tp lze ˇsumovou imunitu rozdˇelit na • statick´ aˇ sumov´ a imunita – je definov´ana pro ruˇsiv´e sign´aly s d´elkou trv´an´ı vˇetˇs´ı neˇz je zpoˇzdˇen´ı hradla. Rozezn´av´ame dvˇe z´akladn´ı ˇsumov´e imunity – Garantovan´ aˇ sumov´ a imunita – je definovan´a jako rozd´ıl nejhorˇs´ıch mezn´ıch hodnot vstup˚ u a v´ ystup˚ u zaruˇcen´ ych v´ yrobcem logick´ ych obvod˚ u, viz obr. 39 – Typick´ aˇ sumov´ a imunita – vyuˇz´ıv´a se v praxi a vych´az´ı z hodnot logick´ ych u ´rovn´ı a z prahov´eho napˇet´ı logick´eho obvodu UT . Pro typick´e hodnoty logick´ ych u ´rovn´ı plat´ı pro ˇsumovou imunitu M RH = 3, 2 − 1, 3 = 1, 9 V, M RL = 1, 3 − 0, 3 = 1 V. • dynamick´ aˇ sumov´ a imunita – souvis´ı s necitlivost´ı logick´ ych obvod˚ u ke kr´atk´ ym impuls˚ um, jejichˇz d´elka trv´an´ı je srovnateln´a a kratˇs´ı neˇz doba potˇrebn´a pro pˇreklopen´ı hradla z jedn´e u ´rovnˇe do druh´e, viz obr. 40. Dynamick´a ˇsumov´a imunita se asymptoticky bl´ıˇz´ı pro d´elky puls˚ u ti > tp k hodnotˇe stejnosmˇern´e ˇsumov´e imunity. Z praktick´eho hlediska lze ˇr´ıci, ˇze hradlo se chov´a jako filtr pro d´elky vstupn´ıch ruˇsiv´ ych puls˚ u ti < tp .
19
ost proti rušení
typická MRH = 3,2 – 1,3 = 1,9V
statická šumová imunita garantovaná 0,4V
MRL = 1,3 – 0,3 = 1V
dynamická šumová imunita
varianty výstupních obvodů • totem (TP) Obr´azek 40. Dynamick´a ˇsumov´a imunita
Obr´azek 39. Statick´a ˇsumov´a imunita
• totem s větším log. ziskem
(N = 30)
• otevřený kolektor (OC) – příklad TTL Logick´ y zisk – zatiˇzitelnost v´ ystupu – je schopnost obvodu dod´avat proud do, nebo odeb´ırat proud z urˇcit´eho poˇctu N jednotkov´ ych z´atˇeˇz´ı. Logick´ ym ziskem N budeme rozumˇet ˇc´ıslo, kter´e ud´av´a poˇcet jednotkov´ ych z´atˇeˇz´ı, kter´e m˚ uˇzeme paralelnˇe pˇripojit k v´ ystupu obvodu stejn´e ˇrady pˇri zaruˇcen´ı v´ yrobcem definovan´ ych paramatr˚ u - logick´ ych u ´rovn´ı. Logick´ y zisk u z´akladn´ıch hradel TTL se ud´av´a N = 10.
4.2
Unipol´ arn´ı logick´ e obvody
• třístavový výstup (TS) –příklad TTL Unipol´arn´ı logick´e obvody vyuˇz´ıvaj´ı MOS FET sp´ınac´ıch tranzistor˚ u. T´ım, ˇze jednotliv´e sp´ınaˇce jsou ˇr´ızeny m´ısto proudu – IB napˇ et´ım – UGE , je umoˇznˇeno i s´eriov´e ˇrazen´ı tˇechto sp´ınaˇc˚ u. Pro u ´ˇcely realizace logick´ ych obvod˚ u mohou b´ yt tyto sp´ınaˇce ˇrazeny • paralelnˇe – staˇc´ı sepnut´ı jen jednoho sp´ınaˇce, viz. obr. 41, • s´eriovˇe – je tˇreba sepnut´ı obou s´eriov´ ych sp´ınaˇc˚ u , viz. obr. 42, kde - N – sp´ınaˇc MOS FET s indukovan´ ym kan´alem typu N, - P – sp´ınaˇc MOS FET s indukovan´ ym kan´alem typu P.
20
pínačů
sériové řazení spínačů NOR
NAND
NOR
NAND
řešení náhrady rezistoru
Obr´azek 41. Paraleln´ı ˇrazen´ı sp´ınaˇc˚ u – NAND Obr´azek 42. S´eriov´e ˇrazen´ı sp´ınaˇc˚ u – NAND
Obvody CMOS – velmi perspektivn´ı technologie, statick´a spotˇreba je nesrovnatelnˇe menˇs´ı neˇz technologie TTL, d´ıky tomu lze dos´ahnout podstatnˇe vˇetˇs´ı hustoty obvod˚ u na ˇcipu pˇri jednoduˇsˇs´ıch v´ yrobn´ıch postupech i n´akladech. Vlastn´ı hradlo CMOS v z´akladn´ı konfiguraci – NAND je na obr. 43. Kaˇzd´ y ze s´eriov´ ych sp´ınaˇc˚ u s indukovan´ ym kan´alem typu N m´a sv˚ uj komplement´arn´ı sp´ınaˇc s indukovan´ ym kan´alem typu P. U obvodu na obr. 43 jsou s´eriov´e sp´ınaˇce zdvojen´e, ”kˇr´ıˇzem” prostˇr´ıdan´e Obvody invertor kv˚ uli zajiˇstˇen´ı shodn´ ych podm´CMOS ınek pro oba vstupy A i B.(negátor) Pˇ revodn´ı charakteristika obvodu CMOS je na obr. 44, z kter´e vypl´ yv´a z´akladn´ı srovn´an´ı s obvody TTL pˇri UDD = UDD = 5 V • klidov´a vstupn´ı u ´roveˇ n pro L a H se neliˇs´ı od USS (0 V) a nap´ajen´ı UDD , • pˇrekl´apˇec´ı napˇet´ı UT je (0, 45 ÷ 0, 5) UDD a to v z´avislosti na teplotˇe ϑa .
hradlo NAND
21
hradlo NAND symet
hradlo NAND hradlo NAND symetrické převodní charakteristiky hradla CMOS
odběrová charakteristika hradla Obr´aCMOS zek 44. Pˇrevodn´ı charakterisObr´azek 43. Hradlo NAND tiky hradla CMOS
Statick´ a odbˇ erov´ a charakteristika hradla CMOS je na obr. 45. Obvody CMOS odeb´ıraj´ı proud jen pˇri zmˇen´ach stavu v´ ystupu (v ”klidu” odeb´ıraj´ı zcela minim´aln´ı odbˇer IDD ∼ 1 ÷ 10 nA). To se prom´ıtne do dynamick´eho odbˇeru, kdy s rostouc´ı frekvenc´ı pˇrekl´apˇen´ı hradla se delˇs´ı a delˇs´ı dobu hradlo vyskytuje v oblasti velk´eho odbˇeru IDD a t´ım roste i ztr´atov´ y v´ ykon Pt na hradlo. Pˇri kmitoˇctech nad 1 MHz je Pt srovnateln´ y nebo vˇetˇs´ı neˇz u TTL. Dynamick´ e vlastnosti – obvody z´akladn´ı ˇrady CMOS jsou ve srovn´an´ı s LS TTL ztrátový hradlo pomal´e a citliv´e v˚ uˇcitypický kapacitn´ ı z´atˇevýkon ˇzi, viznaobr. 46.(srovnání s TTL) Pˇri mal´ ych UDD je z´akladn´ı zpoˇzdˇen´ı tpd pomˇernˇe velk´e, (40 ns), pˇri zv´ yˇsen´ı z 5 V na 10 V klesne zpoˇzdˇen´ı zhruba na polovinu. Rychl´e ˇrady CMOS typu ACT maj´ı oproti uveden´ ym hodnot´am tpd v´ yraznˇe menˇs´ı hodnotu – 3 ns.
22
zpoždění signálu při průchodu hradlem odběrová charakteristika hradla CMOS
typický ztrátový výkon na hradlo (srovnání s TTL)
Obr´azek 45. Odbˇerov´a charakteristka
statická šumová Obr´ azek 46. imunita Zpoˇzdˇen´ı pr˚ uchodu sign´alem hradlem
Odolnost hradel proti ruˇ sen´ı – jakoˇzto odstup ruˇsiv´ ych sign´al˚ u je u hradel CMOS oprti TTL v´ yraznˇe z´avisl´a na odstupu nap´ajec´ıho napˇet´ı UDD . • Statick´a ˇsumov´a imunita – je pro obvody CMOS na u ´rovni 30 % aˇz 45 % UDD , viz obr. 47, kde jsou pro horˇs´ı pˇr´ıpad meze ruˇsen´ı ˇsrafov´any v z´avislosti na UDD . • Dynamick´a ˇsumov´a imunita – vyjadˇruje souvislost ruˇsen´ı s amplitudou a s d´elkou impuls˚ u. U obvod˚ u CMOS je z´avisl´a i na vstupn´ı kapasitˇe. Na obr. 48 si lze podle pr˚ ubˇeh˚ u pro jednotliv´a UDD vˇsimnout, jak se m˚ uˇze mˇenit amplituda ruˇsiv´ ych impuls˚ u v z´avislosti na jejich d´elkce aniˇz by doˇslo ke zmˇenˇe logick´e funkce obvodu. Pro srovn´an´ı jsou ˇc´arkovanˇe uvedeny pr˚ ubˇehy i pro obvody TTL, DTL a HTL. dynamická šumová imunita
statická šumová imunita
dynamická šumová imunita
Obr´azek 47. Statick´a ˇsumov´a imunita Poznámka: Obr´azek 48. Dynamick´a ˇsumov´a varianty výstupních obvodů a obvody s hysterezí - dtto ja imunita technologie TTL
23
Logisk´ y zisk – N = 50 vstup˚ u hradel CMOS.
5
Klopn´ e obvody
V elektronick´ ych syst´emech si ˇcasto potˇrebujeme pamatovat logick´e stavy, generovat impulsy urˇcit´e poˇzadovan´e d´elky, amplitudy i kmitoˇctu, dˇelit tento kmitoˇcet. . . , k tomu sloˇz´BISTABILNÍ ı klopn´e obvody. KLOPNÉ OBVODY Jednotliv´e klopn´e obvody m˚ uˇzeme rozdˇelit podle r˚ uzn´ ych hledisek jednoduché paměťové buňky, •Popis: Podle ˇcinnosti obvod s minimálně jedním vstupem a jedním výstupem, – Bistabiln´ı klopn´ y obvod, 49.oba Bistabiln´ y obvod m´a dva stana výstupu pouzeviz dvaobr. stavy, stabilní,ı klopn´ biln´ı stavy, ve kter´ ychdruhý libovolnˇ e dlouho setrv´ av´a, prvního, pokud na vstupy V1 , V1 eventuelní výstup vždy jako negace nepˇrijdevíce vhodn´ y impuls k pˇ r eklopen´ ı. vstupů → více možností spouštění
Rozdělení:
• •
asynchronní, synchronní Obr´azekhranou 49. Bistabiln´ı klopn´ y obvod řízené impulzem úrovní
Realizace: MONOSTABILNÍ KLOPNÉ OBVODY – Monostabiln´ ı klopn´ y obvod, viz obr. 50. Monostabiln´ı klopn´ y obvod je tranzistory (historie), charakterizov´ an kombinační jedn´ ım stabiln´ ım stavem, kter´evýstupem, ho vhodn´ ym vstupn´ım imběžné obvody logiky, Popis: obvod s minimálně jedním vstupem azejedním pulsem d´elky tv obvod pˇrech´ z´ı na dobu ti do kvazistabiln´ıho stavu. Doba na výstupu pouze dvaastavy stabilní, speciální logické obvody, pˇreklopen´ d´ana parametry vlastn´ıhokvazistabilní, MKO. operačníı je zesilovače, eventuelní výstup vždy jako negace prvního, výpočetní technika Slouˇ z´ı k prodluˇ zov´ adruhý n´ı nebo zkracov´ an´ı impuls˚ u více vstupů → více možností spouštění
bist. klopný RS obvod typu NOR tabulka stavů
Realizace: tranzistory (historie) Obr´ azek 50. Monostabiln´ı klopn´ y obvod běžné obvody kombinační logiky plus časovací (RC, C, LR) obvod, dtto s využitím zpoždění obvodů, speciální logické obvody, operační zesilovače jako komparátor plus časovací (RC, LR) 24 obvod, výpočetní technika (µP, časovače, …..) typický výpočet doby kvazistabilního stavu:
– Astabiln´ı klopn´ y obvod, viz. obr. 51. Astabiln´ı klopn´ y obvod m´a oba stavy kvazistabiln´ı, a tak na jeho v´ ystupech Y a Y jsou pr˚ ubˇehy napˇet´ı ve tvaru periodick´eho pravo´ uhl´eho sign´alu, kde kmitoˇcet f0 a stˇr´ıda δ jsou d´any parametry vlastn´ıho obvodu.
Realizace: jako u MKO v případě dvou MKO v kruhu eventuelně i Obr´ obvody logikyı plus časovací azek kombinační 51. Monostabiln´ klopn´ y obvodobvody, dtto plus piezokrystal, harmonický oscilátor s tvarovacím obvodem Příklady realizace AKO běžnými obvody kombinační logiky s časovacími
• Podle pouˇzit´ ych prvk˚ u obvody:
příklad realizace pomocí TTL s RC obvody
– s bipol´arn´ımi nebo unipol´arn´ımi tranzistory – s logick´ ymi obvody (hradla TTL, CMOS. . . ) – s integrovan´ ymi verzemi KO – s jin´ ymi prvkami (napˇr. tyristory, rel´e. . . )
5.1 5.1.1
Klopn´ e obvody realizovan´ e hradly a integrovan´ e verze Bistabiln´ı klopn´ e obvody
Z´akladn´ı druhy klopn´ ych obvod˚ u, slouˇz´ıc´ıch k zapamatov´an´ı informace jednoho bitu jsou příklad realizace pomocí TTL s BKO typu RS
• RS klopn´ y obvod – jde realizaˇcnˇe o nejjednoduˇsˇs´ı obvod, kter´ y je z´akladem i mnoh´ ym dalˇs´ım realizac´ım klopn´ ych obvod˚ u vˇcetnˇe sloˇzitˇejˇs´ıch syst´em˚ u. – S – set (”nastav”) – R – reset (”nuluj”) ystup, negace k v´ ystupu – Q, Q – v´ – RS obvod typu NOR Souˇcasn´ y poˇzadavak na nulov´an´ı a nastaven´ı Q nem´a smysl a u obecn´eho RS obvodu nen´ı tento stav definovan´an
25
tranzistory (historie), běžné obvody kombinační logiky, speciální logické obvody, operační zesilovače, výpočetní technika bist. klopný RS obvod typu NOR časový diagram
časový diagram s reálnými obvody (tp) tabulka stavů
časový diagram
časový diagram s reálnými obvody (tp)
Obr´azek 52. RS klopn´ y obvod, zapojen´ı s obvody NOR
– RSRS obvod NAND Pokud je na vstupu R a S souˇcasnˇe log.0, tento bist. klopný obvodtypu typu NAND stav nem´a smysl a nen´ı definov´an. tabulka stavů
bist. klopný RS obvod typu NAND tabulka stavů
Obr´azek 53. RS klopn´ y obvod, zapojen´ı s obvody NAND
bist. klopný RST obvod tabulka stavů
– Klopn´ y obvod typu RST Pro pouˇzit´ı ve sloˇzitˇejˇs´ıch syst´emech, kde je nutn´a synchronizace hodinov´ ymi pulsy jsou vhodn´e synchronn´ı klopn´ e obvody bist. klopný RST obvod tabulka stavů RS v podobˇe RST
Obr´azek 54. Synchronn´ı RST klopn´ y obvod
• D klopn´ y obvod – pro vylouˇcen´ı problematick´ ych stav˚ u u RST obvod˚ u je tˇreba zajistit pouze dva moˇzn´e stavy, coˇz vede na vaiantu zvanou obecn´ y synchronn´ı D klopn´ y obvod. Jeho princip zapojen´ı vˇcetnˇe tabulky stav˚ u je na obr. 56
26
bist. klopný D obvod – řízený hranou
bist. klopný D obvod – řízený hranou
Obr´azek 55. Obecn´ y synchronn´ı D klopn´ y obvod
rozšířená tabulka stavů bist. klopný D–obvod – řízený hranou D klopn´ y obvod ˇ r´ızen´ y hranou – u tohoto
typu je m´ınˇen´a pravdivostn´ı tabulka splnˇen´a s n´ abˇ eˇ znou hranou hodinov´eho impulsu C. Bˇeˇznou TTL verz´ı tohoto typu je obvod 74x74, jehoˇz n´ahradn´ı vnitˇrn´ı zapojen´ı, tabulku stav˚ u a ˇcasov´ y diagram jsou na obr. 56, stavů 57, 58, 59. rozšířená tabulka
časové diagramy dynamické parametry
Obr´azek 56. Dčasové klopn´ y obvod stavů rozšířená tabulka
diagramy
Obr´azek 57. Rozˇs´ıˇren´a tabulka stav˚ u
časové diagramy dynamické parametry
27
dynamické parametry
časové diagramy
pný D obvod – řízený hranou
dynamické p
příklady obvodů
rozšířená tabulka stavů Obr´azek 58. D klopn´ y obvod ˇ Obr´azek 59. Casov´ y diagram
bist. klopný D časové diagramy
– D klopn´ y obvod ˇ r´ızen´ yu ´ rovn´ı – u tohoto typu plat´ı vztah mezi v´ ystupem a vstupy podle z´akladn´ı tabulky stav˚ u a to bˇ ehem hodinov´ eho synchroobvod nizaˇcn´– ıohřízený impulsuúrovní na C ( i pˇri zmˇen´ ych vstupn´ı funkce) a posledn´ı stav pˇri sestupn´e hranˇe se pamatuje – funkce stˇ radaˇ c (latch). Z´akladn´ım integrovan´ ym obvodem D tohoto typu je 74x75. Jeho n´ahradn´ı vnitˇrn´ı zapojen´ı je na obr. 60 dynamické parametry
časový diagram
Obr´azek 60. D klopn´ y obvod
• JK klopn´ y obvod – je druh´ ym z´akladn´ım typem klopn´eho obvodu. Obecn´ y klopn´ y obvod m´a z´akladn´ı tabulku stav˚ u uvedenou na obr. 61
28
bist. klopný JK obvod - obecně tabulka stavů
bist. klopný JK obvod - obecně tabulka stavů
azek 61. Obecn´ y JK(typ klopn´ y obvod bist. klopný JK obvodObr´ – řízený impulzem master-slave, 74x72)
– JK klopn´ y obvod ˇ r´ızen´ y impulsem – prob´ıh´a ˇcinnost ve dvou f´az´ıch – s n´aJK bˇeobvod ˇznou a–hlavnˇ z´avˇernou hranou hodinov´eho impulsu. Z´akladn´ım intebist. klopný řízenýe impulzem (typ master-slave, 74x72) grovan´ ym obvodem JK tohoto typu je 74x72. Jeho n´ahradn´ı vnitˇrn´ı zapojen´ı, rozˇs´ıˇren´a tabulka stav˚ u a ˇcasov´ y diagram jsou na obr. 62, 63, 64.
rozšířená tabulka stavů (74x72) Obr´azek 62. JK klopn´ y obvod rozšířená tabulka stavů (74x72)
29
časový diagram (74x72) rozšířená tabulka stavů (74x72)
Obr´azek stav˚ u
63.
Rozˇs´ıˇren´a
tabulka
příklady obdobných JK klopných obvodů typu master-slave ˇ Obr´azek 64. Casov´ y diagram
– JK klopn´ y obvod ˇ r´ızen´ y hranou – v´ ystupn´ı funkce se ve smyslu pravdivostn´ı tabulky spln´ı jen v okamˇziku n´abˇeˇzn´e nebo sestupn´e hrany hodinov´eho impulsu. bist. klopný JK obvod – řízený hranou 5.1.2
Monostabiln´ı klopn´ e obvody
Patˇr´ı mezi ˇcasovac´ı obvody, tj. slouˇz´ı k prodluˇzov´an´ı nebo zkracov´an´ı impuls˚ u. • MKO realizovan´ e pomoc´ı hradel TTL
Příklady realizace běžnými kombinační logiky s časovacími – MKOMKO s derivaˇ cn´ım obvody obvodem obvody: Typické příklady ke zkoušce:
viz přednáška LITERATURA [1] Jedlička P.: Přehled obvodů řady TTL 7400, díly I. A II., BEN. Praha 1998 [2] Jedlička P.: Přehled obvodů řady CMOS 4000, díly I. A II., BEN. Praha 1996 [3] materiály fy Texas Instruments: www.ti.com [4] Šimek T., Burget P.: Elektronické systémy 1, vydavatelství ČVUT, Praha 2001 [5] Honců J., Hlinovský M.: Elektronické systémy I Návody ke cvičením, vydavatelství ČVUT, Praha 2000
příklad realizace pomocí TTL s BKO typu RS Obr´azek 65. MKO s derivaˇcn´ım obvodem
ti = RC · ln
UOH − UIL . = kτ UT − UIL 30
– MKO s RS obvodem příklad realizace pomocí TTL s BKO typu RS
obvod 555 zjednodušené blokové schema
Obr´azek 66. MKO s RS obvodem
Příklad realizace běžnými obvody kombinační logiky s využitím zpoždění obvodů ti = C
4UC IIL
• Integrovan´ e verze MKO – MKO s obvodem 555 MKO s obvodem 555
Příklad časového posunu hran vstupního signálu obvody kombinační logiky s Schmittovým obvodem
Obr´azek 67. MKO s obvodem 555
ASTABILNÍ KLOPNÉ OBVODY Popis:
(MULTIVIBRÁTORY)
0 + UCC . generátor pulzního ti = RA Cperiodického ln 2 = τAsignálu · ln 3 =obdélníkového 1, 1τm athrmAtvaru, − U + U CC CC eventuelní druhý3 výstup vždy jako negace prvního
5.1.3
Astabiln´ ı klopn´ e obvody dva MKO zapojené do kruhu, na výstupu se možná realizace: střídají kvazistabilní stavy, Lze je pouˇz´ıt pro generov´an´ı obd´eln´ıkov´ ych dva impuls˚ u 31
Realizace: jako u MKO v případě dvou MKO v kruhu eventuelně i obvody kombinační logiky plus časovací obvody, dtto plus piezokryst Realizace: jako u MKO v případě dvou MKO v kruhu harmonický s tvarovacím eventuelně i obvody kombinačníoscilátor logiky plus časovací obvody, obvodem dtto plus piezokrystal, harmonický oscilátor s tvarovacím obvodem
realizace AKOı hradel běžnými obvody •Příklady AKO realizovan´ e pomoc´ TTL
kombinační logiky s časovacími
obvody: Příklady realizace AKO běžnými obvody kombinační logiky s časovacími – Symetrick´ y AKO obvody: příklad realizace pomocí TTL s RC obvody příklad realizace pomocí TTL s RC obvody
Obr´azek 68. Symetrick´ y AKO
příklad realizace pomocí TTL s BKO typu RS
f0 =
1 1 . = t1 + t2 R (C1 + C2 )
příklad realizace pomocí TTL s BKO typu RS – AKO s RS obvodem
Obr´azek 69. AKO s RS obvodem
f0 =
1 . ti = 0, 6 · 103 · Ci t1 + t2
• Integrovan´ e verze AKO – AKO s obvodem 555
32
s obvodem 555
Obr´azek 70. AKO s obvodem 555
1, 44 obvod 4047 1 . f0 = = blokové t1 + t2 schema C (RA + RB )
6
Kombinaˇ cn´ı logick´ e obvody
Jako kombinaˇ cn´ı jsou naz´ yv´any ty logick´e obvody a syst´emy, u kter´ ych hodnoty v´ ystupn´ıch logick´ ych sign´al˚ u jsou jednoznaˇcnˇe urˇceny pouze hodnotami vstupn´ıch sign´al˚ u. • Logick´a hradla – z´akladn´ı kombinaˇcn´ı obvody, jejich pˇrehled viz obr. 71. • Pˇ revodn´ıky k´ od˚ u – Kod´ ery – jsou kombinaˇcn´ı logick´e obvoy, kter´e pˇrev´adˇej´ı k´od 1 z n na vybran´ y typ k´odu, viz obr. 72. – Dekod´ ery – jsou kombinaˇcn´ı logick´e obvody, kter´e pˇrev´adˇej´ı vybran´ y k´od na k´od 1 z n,viz obr. 73. – Rekod´ ery (pˇ revodn´ıky k´ od˚ u) – jsou kombinaˇcn´ı logick´e obvody, kter´e pˇrev´adˇej´ı jeden k´od na druh´ y – k´ody, jako prostˇredek pro vytv´aˇren´ı ˇc´ıslic a dat zpracov´avan´ ych prostˇrednictv´ım obvod˚ u realizuj´ıc´ıch aritmetick´e operace, pamatov´an´ı nebo pˇrenos informace, maj´ı r˚ uzn´e modifikace – 1 z n – ve variantˇe 1 z 10 – pro kaˇzdou z dekadick´ ych ˇc´ıslic je aktivov´an jen jeden v´ ystup – Bin´ arn´ı k´ od BIN – slouˇz´ı k vyj´adˇren´ı dekadick´e soustavy soustavou bin´arn´ı s vahami promˇenn´ ych nejˇcastˇeji 2n . – Bin´ arnˇ e dekadick´ y BCD – jednotliv´e dekadick´e ˇc´ıslice jsou vyj´adˇreny jako u bin´arn´ı verze, ale s omezen´ım 0 aˇz 9 – K´ od 5421 – velmi ˇcasto se pouˇz´ıv´a pro dˇeliˇce frekvence u nichˇz je poˇzadov´an symetrick´ y v´ ystupn´ı pr˚ ubˇeh sign´alu. 33
KOMBINAČNÍ LOGICKÉ OBVODY, MONOSTABILNÍ KLOPNÉ OBVODY, ASTABILNÍ KLOPNÉ OBVODY, BISTABILNÍ KLOPNÉ OBVODY
ZÁKLADNÍ KOMBINAČNÍ LOGICKÉ OBVODY
Pojmy: gate, buffer, interface circuit, encoder, decoder, recoder, parity tree, display driver, multiplexer, demultiplexer, adder, comparator, ALU, Gate
jednoduchý kombinační log. obvod, zde obvykle technologie SSI NAND negace logického součinu NOR negace logického součtu AND logický součin OR logický součet INVERTER invertor, negátor SEPARATOR oddělovač, opakovač EXCLUSIVE OR (EX OR, XOR) nonekvivalence EXCLUSIVE NOR (EX NOR, XNOR) ekvivalence
Obr´azek 71. Logick´a hradle
34
Buffer posilovač, budič sběrnice zvýšeným log. ziskem, U kodérů a dekodérů kódem 1 z n rozumíme většinouobvykle kód 1 zobvody 10 pro se kódování dekadické často kodérů, TS ustavy nebo 1 z 16 pro kódování hexadecimální soustavy. Návrh dekodérů a převodníků dů je triviální záležitostí návrhu kombinačního logického obvodu a proto v následujícím budou Interface circuit edeny pouze typové struktury těchto obvodů. zde se rozumí převodníky úrovní obvykle OC Encoder
enkodér, kodér
převodník kódu z dekadického na jiný příklad kodéru kódu 1 z 10 (8) na BCD (74147, 148)
Decoder
dekodér
Obr´azek 72. Kod´er k´odu 1 z 10 na příklad dekodéru kódu BCD BCD
převodník kódu na dekadický na 1 z 10 (4, 8, 16) (7442, …..)
Obr.3.70. Kodér z kódu 1 z n do BCD Obr.3.71. zerkódu BCD Obr´azekDekodér 73. Dekod´ z k´odu BCD
• Kompar´ atory
Obr.3.72 Převodník kódu z BCD do n+3
– Digit´ aln´ı kompar´ atory – podle velikosti porovn´avaj´ı mezi sebou nˇekolikabitov´a ˇc´ısla da kodérů, dekodérů a převodníků kódů se vyrábí v integrované verzi. Velmi častou operací je vod z binárního kódu na– BCD a obráceně. Důvodem je zpracování vy binárním kódurovnost a jejich Logick´ e kompar´ atory – generuj´ ı sign´al, dat kter´ urˇcuje pouze ˇci nebrazení (nebo zadávání) v kódu BCD. Velmi často rovnost srovn´ avan´ ych ˇc´ıselse tato konverze provádí programově (pokud
icí systém obsahuje nějaký alee někdy stojíme problémem tento převod – procesor), Aritmetick´ kompar´ atorypřed – v pˇ r´ıpadˇe nerovnosti dvou ˇc´uskutečnit ısel ud´avaj´ıvenav´ıc mi krátké době bez použitíinformaci, procesoru.kter´ Zajímavými jsou proto e ˇc´ıslo je vˇeobvody tˇs´ı a kter´ e menˇ s´ı. 74184 - převodník z kódu CD na binární a 74185 - převodník z binárního kódu na BCD. Obvody se dají řadit do kaskády a tak • Multiplexery, demultiplexery ětšovat rozsah převáděných dat. Výsledkem jsou stromové struktury, jejichž ukázka pro tři dekády uvedena na obr.3.73 a obr.3.74 – Multiplexery – (dataselektory) jsou kombinaˇcn´ı obvody, kter´e tvoˇr´ı funkci pˇrep´ınaˇce logick´ ych sign´al˚ u ovl´adan´eho k´odem. Tzn., ˇze obvod pˇren´aˇs´ı informaci jednoho z n vstup˚ u na jeden v´ ystup, viz obr. 74. – Demultiplexery – (dekod´ery) tvoˇr´ı obr´acenou funkci k multiplexeru, t.j. v z´avislosti na k´odu pˇrep´ın´a jedin´ y vstupn´ı sign´al na 1 z n v´ ystupn´ıch svorek, viz obr. 75. 35
Obr.3.81. Aritmetický komparátor čísel
Demultiplexery (dekodéry) tvoří obrácenou funkci k multiplexeru, t.j. v záv Multiplexery, demultiplexery jediný vstupní signál na 1 z n výstupních svorek. Skládá se z dekodéru výběro Multiplexery (dataselektory) jsou kombinační obvody, které tvoří funkci přepínače logických signálů součinových hradel pro adresové uvolnění vstupního signálu na definovaný vý ovládaného kódem. T.zn., že obvod přenáší informaci jednoho z n vstupů na jeden výstup. Skládá se z dekodéru výběrového Příklad čtyřbitového d kódu na kód 1 z n, součinového hradla pro uveden na obr.3.83. adresové uvolnění vstupního signálu a výstupního n-vstupového součtového členu. C 0 = ABW Příklad čtyřbitového multiplexeru je uveden na obr.3.82. C 2 = ABW W = E ABC 0 + ABC 1 + ABC 2 + ABC 3
Obr.3.83. Demultiple
Obr.3.82. Multiplexer
Použití multiplexerů a demultiplexerů pro seriový přenos několika kan znázorněno na obr.3.84. Na obrázku je na vstupu bloku seriového přenosu Obr´azek 75. Demultiplexer Obr´azek 74. Multiplexer 125 kterým se vybírá jede se bude přenášet s Synchronně s multi straně se přepíná dem straně, který opět ser 7 Sekvenˇ cn´ı logick´ e obvody k patřičnému příjemc vodičů je zřejmá zejm Posuvn´e registry i ˇc´ıtaˇce jako sekvenˇ cn´ı logick´ e obvody jsou charakterizov´any kask´adn´ım počtu kanálů zejména ˇrazen´ım z´akladn´ıch bistabiln´ıch klopn´ ych obvod˚ u typu D nebo JK. výběru přenášeného generovat ze dvou sa • Posuvn´ e registry – jsou zaˇr´ızen´ı sestaven´a z N kask´adnˇe ˇrazen´ ych klopn´ yvysílací ch ob- a přijímací st vod˚ u, kter´e umoˇzn ˇuj´ı informaci uloˇzenou v tˇechto klopn´ ych obvodech posouvat čitače vbudou synch z´avislosti na hodinov´ ych pulsech vˇzdy z dan´eho klopn´eho obvodu do nejbliˇ zˇs´ıhočítat stejný budou odvozený od střídavéh n´asleduj´ıc´ıho (resp. nejbliˇzˇs´ıho pˇredch´azej´ıc´ıho) klopn´eho obvodu, viz obr. 76.
Posuvn´e registry lze dˇelit Obr.3.84. Seriový přenos
– podle smˇ eru posouv´ an´ı na registry vpˇred, vzad a reversibiln´ı – podle vkl´ ad´ an´ı informace na registry s paraleln´ım nebo seriov´ ym vstupem
3.3. Syntéza kombinačních logických obvodů LSI
– podle v´ ybˇ eru informace na registry s paraleln´ım nebo seriov´ ym v´ ystupem Pouˇzit´ı posuvn´ ych registr˚ u
Při realizaci logických obvodů jsme vždy vedeni snahou o co největš logických se posunu proto snažíme využít fun – Vyrovn´ avac´ı pamˇ et’realizace. – uchov´aUn´ıkombinačních paralelnˇe nahr´ avan´ ychfunkcí dat bez standardních obvodů k realizaci zadané funkce tak, abychom ušetřili návrh plo – Serio-paraleln´ı pˇ revodn´ ık –obvody seriov´ ynízké m vstupem a realizaci integrace.a posunem se nahraj´ı seriov´
data do registru a paralelnˇe se pˇreˇctou.
3.3.1. Použití multiplexerů – Paralelnˇ e-seriov´ y pˇ revodn´ık – nahraj´ ı se do registru MPX paraleln´ı data a posunem se vyˇslou pˇres seriov´ y v´ ystup.
Multiplexer realizuje poměrně složitou logickou funkci, která
– Zpoˇ zd’ovac´ı linka – mintermů seriov´a data se pˇrij´ımaj´ ı seriov´ ym vstupem a vys´ ılaj´ı se vstupem. T adresového výběru v součinu s příslušným adresovaným pˇres seriov´ y v´ ystup. D´ e lka zpoˇ z dˇ e n´ ı je d´ a na souˇ c inem poˇ c tu klopn´ y ch obvod˚ u realizaci uživatelské funkce. Logické úroveň H resp L na příslušném vstu registru a periody hodinov´ eho minterm sign´alu bude nebo nebude součástí výsledného realizovaného vztah adresový Pro 8-mi bitový multiplexer platí vztah:
Y = E ABCD 0 + ABCD 1 + ABCD 2 + ABCD 3 + ABCD 4 + ABCD 5 + ABC
36 126
sériový nebo paralelní. Rozdělení:
podle směru posunu vpřed, vzad, univerzální podle vnitřních klopných obvodů podle použité technologie
příklad posuvného registru sestaveného z D klopných obvodů
ˇ ast registru příklad posuvného sestaveného JK klopných Obr´azek 76. C´ posuvn´eho registru a pˇzr´ıklad odpov´ıdaj´obvodů ıc´ıho ˇcasov´eho diagramu
ˇ – Radiˇ c (kruhov´ y registr) – kruhov´ y posun informace v registru (spojen´ y seriov´ y vstup a v´ ystup). V registru se kruhovˇe posouv´a informace jednou paralelnˇe nahran´ ych dat nebo se vnˇejˇs´ımi obvody zajiˇstuje obnova specifick´e posouvan´e informace (posun jedin´e jedniˇcky). ˇ ıtaˇ • C´ ce – jsou zaˇr´ızen´ı, kter´a ˇc´ıtaj´ı hodinov´e pulsy v urˇcit´em k´odu. Jejich poˇcet je pak vyj´adˇren na v´ ystupech v urˇcit´em k´odu. M˚ uˇzeme je dˇelit do skupin – podle propojen´ı klopn´ ych obvod˚ u na hodinov´ y sign´ al na ∗ synchronn´ı – vˇsechny klopn´e obvody jsou spouˇstˇeny jedin´ ym hodinov´ ym sign´alem (klop´ı najednou), viz obr. 77, ∗ asynchronn´ı – prvn´ı klopn´ y obvod ˇc´ıtaˇce je spouˇstˇen hodinov´ ym sign´alem, ostatn´ı klopn´e obvody maj´ı sv˚ uj hodinov´ y sign´al odvozen od klopn´ ych obvod˚ u pˇredch´azej´ıc´ıch (pˇri klopen´ı jednotliv´ ych stupˇ n˚ u doch´az´ı ke zpoˇzdˇen´ı), viz obr. 78. – Podle smˇ eru ˇ c´ıt´ an´ı je m˚ uˇzeme dˇelit ∗ vpˇ red – ˇc´ıtaj´ı od menˇs´ıho ˇc´ısla k vˇetˇs´ımu, ∗ vzad – ˇc´ıtaj´ı od vˇetˇs´ıho ˇc´ısla k menˇs´ımu, ∗ reverzibiln´ı – ˇc´ıtaj´ı podle logick´e podm´ınky vpˇred nebo vzad. – Podle poˇ ctu ˇ c´ıtan´ ych impuls˚ u–ˇ c´ıtaˇ c s modulem N ∗ bin´ arn´ı – proveˇ n ˇc´ıt´an´ı N je d´ana poˇctem stupˇ n˚ u ˇc´ıtaˇce n, tj. N = 2n ∗ dekadick´ y – des´ıtkov´ y ˇc´ıtaˇc (mod 10)
8
Polovodiˇ cov´ e pamˇ eti
Polovodiˇ cov´ a pamˇ et’ jako elektronick´ y syst´em pro pˇrij´ım´an´ı informace v procesu z´apis a jednak pro dlouhodob´e uchov´an´ı t´eto informace s moˇznost´ı ˇcten´ı. 37
synchronní čítače obecný příklad: synchronní binární čítač (sestavený z JK obvodů)
příklady obvodů
Obr´azek 77. Synchronn´ı ˇc´ıtaˇc
obecný příklad: asynchronní čítač v kódu BCD
příklad skutečného provedení Obr´azek 78. Asynchronn´ı ˇc´ıtaˇc
38
Z´ akladn´ı u ´ daje u pamˇ et´ı • Informaˇ cn´ı kapacita – maxim´aln´ı mnoˇzstv´ı informace, kter´e lze do pamˇeti uloˇzit. Ud´av´a se v n´asobc´ıch mocnin 2n . • Organizace dat – souvis´ı s rozdˇelen´ım kapacity podle poˇzadovan´e (moˇzn´e) ˇs´ıˇrky jednoho pamˇet’ov´eho m´ısta a d´ale podle souˇcinu poˇcet ˇr´adk˚ u ∗ poˇcet sloupc˚ u. • Druhy v´ ystup˚ uaˇ r´ıd´ıc´ıch sign´ al˚ u – nejbˇeˇznˇejˇs´ı v´ ystupn´ı obvody jsou otevˇren´e kolektory nebo tˇr´ıstavov´ y v´ ystup. Pro moˇznost spolupr´ace a propojov´an´ı pamˇet´ı se pouˇz´ıvaj´ı ˇr´ıd´ıc´ı sign´aly selekce CS a aktivace OE. • Doby cyklu – rozum´ı se minim´aln´ı ˇcasov´ y interval mezi zaˇc´atkem a koncem sledu operac´ı nezbytn´ ych k realizace jedn´e z funkc´ı pamˇeti, definovan´e pro jednu adresu. Druhy polovodiˇ cov´ ych pamˇ et´ı • Podle technologie – Bipol´ arn´ı – hlavnˇe TTL s velkou pracovn´ı rychlost´ı, ale s malou hustotou na ˇcipu – Unipol´ arn´ı – s MOS tranzistory, kter´e se nemus´ı mezi sebou sloˇzitˇe izolovat, ˇc´ımˇz se dosahuje v´ yraznˇe vyˇsˇs´ı hustoty. Existuj´ı tˇri z´akladn´ı typy ∗ PMOS – nejjednoduˇsˇs´ı, prvn´ı zvl´adnuteln´a technologie, nesluˇciteln´a, nebo jen ˇc´asteˇcnˇe s TTL. Nutnost v´ıce nap´ajec´ıch napˇet´ı. ∗ NMOS – technologie vyuˇz´ıvan´a pro vˇetˇs´ı hustotu, 5 V nap´ajec´ı napˇet´ı ∗ CMOS – velmi mal´ y pˇr´ıkon, ˇsirok´e rozmez´ı nap´ajec´ıch napˇet´ı, vyˇsˇs´ı ˇsumov´a imunita. • Podle moˇ znosti zmˇ eny dat – se st´ al´ ym obsahem dat (pouze pro ˇcten´ı) ∗ ROM (Read Only Memory) – obvykle jsou v nich data uloˇzena pˇr´ımo v´ yrobcem ∗ PROM (Programable Read Only Memory) – mohou b´ yt naplnˇena daty pomoc´ı tavn´ ych propojek pˇr´ımo uˇzivatelem – pˇ rev´ aˇ znˇ e pro ˇ cten´ı - RMM, u nichˇz je ˇcten´ı rychl´e, ale z´apis pˇredstavuje pomˇernˇe sloˇzity proces. ∗ EPROM – (Erasable Programmable Read Only Memory) je moˇzno speci´aln´ım technologick´ ym postupem vymazat a zapsat data nov´a. ∗ EAROM, EEPROM – jsou pamˇeti, do nichˇz lze zapsat i vymazat data elektrickou cestou a pˇresto data z˚ ustanou zachov´ana i po vypnut´ı nap´ajen´ı. Vˇetˇsinou jde o speci´aln´ı reˇzim se zv´ yˇsen´ ym napˇet´ım sign´al˚ u a se z´apisem delˇs´ım neˇz je ˇcten´ı. – s mˇ eniteln´ ym obsahem dat 39
∗ RWM – moˇznost z´aznamu i ˇcten´ı a to libovolnˇe ˇcasto a oboj´ı stejnˇe rychle bˇehem bˇeˇzn´eho provozu • Podle pˇ r´ıstupu k informaci – S libovoln´ ym pˇ r´ıstupem RAM – (Random Access Memory) pamˇet’ov´e buˇ nky jsou si rovnocenn´e a liˇs´ı se jen adresou, kterou lze zvolit pˇri kaˇzd´em pˇr´ıstupu libovolnˇe v˚ uˇci pˇredchoz´ım pouˇzit´ ym adres´am. – Se seriov´ ym (sekvenˇ cn´ım) pˇ r´ıstupem SAM (FiFo, LiFo) – napˇr. posuvn´e registry, kde informaci lze vybrat aˇz v urˇcit´em okamˇziku, kde se tato posune aˇz na s´eriov´ y v´ ystup. – Se speci´ aln´ım pˇ r´ıstupem – vyb´ır´a se podle urˇcit´eho aspektu samotn´e informace a ne z pˇredem urˇcen´ ych buˇ nek - pamˇet’ adresovan´a obsahem. • Podle zp˚ usobu provozu – Statick´ e – pamˇet’ovou buˇ nkou pro jede bit je BKO, proto je nutno poˇc´ıtat s celkov´ ym pomˇernˇe velk´ ym st´al´ ym pˇr´ıkonem (vyj´ımkou je CMOS technologie). – Dynamick´ e – v´ yhradnˇe se pouˇz´ıvaj´ı MOS tranzistory a jejich kapacity v ˇr´ıd´ıc´ı elektrodˇe. Hodnota pamatovan´eho bitu je urˇcena velikost´ı elektrick´eho n´aboje, kter´ y ˇr´adovˇe v ms zanik´a, a proto nutn´e jeho obnovov´an´ı. – Pevn´ e – nositelem informace je n´aboj, ale pˇr´ısluˇsn´a kapacita je relativnˇe velk´a, dobˇre izolovan´a, a proto nen´ı tˇreba n´aboj obnovovat i po ˇradu let.
9
Programovateln´ e logick´ e obvody – hradlov´ a pole
Z´akladn´ı rozdˇelen´ı a n´azvoslov´ı PLD (Programmable Logic Device) • PROM (Programmable ROM) – V´ ychoz´ı strukturou tˇechto obvod˚ u je struktura programovateln´e pamˇeti PROM. Struktura PROM m´a pevn´e pole AND (adresov´ y dekod´er) a programovateln´e pole OR. Kaˇzd´ y v´ ystup m˚ uˇze b´ yt naprogramov´an z libovoln´e kombinace vstupn´ıch promˇenn´ ych (adresov´ y dekod´er jako gener´ator minterm˚ u). Pouˇzit´ı PROM je v´ yhodn´e pˇri realizaci znakov´ ych gener´ator˚ u, pˇrevodn´ık˚ u k´od˚ u, adresovateln´ ych tabulek a pod. t.j. v pˇr´ıpadech, kdy se vyuˇz´ıv´a velk´e mnoˇzstv´ı vstupn´ıch k´odov´ ych kombinac´ı. Nev´ yhodn´a je oblast, kdy poˇzadujeme velk´ y poˇcet vstupn´ıch promˇenn´ ych pˇriˇcemˇz pro realizaci v´ ystupn´ı funkce vyuˇz´ıv´ame mal´ y poˇcet kombinac´ı. Pˇrid´an´ım dalˇs´ı vstupn´ı promˇenn´e se poˇcet spojek v propojovac´ım poli AND zdvojn´asobuje, coˇz je pro realizaci obvodu ne´ unosn´e. Proto se PROM pamˇeti vyr´abˇej´ı s max 13 vstupy. • PAL (Programmable Array Logic) – Struktura obvod˚ u PAL m´a programovateln´e pole AND a pevn´e pole OR. Dokonce v´ ystupn´ı funkce jsou omezeny poˇctem sˇc´ıtan´ ych ˇclen˚ u (v uveden´em pˇr´ıkladu 4 souˇcinov´e ˇcleny). V tomto pˇr´ıpadˇe nen´ı moˇzn´e kaˇzd´ y v´ ystup programovat z kaˇzd´e kombinace vstupn´ıch promˇenn´ ych, ale 40
je moˇzn´e pro realizaci jedn´e v´ ystupn´ı funkce zahrnout mnohem v´ıce vstupn´ıch promˇenn´ ych bez potˇreby zvˇetˇsen´ı velikosti matice spojek AND. V´ yhodou je proto proti pamˇeti PROM mnohem vˇetˇs´ı poˇcet kombinac´ı pˇri dan´em poˇctu programovateln´ ych spojek (pojistek ) a moˇznost vˇetˇs´ıho poˇctu v´ ystupn´ıch kombinac´ı. Tento typ programovateln´eho obvodu je pro realizaci v´ yhodnˇejˇs´ı, protoˇze ne vˇsechny aplikace vyˇzaduj´ı pro vytv´aˇren´ı v´ ystupn´ıch funkc´ı vˇsechny vstupn´ı kombinace. • PLA (Programmable Logic Array) • FPLA (Field Programmable Logic Array) – Architektura obvod˚ u FPLA kombinuje strukturu obvod˚ u PROM a PAL, takˇze obˇe pole jak AND tak i OR jsou programovateln´a. T´ım se sice zv´ yˇs´ı univerz´alnost obvodu ale za cenu horˇs´ı vyuˇzitelnosti a zv´ yˇsen´ı sloˇzitosti obvodu. Tento typ se vˇetˇsinou realizuje jako kombinaˇcn´ı s´ıt’. • GAL (Generic Array Logic) – Obvody typu GAL jsou modern´ı programovateln´e obvody technologie E2 CMOS, jejichˇz rychlost je srovnateln´a s bipol´arn´ımi obvody ale s mnohem menˇs´ı spotˇrebou. Struktura i sloˇzitost tˇechto obvod˚ u je obdobn´a se strukturou PLD, stavebnice vˇsak vzhledem k sloˇzitˇejˇs´ı univerz´aln´ı struktuˇre obsahuje menˇs´ı poˇcet typ˚ u. Proti bipol´arn´ım obvod˚ um PLD maj´ı obvody GAL mnohem menˇs´ı spotˇrebu, dovoluj´ı reprogramovat obsah, coˇz sniˇzuje n´aklady na v´ yvoj syst´emu, maj´ı moˇznost testov´an´ı funkce pˇred nahr´an´ım obsahu, coˇz vyluˇcuje celou ˇradu chyb zp˚ usoben´ ych chybnou funkc´ı (chyba pojistky u PLD). Proti UV CMOS obvod˚ um je v´ yhoda v cenˇe (pouzdra s ok´enkem jsou drah´a) a kratˇs´ı dobˇe maz´an´ı obvodu (pro UV 20 min). • CPLD (Complex PLD) – pLSI (programmable LSI), ispLSI (in-system programmable LSI) • XILINX – Obvody Xilinx ( v´ yrobcem je stejnojmenn´a firma Xilinx Inc.) dnes patˇr´ı ke standardn´ım typ˚ um co do frekvence velmi ˇcasto pouˇz´ıvan´ ym programovateln´ ym logick´ ym obvod˚ um vyr´abˇen´ ym technologi´ı CMOS. Skupina programovateln´ ych logick´ ych obvod˚ u sest´av´a ze dvou podskupin, kter´e se liˇs´ı sloˇzitost´ı a pouˇzit´ım. – EPLD (EPROM Programmable Logic Device) – Obvody Xilinx EPLD jsou CMOS EPROM programovateln´e logick´e obvody zaloˇzen´e na PAL architektuˇre. Umoˇzn ˇuj´ı realizovat z´akaznick´e LSI obvody pˇri pomˇernˇe n´ızk´e cenˇe a vysok´e spolehlivosti. Vlastn´ı struktura obvod˚ u je zaloˇzena na pouˇzit´ı programovateln´ ych funkˇcn´ıch blok˚ u propojen´ ych vz´ajemnˇe univerz´aln´ı propojovac´ı matic´ı. Kaˇzd´ y funkˇcn´ı blok obsahuje 9 Macrocell (MC) s pˇripojen´ ym AND/OR polem. Kaˇzd´ y vstup obvodu a kaˇzd´ y v´ ystup z MC m˚ uˇze b´ yt spojen s kter´ ymkoli vstupem MC pˇres univerz´aln´ı propojovac´ı matici UIM. V´ yhodou je jednoduch´e pouˇzit´ı tradiˇcn´ı PAL architektury. – FPGA (Field Programmable Gate Array) – Tato skupina obvod˚ u je urˇcena pro sloˇzitˇejˇs´ı aplikace. Kaˇzd´ y obvod obsahuje kombinaˇcn´ı logiku (jako 16x1 ROM tabulka), kter´a je pˇripojena na D vstup klopn´eho obvodu nebo 41
vede k ostatn´ım I/O obvodu. Kaˇzd´ y obvod obsahuje matici identick´ ych logick´ ych blok˚ u ve struktuˇre od 8x8 (XC 2064) do 32x32 (XC 4025). V obvodu je matice kovov´ ych propojovac´ıch vodiˇc˚ u, kter´e propojuj´ı jednotliv´e bloky. Modul´arn´ı struktura m´a dostatek registr˚ u a funkˇcn´ıch gener´ator˚ u, kter´e mohou realizovat libovoln´e funkce aˇz do 5-ti promˇenn´ ych. Vnitˇrn´ı hodinov´e sign´aly jsou dostateˇcnˇe zes´ıleny pro synchronizaci vˇsech klopn´ ych obvod˚ u. Obvody obsahuj´ı vnitˇrn´ı tˇr´ıstavovou obousmˇernou sbˇernici. Vstupy a v´ ystupy mohou b´ yt programov´any pro TTL nebo CMOS prahovou charakteristiku s hysteres´ı. Obvody maj´ı asynchronn´ı RESET.
10
Zobrazovac´ı syst´ emy
Optoelektronick´e syst´emy zahrnuj´ı prvky emituj´ıc´ı z´aˇren´ı nebo prvky citliv´e na z´aˇren´ı a pracuj´ı ve viditeln´em, infraˇcerven´em, ultrafialov´em rozsahu z´aˇren´ı. • zobrazovac´ı prvek – souˇc´astka umoˇzn ˇuj´ıc´ı indikovat oba bin´arn´ı stavy (L, H) • zobrazovac´ı jednotka – souˇc´astka umoˇzn ˇuj´ıc´ı zobrazen´ı dvou a v´ıce znak˚ u (ˇc´ıslice, p´ısmena, znam´enka) • zobrazovac´ı syst´ em - displej – vˇetˇs´ı poˇcet zobrazovac´ıch jednotek dohromady V dneˇsn´ı dobˇe se u polovodiˇcov´ ych zaˇr´ızen´ı nejˇcastˇeji setk´ame se zobrazovac´ımi prvky a syst´emy realizovan´ ymi pomoc´ı • svˇ eteln´ ych diod LED – nejjednoduˇsˇs´ı zobrazovac´ı prvek pro indikaci. Fyzik´aln´ı princip spoˇc´ıv´a v urˇcit´em druhu luminiscence, pˇri kter´e doch´az´ı k excitaci (vybuzen´ı) nosiˇc˚ u n´aboje vlivem elektrick´eho proudu. T´ım jsou nosiˇce pˇrev´adˇeny do vyˇsˇs´ıch energetick´ ych stav˚ u a pˇri n´avratu zpˇet do rovnov´aˇzn´eho stavu doch´az´ı k rekombinaci (odevzd´an´ı nadbyteˇcn´e energie) nosiˇc˚ u a t´ım i k jejich zmˇen´am v kvanta elektromagnetick´eho z´aˇren´ı - fotony. • tekut´ ych krystal˚ u LCD – z´akladn´ım principem je tzv. dynamick´ y rozptyl svˇ etla. Tento jev vznik´a pˇri natoˇcen´ı molekul kapaln´eho krystalu vlivem elektrick´ eho pole. Kapaln´ y krystal je um´ıstˇen´ y mezi planparaleln´ı pr˚ uhledn´e destiˇcky, na kter´e jsou naneseny elektrody, je za norm´aln´ıho stavu pr˚ uhledn´ y, nebot’ jsou molekuly uspoˇr´ad´any kolmo na plochu destiˇcek. Vlivem elektrick´eho pole se molekuly natoˇc´ı, ˇc´ımˇz se kapalina zakal´ı. Tento jev je vratn´ y, pˇriˇcemˇz pˇrechody trvaj´ı bˇeˇznˇe des´ıtky aˇz stovky ms. Obrazce vytv´aˇren´e kapaln´ ymi krystaly mezi sklenˇen´ ymi destiˇckami m˚ uˇzeme pozorovat – transmisivn´ım zp˚ usobem – je tˇreba pro podsv´ıcen´ı zezadu svˇeteln´ y zdroj, LED nebo sv´ıt´ıc´ı f´olie – reflexn´ım zp˚ usobem – je pokryta jedna elektrody vrstvou kovu, kter´a odr´aˇz´ı svˇetlo
42
11
Mikropoˇ c´ıtaˇ ce
Mikrokontrol´ery, jak se ˇr´ık´a jednoˇcipov´ ym mikropoˇc´ıtaˇc˚ um, jsou vlastnˇe mikroprocesory, kter´e jsou sv´ ym uspoˇr´ad´an´ım navrˇzeny speci´alnˇe pro monitorov´an´ı a ˇr´ızen´ı r˚ uzn´ ych mechanism˚ u a proces˚ u sp´ıˇse neˇz pro bˇeˇznou manipulaci s daty. Mikrokontrol´ery vˇzdy obsahuj´ı tzv.MIKROPOČÍTAČ ˇcasovaˇce (r˚ uzn´e typy), kter´e umoˇzn ˇuj´ı synchronizaci s vnˇejˇs´ım okol´ım. Typick´a struktura mikropoˇc´ıtaˇce je na obr.79.
Typická struktura mikropočítače:
Obr´azek 79. Typick´a struktura mikropoˇc´ıtaˇce
Sbˇern´ıce – mnoˇzina sign´aln´ıch vodiˇc˚ u, na kter´e jsou pˇripojeny vys´ılaˇce a pˇrij´ımaˇce dat. V dan´ y okamˇzik m˚ uˇze b´ yt na sbˇernici pˇripojen pouze jeden vys´ılaˇc (a teoreticky libovoln´ y poˇcet pˇrij´ımaˇc˚ u). Jak vys´ılaˇce tak i pˇrij´ımaˇce jsou aktivov´any adresou tak, aby data urˇcit´eho vys´ılaˇce byla pˇrijata pˇrij´ımaˇcem, kter´emu jsou pr´avˇe urˇcena. Realizace vys´ılaˇc˚ u - obvody s tˇr´ıstavov´ ym v´ ystupem (L, H, odpojeno)(TS) event. s otevˇren´ ym kolektorem (OC). Poˇcet sign´aln´ıch vodiˇc˚ u sbˇernice definuje d´elku slova sbˇernice v bitech (8-bitov´a, 16-bitov´a,. . . ). Sbˇernice • jednosmˇ ern´ e • obousmˇ ern´ e • datov´ a sbˇ ernice -– sbˇernice po kter´e se pˇren´aˇsej´ı informace o instrukc´ıch programu a datech (obvykle obousmˇern´a) • adresov´ a sbˇ ernice -– sbˇernice po kter´e se pˇren´aˇsej´ı informace o adresovan´em m´ıstˇe pamˇeti nebo adresovan´e vstupn´ı nebo v´ ystupn´ı jednotce 43
• ˇ r´ıdic´ı sbˇ ernice -– sbˇernice po kter´e se pˇren´aˇsej´ı ˇr´ıdic´ı sign´aly
11.1
Mikroprocesor 8051
Mikroprocesor 8051 je 8-bitov´ y jednoˇcipov´ y mikroprocesor s harwardskou strukturou, u kter´e je oddˇelena programov´a a datov´a pamˇet’. Vnitˇrn´ı struktura mikroprocesoru je zobrazena na obr. 80 Procesor je schopen samostatn´e ˇcinnosti po pˇripojen´ı vnˇejˇs´ıho piezokeramick´eho rezon´atoru (krystalu) na v´ yvody XTAL1 a XTAL2, nap´ajec´ıho napˇet´ı 5 Vss na v´ yvod Ucc a pˇripojen´ı nulovac´ıho obvodu na v´ yvod RST. Pokud nepouˇz´ıv´ame vnˇejˇs´ı pamˇet’ programu, je jeˇstˇe nutn´e nastavit vstup EA (neg.) do log.1. V´ yjimku tvoˇr´ı 20-pinov´e procesory ATMEL 89C1051,2051,4051, kter´e vstup EA (neg.) nemaj´ı. V kr´atkosti jsou zde uvedeny vlastnosti a souˇc´asti z´akladn´ı (p˚ uvodn´ı) verze mikroprocesoru 8051. Uvaˇzujeme v´ yhradnˇe CMOS verzi mikroprocesoru, takˇze spr´avnˇe by mˇelo b´ yt uv´adˇeno oznaˇcen´ı 80C51 nam´ısto zjednoduˇsuj´ıc´ıho 8051 (p˚ uvodn´ı HMOS). Mikroprocesor tvoˇr´ı centr´aln´ı procesorov´a jednotka (CPU), jej´ıˇz podstatnou ˇc´ast´ı je aritmetickologick´a jednotka. Ta umoˇzn ˇuje pracovat s jednotliv´ ymi bity pamˇeti, vykon´avat instrukce programu atd. Centr´aln´ı procesorov´a jednotka je vnitˇrn´ı 8-bitovou spoleˇcnou sbˇernic´ı propojena s pamˇet´ı programu a pamˇet´ı dat. Vnitˇrn´ı pamˇet’ programu o velikosti 4kB m˚ uˇze b´ yt typu ROM (8051), EPROM (8751) nebo mikroprocesor nemus´ı m´ıt ˇz´adnou vnitˇrn´ı pamˇet’ programu (8031). Vnitˇrn´ı pamˇet’ dat je typu RAM o velikosti 128 byt˚ u. Ke spoleˇcn´e sbˇernici jsou d´ale pˇripojeny 4 vstupnˇe/v´ ystupn´ı porty P0 aˇz P3, kter´e umoˇzn ˇuj´ı styk mikroprocesoru s vnˇejˇs´ımi periferiemi.
44
XTAL2, napájecího napětí 5Vss na vývod Ucc a připojení nulovacího obvodu na vývod RST. Pokud nepoužíváme vnější paměť programu, je ještě nutné nastavit vstup EA (neg.) do log.1. Výjimku tvoří 20-pinové procesory ATMEL 89C1051,2051,4051, které vstup EA (neg.) nemají. To je tedy minimální konfigurace provozuschopného mikroprocesoru. Součásti, které dohromady tvoří mikroprocesor 8051, ukazuje vnitřní blokové schéma (jádro mikroprocesoru 8051) na obr.:
Vnitřní blokové schéma mikroprocesoru 8051 Obr´azek 80. Typick´a struktura mikropoˇc´ıtaˇce
V krátkosti zde uvedeme vlastnosti a součásti základní (původní) verze mikroprocesoru 8051. Budeme uvažovat výhradně CMOS verzi mikroprocesoru, takže správně by mělo být uváděno označení 80C51 namísto zjednodušujícího 8051 (původní HMOS).
45
