MODUL PRAKTIKUM SISTEM DIGITAL
Oleh : Miftachul Ulum, ST., MT Riza Alfita, ST., MT
PROGRAM STUDI S1 TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS TRUNOJOYO MADURA 2013 - 2014
1
KATA PENGANTAR Puji syukur kami panjatkan kepada Allah SWT, karena atas Rahmat dan Hidayah-Nya kami dapat menyelesaikan Modul Praktikum Sistem Digital. Modul praktikum Sistem Digital bertujuan untuk memadukan antara materi yang didapat pada perkuliahan dengan praktek, sehingga mahasiswa dapat lebih memahaminya dan dapat mengimplementasikan pada dunia kerja. Kami menyadari sepenuhnya bahwa terselesaikannya modul ini berkat dukungan dan bantuan dari semua pihak, untuk itu kami mengucapkan banyak terima kasih atas segala bantuannya. Akhirnya kami berharap mudah-mudahan modul ini dapat diambil manfaatnya demi kemajuan bersama. Amin.
Bangkalan, Februari 2014
Penyusun
2
DAFTAR ISI
Halaman Sampul Kata Pengantar Daftar Isi BAB I. Pengenalan Gerbang Logika Dasar ......................................................
5
1.1. Tujuan Praktikum ........................................................................
5
1.2. Dasar Teori ..................................................................................
5
1.3. Alat dan Bahan ............................................................................
14
1.4. Langkah Percobaan......................................................................
15
1.5. Tugas ...........................................................................................
15
BAB 2. Penyederhanaan Rangkaian Logika Dengan K-MAP ..........................
16
2.1. Tujuan Praktikum ........................................................................
16
2.2. Dasar Teori ..................................................................................
16
2.3. Alat dan Bahan ............................................................................
18
2.4. Langkah-langkah Percobaan .......................................................
18
2.5. Tugas ...........................................................................................
19
BAB 3. Sistem Aritmatika Digital .....................................................................
20
3.1. Tujuan Praktikum ........................................................................
20
3.2. Dasar Teori ..................................................................................
20
3.3. Alat dan Bahan ............................................................................
23
3.4. Langkah-langkah Percobaan .......................................................
24
3.5. Tugas ...........................................................................................
24
BAB 4. Aplikasi Gerbang-gerbang Logika .......................................................
26
4.1. Tujuan Praktikum ........................................................................
26
4.2. Dasar Teori ..................................................................................
26
4.3. Alat dan Bahan ............................................................................
28
4.4. Langkah-langkah Percobaan .......................................................
28
4.5. Tugas ...........................................................................................
28
BAB 5. Aplikasi Gerbang-gerbang Logika 2 ....................................................
29
5.1. Tujuan ..........................................................................................
29
5.2. Dasar Teori ..................................................................................
29
3
5.3. Alat dan Bahan ............................................................................
40
5.4. Langkah-langkah Percobaan .......................................................
40
5.5. Tugas ...........................................................................................
40
BAB 6. Flip-flop ................................................................................................
41
6.1. Tujuan Praktikum ........................................................................
41
6.2. Teori Dasar ..................................................................................
41
6.3. Alat dan Bahan ............................................................................
46
6.4. Tugas ...........................................................................................
46
4
BAB I PENGENALAN GERBANG LOGIKA DASAR
1.1. Tujuan Praktikum Setelah menyelesaikan percobaan ini, diharapkan : 1. Mahasiswa mampu memahami konsep gerbang logika dasar. 2. Mahasiswa mampu merancang dasar-dasar Sistem logika 3. Mahasiswa mampu mengoperasikan modul Sistem logika
1.2. Dasar Teori A.
Konsep Dasar Breadboard Breadboard digunakan untuk pengujian dan eksperimen rangkaian elektronika.
Breadboard sangat baik sekali digunakan karena rangkaian elektronika dengan mudah dirangkai pada breadboard dengan cara menancapkannya di lubang-lubang yang telah tersedia pada breadboard. Breadboard terdiri dari banyak lubang tempat meletakkan komponen.
Gambar 1.1 Breadboard Tampak dari Depan.
Breadboard mempunyai banyak jalur logam yang berfungsi sebagai penghantar/konduktor yang terletak dibagian dalam breadboard. Jalur logam tersebut tersusun seperti pada gambar 1.2. Tiap-tiap lubang seperti pada gambar 1.1 saling terkoneksi seperti jalur pada gambar 1.2. Bila gambar 1.1 diletakkan diatas gambar 1.2 maka akan tampak seperti gambar 1.3.
5
Gambar 1.2 Breadbord Tampak dari Dalam.
Jalur biru biasanya digunakan sebagai jalur untuk menghubungkan rangkaian dengan sumber tegangan (misalnya battery), dan jalur hijau digunakan untuk komponen.
Gambar 1.3 Layout pada BreadBoard
Untuk memudahkan didalam menguji beberapa IC TTL maka Breadboard sudah terpasang menjadi satu dengan soket-soket IC pada modul kit praktikum
B.
Gerbang Transistor Transistor Logic (IC TTL) Selama ini kita hanya mengenal simbol-simbol suatu gerbang logika. Di dalam
prakteknya suatu gerbang-gerbang logika ini dikemas dalam suatu IC (integrated circuits). Banyak sekali kelompok-kelompok IC digital yang terbagi menurut devais pembentuknya maupun spesifikasi cara. IC TTL merupakan perangkat logika yang mempunyai tegangan kerja 4.5 s/d 5.5 volt. Bila batas tegangan ini dilampaui maka, IC akan rusak atau bila kurang IC tidak akan bekerja dangan baik. IC TTL yang telah difibrikasi untung gerbang-gerbang logika dasar antara lain :
6
a.
AND
: 7408
d.
OR
: 7432
b.
NAND
: 7400
e.
NOT
: 7404
c.
NOR
: 7402, 7425, 7427
f.
EX-OR
: 7486
Gerbang AND Gerbang AND adalah suatu gerbang dimana logika outputnya akan 1 jika input logikanya 1 semua. Gerbang AND ini sama saja dengan tanda kali/perkalian Simbol : A B
X = A.B
B A
X = B .A
Gambar 1.4 Gerbang Logika AND Untuk gerbang AND berlaku hukum komutatif (2 input) yaitu : A.B=B.A=X
A
B
Sumber
Gambar 1.5. Hukum Komutatif Gerbang Logika AND Suatu gerbang AND dapat diasumsikan juga seperti suatu rangkaian listrik yang terdiri dari dua saklar yang terhubung secara seri. Jika saklar A dan saklar B dalam keadaan tertutup (Logika 1) maka aliran listrik tersebut akan mengalir dari sumber ke saklar A dan B sehingga ada aliran arus ke lampu akibatnya lampu akan menyala, jika salah satu saklar ( A atau B) dalam keadaan terbuka (logika 0) maka tidak akan ada aliran listrik
7
yang mengalir dan lampu tidak akan menyala, sehingga dapat disimpulkan lampu akan menyala jika saklar A dan B dalam keadaaan tertutup (logika 1) B
A
A.B SAMA
B
A B.A
Gambar 1.6 Aplikasi Gerbang Logika AND Tabel 1.1. Kebenaran Gerbang Logika AND INPUT
OUTPUT
A
B
X=A.B
X=B.A
1
1
1
1
1
0
0
0
0
1
0
0
0
0
0
0
Untuk Gerbang 3 input :
A B C
X=A.B.C
Gambar 1.7. Gerbang Logika AND 3 Input
8
A B
X = (A . B) . C C
A B C
X = A . (B . C)
Gambar 1.8. Hukum Komutatif Pada Gerbang Logika AND Hukum komutatif pada aljabar boole : A . B . C = ( A. B ) . C = A . ( B . C )
9
Tabel 1.2 Tabel Kebenaran Hukum Komutatif pada Gerbang Logika AND INPUT
OUTPUT X = (A . B )
X=A.(B
.C
.C )
0
0
0
1
0
0
0
1
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
1
1
1
1
A
B
C
X=A.B.C
0
0
0
0
0
0
Grafik Keluaran A . B . C = ( A. B ) . C = A . ( B . C )
A B C X
Gambar 1.9 Grafik Keluaran Pada Gerbang Logika AND Gerbang NOT (Inverter) Gerbang logika NOT atau biasa disebut gerbang logika inverter adalah suatu logika yang fungsinya digunakan untuk pembalik, prinsip kerja dari gerbang logika
10
inverter sangat sederhana yaitu jika kita memasukkan logika ”1” pada input maka output/keluarannya akan berlawanan dengan inputnya yaitu 0, dengan kata lain jika kita mempunyai suatu rangkaian dalam keadaaan High dan didalam rangkaian tersebut diberikan inverter maka keluarannya akan menjadi Low Simbol : A
X
Gambar 1.10. Simbol Gerbang Logika NOT Jika kita masukkan dalam suatu program maka persamaannya adalah :
0
If
A=0
Then
A =1
A
A
0 A
1
1
A
Gambar 1.11. Gerbang Logika NOT dengan Input 0 Dari gambar diatas jika suatu rangkaian yang ada diberi sebuah gerbang NOT/ inverter dengan input 0 maka pada outputnya akan bernilai 1 (ON) IF A = 1 THEN A = 0 1
A
A
1 A
0
0
A
11
Gambar 1.12. Gerbang Logika NOT dengan Input 1 Dari gambar diatas jika suatu rangkaian yang ada diberi sebuah gerbang NOT/ inverter dengan input 0 maka pada outputnya akan bernilai 1 (ON)
INPUT
OUTPUT
Gambar 1.13. Diagram Keluaran Gerbang Logika NOT Gerbang NAND Gerbang logika kombinasional NAND merupakan gabungan antara dua gerbang yaitu AND dan NOT/Inverter, gerbang kombinasional NAND juga memiliki struktur logika yang sama dengan gerbang logika dasar AND yang memiliki 2 buah keluaran dan 1 buah output-an A
X X
B
Gambar 1.14. Gerbang AND yang Diberi Inverter Pada Output-nya A
X
Gambar 1.15 Simbol Gerbang Logika NAND Gerbang Logika NAND dapat juga disebut gerbang universal karena dari gerbang inilah kita dapat membuat gerbang-gerbang yang lain seperti NOT, OR dan AND
12
Tabel 1.3. Kebenaran Gerbang Logika NAND INPUT
OUTPUT
A
B
X
0
0
1
0
1
1
1
0
1
1
1
0
Gerbang NOR Gerbang OR adalah suatu gerbang logika yang mempunyai 2 atau lebih masukan/input dan mempunyai 1 outputan. Gerbang OR akan bernilai 1 jika salah satu masukannya ”1”. Simbol dari gerbang logika OR adalah sebagai berikut : A
X
B
Gambar 1.16. Simbol Gerbang Logika OR Output (X) akan bernilai 1 (high) jika salah satu inputnya ( A atau B) bernilai 1, dan gerbang logika OR ini akan bernilai 0 (Low) jika kedua inputan (A dan B) bernilai 0. Berikut disajikan tabel kebenaran untuk gerbang logika OR Tabel 1.4. Kebenaran Gerbang Logika OR INPUT
OUTPUT
A
B
X
0
0
0
0
1
1
1
0
1
1
1
1
13
Exlusive-OR Apabila input A dan B dalam keadaan logika yang sama, maka output Y akan menghasilkan logika 0, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda, maka output akan menjadi logika 1. XOR sebetulnya merupakan variasi dari cara kerja logika OR. Contoh IC TTL gerbang XOR adalah IC 7486.
Gambar 1.17. Simbol Gerbang EX - OR Aplikasi dari proses logika XOR ini dapat dimanfaatkan untuk membandingkan dua buah data, yaitu apabila data-data tersebut mengandung informasi yang persis sama, maka XOR akan memberikan output logika 0. Gerbang EX-NOR Apabila input A dan B ada dalam keadaan logika yang sama, maka output y akan menghasilkan logika 1, sedangkan bila input A dan B ada dalam keadaan logika yang berbeda, maka output akan menjadi logika 0. XNOR bisa juga dikatakan memiliki sifat dari kebalikan XOR. XNOR dan NOR hanyalah berbeda pada langkah ke-empat yaitu apabila A dan B pada logika 1 maka output Y juga 1, bukan 0 seperti pada logika NOR. Contoh IC TTL gerbang XNOR adalah IC 74266.
Gambar 1.18 Gerbang EX-NOR (Exclusive NOR)
1.3. Alat dan Bahan 1. Papan percobaan (White Board) 2. IC 7408 (And), IC7404 (Not), IC 7432 (Or), IC 7400 (Nand), IC 7402 (Nor), IC 7486 (Ex- Or) 3. LED 4. Power Supply 14
5. Kabel penghubung
1.4. Langkah-langkah Percobaan 1. Menguji Setiap gerbang berikut: AND, OR, NOT, NAND, NOR, dan EX-OR, EX-NOR dan membuat tabel kebenarannya. 2. Dengan menggunakan logic circuit, mencoba membuat Sistem seperti pada percobaan berikut ini :
1.5. Tugas 1. Gambarkan bentuk IC dari masing-masing gerbang. 2. Buatlah tabel kebenaran dari setiap gerbang yang diuji. 3. Buatlah tabel dari rangkaian gerbang kombinasi seperti terlihat langkahlangkah percobaan pada no.2. 4. Berilah kesimpulan dari hasil percobaan diatas.
15
BAB II PENYEDERHANAAN RANGKAIAN LOGIKA DENGAN K-MAP
2.1. Tujuan Praktikum Setelah menyelesaikan percobaan ini, diharapkan : 1. Mahasiswa mampu Membuat sebuah Sistem logika sederhana melalui persamaan Boolean dan tabel kebenaran yang diketahui. 2. Mahasiswa mampu menggunakan K-Map untuk memecahkan persoalan desain Sistem sederhana.
2.2. Dasar Teori Peta karnaugh atau karnaugh mapping adalah suatu metode yang digunakan untuk menyederhanakan suatu persamaan yang ada pada suatu aljabar Boole. Adapun tahapan dalam menggunakan suatu peta karnaugh adalah : 1. Buat tabel kebenaran sehingga kita dapat melihat input maupun output yang selanjutnya dapat kita masukkan dalam peta karnaugh. 2. Input dan output yang ada di dalam tabel kebenaran kita masukkan dalam peta karnaugh. Contoh : Tabel 2.1 Peta Karnaugh INPUT
OUTPUT
A
B
Y
0
0
a
0
1
b
1
0
c
1
1
d
Misalkan kita mempunyai tabel kebenaran seperti diatas maka kita dapat memasukkan nilai yang ada pada tabel tersebut ke dalam peta karnaugh.
16
INPUT A
OUTPUT
B
Y
0
0
a
0
1
b
1
0
c
1
1
d
B
0
1
0
a
b
1
c
d
A
Gambar 2.1 Peta Karnaugh Misalkan : Suatu rangkaian digital terdiri dari rangkaian gerbang logika, input dan output dari gerbang tersebut menghasilkan tabel kebenaran sebagai berikut
A
Rangkaian Logika
B
Y
INPUT
OUTPUT
INPUT
OUTPUT
A
B
Y
0
0
1
0
1
1
1
0
0
1
1
0 A=0 B=0
INPUT A
A=0 B=1
OUTPUT
B
Y
0
0
1
0
1
1
1
0
0
1
1
0
B
0
1
0
1
1
1
0
0
A
A=0 B=0 A=0 B=0
Atau bisa dibuat tabel sebagai berikut : 17
INPUT
OUTPUT
A
B
Y
0
0
a
0
1
b
1
0
c
1
1
d
B
B
A
a
b
A
c
d
Gambar 2.2. Penjabaran Peta Karnaugh Sehingga peta karnaugh diatas dapat kita ubah menjadi : Y
= A.B + A.B = A (B B) = A .1 = A
Peta Karnaugh 4 Input CD CD AB AB AB AB
AB AB
Gambar 2.3. Peta Karnaugh 4 Inputan
2.3. Alat dan Bahan 1. Modul rangkaian logika 2. Kabel 3. Breadboard 4. Power supply 2.4. Langkah – Langkah Percobaan
18
1. Menyederhanakan
persamaan berikut ini dengan menggunakan K-map,
menggambarkan Sistemnya dan membuat table kebenarannya. F = X . Y . Z X . Y . Z X .Y . Z X .Y . Z 2. Merangkai gambar dibawah ini pada modul Sistem logika dan menuliskan tabel kebenarannya.
2.5. Tugas 1. Dari persamaan logika pada langkah-langkah percobaan (1) buatlah tabel kebenarannya, dengan menggunakan peta K-Map dapatkan persamaan dan rangkaian logika sederhannya. 2. Selesaikan rangkaian logika pada percobaan diatas (2). 3. Berilah kesimpulan dari percobaan diatas.
19
BAB III SISTEM ARITMATIKA DIGITAL
3.1.Tujuan Praktikum Setelah menyelesaikan percobaan ini diharapkan : 1.Mahasiswa mampu memahami sistem aritmetika digital : adder 2.Mahasiswa mampu mendesain sistem adder
3.2.Dasar Teori A. Penyederhanaan Half Adder dengan Peta K-Map K-Map untuk Sum :
Rangkaian Logikanya :
B A
0
1
0
0
1
1
1
0
Persamaan yang diperoleh : Sum ABAB AB
K-Map untuk Cout :
Rangkaian Logikanya :
B A
0
1
0
0
0
1
0
1
Persamaan yang diperoleh : Cout = A . B
B. Penyederhanaan Full Adder dengan Peta K-Map :
20
Peta K-Map Sum B Cin A 0 1
00
01
11
10
0 1
1 0
0 1
1 0
Persamaan yang diperoleh : F = A.B Cin + A.B Cin + A.B Cin + A.B Cin
Gambar 3.1. Rangkaian Logika
Persamaan diatas dapat kita sederhanakan dengan menggunakan Metode Aljabar Boole, sehingga di dapat : Sum
A B Cin A B C in A B C in A B C A ( B Cin B C in ) A ( B C in B Cin ) A ( B Cin ) A ( B Cin ) A ( B Cin ) A ( B Cin ) AB Cin
Rangkaian Logikanya :
21
Tabel 3.1. Tabel Kebenaran Input
Output
A
B
Cin
Sum
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Peta K-Map Cout B Cin A
00
01
11
10
0
0
0
1
0
1
0
1
1
1
Persamaan untuk Cout :
B Cin A Cin A B Cout Rangkaian Logika untuk Cout;
22
Gambar 3.2. Logika Count
Penyederhanaan dengan Aljabar Boole: Cout Cin ( B A ) A B
Gambar 3.3. Rangkaian Logika dengan Aljabar Boole
Tabel kebenaran : Input
Output
A
B
Cin
Cout
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
3.3.Alat dan Bahan
23
1. Modul Sistem logika 2. Kabel 3. Breadboard 4. Power Supply 3.4.Langkah-langkah Percobaan 1. Dengan menggunakan modul Sistem logika, mengimplementasikan
Sistem
half adder, seperti pada gambar dibawah ini dan membuat tabel kebenaranya.
2.
Seperti gambar prosedur 1,mengimplementasikan Sistem full adder, seperti pada gambar dibawah ini dan membuat table kebenarannya.
3.5.Tugas 1. Rangkailah rangkaian logika pada langkah-langkah percobaan kemudian dapatkan tabbel kebenarannya.
24
2. Sederhanakan dengan menggunakan peta K-Map. 3. Dapatkan rangkain logika sederhananya serta tabel kebenaranya. 4. Ulangilah untuk langkah percobaan yang ke-2. 5. Berilah kesimpulan dari percobaan diatas.
25
BAB IV APLIKASI GERBANG-GERBANG LOGIKA
4.1. Tujuan Praktikum Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu : 1.Memahami sifat universal dari gerbang NAND dan NOR. 2.Mengkonversikan sebuah Sistem logika yang terdiri dari bermacam-macam gerbang menjadi terdiri dari NAND saja atau NOR saja.
4.2. Dasar Teori Gerbang NOR Gerbang NOR (NOT OR) merupakan gabungan dari gerbang OR dan NOT. Keluaran gerbang ini berkebalikan terhadap keluaran gerbang OR. Gerbang NOR dapat dibentuk dengan menambahkan gerbang NOT dibagiuan keluaran gerbang OR. Tenda lingakaran kecil dikeluaran gerbang NOR menandakan bahwa telah digabungkan gerbang NOT pada gerbang aslinya. Notasi boole untuk gerbang NOR adalah tanda + diikuti dengan pemberian garis diatasnya. A yang di-NOR-kan dengan B dinotasikan A B .
A
B
X A B
0
0
1
0
1
0
1
0
0
1
1
0
Gerbang NOR disebut gerbang universal karena dari gerbang ini dapat dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.
26
Adanya sifat universal dari gerbang NOR menjadikan banyak gerbang logika yang dapat diwakili oleh gerbang NOR.
Gerbang NAND Gerbang NAND (NOT-AND) merupakan gabungan dari gerbang AND dan NOT. Keluaran gernag ini berkebalikan terhadap keluaran gerbang AND. Gerbang NAND dapat dibentuk dengan menambahkan gerbang NOT dibagiuan keluaran gerbang AND. Tenda lingakaran kecil dikeluaran gerbang NAND menandakan bahwa telah digabungkan gerbang NOT pada gerbang aslinya. Notasi boole untuk gerbang NAND adalah tanda kali diikuti dengan pemberian garis diatasnya. A yang di-NAND-kan dengan B dinotasikan A B
A
B
X A B
0 A
0
1
0
1
1
1
0
1
1
1
0
Gerbang NAND disebut gerbang universal karena dari gerbang ini dapat dibentuk fungsi beberapa gerbang yang lain, misalnya NOT, OR, AND.
27
4.3. Alat dan Bahan 1. Modul Sistem logika 2. Kabel 3. Breadboard 4. Power Supply
4.4. Langkah-langkah Percobaan 1. Pada modul, mengimplementasikan rangkaian dibawah ini. 2. Membuat tabel kebenaran dan menentukan fungsi apakah rangkaian tersebut. 3. Membuat rangkaian yang terdiri dari gerbang AND, OR dan NOT. Membuktikan kebenarannya jika diketahui persamaan : Y=A.B + A.B
4.5. Tugas 1. Dari persamaan logika Y = A . B + A . B, kemudian membuat rangkaiannya dengan hanya menggunakan gerbang NAND saja. 2. Dari persamaan logika Y = A . B + A . B, kemudian membuat rangkaiannya dengan hanya menggunakan gerbang NOR saja. 3. Berilah kesimpulan dari percobaan diatas.
28
BAB V APLIKASI GERBANG-GERBANG LOGIKA 2
5.1.
Tujuan Praktikum Setelah menyelesaikan percobaan ini, mahasiswa diharapkan mampu : 1. Memahami prinsip kerja dari rangkaian Encoder dan Decoder 2. Mendisain rangkaian Encoder dan Decoder dari gerbang-gerbang logika 3. Memahami prinsip kerja rangkaian Multiplexer 4. Mendisain rangkaian Multiplexer dari gerbang-gerbang logika
5.2.
Dasar Teori A. IC Decoder ( 74LS154 )
29
Tabel kebenaran Decoder INPUTS
OUTPUTS
G1
G2
D
C
B
A
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
L
H
X
X
X
X
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
X
X
X
X
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
X
X
X
X
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
L
L
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
L
H
L
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
L
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
L
L
L
H
L
L
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
L
L
L
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
L
L
L
H
H
L
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
L
L
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
L
L
H
L
L
L
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
L
L
H
L
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
L
L
H
L
H
L
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
L
L
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
H
L
L
H
H
L
L
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
H
L
L
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
H
L
L
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
H
L
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
L
Ket
: H = High Level, L = Low Level, X = Don’t Care
Dari tabel kebenaran di atas, jika menggunakan bentuk POS (Product Of Sum), di mana L = 0 dan H = 1.
30
Rangkaian Decoder
B. IC Encoder ( 74LS148 )
31
Tabel kebenaran Encoder INPUTS
OUTPUTS
E1
I7
I6
I5
I4
I3
I2
I1
I0
A2
A1
A0
GS
E0
H
X
X
X
X
X
X
X
X
H
H
H
H
H
L
H
X
X
X
X
X
X
H
H
H
H
H
L
L
X
X
X
X
X
X
X
L
L
L
L
L
H
L
X
X
X
X
X
X
L
H
L
L
H
L
H
L
X
X
X
X
X
L
H
H
L
H
L
L
H
L
X
X
X
X
L
H
H
H
L
H
H
L
H
L
X
X
X
L
H
H
H
H
H
L
L
L
H
L
X
X
L
H
H
H
H
H
H
L
H
L
H
L
X
L
H
H
H
H
H
H
H
H
L
L
H
L
L
H
H
H
H
H
H
H
H
H
H
L
H
Karnaugh map dari tabel kebenaran di atas tidak mungkin untuk di gambar karena ada 8 input.
32
Rangkaian Encoder
C. IC Multiplexer ( 74LS151 )
33
Tabel Kebenaran INPUT STROBE S
SELECT C B A
OUTPUT
D1 X
D2 X
D3 X
D4 X
D5 X
D6 X
D7 X
Y
W
L
H
H
X
X
X
D0 X
L
L
L
L
L
X
X
X
X
X
X
X
L
H
L
L
L
L
H
X
X
X
X
X
X
X
H
L
L
L
L
H
X
L
X
X
X
X
X
X
L
H
L
L
L
H
X
H
X
X
X
X
X
X
H
L
L
L
H
L
X
X
L
X
X
X
X
X
L
H
L
L
H
L
X
X
H
X
X
X
X
X
H
L
L
L
H
H
X
X
X
L
X
X
X
X
L
H
L
L
H
H
X
X
X
H
X
X
X
X
H
L
L
H
L
L
X
X
X
X
L
X
X
X
L
H
L
H
L
L
X
X
X
X
H
X
X
X
H
L
L
H
L
H
X
X
X
X
X
L
X
X
L
H
L
H
L
H
X
X
X
X
X
H
X
X
H
L
L
H
H
L
X
X
X
X
X
X
L
X
L
H
L
H
H
L
X
X
X
X
X
X
H
X
H
L
L
H
H
H
X
X
X
X
X
X
X
L
L
H
L
H
H
H
X
X
X
X
X
X
X
H
H
L
Rangkaian Multiplexer
34
D. IC Demultiplexer ( 74LS138 )
35
Tabel Kebenaran
E1 H X X L L L L L L L L
E2 X H X L L L L L L L L
INPUTS E3 A0 A1 X X X X X X L X X H L L H H L H L H H H H H L L H H L H L H H H H
A2 X X X L L L L H H H H
O0 H H H L H H H H H H H
O1 H H H H L H H H H H H
O2 H H H H H L H H H H H
OUTPUTS O3 O4 O5 H H H H H H H H H H H H H H H H H H L H H H L H H H L H H H H H H
O6 H H H H H H H H H L H
O7 H H H H H H H H H H L
Rangkaian Logika
36
E. IC Binary Code Desimal ( BCD )
37
Tabel Kebenaran
D
C
B
A
LT
BI
RBI
Play
X
X
X
X
X
L
X
Off
X
X
X
X
H
L
L
Off
L
L
L
L
H
H
H
0
L
L
L
H
H
H
H
1
L
L
H
L
H
H
H
2
L
L
H
H
H
H
H
3
L
H
L
L
H
H
H
4
L
H
L
H
H
H
H
5
L
H
H
L
H
H
H
6
L
H
H
H
H
H
H
7
H
L
L
L
H
H
H
8
H
L
L
H
H
H
H
9
H
L
H
L
H
H
H
H
L
H
H
H
H
H
H
H
L
L
H
H
H
H
H
L
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
Off
38
Rangkaian Logika
39
5.3.
Alat dan Bahan 2. Modul Sistem logika 2. Kabel 3. Breadboard 4. Power
5.4. Langkah-langkah Percobaan A. Percobaan Decoder dan Encoder 1. Membuat tabel kebenaran dari sebuah Decoder 4 x 16, kemudian menentukan outputnya. Dari hasil masing - masing outputnya, kemudian menentukan persamaan logikanya. Membuat rangkaian logika Decodernya dan menentukan kebenaran dari rangkaian yang Anda buat tersebut. 2. Membuat tabel kebenaran dari sebuah Encoder 10 x 4, kemudian menentukan outputnya. Dari hasil masing - masing output kemudian menentukan persamaan logikanya. Membuat rangkaian Encodernya dan menentukan kebenaran rangkaian yang Anda buat.
B. Percobaan Multiplexer 1. Membuat tabel kebenaran untuk Multiplexer yang melayani 4 data yang berbeda. Menentukan berapa select line yang harus digunakan dan menentukan outputnya. 2. Berdasarkan output yang telah diperoleh, kemudian menentukan persamaan logikanya. Membuat rangkaian Multiplexer dan menentukan kebenaran dari rangkaian yang telah Anda buat.
5.5. Tugas 1. Rangkailah rangkaian diatas, baik decoder, encoder dan multiplexer serta dapatkan table kebenarannya. 2. Berilah kesimpulan dari percobaan diatas.
40
BAB 6 FLIP - FLOP 6.1. Tujuan Praktikum 1.
Mengenal, mengerti dan memahami operasi dasar rangkaian Flip-Flop.
2.
Mengenal berbagai macam IC Flip-Flop.
6.2. Teori Dasar Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena FF merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam keadaan tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu masukan pemicu. Berikut ini akan diuraikan secara singkat tentang berbagai tipe FF Flip-Flop SR Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.
S
R
Qn+1
0
1
1
1
0
0
1
1
Qn
0
0
Dont Care
Gambar 6.1. FF SR dari Gerbang NAND
41
S
R
Qn+1
0
1
0
1
0
1
0
0
Qn
1
1
Dont Care
Gambar 6.2. FF SR dari Gerbang NOR Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat keluaran Q = 0 dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND dapat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R = 0. Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S = 1 dan mereset dengan memberi nilai R = 1. Gambar 6.3 berikut ini melukiskan keluaran dari FF SR dengan menggunakan gerbang NAND.
Gambar 6.3. Sinyal Keluaran Pada FF SR Flip Flop SR Terlonceng FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau NAND untuk masukan pemicu yang disebut dengan sinyal clock (ck).
42
Gambar 6.4. FF Terlonceng dari NAND ck
S
R
A
B
Qn+1
0
0
0
1
1
Qn
0
0
1
1
1
Qn
0
1
0
1
1
Qn
0
1
1
1
1
Qn
1
0
0
1
1
Qn
1
0
1
1
0
0
1
1
0
0
1
1
1
1
1
0
0
Dont care
43
Gambar 6.5. FF Terlonceng dari NOR ck
S
R
a
b
Qn+1
0
0
0
0
0
Qn
0
0
1
0
0
Qn
0
1
0
0
0
Qn
0
1
1
0
0
Qn
1
0
0
0
0
Qn
1
0
1
0
1
0
1
1
0
1
0
1
1
1
1
1
1
Dont care
Dari tabel kebenaran kedua rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q.
Gambar 6.6. Hubungan Antara Q dengan S,R dan Clock Flip – Flop Data
44
Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan FF terlonceng sebagai berikut:
Gambar 6.7. a) Rangkaian FF-Data, b) Tabel Kebenaran, c) Penundaan pulsa Dari gambar 6.7 tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu. Flip – Flop JK FF JK mempunyai masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF-SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock seperti yang ditunjukkan pada gambar 6.8.
Gambar 6.8. Rangkaian FF JK
Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang dicacah, dan
45
masukan J serta K adalah masukan yang mengendalikan FF itu. Cara kerja dari FF-JK adalah sebagai berikut : 1. Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya. 2. Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah). 3. Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi). 4. Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba. 6.3. Alat dan Bahan -
Modul Perangkat Praktikum Rangkaian Digital
-
IC-TTL 7400, IC-TTL 7402, IC-TTL 7408
-
IC-TTL 7474 dan 7475 (FF-Data), IC-TTL 7473 dan 7476 (FF-JK)
-
Kabel-kabel penghubung
6.4. Tugas 1. Terangkan dengan singkat tentang kerja Flip-Flop SR dan Flip-Flop Master Slave. Apa beda antara Flip-Flop Master Slave ini dengan Flip-Flop JK? 2. Gambarkan rangkaian Flip-flop di dalam IC TTL 7473, 7474, 7475, dan 7476? 3. Flip-flop T dapat dibangun dari Flip-Flop JK dengan menetapkan J=1, dan K=1. Jika clock nya berupa kotak periodik, gambarkan pulsa keluarannya! A. Percobaan Pertama 1. Pastikan catu daya dalam posisi OFF. Pasangkan IC TTL 7402 (NOR) pada projectboard. Pasangkan kabel untuk memberi catu daya pada IC tersebut. 2. Susun rangkaian seperti pada gambar 6.10. Sinyal-sinyal masukan dihubungkan dengan saklar-saklar masukan, dan sinyal-sinyal keluaran dengan peraga LED. 3. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.
46
4. Variasikan nilai masukan A dan B berurutan seperti yang tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 5. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan melepas rangkaian.
Gambar 6.10. Rangkaian Percobaan 1 A
B
D1
D2
0
1
.............
.............
0
0
.............
.............
1
0
.............
.............
0
0
.............
.............
0
1
.............
.............
1
1
.............
.............
6. Gambarkan diagram waktu dari hasil yang diperoleh !
Percobaan Kedua 1. Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7402 dan IC TTL 7408 (AND) pada projectboard. 2. Pasangkan kabel untuk memberi catu daya pada masing-masing IC tersebut (catu daya tetap pada posisi OFF).
47
3. Susun rangkaian seperti pada gambar 5.11. Sinyal-sinyal masukan (clock = CK, dan data = D) dihubungkan pada saklar-saklar masukan, dan sinyal keluaran F1 dan F2 pada peraga LED. 4. Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya. 5. Variasikan nilai masukan CK dan D berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan. 6. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah disusun.
Gambar 6.11. Rangkaian Percobaan 2 CK
D
F1
F2
1
1
............
............
0
1
............
............
0
0
............
............
1
0
............
............
1
1
............
............
1
0
............
............
0
0
............
............
0
1
............
............
7. Gambarkan diagram waktu dari hasil yang diperoleh !
48
Percobaan Ketiga Dalam IC TTL 7474 terdapat dua buah FF Data. 1.
Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7474 pada projectboard.
2.
Pasangkan kabel catu daya, pin 7 pada ground, dan pin 14 pada Vcc.
3.
Satukan clock untuk kedua FF (1C dan 2C) kemudian sambungkan clock tersebut dengan sinyal masukan ujung kiri. Sebut sinyal ini dengan sinyal Clk.
4.
Hubungkan pin-pin clear dengan Vcc agar sinyal clear tidak aktif.
5.
Hubungkan pin-pin preset kedua FF, kemudian hubungkan pada sinyal masukan paling kanan. Sinyal ini berada pada posisi 0.
6.
Hubungkan sinyal masukan D0 dengan saklar masukan kedua dari kiri, dan sinyal masukan D1 dengan saklar ketiga dari kiri.
7.
Hubungkan sinyal-sinyal keluaran Q0, Q1, Q2, dan Q3 dengan peraga LED.
8.
Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya, dan geserkan posisi preset pada posisi 1.
9.
Variasikan nilai masukan Clk, D0, dan D1 berurutan seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan.
10. Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas rangkaian yang telah tersusun.
49
Gambar 6.12. Konfigurasi Pin IC 7474 Clk
1D
2D
1Q
1P
2Q
2P
0
1
1
........
........
........
........
0
0
0
........
........
........
........
1
0
1
........
........
........
........
1
1
0
........
........
........
........
1
0
1
........
........
........
........
0
1
0
........
........
........
........
0
0
1
........
........
........
........
0
0
0
........
........
........
........
1
1
1
........
........
........
........
11. Gambarkan diagram waktu untuk masing – masing FF !
50
Percobaan Keempat Dalam IC TTL 7475 terdapat empat buah FF Data. 1.
Pastikan catu daya dalam posisi OFF, pasangkan IC TTL 7475 pada projectboard.
2. Pasang kabel catu daya, pin 5 pada Vcc dan pin ke 12 pada ground. 3.
Hubungkan kedua clock IC 7475 kemudian sambungkan clock tersebut dengan sinyal masukan ujung kiri.
4.
Hubungkan masukan 1D, 2D, 3D dan 4D berturut-turut pada saklar masukan.
5.
Hubungkan sinyal-sinyal keluaran 1Q, 2P, 3P, dan 4Q pada peraga LED.
6.
Mintalah kepada pembimbing praktikum untuk memeriksa rangkaian yang disusun. Jika rangkaian sudah benar, hidupkan catu dayanya.
7.
Variasikan nilai masukan Clk, 1D, 2D, 3D dan 4D seperti tertera pada tabel, dan amati keluarannya. Tuliskan hasil pengamatan pada tabel yang telah disediakan.
8.
Minta kepada pembimbing praktikum untuk memeriksa data yang diperoleh. Jika data sudah benar, matikan catu daya dan lepas semua rangkaian yang tersusun.
Clk
D0
D1
D2
D3
Q0
Q1
Q2
Q3
0
1
1
1
1
........
........
........
........
0
0
0
0
0
........
........
........
........
1
0
1
0
1
........
........
........
........
1
1
0
1
0
........
........
........
........
1
0
1
0
1
........
........
........
........
0
1
0
1
0
........
........
........
........
0
0
1
0
1
........
........
........
........
51
0
0
0
0
0
........
........
........
........
1
1
1
1
1
........
........
........
........
52
DAFTAR PUSTAKA
Leach,Maluino,(1994).Computer Digital.jakarta
Tikhem,Roger L,(1995).Elektronika Digital.jakarta
Kurniawan,Freedy,(1998).Sistem Digital Konsep dan Aplikasi.Jakarta
Sumarna.Elektronika Konsep Dasar dan Aplikasinya.Jakarta:Graha Ilmu
53
