Fakulta elektrotechnick Katedra 0 0 dic techniky. Vyu 0 6it programovateln ho pole pro 0 0 zen

ˇ ´ vysoke ´ uc ˇen´ı technicke ´ v Praze Cesk e ´ Fakulta elektrotechnicka ˇ´ıdic´ı techniky Katedra r

´ RSK ˇ ´ PRACE ´ BAKALA A Vyuˇ zit´ı programovateln´ eho pole pro ˇ r´ızen´ı bezkart´ aˇ cov´ ych motor˚ u

Praha, 2011

Vypracoval: Vladim´ır Burian Vedouc´ı práce: Ing. Pavel P´ıˇsa, Ph.D.

i

Podˇ ekov´ an´ı Na tomto m´ıstˇe bych chtˇel pˇredevˇs´ım velmi podˇekovat mému vedouc´ımu bakaláˇrské práce panu Ing. Pavlu P´ıˇsovi, Ph.D. za ochotu, cenné rady, vˇecné pˇripom´ınky a trpˇelivost v pr˚ ubˇehu jej´ıho ˇreˇsen´ı.

ii

Abstrakt Bakaláˇrská práce se zab´ yvá ˇr´ızen´ım bezkartáˇcov´ ych motor˚ u pomoc´ı programovateln´ ych hradlov´ ych pol´ı. Nejvyˇsˇs´ı u ´roveˇ n ˇr´ızen´ı zajiˇst’uje syntetizovan´ y mikrokontrolér pˇredevˇs´ım s knihovnou PXMC pro ˇr´ızen´ı motor˚ u, jeˇz byla vyvinuta ve firmˇe PiKRON. Komunikace s nadˇrazen´ ym systémem prob´ıhá po standardn´ı sériové lince RS232 v jednoduchém textovém protokolu. Na nejniˇzˇs´ı u ´rovni samoˇcinnˇe provád´ı komutaci k tomu navrˇzen´ y syntetizovan´ y hardware, jeˇz je ˇr´ızen nadˇrazen´ ym mikrokontrolérem. Implementována je komutace modifikovan´ ym sinusov´ ym signálem, ale návrh svou koncepc´ı umoˇzn ˇuje doplnˇen´ı proudov´ ymi regulátory a momentov´ ym ˇr´ızen´ım. Kromˇe samotné implementace je v práci také obecnˇe rozebrán princip funkce bezkartáˇcového motoru a moˇznosti jeho ˇr´ızen´ı. Následuje popis architektury hradlov´ ych pol´ı firmy Xilinx, jeˇz byli pˇri realizaci pouˇzity. Nechyb´ı ani ˇcást vˇenovaná popisu v´ yvojov´ ych nástroj˚ u, postupu v´ yvoje a jazyk˚ um k nˇemu urˇcen´ ym.

Abstract The bachelor thesis presents control of brush-less DC motors with use of field programmable gate arrays – FPGA. The highest level of control is handled by softcore MCU running PXMC motion control library developed in PiKRON. MCU communicates with master system through a standard serial line RS232 using simple text-based and human-readable protocol. At the bottom level there is synthesized hardware doing motor commutation and being controlled by MCU. Method of modified sine wave commutation is implemented, but the design is proposed to be simply extensible by current controllers and so torque control. Beside of implementation there is described general operation of BLDC motors and basic principles of their control. Description of Xiling FPGA, which was used to implement design, is following. Few sections are also intended for development tools, synthesis process and hardware description languages.

iii

Obsah ´ 1 Uvod

1

2 Bezkart´ aˇ cov´ e motory

3

2.1

Rozbor funkce . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

5

2.2

Metody ˇr´ızen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8

2.2.1

Bloková komutace . . . . . . . . . . . . . . . . . . . . . . . . . . .

8

2.2.2

Bezsenzorová komutace . . . . . . . . . . . . . . . . . . . . . . . .

9

2.2.3

Komutace sinusov´ ym signálem . . . . . . . . . . . . . . . . . . . .

10

2.2.4

Modifikovaná sinusovka . . . . . . . . . . . . . . . . . . . . . . . .

10

2.2.5

Momentové ˇr´ızen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . .

11

3 FPGA Xilinx 3.1

3.2 3.3

3.4

3.5

14

Struktura architektury . . . . . . . . . . . . . . . . . . . . . . . . . . . .

14

3.1.1

Konfigurovatelné logické bloky – CLB . . . . . . . . . . . . . . . .

14

3.1.2

Ostatn´ı bloky . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

17

3.1.3

Propojovac´ı s´ıtˇe . . . . . . . . . . . . . . . . . . . . . . . . . . . .

17

V´ yvojové nástroje . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

18

3.2.1

. . . . . . . . . . . . . . . . . . . . . . . . . .

18

Jazyk VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

20

3.3.1

Pouˇzit´ı resetu . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

20

3.3.2

Nedefinované stavy . . . . . . . . . . . . . . . . . . . . . . . . . .

22

Pamˇeti . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

23

3.4.1

Druhy pamˇet´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

23

3.4.2

Zp˚ usoby vytvoˇren´ı . . . . . . . . . . . . . . . . . . . . . . . . . .

24

3.4.3

Nástroj data2mem . . . . . . . . . . . . . . . . . . . . . . . . . .

25

Pˇrehled souˇca´stek . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

25

Proces syntetizace

iv

4 Syntetizovan´ y mikrokontrol´ er 4.1

4.2

27

V´ ybˇer syntetizovaného mikrokontroléru . . . . . . . . . . . . . . . . . . .

28

4.1.1

Plasma . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

28

4.1.2

OpenMSP430 . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

29

Pouˇzit´ı mikrokontroléru openMSP430 . . . . . . . . . . . . . . . . . . . .

30

4.2.1

Datová a programová sbˇernice . . . . . . . . . . . . . . . . . . . .

30

4.2.2

Perifern´ı sbˇernice . . . . . . . . . . . . . . . . . . . . . . . . . . .

30

4.2.3

Sbˇernice Wishbone . . . . . . . . . . . . . . . . . . . . . . . . . .

32

5 Implementace hardwaru 5.1

5.2

5.3

5.4

33

Rozhran´ı mikrokontroléru a regulaˇcn´ı smyˇcky . . . . . . . . . . . . . . .

33

5.1.1

Moˇzné alternativy . . . . . . . . . . . . . . . . . . . . . . . . . . .

33

5.1.2

Zvolené ˇreˇsen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

35

Implementace na nejvyˇsˇs´ı u ´rovni . . . . . . . . . . . . . . . . . . . . . . .

35

5.2.1

Entita mcc exec . . . . . . . . . . . . . . . . . . . . . . . . . . . .

37

5.2.2

Ostatn´ı entity . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

38

Regulaˇcn´ı smyˇcka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

39

5.3.1

Entita mcc master . . . . . . . . . . . . . . . . . . . . . . . . . .

40

5.3.2

Entita sequencer . . . . . . . . . . . . . . . . . . . . . . . . . . .

41

5.3.3

Ostatn´ı entity . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

41

Vlastnosti v´ ysledného návrhu . . . . . . . . . . . . . . . . . . . . . . . .

42

6 Implementace Softwaru 6.1

44

Pˇreklad programu . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

44

6.1.1

Knihovna PXMC . . . . . . . . . . . . . . . . . . . . . . . . . . .

45

6.1.2

Generátor komutaˇcn´ıch profil˚ u. . . . . . . . . . . . . . . . . . . .

46

7 Z´ avˇ er

47

A Pouˇ zit´ e softwarov´ e projekty

I

B Obsah pˇ riloˇ zen´ eho CD

II

v

Kapitola 1 ´ Uvod Elektrické pohony jsou nezbytnou souˇca´sti mnoha stroj˚ u, robot˚ u a dalˇs´ıch zaˇr´ızen´ı. Stejnˇe jako ostatn´ı komponenty i motory jsou ˇcasto peˇclivˇe vyb´ırány podle druhu c´ılové aplikace, prostˇred´ı a povaze provozu a dalˇs´ıch kritéri´ı. Mezi moˇzn´ ymi alternativami zauj´ımaj´ı bezkartáˇcové motory pevné m´ısto pro mnohé své v´ yjimeˇcné vlastnosti. Avˇsak mnoˇzstv´ı v´ yhod, které nám pˇrináˇs´ı, je vyváˇzeno nˇekter´ ymi nev´ yhodami. Stejnosmˇerné bezkartáˇcové motory spadaj´ı do skupiny tzv. elektronicky komutovan´ ych motor˚ u. A právˇe nutnost a relativn´ı sloˇzitost zajiˇstˇen´ı komutace elektronicky je ˇcasto zmiˇ novanou nev´ yhodou. Nicménˇe i tato nev´ yhoda nemus´ı b´ yt ve v´ ysledku nev´ yhodou protoˇze nám naopak dovoluje implementovat ˇr´ızen´ı dokonalejˇs´ı tam, kde je ho potˇreba, a dále t´ım vlastnosti pohonu oproti ostatn´ım moˇznostem vylepˇsit. Implementace elektronické komutace je pro bezkartáˇcové motory kl´ıˇcová. Pokud má motor slouˇzit jako servopohon, pak vyˇzaduje pouˇzit´ı v´ ypoˇcetn´ı techniky a periodické a velmi ˇcasté vykonáván´ı stejné posloupnosti akc´ı. Dnes je jejich ˇr´ızen´ı nejˇcastˇeji realizováno v jednoˇcipov´ ych mikropoˇc´ıtaˇc´ıch, které maj´ı integrovány periferie poskytuj´ıc´ı PWM v´ ystupy a v nˇekter´ ych pˇr´ıpadech i vstupy pro vyhodnocen´ı signál˚ u inkrementáln´ıch rotaˇcn´ıch kodér˚ u. Tedy vˇse potˇrebné pro rozumné polohové ˇr´ızen´ı bˇeˇzn´ ych bezkartáˇcov´ ych motor˚ u. Bohuˇzel poˇcet dostupn´ ych integrovan´ ych periféri´ı je vˇetˇsinou postaˇcuj´ıc´ı k obsluze pouze jediného motoru. Moˇznost´ı, jak rozˇs´ıˇrit poˇcet ˇr´ızen´ ych motor˚ u jedn´ım mikropoˇc´ıtaˇcem, je napˇr. pˇripojen´ı dodateˇcn´ ych extern´ıch periferi´ı. Jako jiné, zaj´ımavé ˇreˇsen´ı se jev´ı implementace tˇechto periféri´ı v programovatelném hradlovém poli, pˇriˇcemˇz by hradlové pole mohlo pˇrevz´ıt celou ˇca´st stále se opakuj´ıc´ıho procesu komutace i pro nˇekolik motor˚ u a zmenˇsit tak zat´ıˇzen´ı mikropoˇc´ıtaˇce, kter´ y by se poté mohl intenzivnˇeji vˇenovat ˇr´ızen´ı na vyˇsˇs´ıch u ´rovn´ıch, plánován´ı pohybu, komunikaci s nadˇrazen´ ymi systémy apod. Právˇe touto alternativou se zab´ yvá následuj´ıc´ı práce. 1

´ KAPITOLA 1. UVOD

2

V prvn´ı kapitole je rozebrána funkce bezkartáˇcov´ ych motor˚ u a bˇeˇzné zp˚ usoby jejich ˇr´ızen´ı. V kapitole druhé jsou pak rozebrány funkce a moˇznosti hradlov´ ych pol´ı firmy Xilinx. Taktéˇz jsou pˇredstaveny v´ yvojové nástroje, postup syntetizace hardwaru, jazyky pro jeho popis a nˇekolik rad, které je dobré pˇri návrhu znát. Posledn´ı dvˇe kapitoly se vˇenuj´ı implementaci hardwaru a softwaru. Popis implementace se v ˇzádném pˇr´ıpadˇe nesnaˇz´ı b´ yt vyˇcerpávaj´ıc´ı, ale mˇel by b´ yt dostateˇcn´ y k pochopen´ı fungovan´ı celého projektu. D˚ uraz je kladen sp´ıˇse na vysvˇetlen´ı celkové koncepce, nast´ınˇen´ı moˇznost´ı, které se pˇri implementaci nab´ız´ı, jejich porovnán´ı a zd˚ uvodnˇen´ı volby.

Kapitola 2 Bezkart´ aˇ cov´ e motory Na obrázku 2.1 m˚ uˇzeme vidˇet ˇrez stejnosmˇern´ ym bezkartáˇcov´ ym motorem z katalogu firmy Maxon [9]. Minimáln´ım, obecn´ ym základem, kter´ y charakterizuje tuto tˇr´ıdu motor˚ u, je stator (tˇelo motoru) nesouc´ı statorové vinut´ı, jeˇz je pˇr´ımo ˇr´ızeno ˇr´ıdic´ı jednotkou, a rotor s permanentn´ım magnetem. Interakc´ı mezi vinut´ım a permanentn´ım magnetem vzniká toˇciv´ y moment. (Nutno podotknout, ˇze ne vˇzdy je vnˇejˇs´ı ˇca´st´ı motoru stator. Existuj´ı i konstrukce, kde je vnˇejˇs´ı ˇcást tvoˇrena rotorem. Tyto se vyznaˇcuj´ı vˇetˇs´ım kroutic´ım momentem a vˇetˇs´ım momentem setrvaˇcnosti. Jsou tedy vhodnˇejˇs´ı do aplikac´ı, kde se vyˇzaduje sp´ıˇse stabiln´ı rychlost otáˇcen´ı, pˇr´ıpadnˇe kde je vhodn´ y jejich charakteristick´ y diskov´ y tvar.) Jak jiˇz bylo ˇreˇceno v u ´vodu, podstatou funkce je, ˇze procesy ve statorovém vinut´ı má

ˇ bezkart´ Obr´ azek 2.1: Rez aˇcov´ ym motorem firmy. MAXON. 1 - samonosné vinut´ı statoru, 2 - permanentn´ı magnet rotoru, 3 - deska s Hallov´ ymi senzory, 4 - permanentn´ı magnety na rotoru sp´ınaj´ıc´ı Hallovy senzory

3

´ COV ˇ ´ MOTORY KAPITOLA 2. BEZKARTA E

4

plnˇe pod kontrolou ˇr´ıdic´ı jednotka, která se mus´ı starat o tzv. elektronickou komutaci – ˇr´ızen´ı napˇet´ı na v´ yvodech vinut´ı za u ´ˇcelem vyvozen´ı toˇcivého momentu. Od tohoto faktu se odv´ıj´ı vˇetˇsina v´ yhod i nev´ yhod bezkartáˇcov´ ych motor˚ u. Komutaci lze provádˇel r˚ uzn´ ymi zp˚ usoby, nˇekteré z nich rozebereme v následuj´ıc´ı ˇcásti. D˚ uleˇzité je, ˇze za t´ımto u ´ˇcelem potˇrebujeme mˇeˇrit natoˇcen´ı rotoru. Proto b´ yvaj´ı motory vybaveny senzory. Jako základn´ı senzory jsou nejˇcastˇeji pouˇzity Hallovy sondy integrované pˇr´ımo v tˇele motoru. Ty sn´ımaj´ı bud’ magnetické pole hlavn´ıho magnetu rotoru, nebo magnetické pole pomocného magnetu, jak m˚ uˇzeme vidˇet v uvedeném ˇrezu. Poˇcet tˇechto senzor˚ u je shodn´ y s poˇctem fáz´ı. Jejich geometrické uspoˇra´dán´ı m˚ uˇze b´ yt r˚ uzné, vˇzdy nám ale poskytuj´ı informaci o elektrické fázi rotoru v mez´ıch rovn´ ych ˇctvrtinˇe rozestupu vinut´ı (za ideáln´ıho pˇr´ıpadu). Pro 3-fázov´ y motor s dvoupólov´ ym rotorem, kter´ y má fázové rozestupy statorov´ ych vinut´ı 120◦ , mˇeˇr´ı Hallovy sondy fázi rotoru s pˇresnost´ı ±30◦ . Pokud nejsou Hallovy sondy pro danou aplikaci dostaˇcuj´ıc´ı, pˇridává se k motoru senzor s vˇetˇs´ım rozliˇsen´ım. Velmi ˇcasto je to optick´ y inkrementáln´ı senzor, kter´ y bˇeˇznˇe poskytuje rozliˇsen´ı 0, 2◦ . Poskytuje nám ale pouze informaci o relativn´ı zmˇenˇe polohy, nikoli pˇr´ımo absolutn´ı polohu jako Hallovy senzory. Nem˚ uˇze je tedy zcela nahradit, zpravidla proto oba dva vystupuj´ı v souˇcinnosti. Kromˇe tˇechto senzor˚ u se m˚ uˇzeme v této funkci setkat i s ménˇe ˇcast´ ymi senzory, jako jsou magnetické inkrementáln´ı senzory ˇci dokonce resolvery. Následuje v´ yˇcet pozitivn´ıch vlastnost´ı tˇechto motor˚ u plynouc´ı z jejich konstrukce a moˇzného zp˚ usobu ˇr´ızen´ı: • Prostorovˇe u ´sporné, velk´ y pomˇer v´ ykon/velikost. • Spolehlivé, bez´ udrˇzbové – neobsahuj´ı mechanick´ y komutátor, kter´ y podléhá opotˇreben´ı a je nejslabˇs´ı ˇca´st´ı klasick´ ych stejnosmˇern´ ych motor˚ u. T´ım odpadá i jiskˇren´ı a uvolˇ nován´ı ˇca´stic z komutátoru, coˇz m˚ uˇze b´ yt v nˇekter´ ych pˇr´ıpadech neˇzádouc´ı. • Vinut´ı je spojeno s tˇelem motoru a dobˇre se chlad´ı, i kdyˇz je motor zcela uzavˇren´ y. ˇ ızen´ım lze dosáhnout malého kol´ısán´ı krout´ıc´ıho momentu v pr˚ • R´ ubˇehu jedné otáˇcky. To má za následek i malou hluˇcnost motoru, omezen´ı vyvolávan´ ych vibrac´ı a celkovˇe kultivovanˇejˇs´ı chod. • Kroutic´ı moment je lineálnˇe závisl´ y na proudu. Motory MAXON maj´ı napˇr. samonosná vinut´ı bez ocelov´ ych koster. Minimalizuj´ı se t´ım nelinearity jinak zp˚ usobené pólov´ ymi nástavci, zároveˇ n maj´ı vinut´ı malou indukˇcnost. • Velk´ y rozbˇehov´ y moment. • Velká u ´ˇcinnost. To jsou d˚ uvody, proˇc m˚ uˇzeme vidˇet bezkartáˇcové motory nejen na kritick´ ych m´ıstech


5

v pr˚ umyslu, letecké a kosmické technice, nemocniˇcn´ıch aplikac´ıch apod.

2.1

Rozbor funkce

Funkci pro jednoduchost vysvˇetl´ıme na 3-fázovém bezkartáˇcovém motoru s 2-pólov´ ym statorem. Schéma vnitˇrn´ıho uspoˇra´dán´ı m˚ uˇzeme vidˇet na obrázku 2.2. Proud vinut´ımi, respektive napˇet´ı na nich lze vyjádˇrit jako vektor sloˇzen´ y z d´ılˇc´ıch vektor˚ u pˇr´ısluˇsn´ ych dan´ ym c´ıvkám s nimiˇz sd´ılej´ı fyzickou orientaci. Na Obrázku 2.3 jsou t´ımto zp˚ usobem znázornˇeny moˇzné pomˇery v motoru za ustáleného stavu odpov´ıdac´ıho náˇcrtku 2.2. Vznik toˇcivého momentu lze popsat na základˇe Ampérova zákonu magnetické s´ıly jako s´ılu p˚ usob´ıc´ı na vodiˇc protékan´ y proudem v magnetickém poli: M = kM · i · sin ϕi

(2.1)

Kde ϕi je fázov´ y posuv mezi vektorem magnetická indukce B rotoru (kter´ y symbolizuje pˇredevˇs´ım jeho natoˇcen´ı) a vektorem proudu. Konstanta toˇcivého momentu kM (NmA−1 ) charakterizuje konstrukci motoru z elektromechanického hlediska jako toˇciv´ y moment, jeˇz lze vyvolat jednotkou proudu. (Okamˇzit´ y toˇciv´ y moment v pr˚ ubˇehu jedné otáˇcky nemus´ı vˇzdy pˇresnˇe odpov´ıdat uvedenému vztahu. Pˇr´ıˇcinou je deformace mg. pole rotoru pólov´ ymi nástavci statoru. Nˇekteˇr´ı v´ yrobci se ale snaˇz´ı ideáln´ıho stavu dosáhnout a daˇr´ı se jim to napˇr. pouˇzit´ım jiˇz zm´ınˇeného samonosného vinut´ı, které ˇzádné pólové nástavce nemá.) Pro nás je v tuto chv´ıli d˚ uleˇzité, ˇze nejvˇetˇs´ıho toˇcivého momentu za daného proudu dosáhneme, pokud je vektor proudu otoˇcen´ y o 90◦ proti mg. poli rotoru. Jak závis´ı proud na budic´ım napˇet´ı m˚ uˇzeme vypoˇc´ıtat ze zjednoduˇseného modelu 1

2' 1

1

2'

3'

S 3

3' 1' 2

1' (a) Prostorové uspoˇr´ ad´ an´ı

3

2'

3 2

3' 1'

2

(b) Zapojen´ı vinut´ı do hvˇezdy a troj´ uheln´ıku

Obr´ azek 2.2: Schématické zn´ azornˇen´ı konstrukce 3-fázového bezkartáˇcového motoru s dvoupólov´ ym rotorem.


6

motoru tvoˇreného ideáln´ım odporem a indukˇcnost´ı spolu s ideáln´ım motorem, kter´ y pˇredstavuje zpˇetnˇe indukované napˇet´ı. u + ui = Ri + Li0

(2.2)

Napˇet´ı indukované v motoru ui odpov´ıdá derivaci magnetického toku vinut´ım B. Jestliˇze orientace vektoru magnetické indukce odpov´ıdá vektoru ejωt , tak m˚ uˇzeme psát: dφ = −kM (ejωt )0 = −jωkM ejωt (2.3) dt Dosazen´ım do napˇet’ové rovnice (2.2) a zapsán´ım vektor˚ u v exponenciáln´ım tvaru ui = −

vycház´ı:

uej(ωt+ϕu ) − jωkM ejωt = Riej(ωt+ϕi ) + L(iej(ωt+ϕi ) )0

(2.4a)

ur ejωt − jωkM ejωt = Rir ejωt + L(ir ejωt )0

(2.4b)

ur ejωt − jωkM ejωt = Rir ejωt + jωLir ejωt + Lir 0 ejωt

(2.4c)

ur − jωkM = Rir + jωLir + Lir 0

(2.4d)

V posledn´ı rovnici (2.4d) jiˇz je vztah, kter´ y popisuje dynamickou závislost proudu, napˇet´ı a otáˇcek, pˇriˇcemˇz napˇet´ı a proud jsou vyjádˇreny jako vektory ur , ir relativn´ı k vektoru ejωt , kter´ y má shodnou orientaci jako B. Ustálen´ y stav je potom popsán rovnic´ı (2.5) jej´ıˇz grafickou interpretaci m˚ uˇzeme vidˇet na diagramu 2.3. ur − jωkM − Rir − jωLir = 0

(2.5)

Vid´ıme, ˇze v obecném pˇr´ıpadˇe nemá vektor proudu s vektorem napˇet´ı stejnou orientaci, coˇz je zp˚ usobeno indukˇcnost´ı motoru. Pokud bychom stator budili napˇet´ım kolm´ ym k B, jak ukazuje diagram 2.3(a), tak pro fázov´ y posuv proudu plat´ı: R (2.6) ωL Zkusme se pod´ıvat na konkrétn´ı ˇc´ısla pro motor z nab´ıdky Maxon s nomináln´ımi ϕi = arctan

parametry: 40 W, 12 V, 5, 37 A a 27000 ot.min−1 , dvoupólov´ y rotor. Katalog dále prozrazuje, ˇze L = 0, 0158 mH, R = 0, 204 Ω, kM = 0, 00375 NmA−1 a J = 239 · 10−9 kgm2 . Pro pˇr´ıpad buzen´ı kolm´ ym vektorem napˇet´ım bude za nomináln´ıch otáˇcek fázov´ y posuv proudu následuj´ıc´ı:


ϕi = arctan

7

0, 204 = 77, 6◦ 27000/60 · 2π · 0, 0158 · 10−3

(2.7)

To znamená, ˇze vektor proudu je oproti ideáln´ımu pˇr´ıpadu posunut o −12.4◦ . Coˇz m˚ uˇzeme interpretovat tak, ˇze se kroutic´ı moment sn´ıˇz´ı na 97.7% (sin 77.6◦ = 0, 977). To ale nen´ı nikterak dramatické ˇc´ıslo. D˚ uleˇzité je si uvˇedomit, ˇze nejvˇetˇs´ı u ´bytek napˇet´ı v obvodu tvoˇr´ı indukované napˇet´ı. (A to je dobˇre, protoˇze to poukazuje na dobré vlastnosti motoru.) V naˇsem pˇr´ıpadˇe tvoˇr´ı cel´ ych kM ω = 10, 6 V. (Z tohoto hlediska je diagram 2.3 ponˇekud zavádˇej´ıc´ı.) Neménˇe d˚ uleˇzité je, ˇze samozˇrejmˇe p˚ usob´ı proti budic´ımu napˇet´ı, ale pˇritom nemˇen´ı svou orientaci, stále je kolmé k B. Problém tedy m˚ uˇze nastat, pokud budic´ı napˇet´ı kolmé nen´ı. V takovém pˇr´ıpadˇe je jeho reálná sloˇzka ur (podle diagramu 2.3) kompenzována pouze napˇet’ov´ ym u ´bytkem na RL prvc´ıch a v d˚ usledku m˚ uˇze velmi dramaticky zv´ yˇsit nechtˇenou reálnou sloˇzku protékaj´ıc´ıho proud, sn´ıˇzit u ´ˇcinnost atd. Tento jev m˚ uˇzeme pro náˇs pˇr´ıkladov´ y motor vidˇet na grafech 2.4. Vhodn´ ym zv´ yˇsen´ım fázového posuvu budic´ıho napˇet´ı (zvˇetˇsen´ım pˇredstihu) m˚ uˇzeme samozˇrejmˇe naopak u ´bytek na RL prvc´ıch minimalizovat a dosáhnout kolmého vektoru proudu. (I u nˇekter´ ych kartáˇcov´ y motor˚ u je moˇzné mechanicky seˇr´ıdit pˇredstih komutátoru na optimáln´ı v´ ysledek.) Ale to si vyˇzaduje pomˇernˇe pˇresná mˇeˇren´ı v konkrétn´ı aplikaci. Bez nich je jistˇejˇs´ı udrˇzovat kolm´ y pouze vektor napˇet´ı. V ukázkovém pˇr´ıpadu by napˇr. staˇcil dodateˇcn´ y posun o pouh´ ych 0, 6◦ (viz. grafy 2.4). Im

Im ur

ur

ir

ir ϕi −Rir

−jωLir

ω

ω B

B Re

−jωkM (a) Buzen´ı proudem kolm´ ym k vektoru mg.

−Rir

−jωLir −jωkM

(b) Buzen´ı obecn´ ym proudem

indukce Obr´ azek 2.3: F´ azové diagramy proud˚ u a napˇet´ı v motoru za ustáleného stavu.

Re


2.2

8

Metody ˇ r´ızen´ı

V následuj´ıc´ıch odstavc´ıch jsou uvedeny bˇeˇzné zp˚ usoby ˇr´ızen´ı komutace bezkartáˇcov´ ych motor˚ u.

2.2.1

Blokov´ a komutace

Bloková komutace je pravdˇepodobnˇe nejjednoduˇsˇs´ı moˇzná realizace elektronické komutace v˚ ubec. Nedˇelá nic jiného, neˇz ˇze zcela kop´ıruje funkci klasického komutátoru. Jedná se tak de facto o emulaci obyˇcejného stejnosmˇerného motoru. K sn´ımán´ı polohy rotoru slouˇz´ı v tomto reˇzimu Hallovy senzory. Jak mohou vypadat pr˚ ubˇehy vstup˚ u a v´ ystup˚ u vid´ıme na obrázku 2.5, kter´ y koresponduje s obrázkem 2.2. Jeden komutaˇcn´ı cyklus je rozdˇelen na 6 blok˚ u. V kaˇzdém bloku je vˇzdy jedna fáze sepnuta proti zemi, jedna fáze je sepnuta proti napájec´ımu napˇet´ı a zb´ yvaj´ıc´ı fáze nen´ı sepnuta proti niˇcemu – jej´ı pˇr´ıpadn´ y proud teˇce pˇres ochranné diody a klesá k nule, stejnˇe jako kdyˇz uhl´ıky mechanického komutátoru pˇremost´ı jeho sousedn´ı lamely. Jedna z aktivn´ıch fáz´ı (myˇsleno fáze sepnutá proti zemi nebo napájec´ımu napˇet´ı) je v daném komutaˇcn´ım bloku nav´ıc m´ısto trvalého sepnut´ı obvykle buzena PWM signálem, ˇc´ımˇz je motor regulován. Mezi pˇredn´ı v´ yhody toho ˇreˇsen´ı patˇr´ı jeho jednoduchost, ˇr´ıdic´ı obvod nen´ı nutné nikterak inicializovat, po zapnut´ı m˚ uˇze okamˇzitˇe plnohodnotnˇe pracovat, a to v celém rozsahu moˇzn´ ych otáˇcek. Nev´ yhodou je nedokonalost komutace. Protoˇze je komutaˇcn´ıch blok˚ u 6, je napˇet´ı udrˇzováno v pˇredstihu skokovˇe v rozmez´ı 90 ± 30◦ (za ideáln´ıho stavu). Nav´ıc poloha Hallov´ ych senzor˚ u samozˇrejmˇe nen´ı naprosto pˇresná a jejich logika pracuje s hysterez´ı kv˚ uli potlaˇcen´ı ˇsumu, jejich v´ ystup je tedy m´ırnˇe opoˇzdˇen´ y. Proto ve v´ ysledku 180

100

8 6 4 2 80

85 90 95 Fáze napětí (°)

100

90

135 Účinnost (%)

Fáze proudu (°)

Velikost proudu (A)

10

90 45 0 80

80 70 60


100

50 80


100

Obr´ azek 2.4: Z´ avislosti proudu a u ´ˇcinnosti (bez zapoˇc´ıtán´ı mechanick´ ych ztrát) na fázovém posuvu budic´ıho napˇet´ı pˇri pln´ ych ot´ aˇck´ ach a poloviˇcn´ım toˇcivém momentu vzhledem k nomináln´ım hodnot´ am.


9

klesá u ´ˇcinnost pohonu, toˇciv´ y moment je zvlnˇen´ y (udává se 14 %), vznikaj´ı vibrace atd.

2.2.2

Bezsenzorov´ a komutace

V principu se také jedná o komutaci po bloc´ıch jako v pˇredchoz´ım pˇr´ıpadˇe, ale liˇs´ı se ve zp˚ usobu urˇcen´ı polohy rotoru. Bezsenzorovost´ı je v tomto v´ yznamu myˇsleno, ˇze motor sám o sobˇe ˇza´dn´ y senzor neobsahuje. Avˇsak ˇr´ıdic´ı jednotka mus´ı mˇeˇrit napˇet´ı alespoˇ n na jednom vinut´ı. V komutaˇcn´ım bloku, kde toto vinut´ı nen´ı sepnuto, se sleduje okamˇzik, kdy v nˇem indukované napˇet´ı projde nulou. Tato událost znaˇc´ı, ˇze rotor byl právˇe orientován shodnˇe s t´ımto vinut´ım. ˇ ızen´ı t´ımto zp˚ R´ usobem je komplikovanˇejˇs´ı. Motor mus´ım m´ıt urˇcité minimáln´ı otáˇcky, aby bylo moˇzné spolehlivˇe mˇeˇrit pr˚ uchody indukovaného napˇet´ı nulou a t´ım pádem i spolehlivˇe komutovat. Motor tedy za n´ızk´ ych otáˇcek stˇeˇz´ı pracuje a jeho rozbˇeh je problémov´ y. Rozhodnˇe tedy nen´ı vhodn´ y do polohovac´ıch a jin´ ych hodnotˇe dynamick´ ych aplikac´ı. Uplatnˇen´ı najde pˇredevˇs´ım tam, kde motor z nˇejakého d˚ uvodu Hallovy senzory nemá, nebo je m´ıt ani nem˚ uˇze. Komutační fáze Natočení rotoru Hall senzor 1 Hall senzor 2 Hall senzor 3

Obr´ azek 2.5: Uk´ azka pr˚ ubˇeh˚ u sign´ al˚ u z Hallov´ ych senzor˚ u a symbolické znázornˇen´ı napˇet´ı na c´ıvk´ ach a ´ jednotliv´ ych f´ az´ıch. Uroveˇ n mezi + a − znaˇc´ı rozepnut´ı sp´ıc´ıch prvk˚ u.


2.2.3

10

Komutace sinusov´ ym sign´ alem

Pˇri tomto zp˚ usobu komutace je napˇet´ı rozloˇzeno na vˇsechny fáze tak, ˇze velikost celkového vektoru napˇet´ı na motoru se nemˇen´ı (pokud to sami nepoˇzadujeme) a pˇredstih je konstantn´ı, zpravidla 90◦ plus pˇr´ıpadná korekce indukˇcnosti. Budic´ı napˇet´ı v ustáleném stavu maj´ı tvar sinusovek se shodn´ ymi amplitudami a stejn´ ymi fázov´ ymi rozestupy – stejnˇe jako napˇr. 3-fázové napˇet´ı v rozvodné s´ıti. Takto m˚ uˇzeme teoreticky optimálnˇe vyuˇz´ıt moˇznosti motoru. Nutnost´ı je v tomto pˇr´ıpadˇe samozˇrejmˇe ponˇekud pˇresnˇejˇs´ı mˇeˇren´ı polohy rotoru neˇz v pˇr´ıpadˇe blokové komutace. V praxi je fáze rotoru kvantována napˇr. na 1000 hodnot za komutaˇcn´ı otáˇcku, coˇz je pomˇernˇe dostaˇcuj´ıc´ı. Pˇri pouˇzit´ı napˇr. 10-bitov´ ych PWM generátor˚ u coby budiˇc˚ u jsou budic´ı napˇet´ı kvantována na 1024 u ´rovn´ı – také dostaˇcuj´ıc´ı. Problém by mohl nastat s ˇcasov´ ym kvantován´ım. Bˇeˇzná je frekvence PWM signálu okolo 20 kHz. Pokud se vrát´ıme k naˇsemu ukázkovému motoru, tak za nomináln´ıch otáˇcek 27000 ot.min−1 vycház´ı necel´ ych 49 komutaˇcn´ıch cykl˚ u na jednu komutaˇcn´ı periodu motoru, coˇz uˇz nen´ı tolik, ale pro funkci stále staˇc´ı. Situace ve skuteˇcnosti tedy nen´ı u ´plnˇe ideáln´ı, ale velmi dobˇre se j´ı bl´ıˇz´ıme. T´ımto zp˚ usobem vyuˇzijeme vˇetˇsinu moˇznost´ı, které bezkomutátorové motory nab´ızej´ı, jako velk´ y rozbˇehov´ y moment, hladk´ y chod, velkou u ´ˇcinnost. Hlavn´ı nev´ yhodou je sloˇzitˇejˇs´ı (a draˇzˇs´ı) ˇr´ıdic´ı elektronika a nutnost pˇresného sn´ımán´ı polohy rotoru. Bˇeˇznˇe pouˇz´ıvan´ y IRC senzor je nav´ıc relativn´ı senzor, takˇze na zaˇca´tku je potˇreba ho správnˇe zarovnat napˇr. podle známé polohy indexn´ı znaˇcky. Do té doby se vyuˇz´ıvá bloková komutace. Ménˇe ˇcasté ˇreˇsen´ı je pouˇzit´ı absolutn´ıho senzoru (napˇr. optického, nebo resolveru), které t´ımto problémem netrp´ı. T´ım se ale dostáváme do vyˇsˇs´ıch a znaˇcnˇe specializovan´ ych kategori´ı produkt˚ u.

2.2.4

Modifikovan´ a sinusovka

Jedná se o zp˚ usob realizace napˇet’ového buzen´ı motoru, konkrétnˇe buzen´ı sinusov´ ymi pr˚ ubˇehy, ale uveden´ y postup je pouˇziteln´ y obecnˇe. Pointa je v tom, ˇze poˇzadované napˇet´ı na jednotliv´ ych fáz´ıch je nutno chápat jako napˇet´ı oproti stˇredu vinut´ı, tj. jako napˇet´ı na dan´ ych c´ıvkách. Stˇred vinut´ı pˇritom nemus´ı m´ıt nulov´ y, ani konstantn´ı potenciál. Proto je moˇzné fázi (pˇr´ıp. fáze) s minimáln´ım poˇzadovan´ ym napˇet´ım sepnout proti zemi u ´plnˇe a zbylé fáze budit o to menˇs´ım napˇet´ım – vˇsechny napˇet´ı patˇriˇcnˇe posunout. Situaci znázorˇ nuj´ı grafy 2.6. Pˇrestoˇze na vinut´ıch jsou stále sinusová napˇet´ı, tak napˇet´ı na fáz´ıch pˇripom´ınaj´ı sinus jen velmi vzdálenˇe – mluv´ıme o tzv. modifikované sinusovce. Poˇcet sepnut´ı vˇsech tranzistor˚ u se tak o tˇretinu sn´ıˇz´ı a t´ım o necelou tˇretinu klesne


2

11

2.5 Fáze 1 Fáze 2 Fáze 3 Minimum

1.5

Fáze 1 Fáze 2 Fáze 3

2

1 Úroveň (-)

Úroveň (-)

1.5 0.5 0

0.5

−0.5 −1

1

0

90

180 Komutační fáze (°)

270

360

0

0

(a) Obvyklé 3-f´ azové napˇet´ı

90

180 Komutační fáze (°)

270

360

(b) Modifikované sinusovky

Obr´ azek 2.6: N´ azorn´ a uk´ azka vzniku tzv. modifikované sinusovky odeˇcten´ım minima.

i ztrátov´ y v´ ykon na nich – k nejvˇetˇs´ım ztrátám u modern´ıch, polem ˇr´ızen´ ych tranzistor˚ u docház´ı právˇe pˇri zmˇenˇe jejich stavu. Zároveˇ n m˚ uˇzeme dosáhnout o 16% vˇetˇs´ı amplitudy √ napˇet´ı na vinut´ıch (2 3 = 1.155) bez zv´ yˇsen´ı napájec´ıho napˇet´ı. Tento princip je ˇcasto vyuˇz´ıván kdykoliv pracujeme s v´ıcefázov´ ym stˇr´ıdav´ ym napˇet´ım, napˇr. i ve frekvenˇcn´ıch mˇeniˇc´ıch.

2.2.5

Momentov´ eˇ r´ızen´ı

Pˇri buzen´ı napˇet´ım se vektor proudu nejenˇze opoˇzd’uje, ale nav´ıc je jeho velikost velmi závislá na otáˇckách, tedy i velikost toˇcivého momentu se s otáˇckami znaˇcnˇe mˇen´ı. A nejen s otáˇckami, ale napˇr. i s teplotou atd. V mnoh´ ych aplikac´ıch to pˇr´ıliˇs nevad´ı. V robotice je ale moˇznost pˇr´ımo ˇr´ıdit moment akˇcn´ıho ˇclenu velmi v´ yhodná. Lze tak upotˇrebit znalost dynamiky robota a manipulovat s n´ım mnohem pˇresnˇeji a citlivˇeji. Nav´ıc je napˇr. moˇzné v jednom smˇeru udrˇzovat konstantn´ı souˇradnici a ve smˇeru kolmém p˚ usobit definovanou silou – nezbytnost nejen pˇri strojovém obrábˇen´ı. V praxi m˚ uˇze b´ yt robot vybaven pˇr´ımo senzorem krout´ıc´ıho momentu a ˇr´ıdit tak kroutic´ı moment zpˇetnovazebnˇe pˇres nˇej, pˇresto se stále jedná o velmi pˇr´ınosn´ y a vyuˇz´ıvan´ y nástroj. Moˇzné ˇreˇsen´ı je naznaˇceno na blokovém diagramu 2.7. Postup ˇr´ızen´ı je následuj´ıc´ı: Vstupem α je u ´hlová poloha motoru napˇr. z kvadraturn´ıho ˇc´ıtaˇce IRC senzoru. Následuj´ıc´ı blok s operac´ı modulo naznaˇcuje v´ ypoˇcet komutaˇcn´ı fáze v intervalu 0 aˇz 2π. Nemus´ı se nutnˇe jednat o u ´plnou implementaci operace modulo, staˇc´ı udrˇzovat offset vstupu oproti poˇzadovanému v´ ystupu a oˇsetˇrit pˇr´ıpady pˇreteˇcen´ı a podteˇcen´ı daného intervalu. Funkce fn (α) dále rozloˇz´ı pomysln´ y jednotkov´ y vektor s dan´ ym smˇerem do tˇr´ı sloˇzek


12

RAM α

mod

fn (α) i1

Iref ω

PID

u1

kM

Obr´ azek 2.7: Blokov´ y diagram moˇzného momentového regulátoru.

odpov´ıdaj´ıc´ıch tˇrem fáz´ım. K tomu je ˇcasto vyuˇzita pˇredpoˇc´ıtaná tabulka v pamˇeti. Vynásoben´ım tˇechto sloˇzek referenˇcn´ı hodnotou amplitudy proudu Iref (která pˇr´ımo urˇcuje toˇciv´ y moment) z´ıskáme referenˇcn´ı hodnotu proudu pro kaˇzdou z fáz´ı. Následuje klasické zapojen´ı PID regulátoru, které se snaˇz´ı referenˇcn´ı hodnotu udrˇzet. ˇ ıslicov´ V ustáleném stavu tedy sleduje sinusov´ y signál frekvenc´ı odpov´ıdaj´ıc´ı otáˇckám. C´ y PID regulátor má ale vzhledem k této skuteˇcnosti pomˇernˇe malou ˇs´ıˇrku pásma, která se negativnˇe projev´ı pˇredevˇs´ım pˇri vyˇsˇs´ıch otáˇckách. Do ˇretˇezce je proto zaˇrazena pˇr´ımá vazba z okamˇzit´ ych otáˇcek ω, která kompenzuje nejvˇetˇs´ı napˇet’ov´ y u ´bytek na motoru −jωkM (viz. diagram 2.3) a regulátoru t´ım pomáhá. Dalˇs´ı jednoduchá moˇznost, jak jeˇstˇe v´ıce PID regulátoru usnadnit práci by bylo zaˇrazen´ı pˇr´ımé vazby z referenˇcn´ıho proudu, která by ˇcásteˇcnˇe kompenzovala u ´bytek rovn´ y −Rir , jak je znázornˇeno v blokovém diagramu 2.8. RAM α

mod

fn (α) i1

Iref

ω

PID

u1

R kM

Obr´ azek 2.8: Momentov´ y regulátor doplnˇen´ y o dalˇs´ı pˇr´ımou vazbu.

Na PID regulátor tak zb´ yvá doregulovat nepˇresnosti pˇr´ımé vazby, vliv indukˇcnosti


13

motoru a dalˇs´ı odchylky, se kter´ ymi nen´ı poˇc´ıtáno. A to uˇz by pro nˇej nemˇel b´ yt problém. T´ım sp´ıˇs pˇri menˇs´ıch otáˇckách, kde se momentové ˇr´ızen´ı pravdˇepodobnˇe v´ıce vyuˇzije. Nev´ yhody jsou zˇrejmé – ˇr´ıdic´ı systém je pomˇernˇe sloˇzit´ y, mus´ı b´ yt relativnˇe rychl´ y a mus´ı nˇejak´ ym zp˚ usobem mˇeˇrit proud alespoˇ n ve dvou fáz´ıch (proud tˇret´ı fáz´ı je pˇredurˇcen). V´ yhody jiˇz byly jmenovány – v mnoh´ ych pˇr´ıpadech se jedná o nenahraditeln´ y nástroj.

Kapitola 3 FPGA Xilinx Programovatelná hradlová pole, oznaˇcovaná jako FPGA (Field Programmable Gate Array), byla na trh uvedena firmou Xilinx v polovinˇe 80. let. Jsou to obvody z tˇr´ıdy tzv. rekonfigurovatelné logiky (hardwaru) – v jednom pouzdˇre je mnoho r˚ uzn´ ym logick´ ych blok˚ u, jejichˇz funkce m˚ uˇze b´ yt v omezené m´ıˇre konfigurována stejnˇe jako jejich vzájemné propojen´ı. Primárn´ım c´ılem architektury FPGA jsou aplikace vyˇzaduj´ıc´ı rozsáhlé a velmi rychlé logické obvody, které obvykle provád´ı v´ ypoˇcetnˇe nároˇcné algoritmy a s v´ yhodou vyuˇz´ıvaj´ı paraleln´ıho zpracován´ı dat. Mezi nˇe patˇr´ı pˇredevˇs´ım oblast vysokorychlostn´ıch komunikac´ı, s´ıt’ov´ ych zaˇr´ızen´ı, ˇsifrován´ı, zpracován´ı obraz˚ u a jin´ ych signál˚ u, vˇedecké aplikace a dalˇs´ı. Na trhu jsou dnes ale i cenovˇe dostupné varianty obvod˚ u urˇcené pro ménˇe nároˇcné aplikace v automobilovém pr˚ umyslu ˇci spotˇrebn´ı elektronice, jeˇz vyhovuj´ı i naˇsemu zámˇeru. [8], [18]

3.1

Struktura architektury

V dalˇs´ım textu je podrobnˇeji popsaná architektura obvod˚ u FPGA Xilinx. Obvod se skládaj´ı z propojovac´ı s´ıtˇe, logick´ ych (CLB) a vstupnˇe v´ ystupn´ıch blok˚ u, pˇr´ıpadnˇe dalˇs´ıch specializovan´ ych prvk˚ u RAM, násobiˇcek atd. Architektury FPGA obvod˚ u jin´ ych v´ yrobc˚ u jsou, co se t´ yˇce obecného rozdˇelen´ı, podobné, ale pouˇzitá terminologie a granularita jednotliv´ ych ˇca´st´ı a komponent se vˇetˇsinou liˇs´ı.

3.1.1

Konfigurovateln´ e logick´ e bloky – CLB

Nejvˇetˇs´ı ˇcást prostoru hradlového pole vyplˇ nuj´ı konfigurovatelné logické bloky – CLB (Configurable Logic Block), které jsou základem funkce hradlov´ ych pol´ı. Právˇe jejich kon14

KAPITOLA 3. FPGA XILINX

15

IOBs

IOBs

DCM

Multiplier

Block RAM

DCM

IOBs

Block RAM / Multiplier

IOBs

CLBs DCM

CLB

IOBs

(a) Celkov´ y pohled

(b) Detail pravého horn´ıho rohu

Obr´ azek 3.1: Vnitˇrn´ı uspoˇrádán´ı FPGA z tˇr´ıdy Spartan-3A

figurován´ım a vzájemn´ ym propojován´ım jsou vytváˇreny kombinaˇcn´ı a sekvenˇcn´ı obvody podle naˇseho návrhu. Detail jedné CLB je na obrázku 3.2. Vid´ıme, ˇze se dále dˇel´ı na 4 Slice (volnˇe pˇreloˇzeno jako segment“), pˇriˇcemˇz se rozliˇsuj´ı levé a pravé (funkˇcnost lev´ ych je ” rozˇs´ıˇrena). Zjednoduˇsené schéma obou typ˚ u je potom na obrázku 3.3. Na této u ´rovni se vyskytuj´ı nejmenˇs´ı konfigurovatelné prvky. Jejich základn´ı funkce budou vysvˇetleny následovnˇe. Left-Hand SLICEM (Logic or Distributed RAM or Shift Register) CLB

COUT SLICE X1Y1

COUT

Switch Matrix

Right-Hand SLICEL (Logic Only)

SLICE X0Y1

SLICE X1Y0 CIN

Interconnect to Neighbors

SHIFTOUT SHIFTIN SLICE X0Y0

CIN

DS099-2_05_082104

Obr´ azek 3.2: N´ ahled na jeden konfigurovateln´ y logick´ y blok – CLB

Témˇeˇr nejd˚ uleˇzitˇejˇs´ım prvkem je LUT4 (Look-Up Table 4-input), doslovnˇe pˇreloˇzeno jako 4-vstupová vyhledávac´ı tabulka“. Umoˇzn ˇuje realizaci libovolné kombinaˇcn´ı logické ” funkce ˇctyˇr promˇenn´ ych (u souˇca´stek z vyˇsˇs´ı ˇrady nejsou v´ yjimkou v´ıcevstupové LUT). V principu se jedná o asynchronn´ı pamˇet’ pouze pro ˇcten´ı s velikost´ı 16 bit˚ u. Zde se liˇs´ı lev´ y a prav´ y typ Slice: v levém typu lze do této pamˇeti i synchronnˇe zapisovat (pak se oznaˇcuje jako RAM16), nebo je moˇzné jej´ı obsah synchronnˇe posouvat jako v posuvném registru, nav´ıc ale z˚ ustává moˇznost adresace jednotliv´ ych bit˚ u (pak se oznaˇcuje jako SRL16).


SRL16 RAM16 LUT4 (G)

16

FiMUX Carry

FiMUX Register

LUT4 (G)

F5MUX SRL16 RAM16 LUT4 (F)

Carry

Carry

Register

F5MUX Register

LUT4 (F)

Arithmetic Logic

SLICEM

Carry

Register

Arithmetic Logic

SLICEL

DS312-2_13_020905

Obr´ azek 3.3: Schematické zn´ azornˇen´ı nejmenˇs´ıch konfigurovateln´ ych souˇcást´ı uvnitˇr Slice. Vpravo je obyˇcejn´ y typ, vlevo typ rozˇs´ıˇren´ y.

Dalˇs´ı kl´ıˇcovou souˇca´st´ı je klopn´ y obvod (Register). M˚ uˇze b´ yt ˇr´ızen bud’ hranou (klopn´ y obvod typu D), nebo u ´rovn´ı. Nav´ıc je vybaven vstupem povoluj´ıc´ı ˇr´ıdic´ı signál a rovnˇeˇz disponuje vstupy pro nahozen´ı/shozen´ı v´ ystupu, které mohou b´ yt volitelnˇe synchronn´ı ˇci asynchronn´ı. Z diagramu je patrné, ˇze na kaˇzd´ y blok LUT pˇripadá jeden klopn´ y obvod. Nen´ı tedy potˇreba s nimi pˇrehnanˇe ˇsetˇrit. To umoˇzn ˇuje vyhnout se mnoha´ urovˇ nov´ ym logick´ ym ˇretˇezc˚ um, které by sv´ ym velk´ ym zpoˇzdˇen´ım omezovaly zbytek systém. M´ısto nich se pouˇz´ıvá proudové zpracován´ı (pipeline) pracuj´ıc´ı na vyˇsˇs´ı taktovac´ı frekvenci a s vyˇsˇs´ı celkové propustnosti. Tyto dva bloky teoreticky postaˇcuj´ı k implementaci libovolného kombinaˇcn´ıho i sekvenˇcn´ıho obvodu. Aby ale jejich implementace a vyuˇzit´ı prostoru FPGA byly efektivnˇejˇs´ı, obsahuj´ı Slice dalˇs´ı prvky. Pˇredevˇs´ım obvody pro rychl´ y pˇrenos pˇr´ıznaku pˇreteˇcen´ı (Carry), které spojuj´ı vertikálnˇe soused´ıc´ı Slice a umoˇzn ˇuj´ı obecnˇe zefektivnˇen´ı realizace nejen aritmetick´ ych operac´ı. Dále se na nˇekolika u ´rovn´ıch vyskytuj´ı dedikované multiplexery, které pˇredevˇs´ım umoˇzn ˇuj´ı tvorbu rychlejˇs´ıch a prostorovˇe u ´spornˇejˇs´ıch multiplexer˚ u neˇz s pouˇzit´ım samostatn´ ych LUT. 1. Multiplexer 1 z 4 – 1 Slice (2 LUT) 2. Multiplexer 1 z 16 – 1 CLB (8 LUT) 3. Multiplexer 1 z 32 – 2 CLB (16 LUT) Jak vid´ıme, tak aˇz do ˇs´ıˇrky 32 bit˚ u se v multiplexeru neˇrad´ı LUT kaskádnˇe a vycház´ı 1 LUT na 2 multiplexované vstupy, coˇz je dobré. I tak ale zab´ıraj´ı pomˇernˇe dost zdroj˚ u a je Lepˇs´ı se velk´ ym multiplexer˚ um pˇri návrhu vyh´ ybat.


3.1.2

17

Ostatn´ı bloky

Velmi d˚ uleˇzitou souˇca´st´ı jsou IOB (Input/Output Block), tedy vstupnˇe/v´ ystupn´ı bloky vyvedené na piny pouzdra. Jsou plnˇe konfigurovatelné, podporuj´ı mnoho standard˚ u (5 V logika jiˇz mezi nˇe bˇeˇznˇe nepatˇr´ı), mezi nimi i diferenciáln´ı pˇrenos signál˚ u, maj´ı integrované zakonˇcovac´ı rezistory (samozˇrejmˇe také konfigurovatelné) a rovnˇeˇz jimi lze jemnˇe korigovat ˇcasová zpoˇzdˇen´ı signál˚ u. Jelikoˇz v aplikac´ıch s hradlov´ ymi poli je vˇetˇsinou vyˇzadováno pomˇernˇe hodnˇe pamˇeti a mnoho operac´ı násoben´ı, coˇz jsou komponenty, které by implementované z LUT zabraly velkou ˇcást zdroj˚ u, nehledˇe na v´ yslednou rychlost, m˚ uˇzeme je v diagramu vidˇet jako zvláˇstn´ı souˇcásti. U ˇrady Spartan-3 jsou dedikované násobiˇcky v poˇctu jednotek aˇz des´ıtek. Jedná se o asynchronn´ı násobiˇcky s ˇs´ıˇrkou vstup˚ u 18 bit˚ u a v´ ystupem ˇs´ıˇrky 48 bit˚ u. V nˇekter´ ych pˇr´ıpadech mohou b´ yt pˇr´ımo vybaveny sˇc´ıtaˇckou, pˇr´ıpadnˇe dalˇs´ımi obvody pro snadná zpracován´ı signál˚ u. Pamˇetem bude vˇenována celé ˇca´st, prozat´ım zmiˇ nme, ˇze celková velikost pamˇet´ı se pohybuje od des´ıtek po stovky kB. Posledn´ı, co m˚ uˇzeme vidˇet jsou bloky DCM (Digital Clock Manager) slouˇz´ıc´ı pro práci s hodinov´ ymi signály, jejich násoben´ı, dˇelen´ı, fázov´ y posuv apod. Vyskytuj´ı se v poˇctu jednotek.

3.1.3

Propojovac´ı s´ıtˇ e

Aˇz propojovac´ı s´ıtˇe ˇcin´ı hradlová pole t´ım, ˇc´ım jsou. Vhodnˇe um´ıstit a pospojovat CLB je pro návrhov´ y systém nároˇcn´ y optimalizaˇcn´ı u ´kol. Na jeho v´ ysledku samozˇrejmˇe záleˇz´ı koneˇcná rychlost obvodu. Nevhodn´ ym návrhem/popisem logického obvodu, byt’ formálnˇe správn´ ym, tedy m˚ uˇzeme v´ ysledek pomˇernˇe dosti znehodnotit. Kromˇe propojovac´ıch s´ıt´ı pro obecné signály, s r˚ uznou topologi´ı, dosahem i zpoˇzdˇen´ım, obsahuj´ı hradlová pole také propojovac´ı s´ıtˇe globáln´ıho charakteru. Pˇredevˇs´ım se jedná o s´ıtˇe hodinového signálu. Jejich poˇcet je velmi omezen´ y a kladou se na nˇe znaˇcné poˇzadavky – mus´ı rozvést hodinov´ y signál ke vˇsem hradl˚ um s maximálnˇe stejn´ ym zpoˇzdˇen´ım, aby se pˇredeˇslo logick´ ym hazard˚ um. Pˇrestoˇze klopné obvody umoˇzn ˇuj´ı také vstup hodinového signálu z propojovac´ı s´ıtˇe pro obecné signály, nen´ı dobré tuto moˇznost vyuˇz´ıvat. V návrhu by obecnˇe nemˇelo b´ yt v´ıce hodinov´ ych signál˚ u, neˇz je moˇzné propojit globáln´ı s´ıt´ı.


3.2

18

V´ yvojov´ e n´ astroje

Základem pro popis logick´ ych obvod˚ u jsou jazyky oznaˇcované jako HDL (Hardware Description Language). K nejznámˇejˇs´ım a nejrozˇs´ıˇrenˇejˇs´ım patˇr´ı Verilog a VHDL, ve kterém byla vyv´ıjena tato práce a kterému bude vˇenována samostatná ˇca´st. Oba popisuj´ı hardware na relativnˇe n´ızké u ´rovni. Existuj´ı ale i nástroje a jazyky zamˇeˇrené na vyˇsˇs´ı u ´roveˇ n abstrakce, napˇr. Simulink HDL Coder firmy MathWorks nebo jazyk Handel-C. Xilinx nab´ız´ı integrované v´ yvojové prostˇred´ı ISE Design Suite. Základn´ı verze WebPack je dostupná zdarma, nepodporuje bohuˇzel vˇsechny souˇca´stky, ale omezen´ı se t´ yká pouze vˇetˇs´ıch typ˚ u. Tato práce byla vyv´ıjena na prototypové desce s obvodem Virtex-2, kter´ y se uˇz nevyráb´ı a nové nástroje ho zpˇetnˇe nepodporuj´ı. Pro v´ yvoj muselo b´ yt proto pouˇzito prostˇred´ı verze 9.2. Poznamenejme, ˇze aktuáln´ı je nyn´ı verze 13.1 (kvˇeten 2011). Následuj´ıc´ı tvrzen´ı uˇz tedy nemus´ı b´ yt aktuáln´ı. Simulátor ve verzi 9.2. zˇrejmˇe nepodporuje jazyk VHDL u ´plnˇe, protoˇze nebylo moˇzné pˇreloˇzit nˇekteré testy. Byl proto pouˇzit open source simulaˇcn´ı nástroj GHDL ve spojen´ı s GTKWave pro zobrazen´ı nasimulovan´ ych pr˚ ubˇeh˚ u. Rovnˇeˇz editaˇcn´ı schopnosti integrovaného v´ yvojového prostˇred´ı nikterak nevynikaj´ı. K editaci je moˇzné pouˇz´ıt napˇr. editor GNU Emacs jeˇz nab´ız´ı mnoˇzstv´ım nástroj˚ u, které editaci usnadˇ nuj´ı. S pouˇzit´ım nástroje GNU Make lze poté cel´ y proces v´ yvoje znaˇcnˇe zautomatizovat. (Postup s GNU Make byl pouˇzit i bˇehem této práce. Nutno ale podotknout ˇze vhodnˇejˇs´ım nástrojem pro u ´ˇcely automatizace v´ yvoje je jazyk tcl.)

3.2.1

Proces syntetizace

Následuj´ıc´ı odstavce popisuj´ı syntetizaci hardwaru a posloupnost krok˚ u od zdrojov´ ych kód˚ u jazyka HDL aˇz po konfiguraˇcn´ı soubor pro konkrétn´ı souˇca´stku. Podrobnˇejˇs´ı informace lze nalézt v [16]. 1. Vˇsechny zdrojové soubory VHDL a Verilog se syntetizuj´ı nástrojem xst. Syntetizátor tyto soubory analyzuje a snaˇz´ı se v nich rozpoznat zápisy stavov´ ych automat˚ u, pamˇet´ı, registr˚ u, multiplexer˚ u, násobiˇcek, sˇc´ıtaˇcek a dalˇs´ıch ucelenˇejˇs´ıch, komplikovanˇejˇs´ıch komponent. Následuje optimalizace rozpoznan´ ych souˇca´st´ı (samozˇrejmˇe lze urˇcit kritéria pro optimalizaci, jako jsou rychlost nebo velikost) a jejich pˇrevod do formy základn´ıch primitiv daného obvodu. V´ ystupem je soubor (pˇr´ıp. soubory) ve formátu *.ngc, kter´ y obsahuje ne jen popis hardwaru (netlist), ale i dalˇs´ı dodateˇcné informace a omezen´ı, které byla ve zdrojov´ ych souborech


19

zapsána. V tomto kroku nás nástroj upozorn´ı na syntaktické chyby a pˇredevˇs´ım podá pomˇernˇe vyˇcerpávaj´ıc´ı zprávu o vˇsech jeho kroc´ıch a komponentách, které v jednotliv´ ych zdrojov´ ych souborech rozeznal. M˚ uˇzeme si tedy ovˇeˇrit, zda jsme naˇsi myˇslenku v jazyku HDL správnˇe zapsali. Také poskytuje souhrnné informace o poˇctech logick´ ych blok˚ u a pˇredbˇeˇzn´ y odhad latenc´ı a maximáln´ıch hodinov´ ych frekvenc´ıch. ˇ ast v´ C´ ypisu pro jednu z entity vypadá napˇr. následovnˇe: Synthesizing Unit <wave_table>. Related source file is "msp_motion/pwm/wave_table.vhd". Found 2048x10-bit single-port RAM <Mram_ram> for signal . Found 10-bit register for signal . Found 1-bit register for signal <stb_delayed>. Summary: inferred 1 RAM(s). inferred 11 D-type flip-flop(s). Unit <wave_table> synthesized.

2. Nástrojem ngdbuild jsou soubory *.ngc, *.ucf a pˇr´ıp. dalˇs´ı pˇreloˇzeny do jednoho jediného souboru *.ngd (Native Generic Database). Soubor *.ucf (User Constraints File) v pˇrekladu soubor s uˇzivatelsk´ ymi omezen´ımi“ poskytuje nástroj˚ um in” formace typu: na jak´ y pin vyvést jak´ y signál a v jakém standardu, informace o ˇcasován´ı vstupn´ıch signál˚ u (pˇredevˇs´ım hodinov´ ych), do kter´ ych m´ıst se maj´ı namapovat nˇekteré entity a mnoho dalˇs´ıch. 3. Pˇri mapován´ı, ke kterému pouˇzijeme nástroj map, docház´ı k m´ırn´ ym u ´pravám a pˇrevodu na konkrétn´ı typy blok˚ u (nikoliv konkrétn´ı m´ısto) v daném FPGA. V´ ystupem je *.ncd (Native Circuit Description). 4. Následuje krok rozloˇzen´ı a propojen´ı vˇsech souˇcást´ı naz´ yvan´ y Place&Route a provádˇen´ y nástrojem par. V´ ystupem je taktéˇz *.ncd soubor, ale obsahuj´ıc´ı kompletn´ı informace o vˇsech prvc´ıch vˇcetnˇe polohy. 5. Posledn´ım krokem je vytvoˇren´ı tzv. bitfile *.bit nástrojem bitgen. Jedná se o binárn´ı soubor s daty urˇcen´ ymi pro pˇr´ımou konfiguraci FPGA pˇres rozhran´ı JTAG, nebo pro nahrán´ı do konfiguraˇcn´ı pamˇeti, odkud si je m˚ uˇze FPGA po zapnut´ı pˇreˇc´ıst samo.


3.3

20

Jazyk VHDL

Jazyk VHDL nab´ız´ı pomˇernˇe velké moˇznosti, daleko v´ıce, neˇz um´ı souˇcasné nástroje syntetizovat. A pokud má b´ yt v´ ysledek nav´ıc efektivn´ı a u ´sporn´ y, je nutné se pˇri psan´ı jeˇstˇe v´ıce omezit. Moˇznosti jazyka tedy vyuˇzijeme pˇredevˇs´ım pˇri tvorbˇe test˚ u. Jazyk jako takov´ y zde nebude rozeb´ırán. Popsány jsou sp´ıˇse konstrukce, kter´ ym je vhodné se vyhnout, a drobné tipy, jeˇz je vhodné znát pˇri seznamován´ı se s obvody FPGA. Mnoˇzstv´ı pˇr´ıklad˚ u a dalˇs´ıch uˇziteˇcn´ ych informac´ı, ze kter´ ych bylo ˇcerpáno, je nejen v literatuˇre [8] a [11], ale také pˇr´ımo v manuálu syntetizaˇcn´ıho nástroje [17]. V mnoha technick´ ych zprávách (zaj´ımavé a pro zaˇca´tek uˇziteˇcné jsou napˇr. [6], [4], [5] a [3]) je také rozebráno, jak logické obvody implementovat co moˇzná nejefektivnˇeji a uˇsetˇrit si zbyteˇcné komplikace.

3.3.1

Pouˇ zit´ı resetu

V uˇcebnic´ıch jazyka VHDL jsou ˇcasto k vidˇen´ı ukázky sekvenˇcn´ıch logick´ ych obvod˚ u s asynchronn´ım resetem (viz. v´ ypis 3.1), nejsp´ıˇse pouze jako ukázka moˇzného zápisu. ˇ aˇr ale m˚ Cten´ uˇze lehce doj´ıt k názoru, ˇze to je správn´ y postup, podpoˇren´ y myˇslenkou, ˇze se obvody nˇejak inicializovat mus´ı, a vytvoˇrit si tak ˇspatné návyky. Dalˇs´ım logick´ ym krokem je resety ze vˇsech komponent spojit a vyvést na pouzdro obvodu. Tento postup je ale dosti ˇspatn´ y hned z nˇekolika d˚ uvod˚ u. V´ ypis 3.1: Nevhodn´ y popis sekvenˇcn´ıho logického obvodu inicializovaného asynchronnˇe na hodnotu 1. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

entity f f port ( clk reset d q end f f ;

is : : : :

in in in out

std std std std

logic logic logic logic

; ; ; );

architecture B e h a v i o r a l of f f i s begin process ( c l k , r e s e t ) i s begin i f r e s e t = ’ 1 ’ then q <= ’ 1 ’ ; e l s i f c l k ’ e v e n t and c l k = ’ 1 ’ then q <= d ; end i f ; end process ; end B e h a v i o r a l ;


21

Pouˇzit´ı asynchronn´ıho resetu by mˇelo nastat pouze v ojedinˇel´ ych pˇr´ıpadech a vˇzdy b´ yt podloˇzeno oprávnˇen´ ymi d˚ uvody a zváˇzen´ım moˇzn´ ych dopad˚ u. Asynchronn´ı signál obecnˇe m˚ uˇze pˇrij´ıt v jakékoliv ˇca´sti periody hodinového signálu a vznik hazardu je proto velmi pravdˇepodobn´ y. Pokud tedy potˇrebujeme reset, tak pouˇz´ıváme zásadnˇe synchronn´ı. Pokud reset pˇricház´ı z vnˇejˇsku, tak mus´ıme nav´ıc pˇred jeho pouˇzit´ım zajisti u ´pravu tvaru na kvalitn´ı pulz minimálnˇe se synchronizovanou sestupnou hranou. V ˇzádném pˇr´ıpadˇe ale nen´ı nutné t´ımto zp˚ usobem vytváˇret s´ıt’ resetovac´ıho signálu, kter´ y by inicializoval vˇsechny entity. (Jedná se o velké pl´ ytváni zdroji, nav´ıc velmi ovlivˇ nuje a zhorˇsuje optimalizaci pˇri implementaci návrhu z hlediska ˇcasován´ı.) K tomuto u ´ˇcelu je vyhrazena zvláˇstn´ı globáln´ı resetovac´ı s´ıt’ (GSR - Global Set/Reset). FPGA je po konfiguraci v pˇresnˇe definovaném stavu, tzn. i vˇsechny pamˇeti a klopné obvody jsou patˇriˇcnˇe inicializovány. Pˇriveden´ım kladného pulzu do s´ıtˇe GSR je znovu inicializován stav vˇsech klopn´ ych obvod˚ u, nikoliv pamˇet´ı. Lze tedy dokonce detekovat, ˇze k resetu doˇslo. Avˇsak s´ıt’ GSR je nutné budit z vnˇejˇsku obvodu. V návrhu je tato s´ıt’ reprezentována portem primitivn´ı entity (u obvod˚ u tˇr´ıdy Virtex-2 to je napˇr. entita STARTUP VIRTEX2). Ve v´ ysledku tedy ˇcasto pouˇzit´ı dodateˇcného resetu nen´ı nutné. Rozumn´ y návrh ukazuje v´ ypis 3.2. Reset je synchronn´ı, pro pˇr´ıpad, ˇze by snad mohl b´ yt nˇekdy pouˇzit. Pokud pouˇzit nebude, syntetizátor by ho mˇel pˇri optimalizaci odstranit. Poˇca´teˇcn´ı stav je definován uˇz pˇri deklaraci signálu, tzn. registr je inicializován na hodnotu ’1’ jeˇstˇe pˇred samotn´ ym spuˇstˇen´ım obvodu. Jako pˇr´ıklad uved’me, ˇze bˇehem návrhu této práce bylo t´ımto postupem redukce reset˚ u dosaˇzeno zmenˇsen´ı návrhu o 3.2 % LUT (z 2652 na 2566). V´ ypis 3.2: Spr´ avnˇejˇs´ı n´ avrh sekvenˇcn´ıho logického obvodu. Inicializace prob´ıhá uˇz pˇri konfiguraci FPGA a reset je synchronn´ı 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

entity f f port ( clk reset d q end f f ;

is : : : :

in in in out

std std std std

logic logic logic logic

; ; ; );

architecture B e h a v i o r a l of f f i s s i g n a l q i n n e r : s t d l o g i c := ’ 1 ’ ; begin q <= q i n n e r ; process ( c l k ) i s begin


17 18 19 20 21 22 23 24 25 26

3.3.2

22

i f c l k ’ e v e n t and c l k = ’ 1 ’ then i f r e s e t = ’ 1 ’ then q i n n e r <= ’ 1 ’ ; else q i n n e r <= d ; end i f ; end i f ; end process ; end B e h a v i o r a l ;

Nedefinovan´ e stavy

Pˇri práci bychom mˇeli m´ıt stále na pamˇeti, ˇze jazyk VHDL je syntetizaˇcn´ım nástrojem interpretován doslovnˇe. Tj. co mu explicitnˇe nepˇrikáˇzeme, tak neprovede. Problém nastává, pokud napˇr. nepop´ıˇseme vˇsechny stavy vstup˚ u, které mohou nastat. Pravdˇepodobnˇe nás nepopsané stavy vstup˚ u nezaj´ımaj´ı a náˇs kód je formálnˇe správnˇe. O tom, ˇze nás nezaj´ımaj´ı ale mus´ıme informovat i syntetizátor. V opaˇcném pˇr´ıpadˇe oprávnˇenˇe pˇredpokládá, ˇze se pˇri pˇrechodu do nepopsaného stavu vstup˚ u nesm´ı stát nic. Tedy ˇze se po nˇem chce, aby zachoval stávaj´ıc´ı hodnoty v´ ystup˚ u. V d˚ usledku dojde ke vzniku klopného obvodu ˇr´ızeného u ´rovn´ı (Latch), coˇz nen´ı to, co poˇzadujeme. Porovnejme ˇcastou ukázku ˇreˇsen´ı multiplexeru ve v´ ypisech 3.3 a 3.4. V pˇr´ıpadˇe, ˇze nás hodnota jakéhokoli moˇzného signálu v jistou chv´ıli nezaj´ımá, pˇriˇrad´ıme mu u ´roveˇ n ’X’, která reprezentuje neznám´ y stav. T´ım poskytujeme syntetizátoru vˇetˇs´ı prostor pro optimalizace, obvod zmenˇs´ıme, zrychl´ıme a vyhneme se moˇzn´ ym problém˚ um V´ ypis 3.3: Multiplexer 1 ze 3. Pro vstup sel=”11”je v´ ystup nepopsan´ y a docház´ı tak k vytvoˇren´ı klopného obvodu. (2 LUT + 1 registr) 1 2 3

q <= a when s e l = ” 00 ” e l s e b when s e l = ” 01 ” e l s e c when s e l = ” 10 ” ;

V´ ypis 3.4: Spr´ avnˇe popsan´ y multiplexer 1 ze 3. (1 LUT + 1 dedikovan´ y multiplexer) 1 2 3 4

q <= a when s e l = ” 00 ” e l s e b when s e l = ” 01 ” e l s e c when s e l = ” 10 ” e l s e ’X ’ ;


3.4

23

Pamˇ eti

Pamˇeti jsou ˇcastou a d˚ uleˇzitou souˇcást´ı návrhu pro obvody FPGA. Existuje nˇekolik moˇznost´ı jak pamˇeti vytváˇret a inicializovat. V následuj´ıc´ıch ˇca´stech nab´ızené moˇznosti rozebereme.

3.4.1

Druhy pamˇ et´ı

Základn´ı rozdˇelen´ı pamˇet´ı dostupn´ ych v FPGA je na tzv. distribuované a blokové RAM. Distribuované pamˇeti jsou tvoˇreny z rozˇs´ıˇren´ ych LUT (oznaˇcovan´ ych jako RAM16, viz 3.3). Velikost základn´ıho elementu je tedy 16 bit˚ u (1 x LUT4). Zápis prob´ıhá synchronnˇe, ˇcten´ı asynchronnˇe. Lze vytvoˇrit i dvou-portové elementy distribuované RAM (pouˇzij´ı se dvˇe LUT4), pˇriˇcemˇz jeden z port˚ u potom um´ı pouze ˇc´ıst. Hlavn´ı v´ yhodou je, ˇze pamˇet’ové buˇ nky mohou b´ yt um´ıstˇeny témˇeˇr libovolnˇe, tud´ıˇz dobˇre integrovány s ostatn´ı logikou. Spolu s asynchronn´ım ˇcten´ı se tak stávaj´ı ideáln´ım ˇreˇsen´ım pro malé, rychlé pamˇeti, FIFO pamˇeti apod. Jejich poˇcet je nav´ıc pomˇernˇe velik´ y, jedná se o kaˇzdou druhou LUT. Blokové RAM jsou dedikové, plnohodnotné, dvou-portové pamˇeti (viz. obrázek 3.1). Bˇeˇzná velikost jednoho bloku je 16 kb. V souˇctu mohou b´ yt v FPGA des´ıtky aˇz stovky kb. Pracuj´ı v plnˇe synchronn´ım reˇzimu (na rozd´ıl od distribuovan´ ych pamˇet´ı). Adresn´ı logika je konfigurovatelná, je tedy moˇzné v urˇcit´ ych kroc´ıch mˇenit pomˇer mezi ˇs´ıˇrkou datové a adresové sbˇernice. Oba porty jsou shodné a mohou zároveˇ n zapisovat na shodné m´ısto v pamˇeti, pˇriˇcemˇz lze nastavit prioritu zápisu pro jeden z nich. Je také moˇzné jeden blok pouˇz´ıt jako dvˇe menˇs´ı jedno-portové RAM, nebo ho pouˇz´ıt jako v´ıce pamˇet´ı ROM bitov´ ym rozdˇelen´ım adresov´ ych a datov´ ych sbˇernic. Dalˇs´ı zaj´ımavé pouˇzit´ı je jako komplexn´ı kombinaˇcn´ı obvod s registry na v´ ystupu nebo jako prostˇredek pro implementaci rozsáhl´ ych stavov´ ych automat˚ u, coˇz za nás m˚ uˇze udˇelat pˇr´ımo syntetizátor logiky (zde je ˇctenáˇr odkázán na manuál k atribut˚ um bram map a fsm style). Pamˇeti sloˇzené z blokov´ ych RAM mohou b´ yt inicializovány v kódu VHDL (tud´ıˇz pˇri syntetizaci), nebo jiˇz ve v´ ysledné binárn´ım konfiguraˇcn´ım souboru pomoc´ı nástroje data2mem, coˇz je zvláˇstˇe v´ yhodné pˇri ˇcast´ ych zmˇenách dat, napˇr. pˇri pouˇzit´ı syntetizovan´ ych mikroprocesor˚ u.


3.4.2

24

Zp˚ usoby vytvoˇ ren´ı

Behavior´ aln´ı popis Prvn´ı moˇznost´ı jak vytvoˇrit pamˇet’ je popsat funkci poˇzadovaného typu pamˇeti tzv. behaviorálnˇe pomoc´ı konstrukc´ı jazyka VHDL. Toto ˇreˇsen´ı je hardwarovˇe nezávislé. Inicializaˇcn´ı data lze popsat obdobn´ ym zp˚ usobem, jako v pˇr´ıpadˇe 3.2, ale taktéˇz lze k inicializaci vyuˇz´ıt pln´ ych moˇznost´ı jazyka VHDL a inicializovat data pomoc´ı funkce, která do pamˇeti pˇredpoˇc´ıtá nˇejaké hodnoty podle funkˇcn´ıho pˇredpisu, nebo je pˇreˇcte ze souboru. Je ale prakticky nemoˇzné tyto inicializaˇcn´ı data zmˇenit bez nového proveden´ı syntetizace. Syntetizaˇcn´ı nástroj se obvykle sám rozhodnˇe, zda pamˇet’ realizuje jako distribuovanou nebo blokovou. Jedn´ım z kritéri´ı je velikost (napˇr. pro Virtex-2 je hranice 512 bit˚ u). Typ pamˇeti lze také syntetizaˇcn´ımu prostˇredku vnutit pomoc´ı atribut˚ u ram style a rom style. Behaviorálnˇe lze samozˇrejmˇe popsat i pamˇeti, které nelze realizovat ani jako distribuované ani blokové. M˚ uˇze se tak lehce stát, ˇze v´ ysledek bude velmi neefektivn´ı aˇz nerealizovateln´ y. Je proto dobré si ve v´ ypisu syntetizaˇcn´ıho nástroje zkontrolovat, zda jsme kódem skuteˇcnˇe popsali to, co poˇzadujeme. Instanciov´ an´ı blokov´ ych ram Dalˇs´ı moˇznost´ı je sloˇzi pamˇet’ pˇr´ımo z primitiv˚ u (entit) jednotliv´ ych blokov´ ych RAM podle naˇsich poˇzadavk˚ u na velikost a ˇs´ıˇrku slova Koneˇcné pamˇeti a pˇridat adresov´ y dekodér. T´ımto zp˚ usobem máme plnou kontrolu nad návrhem a vˇsemi dostupn´ ymi parametry primitiv˚ u. Inicializace m˚ uˇze b´ yt provedena v jazyce VHDL pomoc´ı generick´ ych parametr˚ u pamˇet´ı. Zaj´ımavˇejˇs´ı moˇznost´ı je inicializace nástrojem data2mem. Pouˇ zit´ı gener´ atoru Souˇcást´ı v´ yvojov´ ych nástroj˚ u v základn´ı verzi je i coregen – nástroj umoˇzn ˇuj´ıc´ı jednoduché a rychlé vytváˇren´ı komponent r˚ uzného typu pouze na základˇe specifikován´ı nˇekolika jejich poˇzadovan´ ych parametr˚ u. Mezi nab´ızené komponenty patˇr´ı i blokové a distribuované pamˇeti. Jejich inicializaci lze provést ze souboru *.coe, coˇz je textov´ y formát firmy Xilinx pro záznam koeficient˚ u digitáln´ıch filtr˚ u, obecn´ ych dat apod. Pokud si jako typ pamˇeti vybereme blokovou, tak za nás nástroj udˇelá to, co m˚ uˇzeme udˇelat ruˇcnˇe (viz. instance blokov´ ych ram), a udˇelá to velmi dobˇre. M˚ uˇzeme si napˇr. zvolit optimalizaci na velikost. Nástroj v tomto pˇr´ıpadˇe poskládá pamˇet’ov´ y prostor z blokov´ ych ram r˚ uzn´ ych datov´ ych ˇs´ıˇrek tak, ˇze dojde k jejich maximáln´ımu vyuˇzit´ı a zároveˇ n minimalizován´ı ad-


25

resového dekodéru. V opaˇcném pˇr´ıpadˇe vytvoˇr´ı pamˇet’ jako prostou matici blokov´ ych RAM. Funkce tohoto nástroje bohuˇzel postrádá dobrou dokumentaci a pˇredevˇs´ım neprodukuje soubory *.bmm (Block RAM Memory Map), ˇc´ımˇz je pro nás v naˇsem pˇr´ıpadˇe jen tˇeˇzko pouˇzitelná, jak následovnˇe uvid´ıme.

3.4.3

N´ astroj data2mem

Tento nástroj umoˇzn ˇuje zpˇetnˇe mˇenit v koneˇcném konfiguraˇcn´ım souboru pro FPGA (*.bit) inicializaˇcn´ı data blokov´ ych RAM. Je tedy velmi v´ yhodn´ ym pomocn´ıkem, pokud máme v pamˇeti napˇr. program pro procesor, kter´ y budeme ˇcasto mˇenit, jako v naˇsem pˇr´ıpadˇe. Jedn´ım z formát˚ u inicializaˇcn´ıch dat, které um´ı tento nástroj pˇreˇc´ıst, jsou také soubory *.elf – tedy soubory s binárn´ımi daty, jeˇz mohou b´ yt v´ ystupem softwarov´ ych kompilátor˚ u. Aby nástroj poznal, které bity vstupn´ıho souboru odpov´ıdaj´ı kter´ ym bit˚ um v jaké blokové RAM, mus´ıme mu poskytnout soubor *.bmm (Block RAM Memory Map), jeˇz vˇsechny tyto informace shrnuje. Protoˇze nástroj coregen tyto soubory k pamˇetem negeneruje a nav´ıc blokové RAM pojmenovává tˇeˇzko interpretovateln´ ymi názvy, nem˚ uˇze b´ yt pouˇzit. Je tedy nutné pamˇeti vytváˇret jinak a soubory *.bmm vytváˇret ruˇcnˇe. (Jejich generován´ı umoˇzn ˇuj´ı aˇz placené nástroje.) K tomu m˚ uˇze pom˚ uˇze manuál [2].

3.5

Pˇ rehled souˇ c´ astek

Základ nab´ıdky firmy Xilinx tvoˇr´ı FPGA ˇrady Virtex-4 ,Virtex-5 a Virtex-6 pro nejnároˇcnˇejˇs´ı aplikace a ˇrady Spartan-3 (se vˇsemi jej´ımi verzemi) pro n´ızkonákladové aˇz stˇrednˇe nároˇcné aplikace. Dále ˇrada Spartan-6, která je modernˇejˇs´ım a v´ ykonnˇejˇs´ım následn´ıkem ˇrady Spartan-3 (na prvn´ı pohled jsou nejvˇetˇs´ı zmˇenou LUT s 6 vstupy). Dalˇs´ı tˇr´ıdy FPGA Virtex-7, Kintex-7 a Artix-7 jsou firmou Xilinx teprve pˇripravované. Jejich uveden´ı na trh m˚ uˇze trvat pomˇernˇe dlouhou dobu. V souˇcasné dobˇe je pro naˇse u ´ˇcely pravdˇepodobnˇe nejv´ıce vhodná platforma Spartan3A ( A“ znaˇc´ı Advanced – vylepˇsená verze p˚ uvodn´ı ˇrady Spartan-3). V následuj´ıc´ıch ” tabulce 3.1 m˚ uˇzeme vidˇet srovnán´ı jej´ıch zástupc˚ u. Jinou pˇripravovanou zaj´ımavost´ı v portfoliu firmy Xilinx jsou obvody Zynq-7000.[12] Tyto obvody jiˇz nejsou oznaˇcované jako FPGA, ale jako EPP (Extensible Processing Platform). Základ tvoˇr´ı dvoujádrov´ y procesor ARM Cortex-A9 s koprocesorem poˇc´ıtaj´ıc´ım


26

Tabulka 3.1: Pˇrehled obvod˚ u z tˇr´ıdy Starta-3A. Obvod

Poˇcet CLB

Poˇcet Slice

Distribuované RAM

Blokové RAM

Dedikované násobiˇcky

Poˇcet DCM

Uˇzivatelské vstupy/v´ ystupy

XC3S50A XC3S200A XC3S400A XC3S700A XC3S1400A

176 448 896 1472 2816

704 1792 3584 5888 11264

11 kb 28 kb 56 kb 92 kb 176 kb

54 kb 288 kb 360 kb 360 kb 576 kb

3 16 20 20 32

2 4 4 8 8

144 248 311 372 502

v plovouc´ı ˇra´dové ˇcárce a s dvojitou pˇresnost´ı. Hradlové pole je aˇz souˇcást podˇr´ızená tomuto procesoru a je plnˇe v jeho reˇzii. Pˇrestoˇze se jedná o velmi v´ ykonné ˇreˇsen´ı, cena by mˇela zaˇc´ınat na 15$ (ovˇsem pˇri velk´ ych odbˇerech). Mohlo by se tedy jednat o zaj´ımavou platformu i pro ˇr´ıdic´ı aplikace. Pro zájemce dodejme, ˇze zkuˇsebn´ı vzorky by mˇely b´ yt ˇsiroce dostupné v prvn´ı polovinˇe roku 2012.

Kapitola 4 Syntetizovan´ y mikrokontrol´ er Syntetizovan´ ymi mikrokontroléry se oznaˇcuj´ı mikrokontroléry realizované pˇr´ımo v prostoru hradlového pole stejnˇe jako ostatn´ı logické obvody. Mohou b´ yt distribuovány napˇr. v podobˇe HDL kódu, takˇze je moˇzné si implementaci takového mikrokontroléru prohlédnou (pˇr´ıpadnˇe i upravit), nebo v podobˇe uˇz kompilovaného souboru, tj. bez zdrojov´ ych soubor˚ u. V souˇcasnosti existuje pomˇernˇe velké mnoˇzstv´ı syntetizovan´ ych mikrokontrolér˚ u, at’ uˇz komerˇcn´ıch, volnˇe ˇsiˇriteln´ y, s uzavˇren´ ym ˇci otevˇren´ ym kódem. O v´ yhodách a nev´ yhodách obdobn´ ych ˇreˇsen´ı v oblasti softwaru se jiˇz v minulosti vedly a stále vedou dlouhé diskuze. V pˇr´ıpadˇe syntetizovan´ ych mikrokontrolér˚ u je situace m´ırnˇe odliˇsná t´ım, ˇze jsou komerˇcn´ı produkty ˇcasto vázány na hradlová pole jeho v´ yrobce (ˇcemuˇz se nelze pˇr´ıliˇs divit). Pˇr´ıpadn´ y pˇrechod na hradlová pole jiného v´ yrobce potom m˚ uˇze b´ yt pomˇernˇe nákladn´ y a zdlouhav´ y, pˇr´ıpadnˇe aˇz nereáln´ y Co se t´ yˇce v´ yhod a nev´ yhod syntetizovan´ ych mikrokontrolér˚ u vzhledem ke klasick´ ym jednoˇcipov´ ym mikrokontrolér˚ um, je situace pomˇernˇe sloˇzitá. V sériové v´ yrobˇe spotˇrebn´ı elektroniky se se syntetizovan´ ymi mikropoˇc´ıtaˇci coby náhradou klasick´ ych jednoˇcipov´ ych mikrokontrolér˚ u setkáme pravdˇepodobnˇe velmi ojedinˇele. D˚ uvodem je pˇredevˇs´ım neekonomiˇcnost takového ˇreˇsen´ı, protoˇze prostor v hradlovém poli je vzhledem k cenám dneˇsn´ıch mikrokontrolér˚ u relativnˇe dosti drah´ y. Nav´ıc vˇetˇs´ı prostor v hradlovém poli s sebou nese potˇrebu vˇetˇs´ı konfiguraˇcn´ı pamˇeti, které jsou taktéˇz pomˇernˇe drahé. Mezi moˇzné v´ yhody patˇr´ı, ˇze je lze relativnˇe jednoduˇse doplnit tˇesnˇe vázan´ ymi a komplexn´ımi periferiemi, coˇz m˚ uˇze v nˇekter´ ych pˇr´ıpadech implementaci zaˇr´ızen´ı velmi usnadnit a vlastnosti v´ ysledného systému vylepˇsit. Taktéˇz pˇri v´ yvoji nemus´ıme ihned navrhovat vlastn´ı prototypovou desku s klasick´ ym mikrokontrolérem a pˇridruˇzen´ ym hradlov´ ym polem. Z principu taktéˇz nehroz´ı ukonˇcen´ı v´ yroby mikrokontroléru. 27

´ MIKROKONTROLER ´ KAPITOLA 4. SYNTETIZOVANY

28

Bˇeˇznˇejˇs´ı je se setkat v hradlovém poli s mal´ ymi syntetizovan´ ymi mikrokontroléry jako s podp˚ urn´ ymi prvky. A m˚ uˇze jich zde b´ yt i nˇekolik. Pokud ale vyˇzadujeme plnohodnotn´ y mikropoˇc´ıtaˇc, jev´ı se dnes jako v´ yhodnˇejˇs´ı moˇznost dvou-ˇcipové ˇreˇsen´ı (pomineme-li nˇekteré velice specifické aplikace), tj. oddˇelené hradlové pole a jednoˇcipov´ y mikropoˇc´ıtaˇc. Nab´ıdka jednoˇcipov´ ych mikropoˇc´ıtaˇc˚ u je dnes ˇsiroká a ceny b´ yvaj´ı velmi pˇr´ıznivé. Nav´ıc jiˇz ˇcasto obsahuj´ı rozhran´ı jako CAN, USB, Ethernet apod.

4.1

V´ ybˇ er syntetizovan´ eho mikrokontrol´ eru

Z d˚ uvod˚ u zm´ınˇen´ ych v pˇredchoz´ıch odstavc´ıch a pˇredevˇs´ım z d˚ uvodu dostupnosti byl syntetizovan´ y mikrokontrolér vyb´ırán z databáze projektu OpenCores. Na zkouˇsku byly zvoleny dva mikrokontroléry jakoˇzto zástupci populárn´ıch syntetizovan´ ych mikrokontrolér˚ u v této komunitˇe: • OpenMSP430 (http://opencores.com/project,openmsp430) • Plasma - most MIPS ITM opcodes (http://opencores.com/project,plasma) Pro koneˇcnou implementaci byl vybrán openMSP430. Následuje krátké zhodnocen´ı obou moˇznost´ı a od˚ uvodnˇen´ı v´ ybˇeru.

4.1.1

Plasma

Jedná se témˇeˇr o u ´plnou implementaci architektury MIPS I (implementovány nejsou pouze instrukce pro nezarovnan´ y pˇr´ıstup k pamˇeti, které byly v dobˇe implementace chránˇené patentem a v praxi pravdˇepodobnˇe nejsou pˇr´ıliˇs potˇrebné). Následuje v´ yˇcet kl´ıˇcov´ ych vlastnost´ı: ˇıˇrka slova 32 bit˚ • S´ u. • Von Neumannova architektura. • Hardwarová násobiˇcka/dˇeliˇcka. (cca 32 hodinov´ ych takt˚ u) • Hardwarová bitové posuvy. (pravdˇepodobnˇe 1 hodinov´ y takt) • Podporuje chránˇen´ y reˇzim. • Pouze jeden vstup pˇreruˇsen´ı. (v´ıce pˇreruˇsen´ı nutno ˇreˇsit softwarovˇe nebo ˇradiˇcem) • Moˇznost blokován´ı pˇr´ıstupu k pamˇeti. Vhodnˇejˇs´ı by tedy bylo oznaˇcen´ı mikropoˇc´ıtaˇc neˇz mikrokontrolér. Kromˇe samotného jádra mikropoˇc´ıtaˇce projekt také obsahuje Ethernetov´ y ˇradiˇc, jednotku UART, vyrovnávac´ı


29

pamˇet’ (cach) a ˇradiˇc pamˇet´ı DDR. Vˇsechny hardwarové ˇca´sti jsou popsány v jazyku VHDL. Dále projekt nab´ız´ı sv˚ uj vlastn´ı operaˇcn´ı systém reálného ˇcasu Plasma RTOS a implementaci webového serveru. Dostupné jsou také dalˇs´ı ukázkové programy jako napˇr. test funkˇcnosti vˇsech instrukc´ı. Pro naˇse u ´ˇcely je toto ˇreˇsen´ı aˇz zbyteˇcnˇe pokroˇcilé a nároˇcné na prostor v FPGA. V obvodu Virtex-2 si samotné jádro vyˇza´dá pˇribliˇznˇe 1500 jednotek Slice oproti pˇribliˇznˇe 1000 Slice pro jádro openMSP430. Protoˇze je Plasma 32-bitová architektura, jsou nav´ıc vˇetˇs´ı i ostatn´ı ˇca´sti jako periferie, pamˇeti apod. Ze subjektivn´ıho pohledu tento projekt taktéˇz nemá tak kvalitn´ı dokumentaci a dostupnost informac´ı jako openMSP430. Nav´ıc je (opˇet subjektivnˇe), cel´ y projekt pˇr´ıliˇs provázan´ y s ukázkovou aplikac´ı webového serveru, pouˇzit´ ym v´ yvojov´ ym kitem a vlastn´ım ´ projektu a jeho reorganizace po softwarové i hardwarové operaˇcn´ım systém. Uprava stránce pro naˇse u ´ˇcely by si vyˇza´daly pomˇernˇe dosti ˇcasu. Pˇresto byly urˇcité u ´pravy provedeny a mikropoˇc´ıtaˇc na pouˇzité v´ yvojové desce zprovoznˇen a pˇripraven pro pˇr´ıpadné budouc´ı nasazen´ı. Ukázkov´ y projekt je souˇca´st´ı pˇriloˇzeného CD. Shrnut´ı nejd˚ uleˇzitˇejˇs´ıch informac´ı o této architektuˇre potˇrebn´ ych k pˇr´ıpadnému dalˇs´ımu v´ yvoji m˚ uˇzeme naj´ıt napˇr. v [1].

4.1.2

OpenMSP430

OpenMSP je implementac´ı mikrokontroléru tˇr´ıdy MSP430 firmy Texas Instruments kompletnˇe napsanou v jazyce Verilog. Jeho základn´ı vlastnosti jsou následuj´ıc´ı: ˇıˇrka slova 16 bit˚ • S´ u. • Harvardská architektura (oddˇelené sbˇernice pro program, data a periferie) • Hardwarová násobiˇcka s akumulátorem (pouˇzita dedikovaná násobiˇcka v FPGA) • 1 nemaskované a 14 maskovan´ ych pˇreruˇsen´ı. Bohuˇzel projekt jako takov´ y obsahuje minimum periferi´ı. Jmenovitˇe TimerA, GPIO a jiˇz zm´ınˇenou násobiˇcku. Souˇca´st´ı projektu nen´ı ani hardwarová jednot UART. Naproti tomu je projekt velmi dobˇre dokumentován [7] a oproti mikropoˇc´ıtaˇci Plasma je v mnoh´ ych smˇerech také u ´spornˇejˇs´ı. Tyto d˚ uvody a také rozˇs´ıˇren´ı mikrokontrolér˚ u msp430 vedly k jeho zvolen´ı. Na rozd´ıl od mikropoˇc´ıtaˇce Plasma taktéˇz nab´ız´ı i rozhran´ı pro debugger.


4.2

30

Pouˇ zit´ı mikrokontrol´ eru openMSP430

Jádro syntetizovaného mikrokontroléru je nutné pˇred pouˇzit´ım patˇriˇcnˇe vybavit okoln´ımi komponentami, coˇz popisuje následuj´ıc´ı text. Aby nebylo nutné tento postup vˇzdy opakovat, nebo bezduˇse kop´ırovat, byl vytvoˇren modul openmsp430. Zde jsou pˇripraveny kompletn´ı konfigurace mikrokontroléru urˇcené k okamˇzitému pouˇzit´ı (vˇcetnˇe *.bmm souboru). Podrobnˇejˇs´ı informace najdeme uloˇzené pˇr´ımo v modulu na pˇriloˇzeném CD.

4.2.1

Datov´ a a programov´ a sbˇ ernice

V prvn´ı ˇradˇe je nutné k mikropoˇc´ıtaˇci pˇripojit programovou a datovou pamˇet’. Moˇzné postupy byly rozebrány v kapitole 3.4. Zvolen byl postup instanciován´ım blokov´ ych RAM. Za t´ımto u ´ˇcelem také byla napsána generická entita ram generic, která pole blokov´ ych RAM tvoˇr´ı automaticky stejnˇe jako pˇr´ısluˇsn´ y adresov´ y dekodér a zároveˇ n RAM smysluplnˇe pojmenovává, takˇze je moˇzné snadno napsat odpov´ıdaj´ıc´ı *.bmm soubor a následnˇe vyuˇz´ıt nástroj data2mem. Generická komponenta samozˇrejmˇe nen´ı nutná, ale pˇekn´ ym zp˚ usobem ilustruje moˇznosti jazyka VHDL. Bliˇzˇs´ı popis entity ram generic je souˇcást´ı jej´ıho zdrojového kódu. Pˇr´ıklad, jak ji pouˇz´ıt pˇrináˇs´ı pˇripravené moduly mikrokontroléru. Zp˚ usob práce s nástrojem data2mem je potom moˇzné naj´ıt v Makefile scriptu hlavn´ıho projektu. Pˇri práci s pamˇetmi je d˚ uleˇzité vˇedˇet, ˇze mikrokontrolér openMSP430 spoléhá na to, ˇze data v datové i programové sbˇernici se mˇen´ı pouze pˇri proveden´ı operace ˇcten´ı nebo zápisu. Jinak mus´ı z˚ ustat nezmˇenˇeny. Nevˇedomost a nedodrˇzen´ı této podm´ınky zp˚ usob´ı nesprávné a tˇeˇzko odhalitelné chován´ı mikropoˇc´ıtaˇce. Pokud tedy na sbˇernici pˇripojujeme v´ıce pamˇet´ı, je nutné stav v´ ystupn´ıho multiplexeru mˇenit pouze pˇri ˇcten´ı nebo zápisu. Moˇzné ˇreˇsen´ı ukazuje schéma 4.1. Zde je poˇzadované funkcionality dosaˇzeno klopn´ ym obvodem typu D zapojen´ ym pˇred multiplexer.

4.2.2

Perifern´ı sbˇ ernice

Sbˇernice pro periferie je namapována do stejného logického adresového prostoru jako datová a programová sbˇernice, ale podstatnˇe se do nich liˇs´ı svou velikost´ı (má pevnou ˇ ı je totiˇz provádˇeno asynchronnˇe. To ˇs´ıˇrku 256 slov) a pˇredevˇs´ım zp˚ usobem ˇcten´ı. Cten´ znamená, ˇze se na sbˇernici mus´ı objevit validn´ı data ve stejném taktu, kdy se zmˇen´ı adresa, ne aˇz pˇri následuj´ıc´ı hranˇe hodinového signálu. Toto m˚ uˇze b´ yt pˇri implementaci periferi´ı v nˇekter´ ych pˇr´ıpadech pˇrekáˇzkou. Ale z principu nic nebrán´ı tomu, pˇripojit periferie na


DMEM_ADDR

0..8

0..7

31

ADR

DMEM_DIN

DIN

DMEM_WE

WE

RAM

DOUT

RAM

DOUT

CE

0..7

ADR DIN WE CE

8

D

DMEM_CE

EN

DMEM_DOUT

Obr´ azek 4.1: Zp˚ usob pˇripojen´ı v´ıce pamˇet´ı na jednu sbˇernici (datovou, programovou) mikrokontroléru openMSP430.

datovou sbˇernici, kde prob´ıhá ˇcten´ı synchronnˇe. Na obrázku 4.2 m˚ uˇzeme vidˇet doporuˇcen´ y postup jak vytváˇret a pˇripojovat periferie na perifern´ı sbˇernici mikrokontroléru openMSP430. Hlavn´ı myˇslenkou je, ˇze kaˇzdá periferie obsahuje u ´pln´ y adresov´ y dekodér a ten urˇc´ı, zda je k n´ı pˇristupováno ˇci nikoliv. Pokud ano, poskytuje na v´ ystupu poˇzadovaná data. Pokud k n´ı pˇristupováno nen´ı, tak udrˇzuje na v´ ystupu n´ızkou u ´roveˇ n. Logick´ y souˇcet v´ ystupn´ıch signál˚ u vˇsech periferi´ı poté sv´ ym zp˚ usobem nahrad´ı, jinak nutn´ y, multiplexer. periférie 1 PER_EN PER_ADDR PER_WE PER_DIN

PER_EN PER_ADDR PER_WE

PER_DOUT

PER_DIN

periférie 2 PER_EN PER_ADDR PER_WE

PER_DOUT

PER_DIN PER_DOUT

Obr´ azek 4.2: Doporuˇcovan´ y postup pˇripojen´ı periféri´ı na perifern´ı sbˇernici.

Na u ´rovni sbˇernice vypadá toto ˇreˇsen´ı jednoduˇse, ovˇsem o to v´ıce u ´sil´ı vyˇzaduje implementace samotn´ ych komponent. Nav´ıc pˇr´ıpadná chyba v jedné komponentˇe m˚ uˇze vést k nefunkˇcnosti vˇsech. Taktéˇz je sloˇzitˇejˇs´ı sledovat, zda se pamˇet’ové prostory nˇekter´ ych komponent nepˇrekr´ yvaj´ı. Z tohoto d˚ uvodu byl pˇri realizaci sbˇernice pouˇzit jin´ y pˇr´ıstup inspirovan´ y sbˇernic´ı Wishbone, jak uvid´ıme v následuj´ıc´ı ˇcásti.


4.2.3

32

Sbˇ ernice Wishbone

Sbˇernice Wishbone byla navrˇzena pro co nejvˇetˇs´ı univerzálnost jak v pˇrenosu dat, tak propojen´ı uzl˚ u a lze na n´ı vystavˇet systémy od tˇech nejjednoduˇsˇs´ıch aˇz po velmi komplexn´ı ´ s v´ıce uzly typu master. Uplnou specifikaci si m˚ uˇzeme pˇreˇc´ıst v [10]. Zde se na funkci sbˇernice pod´ıváme pouze zbˇeˇznˇe. Propojen´ı dvou periferi´ı (uzly typu slave) je k vidˇen´ı na schéma 4.3. Prvn´ı odliˇsnost´ı oproti ˇreˇsen´ı doporuˇcovaném v projektu openMSP430 je realizace adresového dekodéru. Periférie dekóduje z adresy pouze tolik bit˚ u, kolik odpov´ıdá fyzické velikosti jej´ıho adresového prostoru. Sama o sobˇe nemá informaci o tom, jak je nadˇrazen´ y systém velik´ y a na jaké logické adrese se v nˇem skuteˇcnˇe nacház´ı, coˇz je zajisté v´ yhodou. O interpretován´ı ˇ ı celé adresy a adresován´ı konkrétn´ıch periferi´ı se stará adresov´ y dekodér sbˇernice. Cin´ tak nastavován´ım v´ ystup˚ u SEL O (kód 1 z n). Taktéˇz multiplexuje v´ ystupy periféri´ı. Operace ˇcten´ı nebo zápisu se inicializuje nastaven´ım signálu STB O na vysokou u ´roveˇ n. Mezi ˇcten´ım a zápisem se rozhoduje u ´rovn´ı signálu WE O. Podle specifikace je operace dokonˇcena, aˇz kdyˇz ji zaˇr´ızen´ı typu slave potvrd´ı nastaven´ım signálu ACK O. periférie 1 0..1

ADR_I

DAT_O

DAT_I SEL_I

WE_O

WE_I

STB_O

DAT_O ACK_O

STB_I

DAT_I

periférie 2 0..2

ACK_

ADR_I DAT_I SEL_I WE_I

DAT_O ACK_O

STB_I ADR_O

0..15

0..15

adresový dekodér

Obr´ azek 4.3: Propojen´ı dvou komponent typu slave ve sbˇernici Wishbone.

R˚ uzné ˇca´sti tohoto konceptu byly pˇri návrhu hojnˇe uplatnˇeny, ale celá specifikace byla z d˚ uvodu jednoduchosti dodrˇzena málokdy. Vˇetˇsina navrˇzen´ ych periferi´ı tedy se sbˇernic´ı Wishbone kompatibiln´ıch nen´ı.

Kapitola 5 Implementace hardwaru Bˇehem této práce bylo v hardwaru implementováno ˇr´ızen´ı modifikovan´ ym sinusov´ ym signálem (viz. kapitola 2.2 ). Pˇriˇcemˇz syntetizovan´ y hardware byl navrhován s d˚ urazem na variabilitu, snadné a u ´sporné rozˇs´ıˇren´ı pro ˇr´ızen´ı v´ıce os, celkovou v´ yslednou velikost a pˇredevˇs´ım moˇznost ho relativnˇe jednoduˇse rozˇs´ıˇrit o momentové (proudové) ˇr´ızen´ı.

5.1

Rozhran´ı mikrokontrol´ eru a regulaˇ cn´ı smyˇ cky

Nutnost´ı je v prvn´ı ˇradˇe propojit mikrokontrolér (at’ uˇz syntetizovan´ y nebo jak´ ykoliv jin´ y) s navrhovan´ ym hardwarov´ ym jádrem pro obsluhu bezkartáˇcov´ ych motor˚ u a jeho ˇr´ıdic´ımi registry. Od proveden´ı této vazby se v´ yraznˇe odv´ıj´ı následn´ y zp˚ usob implementace samotného jádra i jeho kl´ıˇcové vlastnosti.

5.1.1

Moˇ zn´ e alternativy

Nab´ız´ı se tˇri moˇznosti: implementovat registry v podobˇe samostatn´ ych klopn´ ych obvod˚ u, jako blokovou RAM nebo jako distribuovanou RAM. Samostatn´ e klopn´ e obvody ˇ sen´ı pomoc´ı samostatn´ Reˇ ych klopn´ ych obvod˚ u je pomˇernˇe pˇr´ımoˇcaré. Umoˇzn ˇuje ze strany jádra okamˇzit´ y pˇr´ıstup k hodnotám vˇsech registr˚ u. Bylo by tedy moˇzné implementovat ˇr´ıdic´ı ˇretˇezec/ˇretˇezce paralelnˇe a s vyuˇzit´ım proudového zpracován´ı. To ovˇsem v naˇsem pˇr´ıpadˇe nepˇrináˇs´ı ˇza´dnou v´ yhodu, protoˇze ˇr´ıdit bezkartáˇcov´ y motor nevyˇzaduje tak velk´ y v´ ypoˇcetn´ı v´ ykon. Naopak by toto ˇreˇsen´ı bylo velmi nároˇcné na zdroje v hradlovém poli, stejnˇe tak i následné pˇripojen´ı registr˚ u do adresového prostoru mikropoˇc´ıtaˇce. 33

KAPITOLA 5. IMPLEMENTACE HARDWARU

34

Pˇred kaˇzd´ ym jednotliv´ ym registrem, do kterého bychom chtˇeli m´ıt umoˇznˇen z mikrokontroléru zápis souˇcasnˇe s jádrem, by musel b´ yt multiplexer vyb´ıraj´ıc´ı 1 ze 2. A pˇredevˇs´ım bychom museli multiplexovat veˇskeré registry pˇri ˇcten´ı. Pokud by jedna osa byla ovládána 8 registry a osy byly celkem 4, tak bychom museli multiplexovat mezi 32 registry. Pokud by registry mˇely ˇs´ıˇrku 16 bit˚ u, tak bychom pouze k implementaci multiplexeru na stranˇe mikropoˇc´ıtaˇce potˇrebovali 16 · 16 = 256 jednotek LUT4 (viz. sekce 3.1.1), coˇz je pˇres 18 % velikosti nejmenˇs´ıho obvodu ˇrady Spartan-3A. A pokud by mˇel b´ yt jeden ˇr´ıdic´ı ˇretˇezec sd´ılen mezi v´ıce osami, musely by b´ yt obdobné multiplexery i na jeho stranˇe. Nav´ıc by mohly pˇrij´ıt komplikace pˇri syntetizaci takto provázaného hardwaru. Toto ˇreˇsen´ı pro nás tedy nen´ı v´ yhodné. Distribuovan´ a RAM Dalˇs´ı moˇznost´ı by bylo pˇresunout registry do distribuovan´ ych RAM. Doˇslo by ke zmenˇsen´ı adresovac´ıch multiplexer˚ u, zároveˇ n by v omezené m´ıˇre mohlo fungovat proudové i paraleln´ı zpracován´ı, ale to je ale pro naˇse u ´ˇcely jen mal´ ym vylepˇsen´ım. Blokov´ a RAM Pro implementaci registr˚ u ˇr´ıdic´ı smyˇcky tedy byla pouˇzita posledn´ı varianta, která pˇrináˇs´ı nejvˇetˇs´ı u ´sporu prostoru – um´ıstˇen´ı veˇsker´ ych registr˚ u do blokové RAM. (V´ yjimku tvoˇr´ı registry, které nejsou pˇr´ımou souˇca´st´ı hardwarové smyˇcky, jako registry pro pˇr´ım´ y pˇr´ıstup ke kvadraturn´ımu ˇc´ıtaˇci nebo záchytné registry zachytávaj´ıc´ı jeho hodnotu, ˇcas a dalˇs´ı u ´daje pˇri nˇejaké události. Ty z poˇzadavku okamˇzité odezvy na nˇejakou událost b´ yt um´ıstˇeny v blokové RAM nemohou.) Protoˇze jsou blokové RAM dvou-portové, m˚ uˇzeme jeden port vyhradit pro mikropoˇc´ıtaˇc a druh´ y pro regulaˇcn´ı smyˇcku. Dokonce lze blokovou RAM nastavit tak, ˇze mikrokontrolér má prioritu pˇri soubˇehu zápis˚ u na stejnou fyzickou adresu (takto je v projektu sd´ılená RAM nastavena). Stále ale mus´ıme m´ıt na pamˇeti, ˇze problém soubˇehu t´ımto obecnˇe nen´ı vyˇreˇsen, a mus´ıme mu pˇredcházet, pokud by k nˇemu mohly nastat podm´ınky. Netradiˇ cn´ı implementace s blokov´ ymi RAM Dalˇs´ı alternativou je ponechat regulaˇcn´ı smyˇcce prioritn´ı pˇr´ıstup k obˇema port˚ um. To by zefektivnilo jej´ı implementaci, protoˇze by mˇela umoˇznˇeno pracovat se dvˇema slovy zároveˇ n. Jeden z port˚ u by pak musel b´ yt s mikrokontrolérem sd´ılen. Protoˇze by regulaˇcn´ı


35

smyˇcka mˇela pˇrednost, bylo by nutné realizovat operace ˇcten´ı a zápisu mikrokontrolérem jako blokované, pˇr´ıpadnˇe by si mikrokontrolér musel jin´ ym zp˚ usobem oˇsetˇrit pˇr´ıstup k pamˇeti. Coˇz pˇredevˇs´ım ze strany mikropoˇc´ıtaˇce návrh ˇcin´ı sloˇzitˇejˇs´ım. Zaj´ımavˇejˇs´ı modifikac´ı pˇredchoz´ı u ´vahy je pouˇzit´ı dvou blokov´ ych RAM – jedné pro mikropoˇc´ıtaˇc a jedné pro smyˇcku, která by tak mohla m´ıt k dispozici oba porty. Jeden z nich by nebyl sd´ılen pˇr´ımo s mikrokontrolérem, ale s jak´ ymsi dohl´ıˇzec´ım obvodem, jeˇz by patˇriˇcn´ ym zp˚ usobem obˇe pamˇeti periodicky vzájemnˇe zrcadlil a udrˇzoval v nich konzistentn´ı data. Jako pˇr´ıznaky aktuálnˇejˇs´ıch dat by mohly slouˇzit napˇr. paritn´ı bity pˇr´ıtomné ve vˇetˇs´ıch blokov´ ych RAM. Toto ˇreˇsen´ı by se vyhlo blokovan´ ym operac´ım hlavn´ıho mikrokontroléru (m´ısto toho by byl blokován dohl´ıˇzec´ı obvod) a zároveˇ n by umoˇznilo u ´plnou kontrolu nad soubˇehem. Cenou za tyto v´ yhody je doba propagace registr˚ u mezi pamˇet’mi a dále potˇreba jeˇstˇe jedné blokové RAM a dohl´ıˇzec´ıho obvodu, coˇz by ale mˇelo b´ yt v porovnán´ı s velikostmi ostatn´ıch komponent v systému témˇeˇr zanedbatelné.

5.1.2

Zvolen´ eˇ reˇ sen´ı

Posledn´ı dvˇe rozeb´ırané moˇznosti v ˇca´sti Netradiˇcn´ı implementace s blokov´ ymi RAM“ ” jsou sp´ıˇse zaj´ımav´ ym, moˇzn´ ym návrhem do budoucna, jeˇz by mohl pˇrinést jisté v´ yhody. Pˇri implementaci této práce byl ale pouˇzit pro zaˇca´tek jednoduˇsˇs´ı pˇr´ıstup, a sice pˇr´ıtomnost jedné pamˇeti a vyhrazen´ı samostatného portu jak mikrokontroléru, tak regulaˇcn´ı smyˇcce. Pamˇet’ je rozdˇelena na pole blok˚ u velikosti 2n , aby bylo moˇzné jejich efektivn´ı adresován´ı, jak se pozdˇeji ukáˇze. Kaˇzd´ y takov´ y blok uchovává kompletn´ı registry pro jednu osu. Mapován´ı registr˚ u v rámci jednoho bloku je uvedeno v tabulce 5.1. Poznamenejme, ˇze celá regulaˇcn´ı smyˇcka (entita mcc) pracuje se slovy ˇs´ıˇrky 16 bit˚ u, tedy i sd´ılená pamˇet’ má tuto ˇs´ıˇrku.

5.2

Implementace na nejvyˇ sˇ s´ı u ´ rovni

Implementaci na nejvyˇsˇs´ı u ´rovni (tzv. top-level návrh) m˚ uˇzeme vidˇet v diagramu 5.1 a je taková, ˇze regulaˇcn´ı smyˇcka realizovaná entitou mcc je pouze jedna a postupnˇe obsluhuje vˇsechny osy/motory. Data vˇsech os jsou v pamˇeti sd´ılené s mikropoˇc´ıtaˇcem, která je oznaˇcena jako shared mem . (V pˇr´ıpadˇe, ˇze by poˇzadovan´ y poˇcet os nemohl b´ yt obslouˇzen jednou smyˇckou, je samozˇrejmˇe moˇzné smyˇcku i sd´ılenou pamˇet’ zdvojit a provádˇet ˇr´ızen´ı paralelnˇe.) Regulaˇcn´ı smyˇcka mcc je postupnˇe spouˇstˇena pro vˇsechny osy nadˇrazenou entitou


36

Tabulka 5.1: Mapa bloku ve sd´ılené pamˇeti. Kaˇzd´ y blok uchovává veˇskeré registry jedné osy. Vˇsimnˇeme si, ˇze cel´ y blok m´ a velikost 32 slov (tedy 25 ) a ˇze registry MCC Px a MCC PWMx (v budoucnu pˇr´ıpadnˇe i dalˇs´ı), které se vyskytuj´ı pro kaˇzdou f´ azi, jsou zarovnány do blok˚ u velikosti 4 slov (obecnˇe 2n ). D˚ uvodem je pozdˇejˇs´ı snadné adresov´ an´ı techto oblast´ı.

Offset Název

Popis

0x00

Pˇr´ıznaky povoluj´ıc´ı funkci jednotliv´ ych blok˚ u v re-

MCC EN

gulaˇcn´ı smyˇcce. 0x01

MCC IRC

Hodnota kvadraturn´ıho ˇc´ıtaˇce.

0x02

MCC IBASE

Bázov´ y registr, od kterého se odv´ıj´ı hodnota u ´hlu natoˇcen´ı (plat´ı: MCC ANGLE = MCC IRC − MCC IBASE).

0x03

MCC IPER

0x04

MCC ANGLE

Poˇcet IRC krok˚ u na jednu komutaˇcn´ı periodu. ´ Uhel natoˇcen´ı rotoru (myˇsleno vzhledem ke komutaci) v jednotkách IRC ˇcidla (plat´ı: 0 ≤ MCC ANGLE < ´hel znaˇc´ı smˇer kolm´ y ke smˇeru magMCC IPER). Tento u netické indukce rotoru.

0x05

MCC ACTION Akˇcn´ı zásah, tj. velikost v´ ysledného vektoru napˇet´ı (proudu). Uloˇzeno ve formátu pevné desetinné ˇcárky – 10 bit˚ u za ˇcárkou.

0x06

MCC PWMMIN Nejmenˇs´ı hodnota PWM pro v´ ypoˇcet buzen´ı modifikovanou sinusovkou.

.. . 0x10

MCC P1

Velikost jednotkového vektoru napˇet´ı prom´ıtnutého do smˇeru prvn´ı fáze.

0x11

MCC PWM1

Akˇcn´ı zásah pro prvn´ı fázi, tj. hodnota vynásobená MCC ACTION pˇr´ımo urˇcená pro PWM generátor.

.. . 0x14

MCC P2

Obdobn´ y registr jako MCC P1, ale pro druhou fázi

0x15 .. .

MCC PWM2

Obdobn´ y registr jako MCC PWM1, ale pro druhou fázi

0x18

MCC P3

Obdobn´ y registr jako MCC P1, ale pro tˇret´ı fázi

0x19 .. .

MCC PWM3

Obdobn´ y registr jako MCC PWM1, ale pro tˇret´ı fázi

0x1F


37

openMSP430_8_32_mul_dbus

shared_mem

RXD DMEM_BUS

TXD

motor_irq_gen

MCU PER_BUS

IRQ

IQR0

mcc

IRF_ADR_I5..m

EVENT

IRQ_ACC

IRQ_ACC0

mcc_exec

IRF_ACK_O

IRF_ACK_I

IRF_ADR_I0..4

IRF_ADR_O

IRF_DAT_O

IRF_DAT_I

ACK_O

MCC_ACK_I

IRF_DAT_I

IRF_DAT_O

STB_I

MCC_STB_O

IRF_STB_I

IRF_STB_O

MCC_AXIS_O

MCC_EXEC_I

IRF_WE_O

IRF_WE_I

RS232

PORT_A

wave_table

1

pwm_counter

ADR_I

LUT_ADR_O

DAT_O

LUT_DAT_I

COUNT

STB_I

LUT_STB_O

EVENT_OW

irc

qcounter A

pwm3

QCOUNT

PWM_DAT_O

B

IRC_DAT_I

Hall

QCOUNT

PWM_CNT

SEL

PWM_CYC

PWM1_STB_O

WE0

PWM0

PWM2_STB_O

WE1

PWM1

PWM3_STB_O

WE2

PWM2

pwm

qcounter_mcu16

DAT

PER_BUS

gpio IN1 IN2

PER_BUS

IN3

další osy

další osy

Obr´ azek 5.1: Uspoˇr´ ad´ an´ı komponent syntetizovaného hardwaru na nejvyˇsˇs´ı u ´rovni – tzv. top-level n´ avrh.

mcc exec. Vykonáván´ı této sekvence pro vˇsechny osy je synchronizováno s PWM ˇc´ıtaˇcem pwm counter, kter´ y je spoleˇcn´ y pro cel´ y návrh. I blok irq generator je synchronizovan´ y s PWM ˇc´ıtaˇcem. Jednou za 22 period PWM signálu (tj. asi tis´ıckrát za sekundu) vyvolá v mikropoˇc´ıtaˇci pˇreruˇsen´ı a spust´ı tak vykonán´ı nadˇrazené softwarové regulaˇcn´ı smyˇcky. Dalˇs´ı bloky jako samotné PWM generátory (pwm3), kvadraturn´ı ˇc´ıtaˇce (qcounter), obecné vstupy a v´ ystupy (gpio), záchytné registry apod. mus´ı b´ yt pro kaˇzdou osu samostatné a nelze je jednoduˇse sd´ılet.

5.2.1

Entita mcc exec

Nyn´ı podrobnˇeji rozebereme, jak entita mcc exec ˇr´ıd´ı provádˇen´ı hardwarové regulaˇcn´ı smyˇcky mcc. Nejprve vˇzdy nastav´ı signálem MCC AXIS O nˇekolik horn´ıch bit˚ u adresy do


38

sd´ılené pamˇeti na portu pˇr´ısluˇsej´ıc´ımu regulaˇcn´ı smyˇcce, ˇc´ımˇz pro ni adresuje datovou oblast patˇriˇcné osy. Stejn´ ym signálem taktéˇz pˇrepne jediné dva multiplexery viditelné na digramu – jedn´ım je zvolen v´ ystup odpov´ıdaj´ıc´ıho kvadraturn´ıho ˇc´ıtaˇce a druh´ ym je adresována pˇr´ısluˇsné skupina PWM generátor˚ u pomoc´ı k tomu urˇcen´ ych signál˚ u SEL. Komutaˇcn´ı tabulka je taktéˇz pˇripojena zvenˇc´ı a v pˇr´ıpadˇe, ˇze ji vyˇzadujeme pro nˇekteré osy odliˇsnou, lze pˇridat dalˇs´ı multiplexer a pˇrep´ınat i mezi komutaˇcn´ımi tabulkami. Tato moˇznost ale pravdˇepodobnˇe nebude ˇcastá a nen´ı v digramu znázornˇena. Samotn´ y bˇeh regulaˇcn´ı smyˇcky je ˇr´ızen stylem dotaz a odpovˇed’, jako komponenty na sbˇernici Wishbone (viz. 4.2.3). Nadˇrazená entita mcc exec vyˇsle dotaz/ˇza´dost nastaven´ım signálu MCC STB O na vysokou u ´roveˇ n a ˇceká, aˇz pˇrijde odpovˇed’ o splnˇen´ı funkce v podobˇe vysoké u ´rovnˇe na vstupu MCC ACK I. Poté postup opakuje pro dalˇs´ı osu. Synchronizace zaˇcátku celého cyklu je realizována vstupem MCC EXEC I, kter´ y sleduje pˇreteˇcen´ı PWM ˇc´ıtaˇce.

5.2.2

Ostatn´ı entity

Následuje struˇcn´ y popis nˇekolika dalˇs´ıch komponent na této u ´rovni návrhu: wave table Jedná se o pamˇet’ uchovávaj´ıc´ı komutaˇcn´ı tabulku. V souˇcasnosti je formát ˇc´ısel bez znaménka a jejich rozsah je shodn´ y s rozsahem PWM generátor˚ u. Tabulka je inicializována extern´ım souborem s daty. Vytvoˇrit ho lze pˇriloˇzen´ ym skriptem gen sin lut.m programu Matlab nebo upraven´ ym nástrojem gen phase table z knihovny PXMC. qcounter Kvadraturn´ı ˇc´ıtaˇc vyhodnocuj´ıc´ı signály z IRC senzor˚ u. Poskytuje 32-bitovou informaci o poloze. qcounter mcu16 Tato entita slouˇz´ı jako rozhran´ı mezi 32-bitov´ ym v´ ystupem kvadraturn´ıho ˇc´ıtaˇce a 16bitovou sbˇernic´ı mikrokontroléru. Pˇri ˇcten´ı doln´ıho slova ˇc´ıtaˇce je jeho horn´ı ˇca´st uloˇzena do registr˚ u, takˇze je moˇzné bezchybnˇe pˇreˇc´ıst cel´ ych 32 bit˚ u. Nen´ı nutné tuto entitu duplikovat pro kaˇzd´ y kvadraturn´ı ˇc´ıtaˇc, ale m˚ uˇze b´ yt pouˇzita jako pˇrizp˚ usobovac´ı rozhran´ı k celé skupinˇe 32-bitov´ ych komponent, ze kter´ ych se pouze ˇcte.


39

pwm counter Toto je obecnˇe pouˇziteln´ y ˇc´ıtaˇc (realizovan´ y entitou counter), od kterého se odv´ıj´ı generován´ı vˇsech PWM a spouˇstˇen´ı softwarové i hardwarové regulaˇcn´ı smyˇcky. Pokud poˇzadujeme rozliˇsen´ı pˇripojen´ ych PWM generátor˚ u na pln´ ych n bit˚ u, mus´ı b´ yt nastaveno resetován´ı ˇc´ıtaˇce pˇri hodnotˇe 2n − 2. pwm3 Obsahuje tˇri d´ılˇc´ı PWM generátory. V´ ystup kaˇzdého generátoru je dán komparac´ı uloˇzené poˇzadované u ´rovnˇe a hodnoty extern´ıho ˇc´ıtaˇce. Komponenta obsahuje mezipamˇet’, takˇze novˇe zapsaná hodnota se projev´ı aˇz následuj´ıc´ı periodu PWM generátoru. gpio Jedná se o implementaci obecnˇe pouˇziteln´ ych vstup˚ u a v´ ystup˚ u. Formálnˇe obsahuje ˇctyˇri registry: registr pro ˇcten´ı vstup˚ u, nastaven´ı v´ ystup˚ u a dva registry pro nahozen´ı/shozen´ı pouze nˇekter´ ych v´ ystup˚ u zápisem odpov´ıdaj´ıc´ı bitové masky.

5.3

Regulaˇ cn´ı smyˇ cka

Jádro regulaˇcn´ı smyˇcky je implementováno v entitˇe mcc (Motion Control Chain), která v´ıceménˇe pouze zapouzdˇruje dalˇs´ı entity, jeˇz se procesu regulace pˇr´ımo u ´ˇcastn´ı. Schématické znázornˇen´ı jejich vztah˚ u je k vidˇen´ı na obrázku 5.2. Kaˇzdá z vnoˇren´ ych entit je koneˇcn´ ym stavov´ ym automatem, kter´ y je schopn´ y vykonat nad daty ve sd´ılené pamˇeti operaci jemu pˇr´ısluˇsej´ıc´ı. Vykonáván´ı jednotliv´ ych entit je ˇr´ızeno entitou mcc master obdobnˇe, jako je entitou mcc exec ˇr´ızeno vykonáván´ı regulaˇcn´ı smyˇcky mcc. Uvedené ˇreˇsen´ı má v´ yhodu pˇredevˇs´ım v tom, ˇze entity jsou vzájemnˇe zcela izolované. M˚ uˇzeme tedy problém dekomponovat na jednoduché kroky a kaˇzd´ y takov´ y krok implementovat samostatn´ ym stavov´ ym automatem a k nˇemu pˇr´ısluˇsej´ıc´ımi dalˇs´ımi komponentami, které jsou potˇrebné, jako sˇc´ıtaˇcky, komparátory, bitové posuvy, násobiˇcky apod. Z tohoto d˚ uvodu bylo toto ˇreˇsen´ı zvoleno. Dalˇs´ı v´ yhodu pˇredstavuje, ˇze lze takto jednotlivé komponenty snadno a oddˇelenˇe testovat nejen pomoc´ı simulátor˚ u, ale také pˇr´ımo v koneˇcné aplikaci pomoc´ı mikrokontroléru. Nev´ yhodami je, ˇze nˇekteré ˇca´sti, jako právˇe ony sˇc´ıtaˇcky, komparátory atd. jsou v podstatˇe duplicitn´ı záleˇzitost´ı a zbyteˇcnˇe zvyˇsuj´ı velikost v´ ysledného hardwaru. Napˇr.


40

ACK_O

mcc_master

STB_I

IRC_DAT_I

irc_dump

irc_base

pwm_min PWM_DAT_O

pwm_min_dump PWM1_STB_O

wave_table

PWM2_STB_O

vector_gen

PWM3_STB_O

sequencer multiplier

vector_scale

sequencer

ˇ arkované ˇsipky znaˇc´ı pomyslnou cestu sign´ Obr´ azek 5.2: Vazby entit uvnitˇr regulaˇcn´ı smyˇcky mcc. C´ alu (dat) od vstupu na v´ ystup.

násobiˇcka – multiplier nen´ı souˇcást´ı d´ılˇc´ı entity právˇe z d˚ uvodu pˇr´ıpadného sd´ılen´ı s ostatn´ımi entitami. I kdyˇz dnes uˇz ani násobiˇcka nen´ı pˇr´ıliˇs velkou vzácnost´ı, jak ukazuj´ı jej´ı poˇcty v tabulce 3.1. To ale neznamená, ˇze nem˚ uˇze b´ yt pˇr´ıpadnˇe vyuˇzita jinak a smysluplnˇeji. O mnoho vˇetˇs´ı nev´ yhodou je nutnost sd´ılet sbˇernici k extern´ı pamˇeti (s registry) se vˇsemi zapouzdˇren´ ymi entitami, které se regulaˇcn´ı smyˇcky u ´ˇcastn´ı. Jak jiˇz bylo dˇr´ıve vysvˇetleno, tento pˇr´ıstup vede k pomˇernˇe velkému poˇctu multiplexer˚ u (pˇredevˇs´ım na ˇ sen´ım by bylo pouˇz´ıt centráln´ı, sd´ılenou datov´ ych a adresn´ıch vodiˇc´ıch) a nen´ı efektivn´ı. Reˇ aritmeticko-logickou jednotku (ALU), pˇres n´ıˇz by procházely vˇsechna data. Multiplexovat by se poté musely pouze jej´ı ˇr´ıdic´ı signály.

5.3.1

Entita mcc master

´ celem entity mcc master je ˇr´ıdit spouˇstˇen´ı ostatn´ıch entit, které uˇz pˇr´ımo vykonávaj´ı Uˇ svou ˇca´st regulaˇcn´ıho ˇretˇezce (viz. obrázek 5.2). Zp˚ usob pˇripojen´ı tˇechto entit k jednotce mcc master ilustruje obrázek 5.3. Princi spouˇstˇen´ı blok˚ u pomoc´ı signál˚ u STB a ACK je obdobn´ y jako ten popsan´ y v kapitole 5.2.1. Rozˇs´ıˇren´ım je, ˇze lze vykonáván´ı jednotliv´ ych blok˚ u regulaˇcn´ı smyˇcky povolit/zakázat nastaven´ım bit˚ u v registru MCC EN. Máme tedy moˇznost bez nutnosti rekonfigurace m´ırnˇe mˇenit podobu regulaˇcn´ı smyˇcky. Napˇr. v pˇr´ıpadˇe potˇreby je moˇzné z mikrokontroléru pˇr´ımo ˇr´ıdit hodnoty v´ ystupn´ıho napˇet´ı na vˇsech fáz´ıch (a vyuˇz´ıt, ˇci nevyuˇz´ıt modifikovaného sp´ınán´ı), nebo ˇr´ıdit aˇz velikost a u ´hel v´ ystupn´ıho vektoru apod. V praxi je


41

nutnost´ı takto do regulaˇcn´ıho ˇretˇezce zasahovat minimálnˇe pˇri inicializaci hardwaru. Mus´ıme ale poˇc´ıtat s t´ım, ˇze pokud zmˇenou v registru MCC EN zakazujeme vykonáván´ı nˇekterého bloku, zmˇena se projev´ı aˇz pˇri následuj´ıc´ım regulaˇcn´ım cyklu. Ignorován´ı této skuteˇcnosti a okamˇzitá modifikace nˇekterého z dalˇs´ıch registr˚ u pravdˇepodobnˇe poˇ sen´ım tohoto problému, vede k soubˇehu a regulaˇcn´ı smyˇcka upravená data pˇrep´ıˇse. Reˇ jeˇz by si vyˇza´dalo nejmenˇs´ı aktivitu na stranˇe softwaru, by bylo pouˇzit´ı dvou pamˇet´ı, jak bylo navrˇzeno v ˇca´sti 5.1.1. Pokud jsou ale modifikované registry obnovované periodicky s kaˇzd´ ym cyklem softwarové regulaˇcn´ı smyˇcky v mikrokontroléru, nemus´ı b´ yt tento problém pro funkˇcnost zásadn´ı. modul regulační smyčky IRF_ACK_I IRF_DAT_I

IRF_ADR_O

IRF_ACK_I IRF_ADR_O IRF_DAT_I IRF_DAT_O

ACK_O

IRF_STB_O

STB_I

IRF_WE_O

IRF_DAT_O IRF_STB_O

mcc_master

IRF_WE_O

IRF_ACK_I

MCC_ACK_I(0)

IRF_ADR_O

MCC_STB_O(0)

IRF_DAT_I IRF_DAT_O

MCC_ACK_I(1)

IRF_STB_O

MCC_STB_O(1)

IRF_WE_O

ACK_O STB_I

ACK_O STB_I MCC_MUX_CODE MCC_MUX_EN

Obr´ azek 5.3: Princip propojen´ı entity mcc master a ostatn´ıch entit, jejichˇz vykonáván´ı ˇr´ıd´ı.

5.3.2

Entita sequencer

Entita slouˇz´ı k vykonán´ı operace podˇr´ızené entity postupnˇe nad vˇsemi fázemi motoru. Pokud se podˇr´ızená entita snaˇz´ı pˇristoupit k registr˚ um prvn´ı fáze, je tento stav detekován a pˇr´ıstup pˇresmˇerován do adresového prostoru právˇe zpracovávané fáze. Aby byl tento postup efektivn´ı, jsou registry jednotliv´ ych fáz´ı zarovnány do blok˚ u velikosti 2n .

5.3.3

Ostatn´ı entity

Následuje struˇcn´ y popis ˇcinnosti ostatn´ıch entit v regulaˇcn´ı smyˇcce.


42

irc dump Uloˇz´ı spodn´ıch 16 bit˚ u hodnoty kvadraturn´ıho ˇc´ıtaˇce do registru MCC IRC. irc base Pokud je to nutné, pˇriˇcte nebo odeˇcte registr MCC IPER od MCC IBASE. A to tak, aby platilo, ˇze MCC ANGLE = MCC IRC − MCC IBASE leˇz´ı v intervalu 0 aˇz MCC IPER − 1 vˇcetnˇe. Do sd´ılené pamˇeti taktéˇz uloˇz´ı aktualizovanou hodnotu MCC ANGLE. Pokud se registry MCC IRC a MCC IBASE liˇs´ı o v´ıce neˇz MCC IPER, dojde ke splnˇen´ı podm´ınky aˇz po nˇekolika pr˚ uchodech regulaˇcn´ı smyˇckou. vector gen Rozloˇz´ı jednotkov´ y vektor s argumentem MCC ANGLE do tˇr´ı fáz´ı (tj. registr˚ u MCC Px). Rozklad je provádˇen vyˇc´ıtán´ım hodnot z komutaˇcn´ı tabulky wave table. vector scale Vynásob´ı hodnoty v registrech MCC Px velikost´ı akˇcn´ıho zásahu (velikost´ı napˇet’ového vektoru) MCC ACTION. V´ ysledek je uloˇzen do odpov´ıdaj´ıc´ıch registr˚ u MCC PWMx. Opakován´ı pro vˇsechny fáze je doc´ıleno pouˇzit´ım entity sequencer. Akˇcn´ı zásah MCC ACTION je v souˇcasnosti interpretován jako znaménkov´ y typ s pevnou desetinnou ˇca´rkou na 10. m´ıstˇe. pwm min Vyhledá v registrech MCC PWMx nejmenˇs´ı hodnotu PWM a uloˇz´ı ji do registru MCC PWMMIN. pwm min dump Nastavuje extern´ı PWM generátory na hodnoty MCC PWMx − MCC PWMMIN, ˇc´ımˇz je realizováno tzv. buzen´ı modifikovanou sinusovkou. Opakován´ı pro vˇsechny fáze je doc´ıleno pouˇzit´ım entity sequencer.

5.4

Vlastnosti v´ ysledn´ eho n´ avrhu

Simulac´ı bylo zmˇeˇreno, ˇze vykonán´ı celé hardwarové regulaˇcn´ı smyˇcky trvá 78 hodinov´ ych takt˚ u. PWM signál je generován s frekvenc´ı 20 kHz a rozliˇsen´ım 10 bit˚ u. Na jeden cyklus


43

hardwarové smyˇcky tedy pˇripadá v´ıce jak 1000 hodinov´ ych takt˚ u. To znamená, ˇze by nemˇel b´ yt problém navrˇzen´ ym hardwarem ˇr´ıdit s bohatou rezervou i 10 os, coˇz je v praxi pro vˇetˇsinu aplikac´ı v´ıce neˇz dostaˇcuj´ıc´ı. Co se t´ yˇce velikosti v´ ysledného obvodu, tak na obrázku 5.4 m˚ uˇzeme hrubˇe porovnat, kolik prostoru která ˇcást zab´ırá. Orientaˇcn´ı ˇc´ısla v poˇctu jednotek LUT jsou následuj´ıc´ı:

Obr´ azek 5.4: Pohled z n´ astroje floorplan na vyuˇzit´ı prostoru hradlového pole. Obrázky popoˇradˇe zleva znaˇc´ı: 1. modul syntetizovaného mikrokontroléru (openMSP430 8 32 mul dbus), 2. regulaˇcn´ı smyˇcka (mcc), 3. vˇsechno ostatn´ı, tj. pwm generátory, vstupy, kvadraturn´ı ˇc´ıtaˇc atd.

Nejv´ıce zab´ırá syntetizovan´ y mikrokontrolér (vˇcetnˇe pamˇet´ı a modulu UART) – 2163. Samotné jádro mikrokontroléru o nˇeco ménˇe – 1953. Dále nejv´ıce zab´ırá hardwarová regulaˇcn´ı smyˇcka mcc – 426. Vˇsechny ostatn´ı komponenty, tj. PWM generátory, kvadraturn´ı ˇc´ıtaˇc, vstupy, entita mcc exec a dalˇs´ı – pouze 162. Celkovˇe se jedná pˇribliˇznˇe o 1380 jednotek Slice. Cel´ y návrh by se tedy mˇel vej´ıt do hradlového pole SC3S200A. Poznamenejme, ˇze multiplexery v mcc, které propojuj´ı jednotlivé moduly, obsazuj´ı 93 jednotek LUT, tj. pˇres 20 % celkové velikosti mcc. Zde by pomohla jiˇz zm´ınˇená implementace centráln´ı aritmeticko logické jednotky. Byl uˇcinˇen pokus o jej´ı implementaci (zájemci ji mohou naj´ıt v odpov´ıdaj´ıc´ım repositáˇri na pˇriloˇzeném CD ve v´ yvojové vˇetvi central alu). Pˇrechodem modulu irc base na tuto centráln´ı ALU, která um´ı provádˇet operace sˇc´ıtán´ı, odˇc´ıtán´ı a násoben´ı, se jeho velikost (vˇcetnˇe ALU) zmenˇsila ze 161 LUT na 109. Doˇslo ovˇsem také k jistému zpomalen´ı, protoˇze napˇr. k porovnáván´ı je m´ısto dedikovaného komparátoru pouˇzito odˇc´ıtán´ı apod. Pokud by na centráln´ı ALU pˇreˇsly i ostatn´ı moduly, mohla by b´ yt u ´spora prostoru markantn´ı.

Kapitola 6 Implementace Softwaru Mikrokontroléry MSP430 jsou pomˇernˇe rozˇs´ıˇrené a existuj´ı pro nˇe dostupné nástroje. Jedn´ım z nich je i pˇrekladaˇc mspgcc (port známého pˇrekladaˇce GNU GCC), kter´ y byl pˇri v´ yvoji pouˇzit. V´ yhodou je velmi dobˇre zpracovan´ y manuál [15]. Taktéˇz je dobré m´ıt dispozici specifikaci architektury [14]. Za u ´ˇcelem ˇr´ızen´ı na u ´rovni mikrokontroléru bylo vyuˇzito knihovny PXMC pro ˇr´ızen´ı motor˚ u, frameworku Sysless a systému pro automatick´ y pˇreklad softwaru OMK (Ocera Make System). Knihovna PXMC byla vyvinuta ve firmˇe PiKRON a dále poskytnuta katedˇre ˇr´ızen´ı pro jej´ı v´ yzkumné, studentské a open-source projekty s nab´ıdkou na spolupráci na dalˇs´ım v´ yvoji. Vyˇcerpávaj´ıc´ı popis této knihovny m˚ uˇzeme nalézt v diplomové práci [13]. Nebude zde uveden podrobn´ y postup zprovoznˇen´ı pˇrekladaˇce, doplnˇen´ı základn´ıch knihoven pro pouˇzit´ y mikrokontrolér a následná portace knihovny PXMC. Omez´ıme se pouze na základn´ı fakta a nˇekteré, ne obecnˇe pˇr´ıliˇs známé, podrobnosti. Zájemci o tuto ˇca´st práce naleznou jej´ı v´ ysledky na pˇriloˇzeném CD, konkrétnˇe v modulech: • Sysless (sysless/arch/msp430/ a sysless/board/msp430/) • PXMC (pxmc/libs4c/pxmc bsp/virtex2/) Dodejme, ˇze komunikace s nadˇrazen´ ym poˇc´ıtaˇcem prob´ıhá po sériové lince RS232. K interpretaci pˇr´ıkaz˚ u slouˇz´ı knihovna cmdproc z frameworku Sysless.

6.1

Pˇ reklad programu

Jednou ze základn´ıch nutnost´ı je pˇrekladaˇci sdˇelit, pro jakou verzi mikropoˇc´ıtaˇce má pˇrekládat. Dˇeje se tak klasicky pˇrep´ınaˇcem -mmcu (napˇr. -mmcu=msp430x423). Pˇri pˇrekladu 44

KAPITOLA 6. IMPLEMENTACE SOFTWARU

45

zvol´ıme verzi mikropoˇc´ıtaˇce, kter´ y nejlépe odpov´ıdá pouˇzité konfiguraci syntetizovaného mikropoˇc´ıtaˇce. Liˇs´ı se pˇredevˇs´ım pˇr´ıtomnost´ı hardwarové násobiˇcky a dalˇs´ı periféri´ı a velikost´ı pamˇet´ı. Snadno se ale m˚ uˇze stát, ˇze naˇse konfigurace pamˇet´ı ˇza´dné vyrábˇené verzi neodpov´ıdá. V tom pˇr´ıpadˇe vybereme tu, která ji jinak odpov´ıdá nejlépe, a mus´ıme pˇrikroˇcit k modifikaci tzv. linker skriptu (napˇr. msp430x423.x). Tento skript podává pˇrekladaˇci (linkeru) informaci o tom ,jak má b´ yt v´ ysledn´ y program sestaven. Obsahuje tedy i informace o velikostech pamˇet´ı apod. Velikosti datov´ ych oblast´ı uprav´ıme následuj´ıc´ımi ˇra´dky ( text“ znaˇc´ı programovou ” pamˇet’, data“ pamˇet’ datovou): ” text

(rx)

: ORIGIN = 0x8000,

LENGTH = 0x7fe0 /* 32K */

data

(rwx)

: ORIGIN = 0x0200,

LENGTH = 0x2000 /*

8K */

Dále je nutné upravit inicializaˇcn´ı hodnotu ukazatele na zásobn´ık. Ta by mˇela u mikrokontrolér˚ u MSP430 vˇzdy ukazovat na nejvyˇsˇs´ı m´ısto v datové pamˇeti. Klasick´ ym zp˚ usobem bychom poˇzadované zmˇeny dosáhly následuj´ıc´ım ˇra´dkem: PROVIDE (__stack = 0x2200) ; ˇ sen´ım je pouˇz´ıt Je ovˇsem moˇzné velice snadno na tuto druhou u ´pravu zapomenout. Reˇ m´ısto toho následuj´ıc´ı u ´pravu, která poˇc´ıtá inicializaˇcn´ı hodnotu ukazatele

stack au-

tomaticky: PROVIDE (__stack = ORIGIN(data) + LENGTH(data)) ; Moˇznost druhého ˇreˇsen´ı se objevuje aˇz v novˇejˇs´ıch verz´ıch pˇrekladaˇce a nen´ı k vidˇen´ı pˇr´ıliˇs ˇcasto, moˇzná z d˚ uvod˚ u zpˇetné kompatibility. Pokud otázku zpˇetné kompatibility nemus´ıme ˇreˇsit, m˚ uˇze nám ulehˇcit práci a ˇcas stráven´ y hledán´ım pˇr´ıpadné chyby.

6.1.1

Knihovna PXMC

Pˇri portován´ı knihovny PXMC je nutné pˇredevˇs´ım napsat funkce zajiˇst’uj´ıc´ı rozhran´ı s nov´ ym hardwarem. Obrázek 6.1 ukazuje vnitˇrn´ı strukturu knihovny pˇri ˇr´ızen´ı jedné osy. Portován´ı se t´ yká pˇredevˇs´ım dvojitˇe orámovan´ ych blok˚ u pro vstup a v´ ystup. Jejich podstatná ˇcást byla implementována v hradlovém poli. Zbylá ˇca´st tˇechto dvou funkc´ı tvoˇr´ı styˇcnou plochu mezi softwarem a hardwarem a ˇreˇs´ı otázky okolo inicializace, kdyˇz na zaˇca´tku pˇri spuˇstˇen´ı systému nen´ı známa pˇresná poloha rotoru podle IRC sn´ımaˇce. Po

KAPITOLA 6. IMPLEMENTACE SOFTWARU

46

probˇehnut´ı inicializace se vykonávan´ y kód v´ ystupn´ı funkce prakticky redukuje na pouh´ y zápis akˇcn´ıho zásahu do registru MCC ACTION navrˇzeného hardwaru – komutace jiˇz nemus´ı b´ yt ˇreˇsena softwarovˇe.

do_inp

ENG

do_gen

AS

IRC

ENR

AP

do_out MD MD2E errchk

RP RS

MA, MS EP, GEN_ST GEN_INFO

do_con ME

P D

PWM and commutation

ERC ENE

MOSFET driver +current limit

ENI

DC Motor

I

S1, S2 DBG

do_deb

PIRC, PTPER PTOFS, PTSHIFT PTVANG, PTINDX PTPTR1/2

Obr´ azek 6.1: Struktura ˇr´ızen´ı jedné osy v knihovnˇe PXMC. Dvojitˇe orámované bloky jsou z vˇetˇs´ı ˇc´ asti realizov´ any v navrˇzeném hardwaru.

V mikrokontroléru bˇeˇz´ı pˇredevˇs´ım jádro knihovny PXMC tvoˇrené vlastn´ı regulaˇcn´ı smyˇckou a generátorem tras. Aby bylo moˇzné k navrˇzenému hardwaru pˇristupovat z jazyka C, byly napsány hlaviˇckové soubory definuj´ıc´ı logické adresy registr˚ u hardwaru a poskytuj´ıc´ı makra, pˇr´ıpadnˇe funkce, pro komunikaci s n´ım. Jmenovitˇe se jedná o soubory gpio.h, mcc.h, quadcount.h pro stejnojmenné entity napsané v jazyku VHDL.

6.1.2

Gener´ ator komutaˇ cn´ıch profil˚ u

Dˇr´ıve byla komutace ˇreˇsena softwarovˇe právˇe ve v´ ystupn´ı funkci. A tabulka s komutaˇcn´ım profilem byla uloˇzena v pamˇeti mikrokontroléru. Pro jej´ı snadné generován´ı je souˇca´st´ı knihovny PXMC nástroj gen phase table, kter´ y vygeneruje tabulku v podobˇe kódu jazyka C. Nyn´ı je tabulka pevnou souˇcást´ı hardwaru (viz. kapitola 5.2, entita wave table) a soubor s komutaˇcn´ım profilem se j´ı pˇredává jako generick´ y parametr. Kaˇzd´ y bod profilu mus´ı b´ yt zapsán na zvláˇstn´ım ˇrádku a v binárn´ım formátu (snadné zpracován´ı jazykem VHDL). O generován´ı tˇechto inicializaˇcn´ıch soubor˚ u byl p˚ uvodn´ı nástroj rozˇs´ıˇren. Pro souˇcasnou implementaci hardwaru vyuˇzijeme zejména spuˇstˇen´ı nástroje s parametrem -f vhdl-bias, coˇz zp˚ usob´ı generován´ı ˇc´ısel jako typu bez znaménka v rozsahu hodnot generátoru PWM (komutaˇcn´ı profil je posunut smˇerem nahoru o polovinu rozsahu). Pro budouc´ı pouˇzit´ı je pˇripraveno i generován´ı ˇc´ısel jako typu se znaménkem – parametr -f vhdl-sig.

Kapitola 7 Z´ avˇ er Bˇehem práce se podaˇrilo navrhnout funkˇcn´ı a pouˇzitelnou ˇr´ıdic´ı jednotku pro bezkartáˇcové motory kompletnˇe implementovanou v hradlovém poli. Komutace prob´ıhá modifikovan´ ym ˇ ıdic´ı jednotka tedy vyuˇzije vˇetˇsiny moˇznost´ı, které bezkartáˇcové sinusov´ ym signálem. R´ motory nab´ızej´ı, jako je kvalitn´ı polohová regulace, hladk´ y chod a dalˇs´ı souvisej´ıc´ı v´ yhody. Pˇrestoˇze zaˇr´ızen´ı nebylo testováno na v´ıceosém stroji, je pro provoz v´ıce os dobˇre pˇripraveno. Taktéˇz vnitˇrn´ı uspoˇra´dán´ı syntetizovaného hardwaru umoˇzn ˇuje postupné rozˇsiˇrován´ı a vylepˇsován´ı jeho funkˇcnosti. Nˇekteré návrhy na budouc´ı zlepˇsen´ı byly v textu zm´ınˇeny. Pˇredevˇs´ım se ale jedná o implementaci proudov´ ych regulátor˚ u a následného momentového ˇr´ızen´ı, které bude pravdˇepodobnˇe stˇredem pozornosti pˇri dalˇs´ım v´ yvoji.

47

Literatura [1] MIPS-6371 Processor Specification. 2002. URL: hhttp://6004.csail.mit.edu/6.371/handouts/mips6371.pdfi [2] Data2MEM User Guide. 2007. URL: hwww.xilinx.com/itp/xilinx10/books/docs/d2m/d2m.pdfi [3] Chapman, K.: Get your Priorities Right - Make your Design Up to 50% Smaller. Technick´ a Zpráva WP275, Xilinx, 2007. URL: hhttp://www.xilinx.com/support/documentation/white_papers/wp275.pdfi [4] Chapman, K.: Get Smart About Reset: Think Local, Not Global. Technická Zpr´ ava WP272, Xilinx, 2008. URL: hhttp://www.xilinx.com/support/documentation/white_papers/wp272.pdfi [5] Chapman, K.: Multiplexer Selection. Technická Zpráva WP274, Xilinx, 2008. URL: hhttp://www.xilinx.com/support/documentation/white_papers/wp274.pdfi [6] Chapman, K.: Saving Costs with the SRL16E. Technická Zpráva WP271, Xilinx, 2008. URL: hhttp://www.xilinx.com/support/documentation/white_papers/wp271.pdfi [7] Girard, O.: openMSP430 an MSP430 clone. 2010. URL: hhttp://opencores.org/usercontent,doc,1299010945i [8] Hwang, E. O.: Digital logic and microprocessor design with VHDL. Victoria: Thomson, 2006, ISBN 0534465935. [9] maxon motor: Program 2010/11. URL: hhttp://www.maxonmotor.ch/e-paper/i [10] OpenCores: WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores. 2010. URL: hhttp://cdn.opencores.org/downloads/wbspec_b4.pdfi

48

LITERATURA

49

[11] Pedroni, V. A.: Digital electronics and design with VHDL. Amsterdam; Boston: Morgan Kaufmann, 2008, ISBN 978-0123742704. [12] Santarini, M.: Zynq-7000 EPP Sets Stage for New Era of Innovations. Xcell journal, , ˇc. 75, 2011. URL: hwww.xilinx.com/publications/archives/xcell/Xcell75.pdfi [13] Skup, K. R.: Motion Control for Mobile Robots. Diplomová práce, CTU in Prague, 2007. URL:

hhttp://support.dce.felk.cvut.cz/mediawiki/images/8/83/Dp_2007_skup_

konrad.pdfi [14] Texas Instruments, Incorporated: MSP430x1xx Family User’s Guide (Rev. F). 2006. URL: hhttp://focus.ti.com/lit/ug/slau049f/slau049f.pdfi [15] Underwood, S.: A port of GNU tools to the Texas Instruments MSP430 microcontrollers. 2003. URL:

hhttp://sourceforge.net/projects/mspgcc/files/documentation/031127/

mspgcc-manual-20031127.pdf/downloadi [16] Xilinx: Development System Reference Guide. 2007. URL: hhttp://www.xilinx.com/itp/xilinx10/books/docs/dev/dev.pdfi [17] Xilinx: XST User Guide. 2008. URL: hwww.xilinx.com/itp/xilinx9/books/docs/xst/xst.pdfi [18] Xilinx: Spartan-3 FPGA Family. 2009. URL: hhttp://www.xilinx.com/support/documentation/data_sheets/ds099.pdfi

Pˇ r´ıloha A Pouˇ zit´ e softwarov´ e projekty K implementaci práce byly pouˇzity následuj´ıc´ı softwarové projekty: • Knihovna PXMC (PiKRON) ˇ • Framework Sysless (Agrosoft, DCE FEL CVUT a PiKRON) • OMK – Ocera Make System (Projekt OCERA) • Quadcount (Ing. Marek Peca) • Syntetizovan´ y mikrokontrolér openMSP430 (opencores.com) • Syntetizovan´ y mikrokontrolér Plasma (opencores.com)

I

Pˇ r´ıloha B Obsah pˇ riloˇ zen´ eho CD text/

– Text bakaláˇrské práce.

modules/

– Repositáˇre komponent vznikl´ ych/upraven´ ych pˇri v´ yvoji.

projects/ – Repositáˇre p˚ uvodn´ıch projekt˚ u. finals/

– Koneˇcné projekty urˇcené pro kompilaci.

README

– Bliˇzˇs´ı popis obsahu CD.

II

Fakulta elektrotechnick Katedra 0 0 dic techniky. Vyu 0 6it programovateln ho pole pro 0 0 zen

Recommend Documents