Investigating Traps in the HfO2 gate oxide layer of a MOSFET
Final Report “INVESTIGATING TRAPS IN THE HfO2 MOSFET GATE OXIDE LAYER” Marijn van Loenhout, Arash Khatami en Tom Blauwendraat Begeleider: Herbert Wormeester 30 juni 2004, Enschede in het kader van het D2-project 2004
1
2
1. SAMENVATTING In het kader van de wereldwijde zoektocht naar een vervanger voor SiO2 in MOSFETs wordt ook hafniumoxide (HfO2) onderzocht. Een groot probleem voor het gebruik van HfO2 in MOSFETs is het aantal defecten en traps in HfO2. Wij hebben een literatuuronderzoek gedaan naar traps en interfacestates en metingen aan HfO2 capaciteitsstructuur. Traps zijn te karakteriseren met een tijdconstante, een Fermi niveau en een capture cross section. Er is een heel scala aan technieken, elektrisch, maar ook optisch en chemisch, waarmee defecten en traps gedetecteerd kunnen worden. Charge pumping is de beste elektrische methode. Bij microscopische technieken is AFM een goede methode om oppervlakken te onderzoeken en TEM is geschikt om de interne structuur van een laag te bepalen. Het blijkt dat traps in HfO2 hun oorzaak hebben in korrelgrenzen, oxygen vacancies en grenslagen. Korrelgrenzen ontstaan wanneer het materiaal verhit wordt boven de kristallisatietemperatuur (300 ºC). Dit is het geval bij verschillende stappen in het huidige productieproces. Mogelijke oplossingen zijn andere annealtechnieken of het vervuilen van het HfO2 met bv. Si, zodat de kristallisatietemperatuur hoger wordt. CVD processen lijken omdat zij voldoen aan de productie eisen die de industrie stelt de beste oplossing te bieden voor het deponeren van amorfe en complexe gateoxides. Onze metingen aan een HfO2 sample doen vermoeden dat ons sample vol zit met bulk traps, maar dat het met de interface traps meevalt. Wij vermoeden dit omdat onze metingen bij lage wisselspanningsfrequentie zeer onbetrouwbaar worden, wat wijst op veel traps met een lage tijdsconstante. Voor de interface trap density vinden we met de Nicollian-Goetzberger methode een relatief lage dichtheid van 5,5x109 traps eV-1cm-3. We zijn echter niet overtuigd van de betrouwbaarheid van onze meetpunten. Een verklaring voor een lage interface trap density is dat alleen de bulk uit HfO2 bestaat; de interface bestaat uit het kwalitatief goede SiO2 op Si.
3
4
2. INHOUDSOPGAVE 1.
SAMENVATTING _____________________________________________ 3
2.
INHOUDSOPGAVE ___________________________________________ 5
3.
INLEIDING __________________________________________________ 8
4.
MOSFETS__________________________________________________ 10
5.
6.
4.1.
De MOS structuur_____________________________________________ 10
4.2.
De MOSFET transistor _________________________________________ 11
DEFECTEN EN TRAPS _______________________________________ 13 5.1.
Traps _______________________________________________________ 13
5.2.
Defecten ____________________________________________________ 13
5.3.
Deep levels __________________________________________________ 14
5.4.
Interface traps________________________________________________ 14
5.5.
Eigenschappen van traps ______________________________________ 15
5.6.
Trapped charge ______________________________________________ 16
5.7.
Ongewenste invloeden van traps ________________________________ 16
MEETMETHODEN ___________________________________________ 19 6.1.
Elektrische meetmethoden _____________________________________ 19
6.1.1 6.1.2 6.1.3 6.1.4 6.1.5 6.1.6
6.2.
C-V meetmethoden ________________________________________________ 19 Conductance methode (Nicollian-Goetzberger)___________________________ 21 Charge pumping methode ___________________________________________ 22 DLTS/PITS_______________________________________________________ 22 Random Telegraph Signal (RTS)______________________________________ 23 Overige methoden _________________________________________________ 24
Niet-elektrische meetmethoden _________________________________ 24
6.2.1. 6.2.2. 6.2.3. 6.2.4.
7.
Optische technieken _____________________________________________ 24 Structurele oppervlakte- en filmanalyse ______________________________ 25 Chemische karakteriseermethoden__________________________________ 27 Toepassing op Hafniumoxide en Hafniumsilicaat films ___________________ 28
HAFNIUMOXIDE ____________________________________________ 31 7.1.
Structuur van hafniumoxide ____________________________________ 31
7.2.
Hafniumoxide als high-k materiaal _______________________________ 32
7.3.
Traps in hafniumoxide _________________________________________ 32
8.
DEPOSITIETECHNIEKEN _____________________________________ 35
9.
METINGEN _________________________________________________ 46 9.1.
Inleiding_____________________________________________________ 46
9.2.
Bepaling van de oppervlakte afhankelijkheid van gate stroom ________ 47
5
9.3.
Bepaling van de maximale spanning voor stress vrije I-V metingen. ___ 49
9.4.
Tijdsafhankelijkheid van de lekstroom ___________________________ 51
9.5
C-V en G-V metingen __________________________________________ 53
9.5.1 9.5.2
9.5.
Analyse van C-V grafieken __________________________________________ 54 Nicollian-Goetzberger analyse________________________________________ 55
Equivalent oxide thickness _____________________________________ 56
10.
CONCLUSIES _____________________________________________ 59
11.
LITERATUURLIJST ________________________________________ 62
6
7
3. INLEIDING Microprocessoren zijn de afgelopen jaren steeds sneller kleiner en energiezuiniger geworden. Al jaren volgen de verbeteringen de wet van Moore. Dit is mogelijk omdat de industrie op wereldschaal samenwerkt aan het systematisch verkleinen van de mosfets die de basis van microprocessoren vormen. Deze verkleining van MOSFETs is gedreven door drie mogelijke verbeteringen die dit met zich mee brengt. Kleinere MOSFETs leiden tot kleinere RC-tijden en zo tot hogere schakelsnelheden. Kleinere MOSFETs hebben minder lekstroom per MOSFET en zijn dus energie zuiniger. Er passen meer kleine MOSFETs op een chip wat integratie en kostenbesparingen mogelijk maakt. Binnen enkele jaren zal de huidige technologie echter niet meer kleiner geschaald kunnen worden omdat er tegen fysische grenzen wordt gestuit. Het belangrijkste probleem hierbij vormt de isolerende SiO2 laag tussen de gate en het source/drain kanaal in de MOSFETs. Deze laag moet zo dun worden dat kwantummechanische tunneling onaanvaardbare lekstromen tot gevolg heeft. Een oplossing hiervoor is het toepassen van een dikkere isolator laag. De werking van een MOSFET berust echter op de capaciteit tussen gate en substraat en een dikkere laag zal daarom een hogere diëlectrische constante moeten hebben om dezelfde capaciteit te hebben. Deze materialen met een hoge diëlectrische constante worden ook wel high-k materialen genoemd. Naast de keuze van het materiaal worden de eigenschappen van het gateoxide in belangrijke mate bepaald door de aanwezige interfacetoestanden en defecten in de dunne laag. Interface toestanden en traps hebben onder andere invloed op de lekstroom, de levensduur en het de drempelspanning van het materiaal. In het kader van het D2 project van Technische natuurkunde hebben wij daarom onderzoek gedaan naar de interfacetoestanden en defecten in high-k gateoxides. Het D2-project is begeleid door dr. Wormeester van de vakgroep vastestoffysica waar reeds onderzoek naar dit onderwerp gebeurt. De metingen aan MOS capaciteitsstructuren zijn door dr. Salm begeleid, waarvoor we haar graag willen bedanken. In dit D2-project verslag worden aan de hand van een literatuur onderzoek en metingen de belangrijkste eigenschappen van defecten en hun invloed op het huidige onderzoek en de toekomstige productie van high-k gateoxide MOSFETs besproken. In dit verslag zullen eerst de werking van de MOSFET en de verschillende defecten en hun eigenschappen beschreven worden. Daarna komen zowel de elektrische als de microscopische meettechnieken die bij het onderzoek aan gateoxides van belang zijn aan bod. Omdat de depositie techniek, samenstelling en omstandigheden waarbij een gateoxide gedeponeerd grote invloed hebben op het aantal defecten en interface condities. Worden vervolgens de belangrijkste depositie technieken voor de ontwikkeling van een high-k gateoxide en van hafnium oxide in het bijzonder toegelicht. Naast dit literatuur onderzoek hebben we ook nog elektrische metingen aan hafnium oxide MOS condenstoren gedaan. De verwerking van deze metingen richt zich vooral op de mogelijke karakterisering van defecten en interface condities. Tot slot worden de belangrijkste conclusies over de relatie van defecten en interface condities met betrekking op de ontwikkeling van high-k gate oxides gegeven.
8
9
4. MOSFETS Zoals in de inleiding al is uitgelegd, gaat het in dit project om een bepaald soort transistor, de MOSFET. In dit hoofdstuk leggen we uit wat een MOSFET is en hoe hij werkt. We beginnen met de MOS structuur, dit is een onderdeel van de MOSFET.
4.1.
De MOS structuur
De MOS structuur (Metal Oxide Semiconductor) is getekend in figuur 4.1. Het is duidelijk dat het hier om een structuur van drie lagen gaat: een geleidende gate, een isolerend gateoxide, en een halfgeleidend substraat. Ook zijn er twee grensvlakken te zien, dit zijn de beide interfaces. De MOS heeft diverse functies. Op zichzelf staand werkt hij als een capaciteit. Een aantal basisbegrippen worden geassocieerd met de MOS. Zo heeft hij drie modes: accumulatie, depletie en inversie. De MOS wisselt tussen deze modes afhankelijk van de gate bias, dat is de spanning tussen bovenkant gate en onderkant substraat.
Figuur 4.1: de MOS structuur
De namen van deze modes zijn ontleend aan het laagje wat zich vormt in het bovenste gedeelte van het halfgeleidersubstraat. We leggen dit uit aan de hand van een p-type MOS. Het substraat is hier standaard positief geladen, de ladingsdragers zijn gaten. Brengen we een negatieve gate bias aan, dan wordt de gate negatief geladen en de gaten in het substraat worden naar boven getrokken. Er vormt zich zo een accumulatielaagje (gaten ‘accumuleren’ aan het grensoppervlak). (figuur 4.2 links) Maken we de gate bias meer positief, dan verlaten de gaten de laag weer. Zo rond 0V komen we aan op VFB, de flatband voltage. Nu is het silicium neutraal. Hier begint de depletiefase (±0-1V): gaten worden actief afgestoten, er ontstaat een laagje waar geen gaten meer zijn: ‘depleted of holes’. In plaats van de gaten komen er negatieve acceptor-ionen (figuur 4.2 midden) Als je het bias voltage nog hoger maakt (>±1V), kom je in inversie terecht: de ionen zijn op en er komen elektronen, zoveel zelfs dat er een dun laagje ntype silicium (een channel) ontstaat, in plaats van p-type: het silicium is plaatselijk ‘geinverteerd’ (figuur 4.2 rechts)
Figuur 4.2: de drie MOS modes: accumulatie, depletie, inversie
10
4.2.
De MOSFET transistor
In figuur 4.3 zien we resp. de doorsnede en de elektrische weergave van een silicium n-channel MOSFET. Te zien is dat hij om de MOS uit de voorgaande paragraaf is heen gebouwd. Het woord MOSFET staat voor MOS-Field Effect Transistor, waarbij we het woord MOS al kennen en Field Effect Transistor betrekking heeft op de functie die de MOS structuur in deze opstelling heeft, namelijk een transistor die gebruik maakt van het effect van een elektrisch veld.
Figuur 4.3: links schematische weergave MOSFET, rechts elektrische weergave (bron: Wikipedia)
Elektrisch gezien werkt de MOSFET als een schakelaar. Als er een spanning op de gate (G) wordt gezet, dan onstaat er geleiding tussen de source (S) en de drain (D) aansluiting. Als de gatespanning weer weg gaat dan springt de MOSFET weer in isolatie-modus. De interne werking van de MOSFET wordt geillustreerd met de doorsnede. Source en drain zijn aangesloten op twee stukken n-doped silicium in het onderste gedeelte van de tekening. Elektronen kunnen vrij bewegen in deze stukken, maar niet door het omringende p-doped substraat. In rust is er dus geen geleiding tussen source en drain. Wanneer er spanning op de gate komt te staan, vormt zich een elektrisch veld rondom de gate, waardoor elektronen in het pdoped silicium zich richting de gate bewegen en zich een n-doped inversielaag vormt aan het grensvlak van het substraat en het isolerende oxide. Deze inversielaag vormt een geleidend kanaal waardoor elektronen van source naar drain kunnen komen, vandaar de naam n-channel MOSFET. Het principe werkt ook als je n- en p-doped materiaal omdraait. De geleiding geschiedt dan door gaten in plaats van elektronen, en er is sprake van een p-channel MOSFET. De MOSFET wordt veel gebruikt in microprocessoren en andere chips waarin grote hoeveelheden schakelaars nodig zijn. Chips moeten steeds kleiner worden, onder andere in verband met warmte-ontwikkeling, en daarom worden steeds hogere eisen gesteld aan de MOSFET structuur. Een eis is bijvoorbeeld dat de lekstroom IGD (tussen gate en drain) zo klein mogelijk is. Lekstroom treedt op omdat het gateoxidelaagje tussen gate en drain nooit perfect isoleert. In het volgende hoofdstuk zullen we het hebben over traps en defecten in het gateoxidelaagje, veroorzakers van lekstroom.
11
12
5. DEFECTEN EN TRAPS In het vorige hoofdstuk beschreven we de werking van een MOSFET. In dit project gaat het om traps die zich bevinden in het gateoxidelaagje van die MOSFET. Wat zijn traps? Dat beschrijven we in deze paragraaf. Ook geven we aan wat voor eigenschappen ze hebben en welke nadelige invloed ze hebben.
5.1.
Traps
Als je het woord trap in het Nederlands vertaalt, betekent het niets anders dan een val. Bij dunne gateoxidelaagjes gaat het om een val die gezet wordt voor ladingsdragers (zoals electronen en gaten). Een trap heeft dus als belangrijkste eigenschap dat er lading in kan worden gevangen. Dit heeft allerlei ongewenste effecten op de werking van de MOSFET. Deze negatieve effecten komen later ter sprake.
5.2.
Defecten
Als we traps willen begrijpen moeten we begrijpen wat defecten zijn. Een trap is namelijk altijd een defect in het materiaal, en vaak een die zorgt dat er één of meer bindingsmogelijkheden onbenut blijven (unsaturated bonds). Een defect is geen éénduidig fenomeen, waarvan je bijvoorbeeld kunt zeggen: nou, dat is dus als één fosforatoom 3 micrometer naast een siliciumatoom staat. Nee, een aantal totaal verschillende onregelmatigheden in de microscopische structuur van een materiaal kunnen een defect (en dus een trap) zijn. Allereerst zijn er de vacancies, dit zijn plaatsen in een kristallijne structuur waar een atoom zou moeten zitten, maar waar er geen zit. Het kunnen ook dislocations zijn, dit zijn bepaalde imperfecties in het kristalrooster zoals de edge of de screw (figuur 5.1). Of het zijn metallic impurities, atomen zoals ijzer en koper die in de structuur niet thuishoren maar er toch per ongeluk in terecht zijn gekomen. Het kan Figuur 5.1: Edge en Screw dislocations ook zijn dat twee perfect gekristalliseerde “korrels” bij de materiaalgroei in een scheve houding met elkaar in contact komen en niet goed op elkaar passen. Echter thermodynamisch gezien is het gunstiger dat ze direct binden dan dat ze eerst recht gaan staan voordat ze binden, waardoor je een grain boundary (korrelgrens) krijgt waar veel bindingsmogelijkheden onbenut blijven en waar dus lading kan worden gevangen. Verder heb je nog de stacking faults, precipitates en interstitials. Interface traps – aan het interface tussen twee verschillende materialen – zijn bijvoorbeeld te wijten aan vrije bindingsmogelijkheden (dangling bonds) die optreden door slecht passende (niet-epitaxiale) kristalstructuren.[2,13]. Defecten ontstaan voornamelijk tijdens de groei van het materiaal, maar kunnen ook onstaan na verloop van tijd, als de MOSFET al langer in gebruik is. Ze kunnen ook onstaan wanneer een te hoge spanning op de laag aangebracht wordt, de laag veel straling te verduren krijgt, of wanneer de laag wordt blootgesteld aan een hoge temperatuur.
13
5.3.
Deep levels
Wat doet een defect dan precies? Dat hangt met name af van de plaats van zijn Fermi-energie in de bandgap. Elk defect heeft een bepaalde Fermienergie. Deze energie ligt ergens in de bandgap, dat wil zeggen tussen de en de valentie-energie-band EV conductieband EC. Met de plaats in de bandgap worden de termen deep level en shallow level geassocieerd. Een shallow level ligt dichtbij EV of EC en fungeert als n of p-doping, zoals een SiFiguur 5.2: Boven zien we de conductieband (energie EC) en onder de valentieband (energie EV). Een deep level zit laag kan worden gedoped met de ertussenin. De processen (a) t/m (d) kunnen optreden. [14] impurities P (fosfor) of B (boor). Een deep level daarentegen ligt verder van beide banden af (ergens tussenin) en fungeert als trap of als generation-recombination (G-R) center. In figuur 5.2 zien we een schematische tekening van een deep level in de bandgap. Met dit deep level kunnen vier dingen gebeuren, namelijk electron capture (a), electron emission (b), hole capture (c) en hole emission (d). Een trapping event is (a)+(b) of (c)+(d). De tijd tussen bijvoorbeeld (a) en (b) is dan de trapping time. Generation en recombination zijn respectievelijk (b)+(d) en (a)+(c). Een deep level gedraagt zich als G-R center wanneer de energie dicht bij het midden van de bandgap zit. Wanneer de energie meer aan de randen zit, gedraagt hij zich meer als trap. In de praktijk kunnen we de termen G-R center en trap door elkaar gebruiken en kunnen we stellen dat alle deep levels zich gedragen als trap [13].
5.4.
Interface traps
Nu we weten waar traps vandaan komen, kunnen we een volgend onderscheid maken, namelijk in interface traps en bulk traps. Het is een simpel ruimtelijk onderscheid. Als je een gateoxidelaagje hebt bevinden de interface traps zich aan het interface met silicium, en de bulk traps bevinden zich binnenin het oxidelaagje. Een kleine onduidelijkheid is overigens dat interface traps wel deep levels kunnen zijn; deep slaat namelijk op de bandgap en interface slaat op de positie in het laagje.
14
5.5.
Eigenschappen van traps
Traps hebben een capture time constant τc en emission time constant τe. Dit zijn respectievelijk de tijd die het duurt totdat er een ladingsdrager gevangen wordt, en de tijd totdat deze weer losgelaten wordt, gegeven een willekeurig trapping event. Deze tijden zijn natuurlijk niet altijd gelijk, maar als je het gemiddelde neemt hebben sommige soorten traps een laag gemiddelde en andere een hoog gemiddelde. Voor een mooie visualisatie zie figuur 6.7 in het volgende hoofdstuk. Je kunt ook elektrische eigenschappen associeren met een groep traps. Een groep traps heeft bijvoorbeeld een capaciteit. Dit is logisch als je bedenkt dat traps elektrische lading kunnen vangen en opslaan (door middel van trapping events), dat is namelijk precies wat een condensator ook doet. Een groep traps heeft ook een weerstand, want als de ladingsdragers de hele tijd getrapt worden heeft dat een beperkende invloed op de stroom. Je hebt dus nu al een R en een C. En wat heeft een schakeling met een R en een C? Precies, een RC-tijd, de tijd die het duurt voordat hij opgeladen is (en in dit geval: totdat alle traps in de groep hun lading hebben gevangen). De waarde 1/RC wordt ook wel de tijdconstante τ genoemd en het is een belangrijk kenmerk van een groep traps. Deze elektrische tijdconstante is bovendien het gemiddelde van de capture en emission time constants van alle traps in de groep. Met de tijdconstante kun je onderscheid maken tussen fast traps en slow traps. Fast traps hebben een hoge tijdsconstante en reageren snel en adequaat op een voltageverandering, slow traps doen er langer over. Waar je de grens legt tussen fast traps en slow traps is een keuze, die leg je bijvoorbeeld bij een bepaalde tijdsconstante, of bij een bepaalde wisselspanningsfrequentie. Bij hoge frequenties doen de slow traps niet mee, en bij nog hogere frequenties fast traps ook niet meer. Op basis hiervan zijn uiteraard meetmethoden ontwikkeld die uitspraken doen over de hoeveelheid fast en slow traps, hierover later meer. Het R en C model is natuurlijk een macroscopisch model, op microscopische schaal is het wat ingewikkelder. Daarom is er onder andere het Shockley-Read-Hall model. Dit model introduceert de capture cross section van een trap, dit kun je zien als de waarschijnlijkheid dat een trap een lading vangt. Het is niet moeilijk in te denken dat deze grootheid direct te relateren is aan de eerder genoemde tijdconstante. Hoe hoger de kans dat er een lading gevangen wordt, hoe sneller natuurlijk alle traps hun lading gevangen hebben.
15
5.6.
Trapped charge
Wanneer er lading in een trap gevangen wordt, wordt het een getrapte lading (trapped charge) genoemd. Bij SiO2 kun je een verdeling maken in 4 soorten ongewenste ladingen in een materiaal (figuur 5.3) [12]. Deze classificatie is in principe ook geldig voor alternatieve high-K gateoxides zoals HfO2 [13]. Het gaat om: - interface trapped charges, lading precies op het interface - fixed oxide charge, vaste oxidelading in de buurt van het interface - oxide trapped charge, mobiele oxidelading verspreid over de hele laag - mobile ionic charges, zoals bv. Sodiumionen Alleen interface trapped charge en oxide trapped charge hebben te maken met het trapping mechanisme wat hierboven is uitgelegd. De andere twee charges komen in het materiaal bij productie en blijven die lading Figuur 5.3: de vier soorten trapped charges steeds houden. Je hebt dan dus te maken met een ongewenste vaste lading in het materiaal, maar niet met een extra capaciteit. De lading kan tenslotte niet opgeslagen of weer losgelaten worden.
5.7.
Ongewenste invloeden van traps
Traps hebben allerlei nadelige effecten op de elektrische eigenschappen en de levensduur van het materiaal. We zullen er een aantal noemen. Alle vaste lading in het gateoxide is eigenlijk ongewenst, dus ook getrapte lading. Deze lading zorgt voor een verschuiving van de C(V) curve naar rechts of naar links, en dus voor een verschuiving van de threshold voltage, het schakelpunt van de transistor. Echter als je precies weet hoe groot de afwijking zal zijn, kun je het corrigeren door het dopen van je poly-silicium gate [1]. Verder is het zo dat traps in het algemeen veroorzaker zijn van een verminderde mobiliteit van ladingsdragers: reduced mobility. Elektronen of gaten worden namelijk gevangen in de traps en het kost energie om ze er weer uit te halen zodat ze weer verder kunnen. Dit resulteert in een lagere I(V). Traps hebben een nadelige invloed op de elektrische eigenschappen van de gateoxidelaag. Dit kun je illusteren met behulp van de equivalente circuits van figuur 5.4. In (a) zien we dat het laagje kan worden gemodelleerd door de capaciteiten Cox (de laag), CP en CN (positieve en negatieve ladingsdragers), CB (bulk traps) en Cit (interface traps). In accumulatie (b) en inversie bij lage frequentie (d) zijn CP resp. CN heel groot en verdwijnt daardoor de invloed van CB en Cit. Echter in depletie (c) is de invloed van bulk en interface traps sterk merkbaar (dit is dan ook duidelijk te zien in C-V grafieken) en bij hoge frequenties in inversie (e) wordt de capaciteit van bulk traps merkbaar. [13] Ook geldt dat hoe meer traps, hoe hoger de leakage current. Traps kunnen fungeren als tussenstapjes voor een elektron om door de normaliter sterk isolerende gateoxidelaag heen te tunnelen (dit verschijnsel heet trap assisted tunnelling).
16
Bovendien is het zo dat als er eenmaal traps ontstaan, dat daaromheen na verloop van tijd nieuwe traps ontstaan. Bijvoorbeeld door hot carrier degradation. Traps hebben dus invloed op de levensduur van een materiaal, want als deze degradatie escaleert krijg je o.a. een te hoge lekstroom (leakage current) en werkt de transistor niet meer goed.
Figuur 5.4: equivalente circuits waarin de capaciteiten van bulk traps (CB) en interface traps (Cit) zijn meegenomen. (b)-(e) stellen de versimpelde situaties voor bij verschillende biascondities: accumulatie, depletie, inversie hoge frequentie, inversie lage frequentie.
17
18
6. MEETMETHODEN Er zijn verschillende procedures om metingen aan een MOS structuur te doen en zo iets te kunnen zeggen over het aantal traps in het materiaal. We kunnen onderscheid maken tussen elektrische methoden en methoden die gebruik maken van microscopie. Bij elektrische methoden meet je elektrische eigenschappen van de gehele laag, zoals bijvoorbeeld stroom of capaciteit tegen spanning (IV en CV metingen). Voor sommige methoden is een MOS laag voldoende, andere methoden zoals charge pumping vereisen een MOSFET structuur. Bij microscopie technieken moet je denken aan bijvoorbeeld AFM of TEM, toegepast op het oppervlak of op een doorsnede van de gateoxidelaag in kwestie.
6.1.
Elektrische meetmethoden
Door IV en CV curves van een MOS structuur te bestuderen kun je met enig “boerenverstand” op het gebied van elektrotechniek al dingen zeggen over traps. Traps houden namelijk lading vast, of laten die juist weer los, en doen dat snel of juist langzaam (fast vs. slow states). Dat zie je in de curves terug. Je kunt dus altijd een kwalitatieve beschouwing maken van metingen. Daarnaast zijn er nog een aantal methoden waarmee kwantitatieve informatie kan worden verkregen over het aantal traps, de soort traps (bulk of interface) en aanverwante informatie zoals de tijdconstante van de traps. We zullen een aantal van deze methoden bespreken, sommige uitgebreider dan andere. 6.1.1
C-V meetmethoden
Een populaire manier om traps te onderzoeken is om C(ω, V) van een MOS laag te meten. Een voordeel is dat je geen MOSFET structuur nodig hebt. Er zijn verschillende manieren om uit deze gegevens informatie over traps te halen. Het boek van Nicollian [14] beschrijft drie methoden, de zogeheten Capacitance methods, voor het bepalen van de dichtheid van interface traps (Dit). Deze methodes gaan ervanuit dat je de interface traps kunt modelleren met een equivalent circuit (figuur 6.1). De eerste en ook oudste methode is de Figuur 6.1: equivalent circuit voor de capaciteitsmethoden. methode van Terman. Hiervoor heb je C-V metingen bij hoge frequentie (HFCV) nodig. Bij hoge frequenties hebben de meeste interface traps niet genoeg tijd om de spanning te volgen. Je mist dus hun capaciteit, waardoor je een hoger voltage nodig hebt om nog de gewenste capaciteit te krijgen. Er treedt een zogenaamde stretch-out op (figuur 6.2), waaruit je de informatie over interface traps kunthalen. Echter, voor een numerieke evaluatie van Dit moet je ook vrij precies de dopingconcentratie van het materiaal weten. Deze methode is niet heel nauwkeurig en wordt dus weinig gebruikt.
19
De tweede methode is de quasistatische methode van Berglund. Deze werkt met lage frequentie C-V metingen (LFCV). Als je bij voldoende lage frequentie meet, geef je de interface traps genoeg tijd om te reageren op de opgelegde spanning, voordat de spanning weer verandert. Het is dan net alsof statische situaties elkaar opvolgen, vandaar de naam quasi-statisch. Deze methode levert ander soort curves op dan Figuur 6.2: ‘stretch-out’ in de C-V curve voor hoge frequenties. de HF-metingen (zie figuur 6.3). Bij deze methode zit de informatie niet in de stretch-out van de curve, maar in de extra capaciteit die er is omdat er interface traps zijn. Volgens het boek van Schroeder [13] kan de quasistatische methode kan ook worden uitgevoerd door I-V metingen te doen. De CLF (lage frequentie) curve wordt daar vervolgens uit bepaald door de formule:
I = C LF
dVG dt
In deze formule gaat men ervanuit dat Figuur 6.3: de (ideale) low-frequency curve I de displacement current is en niet de lekstroom. Vaak heb je echter wel veel last van lekstroom. Daarom is er nog een derde methode om de quasistatische techniek uit te voeren, namelijk het meten van Q-V (charge-voltage). Er kan vrij exact worden gemeten hoeveel lading er beweegt na een verandering in V. Vervolgens kun je uit Q weer I bepalen, en daarmee CLF. De derde methode komt oorspronkelijk van Castagné en Vapaille. Zij combineerden gegevens uit metingen bij hoge en lage frequentie. Deze methode is nauwkeuriger dan de HFCV methode omdat Cs (uit het circuit van figuur 6.1) direct gemeten kan worden en niet hoeft te worden berekend. Ook heb je bij deze methode geen gegevens nodig over het dopingprofiel. Deze methode werkt echter alleen goed in zwakke inversie. Schroeder [13] beschrijft nog de Gray-Brown methode, waarbij je high-frequency C-V curves meet bij verschillende temperaturen. Het is een snelle, maar niet heel nauwkeurige methode. Naast informatie over interface traps is het ook mogelijk om met CV metingen uitspraken te doen over bulk trapped charges (zoals fixed oxide charges, mobile charge etc.) Schroeder [13] beschrijft dit als volgt: je vergelijkt de gemeten curves met theoretische curves (berekend uit o.a. dopingconcentratie en diëlektrische constante), en uit het verschil bepaal je de waarden/concentraties van de getrapte ladingen. Moderne studies geven steeds betere vergelijkingen voor theoretische C-V curves.
20
6.1.2
Conductance methode (Nicollian-Goetzberger)
Deze methode [13,14] werd voor het eerst voorgesteld door Nicollian en Goetzberger in 1967 en wordt gezien als een betrouwbare methode om de interface trap density Dit te bepalen. Ook kun je er de tijdsconstante τ van de traps mee bepalen. Bij deze methode meet je C(ω,V) en G(ω,V). De methode werkt bij bias-spanningen in depletie en zwakke inversie. De methode stoelt op het model van figuur 6.4. In dit model worden interface traps beschreven als een conductance die zich parallel aan de laag bevindt. Dit model is een afleiding van het Capacitance model uit de vorige paragraaf (figuur 6.1).
Figuur 6.4: equivalent circuit voor de Nicollian-Goetzberger methode.
De waarde van de parallelle conductance Gp bereken je uit de meetwaarden met de volgende formule (bron: Sze).
GP
ω
=
ωC ox2 G m G m2 + ω 2 (C ox − C m )
Het handigst is om Gp nu alvast om te rekenen in een waarde per cm2, door te corrigeren voor het meetoppervlak en te delen door 104. Cox is te bepalen als de capaciteit die je meet wanneer de MOS structuur in accumulatie is. De kern van de methode is nu dat je Gp/ω uitzet tegen ω. Uit die grafiek kun je een piek halen, (Gp/ω)max.Wanneer de MOS structuur zich in depletie of zwakke inversie bevindt kun je de waarde van deze piek vervolgens relateren aan Dit. De reden dat dit werkt is dat Gp/ω het verlies voorstelt wat optreedt door interface traps, en het maximale verlies kun je relateren aan de interface trap dichtheid. Dit doe je d.m.v. de formule:
⎛ Gp ⎞ ⎟⎟ ⋅ f (σ s ) Dit = ⎜⎜ ω ⎝ ⎠ max waarbij f een vrij ingewikkelde formule [12] is, en σs (standard deviation of band bending) een uitdrukking is voor de statistische verdeling van de traps over het interface. σs kun je halen uit de breedte van het piekje. Je kunt ook aannemen dat de verdeling uniform is, in welk geval de formule reduceert tot [13]:
Dit =
2.5 ⎛ G p ⎜ q ⎜⎝ ω
⎞ ⎟⎟ ⎠ max
waarbij q = 1.6x10-19 en Dit in eV-1cm-2.
21
6.1.3
Charge pumping methode
Deze methode werkt op een MOSFET in plaats van op een MOS structuur en wordt gezien als de beste methode om Dit te bepalen wanneer je een MOSFET tot je beschikking hebt. De gebruikte opstelling staat in figuur 6.5. Hij werkt als volgt; source en drain leg je aan elkaar en je zet er een licht negatieve spanning op; op de gate zet je een blokgolf die tussen inversie en accumulatie schakelt. Vervolgens meet je de charge pumping stroom ICP die gaat lopen en hieruit kun je Dit berekenen. Dit kan omdat wanneer je van accumulatie naar inversie schakelt, de interface traps niet mee doen, maar andersom wel. Zo onstaat er een tekort aan elektronen, en dus een kleine stroom Icp die te meten is. Figuur 6.5: de schakeling die wordt gebruikt bij charge pumping. VG is de input. Gemeten worden de kleine variaties in Icp.
6.1.4
DLTS/PITS
DLTS en PITS zijn twee manieren om zogenaamde deep level impurities (of deep levels) te bestuderen. Zoals eerder uitgelegd zijn dit impurities met een Fermi energie die diep in de bandgap zit, dus niet dicht bij de conductie- of valentie-energie. Met DLTS kun je onder anders de capture cross section en de dichtheid van de deep levels bepalen. DLTS is een afkorting voor Deep Level Transient Spectroscopy. Het werkt als volgt. Wanneer je de capaciteit C meet als functie van de tijd dan zal dit een exponentieel dalende curve opleveren. De tijdconstante waarmee deze curve daalt zal varieren met de temperatuur. Voor verschillende temperaturen krijg je dus curves die met verschillende snelheid dalen. Wanneer je bij elk van deze curves twee samples neemt op dezelfde tijdstippen t1 en t2, en voor elke
Figuur 6.6: DLTS spectroscopy. Links: C(t) curves voor verschillende T. Rechts: per curve het maximum verschil tussen meetpunt t1 en t2, uitgezet tegen T (grafiek staat op zijn kant, om het verband met de curves goed aan te geven).
22
temperatuur het capaciteitsverschil dC meet wat er tussen die samples is, levert dit een DLTS spectrum op. In dit spectrum (een dC-T grafiek) zit een maximum. Zie ook figuur 6.6. Variaties op deze techniek zijn onder andere D-DLTS (Double Correlation DLTS, twee grafieken gebruiken ipv één), CC-DLTS (door V te varieren hou je C constant met een feedback techniek, en je leest de data nu af uit de V(t)-grafiek), etc. De PITS techniek staat voor Photo-Induced Transient Spectroscopy. Hier meet je niet de capaciteit maar de stroom. Door lichtpulsen op het sample te schijnen krijg je steeds een bepaalde waarde voor de stroom I, waarna een dalende I(t) curve volgt, vervolgens weer een puls etc. De dalende I(t) curve kan worden bestudeerd met dezelfde techniek als bij DLTS. 6.1.5
Random Telegraph Signal (RTS)
Als je in gatestroommetingen de gatespanning heel laag maakt, en de MOSFET is heel klein (0.1 x 1.0 µm) dan worden er discrete spanningsovergangen zichtbaar (figuur 6.7). Dit heten zogenaamde RTS signalen (Random Telegraph Signal). In de figuur zijn metingen te zien die op een SiO2 MOSFET genomen zijn [17]. De spanningsovergangen zijn toe te wijzen aan individuele traps. De tijdsconstanten voor emissie en capture zijn direct af te lezen, en je kunt er een statistische analyse op uitvoeren om erachter te komen of er veel langzame traps zijn of juist veel snelle. Figuur 6.7: discrete pulsen, ook wel ‘random telegraph noise’ genoemd. Deze pulsen worden toegewezen aan het laden/ontladen van een individuele trap. [17]
23
6.1.6
Overige methoden
Er zijn nog diverse andere elektrische methoden om iets over traps te zeggen. Schroeder beschrijft de TVS methode (Triangular Voltage Sweep), de MOSFET Subthreshold Current Method, de Charge transfer loss in charge-coupled devices (CCD) en de ESR (Electron Spin Resonance) methoden. Het voert te ver om die hier allemaal te gaan beschrijven. In plaats daarvan kunnen we concluderen dat je, omdat een materiaal met traps zich op allerlei manieren anders gedraagt dan een materiaal zonder traps, op verschillende creatieve manieren methoden kunt construeren om deze traps te detecteren. Veel methoden zijn uit behoefte ontstaan in de jaren 60 bij de aanvang van de siliciumrevolutie. Tegenwoordig met high-K zie je dat onderzoekers de oude methoden weer uit de kast trekken en ze, waar nodig, aanpassen, uitbreiden en/of toespitsen op de huidige apparatuur en meetbehoefte. Naar verwachting zal deze ontwikkeling voortduren, en naarmate er meer bekend wordt over de specifieke oorsprong van traps zullen er misschien nog wel betere technieken ontstaan.
6.2.
Niet-elektrische meetmethoden
6.2.1.
Optische technieken
Voor optisch karakteriseren van dunne films zijn er verscheidene optische technieken beschikbaar. Deze methoden worden meestal gebruikt om de dikte van de film te bepalen. Er valt echter nog meer informatie uit de metingen te halen dan alleen de filmdikte. Voor een uitgebreide beschrijving van de meest populaire optische technieken, zie [2]. Voor ons onderzoek is echter maar één methode van bijzonder belang: Spectral reflectometry Laten we beginnen met het definiëren van de complexe brekingsindex N van een medium:
N = n − ik
(i = − 1 )
N is dus een eigenschap van het materiaal om licht door te laten (n) en gedeeltelijk te absorberen (k). De waarde van k heeft invloed op de reflectiviteit R van het materiaal:
R=
(n − 1)2 + k 2 (n + 1)2 + k 2
Hier zijn n en k afhankelijk van de golflengte van het licht λ. Bij aanwezigheid van een film maken deze afahnkelijkheid van de golflengte en meervoudige reflecties in de film de formule voor R veel complexer. Met spectral reflectance methode wordt geprobeerd de waarde van de filmdikte d, n, k en Eg te bepalen door de lichtintensiteit van een het normaal opvallende licht op het medium te meten. Er wordt dan een computer gebruikt om theoretische verbanden van n en k uit te rekenen en een zo goed mogelijk R-λ match te produceren voor de R-λ metingen. Voor media zonder absorptie (k=0) worden n en k als functies van λ benaderd door
n(λ ) = a + b / λ2 + c / λ4
24
k (λ ) = a ' e b '(1 / λ −1 / c ' ) Waar a, b, c en a’, b’ en c’ de fitting parameters zijn [2]. Voor gedeeltelijk absorberende media worden n en k als functies van energie (E=hc/ λ) benaderd door q
n(E ) = n ( E = ∞ ) + ∑ i
q
k (E ) = ∑ i
B0 i E + C 0 i E − Bi E + C i 2
Ai (E − E g )
2
E 2 − Bi E + Ci
Hier zijn Ai, Bi en Ci afhankelijk van de elektronische structuur van het materiaal en Eg is de energie bandgap. Eg is de enegie waarvoor k(E) een absoluut minimum heeft. B0i en C0i zijn afhankelijk van deze vier waarden. Het getal q bepaald het aantal termen dat gebruikt worden in de som. Voor q=1 beschrijven deze vergelijkingen de spectra van een amorfe structuur. Hogere orde termen (q>1) ontstaan door polykristallijne of kristallijne materialen. Elk term in de som voor n(E) en k(E) maakt een piek of een daal in de bijbehorende spectra [2]. Deze vergelijkingen gelden voor een breed gedeelte van het elektromagnetische spectrum, van ultraviolet tot een deel van infrarood. Bovendien zijn ze ook gerelateerd door Kramers-Kronig dispersie relatie die n en k zelfconsistent maakt [9,16]. 6.2.2.
Structurele oppervlakte- en filmanalyse
Voor hoge resolutie beelden van de kristalroosters van de films worden vaak elektronenmicroscopen gebruikt. Hiervan bestaan er twee variaties, scanning electron microscope (SEM) en transmission electron microscope (TEM). Hier mee kunnen onder andere defectstructuren, interne kwaliteit en defecten, het beeld van atomen op de interface en kristalstructuren van de films worden onderzocht. Informatie over de structuur van substraat- en filmgrenslagen zoals details van film-nucleation, groeiproces, kristallografie van deposits en oppervlaktereconstructies wordt met behulp van atomic force microscope (AFM) en scanning tunneling microscope (STM) verkregen [2]. Scanning electron microscopy (SEM) In een SEM wordt het sampleoppervlak door een elektronenbundel gebombardeerd. Deze elektronen hebben een energie van gemiddeld 30 keV. Deze elektronen veroorzaken dan drie soorten straling vanuit het materiaal. Met juiste typen van detectoren kunnen verschillen aspecten van het materiaal onderzocht worden. Op het oppervlak van het materiaal tot een diepte van enkele angstroms, komen de zogenaamde secondaire elektronen vrij. Deze hebben een lage energie en zijn zeer goed geschikt voor het maken van drie dimensionale afbeeldingen van het sampleoppervlak. Het contrast en deze plaatjes wordt veroorzaakt door het feit dat bij hellingen op het oppervlak er meer secondaire elektronen vrij komen dan bij vlakke gedeelten. De tweede soort straling bestaat uit elastisch terugverstrooide elektronen die dieper in het materiaal zitten. Deze hebben vrijwel evenveel energie als de invallende elektronen. De kans op terugkaatsing hangt af van het atoomnummer Z van het materiaal, maar deze afhankelijkheid (~0.05Z1/2) is niet sterk genoeg om soorten elementen te identificeren [2]. Toch kunnen duidelijke scheidingslijnen ontstaan waar elementen met een groot verschil in Z-waarde zitten. De patronen
25
veroorzaakt door deze elektronen kunnen gebruikt worden om kristallografische oriëntatie van het materiaal te bepalen. Er komt ook röntgenstraling vrij. Door de energie van deze straling te meten kan de type van de atomen worden bepaald en door ze te tellen kan de concentratie van de atomen worden bepaald. Dit is de X-ray spectroscopy en het heet X-ray energy dispersive analysis (EDX) en is altijd gekoppeld aan een SEM. Transmission electron microscopy (TEM) Er is een belangrijk verchil tussen SEM en TEM. Een TEM is een echte microscoop in die zin dat het beeld van het materiaal in een keer wordt geproduceerd. Bij een SEM zijn er meerdere iteraties nodig om een beeld te vormen. Bovendien heeft TEM een grotere oplossend vermogen dan SEM. Dit komt door de hoge energie elektronen met een energie tussen 125 tot 300 keV (of soms zelfs 1 Mek). Volgens deBroglie vergelijking,
λ = h / (2mqV )1 / 2 , hebben deze elektronen een golflengte van 0.037Å of lager wat resulteert in een betere vergroting. Een TEM werkt als een diaprojector met een dunne film als dia. In TEM vallen de elektronen op een stuk dunne film en als de film dun genoeg is gaan ze daar doorheen. De verstrooiing die deze elektronen tijdens dit proces ondergaan, bepaalt het type informatie dat wordt verkregen. Diffractiepatronen ontstaan door elastische verstrooiing, zonder verlies van energie als gevolg van interacties met de atoomkernen. Inelastische interacties met roosterelektronen op grain boundaries, dislocatie, defecten en dichtheidvariaties maken complexe absorptie en verstrooiing effecten en leiden tot variatie in de intensiteit van getransmitteerde bundel. Door verschillende soorten en combinaties van elektromagnetische lenzen te gebruiken, kunnen gegevens als beeld of analytische data verkregen worden. Deze combinaties zijn de operationele modes van TEM en zijn beschreven in boek van Ohring [2]. Scanning tunneling microscope (STM) In een STM wordt het topje van een zeer scherpe naald, met een topdiameter van enkele atomen dik, over het materiaal geschoven. De naald wordt op een hoogte van ongeveer 1 nm van het sampleoppervlak gehouden. Het potentiaalverschil tussen de naald en het materiaal VT (meestal millivolts tot enkele volts) veroorzaakt een stroom i. De richting van de stroom hangt af van VT. De STM kan in twee modi worden gebruikt. In de eerste mode wordt de naald op gelijke hoogte gehouden ten opzichte van het sampleoppervlak. Dit wordt gerealiseerd door een elektronisch feedback systeem dat de hoogte van de naald continu bijstelt. De absolute verschuiving van de naaldtop wordt gebruikt om een beeld te creëren. In de tweede mode worden de stroomveranderingen gemeten en gebruikt voor het creëren van het beeld. Atomic force microscope (AFM) Een variant van STM is AFM waarin in plaats van de stroomsterkte de elektrische kracht tussen de atomen van de naald en die van het monster gemeten. Dit wordt gedaan met een veersysteem waarvan de veerconstante kleiner is dan de veerconstante van de atomen zelf. Voor een beschrijving in meer details zie [2]. Evenals STM kan een AFM ook in twee modi worden bediend. Als de naald het monster niet aanraakt en zich op een hoogte van enkele tien of honderden angstroms bevindt, werken de van der Waals krachten op de naald en wordt deze aangetrokken naar het monster. Dit is bekend als
26
het noncontact AFM (NC-AFM). In een contact AFM raakt de naald het te onderzoeken monster. Hier de elektronenwolken overlappen en de naald word afgestoten. Door deze aantrekking- of afstotingskrachten te meten, kan er een beeld worden gevormd van het oppervlak van het monster. 6.2.3.
Chemische karakteriseermethoden
Voor het identificeren van de elementen waar een dunne film uit bestaat en het bepalen van de hoeveelheid hiervan, zijn er vele verschillende technieken en gereedschappen beschikbaar. Hiervan is de Rutherford backscattering (RBS) methode van belang voor het onderzoek naar eigenschappen van Hafnium films. Deze wordt hier besproken. Voor meer details over technieken voor chemische identificatie zie [2]. Rutherford backscattering (RBS) In deze methode wordt de elastische botsing tussen atoomnuclei gebruikt om de chemische samenstelling van het materiaal te bepalen. In een RBS wordt het materiaal met lichte ionen zoals 4He+ van bijvoorbeeld 2Mev beschoten. Deze kernen maken vrijwel geen schade aan het oppervlak van materiaal, maar dringen diep in het materiaal door tot soms enkele micrometers. Ze raken echter hun energie kwijt door de elektronen in het materiaal in een aangeslagen toestand te brengen. Dit proces verloopt lineair met de indringdiepte. Sommige kernen dringen door de elektronen wolken heen en botsen direct tegen de atoomnuclei waar ze na een elastische botsing in een hoek θ terugkaatsen. De energie van een ion dat terugkaatst kan met de volgende vergelijking worden berekend:
(
)
2
⎛ M 2 − M 2 sin 2 θ 1 / 2 + M cos θ ⎞ 0 0 ⎟ E E1 = ⎜ ⎟ 0 ⎜ M0 + M ⎠ ⎝ Hier is M0 de atoommassa het ion, M de atoommassa van de beschoten atoomkern en E0 de initiële energie van het ion. Met een vaste waarde voor M0, θ, en E0 hangt de waarde van E1 alleen af van M. Dus door E1 te meten kan worden bepaald tegen welke atoomsoort het ion gebotst heeft. Als het ion dieper in het materiaal dringt voordat het teruggekaatst wordt, geldt de energieverandering waarbij rekening wordt gehouden met het gegeven dat de energie van het ion lineair afneemt met twee keer de indringdiepte maal een constante (zie fig. 6.8).
Figuur 6.8: Terugkaatsing van de ionen vanaf voorachteroppervlak van een 900 Å dikke PtSi film (Bron: [2])
en
27
6.2.4.
Toepassing op Hafniumoxide en Hafniumsilicaat films
Optische analyse Voor het onderzoeken van interfacetoestanden en defecten van films waarin Hafnium is verwerkt, is net zoals meeste andere films de filmdikte het eerste waar metingen op worden verricht. Optische analyse is dan ook de meest voor de hand liggende methode. Er kunnen ook technieken zoals TEM worden gebruikt, maar over het algemeen bij zeer dunne films zijn de resultaten verkregen met optische technieken en TEM soms niet in overeenstemming. Wij hebben voor dit onderzoek geen optische metingen kunnen doen. Daarom hebben we gebruik gemaakt van de resultaten uit een proef met Hafniumoxide en Hafniumsilicaat die vermeld staat als referentie [9]. Hier komen de dikte metingen door middel van optische technieken en TEM wel overeen (zie ook volgende sectie). In fig. 6.9a is te zien hoe de reflectiviteit van de film afhangt van de dikte daarvan. Deze spectra zijn van de films met een dikte variërend tussen 20 en 70Å en een referentiespectrum van Si. De theoretische fit voor een 58Å HfO2 film is te zien in fig. 6.9b. Deze gegevens kunnen worden gecombineerd om met Figuur 6.9: (a) Reflectiespectra van dunne HfO2 films op Si (b) n en k analyse van de HfO2 film. een bepaalde golflengte de dikte van de oxidelaag zeer nauwkeurig op verschillende plaatsen te meten en zodoende de toestanden en discontinuïteiten van de interface te bepalen.
28
TEM analyse TEM word ook gebruikt om beeld van dwarsdoorsneden van dunne films te maken. Hiervoor worden films in plakjes gesneden en gepolijst totdat de film dun genoeg is voor gebruik in TEM. In fig. 6.10 zijn enkele voorbeelden van deze toepassing te zien. Met deze techniek kan de dikte van de lagen en de positie van de onderdelen goed woorden bepaald.
Figuur 6.10: TEM dwarsdoorsnede beelden van HfO2 op Si (Bron: [9]).
Figuur 6.11: RBS spectra van (a) Hf silicaat (b) Si (bron: [9])
Nucleaire analyse met behulp van RBS In fig. 6.11a zijn de spectra van Hf silicaat en Si te zien die verkregen zijn met behulp van RBS techniek. Hieruit kan de dikte van Hf-laag, de concentratie en de manier waarop het verspreid is, worden bepaald. In fig. 6.11b is het spectrum van Si te zien.
29
30
7. HAFNIUMOXIDE Het wordt tijd om ons te toe te gaan spitsen op hafniumoxide. In de afgelopen jaren is er veel aandacht gegaan naar het gateoxidelaagje in de MOSFET. Het huidige SiO2 voldoet niet meer, er moet een materiaal met een hogere diëlektrische constante (k-waarde) komen. Veel van deze zogenaamde high-k materialen zijn bestudeerd. Omdat wij niet onbeperkt de tijd hadden voor ons project leek het ons het beste om één materiaal uit te kiezen, en zo komt het dat we hebben gekozen voor hafniumoxide.
7.1.
Structuur van hafniumoxide
Wanneer de temperatuur beneden 320 ºC is, is hafniumoxide amorf. Tussen de 320 ºC en 365 ºC begint het te kristalliseren[15]. Dit gebeurt overigens niet in een monokristallijne structuur, maar een polykristallijne. Dat wil zeggen, het kristal is niet overal gelijk maar bestaat uit afzonderlijke kristallijne korrels. In figuur 7.1 wordt het verschil tussen kristallijn (a), amorf (b) en polykristallijn (c) goed geïllustreerd. Allereerst wordt gekristalliseerd in een monoclinische structuur (figuur 7.2). Rond de 1700 ºC vindt een overgang plaats naar een tetragonale structuur. Boven de 2600 ºC vormt zich een kubische structuur (figuur 7.3) en rond 2700 ºC ligt het smeltpunt[18].
Figuur 7.2: HfO2 in monoclinische kristalstructuur (365 ºC < T < 1100 ºC)
Figuur 7.1: schematische weergave van een kristallijne (a), amorfe (b) en polykristallijne (c) structuur.
Figuur 7.3: HfO2 in kubische kristalstructuur (T > 2600 ºC)
31
7.2.
Hafniumoxide als high-k materiaal
De belangrijkste eisen aan een high-k materiaal zijn de volgende (bron: Wilk): - Een k-waarde die significant hoger is dan k=4 (SiO2) - Thermodynamische stabiliteit in contact met silicium - Goede kwaliteit van het interface met silicium - Een goede morfologie (amorf, of kristallijn met weinig defecten) - Compatibiliteit met poly-silicium gates - Opschaalbaarheid van de benodigde groei/depositietechniek - Een goede betrouwbaarheid en levensduur Voor een uitgebreide toelichting van al deze eisen verwijzen wij naar het artikel van Wilk, Wallace en Anthony. Ook komen de verschillende eisen nog ter sprake bij de behandeling van depositietechnieken. Hafniumoxide scoort goed met betrekking tot de gestelde eisen. De k-waarde is ongeveer 25, HfO2 is stabiel op silicium en kan goed worden gedeponeerd wanneer je eerst een laagje SiO2 deponeert om een begin te maken. Het voornaamste probleem is de grote hoeveelheid defecten/bulk traps in het materiaal. Een ander nadeel is dat HfO2 niet direct op Si gegroeid kan worden, je hebt een dun SiO2 laagje nodig om het proces mee te starten. Hierdoor daalt de kwaarde naar ±15-20.
7.3.
Traps in hafniumoxide
Bij recente metingen aan HfO2-lagen worden er te veel bulk traps ontdekt, in de orde van 10181019 traps/cm3. Het is nog niet precies bekend wat nu de oorzaak is van deze grote hoeveelheid traps. Men twijfelt tussen oxygen vacancies (het ontbreken van zuurstofatomen) en grain boundaries (zie het vorige hoofdstuk). De grain boundaries hangen samen met de morfologie van hafniumoxide. HfO2 blijft amorf tot ongeveer 300 ºC, daarna vindt kristallisatie plaats. Tenzij je epitaxiaalgroei toepast, wat nog niemand gelukt is, wordt dit een polykristallijne structuur en die hebben een hoop grain boundaries, waaraan defecten optreden. Om traps tegen te gaan, is het dus beter om hafniumoxide amorf te houden door onder de 300 ºC te blijven. Je hebt dan geen grain boundaries en dus minder traps. De huidige procestechnologie maakt echter gebruik van annealtechnieken die plaatsvinden bij temperaturen rond de 800 ºC. Als deze technieken niet worden toegepast krijg je slechte kwaliteit interfaces. Maar als je ze wel toepast krijg je dus veel bulk traps. Hoe kun je dit dilemma oplossen? Een aantal mogelijkheden zijn: - Een nieuwe depositietechniek die epitaxiaal een monokristallijne structuur groeit - Een nieuwe anneal techniek die onder de 300 ºC blijft - Een nieuwe depositietechniek die een kwalitatief goede amorfe laag kan groeien zonder dat er anneals nodig zijn - Proberen om hafniumoxide te mengen met een ander materiaal, zoals Si, zodat de kristallisatietemperatuur omhoog gaat, en je alsnog de anneals kunt toepassen zonder dat er kristallisatie optreedt. Nadeel hiervan is weer dat je k-waarde lager wordt.
32
7.4.
Bruikbare meetmethoden voor onze HfO2 sample
Wij hebben een hafniumoxidesample (MOS) waarvan we graag willen weten hoeveel interface traps erin zitten. We verwachten een lage waarde (rond 1010 traps/cm3), omdat er is gestart met een thermisch gegroeid siliciumlaagje waarvan we weten dat die gemakkelijk met een dergelijk lage trapdichtheid gegroeid kan worden. De problemen beginnen pas bij het siliciumoxidehafniumoxide interface, maar de traps daar fungeren in ons sample feitelijk als bulk traps omdat ze middenin de stack zitten. Om de interface trap dichtheid te bepalen vallen voor ons de C-V methoden af. De lage frequentie C-V metingen vallen af, omdat het ons niet lukt om fatsoenlijke low-frequency C-V metingen te doen. De metingen zwabberen gigantisch, waarschijnlijk door de aanwezigheid van veel bulk traps. De high-frequency (Terman) methode valt af omdat we geen informatie hebben over het doping profile danwel de dopingconcentratie van het materiaal. Die zouden we eventueel wel kunnen meten, maar het kost teveel tijd om dat nu nog uit te zoeken. Bovendien is de Terman methode niet erg betrouwbaar. Ook de Gray-Brown methode valt af, want we mogen van onze begeleider geen vuurtje stoken onder de chuck. De Conductance methode is wel uit te voeren, deze methode hebben we daarom ook uitgebreider beschreven dan de andere en gaan we proberen toe te passen. Andere methoden zoals charge pumping vallen af omdat we geen MOSFET structuur hebben maar alleen een MOS. In hoofdstuk 9 meer over de metingen.
33
34
8. DEPOSITIETECHNIEKEN De invloed van depositie technieken op interface toestanden en defecten De structuur van een dunne laag en de bijbehorende depositie technieken zijn nauw met elkaar verbonden. De eigenschappen van de dunne laag worden namelijk niet alleen door het gekozen oxide bepaald maar door de vorm waarin dit in de laag aanwezig is. De meeste gate diëlectrica vormen een kristallijnen of polykristallijnen structuur. Dit kan tot problemen leiden. Korrelgrenzen hebben een andere structuur waarlangs gemakkelijk lekstromen kunnen lopen of diffusie van atomen kan optreden. De diëlectrische eigenschappen van de laag kunnen ook beïnvloedt worden door korrelgrootte en oriëntatie. Een één kristalstructuur zou een oplossing voor deze problemen bieden alleen is het lastig deze te groeien. De kristalrichting kan bijvoorbeeld wisselen bij stapranden in het silicium substraat en de roosterlengte moet goed passen. Een amorfe structuur lijkt daarom het meeste perspectief te bieden [1]. Deze heeft namelijk geen korrelgrenzen en is mogelijk makkelijker te groeien. In dit hoofdstuk worden eerst de eisen waaraan een depositie techniek moet voldoen besproken en vervolgens worden de meest geschikte technieken voor experimentele en uiteindelijke toepassing nader toegelicht. Deze toelichting zal zich voornamelijk richten op het depositie proces van hafnium. Ten slotte worden de mogelijkheden van nabehandelingen en stacks of gateoxide legeringen besproken. Eisen aan depositieproces: Er zijn vele technieken ontwikkeld om dunne lagen te groeien. De halfgeleider industrie stelt echter een aantal eisen waaraan eventueel nieuw productieproces moet voldoen. Deze zijn: -
-
Zo groot mogelijke compatibiliteit met het huidige Si procédé. In het huidige productieproces zijn al tientallen jaren enorme investeringen gedaan en zo is een verregaande perfectionering bereikt. De industrie is hierdoor erg conservatief en wil slechts kleine veranderingen doorvoeren. Opschaalbaarheid naar grote oppervlakten, 300mm wafers worden nu al toegepast en bieden grote efficiency voordelen Hoge doorvoersnelheid in het productieproces. Hoog vacuüm technieken kosten veel tijd en zijn dus erg duur. Levensduur van 10 jaar
Naast deze commerciële eisen zijn er ook nog de fysische eisen die er aan het gate oxide en de bijbehorende depositietechnieken gesteld worden. -
-
-
Het mag geen nadelige invloeden op de mobility hebben. Als het gateoxide de carrier mobility in de channel layer nadelig beïnvloed gaat dit rechtstreeks ten kostte van de transistor prestaties. De voordelen van een kortere kanaal lengte mogelijk gemaakt door het high-K gate oxide verdwijnen dan. Het oxide moet een zo laag mogelijke lekstroom hebben. Een hoge lekstroom leidt niet alleen tot groot energieverbruik en warmteafvoer problemen in eindtoepassingen. Maar ook tot een kortere levensduur door toenemende stress van het gate oxide bij hogere lekstromen. Het oxide moet diffusie van dotering voorkomen. Diffusie van dotering door het gateoxide verandert de transistor eigenschappen en is dus ongewenst. Het oxide moer een zo laag mogelijke concentratie van defecten en interface condities. Defecten en interface condities hebben invloed op de drempelspanning van de transistor maar beïnvloeden ook de lekstroom en de levensduur.
35
Het huidige proces is gebaseerd op de thermische oxidatie van SiO2 en CVD processen om de verschillende lagen te groeien. Lithografie en etsmethoden worden gebruikt voor het aanbrengen van de structuren. Als de mogelijke depositie technieken worden beoordeeld aan de hand van de hierboven gestelde eisen dan vallen de meeste af omdat ze niet opschaalbaar zijn of te lange doorvoertijden vergen. Verschillende vormen van CVD processen voldoen echter wel aan de meeste eisen. Deze worden daarom uitgebreider besproken. Chemical Vapor Deposition CVD CVD wordt in het huidige MOSFET productieproces heel veel toegepast. Met CVD is het mogelijk grote oppervlakken met een constante dikte en structuur te bedekken. Vele verschillende films kunnen worden aangebracht: metalen, halfgeleiders, organische en anorganische materialen. CVD processen hebben geen hoog vacuüm nodig en vormen dus geen probleem voor de hoge doorvoersnelheid die gewenst is door de industrie. Verder zijn ze compatibel met andere processtappen en relatief goedkoop. CVD processen lijken dus het meest geschikte proces in de depositie van gateoxides. Figuur 8.1 laat het belang van cvd processen bij de huidige MOSFET productie zien. Allereerst zal het CVD proces worden toegelicht en vervolgens de verschillende varianten in relatie met de depositie van (hafnium) gateoxides.
Figuur 8.1: Bij het huidige productieproces worden alleen het gate oxide en de metaallagen niet met behulp van CVD technieken gemaakt. [2]
36
CVD processen Bij CVD processen wordt in tegenstelling tot andere depositie technieken de laag niet direct uit de uiteindelijke elementen gedeponeerd, maar vindt er eerst een reactie plaats waaruit dan de laag wordt gevormt. Stapsgewijs is het proces als volgt te beschrijven [2](zie ook figuur 8.2): -
Het te deponeren materiaal wordt in een gasvormige verbinding in een reactor gebracht waarna het door diffusie en convectie naar de reactiezone wordt getransporteerd. Reacties in de gasfase vormen nieuwe reactanten en bijproducten Transport van het gasmengsel naar het substraat Chemische en fysische absorptie en diffusie aan het substraat. Reacties aan het substraat die de uiteindelijke film vormen. Desorptie van de vluchtige bijproducten Diffusie en convectie transporteren de restproducten weg.
Figuur 8.2: Het CVD proces. [2]
37
Atomic layer (ALCVD)
Chemical
Vapor
Deposition
Door gebruik te maken van specifiek chemische reacties kan met behulp van ALCVD atoomlaag voor atoomlaag worden gegroeid. ALCVD processen zijn daarom heel geschikt voor complexere gate oxide stacks. Figuur 8.3 geeft aan hoe het proces in zijn werk gaat. Op een substraat bestaande uit een legering AB is het de bedoeling epitaxiaal te groeien. Een precursor AB heeft de eigenschap dat deze een binding aangaat met het oppervlak zo dat er A-B bindingen ontstaan. Deze reactie loopt af als op het hele oppervlak zich een laag bevind. De reactor wordt vervolgens leeggepompt waarna met behulp van BD nu ook in de oppervlaktelaag de B-A-B structuur ontstaat. Herhalen van de cyclus maakt het mogelijk atoomlaag voor atoomlaag te groeien.
Figuur 8.3: ALCVD proces [2]
Met ALCVD van gateoxides en specifiek van HfO2 kunnen vlakke lagen met een grote controle over dikte en samenstelling worden gegroeid. Deze zijn voor amorfe lagen vrijwel altijd zeer egaal maar voor polykristallijnen lagen kunnen er ruwheden als gevolg van facetten op de kristallieten ontstaan. Om een zuiver amorfe film bij lage temperatuur te deponeren. Zijn zeer reactieve precursors met aflopende oppervlakte reacties nodig. Hafnium amides voldoen aan deze eisen als precursor en Hausmann et al.[3] geven resultaten van HfO2 op deze wijze gegroeid. XRD toont aan dat het mogelijk is 100nm dikke amorfe lagen te groeien bij 100°C die na verwarming zoals verwacht kristalliseren. Ook TEM beelden (figuur 8.4) en AFM (figuur 8.5) beelden bevestigen de temperatuur afhankelijkheid van kristalgroei.
Figuur 8.4 : Tem beelden van een ALCVD gedeponeerde HfO2 film. De zwarte punten zijn kristallen.[8.3]
Figuur 8.5: AFM opnames van 100nm ALCVD gedeponeerd HfO2 bij verschillende temperaturen. [3]
De afmeting van de kristallen is maximaal gelijk aan de laagdikte en ze zijn gelijkmatig verdeeld in grootte. Deze kristallen kunnen ontstaan als er zich tijdens het groeien van een atoomlaag een
38
nucleatie event voordoet. Als er dan een kristal ontstaat is de aangroei van het kristal in de volgende atoomlaag ongeveer 20% sneller dan de groei van de amorfe fase. Op deze wijze worden de kristallen bij elke laag groter. (figuur 8.7) Omdat elk kristal afkomstig is van een nucleatie event kan de energie die nodig is voor de phase overgang van amorf naar kristallijn worden uitgerekend door het tellen van het aantal kristallen per cm2 bij verschillende temperaturen. Een activatie energie van 38kJ/mol is voor HfO2 gevonden.
Figuur 8.8: Hafnium oxide kristal nucleatie als functie van de temperatuur. [3]
Figuur 8.7: Kristal groei en nucleatie model [3]
Kristallisatie kan ook worden voorkomen door het groeien van nanolaminaten. Door na een aantal lagen hafnium enkele amorfe lagen aluminium te groeien wordt de doorgroei van kristallen gestopt en kan er een veel lagere verhouding van de kristalfase in de laag worden verkregen. Deze techniek zal echter alleen werken als de tussen laag niet epitaxiaal kan groeien op de aanwezige kristallen.Voor de meeste halfgeleider toepassingen zijn de lagen echter zo dun dat het groeien bij een lage temperatuur zal volstaan. Een ander belangrijk aspect bij ALCVD methoden is de oppervlakte behandeling van het silicium oppervlak. Dit oppervlak is namelijk later de interface laag met het gateoxide die in belangrijke mate de werking van de MOSFET bepaald. Het oppervlak beinvloedt ook de groei, groeisnelheid en structuur van het gateoxide en bied mogelijkheden voor het ontstaan van defecten. Het direct groeien van een Hafnium gateoxide laag zonder een SiO2 interface met goede eigenschappen lijkt vooralsnog niet mogelijk. Maar een goede controle over de SiO2 laag is van groot belang omdat deze de EOT erg kan beïnvloedden. Voor de oppervlakte terminatie van Si kunnen H- OHen N- gebruikt worden. Er zijn duidelijke verschillen tussen deze terminaties te onderscheiden. Een H-terminatie. Waterstof passiveert het oppervlak en kan dus voor eilandgroei zorgen. Stikstof doet dit in mindere maten en OH- terminatie levert een nog snellere initiële groei op. Figuur 8.8 laat de het belang van terminatie in relatie met lekstroom zien.
39
Figuur 8.8: CV en IV metingen van van TiN/ZrO2/Al2O3 op N en H getermineerd silicium.
Metalorganic CVD processen (MOCVD) MOCVD processen onderscheiden zich door de chemische structuur van de precursors [2]. Het grote voordeel van de metaalorganische verbindingen is hun hoge dampdruk op gematigde tot lage temperaturen. Omdat hierdoor alle componenten als damp kunnen worden aangevoerd is procescontrole gemakkelijk. Ook zijn de reacties relatief temperatuur ongevoelig. Dit maakt het mogelijk met verschillende temperaturen lagen te groeien zonder dat dit nadelige effecten op de depositie heeft. Verder bied MOCVD ook de voordelen die de meeste andere CVD processen bieden: Depositie over een groot oppervlak, goede controle over het film oppervlak en de samenstelling, hoge depositiesnelheden en goede bedekking. Een nadeel van MOCVD is dat er door de gebruikte organische moleculen koolstof vervuiling kan optreden. MOCVD is door zijn grote chemische variatie ook geschikt voor het selectief groeien van lagen volgens de ALCVD technieken. MOCVD processen lijken een uiterst geschikte techniek op ook in de toekomst vele lagen waaronder het gateoxide van de MOSFET te deponeren. Door de relatieve temperatuur onafhankelijkheid is controle over de vorming van kristallen mogelijk. Amorf deponeren bij lage temperaturen of polykristallijn bij hoge temperaturen. Tevens kan ook met de juiste precursors de samenstelling van de film nauwkeurig gecontroleerd worden [8]. Rapid Thermal CVD processen Deze processen maken gebruik van gecontroleerde korte temperatuurvariaties in het substraat. Hiermee is het mogelijk epitaxiaal te deponeren. Als depositie gassen kan er gebruik worden gemaakt van halides, hydrides en metaalorganische verbindingen. Door een zeer snelle verwarming van het substraat met behulp van lampen met hoge intensiteit is het mogelijk de gassen te absorberen. En bij andere temperaturen vervolgens te groeien. Deze processen zijn relatief goedkoop maar maken toch zeer gecontroleerde depositie mogelijk.
Silicaten als middel tegen kristallisatie: Korrel grenzen zoals aanwezig in polykristallijn HfO2 leidden tot defecten en plaatsen waarlangs een grote lekstroom kan lopen. Een amorf gate dielectricum moet daarom niet alleen thermodynamisch stabiel zijn bij depositie temperaturen maar ook bij de standaart 1000°C RTP source/drain activatie anneal. Anders zal er alsnog kristallisatie optreden bij deze anneal. Door
40
een (HfO2)x-1(SiO2)x legering toe te passen is het echter mogelijk de temperatuur waarbij kristallisatie optreed aanzienlijk te verhogen. De temperatuur waarbij kristallisatie begint schaalt namelijk met de inverse van de HfO2 / SiO2 verhouding zie figuur 8.9.
Figuur 8.9: De compositie afhankelijkheid van de kristallisatie temperatuur bij een HfO2 / SiO2 legering. De film dikte is 10nm en temperatuur pulsduur is 4 minuten. De rechter as en de blauwe kubussen geven de dielectrische constante voor de twee eindsamenstellingen en een tussenliggende. Duidelijk is te zien dat de kristallisatie temperatuur toeneemt met toenemende SiO2 concentratie maar dat tegelijkertijd de dielectrische constante k. [5]
De polykristallijnen structuur is echter niet met elke meetmethode aan te tonen en kan ook van structuur verschillen. XRD methoden bij een kleine hoek van inval detecteren niet altijd een kristallijnen structuur waar HRTEM dit wel doet. Dit is afhankelijk van de structuur van de laag [8.6]. Dit wordt verklaard door een twee fase gebied in de vloeibare fase in het HfO2 SiO2 systeem. Dit gebied kan zich uitstrekken tot lagere temperaturen en daar leiden tot de fase scheiding. De fase diagrammen hieronder geven de berekende metastabiele uitbreidingen van het twee fase gebied en de spinodalen (punten waar de afgeleide van de Gibbs energie 0 is). Lagen met een samenstelling die liggen binnen het twee fase gebied worden instabiel en ontmengen spontaan. Fase scheiding kan op twee manieren plaatsvinden afhankelijk van de ligging ten opzichte van de spinodalen binnen het twee fase gebied. Als een mengsel buiten de spinodalen ligt zullen er zich kleine kristallieten vormen. Er ontstaat dan een fase gescheiden microstructuur opgebouwd uit een kristallijnen HfO2 rijke fase ingebed in een amorfe Si rijke matrix. Deze kristallen bevatten veel zoveel HfO2 dat ze buiten het twee fasegebied liggen. Als het mengsel binnen de spinodalen ligt dan zullen zich over grote afstanden kleine verschuivingen
41
in samenstelling van het mengsel voordoen totdat de evenwichtssituatie is bereikt. Deze spinodale decompositie leidt tot wormvormige kristallen. Een fase gescheiden microstructuur opgebouwd uit een kristallijnen HfO2 rijke fase ingebed in een amorfe Si rijke matrix wordt niet.
Figuur 8.10: (a) Geëxtrapoleerde diagram uitbreidingen voor het vloeibare tweefase gebied om de fase scheiding van de amorfe film te voorspellen. (b) Twee plots (op verschillende databases gebaseerd) van de voorspelde ontmenging gebieden met hun spinodalen. De variatie in microstructuur als functie van de Hf silicaat samenstelling wordt bepaald door de plaats ten opzichte van de spinodalen. [6]
42
Figuur 8.11: HfO2 kristallen op HRTEM beelden. (a) De microstructuur van de nucleatie en groei van kristallieten behorend bij een Hf rijke samenstelling van 80 mol% HfO2. (c) De microstuctuur voor spinodale decompositie van een sample met 40 mol% HfO2 deze komt overeen met de berekende structuur weergegeven in (c). [6]
Het gebruik van hafnium silicaten biedt dus geen eenduidige oplossing om de vorming van polykristallijnen structuren te voorkomen. Bij hoge concentraties Si is amorfe laag redelijk stabiel. Maar de hoge concentratie Si zorgt er tevens voor dat de diëlectrische constante van de laag vrijwel gelijk is aan die van SiO2. Bij Lagere Si concentraties zullen er aanzienlijke wijzigingen in het productieproces moeten worden aangebracht als men de laag amorf structuur wil behouden. Hier zal wellicht een keuze kunnen worden gemaakt, enerzijds het toepassen van amorfe hafniumsilicaten met een zeer lage lekstroom en K voor energie zuinige toepassingen en anderzijds het accepteren van poly kristallijn HfO2 met een hoge K en grotere lekstroom voor prestatie gerichte toepassingen. Niet allen de vorming van kristallen in het gate oxide maar ook de kristalstructruur in de polysiclicium gate heeft invloed op de eigenschappen. Bij het standaard SiH4 CVD proces om poly Si gates te deponeren bij 620°C ontstaan grote inhomogene poly Si kristallen die een grote lekstroom en verslechterde betrouwbaarheid van het diëlectricum tot gevolg hebben [7]. Deze kristalvorming vindt plaat als er geschikte nucleatie centra zijn. Niet thermodynamisch stabiele interface lagen, depositietechnieken waarbij reductie van HfO2 plaatsvindt of onzuiverheden in de oxidelaag zijn mogelijke nucleatiecentra. Door gebruik te maken van een interfacelaag van een enkele atoomlaar Figuur 8.12: I-V diagram voor films met vergelijkbare EOT Al1O3 bleek het mogelijk een polysilicium met LPCVD gedeponeerd polysilicium bij 620°C op HfO2 gate te deponeren met een fijne gateoxide met een HfO2 , SiO2 en een Al2O3 toplaag.[8.6] homogene kristalstructuur. Deze MOS capaciteit met deze gate stack had een lekstroom die enkele ordes lager was zie figuur 8.12.
43
Physical Vapor Deposition, PVD PVD, bijvoorbeeld sputteren of opdampen, is geschikt voor het evalueren van dielectrica[9]. PVD lijkt echter ongeschikt voor grootschalige productie met een gering aantal defecten. De invallende atomen en clusters hebben in een sputterproces hebben namelijk een hoge kinetische energie. Sputterprocessen richten daardoor inherent oppervlakte schade aan. Deze schade lijdt tot meer interface states en defecten. Opdamp en sputter processen zijn ook moeilijk te schalen naar commerciële afmetingen. PVD processen zijn misschien wel bruikbaar voor het opdampen van metalen gates. Metalorganic Decomposition processen (MOD) Deze relatief nieuwe techniek maakt gebruik van het direct aanbrengen van een dunne film van een metaalorganische precursor. Dit kan ondermeer door: spincoaten, dippen of sprayen. Vervolgens valt deze film door een temperatuur behandeling uiteen waarna de te deponeren laag achterblijft. Omdat dit bij relatief lage temperaturen kan gebeuren is het mogelijk om amorfe lagen te maken. Maar ook kunnen er bij hogere temperaturen polu kristallijne lagen of zelfs epitaxiale lagen worden geproduceerd. Door middel van Sol-gel processing (een MOD techniek) is het al mogelijk HfO2 films te maken met een lekstroom van 5.8*10-6 A/cm2 bij een veld van 1MV/cm [10]. In het onderzoek naar halfgeleider depositie technieken is er echter nog weinig over deze techniek bekend en verder onderzoek is dus nodig. Molecular Beam Epitaxy, MBE MBE kan gebruikt worden om epitaxiaal kristalstructuren te groeien. Om dat dit proces echter van een directionele atoomstraal gebruik maakt kan het niet opgeschaald worden naar grote oppervlakken met complexe structuren. Andere nadelen van het proces zijn het hoge vacuüm dat nodig is, dit brengt niet allen hoge kostten met zich mee maar ook de doorvoersnelheid is heel laag. Het is echter wel zeer geschikt om onderzoekslagen mee te groeien[11]. Voordelen tijdens het testen van lagen zijn; De mogelijkheid bij lage temperaturen ver verwijderd van thermodynamisch evenwicht te groeien. Tevens is het door het lage vacuüm mogelijk gebruik te maken van in situ meet technieken zoals RHEED.
44
45
9. METINGEN 9.1.
Inleiding
De metingen zijn gedaan aan MOS condensatoren. Dit is een onderdeel van een MOSFET bestaande uit het Si substraat met daarop het dielectricum en de gate. Deze mos capaciteiten zijn gemakkelijker te produceren dan gehele MOSFET transistoren en maken het snel testen van de gateoxide structuur mogelijk. Met elektrische metingen van de capaciteit en lekstroom kan er onderzoek gedaan worden naar defecten en de algemene kwaliteit van het gateoxide. Metingen aan gehele mosfets bieden echter veel meer mogelijkheden om traps en interfacecondities te onderscheiden en te karakteriseren. De metingen zijn uitgevoerd op een Cascade wafer probe station en een HP4156C parameter analyzer. De volgende samples zijn gebruikt: Batch: D23: D23A9: D23A10:
HK02063 1nm ISSG SiO2 + 8nm HFO2 + 600°C, 60sec O2 PDA + 100nm RTCVD Poly D23 +1sec RTP in N2 op 900°C D23 +1sec RTP in N2 op 1000°C
Deze wafers hebben een P-type substraat en een N-type polysilicium gate zijn met behulp van de volgende processen gemaakt: ISSG= insitu steam generation: Bij deze methode worden H2 en O2 over de wafer geleid. Er vindt daarbij allen aan het oppervlak een reactie plaats waar stoom en zuurstof radicalen worden gevormd. De onstabiele zuurstof radicalen zorgen voor een agressieve oxidatie van het oppervlak. Deze locale agressieve oxidatie vormt een zeer homogene SiO2 laag. Dit in tegenstelling tot andere oxidatie processen die beïnvloed worden door de condities aan het Si oppervlak. HfO2 depositie door middel van MOCVD (Metal Organic Chemical Vapor Deposition). De organische precursors bij deze techniek zijn al bij lage temperaturen erg vluchtig en de reacties zijn relatief temperatuur onafhankelijk. Het is met deze techniek dus mogelijk bij lage temperaturen te deponeren en zo amorfe lagen te groeien. PDA (Post Deposition Anneal) O2: Deze anneal termineert dangling bonds aan het interface en kan ook oxygen vacancies in het oxide opvullen.. Een nadeel is echter dat de SiO2 interfacelaag zaal groeien waarddor de equivalent oxide thickness (EOT) groter wordt. RTCVD poly, (Rapid Thermal Chemical Vapor Deposition van polysilicium): Bij dit proces wordt polykristallijn silicium met behulp van CVD gedeponeerd. Om de uniformiteit van de laag te vergroten gebruikt men een korte thermische cyclus door de wafer van onder te belichten en zo te verwarmen. RTP in N2 = Rapid Thermal Processing, bij dit proces worden de wafer gedurende een zeer korte tijd met behulp van een lamp verwarmd. Dit proces is afhankelijk van de thermische absorptie en geleiding van de wafer en daarom niet erg nauwkeurig zonder goede ijking per specifiek sample. Het vermoeden bestond dat de samples met RTP behandeling te heet zijn geworden.
46
9.2.
Bepaling van de oppervlakte afhankelijkheid van gate stroom
De eigenschappen van een MOS condensator worden niet alleen door de oxidedikte en morfologie bepaald. Maar ook door de 2 dimensionale afmetingen van de structuur. Bij kleine afmetingen kunnen randeffecten een belangrijke rol gaan spelen. Maar ook kunnen er productie onregelmatigheden ontstaan bij structuren met dimensies die enkele ordes van grote in uit elkaar liggen in de verschillende richtingen. De gatestroom van een ideale MOS condensator bestaat alleen uit een lekstroom door het gateoxide. In de praktijk is er echter ook nog een lekstroom langs de rand van het gateoxide. Om de invloed van deze randstroom te onderzoeken zijn er metingen gedaan aan mos condensatoren met een verschillende oppervlakte rand verhouding. Door fabricage fouten in productieproces van de mos structuren kunnen er ernstige defecten in het gateoxide ontstaan. Als een ernstig defect zich in een mos capaciteit bevindt zal er een lekstroom zijn die ordes groter is dan een bij defectloze capaciteit. Kleinere defecten zullen een afwijken van het intrinsieke gedrag van de mos capaciteit. Bij veranderingen in gatespanning zal de stroomdichtheid afwijkingen van het exponentiële verband laten zien. Naarmate de mos structuren groter worden neemt de kans op defecten in het gateoxide toe. Het is daarom ook verstandig te bepalen bij welk oppervlak er waarschijnlijk geen defecten zullen zijn. Van de drie samples is de gatestroom gemeten als functie van de gatespanning. Dit is voor mos condensatoren van verschillende oppervlakte gedaan. Beginnend bij 1000x1000µm en aflopend naar 80x80 µm. Voor deze metingen zijn korte integratietijden gebruikt en een spanningsstap van 0.04 V. Opervlakte afhankelijkheid van gate stroom
Opervlakte afhankelijkheid van gate stroom
1.E-02 stroomdicheid [A/cm²]
abs Igate (A)
1.E-04 1.E-06 1.E-08 1.E-10 1000*1000 400*400 160*160
1.E-12 1.E-14 0
1
2 3 abs Vgate (V)
800*800 200*200 80*80
4
5
1.E-02 1.E-03 1.E-04 1.E-05 1.E-06 1.E-07 1.E-08 1.E-09 1.E-10 1.E-11
1000*1000 400*400 160*160
0
1
2 3 abs Vgate (V)
800*800 200*200 80*80
4
5
Figuur 9.1: sample D23 zonder nabehandeling meting 1
47
Oppervlakte afhankelijkheid van gate stroom
Oppervlakte afhankelijkheid van gate stroom 1.E-02
1.E-02
1.E-03 stroomdichtheid [A/cm²]
abs Igate (A)
1.E-04 1.E-06 1.E-08 1.E-10 1000*1000 400*400 160*160
1.E-12 1.E-14 0
0.5
1
1.5
2 2.5 abs Vgate (V)
3
800*800 200*200 80*80
3.5
4
1.E-04 1.E-05 1.E-06 1.E-07 1.E-08 1.E-09
1000*1000 400*400 160*160
1.E-10 1.E-11 0
4.5
0.5
1
1.5
2 2.5 abs Vgate (V)
3
3.5
800*800 200*200 80*80
4
4.5
Figuur 9.2: sample D23 zonder nabehandeling meting 2
Aan het sample zonder nabehandeling is de meting om de oppervlakte afhankelijkheid van de stroom bij twee verschillende series mos condensatoren uitgevoerd: figuur 9.1 en figuur 9.2. In deze metingen is te zien dat de grotere capaciteiten een veel hogere lekstroom hebben. Dit komt omdat in deze grote oppervlakken defecten aanwezig zijn. De grotere oppervlakken zijn dus niet betrouwbaar om metingen aan te doen. Oppervlakken vanaf 400x400µm bij figuur 9.1 vertonen geen defecten. Figuur 9.2 laat echter ook nog een defect bij de 200x200µm structuur zien. De stroomdichtheid bij de kleinere oppervakken is gelijk dus er zijn geen randeffecten. Bij gatespanningen onder de 1.5 volt laten de metingen een aantal hobbels zien. Boven de 1.5 volt volgt de lekstroom het verwachtte exponentiele verband. Dit niet intrinsieke gedrag wordt veroorzaakt door interfacecondities en traps. Bij de metingen van de grotere oppervlakken die defecten bevatten is een zeer sterke toename in stroom te zien zodra de breakdown spanning voor het defect is bereikt. Oppervlakte afhankelijkheid van gate stroom
Oppervlakte afhankelijkheid van gate stroom
1.E-03 stroomdicheid [A/cm²]
abs Igate [A]
1.E-05 1.E-07 1.E-09 1.E-11
1000*1000
800*800
1.E-13
400*400
200*200
160*160
80*80
1.E-15 0
1
2
3
4
5
1000*1000
800*800
400*400
200*200
160*160
0
1
2
3
80*80
4
5
abs V gate (V)
abs V gate (V )
Figuur 9.3: Figuur 9.3: Sample: D23 1000°C -1sec RTP in N
1.E-01 1.E-02 1.E-03 1.E-04 1.E-05 1.E-06 1.E-07 1.E-08 1.E-09 1.E-10 1.E-11
2
De metingen van het sample met een 900°C anneal (figuur 9.3) laten zien dat de anneal tot meer defecten leidt. De samples hebben een verhoogde lekstroom in vergelijk met het sample zonder anneal. Ook zijn de curves niet vlak als gevolge van niet intrinsiek (defect gerelateerd) gedrag. De 160x160µm en 80x80µm samples gedragen zich nog het best maar ook deze vertonen niet intrinsiek gedrag. Mogelijke randeffecten worden overheerst door de defecten, maar lijken ook hier afwezig gezien de ongeveer gelijke stroomdichtheid van 160x160µm en 80x80µm samples.
48
oppervlakte afhankelijkheid van gate stroom
oppervlakte afhankelijkheid van gate stroom
1.E+00 stroomdicheid [A/cm²]
abs Igate (A)
1.E-02 1.E-04 1.E-06 1.E-08 1.E-10 1.E-12 0
1
1000*1000
800*800
400*400 160*160
200*200 80*80
2
3
abs Vgate (V )
4
1.E+00 1.E-01 1.E-02 1.E-03 1.E-04 1.E-05 1.E-06 1.E-07 1.E-08 1.E-09 1.E-10 0
1
1000*1000
800*800
400*400 160*160
200*200 80*80
2
3
4
abs V gate (V)
Figuur 9.4: Sample: D23 1000°C -1sec RTP in N2
De metingen van het sample met een 1000°C anneal (figuur 9.4) laten een sterk verhoogde lekstroom zien. Alle capaciteiten zijn door de anneal beschadigd. Waarschijnlijk is de RTP anneal niet goed uitgevoerd en is de temperatuur veel hoger geworden.
9.3.
Bepaling van de maximale spanning voor stress vrije I-V metingen.
Metingen bij hoge gate spanningen kunnen de mos condensator beschadigen. De hogere spanning geeft een groter elektrisch veld over de structuur. Hierdoor is er een hogere stroomdichtheid en hebben de elektronen meer energie. Dit veroorzaakt defecten in het gate oxide waardoor de lekstroom toeneemt: SILC (Stress Induced Leakage Current). Het is daarom van belang te weten bij welke spanningen deze beschadigingen optreden. Als hier geen rekening mee wordt gehouden kunnen de metingen zelf de mos structuur beschadigen. Om de spanning te bepalen waarbij beschadigingen optreden zijn er opvolgende metingen aan dezelfde 200*200µm condensator gedaan. Hierbij is steeds bij 0 V begonnen en de eindspanning systematisch verhoogd. De metingen zijn met lange integratie tijden gedaan en een spanningsstap van 0.01V. Zodat de stress tijd bij een voltage lang genoeg is om problemen aan het licht te brengen. De lekstroom neemt bij elke meting toe als gevolg van de stress door de vorige meting. Door de opvolgende metingen te verglijken kan de spanning bepaald worden tot waar nauwelijks veranderingen in lekstroom optreden. Deze metingen gelden in principe voor alle capaciteiten op de wafer maar zijn wel afhankelijk van de stress; integratietijd en aantal punten van de scan. Als er geen beschadigingen optreden zullend de IV-curves precies over elkaar vallen. Als er echter bij een bepaalde eindspanning beschadigingen optreden zullen er afwijkingen in de IVcurve van de opvolgende meting te zien zijn. Het is daarom voldoende om de serie opvolgende curves te vergelijken voor het bepalen van de spanning waarbij defecten optreden.
49
Bepaling van de maximale spanning voor stress vrije IV metingen 1.E-03 1.E-04 1.E-05
lekstroom [A]
1.E-06 1.E-07 1.E-08 1.E-09
I (0-2V)
I (0-2.5V)
1.E-10
I (0-3V)
I (0-3.5V)
1.E-11
I (0-4V)
I (0-4.5V)
1.E-12
I (0-5V)
I (0-5.5V)
I (0-6.5V)
I (0-10V)
1.E-13 1.E-14 0
1
2
3
4
5
6
7
8
9
10
abs Gate Voltage [V] Figuur 9.5: Sample D23 stress meting
Bepaling van de maximale spanning voor stress vrije IV metingen 1.E-04 1.E-05 1.E-06
lekstroom [A]
1.E-07 1.E-08 1.E-09 1.E-10 1.E-11
I (0-2V)
I (0-2.5V)
I (0-3V)
I (0-3.5V)
I (0-4V)
I (0-4.5V)
1.E-12 1.E-13 1.E-14 0
1
1
2
2
3
3
abs Gate Voltage [V] Figuur 9.6 9.6: Sample D23 stress meting - uitvergroting Figuur:
Figuren 9.5 en 9.6 tonen de IV-curves voor de meting aan sample D23 zonder anneal. Voor deze meting treedt er geen SILC op tot 2.5V. Verder is opmerkelijk dat de mos structuur zelfs bij 10V geen doorslag liet zien.
50
9.4.
Tijdsafhankelijkheid van de lekstroom
Zowel traps in de bulk van het oxide als aan het oppervlak kunnen lading invangen. Traps in de bulk van het materiaal worden deep level impurities genoemd. Deze traps liggen ver in het bandgap en gedragen zich als generatie recombinatie (G-R) centra. Deep level impurities worden veroorzaakt door metallische verontreinigingen maar ook door defecten in de kristalstructuur bijvoorbeeld korrelgrenzen stackingfouten, vacancies. G-R centra vormen dus plaatsen waar elektronen en gaten kunnen worden ingevangen, gegenereerd of gerecombineerd. Maar ook interface traps kunnen op dezelfde wijze lading invangen. Met een IV-meting aan een MOS condensator is het niet mogelijk onderscheid te maken tussen bulk of interface traps. Bij de SISiO2 -HFO2 stack waaraan gemeten is komt hier zelfs nog een interface bij waar zich traps kunnen bevinden. Met een IV-meting is het echter wel mogelijk een kwalitatieve uitspraak te doen over de aanwezigheid van traps en hun gedrag.
verschil in delaytime 1.E-05
abs Igate (A)
1.E-06 1.E-07 1.E-08 1.E-09 1.E-10 1.E-11
DT=10 s ,wt=ht=0 dt=wt=ht=0
1.E-12 1.E-13 0
0.5
1
1.5
2
abs Vgate (V) Figuur 9.7: meting aan D23 met verschillende delay tijden
Bij deze meting (figuur 9.7) zijn er aan een 200x200µm MOS condensator IV metingen gedaan met twee verschillenden delay tijden. De getoonde metingen zijn verricht nadat de structuur al een keer was gemeten om mogelijke lading die tijdens de depositie was gevormd geen rol te laten spelen. In het spanningsgebied tot 1 V is er duidelijk verschil tussen de meting met 10 sec. delay tijd en die zonder delay. Deze verschillen zijn defect gerelateerd. Het maximale verschil bevindt zich op 0.8V en is 7.7*10-9 A. Sample D23: Tijdsafhankelijkheid van de lekstroom bij constant voltage
51
contant voltage stress 5.E-09
[email protected]
abs IGate (A)
5.E-09 4.E-09 4.E-09 3.E-09 3.E-09 2.E-09 0
20
40
60
80
100
120
tijd (s) Figuur 9.8: Tijdsafhankelijkheid van de lekstroom van D23 bij constant voltage
Figuur 9.9: Tijdsafhankelijkheid van de lekstroom bij constant voltage (logaritmische plot)
52
Om de tijdsafhankelijkheid in lekstroom verder te onderzoeken zijn er metingen met een constant voltage gedaan. Figuur 9.8 en 9.9 laten het tijdsverloop van de gate stroom zien bij een constant voltage stress van 0.8V. In het logaritmisch plot zijn duidelijk drie gebieden te onderscheiden. De eerste paar seconde neemt de gate stroom zeer snel af dit kan verklaard worden door het opladen van de condensator. De capaciteit van 4*10-10 F met een serie weerstand van 1kΩ geeft een RC-tijd van 4*10-7 sec en de gehele oplaad proces zal dus in de integratietijd van de eerste meting vallen. De totale lading als gevolg van de displacement current van de condensator bedraagt dan: Q= V*C= 3.2*10-10 A. Dit verklaart echter maar voor een deel de initiële stroompiek. Een andere oorzaak kan ondermeer de aanwezigheid van interface charges zijn. De dV/dt van de 0.8V stap over 4 seconden is 0.2V/sec wat overeenkomt met de respons van interface states. Van 4 tot 60 seconden neemt de gatestroom exponentieel af wat in theoretische overeenstemming is met mogelijke trapping en detrapping aan GR-centra van deep level impurities. Na 60 seconden blijft de gate stroom ongeveer constant dit is ook logisch omdat de andere effecten exponentieel zij uitgedoofd en dus alleen de constante lekstroom overblijft.
9.5 C-V en G-V metingen Wij hebben twee hoogfrequente C-V (capacitance) en G-V (conductance) meting gedaan bij een breed scala aan wisselspanningsfrequenties. De meting is als volgt uitgevoerd: wij beginnen onze meting in inversie, dus met een positief biasvoltage (2V). Daarna voeren wij een sweep uit naar depletie, dus naar een negatief biasvoltage (-2V). Voordat we de meting starten zetten we eerst voor 10-12 seconden een lamp aan om genoeg elektron-gat-paren te creeren voor de meting. Daarna pauzeren we een aantal seconden en starten we de meting. De eerste meting (figuur 9.10) loopt van 100 Hz tot 1 MHz, de tweede meting (figuur 9.11) bevat meer frequenties in een kleiner gebied, tussen 400-10000 Hz. De C-V metingen laten in principe hetzelfde beeld zien. Voor beide C-V sweeps hebben we gelijk G-V metingen gedaan, daarvan hebben we alleen de tweede getoond (figuur 9.12). Figuur 9.10: C-V meting 1
C-V meting 100Hz - 1MHz
C (Farad)
1.E-09 1 MHz 400 KHz 100 KHz 40 KHz 10 KHz 4 KHz 1 KHz 400 Hz 100 Hz
1.E-10
1.E-11
1.E-12 -2.0
-1.5
-1.0
-0.5
0.0
0.5
1.0
1.5
2.0
V (Volt)
53
Figuur 9.11: C-V meting 2
C-V meting 2 (462Hz-10Khz)
C (Farad)
1.E-09 10 KHz 6.81 KHz 4.62 KHz 3.16 KHz 2.15 KHz 1.46 Hz 1 KHz 681 Hz 462 Hz
1.E-10
1.E-11
1.E-12 -2.00
-1.50
-1.00
-0.50
0.00
0.50
1.00
V (Volt)
9.5.1
Analyse van C-V grafieken
Drie dingen vallen hier op. Als eerste valt op dat de 100 Hz curve (en in mindere mate ook de 400 Hz curve) kleine fluctuaties bevat. In depletie, dus beneden de -1V, zijn deze fluctuaties nog eens extra groot. Het zou op een of andere manier aan de meetopstelling kunnen liggen, maar dit vermoeden wordt ontkracht doordat wij ook een laagfrequente CV meting uitvoeren die er precies even rommelig uit ziet, terwijl die in principe met een andere opstelling geschiedt. Ook rijst dan de vraag waarom – als de opstelling stuk is – de hoogfrequente metingen wel zouden lukken. Het ligt ook niet aan één specifieke plek op de MOS structuur, want op andere plaatsen merken wij hetzelfde effect. Als enige plausibele oorzaak blijft dan over dat het aan het meetsample ligt; blijkbaar zit het sample vol met slow traps die voornamelijk bij een lage frequentie, en bij uitstek in depletie, de gelegenheid krijgen te laden/ontladen en zo een grote invloed hebben op de Cwaarde. Als tweede valt op dat de curve bij hoge frequenties (> 400 Khz) en negatieve biaswaarden sterk afbuigt. Wij wijten dit aan een stijgende invloed van de zogenaamde serieweerstand (weerstand van de aansluitcontacten, etc.) op de complexe impedantie bij hogere frequenties. Het betekent dat de metingen boven 100 KHz niet meer betrouwbaar zijn en dat wij het zullen moeten doen met de lagere frequenties. Tenslotte valt op dat de curves tussen 0V en -0.5V zichtbaar van elkaar verschillen. In het boek van Sze wordt dit effect beschreven en geweten aan interface traps (fast states); deze states kunnen bij een hogere frequentie de wisselspanning niet meer volgen en werpen zo een barriere op waardoor Vthreshold hoger (of in dit geval lager) moet worden om de capaciteit nog te doen veranderen. De curve schuift daardoor op naar links.
54
G-V meting 2 1.E-04 Conductance G (S)
1.E-05
C1M C400K C100K C40K C10K C4K C1000 C400 C100
1.E-06 1.E-07 1.E-08 1.E-09 1.E-10 1.E-11 1.E-12 -2.00
-1.50
-1.00
-0.50
0.00
0.50
1.00
1.50
2.00
V (Volt) Figuur 9.10: G-V meting 2 (conductance)
9.5.2
Nicollian-Goetzberger analyse
Hoe kunnen we deze curves verder analyseren? De Terman method kunnen we alleen toepassen als we de dopingconcentratie van het materiaal kennen. Er bestaan technieken om deze af te leiden uit metingen, maar we hebben daar nu geen tijd voor. We kunnen geen betrouwbare laagfrequente C-V (LFCV) metingen doen, dus de andere C-V methoden vallen ook af. Er blijft alleen de Conductance methode van Nicollian en Goetzberger over. Hiermee kunnen we de dichtheid van interface traps bepalen. We volgen de Nicollian-Goetzberger techniek zoals die in één van de vorige hoofdstukken al is beschreven. De techniek is geldig in depletie en zwakke inversie. We plotten een grafiek van G/ω tegen ω bij verschillende voltages tussen 0.25 en 1V, depletie tot zwakke inversie dus.
55
G/ω tegen ω 3.00E-13 2.50E-13 0.85
2.00E-13 G/ω
0.78 1.50E-13
0.70
1.00E-13
0.63 0.25
5.00E-14 0.00E+00 1.0E+03 -5.00E-14
1.0V 1.0E+04
1.0E+05
1.0E+06
ω (fre que ntie )
Voornamelijk voor de lagere frequenties zijn de metingen niet meer betrouwbaar te noemen. Maar met een hoop nattevingerwerk kunnen we stellen dat alle maxima zich ongeveer bevinden rond ω=6000 en dat de hoogte van de piek ligt tussen 1.1 en 1.7x10-13, stel 1.4x10-13. Dit geldt op een oppervlak van 200x200 µm2 = (4x104/108) cm2. Per cm2 is dit maximum dus (1.4x10-13)/(4x104 )=3.5x10-10. Met de formule voor Dit komen we dan op een interface state density van (2.5/1.6x10-19)*3.5x10-10 = 5.5x109 interface traps/eVcm3. Dit is een plausibele waarde als je bedenkt dat het interface uit Si op SiO2 bestaat en daarbij zijn waarden rond 1010/cm3 normaal. Een verklaring voor de nog hogere meetwaarden bij lagere frequenties is dat de grote hoeveelheden slow bulk traps ook mee gaan doen, maar dan ben je dus niet meer aan interface traps aan het meten, maar aan alle traps.
9.5.
Equivalent oxide thickness
Om de diëlectrische eigenschappen verschillende gate oxides met elkaar te vergelijken maakt men gebruik van de EOT (equivalent oxide thickness). Dit is de dikte die een SiO2 laag met dezelfde capaciteit zou hebben. Uit de CV-metingen is het mogelijk de capaciteit te bepalen en de EOT uit te rekenen. De capaciteit van een enkele laag wordt gegeven door:
C=
εr ⋅ε0 ⋅ Α l
Voor een diëlectricum bestaande uit meerdere lagen is de capaciteit:
Ctot =
1 1 1 1 + + Chf CSiO2 Cint
Met: Ctot =
De capaciteit van de gehele laag
56
Chf = CSiO2 = Cint = εhf = εSiO2 =
De capaciteit van de hafnium laag De capaciteit van de SiO2 laag De capaciteit van de interface laag 20 4
Het is nu mogelijk de EOT van de het gate diëlectricum van het sample te bepalen en de gemeten capaciteit van de CV-metingen te vergelijken met de theoretische. Als we de interface capaciteit verwaarlozen geeft dit voor sample D23 met een grootte van 200x200µm een capaciteit van: 5.4*10-10 F. De werkelijke capaciteit kan worden afgelezen in het accumalatie gebied is gelijk aan de horizontale asymptoot van de HFCV-curves. Dit geeft voor sample D23 een capaciteit van: 3.9*10-10 F. Het verschil tussen deze twee waardes is te verklaren door een groei van de SiO2 laag tijdens de O2 anneal. Door zijn lage diëlectrische constante heeft deze laag namelijk een zeer grote invloed op de capaciteit. Ook is het mogelijk dat er toch sprake is van een interface capaciteit door depletie van ladingsdragers in het polysilicium of in het substraat. De EOT voor deze laag is = 3.6 nm.
57
58
10.
CONCLUSIES
Charge trapping is een proces waarin lading gevangen en weer losgelaten wordt door defecten in materiaal. Het is geen nieuw fenomeen. Al in de jaren 60 werd er onderzoek gedaan naar traps, toen ging het over traps in SiO2. In die tijd zijn goede modellen voor charge trapping opgesteld zoals het Shockley-Read-Hall model, die ook geldig zijn voor HfO2. Er wordt onderscheid gemaakt tussen interface traps aan het oppervlak en bulk traps binnenin de laag. Traps kun je karaktiseren met een tijdconstante, die weergeeft hoe snel een trap gemiddeld reageert op een spanningsverandering. Voor individuele traps bepaalt de capture cross section de kans dat een trap een electron of gat vangt. Het Fermi niveau van een defect kan shallow (dicht bij de rand van de bandgap) of deep (ver van de rand af) zijn. Dit bepaalt of een defect zich als trap gedraagt, of als generation-recombination center. Uit de jaren 60 stammen goede elektrische meetmethoden zoals de Terman- en NicollianGoetzberger-methoden, en de charge pumping methode. Voor het bepalen van de interface trap density wordt de charge pumping methode gezien als de beste methode wanneer je een MOSFET structuur tot je beschikking hebt. Heb je alleen een MOS, dan is de NicollianGoetzberger methode het meest betrouwbaar. Bulk traps zijn o.a. te onderzoeken met Deep Level Transient Spectroscopy. De belangrijkste effecten van traps en defecten en interfacecondities op werking van de MOSFET zijn een verschuiving van de drempelspanningen, een lager mobiliteit in de channel layer, een verhoogde lekstroom, en kortere levensduur. In hafniumoxide bevinden zich met name veel bulk traps. De oorzaak hiervan ligt in de polykristallijne structuur, die veel korrelgrenzen bevat, en in het ontbreken van zuurstofatomen (oxygen vacancies). Hafnium blijft amorf tot 300 graden Celsius. Wanneer hafnium amorf gehouden wordt blijft de trapdichtheid beperkt. De huidige technieken vereisen echter een hogere temperatuur. Naast elektrische meetmethoden zijn er nog vele andere (optische, chemische, etc.) methoden om de verschillende eigenschappen van een dunne laag te onderzoeken. Voor het onderzoeken van de traps en defecten in een gateoxides en het bepalen van de kwaliteit hiervan, zijn de besproken methoden de meest populaire. Met behulp van spectral reflectometry kan de dikte van de film op verschillende plaatsen nauwkeurig worden bepaald. Voor hoge resolutie beelden van de kristalroosters van de films worden vaak elektronenmicroscopen gebruikt. Hiervan bestaan er twee variaties, scanning electron microscope (SEM) en transmission electron microscope (TEM). Hiermee kunnen onder andere defectstructuren, interne kwaliteit en defecten, het beeld van atomen op de interface en kristalstructuren van de films worden onderzocht. Informatie over de structuur van substraat- en filmgrenslagen zoals details van film-nucleation, groeiproces, kristallografie van deposits en oppervlaktereconstructies wordt met behulp van atomic force microscope (AFM) en scanning tunneling microscope (STM) verkregen. Voor het identificeren van de elementen waar een dunne film uit bestaat en het bepalen van de hoeveelheid hiervan, zijn er vele verschillende technieken en gereedschappen beschikbaar. Hiervan is de Rutherford backscattering (RBS) methode van belang voor het onderzoek naar eigenschappen van Hafnium films. Met behulp van RBS kan de concentratie van een bepaald element in het materiaal worden gemeten. Ook de wijze van verspreiding kan bepaald worden.
59
De depositie techniek en omstandigheden hebben grote invloed op de structuur en mogelijke defecten in de MOS structuur. De halfgeleider industrie heeft de afgelopen tientallen jaren enorm geïnvesteerd in fabricage proces gebaseerd op silicium oxidegates. En dit verregaand geperfectioneerd. Er wordt daarom gezocht naar een depositie proces dat een zo groot mogelijke comptabiliteit met het huidige proces heeft. Verder moet het een hoge doorvoersnelheid hebben en opschaalbaar zijn naar grote wafers. De betrouwbaarheids en prestatie eisen die de industrie stelt maken het noodzakelijk een gateoxide te maken dat vrijwel defectvrij is en geen last heeft van interfacecondities. Door deze strenge eisen lijkt een amorf gateoxide de beste oplossing met HfO2 als goede kandidaat. Depositie technieken die aan de eisen van de industrie voldoen zij diverse CVD technieken waarbij MOCVD goede mogelijkheden bied om de depositie condities te beïnvloedden. Ook kunnen met de diverse CVD technieken gateoxides met een complexe samenstelling of opbouw gemaakt worden. Andere depositie technieken lijken op dit moment minder bruikbaar. Een belangrijk probleem blijft echter het kristalliseren van gateoxides bij de hoge temperaturen die in het huidige productie proces gebruikt worden. Oplossingen hiervoor zijn het gebruik van silicaten waarmee het gateoxide tot hogere temperaturen stabiel in amorfe fase blijft. Silicaten verlagen echter de diëlectrische constate van het oxide aanzienlijk waardoor de voordelen weer gedeeltelijk verloren gaan. De interface compatibiliteit is ook een belangrijk punt van aandacht. High-k gateoxides direct op silicium gegroeid hebben veel defecten en verlagen de mobiliteit onaanvaardbaar. Een zeer dunne SiO2 tussenlaag heeft wel goede eigenschappen en lijkt op dit moment noodzakelijk ondanks de lage k. Ook de grenslaag aan de gate kan problemen opleveren. Een simpele oplossing lijkt dus niet voorhanden en verder ontwikkeling zal wellicht leiden tot een complex gate oxide opgebouwd uit meerder lagen. Dan nog blijft het de vraag of een amorf oxide kan worden geproduceerd met de huidige hoge temperatuur nabehandelingen nodig voor de polysilicium gate. Wellicht is het nodig deze aan te passen en een ander gate materiaal te gebruiken. Conclusies bij de metingen Metingen aan HfO2 MOS-capaciteits structuren zonder anneal gaven voor de kleinere oppervlakken een goede schaling van de gatestroom met het oppervlak zien. Oppervlakken van 800x800µm en groter vertoonden defecten. Dit betekent dat er geen significante lekstroom langs de randen van de capaciteiten is maar dat het fabricage proces nog niet perfect is gezien de defecten in de grote oppervlakken. De metingen aan de MOS-capaciteits structuren met anneal gaven een hogere defectdichtheid en lekstroom te zien. Waarschijnlijk is de temperatuur tijdens de RTP behandelin te hoog opgelopen. Stress metingen lieten zien dat er van af 2.5V SILC optrad maar ook dat de structuur zelfs bij 10V geen totale breakdown vertoonde. Metingen naar de tijdsafhankelijkheid van de lekstroom toonden een waarschijnlijk defect gerelateerde variatie in het gebied tot 1V. Uit constant voltage stress metingen op 0.8V blijkt een tijdsafhankelijk gedrag met verschillende tijdsconstanten. Nader onderzoek is nodig om hier harde conclusies aan te verbinden. Hoogfrequente CV-metingen vertoonden vreemd gedrag bij lage frequenties (< 400 Hz) en laagfrequente CV-metingen bleken zelfs onmogelijk. Waarschijnlijk zijn slow bulk traps hier de oorzaak van. Het lijkt onwaarschijnlijk dat het aan de meetapparatuur lag, omdat met HF én LF schakelingen de metingen schommelingen vertoonden. Logischer lijkt de verklaring dat toen we de spanning steeds langzamer veranderden, er steeds meer bulk traps mee gingen doen (laden/ontladen) waardoor de metingen steeds meer gingen schommelen. Conductance metingen (GV) vertoonden abnormaal frequentie afhankelijk gedrag rond 0.5V waarschijnlijk veroorzaakt door fast states. Nicollian-Goetzberger analyse van de CV en GV resultaten gaf ondanks de slechte data bij lage frequenties een plausibele waarde van 5.5x109 interface traps/eVcm3.
60
61
11.
LITERATUURLIJST
1. Wilk G.D., Wallace R.M. and Anthony J.M. High-κ gate dielectrics: Current status and material properties considerations J. Appl. Phys. 89, 5243 (2001) 2. Ohring Materials science of thin films 1st ed., Academic press (2002) 3. Hausmann D.M. et al. Surface morphology and crystallinity control in the atomic layer deposition (ALD) of hafnium and zirconium oxide thin films Journal of Crystal Growth 249, 251-61 (2003) 4. Tsai W., Carter R.J. et al. Surface preparation and interfacial stability of high-k dielectrics deposited by atomic layer chemical vapor deposition Microelectronic Engineering 65, 259-72 (2003) 5. Kingon, A.I. et al. Alternative dielectrics to silicon dioxide for memory and logic devices Nature 406, 1032-8 (2000) 6. Lysaght, P. et al. Thermal response of MOCVD hafnium silicate Microelectronic Engineering 69, 182-9 (2003) 7. Gilmer D.C. et al. Compatibility of silicon gates with hafnium-based gate dielectrics Microelectronic Engineering 69, 138-44 (2003) 8. Hendrix B.C. Composition control of Hf1-xSixO2 films deposited on Si by chemical-vapor deposition using amide precursors Applied Physics Letters 80, 2362-4 (2002) 9. Callegari, A. et al. Physical and electrical characterization of Hafnium oxide and Hafnium silicate sputtered films J. Appl. Phys. 90, 6466-75 (2001) 10. Yu J.J. et al. Hafnium oxide layers derived by Applied Surface Science 208-209 676-81 (2003)
photo-assisted
sol-gel
processing
11. Droopad R. et al. Development of high dielectric constant epitaxial oxides on silicon by molecular beam epitaxy B87, 292-6 (2001) 12. Sze S. M. Physics of Semiconductor Devices 2nd ed., Wiley (1981)
62
13. Dieter K Schroder Semiconductor Material and Device Characterization 1st ed., Wiley (1990) 14. Nicollian E.H. and Brews J.R. MOS Physics and Technology 1st ed., Wiley (1982) 15. Modreanu M. et al. Optical characterization of high-k dielectrics HfO2 thin films obtained by MOCVD Proceedings of SPIE - The Int. Soc. for Opt. Eng., 4876, 1236-1246 (2002) 16. Hecht E. Optics 3rd ed., Addison Wesley (1997) 17. Kirton M.J. et al. Individual defects at the Si:SiO2 interface Semicond. Sci. Technol. 4. 1116-1126 (1989) 18. Demkov A. A. Investigating Alternative Gate Dielectrics: A Theoretical Approach Phys. Stat. Sol. (b) 226, 57 (2001)
63
