MOSFET
Metal Oxide Semiconductor Field Effect Transistor
Julius Edgar Lilienfeld, U.S. Patent 1,745,175 (1930)
MOSFET
Metal Oxide Semiconductor Field Effect Transistor
1960 – ovládnutí povrchových stavů: D. Kahng, J. M. Atalla (Bell Labs.)
Tranzistor – integrovaný obvod bipolární tranzistor
Si
Jack Kilby
1958: Texas Instruments
Tranzistor – integrovaný obvod bipolární tranzistor
Si
Jean Hoerni 1958: planární tranzistor
Jack Kilby
1958: Texas Instruments
Robert Noyce Si 1959: Fairchild - první planární integrovaný obvod (Si BJT)
MOSFET 1962: RCA, Fairchild - první MOSFET
RCA: 16-tranzistorový MOSFET I0
1964: CMOS - RCA
Tranzistor – bipolární nebo unipolární? 1970: Intel - výroba 1kbit Dynamic RAM
Intel 1103 1K-bit DRAM
Si
Tranzistory unipolární Tranzistorů na čipu
Frekvence MHz
1G
P4
100M Pentium
10M 386 286
100k
1k
P2
486
1M
10k
strained silicon
8088 8080 4004
1970
1980
1990
2000
2010
IBM
MOSFET INTEL
AMD
Budoucnost
MOSFET Budoucnost?
MOSFET Metal Oxide Semiconductor FET
Metal Oxide (SiO2) Semiconductor
MOSFET
S
G N+
a) G
SiO2
D
kanál N
D B S
G
S P+
N+
SiO2
D
kanál P
P+
SUBSTRÁT P
SUBSTRÁT N
B
B b)
G
D B S
kanál N indukovaný zabudovaný
c) G
D B S
d) G
D B S
kanál P indukovaný zabudovaný
MOS kapacitor – princip činnosti a) AKUMULACE DĚR G -5V
Náboj se hromadí u kladné elektrody, kterou je polovodič ⇒ akumulace děr.
- - - - - -
x
SiO2 + + + +++
y
SUBSTRÁT P
Řez substrátem ve směru y
-3
n (m ) 25
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.0
-3
p (m ) 25
0.1
0.2 y (µm)
0.3
1.0
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.4 WC
0.0
WF WV
+
W
(eV)
0.5
-0.5 -1.0 0.0
0.1
0.2 y (µm)
0.3
0.4
El. pole ve směru y způsobí ohyb pásů nahoru ⇒ akumulace děr na povrchu.
MOS kapacitor – princip činnosti b) VZNIK INVERZNÍ VRSTVY G
UG1 < UTh
+5V +++ +++ SiO2
x
Majoritní díry odpuzeny od povrchu.
- --- - -
y
SUBSTRÁT P
Řez substrátem ve směru y
-3
n (m )
25
25
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.0
UT
+5V
UT +5V 0.1
0.2 y (µm)
0.3
1.0
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.4
WC
0.5 -
Kladný náboj na hradle je kompenzován záporným nábojem ioniz. akceptorů. + G -- - - - -
SiO2
OPN
- WF WV
0.0
W
(eV)
-3
p (m )
Na jejich místě zbydou záporné nepohyblivé ionizované akceptory ⇒ vznikne OPN.
-0.5 -1.0 0.0
0.1
0.2 y (µm)
0.3
0.4
Elektrické pole působí ohyb pásů dolů.
MOS kapacitor – princip činnosti b) VZNIK INVERZNÍ VRSTVY G
UG1 < UG2 < UTh
+5V +++ +++ SiO2
x
Kladný náboj na hradle vzroste.
- --- - -
y
SUBSTRÁT P
K jeho kompenzaci je potřeba více záporného náboje ⇒ OPN se rozšíří.
Řez substrátem ve směru y
-3
n (m )
UT
+5V
UT +5V 0.1
0.2 y (µm)
0.3
1.0
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.4
WC
0.5 -
- WF WV
0.0
W
(eV)
-3
p (m ) 25
25
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.0
-0.5 -1.0 0.0
0.1
zvýšíme UG na UG2
0.2 y (µm)
0.3
0.4
G ++++++++ - -- - -- --
SiO2 OPN
MOS kapacitor – princip činnosti b) VZNIK INVERZNÍ VRSTVY G
UG = UTh
+5V +++ +++ SiO2
x
Kladný náboj na hradle vzroste.
- --- - -
y
SUBSTRÁT P
Řez substrátem ve směru y
-3
n (m )
UT
+5V
UT +5V 0.1
0.2 y (µm)
0.3
1.0
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.4
WC
0.5 -
K jeho kompenzaci již náboj OPN nestačí ⇒ na povrchu se objeví volné elektrony. G +++++++++++++ +++++++++++++
SiO2 - KANÁL N - - - OPN
- WF WV
0.0
W
(eV)
-3
p (m ) 25
25
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.0
zvýšíme UG na UTh
-0.5 -1.0 0.0
0.1
0.2 y (µm)
0.3
0.4
Vzniká kanál vodivosti typu N.
MOS kapacitor – princip činnosti b) VZNIK INVERZNÍ VRSTVY G
UG = UTh
+5V +++ +++ SiO2
x
G
- --- - -
y
++++++++++++++ +++++++++++++
SUBSTRÁT P
SiO2 Řez substrátem ve směru y
-3
n (m )
25
25
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.0
UT
+5V
UT +5V 0.1
0.2 y (µm)
0.3
1.0
10 23 10 21 10 19 10 17 10 15 10 13 10 11 10 9 10 7 10 0.4
WC
0.5 -
- WF WV
0.0
W
(eV)
-3
p (m )
-0.5 -1.0 0.0
0.1
0.2 y (µm)
0.3
0.4
-- - - - - - -N --KANÁL -- - - - - - - - - -
OPN
Kanál N tvořený inverzní vrstvou vzniká při přiložení prahového napětí UTh. Při přiložení prahového napětí UTh je n(y=0) = p(y=substrát).
MOSFET – princip činnosti UGS = 0V
x
+5V
UGS
y
RD D
G S X
SiO2
N+
N+
Vzniklé substrátové diody musí být nevodivé.
W (eV)
Řez X
SUBSTRÁT P
SOURCE 0V
1
GATE 0V
DRAIN +5V
Substrát musí být na nejnižším potenciálu!
-
0
K MOS kapacitoru přidáme Source a Drain.
-1 -2 -3 -4 -5
WC
-6 0
1
x (µm)
WV 3
2
OPN substrátových diod a kanálu izolují aktivní oblast MOSFETu od okolí. S
+5V
a) RD
N+
ID = 0
D N+
OPN
D S
G
P
NEJVYŠŠÍ HUSTOTA INTEGRACE
S N+
G
D N+
OPN P
LOCOS (LOcal Oxidation of Silicon) Bird´s beak
MOSFET – princip činnosti UGS = 0V
x
+5V
UGS
y
RD D
G S X
SiO2
N+
N+
Energetická bariéra brání průchodu elektronů z S do D.
W (eV)
Řez X
SUBSTRÁT P
SOURCE 0V
1
UGS < Uth
GATE 0V
DRAIN +5V
-
0 -1
ID = 0
-2 -3 -4 -5
WC
-6 0
1
x (µm)
WV 3
2
+5V
a) RD
ID = 0 D S
MOSFET – princip činnosti UGS = 5V > UT
x
+5V
UGS
y
G S X
RD D
SiO2
N+
N+
Příčné elektrické pole způsobí ohyb pásů pod hradlem ⇒ energetická bariéra již nebrání průchodu elektronů z S do D.
SUBSTRÁT P
SOURCE 0V
1
UGS > Uth
GATE 5V
DRAIN +5V
-
0 W (eV)
-1
C
-2 -3 -4 -5
WC
-6 0
1
x (µm)
WV 3
2
+5V
b) RD
ID > 0 D
UGS > UT
Vzniklá inverzní vrstva tvořená elektrony ze Source (N+) vodivě propojí Source a Drain.
S
ID > 0
MOSFET – princip činnosti UGS = 5V > UT
x
+5V
UGS
y
G S X
RD D
SiO2
N+
Tranzistorový jev:
N+
Napětím UGS ovládáme proud ID.
SUBSTRÁT P
SOURCE 0V
1
GATE 5V
Gate je tvořen dielektrikem (SiO2) ⇒ do vstupu neteče proud ! ⇒ velký vstupní odpor (~MΩ)
DRAIN +5V
-
0 W (eV)
-1
C
-2 -3 -4 -5
WC
-6 0
1
x (µm)
WV 3
2
+5V
b) RD
ID > 0 D
UGS > UT
S
Tradiční výhoda unipolárních tranzistorů.
MOSFET – vliv podélného elektrického pole Podélné el. pole dané UDS působí lokálně proti příčnému el. poli UGS ⇒ snížení konc. elektronů v inverzní vrstvě ⇒ tenší kanál u Drainu. K zaškrcení dojde proto, že v místě zaškrcení je UT = 0. G
S N+
D
S
N+
N+
G
D
S
N+
N+
G
D N+
OPN OPN P UGS = 5V, UDS = 0,1V
ID
OPN
P ID
UGS = 5V, UDS = 1V
b)
a) 0 1
2
3 4
5
UDS (V)
ID
UGS = 5V, UDS = 3,5V
c) 0 1
2
3 4
5
UDS (V)
0 1
2
3 4
Při zaškrcení kanálu platí UDS = UDSsat=UGS-UT ⇒MOSFET vstupuje do SATURACE.
5
UDS (V)
MOSFET – vliv podélného elektrického pole
G
S N+
D
S
N+
N+
G
D
S
N+
N+
G
D N+
OPN OPN P UGS = 5V, UDS = 0,1V
ID
OPN
P ID
UGS = 5V, UDS = 1V
b)
a) 0 1
2
3 4
5
UDS (V)
ID
UGS = 5V, UDS = 3,5V
c) 0 1
2
3 4
5
UDS (V)
0 1
2
3 4
5
Výsledkem jsou výstupní charakteristiky jako u JFETu.
UDS (V)
MOSFET – charakteristiky Výstupní charakteristiky UGS (V)
1
0
a)
UDSsat = UGS - UT
4V
saturace
2
UDS
(V)
4
UDS = 5V
5V
odporový režim
0
3
ID (mA)
(mA) ID
3
2
Převodní charakteristika
3V
6
2V 1V
2
1
0
b)
0
1
UT
2 UGS
3 (V)
4
5
Volné elektrony v kanálu představují pohyblivý náboj UDS = 0V: Q = Cox . (UGS - UT) Je-li UDS > 0, pak působí lokálně proti UGS. UDS > 0V: Q = Cox . (UGS - UT - UDS)
Cox = εox/tox (F/m2)
MOSFET – charakteristiky Výstupní charakteristiky UGS (V)
1
3
5V
4V
0
a)
UDSsat = UGS - UT
3V
0
2
UDS
(V)
4
6
UDS = 5V
N+ ID (mA)
(mA) ID
3
2
G Převodní charakteristika S D
2V 1V
2
1
0
b)
N+
0
1
UT
2 UGS
3 (V)
4
OPN 5
Je-li UDS > 0, pak působí lokálně proti UGS. UDS > 0V: Q = Cox . (UGS - UT - UDS) V místě zaškrcení při UDS=UDSsat („na vstupu do saturace“) platí Q = 0: 0 = Q = Cox . (UGS - UT - UDS) ⇒ UDSsat = UGS - UT =0
MOSFET – prahové napětí UT Výstupní charakteristiky UGS (V)
1
3
3V
0
2
UDS
(V)
4
UDS = 5V
5V
4V
0
a)
UDSsat = UGS - UT
ID (mA)
(mA) ID
3
2
Převodní charakteristika
6
2V 1V
2
1
0
b)
0
1
UT
2 UGS
3 (V)
4
5
Prahové napětí je takové napětí UGS, při kterém protéká malý definovaný proud ID. Malosignálový MOSFET: ID = 10 µA Výkonový MOSFET: ID = 10 mA
dobře měřitelné
Diskrétní MOSFET: jednotky V Výkonový MOSFET: 3V < UT < 10V V integrovaném obvodu: 1V a méně (UT < UDD) ⇒⇒⇒ desetiny V
MOSFET – převodní charakteristika ID (mA)
3
2
1
0
b)
UDS = 5V
0
1
UT
2 UGS
3 (V)
4
5
Pro odporový režim:
wµ nCox 2 ID = ⋅ 2 (U GS − U T )⋅U DS − U DS , 2L
[
]
kde 0 < U DS < U DSsat
Pro režim saturace:
w S
D
L
dosazením UDS = UDSsat = UGS – UT
wµ n Cox ID = ⋅ [U GS − U T 2L
]2 ,
kde U DS ≥ U DSsat
MOSFET – převodní charakteristika Pro odporový režim:
wµ nCox 2 ID = ⋅ 2 (U GS − U T )⋅U DS − U DS , 2L
[
w S
]
Strmost: y 21s
D
kde 0 < U DS < U DSsat
dI D w = = ⋅ µ n ⋅ Cox ⋅ U DS dU GS L odpor řízený napětím
L Pro režim saturace:
wµ n Cox ID = ⋅ [U GS − U T 2L Strmost:
y21s
]2 ,
kde U DS ≥ U DSsat
w µ n Cox dI D w = = ⋅ µ n ⋅ Cox (U GS − U T ) = 2 ⋅ dU GS L 2L
⋅ ID
Strmost závisí na geometrii struktury – specifikum MOSFETu!
MOSFET – převodní charakteristika w S
Strmost: y 21s
D
dI D w = = ⋅ µ n ⋅ Cox ⋅ U DS dU GS L
L Strmost:
y21s
w µ n Cox dI D w = = ⋅ µ n ⋅ Cox (U GS − U T ) = 2 ⋅ dU GS L 2L
L – délka kanálu MOSFETu w – šířka kanálu MOSFETu ROK L(nm) Tr/cm2 MHz P (W) cons.
2002 130 24M 1600 130
2005 100 40M 2000 160
2008 70 64M 2500 170
2011 50 100M 3000 175
2014 35 160M 3674 183
SIA Technology Roadmap
⋅ ID
MOSFET – indukovaný kanál INDUKOVANÝ KANÁL N 3
D
L
(mA)
S
2
ID
w
1
UGS (V) 5V
4V
0
3V
0
2
4
6
2V 1V
UT
MOSFET – zabudovaný kanál (při výrobě) w S
3
UGS (V) +2V
2
+1V
Normally ON
0V ID
D
(mA)
ZABUDOVANÝ KANÁL N
1
-1V
L 0
0
2
4
6
-2V -3V
UT
w S
w
MOSFET - kanál N
D
S
D
L
L
INDUKOVANÝ KANÁL N
5V (mA)
2 4V 1
0
3V
0
2
UDS
(V)
4
6
2V 1V
b)
2
+1V
0
2
UDS
(V)
10
UDS = 2V UGS = 2V UGS = 0V UGS = -2V
10
-3
n (m )
3 2
0 2 UGS (V)
22
10
21
UT -2
6
KANÁL SUBSTRÁT
23
UT
4
-2V -3V
24
UDS = 5V
4
0 -4
-1V
SiO2
5
1
1
0
6
ID (mA)
3
UGS (V) +2V
0V ID
ID
(mA)
3
ZABUDOVANÝ KANÁL N
UGS (V)
10
4
6
d)
20
10
0.0
0.1
y (µm)
0.2
0.3
w S
w
MOSFET - kanál P
D
S
D
L
L 0 ID
-3V
(mA)
S G
-2
a) -5V -6
-4
UGS (V) +3V +2V
UDS
(V)
-2
0
+UDD ID (mA)
-2
-1V
-6
-4
UDS
(V)
-2
0
ID
RD
-3
UGS
S G
-6
-4
-1
UG
-3
-1 0V
0
D
0
+1V
b)
UGS
-1
-4V
-2V
+UDD
ID (mA)
UGS (V) -1V -2V
-2
0 UT
RD
-2 -3 -4 -5 -6
UDS = -5V -6
-4
-2 0 UGS (V)
c) ID
4 UT
D
UG
2
2
4
MOSFET jako zesilovač ZABUDOVANÝ KANÁL N 3
U GS (V) +2V
S
+3V +2V
0
(mA) ID
0
(mA)
P
1
-1
P
0V
0V
-2
-1V -1V
0
2
4
6
-2V -3V
-2V
b)
-4
UDS
RG
RD
(V)
-2
0
UGS
P N
N UGS a)
RG
RD
UGS b)
-3
+USS
+UDD
+UDD RD
-6
c)
Nastavení pracovního bodu pro UGS =0
+1V
ID
+1V 2
D
MOSFET jako zesilovač
S
NLO shodné jako u JFETu ⇒
1 Au = − y 21 s ⋅ RD // y 22 s
Cv
N
+UDD RD
Cv
R
0V= 0V= 1M G
UGS b) Invertor (SS)
D
Rz
MOSFET jako zesilovač ZABUDOVANÝ KANÁL N 3
+3V +2V
0
0
0
2
4
+UDD RD
RG
UGS a)
-1
0V
P
1
P
0V
(mA)
ID
+1V
ID
(mA)
+1V 2
-2
-1V -1V
6
-2V -3V
-2V
b)
RG
UGS
-6
-4
b)
UDS
+USS RS
RD
RS
D
(V)
-2
0
-3
Nastavení pracovního bodu pro |UGS | >0
U GS (V) +2V
S
MOSFET jako zesilovač ZABUDOVANÝ KANÁL N 3
+3V +2V
0
(mA)
-1
+1V
0V
ID
0V
0
-1V
0
2
4
6
-2V -3V
-2V
1V= UGS c)
UDS
(V)
-2
0
-3
UGS (U
DD
0V=
-4
-2
+USS
RD R2
R1
-6
b)
+UDD
R2
P
-1V
1
(mA)
P
ID
+1V 2
-1V )=
R1
+UDD= Do gate neteče proud ⇒nutno použít dělič napětí R1-R2 RD
d)
D
Nastavení pracovního bodu pro |UGS | >0
U GS (V) +2V
S
MOSFET jako spínač NMOS technologie: technologie aktivní působení MOSFETu pouze při přechodu výstupu z H(≈5V) do L(≈ 0V).
+5V
UIN
RD
L
t (ns)
UOUT UIN
H
Cpar
UOUT
H
L
RD·Cpar
t (ns)
Parazitní kapacita následujícího vstupu Cpar se při přechodu výstupu z L(≈ 0V) do H(≈ 5V) nabíjí přes velký RD pomalu ⇒ omezení fmax.
Complemetary MOSFET - CMOS CMOS technologie: technologie PMOS tranzistor působí aktivně při přechodu výstupu z H(≈5V) do L(≈ 0V) a naopak (NMOS). PMOS
vstup NMOS
+UDD B
S N+
G P+
D
výstup D G
P+
N+
PMOS S N+
G
B P+
vstup
JÁMA P G SUBSTRÁT N a)
+UDD S B D výstup D B S
NMOS
INVERTORb)CMOS
LAYOUT
Complemetary MOSFET - CMOS
PMOS
vstup NMOS
+UDD
V ŘEZU
B
S N+
G P+
D
výstup D G
P+
N+
PMOS S N+
G
B P+
vstup
JÁMA P G SUBSTRÁT N
NMOS
+UDD S B D výstup D B S
INVERTOR
5 4 UVYST (V)
PŘEVODNÍ
Complemetary MOSFET - CMOS 3
INVERTOR
2 1 0
0
1
2
3 UVST (V)
4
5
6 ID (mA)
ODBĚR
8
4 2
Au = dUVYST / dUVST (-)
ZESÍLENÍ
0
UTn
UDD - UTp
0
1
2
3 UVST (V)
4
5
0
1
2
3 UVST (V)
4
5
0 -5 -10 -15 -20 -25
ODBĚR PROUDU POUZE PŘI PŘEKLÁPĚNÍ VÝSTUPU!!! ⇒ NÍZKÁ SPOTŘEBA
APLIKACE CMOS Číslicové obvody
APLIKACE CMOS: APS (Active Pixel Sensor) Číslicové obvody + matice fotodiod (kamera) Pixel VDD
T1 T2
RowN
T3
Ibias
Column
ResetN
VDD
VÝKONOVÝ MOSFET (diskrétní) Vysokého průrazného napětí UBRDSS (až 800V) se dosáhne umístěním drainu na opačnou stranu Si destičky. a) DMOS SiO2 Gate
Source D
jáma P
Source N+
N+
jáma P
G N S SUBSTRÁT N+ Drain
VÝKONOVÝ MOSFET (diskrétní) Vysoké mezní hodnoty IDMAX (až 25 A) při zachování malé hodnoty RDSON se dosáhne paralelním spojením 104 až 106 buněk .
VÝKONOVÝ MOSFET (diskrétní) Vysoké mezní hodnoty IDMAX (až 25 A) při zachování malé hodnoty RDSON se dosáhne paralelním spojením 104 až 106 buněk .
Důsledek: vysoká vstupní kapacita – jednotky nF !!! DMOS musíme spínat z tvrdého zdroje napětí nebo proudu.
VÝKONOVÝ MOSFET (diskrétní)
Důsledek: vysoká vstupní kapacita – jednotky nF !!! DMOS musíme spínat z tvrdého zdroje napětí nebo proudu. +UDD
+UDD
+UCC
zátěž
zátěž
a)
b)
N
+UDD
VÝKONOVÝ MOSFET (diskrétní) SiO2
S P OPN
N+ COPN
P
P
+UDD
Cox N+
N+
P
CGD
RD
OPN N
N
D
+10V
SiO2
S
Cox N+
G
b) UGS ≥ UT
G
a) UGS = 0V
+UDD
D
+UDD
CGD se při spínání projevuje jako Millerova kapacita (SE). Parazitní kapacita CGD se při indukci kanálu zvětší o řád !!! ⇒ velká časová prodleva při spínání daná nabíjením CGD DMOS musíme spínat z tvrdého zdroje napětí nebo zdroje proudu.
VÝKONOVÝ MOSFET Double Diffused MOS =DMOS Dvojitá difúze umožní vytvořit jámu P, ve které se indukuje kanál ⇒ existence body diode. ) SiO2
Source D
jáma P
Source
Gate N+
N+
jáma P
G N S SUBSTRÁT N+ Drain
Body dioda se musí při vypínání zotavit ⇒ nastavení dead time u budičů.
VÝKONOVÝ MOSFET Vypínání induktivní zátěže: Ochrana pomocí Free Wheeling Diode Ochrana pomocí RC článku RCD ochrana (Snubber) +UDD
+UDD L
L
R
a)
+UDD L R
C
C
b)
c)
D
VÝKONOVÝ MOSFET Aplikace
