2009/2010 Course Plan
SK-208 Arsitektur Komputer Ir. Syahrul, MT.
DEPARTEMEN TEKNIK INFORMATIKA INSTITUT TEKNOLOGI HARAPAN BANGSA 2010
INSTITUT TEKNOLOGI HARAPAN BANGSA SEMESTER GENAP 2009/2010 (SK-208) Arsitektur Komputer SASARAN KULIAH Studi lebih jauh tentang arsitektur dan desain komputer, termasuk topik-topik seperti RISC and CISC instruction set architectures, cache memory, pipelining, and parallel machines. MATERI KULIAH Lihat uraian materi/silabus DAFTAR PUSTAKA: 1. M. Morris Mano, Computer system architecture, Prentice-Hall,1993, 2. B Govindarajalu, Computer Architecture and Organization, Tata McGrawHill, 2004. 3. Mostafa Abd-El-Barr, Hesham El-Rewini, Fundamentals of Computer Organization and Architecture, John Wiley & Sons, Inc Publication, 2005. 4. Miles J. Murdocca, Vincent P. Heuring, Architecture, Prentice Hall Inc, 1999.
Principles
of
Computer
EKSPEKTASI Setelah menyelesaikan matakuliah ini, mahasiswa diharapkan mampu memahami konsep hardware dan software, prinsip-prinsip desain arsitektur komputer & instruction set serta performa komputer.
SISTEM EVALUASI Quiz-1 Quiz-2 Tugas Makalah/presentasi Ujian Akhir Semester
: : : : :
15% 15 % 10% 30% 30%
Syarat nilai diproses: kehadiran minimal 80%
MINGGU KE 1 2 3 4
5
6 7 8 9
TOPIK
PERSIAPAN (bahan yang harus dibaca mahasiswa sebelum kuliah) DP 1. Bab 1
Komponen Digital & Desain Logika Komponen Digital & Desain DP 1. Bab 2 Logika Komponen Digital & Desain DP 1. Bab 2 Logika Aritmetika Komputer (Adder) DP 2 Bab 4 DP 1 Bab 3 DP 4 Bab 3 Aritmetika Komputer DP 2 Bab 4 (multpilicator,divider) DP 1 Bab 3 DP 4 Bab 3 Arsitektur CPU & Instruction DP 2 Bab 3 set Desain Prosesor, datapath & DP 2 Bab 5 & 6 Control Presentasi / diskusi Half time Summary Desain Sistem Memori (Cache) Desain Sistem Memori (Cache & Virtual) Arsitektur Sistem
DP 2 Bab 7 & 8
12
Arsitektur Sistem RISC
DP 1 Bab 5 DP 3 Bab 10
13
Pipeline & Pemrosesan Parallel Pipeline & Pemrosesan Parallel UAS
DP 1 Bab 9, DP 2 Bab 11 DP 3 Bab 9 DP 1 Bab 9, DP 2 Bab 11 DP 3 Bab 9 Panitia ujian
10 11
14 15
DP 2 Bab 7 & 8 DP 1 Bab 5
Uraian Materi/Silabus Matakuliah ARSITEKTUR KOMPUTER (SK-208) No
1
2
Topik
Komponen digital & Desain Logika
Arsitektur CPU & Instruction set
Aritmetika komputer 3
4
Desain Prosesor, Datapath & Control
Sub Topik
Tujuan Instruksional Khusus (TIK)
1.1 Gerbang Logika 1.2 Aljabar Boolean 1.3 Desain rangkaian logika 1.4 Flip-Flop 1.5 Register 1.6 Counter 1.7 Encoder & Decoder 1.8 Multiplexer & Demultiplexer
Setelah mengikuti kuliah ini mahasiswa akan dapat mengetahui komponen digital dan mendesain rangkaian logika sebagai komponen-komponen dasar/ blok pembangun komputer.
1.1. Arsitektur CISC RISC 1.2. Tipe dan Format instruksi 1.3. Addressing mode 1.4. Tipe operand
Setelah mengikuti kuliah ini mahasiswa akan dapat mengetahui sejumlah konsep Arsitektur CISC dan RISC serta komparasinya, modus pengalamatan dan tipe data.
dan
3.1 Mesin Penjumlah Serial 3.2 Mesin Penjumlah Paralel 3.3 Penjumlah/Pengurang komp-2 3.4 Mesin Pengali 3.5 Mesin Pembagi
Setelah mengikuti kuliah ini mahasiswa akan dapat mengetahui prinsip mesin aritmetika komputer dan algoritmanya.
4.1 4.2 4.3 4.4 4.5
Setelah mengikuti kuliah ini mahasiswa akan dapat mengetahui mikrooperasi dan desain ALU serta organisasi datapath dan control unit.
Mikrooperasi Register Transfer Language Desain ALU Organisasi datapath Hardwired Control Unit
Aktivitas
Kuliah minggu ke-1, 2 dan 3
Kuliah minggu ke-3 dan 4
Kuliah minggu ke-5 dan 6
Kuliah minggu ke-7 dan 8
4.6 Microprogrammed control unit
No
5
6
Topik
Desain sistem memori Cache & Virtual
Arsitektur Sistem
Pipeline & Pemrosesan Paralel 7
8
Sub Topik
Tujuan Instruksional Khusus (TIK)
5.1 Tipe memori 5.2 Karakteristik Memori 5.3 Memori utama semikonduktor RAM & ROM 5.4 Struktur & Prinsip Cache 5.5.Konsep Memori Virtual 6.1 Kode instruksi 6.2 Register Komputer 6.3 Instruksi Komputer 6.4 Timing & control 6.5 Instruksi referensi memori 6.6 Input-output & interrupt 6.7 Deskripsi komputer lengkap
Setelah mengikuti kuliah ini mahasiswa akan dapat mengetahui tipe&karaktristik memori semikonduktor dan konsep memori cache.
7.1 Pipelining 7.2 Instruction pipeline 7.3 Arithmetic pipeline 7.4 RISC pipeline 7.5 Vector processing 7.6. Array Processing 7.7 Pengenalan Pemrosesn paralel
Setelah mengikuti kuliah ini mahasiswa akan dapat mengetahui pemorsesan paralel dan pipelining.
Setelah mengikuti kuliah ini mahasiswa akan dapat mendiskripsikan organanisasi sistem komputer secara lengkap dan register transfer languge & mikrooperasinya.
UJIAN AKHIR SEMESTER
Aktivitas
Kuliah minggu ke-9 dan 10
Kuliah minggu ke-11 dan 12
Kuliah minggu ke-13 dan 14
Ujian
