Některé otázky pro kontrolu připravenosti na test k předmětu MIP a problémové okruhy v l.sem. 2007 Náplní je látka z přednášek a cvičení do termínu testu v rozsahu přednášek, případně příslušného textu v doporučené literatuře - textu monografie -Vedral, Fischer. Základní vlastnosti logických obvodů řad TTL, TTL- LS, HC, HCT, obvodů nízkonapěťové logiky Co znamená údaj, že obvod je na vstupu + 5 V tolerantní, jaké problémy mohou vznikat při spolupráci logických obvodů při napájení z různých napájecích zdrojů. V čem se liší obvody řad HC a HCT. Jaké maximální napětí na vstupu - UIHmax může mít obvod z řady HCT ( např. 74HCT00). Jaké je náhradní schéma výstupu logického obvodu např. HC00, případně HCT00 pokud je na výstupu generována vysoká úroveň - H, případně nízká úroveň - L. Přibližně jaký vnitřní odpor má výstupní část obvodu HC, HCT ve stavu H , případně L? Jaké maximální napětí může být přivedeno na vstup odvodu 74HC00 s napájením UCC = 3,3 V? Jaké maximální napětí může být přivedeno na vstup odvodu 74AHC00 s napájením UCC = 3,3 V. Jaké napětí bude na výstupu obvodu 74HCT00 s UCC = 5 V, jestliže je výstup ve stavu H a je zatížen odporem R = 10 kOhmů. Jaký je přibližně vnitřní odpor výstupu v obvodu 74HCT00, ve stavu H a ve stavu L? Jaký (přibližně) proud teče vstupem obvodů 7400 ( řada TTL), 74LS00 (řada LS), 74HCT00, 74HC00 s UCC = 5 V, jestliže je na vstup přivedena úroveň L (s napětím 0V), nebo úroveň H (s napětím 5 V)? Jaká je orientace proudu? Jaký má význam ekvivalentní výkonová ztrátová kapacita CPD u logických obvodů CMOS a jak se využije ve výpočtu? Jaká je výkonová ztráta hradla logického obvodu HCT00 s UCC = 5 V, jestliže má CPD = 15 pF a vstupní signál má frekvenci 1 MHz, výstup tohoto obvodu je zatížen kapacitou CL = 10 pF? Jaké problémy může přinášet použití velmi rychlých logických obvodů řady ACT, AC v mikropočítači; vysvětlete problematiku rušení proudovými impulsy při změnách stavu v log. obvodu? Jak se projevuje proudový impuls příčného proudu, který protéká mezi svorkami UCC a GND logického obvodu a proud, který protéká mezi výstupní svorkou obvodu (OUT) a svorkou GND, případně UCC? Jak se v takovém případě může projevit impedance vodiče připojujícího svorku GND logického obvodu na desce plošného spoje? Jaký význam má blokování rozvodu napájení kondenzátory. Jak se mají tyto kondenzátory umísťovat vzhledem k k logickému obvodu? Proč může vést ke zničení přepólování přívodu napájení u logických obvodů CMOS. Může být výstup logického obvodu s třístavovým výstupem připojen na sběrnici (v aktivním stavu - s přenos dat), aniž by tento obvod měl správné napájecí napětí. K čemu může dojít a proč? Jednočipové mikropočítače řady 8051. Jednočipový mikropočítač 8051, AT89C51, AT89C52, AT89C8252, AT89C2051 obvodová struktura, druhy a velikosti paměťových prostorů,
velikosti vnitřních pamětí? Jaké periferní obvody má na čipu a k čemu slouží? Jaká je minimální sestava mikropočítače z řady 51 pro vestavnou aplikaci? Napište příklad instrukce s přímým a nepřímým adresováním. Na jaké adrese začíná výkon programu u procesorů 8051, 89C51, AT89S8252? Jaké jsou (logicky) paměťové prostory u jednočipového mikropočítače Atmel AT89C52? Jak se liší z hlediska přístupu prostor vnitřní datové paměti na adresách 00 -7Fh a 80h -0FFh? Jak se provádí přímé a nepřímé adresování vnitřní datové paměti. Lze použít přímé adresování externí datové paměti u 89C52? Jak se liší instrukce MOV A, #33h a MOV A, 33h . Co je to bitově adresovatelná paměť RAM, kde se v 89C51 nachází a jak je velká a jak se může adresovat? Kde může být umístěn zásobník (návratových adres) v mikropočítači AT89C51 a kde v AT89C52, AT89S8252 ? Může být umístěn také ve vnější paměti typu XDATA? Jak se mění ukazatel zásobníku ( SP) po zápisu do zásobníku? Může se v AT89C52 pomocí uživatelského programu zapisovat do vnitřní paměti CODE, DATA, IDATA ? Jak je velká vnitřní datová paměť procesoru 8051? Je možno bitově adresovat bránu P1? Jak se adresuje vnější datová paměť AT89C51 a jakou největší kapacitu může mít? Kolika bitový je : akumulátor, registr R0, R1, R2, registr DPTR, registr SP. Kde může být v AT89C51, příp. v AT89C52 umístěn zásobník? Kde je (v jaké paměťovém prostoru) v AT89S8252 (používaném na cvičeních) umístěna paměť EEPROM, jak se k ní z hlediska programátorského přistupuje? Jaká se musí nejdříve provést inicializace, aby bylo možno použít vestavěný sériový kanál UART v I8031? Nakreslete stav výstupního signálu v čase při vysílání znaku A. Jak se programově synchronizuje spolupráce s UART-em (zápis a čtení dat) v AT89S8252? Na jakých nejnižších adresách bude začínat externí paměť programu, pokud se u použije též vnitřní paměť programu na čipu u AT89C52? Lze u AT89C52 zakázat funkci interní paměti programu na čipu? Kde jsou umístěny v (programátorském modelu) vstupně výstupní brány P1, P3 (stačí pouze přibližně), mohou se adresovat nepřímo? Nakreslete časování při zápisu do paměti SRAM 62256, označte jednotlivé signály a označte časový interval, kdy se adresy a data nesmějí měnit . Nakreslete časování sběrnic mikroprocesoru při cyklu zápis do paměti. Tvorba programu v jazyce symbolických adres. Programové prostředky: Překladač, object-hex konvertor. Jak se postupuje při přípravě programu pro vnitřní paměť mikropočítače AT89C52, od jaké adresy bude umístěn? Intel Hex soubor, co to je, z čeho a jak se získá, k čemu slouží? Pseudoinstrukce (direktivy) překladače ORG, SET, EQU, HIGH, LOW, DB, DS, INCLUDE K čemu složí pseudoinstrukce ORG, SET, EQU, DS, DB u překladače A51, který jste používali na cvičeních? Jak lze zapsat bitovou adresu při přípravě programu s překladačem A51? Čím se liší instrukce LJMP, JMP, AJMP, SJMP, příp. LCALL, CALL, ACALL. Jakým znakem může začínat návěští, jakým znakem může začínat číslo. V kolika bitech se vyjadřují čísla v překladači A51. Jaký bude obsah akumulátoru A, registrů R1, R2 po provedení instrukcí odpovídajících zápisu
MOV A, # LOW NOT 0FFh MOV R1, #HIGH NOT 0F0h MOV R2, # LOW - 0F0h Jakou budou mít hexadecimální, dekadickou, případně binární hodnotu následující výrazy v jednotlivých případech po překladu? sym set - 0F0h sym set LOW -0F0h sym set HIGH -0F0h sym set NOT 0F0h sym set NOT HIGH 0F0h sym set LOW NOT 0F0h sym set NOT LOW 0F000h sym set 1234 sym set 1234H sym set 1234H SHL 1 sym set 1234H SHR 2 sym set 1234D sym set -1234H sym set NOT 1234H Co vyjadřuje zápis DS 2, v kterém segmentu programu se používá? V čem se liší instrukce: MOV A, R1 od MOV A, @R1. Paměťová matice, princip koincidenčního adresování paměťové buňky v paměťové matici. Jak může být organizována paměťová matice pamětí o organizaci N x 8 bitů (např. 27256). Paměťová buňka paměti ROM, EPROM, EEPROM, FLASH ROM. Čím se rozlišuje informační obsah buňky pro log. 0 a log. 1? Paměť EPROM, FLASH ROM, EEPROM, princip funkce, vlastnosti, řídicí signály, použití. Doba přístupu paměti tAA při čtení. Co je podmínkou získání platných dat na výstupu paměti v požadovaném okamžiku? Jak se zajišťuje elektronická kontrola identifikace typu paměti EPROM, EEPROM a FLASH? Jak probíhá naprogramování paměťových buněk v paměti EPROM, EEPROM a FLASH. Jak se liší uspořádání paměťové buňky, způsob programování a mazání paměti EPROM, FLASH a EEPROM? Jakým procesem se přenášejí náboje na plovoucí hradlo u paměti FLASH a jak se odstraňují. Jak se programuje a maže paměť EEPROM a v čem spočívá tento proces? Zápis do pamětí EEPROM, byte write, page write mode u EEPROM. Rozdíl mezi vlastnostmi EPROM, EEPROM, FLASH. Jaké řídicí signály má paměť 2764, 27256; k čemu sloužínaznačte časovým diagramem. Je možno použít paměť 27512 do plošného spoje, který byl navržen pro 27256 a jak? Jakou kapacitu a organizaci mají paměti EPROM typu 2764, 27C256, 275C12, 270C10, 270C20, 270C40, 27C080 ? Co je to "Page write" mód programování pamětí EEPROM, jak jej paměť rozliší od požadavku na programování jediného Byte. Jak se u pamětí EEPROM a FLASH rozpozná úspěšné naprogramování, co je to /D7 polling , D6 Toggle bit (polling) ? Jaký je význam signálů /CS (příp. /CE), CE, /OE, /WE u pamětí? Co označuje dobu přístupu tAA při čtení z paměti EPROM, naznačte grafem. Nakreslete časování EPROM při čtení, označte dobu přístupu. Na čem závisí velikost této doby?
Paměťové buňky a uspořádání pamětí SRAM, dvoubránové paměti, paměti FIFO. Jak se chová paměť FIFO po svém zaplnění, pokud nejsou přiváděny čtecí impulsy? Jak lze zjistit aktuální stav paměti FIFO? Cyklus čtení a zápisu paměti SRAM. Cyklus čtení paměti EPROM, EEPROM, FLASH. Nakreslete paměťovou buňku paměti EPROM; jak se liší její naprogramovaný a nenaprogramovaný stav ? Jakým procesem se přenášejí náboje na plovoucí hradlo u paměti EPROM a FLASH a jak se odstraňují. Jak se programuje a maže paměť EEPROM a v čem spočívá tento proces? Jestliže bude paměť SRAM typu 6116 (příp. 6264, 62256) umístěna od adresy 8000h v prostoru XDATA mikropočítače s I80C31, na jaké adrese se bude nacházet poslední Byte této paměti? Vysvětlete princip měření odporu pomocí MKO, jak jste jej realizovali ve své laboratorní úloze. Jaký vztah platí pro dobu kyvu monostabilního klopného obvodu, jak je možno tento vztah odvodit? Jaký význam pro to měl vstup /INT0 ? Jak jste ve své úloze přijímali a vysílali znaky prostřednictvím sériového rozhraní (RS-232)? Jak se zjistí , že z nadřazeného počítače byl do interního obvodu UART v 8051 předán znak? Uveďte tuto malou část programu, kterou jste tuto skutečnost zjišťovali. Jak se vysílá znak pomocí vestavěného obvodu UART a jak se zjistí, že znak byl již vyslán. Jaká byla doba vyslání znaku na sériovou linku, jestliže používáte modulační rychlost 9600 Bd, (start bit, 8 datových bitů, 1 stop bit). Nakreslete průběh signálu na výstupním pinu TxD (vysílač UART) u 8051, jestliže se vysílá znak A. Jaké je pořadí jednotlivých bitů při vysílání? Čím je určena modulační rychlost při vysílání znaku vestavěným obvodem UART v 8051? Jak se postupuje při využití externího přerušení a přerušení od časovače u 8051? Jaké se musejí provést inicializace? Jak je možno poznat, že byl obvodem UART již přijat znak, případně již vyslán znak? Která instrukce (RET nebo RETI) se musí použít pro návrat z podprogramu pro obsluhu přerušení u 8031, jaký je rozdíl ve funkci a použití těchto instrukcí? Jak se mění obsah čítače T0 v režimu, ve kterém jste jej používali pro měření doby kyvu MKO (monostabilního klopného obvodu). Jakou dobu trvá vykonání instrukcí 8051 (např. NOP nebo LJMP), jestliže je použit krystal o frekvenci 12 MHz, příp. 11,0592 MHz? Jakou nejdelší dobu kladného impulsu je možno měřit metodou hradlování čítače T0 v AT89C52 , AT89S8252 ( podobně, jako jste používali ve cvičeních), jestliže je použit krystal o frekvenci 12 MHz, příp. 11,0592 MHz? Otázky a odpovědi v testu se předpokládají pouze v rozsahu, v jakém byla látka odpřednášena, případně odcvičena v rámci předmětu " Mikroprocesory v přístrojové technice". Předpokládají se též znalosti, které by student měl mít, pokus se věnoval práci na cvičeních a samostatně zpracovával všechny úlohy. Při návrhu obvodů se předpokládají znalosti z teorie obvodů a logických obvodů. Otázky jsou pro zkrácení formulovány poněkud zkráceně a zjednodušeně. Některá problematika se vyskytuje v otázkách opakovaně v různých variacích. Předpokládá se, že čtenář při případných nejasnostech nahlédne do zápisků z přednášek nebo do doporučené literatury.
Pro studium je možno také využít, jak bylo prezentováno na přednáškách, vybraných katalogových listů součástek, které jsou v elektronické formě umístěny na www stránkách measure.feld.cvut.cz , na něž je také odkaz ze stránek předmětu MIP. Jedná se např. o: mikropočítač AT89C52, I8031,.. paměti RAM 6264, 62256, paměti EPROM 2764, 27256, paměti FLASH Atmel AT29C010, AMD AM29F010, paměti FIFO, dvoubránové paměti, vybrané logické obvody HC, HCT Mikropočítač I8031 představuje základní mikropočítač řady ´51 bez vnitřní paměti programu; obsahuje pouze 128 Byte vnitřní paměti RAM. Na něm se dokumentují základní vlastnosti procesorů celé řady ´51 AT89C51 má stejnou strukturu, navíc však paměť programu typu FLASH 4 kByte, AT89C52 opět vychází z 8031, obsahuje paměť programu FLASH 8 kByte, navíc dalších 128 Byte nepřímo adresovatelné paměti RAM v prostoru IDATA, navíc také čítač T2 AT89S8252 (používaný na cvičeních) vychází z AT89C52, obsahuje navíc 2 kByte vnitřní paměti EEPROM. Dále obsahuje další ukazatel DPTR1, pro adresování paměti typu XDATA. Všechny tyto mikropočítače jsou pinově kompatibilní a je možno je umístit do stejné desky plošného spoje. Mají shodnou funkci řídicích signálů ( /PSEN, /RD, /WR) při komunikaci s případnou vnější pamětí programu a dat. Jaké může být na vstupu hradla 74HCT00 (s UCC = 5 V) maximální napětí UIL = maxpro úroveň L (logická nula) a jaké minimální napětí pro úroveň H UIHmin = Jaká je výkonová ztráta hradla logického obvodu HCT00 s UCC = 5 V, jestliže má CPD = 15 pF a vstupní signál má frekvenci 1 MHz, výstup tohoto obvodu je zatížen kapacitou CL = 10 pF? nakreslete a popište paměťovou buňku CMOS SRAM Nakreslete časování při zápisu do paměti SRAM 62256, označte jednotlivé signály a označte časový interval, kdy se adresy a data nesmějí měnit . Jakou nejdelší dobu kladného impulsu je možno měřit metodou hradlování čítače T0 v AT89C52 , AT89S8252 ( podobně, jako jste používali ve cvičeních), jestliže je použit krystal o frekvenci 12 MHz, příp. 11,0592 MHz? Nakreslete a popište logický obvod s blokováním napájení, jaké kondenzátory je vhodné použítt?
