EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Tranziens EMC vizsg´alat ´es hardvertervez´es FPGA-val Bagoly Zsolt (PhD 3. f´el´ev) Dr. V´egh J´anos Debreceni Egyetem Informatika Kar
2013. ´aprilis 5.
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Megjegyz´esek a k´et t´em´ahoz A c´ım k´ et k¨ ul¨ onb¨ oz˝ o PhD kutat´ asi ter¨ uletre vonatkozik, nincs ´ atfed´ es a kett˝ o k¨ oz¨ ott 1
2
Tranziens EMC vizsg´alat: kompakt f´enycs¨ ovekre vonatkoz´o nemzetk¨ozi szabv´anyos´ıt´asi javaslat alapj´an kidolgozott m´er˝orendszer (BME, General Electric Lighting Hungary Kft) Hardvertervez´es FPGA-val: hardveres implement´aci´o ´es algoritmusgyors´ıt´as programozhat´ o logik´aval (DEIK - Dr. V´egh J´anos)
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Tartalom 1 2
3 4
5 6
7
EMC bevezet˝ o EMC tesztel˝ o eszk¨ oz Kompakt f´enycs˝ o elektronika M´er´esi m´ odszer M´er˝ orendszer specifik´ aci´ ok A kapcsol´ oegys´eg A m´er˝ orendszer blokkv´ azlata EMC limitek EMC o ¨sszegz´es FPGA hardvertervez´es Programozhat´ o logik´ ak Az FPGA fel´ep´ıt´ese Hardverle´ır´ o nyelvek Szimul´ aci´ o ´es verifik´ aci´ o FPGA o ¨sszegz´es PhD FPGA felhaszn´ al´ asi lehet˝ os´egek Tervek Egy´eb egyetemi tev´ekenys´egek Irodalomjegyz´ek Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
EMC bevezet´es Rohamos technikai fejl˝ od´es (Moore-t¨ orv´eny) Egyre nagyobb integr´alts´agi fok´ u ´aramk¨ or¨ ok (VLSI) Ennek kapcs´an elengedhetetlen az elektrom´agneses kompatibilit´asra (EMC) t¨ ort´en˝ o tervez´es EMC n´elk¨ ul hib´as m˝ uk¨ od´es vagy meghib´asod´as l´ephet fel az adott k´esz¨ ul´ek(ek)ben Az ´alland´osult ´allapotbeli szabv´anyok kiforrottak, a tranziens emisszi´ora viszont jelenleg nincsen hat´alyban l´ev˝o el˝o´ır´as Tranziens ´allapot alatt a bekapcsol´askor t¨ ort´en˝o ´atmeneti jelens´egeket ´ertj¨ uk Ezek a zavarjelek nagys´agrendekkel k´arosabbak lehetnek, mint az ´alland´osult ´allapotbeliek Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Az EMC defin´ıci´oja Egy adott k´esz¨ ul´eknek az a k´epess´ege, hogy az elektrom´agneses k¨ ornyezet´eben megfelel˝ oen tud u ¨zemelni (immunit´asa - zavart˝ ur´ese elegend˝ oen nagy) an´elk¨ ul, hogy elviselhetetlen zavarokat okozna m´as eszk¨ oz¨ okben (emisszi´oja = zavarkibocs´at´asa kell˝ oen kicsi). (IEC)
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Kompakt f´enycs¨ovekre vonatkoz´o EMC szabv´anyok A kompakt f´enycs¨ ovek bekapcsol´asi tranziens ´araml¨ok´ese nemzetk¨ozi szabv´any¨ ugyi konferenci´an ker¨ ult ter´ıt´ekre Szabv´ any CISPR-16 EN61000-3-2 EN61000-3-3 EN61000-4-2 EN61000-4-3 EN61000-4-4 EN61000-4-5 EN61000-4-6 EN61000-4-8 EN61000-4-11
T´ıpus emisszi´ o emisszi´ o emisszi´ o immunit´as immunit´as immunit´as immunit´as immunit´as immunit´as immunit´as
Vonatkoz´ as RF vezetett ´es sug´arzott Harmonikus tartalom Flicker ESD Sug´arzott zavar Tranziens zavar Surge test Nagyfrekvenci´as zavar M´agneses mez˝o Fesz¨ ults´eg-ingadoz´as
1. t´abl´azat. Kompakt f´enycs˝ ore vonatkoz´ o EMC szabv´anyok (EU) Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Kompakt f´enycs˝o elektronika Nagyfrekvenci´as f´enycs˝ o elektronika: AC/DC/AC konverter A nagy bekapcsol´asi ´araml¨ ok´est az egyenir´any´ıt´o sz˝ ur˝opuffere okozza, mivel dt nagyon kicsi: i(t) = C · du(t) dt A fesz¨ ults´eg id˝of¨ uggv´enye: u(t) = Um [1 − e
−t τ
], τ = RC
A t < 0 pillanatban a kondenz´ator energiamentes, ´ıgy a t = 0 kapcsol´as pillanat´aban r¨ ovidz´ark´ent viselkedik Az ´aramot csak a t´apk´abel elosztott param´eter˝ u impedanci´aja korl´atozza K´etf´ele egyenir´any´ıt´ o kapcsol´as haszn´alatos a CFL technol´ogi´aban Graetz-hidas egyenir´any´ıt´ o Delon- vagy Greinacher-hidas egyenir´any´ıt´ o
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Kompakt f´enycs˝o elektronika
1. ´abra. Graetz-hidas kompakt f´enycs˝ o elektronika
2. ´abra. Delon-hidas kompakt f´enycs˝ o elektronika Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
M´er´esi m´odszer A bekapcsol´asi tranziens ´aram maxim´alis ´ert´eke f¨ ugg: A h´al´ ozati szinuszos fesz¨ ults´eg f´azis´at´ ol (pillanat´ert´ek´et˝ol) A m¨ og¨ ottes h´al´ ozat, valamint a t´apk´abel impedanci´aj´at´ol
A m´er´esi elv alapvet˝ oen k´etf´ele m´ odon lehets´eges: V´altakoz´ o ´aram´ u tesztel´es szinkronkapcsol´ oval (AC tesztel´es) H´al´ ozati cs´ ucsfesz¨ ults´egre t¨ olt¨ ott kondenz´atorral (DC tesztel´es) Mindkett˝ o meg´ep´ıt´esre ker¨ ult, de a jelen prezent´aci´oban csak a DC tesztel´es ker¨ ul bemutat´asra
3. ´abra. A m´er´esi elrendez´es Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Specifik´aci´ok
1
Fix kimeneti impedancia, szabv´any ´altal el˝ o´ırt ´ert´ekek
2
Elegend˝o m¨og¨ottes olt´essel kell rendelkeznie (DC teszter R t¨ eset´en): QC (Ipulse )dt
3
Prelleg´esmentes kapcsol´as
4
Gyakorlatilag nulla k¨ ozeli sziv´arg´asi ´aram: Roff → ∞Ω
5
Alacsony kapcsol´asi ellen´all´as: Ron ≈ 0, 1Ω
6
Nagy kapcsol´asi gyorsas´ag: nagy
7
AC tesztern´el alacsony k´esleltet´esi id˝ ok
8
Megfelel˝o ´erint´es ´es DC tesztern´el t´ ult¨ olt´es elleni v´edelem
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
du dt
´ert´ek
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Kapcsol´oegys´eg
A specifik´aci´o 3-6. pontja gyakorlatilag a kapcsol´oegys´eg feladata Kompromisszum: prelleg´esmentes kapcsol´as ´es nulla k¨ozeli sziv´arg´asi ´aram El kell viselnie a bekapcsol´askor l´etrej¨ ov˝ o magas impulzus´aramot (40 − 50A) Sz´oba j¨ohet˝o eszk¨ oz¨ ok Elektromechanikus rel´e → prelleg Szil´ardtestrel´e → sziv´arg´asi ´aram Power MOSFET → erre esett v´eg¨ ul a v´alaszt´as Higanyrel´e → egyenl˝ ore nem lett m´eg kipr´ ob´alva
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
A m´er˝orendszer Tesztel˝o kondenz´ator: C = 2000µF /450V √ ˆ = 2Ueff ⇒ ≈ 170 ill. T¨olt´es h´al´ozati cs´ ucsfesz¨ ults´egre: U 325V Bels˝o impedancia: Z0 = 0, 13Ω + 1, 8µH K¨ uls˝o cser´elhet˝o impedancia: Z1 Az Rs s¨ontellen´all´as a sziv´arg´asi ´aramokat z´arja r¨ovidre
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
A m´er˝orendszer kapcsol´asi rajza
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Limitek ´es m´er´esi eredm´enyek
A szabv´anym´odos´ıt´ o javaslat alapj´an el˝ o´ırt limitek (Proposal for updating Annex H in IEC 60969 - Ref: L4(RB)007, Date: June 6th, 2012)
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Limitek ´es m´er´esi eredm´enyek
M´er´esi eredm´enyek
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
20W/120V-os l´ampa bekapcsol´asi tranziens´enek oszcilloszk´opos k´epe
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
A k´esz m´er˝orendszer
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
¨ Osszegz´ es
A specifik´aci´ok alapj´an mindk´et (AC ´es DC) tranziens EMC m´er˝orendszer meg´ep´ıt´esre ker¨ ult, viszont csak az ut´obbi ker¨ ult itt bemutat´asra A m´er˝oeszk¨oz k´epes a j¨ ov˝ oben ´eletbe l´ep˝ o nemzetk¨ozi (IEC) szabv´any alapj´an t¨ ort´en˝ o tesztel´esre K¨ ul¨onb¨oz˝o wattit´as´ u kompakt f´enycs¨ oveket teszteltem, amelyek megfeleltek a k¨ ovetelm´enyeknek Jelen ter¨ uleten a PhD kutat´asomat befejeztem, ¨osszesen k´et publik´aci´o sz¨ uletett ebb˝ ol ´es egy kor´abbi aut´ ol´ampa EMC t´em´ab´ol
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Digit´alis eszk¨oz¨ok
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Az FPGA ´altal´anos jellemz˝oi Protot´ıpus tervez´es´ere ´es kis sorozat´ u nagy bonyolults´ag´ u logik´ak megval´os´ıt´as´ara alkalmas Egyszer˝ u, kisebb logikai cell´ak A min˝os´egi param´eterek (jelterjed´esi id˝ ok, maxim´alis ´orajel-frekvencia, ´ orajel-cs´ usz´as) megval´ os´ıt´as f¨ ugg˝oek OTP: egyszer programozhat´ o anti-fuse-os FPGA MTP: t¨obbsz¨or programozhat´ o (LUT-s) SRAM FPGA Alapvet˝o er˝oforr´asok Logikai blokkok (CMOS logika: tranzisztor t¨omb¨ok, NAND kapuk, MUX logika) I/O blokkok (TTL/CMOS kompatibilit´as) Huzaloz´as
Programoz´as: hardverle´ır´ o nyelvekkel (Verilog, VHDL) Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Az FPGA architekt´ura
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Hardverle´ır´o nyelvek Nyelvek: ABEL, VHDL, VERILOG stb.
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Hardverle´ır´o nyelvek Hardver modellez´es: a nyelv jelent˝ os r´esze csak a hardver funkci´ok modellez´esere ill. szimul´aci´ ora haszn´alhat´o Kapuszint˝ u modulokb´ ol ´ep´ıtkez˝ o, kapcsol´asi rajzon alapul´o tervez´esi m´odszerek lev´alt´as´ara RTL (Register Transfer Level) szint˝ u le´ır´as Automatikus hardver szint´ezis a le´ır´asb´ ol Tervez˝ oi hat´ekonys´ag n¨ ovel´ese
A Verilog nyelv 1984: 1990: 1995: 2001: 2005:
Gateway Design Automation Inc. Cadence → Open Verilog International IEEE szabv´anyos´ıt´as Verilog 2001 System Verilog
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Szimul´aci´o ´es verifik´ac´o Szimul´ aci´ o: funkcion´ alis ´es id˝ oz´ıt´esi (Qsim ´es ModelSim) Verifik´ aci´ o: ´ allapot analiz´ atorral (SignalTap)
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
¨ Osszegz´ es ´ Atism´ eteltem a tervez´eshez sz¨ uks´eges alapvet˝o szakirodalomat (Digit´alis technika, logikai rendszerek, funkcion´alis elemek, Verilog HDL diz´ajn stb.) Megismerkedtem az FPGA-k fizikai fel´ep´ıt´es´evel Altera DE2 fejleszt˝ oi panelen kezdtem meg az FPGA-kal t¨ort´en˝o gyakorlati foglalkoz´ast (Cyclone II. FPGA) A hardverle´ır´o nyelvek k¨ oz¨ ul a Verilogot v´alasztottam Megismerkedtem az Altera Quartus II. tervez˝ oi, a QSim ´es a ModelSim szimul´aci´ os, valamint a SignalTap logikai analiz´ator programjaival FPGA-n implement´altam az alapvet˝ o funkcion´alis egys´egeket (multiplexer, dek´oder, ALU, sz´aml´al´ o, mem´ oria blokk stb.) Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
N´eh´any lehets´eges FPGA-s kutat´asi ter¨ulet Hardveres gyors´ıt´as p´arhuzamos sz´am´ıt´asi algoritmusokkal K´epfeldolgoz´as Vide´o ut´ofeldolgoz´as Nagyteljes´ıtm´eny˝ u sz˝ ur˝ o architekt´ ur´ak Egy-chipes be´agyazott rendszerek (SoC/SoPC) Szenzorh´al´ozatok jelfeldolgoz´asa
4. ´abra. Altera DE2 board Cyclone II. FPGA chippel Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
T´avlati tervek
Hardveres algoritmusgyors´ıt´as a CPU ´es/vagy egy perif´eria FPGA-val t¨ort´en˝o t´amogat´as´aval PSoC ´es AVR alap´ u be´agyazott rendszerekkel kieg´esz´ıtett FPGA-s jelfeldolgoz´as K¨oz´epfok´ u n´emet nyelvvizsga megszerz´ese ˝ osszel Nem Neumann-architekt´ ur´aj´ u rendszerek (Dr. V´egh J´anos t´emavezet˝o ´altal beny´ ujtott p´aly´azat, jelenleg elb´ır´al´as alatt)
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Egy´eb egyetemi tev´ekenys´egek
Superdroid robot projekt Elektronika 1-2. ´es elektronika labor oktat´as (levelez˝o) Digit´alis technika oktat´as (levelez˝ o) Perif´eri´ak ´es meghajt´ oik oktat´as (levelez˝ o) T´avk¨ozl˝o h´al´ozatok oktat´as (levelez˝ o) T´avk¨ozl˝o h´al´ozatok gyakorlat (nappali) Telecommunication Systems oktat´as (nappali angol)
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
Irodalomjegyz´ek 1
2
3
4
5
6
7
Proposal for updating Annex H in IEC 60969 - Ref: L4(RB)007, Date: June 6th, 2012 ¨ on: Kapcsol´ Ferenczi Od¨ ou ¨zem˝ u t´apegys´egek, M˝ uszaki k¨onyvkiad´o, Budapest, 1978. G´al Tibor: Digit´alis rendszerek I-II., M˝ uegyetemi kiad´o, Budapest 1997. Arat´o P´eter: Logikai rendszerek tervez´ese, M˝ uegyetemi kiad´o, Budapest 2001. Benes´oczky Zolt´an: Digit´alis tervez´es funkcion´alis elemekkel ´es mikroprocesszorral, M˝ uegyetemi kiad´ o, Budapest 2006. Altera DE2 board tutorials and laboratory excercises, http://www.altera.com Stephen Brown - Zvonko Vranesic: Fundamentals of Digital Logic with Verilog Design 2008. Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
EMC bevezet˝ o
EMC tesztel˝ o eszk¨ oz
EMC ¨ osszegz´ es
FPGA hardvertervez´ es
FPGA ¨ osszegz´ es
PhD
Irodalomjegyz´ ek
K¨ osz¨ on¨ om a figyelmet!
Bagoly Zsolt (PhD 3. f´ el´ ev) Dr. V´ egh J´ anos
Tranziens EMC vizsg´ alat ´ es hardvertervez´ es FPGA-val
