Teorie vzájemného převodu analogového a číslicového signálu

Prof. Ing. Radimír Vrba, CSc., Doc. Ing. Jiří Háze, Ph.D. Doc. Ing. Lukáš Fujcik, Ph.D., Ing. Ondřej Sajdl, Ph.D.

Teorie vzájemného převodu analogového a číslicového signálu

Vysoké učení technické v Brně 2011

Tento učební text byl vypracován v rámci projektu Evropského sociálního fondu č. CZ.1.07/2.2.00/07.0391 s názvem Inovace a modernizace bakalářského studijního oboru Mikroelektronika a technologie a magisterského studijního oboru Mikroelektronika (METMEL). Projekty Evropského sociálního fondu jsou financovány Evropskou unií a státním rozpočtem České republiky.

2

FEKT Vysokého učení technického v Brně

Obsah 1

ŘAZENÍ PŘEDMĚTU VE STUDIJNÍM PROGRAMU .............................................10 1.1 VSTUPNÍ TEST ............................................................................................................... 10

2

ZÁKLADNÍ POJMY PŘEVODNÍKŮ AD A DA .........................................................11 2.1 2.2 2.3 2.4 2.5 2.6

3

ÚLOHA PŘEVODNÍKU V SYSTÉMECH SBĚRU DAT (DAQ)................................................ 11 ZÁKLADNÍ STRUKTURA PŘEVODNÍKŮ ............................................................................ 12 ZÁKLADNÍ STATICKÉ A DYNAMICKÉ PARAMETRY PŘEVODNÍKŮ .................................... 12 POUŽÍVANÉ KÓDY PRO PŘEVODNÍKY AD A DA............................................................. 13 SHRNUTÍ........................................................................................................................ 14 KONTROLNÍ OTÁZKY ..................................................................................................... 14

PŘEDZPRACOVÁNÍ SIGNÁLU ..................................................................................15 3.1 ZESILOVAČE S ELEKTRONICKY PŘEPÍNANÝM ZESÍLENÍM ............................................... 15 3.1.1 Zesilovače pro méně náročné účely .......................................................... 15 3.1.2 Přesný analogový demultiplexer ............................................................... 18 3.1.3 Zesilovače s asymetrickou vstupní branou................................................ 19 3.1.4 Zesilovače s diferenční vstupní branou..................................................... 20 3.2 ANALOGOVÉ MULTIPLEXERY ........................................................................................ 22 3.3 SHRNUTÍ........................................................................................................................ 23 3.4 KONTROLNÍ OTÁZKY ..................................................................................................... 23

4

FILTRAČNÍ OBVODY...................................................................................................23 4.1 FUNKCE FILTRU V PŘEVODNÍCÍCH ................................................................................. 23 4.2 REALIZACE FILTRU ........................................................................................................ 25 4.2.1 Příklady integrovaných antialiasingových filtrů....................................... 26 4.2.2 Stejnosměrné přesné filtry......................................................................... 28 4.3 SHRNUTÍ........................................................................................................................ 30 4.4 KONTROLNÍ OTÁZKY ..................................................................................................... 30

5

VZORKOVACÍ OBVODY .............................................................................................30 5.1 FUNKCE VZORKOVAČE .................................................................................................. 30 5.2 ZÁKLADNÍ PARAMETRY VZORKOVAČŮ .......................................................................... 31 5.3 ZPŮSOBY REALIZACE VZORKOVAČE .............................................................................. 34 5.3.1 Neinvertující zapojení vzorkovačů s pamětí v technice SC ....................... 34 5.3.2 Invertující zapojení vzorkovače v technice SC.......................................... 37 5.3.3 Vzorkovače v technice SI........................................................................... 38 5.4 SHRNUTÍ........................................................................................................................ 40 5.5 KONTROLNÍ OTÁZKY ..................................................................................................... 40

6

REFERENČNÍ ZDROJE................................................................................................41 6.1 6.2 6.3 6.4

7

REFERENČNÍ ZDROJE NAPĚTÍ ......................................................................................... 41 REFERENČNÍ ZDROJE PROUDU ....................................................................................... 47 SHRNUTÍ........................................................................................................................ 47 KONTROLNÍ OTÁZKY ..................................................................................................... 47

PŘEVODNÍKY DA .........................................................................................................48 7.1 KLASIFIKACE PŘEVODNÍKŮ DA .................................................................................... 48 7.2 STATICKÉ VLASTNOSTI DAC ........................................................................................ 49

Vzájemný převod analogových a digitálních signálů

3

7.3 DYNAMICKÉ VLASTNOSTI DAC.....................................................................................52 7.4 PARALELNÍ DAC ...........................................................................................................53 7.4.1 Digitálně analogové převodníky s váhovými rezistory ..............................55 7.4.2 Paralelní převodníky DAC s rezistorovou sítí typu T ................................61 7.4.3 Paralelní převodníky DAC se spínanými proudovými zdroji ....................61 7.4.4 Paralelní převodníky DA s invertovanou sítí R-2R ...................................65 7.4.5 Paralelní převodník DA s funkčním průběhem..........................................67 7.5 SÉRIOVÉ PŘEVODNÍKY DA.............................................................................................69 7.5.1 Sériový DAC s vybíjením kapacitoru .........................................................69 7.5.2 Sériový převodník s analogovými vzorkovači............................................71 7.5.3 Sériový cyklický DAC s kapacitory............................................................72 7.5.4 Sériový DAC s vyrovnáním náboje ............................................................74 7.6 NEPŘÍMÉ DAC...............................................................................................................75 7.7 SHRNUTÍ ........................................................................................................................75 7.8 KONTROLNÍ OTÁZKY .....................................................................................................76 8

PŘEVODNÍKY AD ......................................................................................................... 76 ZÁKLADNÍ FUNKCE ADC...............................................................................................76 KOMPARAČNÍ PŘEVODNÍKY AD.....................................................................................80 ŘETĚZOVÉ ADC ............................................................................................................83 KOMPENZAČNÍ PŘEVODNÍKY AD...................................................................................85 8.4.1 Sledovací převodníky AD...........................................................................86 8.4.2 Převodníky AD s postupnou aproximací ...................................................87 8.4.3 ADC s postupnou aproximací a vyrovnáváním náboje .............................90 8.5 INTEGRAČNÍ PŘEVODNÍKY AD.......................................................................................92 8.5.1 Integrační převodník AD s mezipřevodem na kmitočet .............................92 8.5.2 Integrační převodník ADC s mezipřevodem na časový interval................93 8.6 SHRNUTÍ ........................................................................................................................96 8.7 KONTROLNÍ OTÁZKY .....................................................................................................97 8.1 8.2 8.3 8.4

9

PŘEVODNÍKY SIGMA-DELTA .................................................................................. 97 9.1 BLOKOVÉ SCHÉMA MODULÁTORU SIGMA-DELTA ...........................................................97 9.2 METODY POTLAČENÍ KVANTOVACÍHO ŠUMU .................................................................99 9.3 ARCHITEKTURY MODULÁTORŮ SIGMA-DELTA .............................................................103 9.3.1 Modulátory sigma-delta prvního řádu.....................................................103 9.3.2 Modulátory sigma-delta vyššího řádu .....................................................104 9.3.3 Modulátory sigma-delta typu MASH .......................................................106 9.4 CHARAKTERISTIKA KVANTOVACÍHO OBVODU .............................................................106 9.4.1 Energie kvantovací chyby ........................................................................108 9.4.2 Zesílení kvantovacího obvodu..................................................................108 9.4.3 Chyby kvantovacího obvodu ....................................................................108 9.5 DECIMAČNÍ FILTR ........................................................................................................109 9.5.1 Návrh CIC filtru.......................................................................................110 9.5.2 Návrh FIR filtru .......................................................................................113 9.6 ROZDÍL MEZI SPOJITOU (CT) A DISKRÉTNÍ (DT) ARCHITEKTUROU MODULÁTORU SIGMADELTA ..........................................................................................................................113 9.7 SROVNÁNÍ ARCHITEKTUR MODULÁTORŮ SIGMA-DELTA ..............................................114 9.8 PŘEVODNÍKY DAC TYPU SIGMA-DELTA ......................................................................115 9.9 SHRNUTÍ ......................................................................................................................116 9.10 KONTROLNÍ OTÁZKY ...................................................................................................116

4


10 JINÉ TYPY PŘEVODNÍKŮ ........................................................................................116 10.1 PŘEVODNÍKY NAPĚTÍ NA KMITOČET ............................................................................ 116 10.2 SHRNUTÍ...................................................................................................................... 120 10.3 KONTROLNÍ OTÁZKY ................................................................................................... 120 11 TESTOVÁNÍ PŘEVODNÍKŮ......................................................................................120 11.1 TESTOVACÍ METODY PRO PŘEVODNÍKY ....................................................................... 122 11.1.1 Statické metody testování ........................................................................ 122 11.1.2 Dynamické metody testování ................................................................... 123 11.2 SHRNUTÍ...................................................................................................................... 126 11.3 KONTROLNÍ OTÁZKY ................................................................................................... 126 12 NOVÉ TRENDY V PŘEVODNÍCÍCH AD A DA ......................................................127 12.1 PŘÍKLADY ADC SPLŇUJÍCÍCH POŽADAVKY SOUČASNÉHO ELEKTRONICKÉHO PRŮMYSLU .................................................................................................................................... 127 12.2 PŘÍKLADY DAC SPLŇUJÍCÍCH POŽADAVKY SOUČASNÉHO ELEKTRONICKÉHO PRŮMYSLU .................................................................................................................................... 129 12.3 SHRNUTÍ...................................................................................................................... 130 13 LITERATURA...............................................................................................................130


5

Seznam obrázků OBR. 1: OBR. 2: OBR. 3: OBR. 4: OBR. 5: OBR. 6: OBR. 7: OBR. 8:

ZAŘAZENÍ PŘEVODNÍKU AD A DA V RÁMCI MĚŘICÍHO PŘÍSTROJE .....................11 BLOKOVÉ SCHÉMA ADC A DAC .......................................................................12 PŘÍMÉ PŘEPÍNÁNÍ ZPĚTNOVAZEBNÍ SÍTĚ POMOCÍ AMUX...................................15 INVERTUJÍCÍ A NEINVERTUJÍCÍ ZAPOJENÍ AMUX MIMO ZPĚTNOVAZEBNÍ SÍŤ .....16 JINÝ ZPŮSOB INVERTUJÍCÍHO ZAPOJENÍ S AMUX ..............................................16 UPRAVENÉ NEINVERTUJÍCÍ ZAPOJENÍ .................................................................17 VYUŽITÍ PŘEDŘAZENÉHO DĚLIČE PRO VELKÉ VSTUPNÍ SIGNÁLY ........................17 DOPORUČOVANÉ ZPŮSOBY PŘÍPOJENÍ ZPĚTNOVAZEBNÍ SÍTĚ K PROGRAMOVATELNÉMU ZESILOVAČI ..............................................................................18 OBR. 9: INVERTUJÍCÍ A NEINVERTUJÍCÍ ZAPOJENÍ AMUX ZA OZ....................................19 OBR. 10: INVERTUJÍCÍ ZAPOJENÍ S ASYMETRICKOU VSTUPNÍ BRANOU ..............................20 OBR. 11: NEINVERTUJÍCÍ ZAPOJENÍ ZESILOVAČE S ASYMETRICKOU BRANOU....................20 OBR. 12: ZAPOJENÍ S DIFERENČNÍM ZESILOVAČEM ...........................................................21 OBR. 13: ZAPOJENÍ DIFERENČNÍHO ZESILOVAČE ...............................................................21 OBR. 14: ZAPOJENÍ ŘEŠÍCÍ PROBLÉM MALÉHO VSTUPNÍHO ODPORU ..................................22 OBR. 15: INVERTUJÍCÍ A NEINVERTUJÍCÍ ZAPOJENÍ MULTIPLEXERU ...................................22 OBR. 16: PŘÍKLAD FILTRU TYPU DOLNÍ PROPUST ..............................................................23 OBR. 17: K PROBLÉMU ALIASINGU ...................................................................................24 OBR. 18: PRINCIP TECHNIKY SPÍNANÝCH KAPACITORŮ .....................................................25 OBR. 19: ŘIDICÍ A NEPŘEKRÝVAJÍCÍ SE HODINOVÉ SIGNÁLY .............................................26 OBR. 20: FILTR S APROXIMACÍ PODLE BUTTERWORTHA ...................................................26 OBR. 21: FILTR S APROXIMACÍ PODLE BESSELA ................................................................27 OBR. 22: FILTR S APROXIMACÍ PODLE CAUERA ................................................................27 OBR. 23: PŘÍKLAD KASKÁDNÍ STRUKTURY FILTRU ...........................................................28 OBR. 24: NEKASKÁDNÍ ZAPOJENÍ AKTIVNÍHO FILTRU 2. ŘÁDU..........................................28 OBR. 25: DP 3. AŽ 5. ŘÁDU ...............................................................................................29 OBR. 26: FUNKCE VZORKOVACÍHO OBVODU .....................................................................31 OBR. 27: SKUTEČNÝ PRŮBĚH PAMATOVÁNÍ VE VZORKOVAČI ...........................................32 K PROBLÉMU APERTURY ....................................................................................34 OBR. 28: OBR. 29: ZÁKLADNÍ NEINVERTUJÍCÍ ZAPOJENÍ VZORKOVAČE ...........................................35 OBR. 30: NEINVERTUJÍCÍ ZAPOJENÍ VZORKOVAČE ............................................................35 OBR. 31: ZVÝŠENÍ PŘESNOSTI U NEINVERTUJÍCÍHO ZAPOJENÍ VZORKOVAČE.....................36 ZAPOJENÍ PRO ZVÝŠENÍ NABÍJECÍ RYCHLOSTI.....................................................36 OBR. 32: OBR. 33: OPATŘENÍ PROTI SATURACI PRVNÍHO OZ...........................................................36 OBR. 34: ZAPOJENÍ S DVOJICÍ DIOD ...................................................................................36 OBR. 35: ZÁKLADNÍ ZAPOJENÍ MILLEROVA INTEGRÁTORU...............................................37 OBR. 36: ZLEPŠENÍ VLASTNOSTÍ ZÁKLADNÍHO INVERTUJÍCÍCHO ZAPOJENÍ VZORKOVAČE 37 OBR. 37: ŘEŠENÍ INVERTUJÍCÍHO ZAPOJENÍ VZORKOVAČE S VOLBOU ČASOVÉ KONSTANTY .. ...........................................................................................................................37 OBR. 38: ZKRÁCENÍ DOBY NABÍJENÍ POMOCÍ ŘZP ............................................................38 OBR. 39: VZORKOVACÍ OBVODY V TECHNICE SI A) BUŇKA PRVNÍ GENERACE B) BUŇKA DRUHÉ GENERACE..............................................................................................................38 ČASOVÉ PRŮBĚHY A) HODINOVÝCH SIGNÁLU, B) VSTUPNÍCH A VÝSTUPNÍCH OBR. 40: PROUDŮ PAMĚŤOVÉ BUŇKY PRVNÍ (NAHOŘE) I DRUHÉ (DOLE) GENERACE .........................40 OBR. 41: VYTVOŘENÍ NAPĚŤOVÉ REFERENCE POMOCÍ DĚLIČE ..........................................41 OBR. 42: REFERENČNÍ ZDROJ S BJT..................................................................................42 OBR. 43: REFERENČNÍ ZDROJ S MOS TRANZISTOREM ......................................................42 OBR. 44: VYUŽITÍ ZENEROVY DIODY JAKO NAPĚŤOVÉ REFERENCE ..................................43

6 OBR. 45: OBR. 46: OBR. 47: OBR. 48: OBR. 49: OBR. 50: OBR. 51:


BOOTSTRAPPED REFERENCE A NASTAVENÍ PRACOVNÍHO BODU ......................... 44 OBECNÝ PRINCIP BANDGAP REFERENCE ............................................................ 45 ZÁVISLOST REFERENČNÍCH HODNOT BANDGAP REFERENCE NA TEPLOTĚ .......... 46 STANDARDNÍ ŘEŠENÍ BANDGAP REFERENCE ...................................................... 46 PROUDOVÝ REFERENČNÍ ZDROJ ......................................................................... 47 IDEÁLNÍ PŘEVODNÍ CHARAKTERISTIKA 3-BITOVÉHO DAC ................................ 49 STATICKÉ CHYBY V PŘEVODNÍ CHARAKTERISTICE: A) CHYBA ZESÍLENÍ, B) CHYBA NULY, C) INL A DNL ........................................................................................................ 51 OBR. 52: ZÁKLADNÍ ZAPOJENÍ PARALELNÍHO PŘEVODNÍKU ČÍSLA NA PROUD .................. 53 PARALELNÍ 8-BITOVÝ PŘEVODNÍK AD9768 ...................................................... 54 OBR. 53: OBR. 54: PARALELNÍ PŘEVODNÍK S NAPĚŤOVÝM VÝSTUPEM............................................ 55 OBR. 55: ZAPOJENÍ PŘEVODNÍKU DA S VÁHOVOU REZISTOROVOU SÍTÍ ............................ 55 OBR. 56: DAC S POMĚREM ODPORŮ 1:1........................................................................... 56 OBR. 57: PŘEVODNÍK AD569........................................................................................... 56 OBR. 58: PŘEVODNÍK PRO VSTUPNÍ BCD KÓD ................................................................. 57 OBR. 59: ZÁKLADNÍ TYP REZISTOROVÉ SÍTĚ TYPU R-2R.................................................. 57 OBR. 60: K ANALÝZE PŘEVODNÍKU S REZISTOROVOU SÍTÍ R-2R...................................... 58 OBR. 61: REZISTOROVÁ SÍŤ R-2R S VYUŽITÍM OZ ........................................................... 59 OBR. 62: PŘÍKLADY RŮZNÝCH TYPŮ SÍTÍ ODVOZENÝCH OD SÍTĚ R-2R............................. 60 OBR. 63: PARALELNÍ DAC S REZISTOROVOU SÍTÍ TYPU T ................................................ 61 OBR. 64: PARALELNÍ DAC S PŘEPÍNANÝMI ZDROJI PROUDU SE SÍTÍ R-2R ....................... 62 OBR. 65: PŘEVODNÍK AD568........................................................................................... 62 OBR. 66: PŘEVODNÍK MOTOROLA MC1408..................................................................... 63 OBR. 67: VYUŽITÍ ZÁPORNÉHO I KLADNÉHO REFERENČNÍHO NAPĚTÍ ............................... 63 OBR. 68: BLOKOVÉ SCHÉMA PŘEVODNÍKU DAC08.......................................................... 64 OBR. 69: VNITŘNÍ ZAPOJENÍ PŘEVODNÍKU DAC0800 ...................................................... 64 OBR. 70: STRUKTURA 12-BITOVÉHO PŘEVODNÍKU AD565 RESP. 566 .............................. 65 OBR. 71: PARALELNÍ DAC S INVERTOVANOU SÍTÍ R-2R.................................................. 65 OBR. 72: PARALELNÍ PŘEVODNÍK AD7533 ...................................................................... 66 OBR. 73: ZAPOJENÍ SPÍNAČŮ PŘEVODNÍKU AD7533 ........................................................ 66 OBR. 74: DAC S CYKLICKOU ZÁMĚNOU REZISTORŮ......................................................... 66 PŘEVODNÍK S NELINEÁRNÍM PRŮBĚHEM PŘEVODNÍ CHARAKTERISTIKY ............ 67 OBR. 75: OBR. 76: PŘEVODNÍK S REZISTOROVOU SÍTÍ MODELUJÍCÍ ZADANOU FUNKCI .................... 68 OBR. 77: DAC MODELUJÍCÍ NELINEÁRNÍ ZÁVISLOST VE TVARU RACIONÁLNÍ LOMENÉ FUNKCE .......................................................................................................................... 68 OBR. 78: ZAPOJENÍ SÉRIOVÉHO DAC............................................................................... 69 SÉRIOVÝ DAC S VYBÍJENÍM KAPACITORU ......................................................... 70 OBR. 79: OBR. 80: PŘÍKLAD PŘEVODU DVOJKOVÉHO ČÍSLA 00101011 ........................................... 71 OBR. 81: SÉRIOVÝ PŘEVODNÍK S ANALOGOVÝMI VZORKOVAČI ....................................... 71 OBR. 82: ČASOVÉ PRŮBĚHY PRO PŘEVOD 12-BITOVÉHO ČÍSLA NA VÝSTUPNÍ NAPĚTÍ ....... 72 OBR. 83: SÉRIOVÝ CYKLICKÝ DAC S KAPACITORY ......................................................... 73 OBR. 84: PŘÍKLAD PŘEVODU BINÁRNÍHO ČÍSLA................................................................ 73 OBR. 85: BLOKOVÉ ZAPOJENÍ SÉRIOVÉHO DAC S VYROVNÁNÍM NÁBOJE ........................ 74 OBR. 86: PRINCIP PŘEVODNÍKU DAC S MEZIPŘEVODEM NA ŠÍŘKU IMPULSU .................... 75 OBR. 87: PŘEVODNÍ CHARAKTERISTIKA 3-BITOVÉHO ANALOGOVĚ DIGITÁLNÍHO PŘEVODNÍKU ..................................................................................................................... 78 ROZDĚLENÍ ADC PODLE ROZLIŠENÍ V ZÁVISLOTI NA ČETNOSTI PŘEVODU ........ 79 OBR. 88: OBR. 89: ZAPOJENÍ PARALELNÍHO KOMPARAČNÍHO PŘEVODNÍKU AD ............................. 81 OBR. 90: PŘÍKLAD 8-BITOVÉHO PARALELNÍHO ADC – MOTOROLA MC10319 ................ 81 OBR. 91: INL A DNL PRO PŘEVODNÍK MC10319 ............................................................. 82

Vzájemný převod analogových a digitálních signálů OBR. 92: OBR. 93: OBR. 94: OBR. 95: OBR. 96: OBR. 97:

7

ZAPOJENÍ PŘEVODNÍKU MC10319 V 9-BITOVÝ PŘEVODNÍK AD........................83 PRINCIP ŘETĚZOVÉHO ADC ...............................................................................84 MDAC REALIZOVANÝ TECHNIKOU SC ..............................................................84 PŘEVODNÍ CHARAKTERISTIKA 1,5-BITOVÉHO MDAC .......................................85 BLOKOVÉ SCHÉMA KOMPENZAČNÍHO PŘEVODNÍKU AD ....................................86 ČASOVÝ PRŮBĚH NAPĚTÍ V KOMPENZAČNÍM PŘEVODNÍKU ADC A) PRO VELKÉ VSTUPNÍ NAPĚTÍ, B) PRO MALÉ VSTUPNÍ NAPĚTÍ.................................................................86 OBR. 98: K PRINCIPU ČINNOSTI SLEDOVACÍHO PŘEVODNÍKU ADC ...................................87 OBR. 99: KOMPENZAČNÍ ADC S POSTUPNOU APROXIMACÍ...............................................87 ČASOVÝ DIAGRAM PŘEVODU S POSTUPNOU APROXIMACÍ A) PRO VELKÉ UVST, B) OBR. 100: PRO MALÉ UVST ..................................................................................................................88 OBR. 101: ZAPOJENÍ PŘEVODNÍKU WSH570 ......................................................................89 OBR. 102: ČASOVÁNÍ V PŘEVODNÍKU WSH570 A PŘÍKLAD PŘEVODU DVOJKOVÉHO SLOVA .. ...........................................................................................................................90 OBR. 103: FUNKCE PŘEVODNÍKU S POSTUPNOU APROXIMACÍ A VYROVNÁVÁNÍM NÁBOJE..90 OBR. 104: VLIV KAPACITORU 1C NA CHYBU PŘEVODU .......................................................91 OBR. 105: METODA POSUNU PŘEVODNÍ CHARAKTERISTIKY ...............................................91 OBR. 106: ZAPOJENÍ PŘEVODNÍKU AD V MIKROKONTROLÉRU MC68HC11.......................92 OBR. 107: ČASOVÝ DIAGRAM PŘEVODU U ADC V MIKROKONTROLÉRU MC68HC11 ........92 OBR. 108: PRINCIP ZAPOJENÍ INTEGRAČNÍHO PŘEVODNÍKU ADC S MEZIPŘEVODEM NA KMITOČET ..........................................................................................................................93 OBR. 109: K PRINCIPU ČINNOSTI PŘEVODNÍKU ADC S DVOJSKLONNOU INTEGRACÍ............94 OBR. 110: K PRINCIPU ČINNOSTI PŘEVODNÍKU ADC S TROJSKLONNOU INTEGRACÍ ............95 OBR. 111: BLOKOVÉ SCHÉMA LINEÁRNÍHO MODELU MODULÁTORU SIGMA-DELTA ............98 OBR. 112: DISKRÉTNÍ MODEL INTEGRÁTORU ......................................................................98 OBR. 113: SPEKTRUM VSTUPNÍHO SIGNÁLU ........................................................................99 OBR. 114: SPEKTRUM N-BITOVÉHO KVANTOVACÍHO SIGNÁLU .........................................100 OBR. 115: SPEKTRUM M-BITOVÉHO KVANTOVACÍHO SIGNÁLU ........................................100 OBR. 116: SPEKTRUM PŘEVZORKOVENÉHO SIGNÁLU ........................................................101 OBR. 117: TVAROVÁNÍ ŠUMU MODULÁTORU SIGMA-DELTA .............................................101 OBR. 118: MODULÁTOR SIGMA-DELTA PRVNÍHO ŘÁDU ....................................................103 ČASOVÉ PRŮBĚHY MODULÁTORU SIGMA-DELTA PRVNÍHO ŘÁDU .....................104 OBR. 119: OBR. 120: STRUKTURY MODULÁTORŮ SIGMA-DELTA TŘETÍHO ŘÁDU: A) CIDF, B) CIDIDF, C) CIDIFF .......................................................................................................................105 OBR. 121: MODULÁTOR SIGMA-DELTA TYPU MASH .......................................................106 OBR. 122: TYPICKÁ PŘEVODNÍ CHARAKTERISTIKA 3-BITOVÉHO KVANTOVACÍHO OBVODU .... .........................................................................................................................107 OBR. 123: KVANTOVACÍ CHYBA 3-BITOVÉHO KVANTOVACÍHO OBVODU ..........................107 OBR. 124: APROXIMACE ROZLOŽENÍ VSTUPNÍHO SIGNÁLU KVANTOVACÍHO OBVODU ......108 OBR. 125: ZÁKLADNÍ SYSTÉM PŘEVODNÍKU SIGMA-DELTA ..............................................109 OBR. 126: VLIV PŘEVZORKOVÁNÍ A ŘADU NA SPEKTRUM MODULÁTORU SIGMA-DELTA ...109 OBR. 127: KMITOČTOVÁ CHARAKTERISTIKA DECIMAČNÍHO FILTRU .................................110 OBR. 128: FILTR S KLOUZAVÝM PRŮMĚREM .....................................................................110 OBR. 129: REKURZIVNÍ FILTR S KUMULOVANÝM SOUČTEM ..............................................111 OBR. 130: CIC FILTR ........................................................................................................112 OBR. 131: FREKVENČNÍ ODEZVA CIC FILTRU ...................................................................113 STRUKTURA FIR FILTRU ..................................................................................113 OBR. 132: OBR. 133: ARCHITEKTURA MODULÁTORU SIGMA-DELTA A) SPOJITÁ, B) DISKRÉTNÍ .........114 PŘÍKLAD ŘEŠENÍ PŘEVODNÍKEM DAC TYPU Σ - ∆............................................115 OBR. 134:

8 OBR. 135: OBR. 136: OBR. 137: OBR. 138: OBR. 139: OBR. 140: OBR. 141: OBR. 142: OBR. 143: OBR. 144: OBR. 145:

FEKT Vysokého učení technického v Brně ZAPOJENÍ PŘEVODNÍKU NAPĚTÍ NA KMITOČET S REFERENČNÍM ZDROJEM PROUDU ........................................................................................................................ 117 VYŘAZENÍ INTEGRÁTORU PRO ZVÝŠENÍ RYCHLOSTI PŘEVODU ........................ 118 ZAPOJENÍ ŘÍZENÉ KRYSTALEM S POTLAČENÍM FÁZOVÉHO ŠUMU ..................... 118 K PROBLEMATICE ZLEPŠENÍ DYNAMICKÝCH VLASTNOSTÍ ............................... 119 VYUŽITÍ PŘEPÍNÁNÍ ZDROJE IR ......................................................................... 119 BLOKOVÉ SCHÉMA PRO STATICKÉ MĚŘENÍ KVANTOVACÍCH ÚROVNÍ ............... 122 TESTOVACÍ PRACOVIŠTĚ PRO DYNAMICKÉ TESTY ............................................ 123 PŘÍKLAD PŘEVODNÍKU SIGMA-DELTA .............................................................. 127 RYCHLÝ ŘETĚZOVÝ PŘEVODNÍK AD9481 ....................................................... 128 PŘEVODNÍK S POSTUPNOU APROXIMACÍ .......................................................... 129 PŘÍKLADY TYPICKÝCH PŘEDSTAVITELŮ PŘEVODNÍKŮ DA .............................. 130


9

Seznam tabulek TAB. 1: TAB. 2: TAB. 3: TAB. 4: TAB. 5: TAB. 6:

NEJČASTĚJI POUŽÍVANÉ KÓDY BIPOLÁRNÍCH PŘEVODNÍKŮ ADC A DAC ..........14 STAVY NA KAPACITORECH PŘI PŘEVODU 12-BITOVÉHO BINÁRNÍHO ČÍSLA.........74 PŘÍKLAD PŘEVODU ČÍSLA 000000101011..........................................................74 ZÁKLADNÍ TYPY PŘEVODNÍKŮ AD – VÝHODY, NEVÝHODY................................79 SROVNÁNÍ MODULÁTORŮ SIGMA-DELTA ..........................................................115 KRITICKÉ PARAMETRY ADC PODLE POUŽITÍ V JEDNOTLIVÝCH OBORECH........121

10


1 ŘAZENÍ PŘEDMĚTU VE STUDIJNÍM PROGRAMU Předmět Teorie vzájemného převodu analogového a číslicového signálu je zařazen v letním semestru druhého ročníku v magisterském studijním programu do předmětů volitelných. Předmět vyžaduje základní a pokročilé znalosti z oblasti analogových a digitálních obvodů a jejich návrhu.

1.1 Vstupní test 1. Jaký je rozdíl mezi bitem a bytem? Jaký je mezi nimi vztah? 2. Uveďte vztah pro Nyquistův teorém a jak je definován? 3. Zesilovač s křemíkovým bipolárním tranzistorem je zapojen podle obrázku, kde Ucc = 10 V, RB = 560 kΩ, RC = 4 kΩ, RE1 = 330 Ω, RE2 = 1 kΩ, h21E = 100. V uvažovaném kmitočtovém rozsahu je impedance kapacitoru zanedbatelná, výstupní vodivost tranzistoru se neuvažuje. Určete IB, IC, IE a UCE.

4. Vysvětlete funkci časovače 555. Jak jej lze využít jako generátor impulzů? 5. Jaký je rozdíl mezi technologií CMOS a TTL? 6. Vypočtěte hodnotu odporu R1 pro obvod na obrázku. Pro tranzistor platí následující hodnoty uBEs = 0,7 V, uCEs = 1 V, h21es = 50 a pro hradlo CMOS IvstL ≈ 0,1 µA, IvstH ≈ - 0,1 µA, IvýstL ≈ 24 mA, IvýstH ≈ - 24 mA, UvstL ≈ 1,65 V, UvstH ≈ 3,85 V, UvýstL ≈ 0,36 V, UvýstH ≈ 4,8 V

7. Navrhněte jednoduché proudové zrcadlo v technologii CMOS. Napájecí napětí je 5 V. Uvažujte prahové napětí 0,7 V, vstupní proud musí být 5 mA. Zrcadlo navrhněte tak, aby výstupní proud byl ve vztahu ke vstupnímu v poměru 1:1 a 1:3. 8. Jaký je rozdíl mezi architekturou RISC a CISC?


11

2 ZÁKLADNÍ POJMY PŘEVODNÍKŮ AD A DA Cíle kapitoly: Seznámit se se základními funkcemi a parametry převodníků AD a DA. Osvětlit jejich úlohu v systémech sběru dat a uvést nejčastěji používané kódy v převodnících.

2.1 Úloha převodníku v systémech sběru dat (DAQ) Při zpracování analogového signálu je jednou z důležitých funkcí převod tohoto signálu z analogové podoby do číslicové a naopak. Proto jsou analogově-číslicové převodníky resp. číslicově-analogové převodníky (ADC – Analog-to-Digital Converter), (DAC – Digital-toAnalog Converter) velmi důležitými prvky jakéhokoli systému zpracovávajícího signál. Na Obr. 1a) a Obr. 1b) jsou uvedena typická uspořádání vstupních a výstupních obvodů moderních měřicích přístrojů.

a)

b) Obr. 1:

Zařazení převodníku AD a DA v rámci měřicího přístroje

V mnoha aplikacích je třeba provádět měření na více vstupech, resp. je nutné budit více výstupů. V těchto případech je pak nutno předřadit na vstup multiplexer a na výstup demultiplexer. Výstup je také obvykle doplněn o posilovač, který může být buď proudový, napěťový nebo obecně výkonový.

12


2.2 Základní struktura převodníků Obě skupiny převodníků mohou typicky obsahovat komparátory, číslicové obvody, spínače, integrátory, vzorkovací obvody a/nebo pasivní součástky. Nezbytnou a důležitou součástí je i přesný zdroj referenčního napětí. V mnoha případech pak také platí, že DAC je jednou z částí ADC. Na Obr. 2a) a Obr. 2b) jsou uvedena bloková schémata ADC a DAC.

a)

b) Obr. 2:

Blokové schéma ADC a DAC

2.3 Základní statické a dynamické parametry převodníků Statické parametry převodníků jsou určovány pomocí převodní charakteristiky, zatím co dynamické vlastnosti se vyhodnocují z kmitočtového spektra převodníku. Mezi základní statické parametry patří • rozsah, • integrální a diferenciální nelinearita (integral – INL, differential nonlinearity – DNL), • rozlišení převodníku (resolution), • přesnost (accuracy), • chyba monotónnosti, • chyba nastavení nuly (offset error), • hystereze a další. K hlavním dynamickým parametrům patří • odstup signál-šum (signal to noise ratio - SNR), • efektivní počet bitů (effective number of bits - ENOB), • harmonické zkreslení (total harmonic distortion - THD), • odstup signál-šum a zkreslení (signal to noise and distortion - SINAD), • dynamický rozsah bez parazitních složek (spurious free dynamic range - SFDR), • krátké přechodové špičky (glitches), • šum - vrcholový, efektivní (noise - rms, peak), • doba přepnutí a ustálení a další.


13

2.4 Používané kódy pro převodníky AD a DA Přímý dvojkový kód (případně se znaménkem) patří k často používaným kódům. Je vhodný pro DAC pracující s jednou polaritou výstupního napětí nebo proudu. S vyjádřeným znaménkem je vhodný pouze pro DAC pracující v okolí nuly, neboť jako jediný váhový kód nemění při přechodu nulou všechny bity. Pro digitální počítače tento kód vhodný není (dva různé výrazy pro nulu). Dvojkový kód prvního doplňku (inverzní kód) vyjadřuje záporná čísla komplementací jednotlivých bitů dvojkového ekvivalentu absolutní hodnoty převáděného čísla, včetně bitu MSB. Dvojkový doplňkový kód (druhý doplněk) vyjadřuje kladná čísla jako přímý dvojkový kód, záporná jako druhý doplněk absolutní hodnoty. Číslo C < 0 je převedeno do dvojkového kódu podle vztahu C 2| = C 2 + 1 ,

(2.1)

přičemž inverzí C 2 se rozumí komplementace každého bitu jednotlivě (inverzní kód). Kód je vhodný pro aritmetické operace, protože rozdíl dvou čísel převádí na součet. Posunutý dvojkový kód je nejvhodnějším kódem pro převodníky, s oběma polaritami napětí nebo proudu stačí pouhý úrovňový posun analogové veličiny. Většinou je přímo sloučitelný s kódy digitálních počítačů nebo jej lze převést pouhou inverzí bitu MSB na dvojkový doplňkový kód. Pro nulu má jediný výraz, nevýhodou je změna všech bitů při přechodu nulou. Dvojkově desítkový kód (BCD) patří k méně užívaným kódům. V rámci dekád jsou čísla 0 až 9 vyjádřena 4-bitovým dvojkovým přímým kódem, ve vyšších dekádách se váhy vždy desetkrát zvětšují. Nejrozšířenější kódy pro převodníky DAC a ADC jsou uvedeny v Tab. 1. Dva z nejrozšířenějších kódů jsou přímý dvojkový a dvojkově desítkový kód BCD. První nejlépe využívá délku slova, druhý je vhodný k zobrazení na desítkovém displeji. Jednotka na pozici posledního místa označuje hodnotu nejméně významného bitu (LSB). Na rozdíl od unipolárního ADC je potřebný další bit ve výstupním slově bipolárního ADC, kde vyjadřuje polaritu vstupního signálu. Posunutý dvojkový kód je nejsnáze realizovatelný. Lze ho například získat z unipolárního ADC, když se k vstupnímu napětí připočítá napětí posuvu představující polovinu rozsahu. Kromě jednoduché implementace je jeho další předností snadný převod na dvojkově komplementární kód inverzí nejvýznamnějšího bitu (MSB). Tento kód je vhodnější pro digitální zpracování. Jeho hlavním nedostatkem je, že největší změna ve výstupním údaji nastává v okolí nulového napětí. Tato změna je totiž provázena i největší změnou vnitřních stavů ADC a následně největší chybou v převodní charakteristice. Tím je i relativní chyba ve velmi významném bodě převodní charakteristiky, v okolí nuly největší. Velikostní kód BCD pro přímé vyjádření na desítkovém displeji se využívá i u bipolárního ADC, kde jeden bit určuje znaménko.

14


Tab. 1:

Nejčastěji používané kódy bipolárních převodníků ADC a DAC

díl vstupního rozsahu

dvojkový kód s vyjádřeným znaménkem

+ 7/8

0111

0111

0111

1111

+ 6/8

0110

0110

0110

1110

+ 5/8

0101

0101

0101

1101

+ 4/8

0100

0100

0100

1100

+ 3/8

0011

0011

0011

1011

+ 2/8

0010

0010

0010

1010

+ 1/8

0001

0001

0001

1001

+ 0/8

0000

0000

0000

1000

- 0/8

1000

1111

(0 0 0 0)

(1 0 0 0)

- 1/8

1001

1110

1111

0111

- 2/8

1010

1101

1110

0110

- 3/8

1011

1100

1101

0101

- 4/8

1100

1011

1100

0100

- 5/8

1101

1010

1011

0011

- 6/8

1110

1001

1010

0010

- 7/8

1111

1000

1001

0001

1000

0000

dvojkový dvojkový doplňkový kód doplňkový kód prvního doplňku druhého doplňku

- 8/8

posunutý dvojkový kód

2.5 Shrnutí Převodníky AD a DA jsou velmi důležitými stavebními prvky mnoha elektronických zařízení. Obě skupiny převodníků mohou typicky obsahovat komparátory, číslicové obvody, spínače, integrátory, vzorkovací obvody, přesný zdroj referenčního napětí a/nebo pasivní součástky. Parametry převodníků lze rozdělit na statické (určují se z převodní charakteristiky) a dynamické (určují se z kmitočtového spektra signálu). Mezi nejběžněji používané kódy, které jsou používány v obou skupinách převodníků patří přímý dvojkový kód, inverzní kód, doplňkový kód, posunutý kód a kód BCD.

2.6 Kontrolní otázky 1.

Vyjmenujte alespoň 4 statické a 4 dynamické parametry, které charakterizují převodníky.

2.

Jaké typy šumů se nejvíce uplatňují v převodnících?

3.

Které kódy jsou v převodnících nejvíce využívány? Který z nich je vhodný pro zobrazování na desítkovém displeji?


15

3 PŘEDZPRACOVÁNÍ SIGNÁLU Cíle kapitoly: Vysvětlit použití analogových multiplexerů a demultiplexerů v systémech pro předzpracování signálu.

3.1 Zesilovače s elektronicky přepínaným zesílením Elektronické přepínání zesílení lze realizovat pomocí relé, což však má značné nevýhody jako je krátká životnost, doba potřebná k sepnutí je dlouhá, nehodí se pro IO kvůli větším rozměrům, nutnost doplnit budicí obvody pro ovládání úrovněmi TTL => elektronické spínače resp. integrované analogové řadiče (multiplexery a demultiplexery - AMUX). Obecně existuje mnoho různých zapojení a řešení. Zde je uvedeno pouze několik typických představitelů. 3.1.1

Zesilovače pro méně náročné účely

AMUX nahrazuje mechanický spínač, čímž se uplatňuje odpor zapnutého kanálu v řádech desítek až stovek Ω. Na Obr. 3a) resp. b) jsou příklady použití multiplexeru pro přímé přepínání zpětnovazební sítě zesilovače.

kn ≈ −

Rn + ronn R0

kn ≈ −

R0 Rn + ronn

a) R1 R2 u1

R3

AMUX

u2

-

R4 volba zesílení

Obr. 3:

R0

+

b) Přímé přepínání zpětnovazební sítě pomocí AMUX

Zesílení lze adjustovat změnou Rn, tím se ale neodstraní nelineární změny ron v závislosti na teplotě a protékajícím proudu. V případě zapojení na Obr. 3a) může dojít k parazitní modulaci ron, což ve druhém případě nenastane, protože je AMUX připojen k virtuální nule OZ. Je však citlivější na rušení.

16


Nenulový odpor spínače ron se potlačí zařazením AMUX mimo zpětnovazební síť jak je ukázáno na Obr. 4a) a b).

kn = −

R2 n R1n

k = 1+

R2 n R1n

a) u1

+ -

u2 R21 R22 R23 R24

AMUX R11 R12 R13 R14 volba zesílení

Obr. 4:

b) Invertující a neinvertující zapojení AMUX mimo zpětnovazební síť

Existuje samozřejmě i jiné řešení. Na Obr. 5 je uvedeno řešení pro invertující zapojení.

kn −

R0 +

N

∑ Rν

ν = n +1

n

Rν ∑ ν =1

Obr. 5:

Jiný způsob invertujícího zapojení s AMUX

Pro toto zapojení platí

k1 > k2 > ... > k N .

(3.1)


17

Nevýhodou tohoto zapojení je změna vstupního odporu při přepínání podle n

Rvst = ∑ Rν .

(3.2)

ν =1

Obdobnou podobu může mít také neinvertující zapojení jak je vidět z Obr. 6.

kn = 1 +

R0 +

N

∑ Rν

ν = n +1

n

Rν ∑ ν =1

Obr. 6:

Upravené neinvertující zapojení

Při velkých vstupních signálech se předřazuje dělič – Obr. 7, což má výhodu v tom, že se nepřepíná zpětnovazební síť OZ a pro se při přepínání nemění kmitočtová charakteristika. u1 R10 N

R11 R12

AMUX

+ -

R13 volba zesílení R14

Obr. 7:

kn = u2

∑ Rν

ν =n

1

N

∑ Rν

ν =0

1

(

R2 + 1) R1

R2 R1

Využití předřazeného děliče pro velké vstupní signály

Snahy zlepšit vlastnosti vedly k přesunutí AMUX až do vnitřní struktury OZ – programovatelný zesilovač na Obr. 8. Vstupní odpor však již není tak velký jako u neinvertujícího zesilovače, protože diferenční zesilovače, které jsou právě vyřazeny z činnosti, nejsou provozovány v režimu bootstrap. Předřazení AMUX před invertující vstup OZ sice potlačilo vliv spínacího odporu, ale zhoršuje šumové poměry – přívody od zpětnovazební sítě přes AMUX až k invertujícímu vstupu OZ jsou kritické (působí jako přijímací anténa), multiplexer sám je také zdrojem šumu (zapnutý kanál generuje praskavý šum, nízkofrekvenční šum, tepelný šum apod.).

18


a) R1

R2

R3

R4

u1

R0

+

programovatelný zesilovač

+ +

AMUX

A

u2

+

volba zesílení

-

Obr. 8: zesilovači 3.1.2

b) Doporučované způsoby přípojení zpětnovazební sítě k programovatelnému

Přesný analogový demultiplexer

Je to základní stavební jednotka zesilovačů s elektronicky přepínaným zesílením. Myšlenkou je zařazení AMUX do přímé větve zpětnovazební smyčky, ale až za OZ, jak je zobrazeno na Obr. 9. Pro invertující zapojení platí u2 n = −

R2 n u1 , R1

(3.3)

přičmž je nutné brát v potaz citlivost tohoto zapojení na aktivní zátěž. Na pasivní zátěž je invertující zapojení necitlivé.


19

a) R24 R23 R22 R21

u1

u24 u23 u22 u21

+

AMUX -

R1

Obr. 9:

volba kanálu

b) Invertující a neinvertující zapojení AMUX za OZ

Naopak u neinvertujícího zapojení je výstupní napětí u2 n = (1 +

R2 n ). R1

(3.4)

Toto zapojení je dokonce citlivé i na pasivní zátěž! 3.1.3

Zesilovače s asymetrickou vstupní branou

V mnoha případech je výhodnější rozdělit zesílení rovnoměrně mezi oba zesilovače tak, aby každý realizoval zesílení kn . Tím se rozšíří kmitočtové pásmo. Na Obr. 10 je uvedeno asymetrické invertující zapojení.

20


kn =

Obr. 10:

R2 n R4 R1 R3n

Invertující zapojení s asymetrickou vstupní branou

Výhodou těchto zapojení je potlačení ronn, délka přívodů k AMUX a k rezistorům není kritická – nedojde ke zhoršení šumu, zvětší se šířka pásma a neplatní se vliv souhlasného napětí. Naopak nevýhodou je relativně malý vstupní odpor. Vysokého vstupního odporu se dá docílit použitím neinvertujícího zapojení demultiplexeru jak je naznačeno na Obr. 11.

N ⎤ R4 ⎡ R2 n 1 + ( R2 n + R3n )∑ ⎢1 + ⎥ R3n ⎣ R1 ν =1 R2ν + R3ν ⎦ Neinvertující zapojení zesilovače s asymetrickou branou

kn = −

Obr. 11:

Jde o případ, kdy R3ν představují zátěže, které ovlivní činnost vlastního AMUX. Nevýhodou zapojení je, že do vztahu kn vstupují odpory všech rezistorů. 3.1.4

Zesilovače s diferenční vstupní branou

Využívají princip klasického diferenčního zesilovače s jeho výhodami i nevýhodami. Výhodou je potlačení souhlasné složky vstupních napětí, nevýhodou pak vliv souhlasného napětí. Na Obr. 12 je obecné zapojení s diferenčním zesilovačem.


R1

R2

21

u2

u1N -

R3

+

u1P R4

Obr. 12:

uCM

Zapojení s diferenčním zesilovačem

Souhlasné napětí je uCM = u1 p

R4 , R3 + R4

(3.5)

což vyvolá na výstupu OZ chybové napětí uoCM = ACM uCM .

(3.6)

Raději se však tato chyba modeluje chybovým napětím na vstupu. Výstupní napětí je pak u2 =

R1 + R2 R4 R R u1 p − 2 u1N + (1 + 2 )uε CM , R1 R3 + R4 R1 R1

(3.7)

kde uεCM je chybové napětí na vstupu. Toto napětí není konstantní a mění se v závislosti na vstupním souhlasném napětí. Na Obr. 13 je příklad zapojení diferenčního zesilovače.

Obr. 13:

Zapojení diferenčního zesilovače

22

FEKT Vysokého učení technického v Brně Výstupní napětí bude u2 =

R4 n R R (1 + 2 n )u1P − 2 n u1N . R3n + R4 n R1n R1n

(3.8)

Nevýhodou je značné zmenšení vstupního odporu. Tato nevýhoda se dá odstranit např. zapojením na Obr. 14.

Obr. 14:

Zapojení řešící problém malého vstupního odporu

Diferenční zapojení s programovatelným zesilovačem je pak v předchozích případech, pouze s tím rozdílem, že je řešeno diferenčně.

identické

jako

3.2 Analogové multiplexery Používají se pro přepínání signálových cest. Obvykle se požaduje, aby bylo možno v každé cestě nastavit popř. dostavit zesílení. Zapojení opět vycházejí z předchozích schémat. Na Obr. 15a) a b) jsou uvedena zapojení pro invertující a neinvertující variantu. Diferenční zapojení a schéma s programovatelným zesilovačem jsou analogická.

Obr. 15:

a) Invertující a neinvertující zapojení multiplexeru

b)

Pro zapojení na Obr. 15a) platí u2 = −u1n

R0 . Rn + ronn

(3.9)


23

Naopak pro zapojení Obr. 15b) je výstupní napětí u2 = (1 +

R2 )u1n . R1

(3.10)

3.3 Shrnutí Pro elektronické předzpracování vstupního signálu se používají zesilovače s elektronicky přepínaným zesílením. Přepínání je řešeno pomocí multiplexeru nebo demultiplexeru. Existuje celá řada zapojení. Mezi základní patří invertující a neinvertující zapojení v různých modifikacích jako je využití programovatelného zesilovače či diferenční zapojení.


Jaký je rozdíl mezi multiplexerem a demultiplexerem? Vysvětlete jejich funkci.

2.

Jaká je výhoda použití zapojení zesilovače s asymetrickou vstupní branou?

3.

Vysvětlete funkci programovatelného zesilovače. Proč je využíván v obvodech pro předzpracování signálu?

4 FILTRAČNÍ OBVODY Cíle kapitoly: Ozřejmit funkci filtru v ADC. Vysvětlit princip techniky spínaných kapacitorů. Uvést příklady realizace filtrů s různým typem aproximace.

4.1 Funkce filtru v převodnících Antialiasingový filtr je obvykle filtr typu dolní propust (DP), příklad na Obr. 16, který je určen k • potlačování záznějí (Aliasing) – omezení šířky pásma vstupního signálu, • potlačení kvantovacího šumu na výstupu DAC, • potlačení střídavých složek v nepřímých převodnících DA.

Obr. 16:

Příklad filtru typu dolní propust

24


Problém záznějí je popsán na Obr. 17. Například: vstupní analogový signál má kmitočtovou odezvu jako je na Obr. 17a) a kmitočet fb, je maximální kmitočet vstupního zpracovávaného signálu. Ve chvíli, kdy je vstupní analogový signál vzorkován s vzorkovacím kmitočtem fs, je kmitočtová odezva tohoto signálu jako na Obr. 17b). Spektrum vstupního signálu se zrcadlí na kmitočtu fs a každé jeho vyšší harmonické složce. Pokud ale fb přesáhne polovinu fs, dojde k částečnému překrytí postranních složek, viz Obr. 17c). V důsledku toho pak může dojít k významné ztrátě informace o původním signálu, který pak již nelze rekonstruovat do původní podoby. Proto musí být dodržen vzorkovací teorém

f S > 2. f b .

(4.1)

Antialiasingový filtr je použit proto, aby zabránil překrytí postranních složek, viz Obr. 17d). V těchto případech se pak používá DP 1. až 9. řádu. A

f -fb

0

fb

a)

A

f -fb

0

fb fS fS-fb

fS

fS+fb 2fS-fb

2fS

2

A

2fS+fb b)

f -fb

0

fS

fS

2fS

2

A

c)

Antialiasingový filtr f -fb

0

fb fS

fS

2

Obr. 17:

d)

K problému aliasingu

Potlačení kvantovacího šumu nečiní potíže v případě, kdy platí f S >> 2f b .

(4.2)

To znamená, že vysokému počtu vzorků připadajících na jednu periodu rekonstruovaného signálu není jej třeba ošetřovat. Problém může nastat v situaci, kdy f S → 2 fb .

V tomto případě je pak nutné použít filtr typu DP 1. až 9. řádu.

(4.3)


25

4.2 Realizace filtru Klasické aktivní filtry se k výše uvedeným účelům užívají stále méně z důvodu složitého seřizování, obtížně se přelaďují a nejsou příliš vhodné k integraci na čip. Proto se používají filtry využívající techniku spínaných kapacitorů (SC). Hlavním důvodem využité této techniky byla jednoznačně možnost nahrazení pasivního prvku – rezistoru, který na čipu zabírá velkou plochu, kapacitorem a spínačem MOS, které simulují funkci rezistoru. Tato funkce je zřejmá z Obr. 18, v rov. (4.4) je uveden vztah mezi odporem R nahrazovaného rezistoru, kapacitou C kapacitoru a vzorkovací periodou T. Z této náhrady vyplynulo několik výhod • na rozdíl od rezistoru, jehož výrobní chyba v IO je 5 až 20 %, je přesnost zpracování vstupního analogového signálu dána pouze přesností poměru kapacit, která může být řádově až 0,01 %, • kapacitory je možné v technologii CMOS snadněji implementovat na čip, • spínače CMOS mají v sepnutém stavu nízký odpor (řádu desítek ohmů), • dobrá přesnost časových konstant, • dobrá napěťová linearita, • dobré teplotní charakteristiky.

Obr. 18: i=

Princip techniky spínaných kapacitorů u q Cu u T ≈ iekv = = = ⇒ Rekv = , R T T Rekv C

(4.4)

kde R, C a T bylo již zmíněno, q je náboj na kapacitoru, iekv je celkový proud tekoucí kapacitorem, u je celkové napětí na kapacitoru a Φ1 a Φ2 jsou jednotlivé fáze hodinového signálu, který řídí spínání spínačů S1 a S2. Mezi nevýhody techniky SC patří • pronikání řídicího hodinového signálu přes spínače do signálové cesty – dochází ke znehodnocení zpracovávaného užitečného signálu, • injekce náboje ze spínače – dochází ke znehodnocení zpracovávaného užitečného signálu, • jednotlivé fáze řídicího hodinového signálu musí být realizovány jako nepřekrývající se, což klade vysoké nároky na přesnost generovaného řídicího hodinového signálu, viz Obr. 19. • chyby přizpůsobení použitých kapacitorů – negativně ovlivňují přesnost převodu, • parazitní kapacity.

26


Φ1 1

t

0

Φ2 1

t

0 0

Obr. 19:

T/2

T

3T/2

2T

Řidicí a nepřekrývající se hodinové signály

Při návrhu filtru je nutné brát zřetel i na reálné vlastnosti použitých operačních zesilovačů (OZ), protože základní a nejpoužívanější zapojení SC je vždy v kombinaci s OZ. Mezi tyto vlastnosti OZ patří • konečná hodnota zesílení G, • konečná šířka pásma GBW, • konečná rychlost přeběhu SR, • nenulový výstupní odpor, • nenulová vstupní nesymetrie, • nenulová vstupní kapacita. Všechny nevýhody a nedostatky spojené s technikou SC je možné odstranit nebo potlačit takovým způsobem, kdy již výrazně neovlivňují funkci obvodu. 4.2.1

Příklady integrovaných antialiasingových filtrů

Mezi nejznámější výrobce integrovaných antialiasingových filtrů patří firma Linear Technology. Na Obr. 20, Obr. 21 a Obr. 22 jsou uvedeny filtry 8. řádu s aproximací přenosové funkce podle Butterwortha, Bessela a Cauera. Jedná se o nejpoužívanější aproximace ve filtrech.

Obr. 20:

Filtr s aproximací podle Butterwortha

Vzájemný převod analogových a digitálních signálů Parametry tohoto filtru jsou • plochý průběh kmitočtové charakteristiky v propustném pásmu, • pokles zisku – 48 dB/oct, • maximální potlačení je 80 dB, • maximální mezní kmitočet při poklesu zisku o 3 dB je 140 kHz, • napájení ± 2,4 až ± 8 V.

Obr. 21:

Filtr s aproximací podle Bessela

Parametry tohoto filtru jsou • rychlé ustalování na jednotkový skok, • maximální potlačení je 84 dB, • maximální mezní kmitočet při poklesu zisku o 3 dB je 95 kHz, • napájení ± 2,4 až ± 8 V.

Obr. 22:

Filtr s aproximací podle Cauera

Parametry tohoto filtru jsou • přenosová funkce je aproximována eliptickou funkcí, • maximální potlačení je 80 dB, • maximální mezní kmitočet při poklesu zisku o 3 dB je 100 kHz, • napájení ± 2,4 až ± 8 V.

27

28 4.2.2

FEKT Vysokého učení technického v Brně Stejnosměrné přesné filtry

Jsou vhodné jako antialiasingové filtry i jako filtry pro nepřímé převodníky. Na Obr. 23 je příklad kaskádní struktury filtru, která však není pro realizaci příliš vhodná, protože se uplatňuje napěťová nesymetrie použitých OZ ve výstupním signálu. R2 R1

C1 R3

R1

C1 R3

-

u1 C2

Obr. 23:

R2

+

-

C2

+

u2

Příklad kaskádní struktury filtru

Jistým řešením je použití pasivních prvků, což způsobuje problémy při realizaci induktorů. Východiskem je tedy použití nekaskádní struktury aktivního filtru. Příklad takové struktury 2. řádu je na Obr. 24.

Obr. 24:

Nekaskádní zapojení aktivního filtru 2. řádu

Zavede-li se normovaná komplexní proměnná s=

p

ωm

=

jω

ωm

= jΩ .

(4.5)

Přenosová funkce pro DP 2. řádu je K ( s) =

1 1 = , 2 2 1 + (C1 + C 2 ) R0ω m s + C1C 2 R0 R1ω m s 1 + c 21 s + c 22 s 2

(4.6)

kde c21, c22 jsou koeficienty přenosové funkce (lze nalézt v tabulkách pro různé typy aproximací) c 21 = (C1 + C 2 ) R0ω m ,

c 22 = C1C 2 R0 R1ω m2 .

(4.7)

Je-li C = C1 = C2 řeší se soustava

R0 =

c 21 , 2Cω m

2c 22 R1 = . c 21Cω m

(4.8)


29

Je-li R = R1 = R2 řeší se soustava c 21 = (C1 + C 2 ) Rω m ,

(4.9) (4.10)

c 22 =C 1 C 2 R 2ω m2 ,

z rov. (4.10) se vyčíslí C2 a dosadí do rov. (4.9), čímž vznikne kvadratická rovnice

R 2ω m2 C12 − c 21 Rω m C1 + c 22 = 0 ,

(4.11)

tato rovnice má řešení v oboru reálných čísel pouze pro nezáporný diskriminant 2 c 21 R 2ω m2 − 4c 22 R 2ω m2 ≥ 0 ⇒

4c 22 ≤ 1. 2 c 21

(4.12)

Z tabulek koeficientů pro jednotlivé aproximace lze určit, zda bude realizovatelné pro určitou aproximaci pro shodné C nebo shodné R. Na Obr. 25 jsou příklady nekaskádních struktur vyšších řádů.

Obr. 25:

DP 3. až 5. řádu

30


Podobným způsobem lze vytvářet struktury n-tého řádu. Výhodou těchto struktur je stejnosměrné oddělení všech výstupů OZ pomocí kapacitorů od hlavní signálové cesty. Je důležité uvést, že šum OZ se uplatňuje tím více, čím jsou blíže hlavní signálové cesty, proto by měly být horní OZ nízkošumové. Dále nesmí být filtr zatěžován, proto je nutné doplnit na výstupy vysoce kvalitní oddělovací zesilovač.

4.3 Shrnutí Filtry jsou důležitou a nedílnou součástí převodníků. Plní hned několik funkcí, mezi které patří zejména potlačení aliasingu (záznějí), potlačení kvantovacího šumu na výstupu DAC a potlačení střídavých složek v nepřímých převodnících DA. Nejčasteji se používají ve funkci dolní propusti. Filtry se mohou realizovat jak v diskrétní tak integrované podobě. Nejčastějším způsobem realizace na čipu je využití techniky spínaných kapacitorů. K nejpoužívanějším aproximacím patří Besselova, Butterworthova a Cauerova aproximace.


Jaký typ filtru se nejčastěji používá pro potlačení aliasingu?

2.

Jakou hodnotu bude mít kapacitor, který bude použit pomocí SC jako náhrada za rezistor velikosti 100 kΩ, když kmitočet spínaní je 1 MHz?

3.

Uveďte, co říká Nyquistův teorém? Jak souvísí s použitím filtrů?

5 VZORKOVACÍ OBVODY Cíle kapitoly: Vysvětlit funkci vzorkovače, uvést jeho základní parametry a provést základní dělení vzorkovačů. Představit princip techniky spínaných proudů.

Vzorkovací obvody lze obecně rozdělit na dva základní představitele • vzorkovač s pamětí – S/H (sample and hold), který sejme v daném okamžiku vzorek signálu a podrží si jeho hodnotu, při příchodu dalšího řidicího pulzu uloží novou, aktuální hodnotu. • sledovač s pamětí – T/H (track and hold), sleduje (kopíruje) průběh signálu a ukládá si aktuální hodnotu až s příchodem řidicího impulzu.

5.1 Funkce vzorkovače V elektronických přístrojích s digitálním zpracováním vstupních analogových signálů bývá nutné také s ohledem na vzorkovací teorém použít vzorkovače s analogovou pamětí. Paměťové vzorkovače se používají pro vzorkování analogového signálu s požadavkem tento odebraný vzorek signálu udržet ve vnitřní analogové paměti po dobu TH, potřebnou k dalšímu zpracování.


31 Φ1

Φ1 uin

C1

Φ2

Φ2 Φ1

C2 +

uout

a)

Obr. 26:

Funkce vzorkovacího obvodu

Ideální paměťový vzorkovací obvod by měl vzorkovat vstupní analogový signál tak, že vlastní odebírané vzorky by byly velmi krátké. Přitom se požaduje, aby i během krátké doby vzorkování odpovídal vzorek okamžité hodnotě vzorkovaného signálu. Po ukončení vzorkování přechází vzorkovač do režimu pamatování. Odebraný a zapamatovaný vzorek musí být na výstupu vzorkovače k dispozici alespoň po dobu TH s nulovou odchylkou od skutečné hodnoty. Příklad vzorkovacího obvodu S/H v technice SC a zobrazení vstupního a výstupního signálu je na Obr. 26.

5.2 Základní parametry vzorkovačů Zesílení (gain) je střední strmost statické převodní charakteristiky. Udává se možná chyba zesílení a rozsah seřizovacích možností. Vstupní napěťový rozsah (input voltage range) je povolené napětí, při kterém platí jmenovité parametry. Výstupní napěťový rozsah (outpur voltage range) je rozsah výstupního napětí, kdy ještě nedochází k omezení výstupního napětí. Vstupní napěťová nesymetrie (input voltage offset) je vstupní napětí, při kterém je výstupní právě rovno nule.

32


Nelinearita (linearity) udává maximální odchylku výstupního napětí od jmenovité hodnoty. Měří se po přesném nastavení zesílení a vynulování offsetu, udává se většinou v %. Činitel potlačení vstupního napětí (feedthrough rejection ratio) udává převrácenou hodnotu přenosu vstupního napětí na výstupv paměťovém provozu. Někdy se udává v závislosti na kapacitě paměťového kapacitoru. Jednotkou obvykle bývá dB. Rychlost klesání výstupního napětí (droop rate) je změna výstupního napětí za jednotku času po zapamatování napětí. Je způsobeno svodovými proudy paměťového kapacitoru a klidovými proudy připojených obvodů. Obvykle se udává v závislosti na kapacitě paměťového kapacitoru. Skutečný průběh pamatování je zobrazen na Obr. 27.

Obr. 27:

Skutečný průběh pamatování ve vzorkovači

Je-li požadováno, aby se zapamatovaná hodnota za dobu Tp nezměnila vlivem svodového proudu kapacitoru IS o více než ∆u2 pak musí Cp mít kapacitu

Cp ≥

Tp I S ∆u 2

.

(5.1)

Činnost v režimu pamatování může ovlivnit i zátěž RZ. Maximální doba pamatování (maximum hold time) souvisí s rychlostí klesání a udává dobu, po kterou se zapamatované napětí udrží v povoleném rozmezí určeném přesností vzorkovače.

Další parametry souvisejí s přechodovými ději. Doba upnutí (acquisition time) je doba potřebná k přechodu z paměťového do sledovacího provozu. Definuje se pro udaný skok výstupního napětí (nejhorší je skok přes celý rozmezí povoleného výstupního napětí) s následným ustálením v předepsaném tolerančním pásu při ss nebo pomalu se měnícím vstupním napětí. Rychlost přeběhu (slew rate) je maximální rychlost změny výstupního napětí. U provedení s vnějším Cp se udává v závislosti na tomto kapacitoru nebo se udává maximální nabíjecí proud Imax (buď konečný proud, který je schopen dodat předřazený OZ nebo proud, který může téct maximálně spínače – volí se ten, který je menší). Uvažují-li se neomezené proudové schopnosti zdroje vstupního signálu, pak se při vzorkování Cp nabíjí přes sériovou kombinaci nenulového vnitřního odporu zdroje vstupního signálu Ri a odporu sepnutého spínače Rsep s časovou konstantou


τ = ( Ri + Rsep )C p .

33 (5.2)

V nejhorším případě se u2 mění podle u 2 (t ) ≈ u 2 min + (u 2 max − u 2 min )(1 − e −t / τ ) .

(5.3)

Protože proudové schopnosti zdroje nejsou neomezené, bude se napětí v 1. fázi měnit je rychlostí

du 2 (t ) I max = . dt Cp

(5.4)

Teprve na konci přechodového děje se nabíjení bude řídit podle exponenciální funkce. Z exponenciální rovnice lze určit dobu vzorkování Tvz, potřebnou pro dosažení požadované přesnosti • Tvz ≥ 3 (Ri + Rs) Cp pro přesnost 10 % • Tvz ≥ 5 (Ri + Rs) Cp pro přesnost 1% • Tvz ≥ 7 (Ri + Rs) Cp pro přesnost 0,1 % • Tvz ≥ 9 (Ri + Rs) Cp pro přesnost 0,01 %. Je třeba dodat, že celý děj je složitější. Skutečný průběh vykazuje malý překmit nebo zákmit na konci přechodové děje. Doba ustálení (settling time) je doba potřebná k přechodu ze vzorkovacího do ustáleného paměťového režimu. Měří se doba, kdy se signál ustálí v předepsaném tolerančním pásmu. Přepínací skokové napětí (sample-to-hold offset) je chyba sejmutí vzorku v důsledku průniku řidicího signálu přes parazitní kapacity spínače. V provedení s vnějším Cp se uvede velikost náboje přeneseného na Cp. Apertura (časová neurčitost – aperture) je způsobena reálnými vlastnostmi těch částí vzorkovače, které realizují přechod obvodu z režimu vzorkování do pamatování. Efektivní okamžik sejmutí vzorku (effective sampling time) tef je okamžik, v němž by měl monotónně se měnící vstupní signál velikost, na které se ustálí napětí na Cp.

34


Obr. 28:

K problému apertury

Doba apertury (aperture time) je doba mezi bezprostředním pokynem k rozpojení spínače a ukončením rozpojování, kdy lze spínač považovat za zcela rozpojený. Nejistota apertury (aperture uncertainty) je náhodné kolísání doby apertury. Někdy se označuje jako aperturové chvění (jitter). Fázové zpoždění (phase delay) je doba mezi bezprostředním podnětem k rozpojení spínače a tef. Aperturová chyba (aperture error) je nepřesnost sejmutí vzorku v důsledku aperturového chvění a s kmitočtem roste. Problémy spojené s aperturou jsou ilustrovány na Obr. 28. Zpoždění vzorkovače (S/H delay, T/H delay) je doba mezi příkazem k sejmutí vzorku a brz prostředním podnětem k rozpojení spínače.

5.3 Způsoby realizace vzorkovače Realizace vzorkovače je v drtivé většině případů řešena zapojením v technice SC, která již byla uvedena dříve. V současné době se však dostává do popředí zájmu i technika spínaných proudů (SI) a to zejména díky pracovnímu režimu, který je proudový, čehož je využíváno ke snižování napájecích napětí. Další výhodou je skutečnost, že v této technice není potřeba použít externí paměťový kapacitor. 5.3.1

Neinvertující zapojení vzorkovačů s pamětí v technice SC

Neinvertující paměťový vzorkovač je zapojen podle Obr. 29. Při sepnutém spínači S je paměťový kapacitor Cp připojen ke zdroji snímaného napětí. Po dobu TS sepnutí se kapacitor


35

Cp nabíjí na napětí odpovídající skutečné hodnotě vstupního signálu. Současně se odpovídajícím způsobem mění výstupní napětí oddělovacího zesilovače, kterým je většinou OZ v neinvertujícím zapojení. Po rozpojení spínače S se na kapacitoru Cp a tedy i na výstupu zesilovače udržuje napětí sejmutého vzorku. Doba TS odběru vzorku je velmi krátká a je proto použit elektronický spínač. Protože však u těchto spínačů nejsou splněny podmínky pro ideální spínače, tj. RON = 0, ROFF → ∞, nabíjí se paměťový kapacitor exponenciálně s časovou konstantou

τ = RS Cp ,

(5.5)

přitom RS = RON + Ri,

(5.6)

zahrnuje odpor RON sepnutého spínače a odpor Ri zdroje vstupního signálu.

Obr. 29:

Základní neinvertující zapojení vzorkovače

V každém případě tedy bude TS > τ. Například pro povolenou chybu = 0,1 % úrovně vzorkování musí být TS ≈ 6,9 τ. Po dobu TH pamatování je paměťový kapacitor vybíjen nebo nabíjen, a to jednak proudem ze zdroje vstupního napětí, dodávaným přes nedokonale uzavřený spínač s odporem ROFF, jednak vstupním proudem připojeného napěťového sledovače. Tím vyvolaná změna výstupního napětí vzorkovače omezuje dobu TH pamatování. Dynamické vlastnosti lze zlepšit volbou vhodných rychlých součástek (velmi rychlé OZ, rychlý převodník napěťových úrovní pro vlastní spínač, realizace spínače diodovým můstkem se Schottkyho diodami, volbou malé kapacity paměťového kapacitoru, značným proudovým dimenzováním výstupu prvního OZ). V režimu pamatování se může uplatnit vliv vstupního klidového proudu druhého OZ, což lze minimalizovat úpravou na zapojení na Obr. 30.

Obr. 30:

Neinvertující zapojení vzorkovače

Toto zapojení je vhodné pro středně rychlé aplikace s dobou vzorkování přibližně 1 µs. Zároveň lze dosáhnout až sekundových dob pamatování. Vliv vstupních klidových proudů druhého OZ je eliminován, když bude Ck = Cp. Potom se bude na vybíjení paměťového kapacitoru podílet pouze vstupní proudová nesymetrie OZ. Zvýšení přesnosti umožňuje zařazení spínače do přímé větve zpětnovazební smyčky jak je ukázáno na Obr. 31.

36

Obr. 31:


Zvýšení přesnosti u neinvertujícího zapojení vzorkovače

Velké zesílení prvního OZ způsobuje, že Cp se nabíjí z většího napětí a to po dobu, dokud napětí na diferenčních vstupech prvního OZ nebudou stejná. Nevýhodou je přechod zmíněného OZ do saturace při rozpojení spínače. Aby se dosáhlo zvětšení nabíjecí rychlosti při změnách vstupního napětí o celý rozsah, připojí se paralelně k paměťovému kapacitoru spínač, který ho těsně před vlastním vzorkováním vybije – Obr. 32. Nevýhodou je trochu složitější řídicí logika.

Obr. 32:

Zapojení pro zvýšení nabíjecí rychlosti

Další úpravou tohoto zapojení (Obr. 33) se zabrání, aby první OZ dosáhl saturace v režimu pamatování.

Obr. 33:

Opatření proti saturaci prvního OZ

Spínač ve zpětnovazební smyčce bývá také velmi často nahrazen antiparalelním zapojením dvojice diod, jak je naznačeno na Obr. 34. R -

u1

1

u2

+

+

Ro CH

Obr. 34:

Zapojení s dvojicí diod

Diody totiž omezí saturační napětí na prvním OZ jen na ± 0,6 V. Ochranný rezistor Ro ovlivní pouze nabíjecí proces, paměťový režim prakticky neovlivní, protože na vstupu druhého OZ jsou unipolární tranzistory.

Vzájemný převod analogových a digitálních signálů 5.3.2

37

Invertující zapojení vzorkovače v technice SC

V případě invertujícícho zapojení vzorkovače bývá paměťový kapacitor zapojen ve zpětné vazbě OZ – tzv. Millerův integrátor, Obr. 35.

Obr. 35:

Základní zapojení Millerova integrátoru

Potřebný nabíjecí proud dodá zesilovač (nikoliv tedy zdroj vstupního napětí), čímž jsou menší nároky na spínač, protože se pracuje do virtuální země OZ. Dalšího zlepšení se dosáhne přidáním vstupního OZ a celkovým zavazbením jak je uvedeno na Obr. 36.

Obr. 36:

Zlepšení vlastností základního invertujícícho zapojení vzorkovače

Aby byla zajištěna záporná zpětná vazba v režimu vzorkování (spínač je sepnut), jsou vstupní svorky prvního OZ zaměněny. Další možné zapojení invertujícího zapojení vzorkovače ukazuje Obr. 37.

Obr. 37:

Řešení invertujícího zapojení vzorkovače s volbou časové konstanty

Při sepnutí spínače bude paměťový kapacitor nabíjen s časovou konstantou

τ = ( RS + R )C p ,

(5.7)

kde RS je vnitřní odpor spínače. Proto je nutné volit R co nejmenší. Doba nabíjení lze zkrátit zařazením řízeného zesilovače proudu (ŘZP), čímž se doba zkrátí ki-krát. To je uvedeno na Obr. 38.

38


Obr. 38:

Zkrácení doby nabíjení pomocí ŘZP

Velikost ki je omezena tím, že maximální hodnota nabíjecího proudu nemůže být větší než maximální výstupní proud OZ. Paměťový kapacitor musí být vybrán tak, aby měl malý svodový proud a malou dielektrickou absorbci. 5.3.3

Vzorkovače v technice SI

Paměťová buňka je základním prvkem v obvodech se spínanými proudy. Pro její funkci je využita parazitní kapacita CGS mezi hradlem a emitorem. Pro popsání základní funkce paměťové buňky je vhodné považovat tranzistor za ideální, tzn., že jsou zanedbány veškeré parazitní prvky kromě zmíněného kapacitoru CGS. Ucc T2

UB

UB

T4

IB

iin

iout 1

T1

Obr. 39: generace

CGS

T3

a) b) Vzorkovací obvody v technice SI a) buňka první generace b) buňka druhé

Jsou známy dva základní typy paměťové buňky, paměťová buňka první a druhé generace. Rozdíl lze vidět na Obr. 39. Funkce je založena na udržení napětí na parazitním kapacitoru CGS na hradle paměťového tranzistoru. Jelikož pro kolektorový proud iD unipolárního tranzistoru platí iD =

µ ⋅ COX W 2

⋅

L

⋅ (uGS − U T ) ⋅ (1 + λ ⋅ u DS ) , 2

(5.8)

kde λ je modulační faktor délky kanálu a uDS je napětí mezi kolektorem a hradlem, pak si tranzistor s "pamatovaným" napětím uGS "pamatuje" i kolektorový proud. Buňka první generace, zobrazená na Obr. 39a), je zapojena jako klasický proudový opakovač s unipolárními tranzistory. Pokud je spínač sepnut, do kolektoru tranzistoru T1 teče proud iin+IB, kde IB je příčný proud generovaný proudovým zdrojem tvořeným tranzistorem T2. Tento proud je nutný pro zpracování vstupního proudu obou polarit. Proud protékající tranzistorem T1 je zrcadlen a jeho obraz teče kolektorem tranzistoru T3. Pokud je proud generovaný proudovým zdrojem tvořeným tranzistorem T4 stejný jako proud generovaný proudovým zdrojem tvořeným tranzistorem T2 a pokud je také stejný poměr W/L u tranzistorů


39

T1 a T3, pak hodnota výstupního proudu iout se rovná hodnotě vstupního proudu iin. Na hradle tranzistoru T3 je napětí uGS, které zajišťuje daný výstupní proud buňky. Po rozpojení spínače je toto napětí uGS na hradle tranzistoru T3 zachováno a tranzistorem teče stejný proud jako před rozpojením spínače. Proto je i výstupní proud iout stejný. Hodnota iout je zachována do doby než bude spínač opět sepnut (ovšem za předpokladu ideálních vlastností tranzistoru). Hlavní vlastností paměťové buňky první generace proto je, že výstupní svorkou teče neustále výstupní proud (výstup je připojen k obvodu s nízkou impedancí), který je dán přímo okamžitou hodnotou vstupního proudu (spínač je sepnut) nebo hodnotou vstupního proudu před rozpojením spínače (spínač je rozepnut). Jak je zmíněno výše, hlavní výhodou buňky první generace je, že výstupní proud iout je možné po celou dobu odebírat z výstupu. Průběhy vstupních a výstupních proudů obou generací buněk lze vidět na Obr. 39b). Buňku první generace lze navrhnout s libovolným zesílením

A=

iVÝST iVST

⎛W ⎞ ⎜ ⎟ ⎝ L ⎠M 3 . = ⎛W ⎞ ⎜ ⎟ ⎝ L ⎠M1

(5.9)

Problémem je však závislost tohoto zesílení na shodnosti (matching) tranzistorů T1 a T3 nebo na dosažení přesného poměru rozměrů tranzistorů. Dále je nutné, aby zdroje proudů tvořené tranzistory T2 a T4 byly shodné. Pokud nejsou, vnáší se do obvodu chyba posunutí (offset). Buňka druhé generace je tvořena pouze jedním „paměťovým“ tranzistorem T1 a zdrojem proudu tvořeným tranzistorem T2. Funkce buňky je rozdělena do fází Ф1 a Ф2. Hodinové signály pro spínače se nesmí překrývat, jak je naznačeno na Obr. 40a). Během hodinové fáze Ф1 je buňka v režimu sledování (track), tzn., že do buňky teče vstupní proud iin. Tranzistor T1 je zapojen v diodovém režimu (hradlo a kolektor jsou spojeny) a proud tranzistorem je iin +IB, kde IB je příčný proud generovaný proudovým zdrojem tvořeným tranzistorem T2. Výstupní spínač paměťové buňky je rozpojen a tudíž výstupní proud je nulový. Během hodinové fáze Ф2 je buňka v režimu pamatování (hold), tzn., že napětí uGS mezi hradlem a emitorem tranzistoru T1 je udržováno konstantní díky parazitní kapacitě CGS. Hodnota napětí je stejná jako byla v čase přechodu z fáze Ф1 do fáze Ф2. Jelikož je drženo konstantní napětí uGS na tranzistoru T1, pak podle rovnice (xy) je proud tímto tranzistorem také konstantní a jeho hodnota je také shodná s hodnotou v čase přechodu z fáze Ф1 do fáze Ф2. Proud tranzistorem T1 ve fázi Ф2 je roven hodnotě iout +IB a tudíž platí iout = iin. Z popsané funkce i Obr. 40b) lze vidět, že „nevýhodou“ buňky druhé generace je dostupnost výstupního proudu iout pouze ve fázi Ф2. Naopak buňka druhé generace může mít pouze jednotkové zesílení, tzn., že se vstupní proud zrcadlí na výstup. Paměťový tranzistor T1 je použit jako vstupní i výstupní. Proto zde odpadá problém párování tranzistorů. Další výhodou je použití pouze jednoho zdroje proudu tvořeného tranzistorem T2, který dodává příčný proud paměťové buňce v obou fázích (Ф1 i Ф2). Proto není přesnost přenosu zatížena chybou posunutí způsobenou nepřizpůsobením zdrojů proudů.

40


a) b) Obr. 40: Časové průběhy a) hodinových signálu, b) vstupních a výstupních proudů paměťové buňky první (nahoře) i druhé (dole) generace

5.4 Shrnutí Vzorkovače plní důležitou funkci v rámci převodníku. Spojitý signál (spojitý v čase i hodnotě) na vstupu vzorkují a na výstupu poskytují spojitý signál ale diskrétní v hodnotě. Tento signál je zpracováván pomocí kvantovacího obvodu, který příslušné diskrétní hodnotě (hladině) přidělí odpovídající binární hodnotu s maximální chybou ½ LSB. Vzorkovače lze realizovat pomocí techniky spínaných kapacitorů (napěťový mód) nebo spínaných proudů (proudový mód). V technice SC je možné použít invertující nebo neinvertující zapojení, v technice SI se používá tzv. buňka první nebo druhé generace. Zárukou správné funkce vzorkovače je řízení pomocí nepřekrývajících se hodinových signálů.


Jaký je rozdíl mezi obvodem S/H a T/H?

2.

Uveďte alespoň 5 základních parametrů vzorkovače. Jaký mají význam?

3.

Co znamená výraz rychlost přeběhu? Jak je definována?

4.

Jaká je výhoda použití buňky druhé generace v porovnání s buňkou první generace?

5.

V jakém zapojení se používá tzv. Millerův integrátor?

6.

Jmenujte hlavní výhody a nevýhody použití techniky SC ve vzorkovačích?


41

6 REFERENČNÍ ZDROJE Cíle kapitoly: Vysvětlit princip funkce referenčního zdroje. Uvést základní struktury referenčních zdrojů napětí.

Jak již bylo řečeno převodníky AD i DA, vyžadují referenční zdroj napětí nebo proudu, který dodává stabilně požadovanou veličinu nezávisle na vnějších změnách, zejména napájecím napětí a teplotě. Reference je typicky závislá na připojené zátěži. Proto se velmi často používá oddělovací OZ, který referenční zdroj oddělí od zátěže, čímž se dosáhne zlepšení funkce a stability použité reference.

6.1 Referenční zdroje napětí V podstatě nejjednodušší napěťovou referencí je obyčejný napěťový dělič, ať už s využitím pasivních či aktivních prvků, jak je ukázáno na Obr. 41. Udd

Udd T1

R1

R2

Obr. 41:

Uref

T2

Uref

Vytvoření napěťové reference pomocí děliče

Velkou nevýhodou tohoto zapojení je přímá závislost na napájecím napětí a tedy i přímá závislost na jeho změnách, což lze popsat koeficientem citlivosti S ∂U ref S=

∂U ref U ref U = dd ( ). ∂U dd U ref ∂U dd U dd

(6.1)

Zjednodušené řečeno, pokud je S = 1, pak při změně napájecího napětí např. o 10 % dojde ke stejné změně i na výstupu reference, což je samozřejmě nežádoucí. Určitého zlepšení lze dosáhnout použitím aktivní součástky (bipolární nebo unipolární tranzistor), což je naznačeno na Obr. 42 resp. Obr. 43. Pro referenci s bipolárním tranzistorem na Obr. 42a) pak platí, že U ref = U BE =

kT I ln( ) , q IS

(6.2)

kde IS je saturační proud tranzistoru. Pokud je Udd >> UBE (což je většinou vždy), pak pro proud I platí I=

U dd − U BE U dd , ≅ R R

potom bude napětí reference

(6.3)

42


U ref ≅

kT U dd ln( ), q RI S

(6.4)

a odtud koeficient citlivosti S=

1 1 = . U dd I ln ln IS RI S

(6.5)

Vzhledem k tomu, že je saturační proud vždy menší jak I, je citlivost menší než jednotková. Např. v případě změny napájecího napětí o 10 % dojde ke změně reference jen o 0,36 %. Udd I

R R1

Uref R2

Obr. 42:

a) Referenční zdroj s BJT

b)

Dalšího zlepšení lze dosáhnout použitím zapojení podle Obr. 42b). Hodnota referenčního napětí je pak U ref ≅ U BE (

R1 + R2 ). R1

(6.6)

Zapojení s tranzistorem MOS je opět o něco méně závislé na napájení než zapojení s bipolárním tranzistorem. Napětí Uref lze odvodit z UGS, které je U GS = U th +

2I

β

.

(6.7) Udd I

R R1

Uref R2

Obr. 43:

a) Referenční zdroj s MOS tranzistorem

b)


43

Při zanedbání jevu modulace kanálu je hodnota referenčního napětí U ref = U th −

2(U dd − U th ) 1 1 + + 2 2 , βR βR β R

(6.8)

a koeficient citlivosti

U 1 S =( )( dd ) . 1 + β (U ref − U th ) R U ref

(6.9)

Při dosazení hodnot jako v předchozích případech je citlivost asi 0,28. To je o něco horší než u zapojení s BJT, protože je logaritmická funkce daleko méně citlivá vůči argumentu než pod odmocninou. Stejně jako u BJT je výhodnější použití zapojení jako je uvedeno na Obr. 43b). Referenční napětí je pak U ref = U GS (1 +

R2 ). R1

(6.10)

Obecně lze říci, že referenční napětí uvedených typů napěťových referenčních zdrojů lze nastavit pomocí geometricky závislých parametrů. V případě BJT to je IS a u MOST je to W/L. Velmi přesný referenční zdroj napětí lze realizovat s pomocí silně dopovaného p-n přechodu v zapojení v závěrném směru. Jedná se v podstatě o využití průrazného napětí Ubr, buď Zenerova nebo lavinového. Zenerův mechanismus má negativní teplotní koeficient a lavinový má kladný teplotní koeficient. Zapojení diody jako reference je naznačeno na Obr. 44a), náhradní model je pak uveden na Obr. 44b).

Obr. 44:

a) Využití Zenerovy diody jako napěťové reference

b)

Pokud dojde ke změně hodnoty napájecího napětí nebo rezistoru R, pak dojde jen k malé změně průrazného napětí díky průběhu charakteristiky diody v závěrné oblasti. Koeficient citlivosti lze snadno odvodit z náhradního modelu tohoto zapojení jak je uvedeno na Obr. 44b)

S ≅(

u ref u dd

)(

U dd U r ) = ( z )( dd ) . U br rz + R U br

(6.11)

V porovnání s předchozími případy je při 10 % změně Udd, způsobena změna reference pouze o 0,044 %. Jestliže je napětí na aktivním prvku (tranzistoru) použito k vytvoření proudu, který je následně využit jako referenční, pak je tento proud nebo napětí na tranzistoru nezávislý na

44


napájecím napětí. Těmto zdrojům se říká “bootstrapped” referenční zdroje nebo také referenční zdroj řízený prahovým napětím tranzistoru. Příklad je uveden na Obr. 45a). U dd T5 T6

T7 Uout1

R1

R3

T2

Uout2 R4

T4

T8

T3

R2 uGST3

T1

IR2

startovací obvod

Obr. 45:

a) Bootstrapped reference a nastavení pracovního bodu

b)

Proudové zrcadlo z tranzistorů T5 a T6 se stejnými rozměry způsobí, že oběma větvemi teče stejný proud. Proud, který teče tranzistorem T3 vytvoří úbytek napětí uGST3. Zrcadlený proud, který teče přes rezistor R2, vytvoří napětí dané jako IR2 . R2. Vzhledem k tomu, že jsou tato napětí ve společné smyčce, je dosaženo nastavení pracovního bodu. To je ilustrováno na Obr. 45b). Křivka (1) je dána rovnicí proudu iT3 tekoucího tranzistorem

iT 3 = K N

W (u GST 3 − U th ) 2 , L

(6.12)

kde KN je transkonduktanční parametr tranzistoru v saturaci, W a L jsou rozměry tranzistoru a Uth je prahové napětí tranzistoru. Křivka (2) je dána vztahem

iR 2 =

uGST 3 . R2

(6.13)

V místě průsečíku těchto dvou charakteristik je příslušný proud IQ pro pracovní bod Q. Vztah, který tento bod charakterizuje, je po úpravách předchozích rovnic

U Q = iR 2 R2 =

iT 3 L + U th . K NW

(6.14)

Protože se proud iT3 ≈ iR2, pak pro proud iQ ≈ iT3 ≈ iR2

IQ =

U th 1 1 + + 2 R2 βR2 R2

U th 1 + 2 2 , βR2 β R2

(6.15)

Vzájemný převod analogových a digitálních signálů kde β = K N

45

W . L

Aby bylo dosaženo požadovaného referenčního napětí na výstupu, je toto základní zapojení doplněno o tranzistory T7 a T8, čímž se nastavený proud zrcadlí a pomocí odporových děličů jsou nastavena požadovaná referenční napětí. Problém u tohoto zapojení nastává při nastavování správného pracovního bodu. Obě charakteristiky se vlastně protínají i v bodě B. Tím by ovšem referenční zdroj nepracoval. Aby se tomuto stavu zabránilo, je nutné použít tzv. startovací obvod. V případě, kdy je obvod nastaven v nežádoucím bodě B, netečou obvodem ani požadované proudy iT3 a iR2. Tranzistor T2 však produkuje proud, který teče také tranzistorem T7. Tím dochází k posunu do správného pracovního bodu. Jak se obvod blíží k danému pracovnímu bodu, zvyšuje se napětí na tranzistoru T2, což způsobí pokles proudu, který tímto tranzistorem teče. Po dosažení pracovního bodu, dojde k vyrovnání proudů IT3 a IR2. Jak je z výše uvedených rovnic vidět, nastavení pracovního bodu je nezávislé na změnách napájecího napětí a je dáno pouze velikostí rezistoru R2 a rozměry tranzistoru T3. Tímto typem referenčního zdroje lze také dosáhnout jeho nízké spotřeby. Všechny reference jsou samozřejmě více či méně teplotně závislé. Teplotní závislost reference je definována nejen pomocí koeficientu citlivosti S, ale také pomocí dílčího teplotního koeficientu (TCF) TC F =

1 X (ST ) , T

(6.16)

kde X je Uref (s použitím převodníku napětí proud také Iref). Například pro boostrapped referenční zdroj je

TC F =

1 dU th 1 dR − α 1 dR − = − . U th dT R dT U th R dT

(6.17)

Nejpřesnějším a teplotně nejméně závislým referenčním zdrojem je bandgap reference. Princip tohoto typu reference je naznačen na Obr. 46.

Obr. 46:

Obecný princip bandgap reference

Napětí UBE je generováno pomocí BJT zapojeného jako dioda, který má nízký teplotní koeficient. Zároveň je generováno teplotní napětí Ut, které je úměrné absolutní teplotě. Pokud je Ut násobeno konstantou K a připočteno k UBE pak je výstupní napětí reference U ref = U BE + KU t .

(6.18)

46

FEKT Vysokého učení technického v Brně Není obtížné dokázat, že koeficient K je K=

U G 0 − U BE 0 + (γ − α )U t 0 , U t0

(6.19)

kde UG0 je tzv. bandgap napětí (1,205 V), γ a α jsou teplotní konstanty (typické hodnoty 3,2 resp. 1). Vše je definováno pro danou teplotu T0. Odtud je potom referenční napětí U ref |T =T0 = U G 0 + U t 0 (γ − α ) .

(6.20)

Na Obr. 47 je zobrazeno typické rozpětí hodnot referenčních napětí bandgap reference v závislosti na teplotě.

Obr. 47:

Závislost referenčních hodnot bandgap reference na teplotě

Standardní bandgap zdroj referenčního napětí v CMOS procesu je uvedena na Obr. 48. Zapojení také zahrnuje napětí chyby nastavení nuly (offset). Tranzistory T1 a T2 mají definovanou plochu přechodu B-E jako AT1 a AT2. Pokud je napětí offsetu rovno nule je v tomto případě referenční napětí U ref = U BE 2 + I 2 R3 = U BE 2 + U R1

R2 I1

I2 T2

Obr. 48:

(6.21)

Uoff + -

R3

R2 . R1

+

R1

UR1 T1

Standardní řešení bandgap reference

Uref


47

Použitím ploch tranzistorů B-E, je pak hodnota reference U ref = U BE 2 + (

R A R2 )U t ln( 2 T 1 ) , R3 AT 2 R1

(6.22)

a odtud je K K =(

R2 R A ) ln( 2 T 1 ) . R1 R3 AT 2

(6.23)

V případě, že není nulové napětí offsetu, pak platí U ref = U BE 2 − (1 +

U off ⎤ ⎡R A R2 R )U off + 2 U t ln ⎢ 2 T 1 (1 − )⎥ . R1 R1 I1 R2 ⎦ ⎣ R3 AT 2

(6.24)

6.2 Referenční zdroje proudu Tyto typy referenčních zdrojů jsou většinou tvořeny napěťovými referencemi doplněnými pouze o koncový stupeň, který funguje jako převodník napětí na proud. Příklad je uveden na Obr. 49, který vychází se standartní podoby bandgap reference. Uss R3

R2 -

I1 I2 T2

Obr. 49:

T3

+

R1

Iref

UR1 T1

T4

R4

Proudový referenční zdroj

6.3 Shrnutí Referenční zdroje napětí resp. proudu jsou využívány pro komparaci s měřeným vstupním signálem. Napěťové reference lze realizovat jak s bipolárním, tak s unipolárním tranzistorem. Nejjednodušší referencí může být i napěťový dělič, který je ale velmi nepřesný a citlivý na změnu teploty a napájecího napětí. Naopak nejpřesnější je tzv. bandgap reference. Proudová reference se většinou odvozuje od napěťové, která je doplněna o převodník napětí – proud.


Jakým způsobem pracuje napěťová reference využívající Zenerovo napětí?

2.

Proč je u tzv. bootstrapped referenčního zdroje napětí nutný startovací obvod?

48


3.

Uvažujte referenci na Obr. 43b). Jakou hodnotu referenčního napětí bude tento obvod mít, jestliže jsou rezistory v poměru 1:2, napětí UGS = 1,5 V.

4.

Čím je řízeno referenční napětí bootstrapped reference?

5.

Jaká je hodnota Uref u bandgap zdroje referenčního napětí pro teplotu T0 = 300 K a teplotu okolí 80 °C?

7 PŘEVODNÍKY DA Cíle kapitoly: Prostudovat základní principy a typy převodníků DA. Uvést jejich nejdůležitější parametry.

Pro převod čísla na analogový signál se používají převodníky DA. Umožňují převést digitální signál D na výstupní napětí u nebo proud i podle vztahů u = UR.D,

resp. i = IR.D,

(7.1)

kde uR a iR jsou referenční hodnoty napětí a proudu. Typické blokové uspořádání digitálně analogového převodníku DAC již bylo uvedeno na Obr. 2b). Podle rov. je výstupní napětí převodníku odvozováno z referenčního napětí, které je dodáváno z referenčního zdroje. Podle přivedeného čísla D se vhodně spínají spínače větví váhové rezistorové sítě a vyrábějí tak odpovídající proud i, který je ve výstupním zesilovači převeden na výstupní napětí u převodníku. Hodnota D ∈ <0; 1) digitálního signálu se nejčastěji vyjadřuje zlomkem ve dvojkové číselné soustavě a ve dvojkovém kódu N

D = ∑ ak 2 −k = k =1

1 2N

N −1

∑b

m =0

m

⋅ 2m =

1 C, 2N

(7.2)

nebo zlomkem ve dvojkově desítkovém kódu BCD D=

1 10 p

4

4

∑∑ a l =1 k =1

kl

2 k −1 ⋅10 l −1 ,

(7.3)

kde N je počet bitů dvojkového digitálního signálu a p je počet dekád signálu v kódu BCD. Číslice ak resp. bm nabývají hodnoty 0 nebo 1, číslo C hodnot 0, 1, …., (2N – 1). Pro DAC jsou definovány následující důležité veličiny • kvantovací krok (LSB) je nejmenší možná změna výstupní analogové veličiny, • kvantovací hladina je diskrétní úroveň, kterou může výstupní analogová veličina dosáhnout, • počet kvantovacích hladin je dán délkou vstupního kódového slova a způsobem kódování.

7.1 Klasifikace převodníků DA Unipolární převodník má výstupní analogový signál pouze jedné polarity (buď kladné nebo záporné).


49

Bipolární převodník má výstupní analogový signál obojí polarity. Krajní kvantovací úrovně mají opačné znaménko a v absolutní hodnotě se zpravidla neliší o více než jeden kvantovací krok. Dvoukvadrantový převodník je unipolární převodník, jehož referenční signal může nabývat obou polarit (při užití jako zesilovač s číslicově nastavitelným zesílením). Název se používá i pro případ bipolárního násobícího DAC s jednou polaritou referenčního signálu. Čtyřkvadrantový převodník je bipolární násobící převodník, jehož referenční signál může nabývat obou polarit, čehož lze využít jako zesilovače, u kterého lze číslicově řídit velikost zesílení i polaritu. Převodník s proudovým výstupem je velmi častý případ. Pokud je nutné, převede se proud na napětí pomocí převodníku i/u. Je použitelný jako číslicově řízený zdroj proudu. Převodník s napěťovým výstupem je vlastně číslicově řízený zdroj napětí.

7.2 Statické vlastnosti DAC Přehled základních statických parametrů DAC byl již uveden v kap. 2.3. Jejich vzájemný vztah a definice jsou uvedeny v této kapitole. Statické vlastnosti DAC vystihuje jeho převodní charakteristika, uvedená na Obr. 50.

Obr. 50:

Ideální převodní charakteristika 3-bitového DAC

Porovnáním skutečné a ideální převodní charakteristiky převodníku DAC lze určit chybu nuly (resp. minima), chybu maxima, chybu linearity a chybu monotónnosti. Chyba převodu se nejčastěji vyjadřuje v jednotkách nejmenší kvantovací úrovně příslušející bitu převáděného čísla s nejmenší váhou LSB. Většinou se požaduje chyba menší než ±1/2 LSB (správně 1/2 uLSB, resp. ±1/2 iLSB). Zmíněné chyby jsou ilustrovány na Obr. 51. Rozsah DAC se definuje jako rozdíl výstupní analogové veličiny mezi nejvyšší a nejnižší dosažitelnou kvantovací hladinou. Nejnižší hladina bývá zpravidla přiřazena nule a maximální dosažitelná hodnota je určena délkou vstupního digitálního slova N a užitým způsobem kódování. Rozlišovací schopnost převodníku DAC je poměr kvantovacího kroku a velikosti výstupního rozsahu. Plnohodnotný je i údaj o počtu diskrétních úrovní výstupního analogového napětí nebo proudu a přímo souvisí s počtem bitů vstupního slova. Na výstupu

50


např. osmibitového převodníku DAC může být celkem 256 různých úrovní napětí, což odpovídá rozlišovací schopnosti přibližně 0,4 % rozsahu. Použije-li se však dvojkovědesítkový kód, pak při zachování celkového počtu osmi bitů mohou vyjádřit pouze desítkové řády a rozlišovací schopnost klesá na 1 % rozsahu. Přesnost výstupního napětí resp. proudu se pak udává maximální odchylkou mezi skutečnou a ideální převodní charakteristikou převodníku. Často se udává poměrná velikost odchylky vztažená k celkovému rozsahu převodníku. Na Obr. 51a) je nakreslena převodní charakteristika převodníku DAC se nesprávnou hodnotou zisku (zesílení) - eG, resp. menším referenčním napětím než odpovídá rov. (7.4). Absolutní hodnota této chyby narůstá lineárně se vstupní číselnou hodnotou převodníku a maxima nabývá na plné hodnotě rozsahu převodníku. Jedná se o multiplikativní chybu, jejíž závislost na D je dána vztahem eG = δGmU1D,

(7.4)

kde δGm je relativní chyba strmosti vzhledem k plnému rozsahu převodníku. Tato chyba je obvykle způsobena nepřesností váhových rezistorů, nepřesností referenčního zdroje napětí či proudu – lze ve většině případů seřídit dostavovacím prvkem. V tomto případě je důležitější teplotní a časová stabilita, která se udává v procentech na jednotku teploty nebo času. Na Obr. 51b) je převodní charakteristika rovnoběžně posunutá o chybu nastavení nuly. Jedná se o posunutí ideální převodní charakteristiky o stejnou hodnotu. Tato chyba je definována jako aditivní. Při nulové hodnotě vstupního kódu je na výstupu chybové napětí eoff. Udává se buď ve voltech nebo v jednotkách LSB. Obvykle bývá způsobena vstupní napěťovou nebo proudovou nesymetrií použitých OZ. Ve většině případů ji lze eliminovat dostavovacím prvkem. Proto i zde je důležitější stabilita s teplotou a v čase. Charakteristika na Obr. 51c) charakterizuje nelineární převodník. Ve skutečnosti jsou totiž odchylky závislé na D nelineárně a někdy i nepravidelně. Vyjadřuje se obvykle posloupností odchylek, přičemž se předpokládá přesné nastavení nuly a převodní strmosti převodníku. Nelinearita v globálu (integrální nelinearita INL) je maximální vertikální rozdíl mezi ideální a reálnou převodní charakteristikou. Obvykle je vyjádřena jako poměrná veličina v relaci s maximálním napětím převodníku a to v %, v promilech nebo v LSB. Nelinearita v malém (diferenciální nelinearita DNL) je vertikální rozdíl mezi dvěma po sobě jdoucími kódy. Udává se vždy maximální hodnota a to v jednotkách či zlomcích LSB, ve voltech nebo procentuelně ve vztahu k celkovému rozsahu nebo velikosti ideálního kvantovacího kroku. Pokud by převodní charakteristika neměla monotónní růst nebo pokles při růstu digitálního vstupu, pak je takový převodník nemonotónní. Tato chyba je obvykle způsobena nesprávným odporem váhových rezistorů nebo nepřesným nastavením váhových zdrojů proudu. Platí, že pokud je DNL > 1 LSB, pak je převodník nemonotónní. Kvantovací chyba je způsobena konečným počtem diskrétních úrovní výstupního napětí a může dosahovat maximálně ± 1/2 hodnoty LSB. Hystereze je způsobena nestejným průběhem převodní charakteristiky při změně tendence nastavovaných hodnot. Výstupní napětí tedy závisí nejen na okamžité hodnotě vstupního kódového slova, ale i na tom z jakého směru bylo toto nastavení dosaženo. Zpravidla to uzpůsobuje dielektrická absorbce kapacitorů. Absolutní chyba této odchylky závisí na rychlosti změny. Platí tedy, že při dostatečně dlouhých intervalech mezi hodnotami se blíží tato chyba nule. Přípustné rozmezí výstupního napětí je maximální výstupní napětí DAC s proudovým výstupem, při němž jsou ještě garantovány všechny parametry převodníku.


51

analogový výstup

Průnik signálu je nežádoucí pronikání signálu přes rozpojené spínače nebo části obvodu, které mají izolovat (např. chyba vznikající průnikem u násobících převodníků). Udává se v %, ppm, LSB nebo voltech pro určitou konfiguraci a kmitočet.

a)

b)

Obr. 51: a DNL

c) Statické chyby v převodní charakteristice: a) chyba zesílení, b) chyba nuly, c) INL

52


7.3 Dynamické vlastnosti DAC Odstup signál-šum (SNR) se vyhodnocuje z kmitočtového spektra signálu, kdy signál odpovídá základní harmonické. SNR závisí na počtu kvantovacích úrovní. Pro sinusový signál teoreticky platí

SNR = (6,02 N + 1,76) dB,

(7.5)

kde N je efektivní počet bitů. Např. pro ideální 8-bitový převodník je SNR ≈ 50 dB. Efektivní počet bitů (N) se určuje ze SNR N=

( SNR − 1,76) . 6,02

(7.6)

Harmonické zkreslení (THD) se zjišťuje při buzení DAC daty, která odpovídají digitalizovanému průběhu ideální sinusovky. Zkreslení je pak určeno z výstupního signálu

1 (U 22 + ... + U N2 THD = 20 log , 2 U1

(7.7)

kde U2 až UN označují vyšší harmonické (obvykle se uvažuje N ≤ 5) a U1 je základní harmonická složka. SFDR je parametr, který je důležitý zejména v případě, kdy má převodník vysoké převzorkování nebo vyžadována spektrální „čistota“ převodníku. SFDR je tedy určeno jako poměr mezi amplitudou užitečného signálu a největší složkou zkreslení. Přechody výstupního napětí mezi hladinami jsou provázeny krátkými přechodovými špičkami (glitches), jejichž výška může mnohonásobně přesáhnout hodnotu uLSB. Tato situace nastává při přepínání více spínačů, největší jsou při přechodu např. 01111111 → 10000000, kdy je nestejná rychlost sepnutí a rozepnutí spínačů. Tyto zákmity se odstraňují pomocí tzv. deglitcheru, což v praxi bývá rychlý vzorkovací obvod. Náhodný šum generovaný uvnitř převodníku nebývá pro činnost majoritní. Šum se udává v efektivních hodnotách pro určité pásmo kmitočtu nebo jako spektrální hustota ( mA / Hz , mV / Hz ). Je-li rozložení šumu Gaussovo, nebude pravděpodobnost výskytu mezivrcholové hodnoty 7xUef větší než 0,1 %. Důležitější je šum vznikající parazitní vazbou digitálních signálů nejrůznějšími způsoby: parazitní kapacity, napájecí zdroje, nevhodné zemnění, průnik, zákmity. Minimalizace lze dosáhnout správným návrhem – rozmístění součástek, stínění, zemění, blokování, odstraňování zákmitů. Dynamické vlastnosti jsou také určeny dobou převodu TP, což je maximální doba potřebná k ustálení výstupní analogové veličiny na správnou hodnotu s povolenou chybou za předpokladu konstantní hodnoty digitálního signálu během převodu. Maximální rychlost převodu (správně četnost převodu) je určena počtem vstupních slov D, která mohou být převodníkem převedena na analogovou výstupní veličinu za jednotku času. Je převrácenou hodnotou doby převodu TP . Přechod výstupního analogového napětí z jedné úrovně na jinou může být doprovázen přechodným dějem. Jestliže se neuvažují případné překmity zesilovače, je přechodný jev způsoben konečnou dobou sepnutí, resp. rozepnutí elektronických spínačů uvnitř struktury převodníku. U bipolárních tranzistorů bývá doba rozepnutí delší než doba sepnutí.


53

7.4 Paralelní DAC Paralelní převodníky DAC patří mezi nejrozšířenější typy, velmi často se vyrábějí monoliticky. Základní paralelní převodník čísla na proud je zapojen podle Obr. 52 a jeho činnost přímo odpovídá rov. (7.8) a (7.9). Pro jeho výstupní proud platí i = I ⋅D = I

C , 2n

(7.8)

kde I označuje referenční proud převodníkem. Převodník obsahuje celkem n řízených zdrojů konstantních proudů, které jsou ovládány logickými signály bn-1, …, bo vstupního převáděného čísla ve dvojkovém kódu. Při bm = 0 (m = 0, 1, .., n-1) daným zdrojem proud neteče, takže im = 0. Při bm = 1 teče m –tým zdrojem proud im =

I m ⋅2 . 2n

(7.9)

V případě přímého dvojkového kódu vyjadřuje číslo C = bn-1 … bo jsou jednotlivé proudy im váhově odstupňovány v poměru 1 : 2 : 22 : 23 : …. : 2n-1 pro rostoucí m = 0, 1 , 2, až n-1. Výstupní proud i převodníku je pak dán superpozicí proudových příspěvku jednotlivých zdrojů proudu. Ze sčítacího bodu lze tedy odebírat proud závislý na vstupním čísle C n −1

n −1

I I ⋅ bm ⋅ 2 m = n ⋅ C = ID . n 2 m =0 2

i = ∑ bm ⋅ im = ∑ m =0

(7.10)

Pokud požadujeme, aby se číslo C převádělo na napětí, stačí zařadit za popisovaný převodník jen převodník proudu na napětí, například podle Obr. 54. Pro výstupní napětí platí v souladu s rov. (7.11). u = R ⋅ i = RID = R

Obr. 52:

I C. 2n

(7.11)

Základní zapojení paralelního převodníku čísla na proud

Příkladem použití paralelního převodníku s proudovým výstupem je 8-bitový DAC Analog Devices AD9768 – Obr. 53. Je určen především pro displeje s rastrovým a vektorovým kreslením, ke generování rychlých signálů, pro číslicově řízené oscilátory apod.

54


a)

Obr. 53:

b) Paralelní 8-bitový převodník AD9768

Převodník obsahuje dvě sady váhově odstupňovaných zdrojů proudu. Tranzistorové zdroje proudu odvozují proud od váhově odstupňovaných odporů v emitorech tranzistorů. Tranzistorové přepínače přepínají váhový proud do přímého Io ne komplementárního proudového výstupu. Nominální hodnota obou proudů je 0 až 20 mA, což při zátěži 50 Ω znamená napětí 0 až 1 V. Skutečná hodnota výstupního proudu pak závisí na volbě výstupního rozsahu

I out =

4(U RET − U ref ) RSET

= 4I M .

(7.12)

Nastavovací rezistor RSET musí mít nízký teplotní součinitel. Pokud se požaduje napěťový výstup, pak musí být stejně kvalitní i RL. Váhové přizpůsobení obou ekvivalentních čtveřic proudů pro 8-bitový provoz zajišťuje dvojice proudových děličů 50 Ω a 750 Ω s dělicím poměrem 16:1. Převodník s napěťovým výstupem je uveden na Obr. 54.


Obr. 54:

55

Paralelní převodník s napěťovým výstupem

Tento převodník může být jednoduše sestaven z předchozího převodníku D/I, který je doplněn o převodník I/U. Pro výstupní napětí platí u = iR = R

I 2n

n −1

∑b 2 k =0

k

k

.

(7.13)

Podle způsobu konstrukce zdrojů váhových proudů lze rozlišit u paralelních převodníků DA typy se spínanými proudovými zdroji nebo spínanými rezistory sítěmi (váhové nebo kombinované rezistorové sítě, rezistorové sítě s články tvaru T apod.). 7.4.1

Digitálně analogové převodníky s váhovými rezistory

DAC s váhovými rezistory mohou být zapojeny podle Obr. 55. Váhové proudy se generují pomocí rezistorů s váhově odstupňovanými odpory ze společného zdroje referenčního napětí Uref.

Obr. 55:

Zapojení převodníku DA s váhovou rezistorovou sítí

Pro napětí na výstupu operačního zesilovače lze odvodit vztah

56

FEKT Vysokého učení technického v Brně n

n

ak , k =1 Rk

u = −iR = − R ∑ ak I k = −U ref R ∑ k =1

(7.14)

kde pro hodnotu bitu ak = 0 připojí spínač Sk rezistor Rk na zem a pro ak = 1 jej připojí ke zdroji referenčního napětí Uref. Pro dvojkový kód mají váhové rezistory odpor Rk = 2k-1 R0

(k = 1,2,.., n)

(7.15)

a tedy rov. xy lze dále upravit u = 2U ref

R R0

n

∑a 2 k =1

−k

k

= −2U ref

R D. R0

(7.16)

Bude-li R = R0/2, pak u = -UR . D .

(7.17)

Předností rezistorové váhové sítě je malý počet rezistorů v síti a konstantní hodnota proudu tekoucího spínačem. Nevýhodou je naopak velké rozpětí odporů váhových rezistorů. Pro n-bitové dvojkové číslo je poměr odporů 1 : 2n-1, pro převod p-dekádového čísla v BCD je pak 1 : (8.10p-1). Speciálním případem může být použití váhových rezistorů s poměrem odporů 1:1:…:1. Mezi takové DAC patří převodník na Obr. 56 od Analog Devices AD7840.

Obr. 56:

DAC s poměrem odporů 1:1

Tento převodník zpracovává 14-bitová vstupní slova tak, že 3 nejvyšší bity ovládají přes dekodér spínače A až G, které připojují 7 stejných rezistorů na Uref nebo na 0 V. Zbývajících 11 bitů ovládá spínače pro síť R-2R. Dalším zvláštním případem DAC je typ využívající dvojnásobné lineární sítě rezistorů se stejnými odpory – Obr. 57, typ AD569.

Obr. 57:

Převodník AD569


57

Tento 16-bitový převodník je řešen ve dvou stupních s řetězci 2 x 256 přesných rezistorů. MSB vybítá jeden z 256 segmentů, do nichž je rozdělen vstupní rozsah referenčního napětí jako rozdíl (Uref SNS) – (–Uref SNS). Vývody ± Uref FORCE jsou použity jako přívodní svorky, ± Uref SNS jako snímací při kompenzačním připojení zdroje referenčního napětí. Vybraný segment je snímán oddělovacími zesilovači A1 a A2, které budí další (podřazenou) síť 256 stejných odporů R257 až R512. Koncový oddělovací zesilovač A3 snímá napětí uzlu podřazené sítě, který je vybrán nastavením 8 LSB vstupního 16-bitového slova. Na principu využití váhových rezistorů pracuje také převodník pro vstupní BCD kód. Jednotlivé sekce čtyř rezistorových dekád jsou navzájem přizpůsobeny podélnými rezistory s odporem 4,32 R a standardně je síť zakončena rezistorem s odporem 4,8 R. Logické signály jednotlivých bitů opět ovládají budicí obvody pro řízení elektronických přepínačů pro připojení jednotlivých váhových rezistorů na zdroj Uref nebo na zem. Tento typ převodníku DA je uveden na Obr. 58.

Obr. 58:

Převodník pro vstupní BCD kód

Výstup rezistorové sítě bývá nejčastěji připojen k převodníku I/U s operačním zesilovačem a výstupní veličinou je pak napětí. Rezistorové sítě se upravují zařazením sériových rezistorů do některých míst sítě. Tyto kombinované váhové sítě jsou tvořeny sekcemi váhových rezistorů opět spínaných řízenými spínači na zem nebo referenční napětí. Převodník je pak konstruován způsobem uvedeným na Obr. 59. Rezistorová síť je však kombinovaná a je uspořádána podle Obr. 60. Jedná se o typického představitele těchto typů sítí tzv. síť R-2R.

Obr. 59:

Základní typ rezistorové sítě typu R-2R

Na Obr. 60a) je zapojení převodníku, kde spínané zdroje mají napětí Ui = 0 při ai = 0, resp. Ui = Uref při ai = 1. Na Obr. 60b) je pak případ vstupního slova 100…0, přičemž výstupní napětí je Uo = Uref /2. Bude-li podle Obr. 60c) vstupní slovo 010…0, pak na výstupu bude napětí Uo =

U ref 2

2

=

U ref 4

.

Obecně pro 1 na pozici ai bude výstupní napětí

(7.18)

58


Uo =

U ref 2i

(7.19)

.

Protože se jedná o lineární soustavu, bude pro obecné vstupní číslo výstupní napětí dáno superpozicí příslušných váhových napěťových příspěvků. Rozsah výstupních napětí bude od Uo (000…0) = 0 do n

U o (111...1) = ∑ U ref 2− i .

(7.20)

i =1

Pro dané vstupní slovo a1 a2... an se určí výstupní napětí jako n

U o (a1a2 ...an ) = U ref ∑ ai 2− i ,

(7.21)

i =1

kde ai = 0 nebo 1. R

R 2R

2R

2R

R 2R

2R 2R

Uo U12

U3

U2

U1

a)

b)

Obr. 60:

c) K analýze převodníku s rezistorovou sítí R-2R

Pro zapojení s OZ na Obr. 61 lze pro výstupní napětí Uo odvodit z náhradního zapojení U o = − IRZ = −( I1 + I 2 ) RZ .

(7.22)

Uvažuje se přitom také původní váhovaná síť, jejíž váhové odpory jsou Ri pro i = 1,2,…,n. Je-li výstupní odpor váhové odporové sítě Ro =

1 n

1 ∑ i =1 Ri

,

(7.23)


59

pak pro převod n-bitového dvojkového čísla platí Ro =

2n −1 R, 2n − 1

(7.24)

kde R je základní charakteristická hodnota odporu sítě. Výstupní napětí bude pro původní váhovou síť U o = −U ref

2n D. 2n − 1

(7.25)

Obě sekce rezistorů lze podle původního zapojení nahradit zdrojem napětí UR1, resp. UR2 a ekvivalentním vnitřním odporem Ro1, resp. Ro2. Proudy potom budou I1 =

U R1 U R2 , , I1 = Ro1 Ro 2 + RS

(7.26)

přičemž odvozená referenční napětí jsou U R1 = U ref

2j 2n − j D1 , U R 2 = U ref n − j D2 2 j −1 2 −1

(7.27)

Vnitřní odpory budou Ro1 =

Obr. 61:

2 j −1 2n − j −1 , R R = R. o2 2 j −1 2n− j − 1

(7.28)

Rezistorová síť R-2R s využitím OZ

Kombinovaná odporová síť má mít identické vlastnosti s váhovou sítí D = D1 + 2− j D2

(7.29)

kde bit aj dělí. Sériový oddělovací odpor je RS =

2n − j −1 (2 j − 1) R . n− j 2 −1

(7.30)

60

FEKT Vysokého učení technického v Brně Pro n → ∞ nebo pro síť se zakončením Rk = 2j-1R bude RS (n → ∞) =

1 j (2 − 1) R , 2

(7.31)

kde j označuje počet váhových rezistorů v síti. Ekvivalentní vnitřní odpor této sítě je opět R/2.

síť R-2R

Obr. 62:

síť R-2R-1,5R

síť R-2R-4R-8R-7,5R síť R-2R-4R-3,5R Příklady různých typů sítí odvozených od sítě R-2R

Uvedený postup je vhodný i pro výpočet prvků rezistorové sítě pro více dekád kódu BCD. Schéma je uvedeno na Obr. 62. Pro převod m-dekádového čísla v kódu BCD s váhami 8-4-2-1, jsou potřebné váhové odpory Ri = 2i −110 j −1 R ,

(7.32)

kde i = 1 až 4 a j = 1 až m. Vnitřní ekvivalentní odpor první dekády je Ro1 =

24 −1 8 R= R. 4 2 −1 15

(7.33)

Vnitřní odpor j-té dekády budu podobně Ro1 =

8 j −1 10 R . 15

(7.34)

Celkový výstupní odpor sítě je dán paralelní kombinací m 1 1 15 m j −1 =∑ = ∑10 Ro j =1 Roj 8 R j =1

a

Ro =

8 R 9.10m −1 . . 15 10m − 1

(7.35)

Pro m → ∞ má ekvivalentní odpor hodnotu 0,48 R. Připojí-li se mezi sčítací bod S a 8 společný vodič zakončovací rezistor s odporem Rk = 9 10m −1 R , bude vnitřní odpor sítě 15 0,48 R. Nyní lze pro schema na Obr. 58 určit sériový odpor mezi dekádami. Zakončovací odpor bude pro m = 1


Rk = 9

8 m −1 10 R = 4,8 R . 15

61

(7.36)

Má-li být dodržen konstantní vnitřní odpor sítě 0,48 R a zakončovací odpor dekády má být 4,8 R, potom sériový odpor bude RS = Rom − Ro = 4,8 R − 0, 48 R = 4,32 R .

7.4.2

(7.37)

Paralelní převodníky DAC s rezistorovou sítí typu T

Paralelní převodníky DAC s rezistorovou sítí typu T jsou zapojeny podle schématu na Obr. 63. V paralelních větvích jsou použity dělené váhové rezistory, jejichž středy se uzemňují řízenými spínači. Velké hodnoty odporů se modelují zeslabovacími články T, u nichž je příčný rezistor přemostěn řízeným elektronickým spínačem.

Obr. 63:

Paralelní DAC s rezistorovou sítí typu T

Ve speciálním případě jsou dvojice podélných odporů stejné a proud do výstupní svorky se váhově stupňuje příčnými rezistory. Výhodou těchto převodníků je poměrně snadná konstrukce spínačů, jejichž jeden konec je trvale připojen na společný vodič a vyloučení velkých hodnot odporů. 7.4.3

Paralelní převodníky DAC se spínanými proudovými zdroji

Paralelní převodníky DAC se spínanými proudovými zdroji tvoří nejpočetnější skupiny paralelních převodníků DA. Obecné uspořádání je identické podle Obr. 52 resp. Obr. 54. Nevýhodou této varianty je nutnost konstruovat n proudových zdrojů s různými váhovými proudy Ik. Proto je výhodnější sestrojit DAC např. podle schématu na Obr. 64, kde je použito celkem n proudových zdrojů se stejným jmenovitým proudem I, přičemž ostatní váhové proudy Ik se z tohoto proudu odvozují dělením v rezistorové síti typu R-2R.

62


Obr. 64:

Paralelní DAC s přepínanými zdroji proudu se sítí R-2R

Pokud je hodnota daného bitu 1, potom je proudový zdroj aktivován a do uzlu rezistorové sítě je vnucen proud I. Při toku sítí směrem k výstupu se postupně na každém uzlu dělí a do celkového výstupního proudu i sítě přispívá svým váhovým podílem i = bn −1 I + bn − 2

I I + ... + b0 n −1 2 2

(7.38)

Na modifikovaném principu pracuje například 12-bitový převodník AD568 – Obr. 65. Převodník obsahuje zdroje referenčního napětí, který řídí výrobu vnitřního referenčního proudu I opěrného zdroje. Od něj jsou odvozeny proudy 4I, 2I a celkem 10 x I.

Obr. 65:

Převodník AD568

Tři největší proudy jsou přiváděny přímo do proudového výstupu převodníku, ostatní jsou váhovány sítí R-2R již popsaným postupem. Výsledný výstupní proud je složen lineární superpozicí z jednotlivých váhových proudů. Stejně jako u ostatních převodníků, i zde je každý zdroj přesného proudu trvalé v provozu a proudovými přepínači se pouze proud směruje do sítě popřípadě výstupu nebo do společného vodiče. Převodník navíc obsahuje obvod pro nastavení prahového napětí datových vstupů, na výstupu má zapojen proti společnému vodiči rezistor s odporem 200 Ω. Takto lze převodník provozovat buď s proudovým výstupem, s pasivním napěťovým výstupem, případně s aktivním napěťovým výstupem při použití vnějšího převodníku I/U s OZ. Sada zdrojů váhově odstupňovaných proudůje základem převážné většiny paralelních DAC. Například převodník Motorola MC1408 – Obr. 66 sestává ze zesilovače referenčního proudu, sítě R-2R a osmi rychlých proudových přepínačů.


Obr. 66:

63

Převodník Motorola MC1408

V mnoha případech stačí doplnit zdroj Uref a referenční rezistor. Proudové přepínače připojí daný váhový proud k výstupu převodníku, bude-li hodnota bitu 1. Proudové přepínače jsou osazeny bipolárními tranzistory a diodami, což v základním zapojení limituje rozsah výstupního napětí na hodnoty –0,55 až 0,4 V. Referenční proud nastavený vnějším Uref a RR se opakuje v proudovém opakovači a budí rezistorovou síť R-2R, přičemž dělením proudu v uzlech se vytváří jednotlivé váhové proudy. Převodník umožňuje pracovat s kladným – Obr. 67a) i záporným referenčním napětím jak je ukázáno na Obr. 67b).

Obr. 67:

a) Využití záporného i kladného referenčního napětí

b)

Převodník patří mezi násobicí, protože jeho referenční proud může být proměnný. Tato vlastnost je využita při programovatelném zesílení (zeslabení). Průmyslovým standardem v oboru paralelních DAC je monolitický 8-bitový převodník DAC08 a jeho modifikace. Základní blokové schéma na Obr. 68 ilustruje využití sítě R-2R pro váhování proudu.

64

Obr. 68:


Blokové schéma převodníku DAC08

Vývojově vyšší typ DAC0800 dává podrobnější představu o vnitřní struktuře. Vstupní díl pro nastavení pomocného napětí Upom podle zadaného proudu Iref = I14 je podobný jako u DAC08. Stejná je rovněž struktura obvodu pro volbu prahového napětí. Proudové přepínače s tranzistory NPN jsou buzeny vždy rozdílovým stupněm, který srovnává napětí 2uBE s aktuálním napětím na bitovém vstupu. Rezistorová síť je rozdělena na poloviny. Část pro 4 MSB je typicky ve tvaru R-2R, pro zajištění stejných napětí uBE u tranzistorů zdrojů proudu jsou tyto tranzistory vyrobeny s odstupňovanými plochami přechodu BE (8A, 4A, 2A, A), takže proudová hustota je stejná. Stejně jsou odstupňovány i plochy přechodů BE v tranzistorech proudových přepínačů. Druhá polovina rezistorové sítě je řešena nestandartně. Váhové odstupňování proudů je dosaženo odstupňováním ploch přechodu a u nejnižší váhy je proud snížen použitím dvou diod.

Obr. 69:

Vnitřní zapojení převodníku DAC0800

Oba převodníky lze použít všude tam, kde stačí rozlišení 8 bitů. Mezi příklady je možné uvést využití jako dvoukanálového analogového výstupu 8-bitového mikropočítače nebo pro sestavení číslicově řízeného zdroje proudu obojí polarity. Nejznámější 12-bitový převodník AD565, na Obr. 70 (AD566), je zapojen obdobně jako DAC08, obsahuje však vnitřní referenční zdroj 10 V, vnitřní rezistorovou síť pro sestavení operační zpětnovazební sítě.


Obr. 70:

65

Struktura 12-bitového převodníku AD565 resp. 566

Výstupní svorkou převodníku teče proud iv =

4I R D , 212

(7.39)

který závisí na vnějším nastaveném proudu IR a přivedeném dvojkovém čísle D. Rezistory R3, R4 a R5 dovolují přímé nastavení výstupního napěťového rozsahu s externím OZ v mezích 0/10 V, 0/20 V, -5/+5 V, -10/+10 V. Pro aplikace jako převodník číslo/proud je nutno uvažovat existenci ekvivalentního výstupního vnitřního odporu přibližně 8 kΩ. Při používání tohoto převodníku je nutno respektovat doporučení výrobce a zejména nepřekračovat mezní parametry. Tento DAC je vyráběn řadou výrobců většinou pod označením DAC1265. 7.4.4

Paralelní převodníky DA s invertovanou sítí R-2R

Paralelní převodníky DA s invertovanou sítí R-2R využívají rezistorovou síť R-2R nejčastěji podle zapojení na Obr. 71 typického pro AD7520.

Obr. 71:

Paralelní DAC s invertovanou sítí R-2R

Síť je na jednom konci buzena vstupním napětím a použité přepínače rozdělují proud (váhově odstupňovaný) jednotlivými příčnými rezistory do přímého nebo doplňkového proudového výstupu. Převodníky jsou vyrobeny technologií CMOS a umožňují zpracovat napětí obojí polarity. Prakticky stejné zapojení má i převodník AD7533 na Obr. 72. Tento 10-bitový převodník obsahuje síť R-2R realizovanou tenkou vrstvou na čipu.

66


Obr. 72:

Paralelní převodník AD7533

Proudové přepínače přepínají váhové proudy do výstupu Iout1 nebo Iout2 a udržují konstantní proud v příčných rezistorech. Tranzistorové spínače CMOS jsou optimalizovány tak, že mohou být beze změny buzeny logickými signály v úrovních TTL, DTL i CMOS jak je ukázáno na Obr. 73.

Obr. 73:

Zapojení spínačů převodníku AD7533

Komplemtární budiče T4, T5 a T6, T7 budí hradla tranzistorů T8, T9 s kanálem N. Odpory spínačů jsou binárně odstupňovány tak, že napěťového úbytky jsu u všech spínačů stejné. Např. při Uref = 10 V bude největší váhový proud

I1 =

U ref 20 k Ω

= 0,5 mA ,

(7.40)

další bude roven I1/2, což je 0,25 mA atd., takže úbytek napětí bude na každém spínači přibližně 10 mV. Zbytkový proud Ileak zahrnuje zbytkový proud vůči substrátu. Aktivovaný výstup vykazuje parazitní kapacitu 100 pF, vypnutý výstup pak pouze 35 pF. DAC s cyklickou záměnou rezistorů (Obr. 74) se někdy používají k doplnění vyšších bitů pro paralelní převodníky DA, přičemž dosažitelná přesnost je vyšší. Prakticky se doplňují dva nebo tři nejvyšší bity. Tyto převodníky pracují na principu synchronní cyklické záměny stejných rezistorů v děliči napětí nebo v rezistorové sítí invertujícího zesilovače. DAC je tvořen m rezistory Rk připojenými jedním koncem k výstupu převodníku.

Obr. 74:

DAC s cyklickou záměnou rezistorů


67

Druhé konce jsou cyklicky přepínány přepínači sk k referenčnímu napětí Uref nebo na 0 V. Spínače jsou ovládány z výstupů kruhového registru posunovaného hodinovými impulsy. Registr je paralelně naplněn m výstupy číslicového dekodéru, který dekóduje vstupní n-bitové dvojkové slovo na m-bitový údaj v Johnsonově kódu. Kapacitor C filtruje výstupní napětí. Tento typ umožňuje dosáhnout vysokou přesnost a stabilitu převodu i s použitím méně přesných rezistorů. Nevýhodou tohoto typu převodníku je velký počet rezistorů a napěťových přepínačů. 7.4.5

Paralelní převodník DA s funkčním průběhem

Paralelní převodník DA s funkčním průběhem umožňuje nastavit nelineární převodní charakteristiku U o = U ref f ( D) ,

(7.41)

kterou lze aproximovat nespojitou nebo spojitou funkcí. Nespojitou funkci lze generovat buď lineárním paralelním DAC s předřazeným digitálním tvarovačem nelineární funkce nebo nelineárním DAC. Převodník s nelineárním průběhem převodní charakteristiky podle Obr. 75 má uložen digitalizovaný průběh požadované charakteristiky v pevné paměti ROM m

n

j =1

i =1

D f = ∑ b j 2− j = f ( D) = f (∑ ai 2−i ) .

(7.42)

Pro výstupní napětí funkčního DAC bude n

U o = −U ref D f = −U ref f (∑ ai 2− i ) .

(7.43)

i =1

Obr. 75:

Převodník s nelineárním průběhem převodní charakteristiky

Dekodér může být sestaven i z ostatních typů PLA, případně při požadavku časté změny funkce je možno použít paměť RAM, která se nejprve naplní daty digitalizované převodní funkce. Převodník s rezistorovou sítí modelující zadanou funkci podle Obr. 76 generuje pro každou hodnotu čísla D povel k sepnutí pouze jednoho spínače s1 až sm.

68


Obr. 76:

Převodník s rezistorovou sítí modelující zadanou funkci

Pro výstupní napětí převodníku platí

U o = −U ref RZ

bi , Ri

(7.44)

pro i = 1 až m. Hodnoty odporů se určí z rovnice n

f (∑ ai 2−i ) = −U ref RZ j =1

1 . Ri

(7.45)

Zapojením obdobné rezistorové sítě i do zpětné vazby operační rezistorové sítě OZ se vytvoří DAC modelující nelineární závislost ve tvaru racionální lomené funkce – Obr. 77. Pro výstupní napětí převodníku platí

Uo = −

D1 U ref , D2

(7.46)

kde D1 je n-bitové slovo řídící spínače v přímé větvi a D2 je m-bitové slovo řídící spínače ve zpětnovazební větvi OZ. Přivedením obecně časově proměnného napětí Uref lze takto násobit a dělit proměnné napětí Uref (t) čísly D1 a D2.

Obr. 77:

DAC modelující nelineární závislost ve tvaru racionální lomené funkce


69

7.5 Sériové převodníky DA Sériové převodníky DA zaujímají zvláštní pozici mezi převodníky, v integrované podobě se prakticky nevyrábějí. Základní typické schéma – Obr. 78a), obsahuje ve srovnání s paralelním převodníkem pouze tři přesné analogové obvody, analogovou sčítačku, analogovou děličku a analogovou paměť.

Obr. 78:

a) Zapojení sériového DAC

b)

Pracují na principu postupného řízeného kvantování referenčního napětí číslicovým signálem a sčítání váhových kvant jednotlivých bitů číslicového signálu (Obr. 78b). Sériový číslicový signál DS řídí horní spínač, který při DS = 1 připojuje kladné referenční napětí Uref do analogové sčítačky. Ve sčítačce se toto napětí sčítá s napětím uk-1, jež je udržováno na výstupu analogové paměti jako výsledek předchozího taktu převodu Tk-1. Součet napětí se dělí dvěma a uloží opět do analogové paměti. Vstupní n-bitové číslo se tedy převede na analogový signál postupně, a to celkem v n taktech. Převod začíná od bitu s nejnižší vahou. Pokud je analogová paměť před zahájením převodu vynulována, bude výstupní napětí po n krocích n

U o = U ref ∑ ai 2− i = DU ref

(7.47)

i =1

Zapojení lze upravit i pro převod bipolárního číslicového signálu. Taktování zajišťuje řídicí obvod s generátorem hodinových impulsů. Tento typ se velmi často vyrábí v technologii s přepínanými kapacitory, přičemž dělením náboje na polovinu paralelním spojením dvou stejných kapacitorů dosahujeme přesné dvojkové kvantování výstupního napětí. 7.5.1

Sériový DAC s vybíjením kapacitoru

Sériový DAC s vybíjením kapacitoru využívá exponenciální závislosti mezi impulzy v sériově vyjádřeném dvojkovém slově a exponenciálním tvarem vybíjecí křivky kapacitoru. Podle zjednodušeného schématu (Obr. 79) je kapacitor během první poloviny periody T/2 nabíjen ze zdroje konstantního proudu IC, pokud je však hodnota převáděného bitu rovna 1.

70


Obr. 79:

Sériový DAC s vybíjením kapacitoru

Protože kapacita C i proud IC jsou konstantní, bude také konstantní náboj dodaný do kapacitoru

Q = IC

T . 2

(7.48)

V průběhu doby T/2 napětí na kapacitoru lineárně narůstá a dosáhne hodnoty

U ref =

IC T . C 2

(7.49)

Během druhé poloviny periody se sepnutím s3 připojí paralelně k nabitému kapacitoru rezistor s odporem R a kapacitor se vybíjí. Pro jeho napětí platí

uC (t ) = U ref exp

−

t RC

(7.50)

.

Na konci první periody toto napětí bude

uC (T ) = U ref exp

−

T RC

(7.51)

.

Obecně tedy bude na konci k-té periody platit

uC (kT ) = U ref exp

−

kT RC

.

(7.52)

Zavede-li se náhrada 2r za exp, pak bude

uC (kT ) = U ref 2

−

krT RC

.

(7.53)

Zvolí se R a C tak, že RC = rT, bude

uC (kT ) = U ref 2− k .

(7.54)

Za dobu k period T, bude výstupní napětí UR na kapacitoru děleno číslem 2k. Na Obr. 80 je naznačen převod binárního čísla 00101011. K převodu bude potřeba 8 taktů T, přičemž převod zahájí počínaje nejméně významným bitem. Při každé převáděné hodnotě bitu 1 se bude kapacitor polovinu periody nabíjet proudem IC.


Obr. 80:

71

Příklad převodu dvojkového čísla 00101011

Běžná pracovní přesnost tohoto typu převodníku je 0,1 %, s dobou převodu přibližně 1 ms pro 10-bitový převodník DA. 7.5.2

Sériový převodník s analogovými vzorkovači

Sériový převodník s analogovými vzorkovači využívá rovněž metodu dělení napětí dvěma v jednotlivých taktech. Blokové schéma je naznačeno na Obr. 81.

Obr. 81:

Sériový převodník s analogovými vzorkovači

Činnost každého vzorkovače může být rozčleněna do dvou fází – vzorkování a pamatování. Při sepnutých spínačích s1 a s3 bude vzorkovač S/H1 vzorkovat a jeho výstupní napětí se ustálí na hodnotě (je-li přenášený bit 1) 1 U o1 = − (U ref + U o 2 ) . 2

(7.55)

Toto vzorkování je podmíněno koincidencí hodinových impulzů a synchronizačního signálu pc . sync (tedy vždy první polovina periody Ti až do signálu sync = 1). Ve druhé polovině periody Ti se přepne S/H1 do režimu pamatování a naopak S/H2 se sepnutím s4 převede do režimu vzorkování. Vzorkovač S/H2 má v režimu vzorkování přenos -1 a uloží do své analogové paměti napětí –Uo1 právě ukončené předchozí poloviny periody. Cyklickým

72


pochodem se tak v každé periodě dělí původní napětí na polovinu. Sériovým převodem se při každé 1 na pozici bitu přičítá celé Uref. Časové průběhy na Obr. 82 ilustrují převod 12-bitového čísla na výstupní napětí. Vstupní číslo 000000101011 se převádí v sériovém tvaru počínaje bitem LSB. Při převodu nejvyššího bitu je synchronizační signál sync = 1 a převedené napětí 12

U o 2 = U ref ∑ ai 2− i ,

(7.56)

i =1

se uloží do analogové paměti vzorkovače S/H3.

Obr. 82:

Časové průběhy pro převod 12-bitového čísla na výstupní napětí

7.5.3 Sériový cyklický DAC s kapacitory

Sériový cyklický DAC s kapacitory obsahuje jen dva přesné rezistory, tři paměťové kapacitory, dva OZ a napěťové spínače, jak je uvedeno na Obr. 83. Cyklický převodník je rychlejší než převodník se vzorkovači. Aktivace spínačů je symbolicky vyznačena přímou proměnnou pro aktivní 1 a invertovanou proměnnou pro aktivní 0.


Obr. 83:

73

Sériový cyklický DAC s kapacitory

Převáděné číslo je zpracováváno postupně od LSB, je-li bit = 1, spíná se s1 a na vstup převodníku se přivede Uref. Pro bit s hodnotou 0 se sepnutím s2 připojí 0 V. Ostatní spínače jsou řízeny přímými nebo invertovanými signály fc (hodinové pravoúhlé impulzy), T1 (identifikuje první takt) a T12 (identifikuje konec převodu). Bude-li 1 na pozici pouze nejnižšího bitu, bude napětí Uk = Uref /2 během T1, Uref /4 během T2 až Uref /4096 během T12. Tento proporcionální vztah mezi polohou převáděného bitu a výstupním napětím se uplatňuje u všech bitů. Příklad převodu čísla 000000101011 cyklickým převodníkem je uveden na Obr. 84. Tab. 2 popisuje stavy na kapacitorech při jednotlivých taktech.

Obr. 84:

Příklad převodu binárního čísla

74


Tab. 2:

7.5.4

Stavy na kapacitorech při převodu 12-bitového binárního čísla

Sériový DAC s vyrovnáním náboje

Sériový DAC s vyrovnáním náboje (Obr. 85) využívá principu předávání (vyrovnání) náboje mezi nabitým a vybitým kapacitorem po jejich paralelním spojení. Napětí na obou spojených kapacitorech bude stejné a budou-li obě kapacity také stejné tj. C1 a C2, budou stejné i oba náboje Q1 = Q2 a výsledné napětí bude přesně poloviční (Uref/2) proti napětí Uref původně plně nabitého kapacitoru. Vyrovnání náboje neproběhne ihned, ale s určitým zpožděním, které závisí na kapacitách C1, C2a na odporu Rs sepnutého propojovacího spínače. fc

&

Ti Xc fc

&

Xc

Uref Xc

s1 &

fc Ti

-

fc s3

Uo

+

s4

s2 C1

C2

Cs1

&

fc

Obr. 85:

Blokové zapojení sériového DAC s vyrovnáním náboje

Převodník podle Obr. 85 po sepnutí spínače s1 nabije C1na napětí Uref nebo po sepnutí spínače s2 kapacitor C1 vybije. Spínač s3 propojuje pravidelně v druhé periodě každého taktu kapacitory C1 a C2 k vyrovnání nábojů. Tab. 3 ukazuje příklad převodu čísla 000000101011. Tab. 3:

Příklad převodu čísla 000000101011


75

Kapacitor Cs1 je součástí výstupního vzorkovače s analogovou pamětí a slouží k uschování výsledného napětí po skončení převodu.

7.6 Nepřímé DAC Nepřímé převodníky DAC používají mezipřevod vstupní číslicové kombinace na jiný diskrétní signál, který je teprve převeden na výstupní analogový signál U(D). Tyto převodníky se klasifikují • vzorkováním periodických pilovitých kmitů (jedna z nejstarších metod), • podle druhu měronosné veličiny pomocného signálu se rozeznávají • nepřímé převodníky DA s mezipřevodem na poměr šířky a periody impulzů, • nepřímé převodníky DA s hustotou uniformních impulzů, • nepřímé převodníky DA s kmitočtem pravoúhlých kmitů. • s jiným typem mezipřevodu (magnetický modulátor, indukční dělič apod.). V číslicově řízených kalibračních normálech napětí se užívají zejména DAC s mezipřevodem na poměr šířky a periody impulzů (typicky 20-bitové převodníky). Na Obr. 86 je blokové schéma takového převodníku.

Obr. 86:

Princip převodníku DAC s mezipřevodem na šířku impulsu

Vstupním číslicovým signálem D = an-1…a0 je přednastaven vratný čítač a současně elektronický přepínač připojí na vstup filtru DP napětí UREF. Čítač potom odečítá impulsy z generátoru hodinových impulsů. Jakmile se výstup čítače dostane do stavu 00 … 00, impulsem podtečení se vynuluje klopný obvod RS tak, že se zastaví přísun impulsů do čítače a rozpojí se spínač referenčního napětí. Druhým čítačem je přitom souběžně čítána celá délka převodu. Po uběhnutí této doby TP převodu se obvod RS znovu nastaví, vratný čítač se naplní převáděným číslem a celý děj se opakuje. Na vstupu filtru je tedy pravoúhlý puls konstantní amplitudy UREF, jehož střída je určena vstupním číslem D. Na výstupu filtru DP bude k dispozici stejnosměrné napětí odpovídající střední hodnotě pulsu a tedy přímo úměrné převáděnému číslu D.

7.7 Shrnutí Převodníky DA konvertují vstupní číslicový údaj na analogový výstup. Základní parametry lze dělit na statické a dynamické. Mezi základní statické patří rozlišení, rychlost převodu nebo chyba zesílení a offsetu. K hlavním dynamickým patří SNR, ENOB nebo THD. V zásadě se převodníky DA dělí na paralelní a sériové. Paralelní DAC velmi často využívají rezistorovou síť R-2R nebo její modifikace. Tyto převodníky také pracují s využitím proudových zdrojů. Sériové často využívají kapacitory. Jejich realizace není tak náročná, neboť zapojení není obsáhlé jako u paralelních. Existují také DAC s funkčním průběhem.

76


Další malou kategorií jsou nepřímé převodníky DA, které nejprve převádějí vstupní číslo na pomocnou veličinu, která je následně převedena do podoby analogového výstupu. Velmi často jsou DAC součástí ADC jako dílčí pomocné bloky.


Kolik kvantovacích úrovní má převodník s rozlišením 12 bitů?

2.

Definujte pojem odstup signál-šum. Jak se z něj určí počet bitů převodníku?

3.

Uveďte příklady realizací paralelních převodníků.

4.

Jak bude vypadat převod 10-bitového čísla 0010111101 pro cyklický sériový převodník DA?

5.

Popište funkci převodníku DAC08.

6.

Jaké jsou 4 základní klasifikované převodníky DA?

8 PŘEVODNÍKY AD Cíle kapitoly: Prostudovat základní principy a typy převodníků AD. Uvést jejich nejdůležitější parametry.

8.1 Základní funkce ADC Analogově číslicový převod spojitého signálu představuje transformaci spojité funkce s(t), popisující vstupní signál na posloupnost čísel {Sn(tn)}, n = 0, 1, … vztažených k okamžikům tn = nTv. Většinou lze tento proces rozdělit do dvou samostatných operací • diskretizace – transformace spojité funkce na nespojitou s (t ) → {S (tn )} , (8.1) • kvantování – nalezení nejbližšího přístupného číselného ekvivalentu v dostupném rozlišení {S (tn )} → {Sn (tn )} . (8.2) Pokud se signál s(t) mění dostatečně pomalu, lze obě operace spojit v jedinou a realizovat ji přímo pomocí ADC. Doba převodu není při každém převodu stejná, ale kolísá o dobu neurčitosti. Neexistuje proto jednoznačné přiřazení mezi velikostí vzorku a okamžikem jeho polohy. Tento jev je definován jako aperturní neurčitost ta. Při rovnoměrné diskretizaci vlivem aperturní neurčitosti vzniká chyba hodnoty, jejíž velikost ∆s odpovídá změně signálu za dobu ta. Aperturní neurčitost vede k fluktuaci časového okamžiku odběru vzorku vzhledem k rovnoměrnému rozložení na časové ose. Důsledkem toho je porušení podmínek vzorkovacího teorému. Přesnou velikost aperturní chyby lze získat rozložením rovnice vstupního signálu v Taylorovu řadu s (t ) = s (tn ) + ta s´(tn ) +

ta2 tk s´´(tn ) + ... + a s k (tn ) . 2 k!

V prvním přiblížení lze aperturníchybu vyjádřit vztahem

(8.3)

Vzájemný převod analogových a digitálních signálů ∆sa (tn ) ≈ ta s´(tn ) ,

77 (8.4)

kde ta je aperturní doba, která v tomto případě představuje v prvním přiblížení dobu převodu převodníku AD. Obyčejně se pro odhad aperturní chyby používá harmonický signál u (t ) = U m sin ωt ,

(8.5)

pro nějž je maximální hodnota aperturní chyby

∆u a = ωta . Um

(8.6)

Je-li požadavek, aby pro m-bitový ADC s rozlišením na m bitů nebyla aperturní chyba větší než kvantovací krok, pak mezi kmitočtem ω signálu a aperturní dobou ta platí 1 = ωta . 2m

(8.7)

Výše popsanou funkci převodníku AD lze také zjednodušeně definovat jako převod vstupního napětí u(t) nebo proud i(t) na číslicový signál D podle vztahů

D= D=

u + ∆ku , U ref i I ref

(8.8)

+ ∆ki ,

kde

∆k u =

∆u , U ref

∆i ∆ki = , I ref

(8.9)

jsou kvantovací chyby převodníku. Tato chyba je nejvýše

∆ku =

u LSB , 2

i ∆ k i = LSB . 2

(8.10)

Každý analogově-digitální převod je charakterizován kvantováním analogového signálu v čase (vzorkováním), kvatováním referenčního signálu v amplitudě, kódováním a dekódováním číslicového signálu.

Rozlišovací schopnost převodníku AD je určena počtem úrovní, do kterého je rozdělen rozsah vstupního analogového signálu. Jelikož výstupní slovo převodníku vyjadřuje obvykle číslo v binárním kódu, je často rozlišovací schopnost vyjadřována počtem bitů výstupního slova. Sestává-li např. výstupní slovo z 10 bitů, pak vstupní rozsah je rozdělen na 1024 diskrétních úrovní. Rozlišovací schopnost je 1/2N, kde N je počet bitů výstupního slova. Vstupní analogový signál, který může nabývat libovolné úrovně v mezích vstupního rozsahu, je tedy kvantován do určitého počtu diskrétních úrovní (kvantovacích úrovní). Tímto procesem může vzniknout kvantovací chyba. Kvantovací chybu lze zmenšit pouze použitím

78


více diskrétních úrovní, tj. použitím více bitů výstupního slova, nebo přídavným následným zpracováním.

Ideální převodní charakteristika tříbitového převodníku AD je nakreslena na Obr. 87. Jelikož se snadno definují polohy přechodů z jedné výstupní úrovně do druhé, jsou chyby převodníku AD měřeny v jednotkách vstupních analogových veličin nebo v počtu uLSB, resp. iLSB. Přesnost převodníku je potom dána odchylkou skutečné převodní charakteristiky od ideální. Odchylka charakteristik může být vyvolána podobně jako u převodníku DA chybou způsobenou napěťovým posunem, chybou zisku nebo nelinearitou analogově digitálního převodu, případně nemonotónností. Statické parametry se tedy uvádějí podobně jako u převodníku DA. ADC lze dělit podle několika kritérií. Nejčastějším je podle četnosti převodu (conversion rate) nebo také vzorkovacího kmitočtu (sampling frequency) na • pomalé – Σ∆, integrační (s jednoduchou i dvojitou integrací), • středně rychlé – s postupnou aproximací (successive aproximation - SAR), cyklické (cyclic), řetězové (pipelined), • rychlé – paralelní (flash), řetězové.

Obr. 87:

Převodní charakteristika 3-bitového analogově digitálního převodníku

Dynamické vlastnosti se hodnotí podle doby převodu nebo přesněji rychlostí nebo četností převodů ADC. Často uváděná doba převodu je reciproká hodnota rychlosti převodu. U mnohých převodníků AD je doba převodu totožná s dobou vzorkování. Četnost nebo rychlost analogově digitálních převodů určuje největší počet možných převodů za jednotku času při zaručené přesnosti převodu. Chyba způsobená nenulovou dobou vzorkování vzniká v důsledku změny vstupního analogového signálu během vzorkování a vyjadřuje se rozdílem hodnot vstupní veličiny na začátku a na konci převodu. Tuto chybu lze podstatně zmenšit, použije-li se vzorkovací obvod s analogovou pamětí. Po odebrání vzorku během doby TS je hodnota tohoto vzorku udržována konstantní po celou dobu převodu TP = TH.


79

Typy analogově digitálních převodníků se označují podle způsobu zjištění číselného ekvivalentu vstupní analogové veličině.

N [bit]

V souvislosti se vzorkovacím kmitočtem je třeba uvést ještě jeden parametr, který je s ní svázán, a to rozlišovací schopnost. Jak je vidět z Obr. 88, je tato závislost dána nepřímou úměrou, tzn. u ADC s vysokou rozlišovací schopností není možné dosáhnout i vysokého vzorkovacího kmitočtu (četnosti převodu) a naopak. Hodnoty uvedené v Obr. 88 jsou typické pro současné technologie. Existují však převodníky, které mohou dosahovat i vyšších vzorkovacích kmitočtů (až jednotky GHz) s vysokou rozlišovací schopností (až 24 bitů).

20 Σ∆, integrační

18

postupná aproximace

16 14

cyklické, řetězové

12

řetězové, paralelní

10 8

fs [kS/s] 1

Obr. 88:

10

100

1000

10 000

100 000

Rozdělení ADC podle rozlišení v závisloti na četnosti převodu

V Tab. 4 jsou stručně shrnuty výhody a nedostatky základních typů ADC. Tab. 4:

Základní typy převodníků AD – výhody, nevýhody

typ převodníku

Σ∆

integrační

postupná aproximace

řetězové

paralelní (komparační)

výhody nevýhody vysoká rozlišovací schopnost až 24 bitů nízký vzorkovací kmitočet řádově stovky jednoduché obvodové řešení kHz nepotřebuje externí S/H obvod díky funkci převzorkování nepotřebuje antialiasingový filtr vysoká rozlišovací schopnost až 24 bitů nízký vzorkovací kmitočet řádově stovky kHz nutnost velkých kapacit v integrátoru nákladné na výrobu velmi dobrá rozlišovací schopnost až 20 vzorkovací kmitočet řádově jednotky bitů MHz malá plocha čipu – nízká spotřeba přesnost závislá na přesnosti interního DAC dobrá rozlišovací schopnost až 16 bitů přesnost převodu závisí na přesnosti vysoký vzorkovací kmitočet řádově prvních bloků, které řeší váhově stovky MHz nejdůležitější bity dosažení validního výsledku převodu ve nutnost časového sladění vzorku před velmi krátkém čase odesláním na výstup plocha čipu roste pouze lineárně s počtem bitů - nízká spotřeba nejvyšší vzorkovací kmitočet až GHz nízké rozlišení do 8 bitů při vyšším rozlišení velká plocha čipu vysoká spotřeba

V současnosti jsou i s ohledem na uvedené vlastnosti používány zejména dva typy převodníků. Pro aplikace, kde je zejména nutná maximální přesnost převodu (zpracování

80


audio signálu) jsou použity převodníky Σ∆ nebo s postupnou aproximací. V aplikacích vyžadujících naopak rychlý převod při dobrém rozlišení a nízkou spotřebu (zpracování obrazu, komunikace) se využívají řetězové převodníky.

8.2 Komparační převodníky AD Komparační převodníky AD (nebo také paralelní) se většinou liší podle způsobu použití. Využívají přímou komparaci kvantovaného měřeného a referenčního napětí. Mohou dosáhnout extrémně krátké doby převodu. Nevýhodou je velký počet komparátorů a složitost dekodéru, uplatňující se u vícebitových převodníků. Kompenzační převodníky ADC pracují na základě kompenzace měřeného napětí výstupním napětím řízeného převodníku DAC. Z hlediska způsobu generace kompenzačního napětí lze rozlišovat ještě kompenzační převodníky s přírůstky kompenzačního napětí shodné a odstupňované velikosti. Integrační převodníky ADC využívají řízené integrace měřeného a referenčního napětí, umožňují dosáhnout vysoké přesnosti převodu. Navíc mají filtrační účinek pro superponovaná střídavá rušivá napětí. Jejich nevýhodou je poměrně dlouhá doba převodu. Přímé převodníky ADC převádějí vstupní analogové napětí přímo na výstupní slovo. U nepřímých převodníků ADC je vstupní analogové napětí převedeno nejprve na jinou analogovou veličinu (např. čas, kmitočet) a teprve potom je tato pomocná analogová veličina převedena do číslicového tvaru. Komparační převodníky ADC srovnávají vstupní napětí s kvantovaným referenčním napětím. Hodnota D číslicového výstupního signálu je určena počtem odpovídajících kvant referenčního napětí. Komparace vstupního a referenčního napětí se může z časového hlediska uskutečnit současně nebo postupně. U paralelního typu (Obr. 89) je vstupní signál přiveden paralelně na řadu komparátorů. Na každý komparátor je rovněž připojena poměrná část referenčního napětí získaná na rezistorovém děliči zhotoveném z řady shodných rezistorů s odpory R. Pro každou možnou kvantovací hladinu existuje příslušná napěťová komparační úroveň. Komparační úrovně jsou v souladu s převodní charakteristikou na obr. xy voleny do středu intervalů mezi jednotky vstupního napětí. Proto například napětí u ∈(2,5; 3,5 V) se vyhodnotí aritmeticky správně jsou u = 3 V. Posun o polovinu kvantovacího bloku je docílen spodním rezistorem s odporem R/2 v rezistorové síti převodníku. Přivede-li se libovolné dovolené vstupní napětí, všechny komparátory srovnávají jeho hodnotu s kvantovacími hladinami. Tyto komparátory, jejichž referenční úroveň je menší než vstupní napětí, nastaví na svém výstupu úroveň logické jedničky, u ostatních komparátorů bude na jejich výstupech logická nula. Výstupy všech komparátorů jsou vedeny na dekodér, kde se získá paralelní výstupní kód. Tento dekodér pracuje jako převodník kódu m z N. Tento ADC je extrémně rychlý. Jeho rychlost je prakticky limitována jen rekreační dobou komparátorů a dekódovací logiky. Jeho složitost však exponenciálně roste s počtem bitů.


Obr. 89:

81

Zapojení paralelního komparačního převodníku AD

Příkladem použití tohoto principu može být 8-bitový převodník Motorola MC10319 (Obr. 90), který má 256 napěťových komparátorů, vnitřní 256-bitovou vyrovnávací paměť typu latch a pro vyloučení velkých chyb výstupního údaje vnitřní dekodér pro mezipřevod do Grayova kódu, z nějž pak vytváří výstupní 8-bitový binární údaj.

Obr. 90:

Příklad 8-bitového paralelního ADC – Motorola MC10319

82

FEKT Vysokého učení technického v Brně Vstupní napětí je srovnáváno s 256 hodnotami napěťových úrovní

0,5 1,5 255,5 (8.11) , VRB + (VRT − VRB ) ,..., VRB + (VRT − VRB ) . 256 256 256 V rámvi rozsahu VRT - VRB se jedná o úrovně 0,5uLSB, 1,5uLSB až 255,5uLSB. Převodník tedy aritmeticky správně zaokrouhluje a navíc komparátor číslo 256 generuje signál informující o překročení rozsahu. Referenční rezistorová síť je tvořena 255 rezistory se stejnými odpory 0,508 Ω a dvěma zakončovacími rezistory s polovičním odporem pro posun úrovní o 0,5uLSB. Vstupní napěťový rozsah je 1 až 2 V v mezích -2 až 2 V. Rychlost vzorkování umožňuje tento ADC provozovat i pro přímou digitalizaci videosignálu bez nutnosti použít obvod S/H.

VRB + (VRT − VRB )

Převodník má maximální chybu ± 0,5uLSB i při maximální rychlosti převodu. Při snížení této rychlosti na polovinu klesá maximální chyba na hodnotu ± 0,4uLSB jak je vidět z Obr. 91.

Obr. 91:

INL a DNL pro převodník MC10319

Paralelním propojením datových výstupů dvou 8-bitových převodníků MC10319 a využitím výstupů OR (překročení rozsahu) se sestaví 9-bitový převodník AD. Paralelní propojení datových výstupů je umožněno komplementárním buzením výstupních třístavových datových budičů. Řídicím signálem je OR spodního obvodu. Pro zapojení na Obr. 92 jsou vstupní rozsahy převodníků voleny tak, že VRB2 ≡ VRT1. První převodník převádí od VRB = -2 V do VRB2 = VRT1= 0 V a druhý od VRB2 = VRT1= 0 V do VRT2 = 2 V. Proto bude-li uVST v intervalu -2 V až 0, zůstává OR1 = 0 a je aktivován pouze třístavový budič spodního obvodu a na společném výstupu se objeví 8-bitový údaj spodního obvodu, devátý bit je 0.


Obr. 92:

83

Zapojení převodníku MC10319 v 9-bitový převodník AD

Vzroste-li vstupní napětí uVST do intervalu 0 až 2 V, ohlásí spodní převodník překročení rozsahu OR1 = 1. Tím se uzavře třístavový budič spodního převodníku, aktivuje budič horního obvodu bity D7 až D0 budou shodné s 8-bitovým údajem horního obvodu a nejvyšší bit D8 = OR1 = 1. Překročí-li vstupní napětí uVST hranici 2 V, nastaví se OR = 1. Rezistorový trimr Rp umožňuje vyrovnat případné neshody celkových odporů referenčních sítí obou převodníků. Pokud je naopak potřeba zvýšit četnost vzorkování, lze dva ADC MC10319 v režimu časového multiplexu s prokládáním dat dvou převodníků, pracujících samostatně se svojí maximální četností 25 MHz. Celková četnost je tedy až 50.106 digitalizovaných údajů za sekundu.

8.3 Řetězové ADC V zájmu zmenšení počtu komparátorů a dodržení velké rychlosti převodu byly vyvinuty řetězové převodníky AD (jinak také s postupnou komparací). Blokové schéma na Obr. 93 ukazuje způsob řešení tohoto typu převodníku. Typický řetězový ADC se skládá z několika stejných bloků (stupňů), které jsou kaskádně propojeny za sebou. Každý stupeň převodníku se skládá ze vstupního vzorkovacího obvodu, subADC a subDAC. Princip funkce je pro všechny stupně stejný. Vstupní signál je kvantován, pomocí subADC převeden do binární podoby a jako částečný výstup je poslán do bloku korekce. Mezitím je však opět pomocí subDAC převeden zpět do analogové podoby a odečten od původního vstupního signálu. Výsledné residuum ures, je pak ještě zesíleno a odesláno do dalšího stupně. První bloky tedy řeší nejvýznamnější bity (MSB) převodu, naopak nejméně významné bity řeší poslední blok, kterým je většinou jen několikabitový paralelní převodník.

84


Obr. 93:

Princip řetězového ADC

Funkce vzorkování, převodu DA, odečtení a zesílení je často realizována s využitím techniky SC pomocí tzv. násobicího převodníku MDAC (multiplying DAC), jak je zobrazeno na Obr. 94. Uvedený MDAC má rozlišení 1,5 bitu, což je nejčastěji používané rozlišení, a to z několika důvodů. Při tomto rozlišení je dosaženo maximální šířky pásma a při zesílení 2 uzavřené smyčky je malá kapacitní zátěž a velký faktor zpětné vazby. Při tomto rozlišení nedochází ani k degradaci celkové linearity převodu a SNR v důsledku nesymetrie komparátoru. Navíc čím vyšší je rozlišení na stupeň, tím větší je i spotřeba obvodu.

Obr. 94:

MDAC realizovaný technikou SC

Hodnota výstupního residua z MDAC je pak dána

Vzájemný převod analogových a digitálních signálů ⎧ CS ).u resx−1 − U r ⎪(1 + CF ⎪ ⎪ C u resx ⎨(1 + S ).u resx−1 CF ⎪ ⎪ CS ).u resx−1 + U r ⎪(1 + CF ⎩

pro u resx−1 > pro −

85

Ur 4

Ur U < u resx−1 < r 4 4

pro u resx−1 < −

.

(8.12)

Ur 4

K Obr. 94 je třeba dodat, že napětí ±Ur není referenční napětí a je vztahem U r = U ref + − U CM = U CM − U ref − ,

(8.13)

kde Uref+, Uref- je kladné resp. záporné referenční napětí a UCM je hodnota souhlasného napětí. Typická převodní charakteristika 1,5-bitového MDAC je uvedena na Obr. 95. “Zubovitý” charakter je způsoben rozhodovacím obvodem – subADC a subDAC.

Obr. 95:

Převodní charakteristika 1,5-bitového MDAC

Existuje množství modifikací MDAC, zejména s vyšším rozlišením. V porovnání s výše uvedeným však většinou trpí různými nedostatky. Mezi ně například patří snížení faktoru zpětné vazby, OZ potřebuje vyšší hodnotu vstupního klidového proudu (biasing), je nutné použít většího počtu komparátorů s vyšší přesností. Tyto nedostatky je pak nutné kompenzovat, čímž většinou narůstá složitost výsledného obvodu.

8.4 Kompenzační převodníky AD Kompenzační převodníky AD jsou zapojeny podle blokového schématu na Obr. 96. Pracují na principu kompenzace vstupního napětí uvst kompenzačním napětím uDAC generovaným převodníkem DAC, který je řízen řídicím obvodem. Analogově-digitální převod je ukončen, je-li rozdíl | uvst - uDAC | < uLSB .

(8.14)

Řídicí obvod je časován impulsy z generátoru hodinových impulsů a řízen napěťovým vyhodnocovacím komparátorem. Číslicový signál D se odebírá z výstupu řídicího obvodu v paralelním tvaru. Z výstupu komparátoru může být odebírán výsledek převodu v sériovém tvaru.

86


Obr. 96:

Blokové schéma kompenzačního převodníku AD

Podle způsobu funkce řídicího obvodu se rozlišují kompenzační převodníky AD s přírůstky napětí převodníku DA shodné velikosti (kompenzační převodníky) nebo odstupňované velikosti (převodníky s postupnou aproximací). u

20 15 10 uDAC( t )

5 0

5T

uVST ( t ) t

10T

uk H L

t Tp

a) b) Obr. 97: Časový průběh napětí v kompenzačním převodníku ADC a) pro velké vstupní napětí, b) pro malé vstupní napětí

Jako řídicí obvod stačí použít čítač, kompenzace vstupního napětí probíhá v souladu s Obr. 97 po kvantech uLSB. Z obrázku je patrná proměnná doba převodu TP, závisející na velikosti měřeného napětí. Převod je vždy ukončen změnou výstupního signálu komparátoru z logické nuly do jedničky. Právě v tuto dobu je údaj D na výstupu řídicího obvodu ekvivalentem měřeného napětí uVST . Je pochopitelné, že napětí uVST musí být po dobu měření TP konstantní. 8.4.1

Sledovací převodníky AD

Použitím o něco složitějších rozhodovacích obvodů a vratného čítače můžeme kompenzační převodník provozovat jako poměrně rychlý sledovací převodník AD - Obr. 98.


Obr. 98:

87

K principu činnosti sledovacího převodníku ADC

Podle časových průběhů na Obr. 98 je zřejmé, že při správné činnosti může být chyba kompenzačního napětí uDAC proti správné hodnotě uVST nejvýše ±uLSB. Přípustná strmost S vstupního napětí může být

S≤

u LSB , T

(8.15)

kde T označuje dobu trvání jednoho testovacího kroku převodníku (viz Obr. 98). Je-li strmost vstupního signálu větší než dovoluje nerovnost (8.15), dojde k odtržení kompenzačního napětí uDAC(t) od průběhu uVST (t). Potom je chyba větší než ±uLSB . Výhodou tohoto převodníku je mnohem větší rychlost převodu než u základního typu kompenzačního převodníku ADC. 8.4.2

Převodníky AD s postupnou aproximací

Kompenzační převodníky AD s postupnou aproximací obsahují řídicí obvod převodníku konstruovaný pro postupnou aproximaci (SAR) měřeného napětí uVST vhodně volenými volenými kroky rekonstrukčního napětí uDAC. Převodník tedy srovnává vstupní napětí postupně s napětími odpovídajícími jednotlivým vahám, nejvyšší váhou (MSB) počínaje a nejmenší (LSB) konče. V zapojení podle Obr. 99 se jako řídicí obvod používá posuvný registr.

Obr. 99:

Kompenzační ADC s postupnou aproximací

88


Převod se začíná v souladu s Obr. 100 a zápisem logické jedničky do posuvného registru na pozici nejvyššího bitu. Tato jednička se v dalších krocích posouvá po všech bitech n–bitového slova C. Tím se postupně přidávají jednotlivá váhová napětí a komparují se se vstupním napětím převodníku. Podle reakce komparátoru se na dané pozici bitu jednička i v dalších krocích ponechá (když uVST > uDAC) nebo se nahradí nulou (když bylo už uVST ≤ uDAC). Pro libovolně velké vstupní napětí z povoleného rozsahu uVST ∈ < 0; UM) probíhá převod v n–bitovém převodníku vždy právě v n taktech. Nezávislost doby TP na velikosti uVST dokumentují Obr. 100a), b). u

C=10000000 11000000 11100000 11110000 11101000 11101100 11101010 11101010

UN 2 UN 4 0

uDAC( t ) uVST ( t ) t

1 0 0 0 0 0 0 1 0 0 0

t

b) a) Obr. 100: Časový diagram převodu s postupnou aproximací a) pro velké uVST, b) pro malé uVST

Na Obr. 100a) je příklad převodu hodnoty napětí blízké maximu rozsahu převodníku. Počínaje MSB se postupně vytvořilo v n = 8 krocích ekvivalentní binární číslo 11101010. Doba celkového převodu je konstantní a podle Obr. 100 trvá

Tp = nT .

(8.16)

Na Obr. 100b) je pro názornost uveden grafický průběh ustalování rekonstrukčního napětí uDAC pro převod vstupního napětí uVST blízkého minimálnímu napětí rozsahu ADC. Princip je stále stejný, výsledkem je dvojkové číslo 00000010. Tento typ převodníku se vyrábí v hybridní i monolitické podobě, snadno se sestavuje z jednotlivých integrovaných bloků, popř. se velmi snadno sestaví kombinací mikropočítače, napěťového komparátoru a rekonstrukčního převodníku DA. Typickým představitelem 8-bitového hybridního SAR převodníku AD je převodník WSH570, jehož blokové schéma je na Obr. 101. Skládá se z převodníku MDAC08, aproximačního registru MHB1502, napěťového komparátoru MAC111 a samostatného monolitického KO 74123 ve funkci generátoru hodinových impulzů. Jako zdroj referenčního napětí je použit obvod MAC01, který produkuje přesné a teplotně stabilní napětí 10 V.


89

Obr. 101: Zapojení převodníku WSH570

Rezistorem R1 (trimovaný laserem) se nastavuje referenční proud Iref = 2 mA, takže převodník MDAC08 může podle přivedeného čísla D = B1B2…B8 generovat proud

D , 28

I = I ref

( 8.17 )

s krokem I LSB =

I ref 28

= 7,81 µA.

( 8.18 )

Proud I je srovnáván s proudem IVST, který je pomocí rezistorů R4 odvozen ze vstupního napětí, které se přivádí do vstupu Uin. Při digitalizaci vstupního napětí obojí polarity je nutno propojit vývody BIP OFF a COMP, čímž se do srovnávacího bodu na invertujícím vstupu komparátoru zavádí proud 1 mA, jímž se vstupní rozsah posune do oblastí napětí obojí polarity. Ve schématu jsou uvedeny dvě země – AG a DG, které musí být propojeny s centrální zemí systému. Nejčastěji se jako bod propojení obou zemí volí místo zpracování nejmenšího analogového signálu. Časovací obvod sestává z monostabilních klopných obvodů 74123. Doba kyvu MKO RT1 je Ta ≈ 76 ns a MKO RT2 je Ta ≈ 100 ns a hodinový kmitočet fhod ≈ 2 MHz. Autonomní obvod registru SAR MHB1502 je zapojen do režimu automatického znovuspuštění po skončení AD převodu. Pokud se použije vnitřní časovací obvod s MH74123, je nutno propojit CLK OUT se vstupem CLK IN. V rytmu hodinových impulzů probíhají jednotlivé takty počínaje binárním slovem 01…1. Po skočení každého taktu je k dispozici hodnota testovaného bitu v sériovém výstupu SER OUT. Po všech pracovních taktech pro 8-bitový AD převod jsou navíc data B1 až B8 platná i na paralelních výstupech, a to až do skončení následujícího převodu. Ukončení převodu signalizuje změna signálu STATUS na hodnotu 0. Tento převodník převádí vstupní napětí za dobu Tp ≈ 5 µs. Na Obr. 102 je příklad popsaného postupu převodu.

90


Obr. 102: Časování v převodníku WSH570 a příklad převodu dvojkového slova 8.4.3

ADC s postupnou aproximací a vyrovnáváním náboje

Tento převodník je tvořen soustavou kapacitorů s váhově odstupňovanými kapacitami C, 2C, 4C atd. Na Obr. 103 je příklad ukazující tento typ převodníku. V režimu vzorkování Obr. 103a) jsou horní elektrody kapacitorů připojeny na napětí UL = 0 V a spodní elektrody na měřené vstupní napětí Ux. V režimu vzorkování se kapacitory nabíjí na napětí rozdílu Ux a UL QS = 16C (U x − U L ) = 16CU x .

( 8.19 )

V režimu pamatování - Obr. 103b) se elektronické přepínače přepnou tak, že se horní elektrody odpojí od UL a naopak spodní elektrody se na UL připojí. Pro náboj nyní platí QH = (U L − U i )16C = −16CU i .

( 8.20 )

Protože nedošlo ke změně náboje, bude QS = QH a tedy 16CU x = −16CU i

→ U i = −U x .

( 8.21 )

V režimu postupné aproximace - Obr. 103c)se počínaje MSB kapacitory postupně přepínají z UL = 0 na UH. Výstupní signál komparátoru potom určí, zda v dalším kroku zůstane spodní elektroda připojena na UH nebo se vrátí do UL = 0. -

8C

4C

2C

1C

1C

UL

a)

b)

c) Obr. 103: Funkce převodníku s postupnou aproximací a vyrovnáváním náboje

+


91

Převod je zatížen chybou, která souvisí s polohou rozhodovacích hladin (0, uLSB, 2uLSB, 3uLSB atd.). Vliv kapacitoru s kapacitou 1C, který není přepínán, je zřejmý ze srovnání případu bez tohoto kapacitoru na Obr. 104a) a s ním jak je ukázáno na Obr. 104b). Přesto se rozhodovací úrovně neposouvají a je potřeba dalších úprav. -

2C

1C

1C

+

binární výstup

UL

11 10 01 00 UL

a)

1 2 UH

UH analogový vstup

b)

Obr. 104: Vliv kapacitoru 1C na chybu převodu

Zároveň ale existuje jednoduchá metoda jak posunout převodní charakteristiku do středů mezi rozhodovacími úrovněmi. Tento posun řeší pomocný kapacitor C/2, který posune převodní charakteristiku o uLSB/2 dolů, čímž se vhodně posouvá rozhodovací úroveň tak, že se bude při převodu digitalizovaná hodnota vstupního napětí správně aritmeticky zaokrouhlovat. Tato metoda je ilustrována na Obr. 105.

a) vzorkování

c) postupná aproximace Obr. 105: Metoda posunu převodní charakteristiky

b) pamatování

d)

92


ADC Motorola v mikropočítači MC68HC11 má poněkud složitější strukturu, pracuje však na popsaném principu. Váhová kapacitorová síť 8-bitového převodníku je rozdělena na dvě části (s C, 2C, 4C a 8C) podélným kapacitorem s kacitou 1,1C jak je naznačeno na Obr. 106.

Obr. 106: Zapojení převodníku AD v mikrokontroléru MC68HC11

Převod AD je v tomto případě dynamickým procesem, který musí být ukončen včas, aby nevznikaly chyby převodu vlivem ztrát náboje nedokonalostí dielektrika a nedokonalostí elektronických spínačů. Převodník v mikrokontroléru lze naprogramovat pro následný převod čtyř vstupních napětí ve čtyřech analogových kanálech.

Obr. 107: Časový diagram převodu u ADC v mikrokontroléru MC68HC11

Výrobce doporučuje podle přiloženého diagramu (Obr. 107), aby kmitočet hodinových impulzů neklesl pod 750 kHz, i když laboratorní testy prokázaly použitelný kmitočet až 10 kHz.

8.5 Integrační převodníky AD Integrační převodníky AD používají princip integrace vstupního napětí a mezipřevodu doby integrace na výstupní číslicový signál. Převodníky lze dělit na převodníky s mezipřevodem na kmitočet a s mezipřevodem na šířku impulsu. Základní stavební jednotkou těchto převodníků AD je přepínaný integrátor. 8.5.1

Integrační převodník AD s mezipřevodem na kmitočet

Tento převodník pracuje podle obecného zapojení uvedeného na Obr. 108. Vstupní napětí uVST je integrováno po dobu

Ti =

UR RC , uVST

(8.22)

za kterou výstupní napětí zesilovače dosáhne komparační úrovně U1 > 0. Potom komparátor KOMP. 1 překlopí a vyrobí proudový impuls o náboji


93

Q1 = - I . Tref = - CUref,

(8.23)

který sníží výstupní napětí zesilovače na nulu. Kmitočet f překlápění komparátoru určuje za předpokladu Tref → 0 hodnotu

f=

u 1 = VST . T1 U ref .RC

(8.24)

Číslicový signál odebíraný na výstupu n–bitového vratného čítače čítajícího po dobu TP převodu je

D=

TP u T = VST P = konst . uVST. Ti U ref .RC

(8.25)

vratný čítač

Pro vstupní napětí opačné polarity pracuje obdobně větev s druhým komparátorem. Poznamenejme, že u konkrétních realizací je nábojový zdroj tvořen monostabilním klopným obvodem, který po přesně definovanou dobu spíná analogový spínač, připojující referenční napětí k rezistoru, jímž pak protéká definovaný proud I podle rov. (8.23).

Obr. 108: Princip zapojení integračního převodníku ADC s mezipřevodem na kmitočet 8.5.2

Integrační převodník ADC s mezipřevodem na časový interval

Tento typ integračního převodníku existuje v několika variantách. Na Obr. 109 je uvedena jedna z nich. Jde o typ s dvojsklonnou integrací, který proti základnímu typu s jednosklonnou integrací má řadu výdod. Odstraňuje vliv nestability rezistoru a kapacitoru v integračním zesilovači a nestability kmitočtu z pomocného generátoru. Převodník v prvním kroku integruje vstupní napětí a ve druhém kroku referenční napětí. Příchodem startovacího impulsu na vstup S se klopný obvod KO1 na výstupu Q nastaví a sepne spínač S1. Integrátor integruje vstupní napětí uVST po dobu

T1 =

2n , f

(8.26)

určenou naplněním čítače s kapacitou 2n impulzy s kmitočtem f s pomocného generátoru, které procházejí přes otevřené hradlo H1. Na konci prvního kroku bude výstupní napětí integrátoru

ui (T1) = uVST

T1 . RC

(8.27)

94


Po naplnění čítače se jeho signálem přeplnění vynuluje klopný obvod KO1 a spínač S1 se rozpojí. Naopak se nastaví klopný obvod KO2, z jehož výstupu se ovládá spínač S2, který připojí na vstup integrátoru záporné referenční napětí Uref < 0. Čítač nyní čítá impulsy z generátoru přes otevřené hradlo H2. Integrátor integruje referenční napětí po dobu T2, danou dosažením nulové hodnoty výstupního napětí ui. Jakmile výstupní napětí integrátoru projde nulou, signalizuje tuto situaci komparátor a vynuluje klopný obvod KO2. Signálem z jeho výstupu se rozpojí spínač S2 a uzavře hradlo H2. Na výstupu čítače zůstane číslo D odpovídající době

T2 =

uVST T1 , U ref

( 8.28 )

neboť

uVST .

T2 T1 . = Uref . RC RC

( 8.29 )

Pro číslo D platí

D=

u fT2 = VST . n U ref 2

( 8.30 )

Vyskytuje-li se na vstupu převodníku kromě měřeného napětí uVST i periodické rušivé superponované napětí ur , potom je vhodné volit dobu T1 integrace jako násobek periody Tr rušivého napětí. Integrátor pak totiž toto napětí účinně potlačuje bez ohledu na jeho velikost. u1

S1sepnut přeplnění čítače průchod nulou

t u2

S2sepnut t doba převodu

T1

T2 t

ui

a)

b)

Obr. 109: K principu činnosti převodníku ADC s dvojsklonnou integrací

Přesnost převodu uvažovaného typu převodníku nezávisí na dlouhodobé stabilitě integračního rezistoru R a kapacitoru C. Při změně časové konstanty RC se pouze změní směrnice časových průběhů napětí ui , avšak doba T2 zůstane konstantní. Rychlost převodu s dvojsklonnou integrací můžeme zvýšit, rozdělíme-li časový interval integrace referenčního napětí na dva časové úseky, přičemž strmost výstupního napětí integrátoru je v prvním úseku integrace referenčního napětí větší než ve druhém - Obr. 109b).


95

Podstatu zkrácení doby převodu lze vysvětlit na blokovém schématu převodníku uvedeném na Obr. 110a). U tohoto převodníku, který se také nazývá převodník s trojskonnou integrací, je n –bitový čítač rozdělen na dvě stejné části, přičemž impulsy z generátoru mohou být podle potřeby přiváděny na vstup kterékoliv části. Na počátku převodu se vynuluje celý čítač a sepne spínač S1. Vstupní analogové napětí uVST je integrováno po určitou konstantní dobu T1, závislou na počtu hodinových impulsů potřebných pro naplnění druhé části čítače, přičemž každý hodinový impuls mění stav čítače o hodnotu 2n/2.

a)

b) Obr. 110: K principu činnosti převodníku ADC s trojsklonnou integrací

Jelikož pro naplnění celého čítače je potřeba N1 impulsů (v tom případě je také vyslán impuls přeplnění), je doba T1 určena vztahem

T1 = N1/(2n/2 . fH),

( 8.31 )

kde fH je opakovací kmitočet hodinových impulsu. V okamžiku, kdy dojde k přeplnění čítače je rozpojen spínač S1 a sepnut spínač S2. Na vstup integrátoru je připojeno napětí Uref, které má opačnou polaritu než uVST , takže výstupní napětí integrátoru se nyní zmenšuje. Po tuto dobu jsou hodinové impulsy opět přiváděny do druhé části čítače. Integrace napětí Uref probíhá až do doby, kdy se výstupní napětí integrátoru zmenší na hodnotu UP, která není kritická, avšak musí být větší než Uref . 2-n/2. V tomto okamžiku t = T1 + T2 se překlopí komparátor K1 a v důsledku toho se rozpojí spínač S2 a sepne spínač S3. Současně se řídicí obvody přepnou tak, že hodinové impulsy jsou přiváděny na vstup první části čítače. Nyní probíhá integrace napětí Uref . 2-n/2, a to tak dlouho, až výstupní napětí integrátoru dosáhne

96


nulové hodnoty. V tom okamžiku se překlopí komparátor K2 a převod se ukončí. Pro doby T2 a T3 platí následující vztahy

T2 =

N2 , 2 . fH

(8.32)

T3 =

N3 , fH

(8.33)

n/2

kde N2 a N3 jsou počty impulsů, které odpovídají stavům jednotlivých částí čítače po uplynutí doby T2, případně T3 . Na konce převodu platí pro výstupní napětí integrátoru vztah

1 ⎛1 u=⎜ uVST dt´ + RC ⎜⎝ ∫0 T

T1 +T2

∫

U ref dt +

T1 +T2 +Tš

∫

T1 +T2

T1

⎞ U ref .2− n / 2 dt ⎟ . ⎟ ⎠

(8.34)

Za předpokladu, že vstupní napětí je po dobu převodu konstantní, můžeme předcházející vztah upravit na tvar uVST T1 + UrefT2 +

U ref 2n / 2

T3 =0 .

( 8.35 )

Použijí-li se vztahy z předchozích rovnic, pak

uVST ⋅

U ref N3 N1 N2 − U ⋅ − ⋅ = 0. ref 2n / 2 f H 2n / 2 f H 2 n / 2 f H

( 8.36 )

Úpravou této rovnice se získá konečný vztah pro napětí uVST = −U ref

N 2 + N3 . N1

( 8.37 )

Pro srovnání doby převodu převodníků s dvojsklonnou a trojskolonnou integrací nechť platí u obou převodníků maximální vstupní napětí. Převodník s dvojsklonnou integrací načítá ND = 2.2n hodinových impulsů, zatímco převodník s trojsklonnou integrací načítá pouze NT = 3.2n/2 hodinových impulsů. Protože počet načítaných impulsů je přímo úměrný době převodu, platí

TD N D / f H 2.2 n 21+ n / 2 = = = , TT N T / f H 3.2 n / 2 3

( 8.38 )

kde TD je doba převodu převodníku s dvojsklonnou integrací a TT je doba převodu převodníku s trojsklonnou integrací. Uvažují-li se například oba převodníky s rozlišovací schopností 12 bitů, pak u převodníku s dvojsklonnou integrací je doba převodu přibližně čtyřicetkrát delší. Popsané převodníky s dvojí integrací patří mezi nejrozšířenější a nalezly uplatnění zejména při konstrukci číslicových voltmetrů. Jejich hlavní výhody jsou odolnost proti rušení a minimální potřeba přesných obvodových prvků.

8.6 Shrnutí Převodníky AD jsou podobně jako DAC charakterizovány pomocí statických a dynamických parametrů. V zásadě se dělí podle vztahu rozlišení vs. rychlost převodu,


97

přičemž mezi těmito parametry je nepřímá úměra. Nejvyšší rozlišení mají převodníky sigmadelta (24 bitů), ale mají velice nízkou rychlost převodu (maximálně kHz). Naopak rychlé převodníky jsou paralelní nebo řetězové (až GHz), které dosahují rozlišení 8 resp. až 14 bitů. K dalším typům převodníků patří integrační nebo převodníky s postupnou aproximací. Každý z uvedených typů ADC je vhodný na různé aplikace.


Proč je použití komparačních převodníků limitováno plochou na čipu či spotřebou?

2.

Vysvětlete princip paralelního převodníku.

3.

Jak vypadá zapojení MDAC pomocí techniky SC? Jaké je nejběžněji používané rozlišení jednho MDAC?

4.

Jak pracuje registr SAR v převodníku AD s postupnou aproximací?

5.

Jaký je rozdíl ve funkci integračního převodníku s dvojsklonnou a trojsklonnou integrací? Uveďte výhody a nevýhody obou zapojení.

6.

Jaký je vztah mezi SNR a ENOB?

9 PŘEVODNÍKY SIGMA-DELTA Cíle kapitoly: Prostudovat základní principy a struktury převodníků sigma-delta. Uvést jejich nejdůležitější parametry.

Pro velmi rychlé vícebitové převodníky je potřeba paralelních komparátorů. Jejich počet je tedy funkcí počtu bitů N a roste exponenciálně podle 2N-1. Takovéto převodníky se obvykle vyrábějí s rozlišením do 10 bitů. Převodníky sigma-delta patří mezi přesné vícebitové převodníky. Tento převodník má sice velkou kvantovací chybu, ale ta je převzorkováním, tvarováním šumu a decimačním filtrem eliminována. Základní koncepce převodníků sigma-delta • převzorkování měřeného signálu (oversampling) s převzorkovacím koeficientem K, • tvarování šumového signálu za účelem dalšího potlačení (noise-shaping) a zvýšení SNR a tím i zvýšení počtu bitů, • číslicová filtrace (digital filtering), • decimace.

9.1 Blokové schéma modulátoru sigma-delta Blokové schéma lineárního modelu modulátoru sigma-delta je zobrazeno na Obr. 111.

98


Obr. 111: Blokové schéma lineárního modelu modulátoru sigma-delta

Blok H(z) je integrátor, který se chová jako diskrétní filtr. Kvantovací obvod generuje digitální výstup y[k], který je tvořen součtem výstupu integrátoru yh[k] a kvantovací chyby eq[k]. Diskrétní filtr, který je vidět na Obr. 111, je obtížné analyzovat díky nelineárnímu chování kvantovacího obvodu. Jednou z metod, jak dosáhnout použitelné výsledky, je nahrazení skutečného kvantovacího obvodu jeho lineárním modelem, jak je vidět na Obr. 111. Tato linearizace je použita k vysvětlení funkce modulátoru sigma-delta. Použitím Z-transformace je označen vstup, kvantovací šum a výstup jako X(z), EQ(z) a Y(z). Nyní je možné vyjádřit signálovou přenosovou funkci (STF) a šumovou přenosovou funkci (NTF).

STF ( z ) =

Y ( z) X ( z) E

=

Q ( z )=0

NTF ( z ) =

Y ( z) EQ ( z )

H ( z) , 1+ H ( z)

= X ( z )=0

1 . 1+ H ( z )

(9.1)

(9.2)

Jestliže je integrátor zvolen tak, že má mít vysoký zisk ve zpracovávaném pásmu fB a malý zisk mimo zpracovávané pásmo fB, pak se STF blíží 1 ve zpracovávaném pásmu. Mimo zpracovávané pásmo se STF blíží 0. Na druhou stranu, zisk NTF se blíží 0 ve zpracovávaném pásmu a 1 se blíží mimo zpracovávané pásmo. Proto je spektrum výstupního signálu y[k] aproximačně rovno spektru vstupního signálu x[k] a šum je obsažen mimo zpracovávané pásmo. Tomuto efektu, kdy se šum přesouvá mimo zpracovávané pásmo, se říká tvarování šumu.

Obr. 112: Diskrétní model integrátoru

Na Obr. 112 je zobrazen diskrétní model integrátoru. Modulátor sigma-delta s jedním integrátorem je popisován jako modulátor sigma-delta prvního řádu. Zvyšováním řádu dochází k problému nestability modulátoru sigma-delta. Lineární model nemůže předpovídat,


99

zda bude modulátor stabilní. V lineárním modelu je kvantovací obvod nahrazován jako konstantní zisk GQ, který je vyjádřen jako GQ [k ] =

y[k ] yh [ k ]

(9.3)

Díky tomu nemůže být určeno, zda póly reálného systému jsou uvnitř jednotkové kružnice (kritérium stability). U reálného kvantovacího obvodu je zisk proměnný. Přesnost lineárního modelu se zvyšuje se zvyšujícím se rozlišení kvantovacího obvodu. Avšak jediná cesta jak dokázat, že je modulátor sigma-delta stabilní, je použití počítačové simulace. Při návrhu modulátoru sigma-delta se volí optimální volbou mezi poměrem převzorkování (OSR), rozlišením kvantovacího obvodu N a řádem modulátoru sigma-delta k. Není to však jednoduchá záležitost, protože řešení závisí na několika důležitých parametrech a tím je požadované rozlišení, velikost zpracovávaného pásma a celková spotřeba. Je nutné zmínit ještě jeden velice důležitý problém. Na Obr. 111 byl ve zpětné vazbě vypuštěn převodník DA. Ve skutečnosti musí být výstup y[k] převeden na analogovou informaci před odečtením s vstupním signálem x[k]. Pokud není převodník DA lineární, je silně snižován dynamický rozsah celého systému. Modulátory sigma-delta s 1-bitovým kvantovacím obvodem tento problém nemají, protože potřebují převodník DA pouze se dvěmi hladinami. Převodník DA se dvěma hladinami je ve skutečnosti lineární, protože digitální veličina je vždy převedena na jednu nebo druhou analogovou informaci. Bohužel s 1-bitový kvantovacím obvodem dosahuje modulátor sigma-delta nízkého dynamického rozsahu.

9.2 Metody potlačení kvantovacího šumu Předpokladá se, že je vstupní signál N-bitového převodníku AD vzorkován s kmitočtem fs = 2fB, kde fB je maximální zpracovávané kmitočtové pásmo vstupního signálu. Na vstup převodníku AD je přiveden vstupní sinusový signál o kmitočtu fin. Na Obr. 113 je zobrazeno spektrum vstupního signálu v kmitočtové oblasti.

Obr. 113: Spektrum vstupního signálu

Kvadratickou odchylku kvantovací chyby lze vyjádřit jako 2 = erms

1 ∆

∆ 2

2 ∫ ε dε =

∆ − 2

∆2 , 12

(9.4)

kde ∆ je kvantovací úroveň. Spektrální hustota kvantovacího šumu je pak vyjádřena jako

100

FEKT Vysokého učení technického v Brně 2 erms ∆ 1 = = N fs 12 f B 2 − 1 12 f B 2

ρ( f )=

(

)

(9.5)

kde fB je maximální kmitočtové pásmo zpracovávaného signálu, N je počet bitů kvantovacího obvodu. Spektrum digitálního signálu je zobrazeno na Obr. 114. Pozice vstupního sinusového signálu je zachována a hladina energie kvantovacího šumu je zvýšena v důsledku kvantovací chyby.

(

1 2 − 1 12 f B N

)

Obr. 114: Spektrum N-bitového kvantovacího signálu

První způsob potlačení energie kvantovacího šumu je zvýšení rozlišení kvantovacího obvodu. Bude-li použit M-bitový (M > N) kvantovací obvod, zmenší se velikost kvantovacího úroveň ∆ a hladina energie kvantovacího šumu, jak je zobrazeno na Obr. 115.

(

1 2 − 1 12 f B M

)

Obr. 115: Spektrum M-bitového kvantovacího signálu

Druhým způsobem redukce energie kvantovacího šumu je použití převzorkování, aniž by muselo být zvyšováno rozlišení kvantovacího obvodu. Koeficient převzorkování OSR je vyjádřen jako OSR =

fs . 2 fB

(9.6)

Spektrální hustota kvantovacího šumu je pak vyjádřena jako 2 erms ∆ 1 . = = N fs 12 f B OSR 2 − 1 12 f B OSR 2

ρ( f )=

(

)

(9.7)

Energie kvantovacího šumu ve zpracovávaném pásmu fB je dána Pinband =

fB

2 ∫ ρ ( f ) df = 0

e2 fB ∆2 ∆2 = = rms . 12 f B ⋅ OSR 12 ⋅ OSR OSR

(9.8)


101

Rovnice (9.8) určuje, že každé zdvojnásobení vzorkovacího kmitočtu zmenšuje kvantovaní šum ve zpracovávaném pásmu o 3 dB. Na Obr. 116 je zobrazena energie kvantovacího šumu převzorkovaného signálu

(

1 2 − 1 12 f B OSR

)

N

Obr. 116: Spektrum převzorkoveného signálu

Tvarování šumu patří u modulátorů sigma-delta k důležitým krokům. Modulátor s tvarováním šumu pracuje tak, že posouvá spektrum hustoty energie k vyšším kmitočtům. Na Obr. 117 je znázorněn princip tvarování šumu u modulátoru sigma-delta.

Obr. 117: Tvarování šumu modulátoru sigma-delta

Kvantovací šum je tvarován díky NTF. Základní tvar šumové přenosové funkce je NTF ( z ) = (1 − z −1 ) k ,

(9.9)

kde k představuje řád modulátoru. Kmitočtová odezva každé NTF je dána jako k

⎡ ⎛ f ⎞⎤ NTF ( f ) = ⎢ 2sin ⎜ π ⎟ ⎥ . ⎢⎣ ⎝ f s ⎠ ⎥⎦

(9.10)

Každým zvýšením řádu se podstatně sníží šum a lze tedy zvýšit rozlišovací schopnost převodníku. Na druhou stranu dva a více integrátorů ve zpětně vazbě zvyšují nebezpečí vzniku oscilací. Pro zajištění stability je proto část signálu zpětné vazby přiváděna na vstupy všech integrátorů v kaskádě. Energie šumu ve zpracovávaném pásmu je vyjádřena jako

Pinband =

fB

fB

∫ ρ ( f ) NTF ( f ) df = ∫ 2

0

2

0

∆2 6 fs

2k

⎡ ⎛ f ⎞⎤ 2sin ⎢ ⎜ π ⎟ ⎥ df , ⎢⎣ ⎝ f s ⎠ ⎥⎦

(9.11)

102

FEKT Vysokého učení technického v Brně ⎛ f ⎞ f . f B a sin ⎜ π ⎟ ≈ π fs ⎝ fs ⎠

kde f s

Energie šumu ve zpracovávaném pásmu je pak dána vztahem

Pinband

∆2 π 2k ⎛ 2 f B ⎞ ≈ ⎜ ⎟ 12 ( 2k + 1) ⎝ f s ⎠

2 k +1

=e

2 rms

π 2k

1 . 2k + 1 OSR 2 k +1

(9.12)

Pokud se porovná rov. (9.12) s rov. (9.8), kde byl vstupní signál pouze převzorkován bez použití tvarování šumu, tak došlo k výrazné redukci energie kvantovacího šumu ve zpracovávaném pásmu. Z rov. (9.12) je také možné vidět vliv řádu modulátoru na energii šumu, pokud je zvolen poměr převzorkování OSR = 1. Pak je energie šumu vyjádřena jako

Pinband

∆2 π 2k ⎛ 2 f B ⎞ ≈ ⎜ ⎟ 12 ( 2k + 1) ⎝ f s ⎠

2 k +1 2 = erms

π 2k 2k + 1

2 > erms

(9.13)

Nyní je možné vyjádřit maximální dosažitelné SNR (signal-to-noise ratio) pro ideální sigma-delta modulátor. Předpokládá se, že vstupní sinusový signál bude normalizovaný v rozsahu <-1;1>. Maximální energie vstupního signálu je pak 2

⎛ 2 ⎞ 1 PS = ⎜⎜ ⋅1⎟⎟ = 2 ⎝ 2 ⎠

(9.14)

Pro M-bitový kvantovací obvod je kvantovací úroveň vyjádřena jako ∆=

(

2 2 −1

)

M

(9.15)

Potom SNR je vyjádřeno jako SNR =

Ps Pinband

=

1/ 2

π 4 1 2 (2 − 1) 12 (2k + 1) OSR 2 k +1 2k

(

)

m 3 2 −1 = ( 2k + 1) OSR 2 k +1 2 π 2k

(9.16)

m

Z rov. (9.16) je vidět, pokud bude kvantovací obvod 1-bitový, tak vysoké SNR je možné získat vhodnou kombinací velikosti poměru převzorkování OSR a zvoleným řádem modulátoru sigma-delta. Nicméně skutečný SNR může být značně menší než je teoretická hodnota z rovnice (9.16) a to díky těmto faktorům • neideální obvodová řešení, která znehodnocují NTF, • s přibývajícím řádem modulátoru jsou velké požadavky na stabilitu celého systému, proto se do obvodové struktury přidávají další póly navíc, které změní výslednou NTF.


103

9.3 Architektury modulátorů sigma-delta 9.3.1

Modulátory sigma-delta prvního řádu

Na Obr. 118 je zobrazen modulátor sigma-delta prvního řádu.

∫

Obr. 118: Modulátor sigma-delta prvního řádu

Na výstupu modulátoru sigma-delta je výstupní posloupnost bitů (bitstream). Bitstream je 1-bitový signál. Digitální 1 představuje nejvyšší možnou výstupní hodnotu a 0 představuje nejnižší možnou výstupní hodnotu. Kvantovací chyba v každém kroku je velká, protože je použit kvantovací obvod pouze se dvěma úrovněmi, průměruje kvantovaný signál, a proto se výstup modulátoru shoduje se analogovým vstupem. Tato střední hodnota je vypočítána decimačním filtrem, který následuje za modulátorem. Časová řada na výstupu integrátoru roste a klesá podle hodnoty zpětné vazby DAC. 1-bitový výstup z ADC je tvořen posloupností jedniček a nul, která modulováním šířky a periody pulsu reprezentuje vstupní analogovou hodnotu. Rozlišení modulátoru se zvyšuje s růstem počtu průměrovaných vzorků. To odpovídá růstu OSR. Na druhou stranu se snižuje šířka zpracovávaného pásma, a proto se musí volit kompromis mezi rozlišením a časem. Na Obr. 119 je možné vidět časové průběhy modulátoru sigma-delta prvního řádu v jednotlivých uzlech podle Obr. 118. Poměr převzorkování OSR byl nastaven na 128. Na Obr. 119a) je vidět vstupní sinusový signál in o maximálním kmitočtu. Na Obr. 119b) je zobrazen výstup diff z diferenčního členu. Na Obr. 119c) je zobrazen výstup integrátoru out_int. Obr. 119d) znázorňuje výstupní bitstream out modulátoru sigma-delta prvního řádu.

104


a)

b)

c)

d) Obr. 119: Časové průběhy modulátoru sigma-delta prvního řádu 9.3.2 Modulátory sigma-delta vyššího řádu

Počet integrátorů v přímé větvi lze obecně libovolně zvyšovat, ale narůstají tím problémy se stabilitou obvodu. Na případu jednoduché soustavy se zpětnou vazbou s více integrátory v přímé větvi si lze představit zdroj těchto problémů. Nestabilita modulátoru vyššího řádu nastane, pokud dojde k přetížení kvantovacího obvodu. Nestabilita nastává, když


105

je vstup kvantovacího obvodu vybuzen vstupním signálem s vysokou amplitudou a nízkým kmitočtem. Na Obr. 120 jsou zobrazeny struktury modulátorů vyšších řádů, struktura CIDF (Cascaded Integrators with Distributed Feedback), CIDIDF (Cascaded Integrators with Distributed Input and Distributed Feedback), CIDIFF (Cascaded Integrators with Distributed Input and summed Feed-Forward).

a)

b)

c) Obr. 120: Struktury modulátorů sigma-delta třetího řádu: a) CIDF, b) CIDIDF, c) CIDIFF

Ve struktuře modulátoru sigma-delta jsou často používány integrátory se spínanými kapacitory a to ze dvou důvodů. Za prvé, přesnost koeficientů je určena poměrem kapacitorů, které je možné dosáhnout v technologii MOS s velkou přesností. Za druhé, hodnoty koeficientů nejsou závislé na vzorkovacím poměru, který je možný potom jednoduše změnit.

106 9.3.3

FEKT Vysokého učení technického v Brně Modulátory sigma-delta typu MASH

U převodníků sigma-delta vyšších řádů byl velký problém se zajištěním stability celé soustavy. Řešením je paralelní zapojení jednoduchých modulátorů sigma-delta označována jako převodník sigma-delta typu MASH (Multi Stage Noise Shaper). Na Obr. 121 je znázorněno zapojení MASH převodníku prvního řádu.

u x (t )

+

v1 (k TS )

∫

.

∑

TS

K1 Ts

d ( t)

−

K1 =

F1

y1 (k TS )

e1 (t )

1 RC

u zv1 (kTS )

+

−

∑

x1 (t )

∑

y (k TS )

+

z (t )

Te = M .Ts

y (m.Te )

TS

+ .

∑

∫

−

K2 =

1 RC

v2 (k Ts)

F2

y 2 (k TS )

e2 (t )

u zv 2 ( kTS )

Obr. 121: Modulátor sigma-delta typu MASH

Při podrobnější analýze schématu je vidět, že vstup druhého modulátoru zpracovává rozdíl signálu integrátoru x1(t) první smyčky a výstupního 1-bitového převodníku DA, jehož výstupní signál je během jednoho vzorku konstantní. Rozdílem proti modulátorům vyššího řádu je, že každá větev vyžaduje na svém výstupu zapojení bloku doplňkového digitálního zpracování F1, F2 z (t ) = z (kTS ) = x1 (kTS ) − V1 (kTS ) = x1 (kTS ) − [V1 (kTS )].U M = −e1 (kTS )

(9.17)

Tento signál je citlivější na vyšší kmitočtové složky vstupního signálu, neboť výstup x1(kTS) z integrátoru má svou setrvačnost, zatímco signál zpětné vazby V1(kTs) se snaží každou odchylku vstupního signálu okamžitě kompenzovat. Jednobitový převod AD (čili komparace) je matematicky vyjádřen operací zaokrouhlení na celé číslo ±1. Současně se tímto paralelním zapojením zeslabí potenciální problémy se stabilitou. Komparátor nereaguje, dokud vstupní signál nepřekročí nulovou úroveň. Díky tomu je smyčka zpětné vazby do té doby „rozpojená“. Z výrazu (9.17) je též vidět, že vstupem do druhého stupně je kvantovací napětí prvního stupně.

9.4 Charakteristika kvantovacího obvodu Kvantovací obvod s rozlišením N bitů převádí vstupní analogový signál na digitální informaci 1 z 2N. V případě 1-bitového kvantovacího obvodu, který je v architektuře modulátoru sigma-


107

delta představován jako komparátor, je vstupní analogový signál transformován pouze do dvou kvantovacích úrovní. Převodní charakteristika kvantovacího obvodu určuje, jak je vstupní informace převáděna na digitální kombinaci. Na Obr. 122 je zobrazena typická charakteristika 3-bitového kvantovacího obvodu.

Obr. 122: Typická převodní charakteristika 3-bitového kvantovacího obvodu

Analogový ekvivalent mezi dvěma výstupními digitálními úrovněmi se nazývá kvantovací krok ∆. Kvantovací chyba ∆ je dána vztahem ∆=

r

out N

2 −1

.

(9.18)

Krok mezi vstupními analogovými hodnotami je dán vztahem X LSB =

rin . 2 −1 N

(9.19)

Kvantovací chyba ε je definována jako rozdíl mezi kvantovaným vstupem a ekvivalentním analogovým kvantovacím výstupem. Na Obr. 123 je zobrazena kvantovací chyba korespondující s převodní charakteristikou na Obr. 122. Pokud nedojde k přetížení kvantovacího obvodu, tak kvantovací chyba nachází v intervalu –∆/2 ~ ∆/2.

Obr. 123: Kvantovací chyba 3-bitového kvantovacího obvodu

Za určitých podmínek může být kvantovací chyba modelována jako bílý šum. Ačkoli v praxi tyto podmínky vždy nenastanou, tak použití bílého šumu dává dostatečně přesnou představu o jeho chování. Při použití bílého šumu má kvantovací chyba tento charakter

108

FEKT Vysokého učení technického v Brně • •

9.4.1

amplituda kvantovací chyby je rovnoměrně rozdělena v rozsahu –∆/2 ~ ∆/2, spektrum kvantovací chyby je rovnoměrně rozděleno v rozsahu 0 ~ fs/2.

Energie kvantovací chyby

Energie kvantovací chyby je definována jako ∞ 2 rms

e

=

∫ ρ ( x )ε ( x ) dx , 2

(9.20)

−∞

kde ρ(x) je rozložení vstupu kvantovacího obvodu. Kvantovací chyba ε je periodická funkce vstupu x, pokud není kvantovací obvod přetížen. Energie kvantovací chyby není ve vztahu k jejímu rozložení. Za předpokladu, že počet kvantovacích hladin je dostatečně velký (pro n-bitový kvantovací obvod je to 2N) a kvantovací krok ∆ je dostatečně malý. V omezeném rozsahu x ∈ i∆ ÷ ( i + 1) ∆ může být hustota pravděpodobnosti ρ(x) aproximována jako konstanta ρi , kde i ∈ ⎡⎣ −2k −1 , 2k −1 − 1⎤⎦ . Toto je zobrazeno na Obr. 124.

Obr. 124: Aproximace rozložení vstupního signálu kvantovacího obvodu

Potom lze napsat ∞ 2 rms

e

=

2k −1 −1 ∆

2k −1 −1 ∆

∫ ρ ( x )ε ( x ) dx = ∑ ∫ ρ ( x + i∆ )ε ( x + i∆ ) dx = ∑ ∫ ρ ( x + i∆ )ε ( x ) dx 2

−2

−∞

k −1

2

−2

0

k −1

0

⎛ ⎞ ⎛∆ 1 ⎛∆ 1 ⎡ ∆ ∆ ∆3 ⎤ ∆ 2 ⎞ ⎞ = ⎜ ∑ ρi ⎟ ⋅ ∫ ⎜ − x ⎟ dx = ∫ ⎜ − x ⎟ dx = ⎢ − + ⎥= ∆0⎝ 2 ∆⎣ 4 2 3 ⎦ 12 ⎠ ⎠ ⎝ −2k −1 ⎠ 0 ⎝ 2 2k −1 −1

9.4.2

∆

2

∆

2

3

3

2

(9.21)

Zesílení kvantovacího obvodu

1-bitový kvantovací obvod nemá definován fixní zesílení a může mít libovolnou hodnotu. Vícebitový kvantovací obvod má definován fixní zesílení. U kvantovacího obvodu se uvádí lineární zesílení, které je dáno vztahem

2n rout ∆ Gkv = = . X LSB 2n − 1 rin 9.4.3

Chyby kvantovacího obvodu

Tento problém byl již osvětlen v dřívějších kapitolách.

(9.22)


109

9.5 Decimační filtr Na Obr. 125 je zobrazen základní systém převodníku sigma-delta.

Obr. 125: Základní systém převodníku sigma-delta

V tradičních ADC pracující s Nyquistovým kmitočtem je kvantovací šum rozložen přes celé zpracovávané pásmo. Převodníky sigma-delta pracují s pracovním kmitočtem několikanásobně vyšším než je Nyquistův kmitočet a kvantovací šum je rozložen do frekvenční oblasti přesahující rozsah zpracovávaného pásma.

Obr. 126: Vliv převzorkování a řadu na spektrum modulátoru sigma-delta

Díky filtraci výstupu modulátoru jsou tyto vysokofrekvenční složky odstraněny. Se vzrůstajícím řádem modulátoru dochází ke tvarování šumu, tak že kmitočtové spektrum je přesouváno do vyšších harmonických složek. Tento princip je možné vidět na Obr. 126. Funkcí decimačního filtru je odstranit šum z vyšších harmonických složek tak, aby nedošlo ke ztrátě signálu ve zpracovávaném pásmu. Další funkcí decimačního filtru je redukovat převzorkovaný výstupní signál modulátoru sigma-delta na signál s Nyquistovým kmitočtem. Návrh decimačního filtru závisí na digitálních koeficientech. Na Obr. 127 je zobrazena kmitočtová charakteristika decimačního filtru.

110


Obr. 127: Kmitočtová charakteristika decimačního filtru

Kmitočet Fstop je kmitočet, kdy dojde k zeslabení signálu na hodnotu Astop. Fs . (9.23) 2 ⋅ OSR • Astop – je nutné zeslabit signál na hladinu nejméně kvantovacího šumu. • Fpass – kmitočet zpracovávaného pásma, který má být převeden. • δp – maximální zvlnění, které může být ve zpracovávaném pásmu. Návrh decimačního filtru je ve většině případu kombinací CIC (kaskádně integrovaný comb filtr) a FIR (filtr s konečnou odezvou) filtr. Fstop =

9.5.1

Návrh CIC filtru

CIC filtry se odvíjejí se struktury rekurzivního filtru s kumulativními součty, který je použitelnou formou nerekurzivního filtru s klouzavým průměrem. Na Obr. 128 je zobrazen filtr s klouzavým průměrem.

Obr. 128: Filtr s klouzavým průměrem

Výstup tohoto filtru s decimačním faktorem D se dá vyjádřit jako

Vzájemný převod analogových a digitálních signálů ⎡ x(n) + x(n − 1) ⎤ ⎢ ⎥ 1 ⎢ + x(n − 2) ⎥. y ( n) = D ⎢ + x(n − 3) + ... ⎥ ⎢ ⎥ ⎣ + x(n − D + 1) ⎦

111

(9.24)

Rovnice (9.24) vyjádřena v Z-transformaci vypadá takto ⎡ X ( z ) + X ( z ) z −1 ⎤ ⎢ ⎥ −2 1 ⎢+ X ( z) z ⎥. Y ( z) = ⎢ −3 D + X ( z ) z + ... ⎥ ⎢ ⎥ ⎢⎣ + X ( z ) z − D +1 ⎥⎦

(9.25)

Přenosová funkce je vyjádřena jako H ( z) =

Y ( z) 1 1 D −1 = ⎡⎣1 + z −1 + z −2 + ... + z − D +1 ⎤⎦ = ∑ z − n . X ( z) D D n =0

(9.26)

Dalším krokem k vysvětlení funkce CIC filtru je představení rekurzivního filtru s kumulovaným součtem jako ekvivalenci nerekurzivního filtru s klouzavým průměrem. Tento filtr je zobrazen na Obr. 129.

Obr. 129: Rekurzivní filtr s kumulovaným součtem

Z obrázku je vidět, že aktuální vzorek x(n) jde do součtového členu, kde je odečten nejstarší vzorek x(n-D) od předcházejícího výstupního průměru y(n-1). Filtr se nazývá rekurzivním, protože obsahuje zpětnou vazbu. Každý výstupní vzorek je ponechán a použit pro výpočet následujícího výstupního vzorku. Rekurzivní filtr s kumulovaným součtem je vyjádřen jako y (n) =

1 [ x(n) − x(n − D)] + y(n − 1) . D

(9.27)

V Z-transformaci je přenosová funkce H(z) vyjádřena jako 1 1− z−D . H ( z) = D 1 − z −1

(9.28)

Rekurzivní filtr s kumulovaným součtem má výhodu oproti filtru s klouzavým průměrem v tom, že obsahuje pouze jeden součet a jeden odečet bez ohledu na velikosti

112


zpoždění D. Tato výhoda dělá z filtru s kumulovaným součtem atraktivní zapojení v mnoha aplikacích. Pokud se bude hledět na časovou řadu zpoždění a změna měřítka 1/D se umístí na konec, získá se klasické zapojení CIC filtru prvního řádu. Jeho kaskádní struktura je zobrazena na Obr. 130.

f out =

f in D

Obr. 130: CIC filtr

Rov. CIC filtru může být napsána jako

y (n) = x(n) − x(n − D) + y (n − 1) .

(9.29)

V diskrétní oblasti pro n = 4, je rov. vyjádřena jako

y (n) = x(n) − x(n − 4) + y (n − 1) .

(9.30)

V Z-transformaci je přenosová funkce vyjádřena jako H CIC ( z ) =

1− z−D . 1 − z −1

(9.31)

Rov. (9.31) může být rozdělena na proces integrace a diferenciace. Může být napsáno ⎡ 1 ⎤ ⎡1 − z − n ⎤⎦ X ( z ) Y ( z) = ⎢ −1 ⎥ ⎣ ⎣1 − z ⎦

(9.32)

Frekvenční odezva CIC filtru z rov. (9.31) může být vyjádřena jako H CIC ( e

j 2π f

− j 2π fD / 2

e e − j 2π f / 2

− j 2π fD / 2 e j 2π fD / 2 − e − j 2π fD / 2 ) ( 1 − e − j 2π fD e ) = 1 − e − j 2π f = e − j 2 π f / 2 e j 2 π f / 2 − e − j 2 π f / 2 = ( )

2 j sin ( 2π fD / 2 ) sin (π fD ) = e − j 2π f ( D −1) / 2 2 j sin ( 2π f / 2 ) sin (π f )

(9.33)

Jestliže bude přehlížen fázový faktor v rov. (9.33), může být sin() v rovnici aproximován funkcí sin (x)/x. Tím je myšleno, že frekvenční charakteristika filtru CIC je aproximačně rovna sin(x)/x. Proto se někdy filtrům CIC říká sinc filtry. Základní metoda jak zvýšit potlačení aliasing efektu u CIC filtru, je použití vyššího řádu CIC filtru. Frekvenční odezva filtru M-tého řádu je dána vztahem sin (π fD ) H CIC , M ( z ) = sin (π f )

M

Na Obr. 131 je zobrazena frekvenční odezva CIC filtru.

(9.34)


113

Obr. 131: Frekvenční odezva CIC filtru

Výhody CIC filtru při návrhu decimačního filtru • nejsou potřeba digitální násobičky, • není potřeba paměťové místo pro uchování koeficientů, • struktura obsahuje pouze 2 základní bloky, • navržený CIC filtr je možné použít pro větší kmitočtové rozsahy jednoduchými změnami ve struktuře. 9.5.2

Návrh FIR filtru

FIR filtr je obvykle sestaven pomocí základních bloků, jako jsou zpoždění, násobičky a sčítačky. Základní struktura FIR filtru řádu M je zobrazena na Obr. 132.

Obr. 132: Struktura FIR filtru

Koeficienty hk jsou použity pro násobení. Výstupní signál v čase n je sumací všech zpožděných vzorků násobeny odpovídajícím koeficientem.

9.6 Rozdíl mezi spojitou (CT) a diskrétní (DT) architekturou modulátoru sigma-delta Existují tři faktory, které odlišují spojitou a diskrétní architekturu modulátoru sigmadelta • • •

pozice vzorkovače, typ smyčky filtru, činnost zpětné vazby s převodníkem DA.

114


Na Obr. 133 je zobrazena spojitá a diskrétní architektura sigma-delta modulátoru prvního řádu.

a)

b) Obr. 133: Architektura modulátoru sigma-delta a) spojitá, b) diskrétní

9.7 Srovnání architektur modulátorů sigma-delta Oblast skupin • • • •

modulátorů sigma-delta s tvarováním šumu můžeme rozdělit do následujících 1-bitový, 1-smyčkový modulátor s nízkým řádem, 1-bitový, 1-smyčkový modulátor s vyšším řádem, vícesmyčkový kaskádní modulátor, vícebitový modulátor.

V Tab. 5 jsou srovnány výhody a nevýhody jednotlivých struktur modulátorů sigmadelta.

Vzájemný převod analogových a digitálních signálů Tab. 5:

115

Srovnání modulátorů sigma-delta

typ modulátoru

výhody

1-bitový,

•

stabilita

1-smyčkový,

•

jednoduchý návrh filtru

nízký řád

•

jednoduchý návrh obvodu

1-bitový,

•

vysoké SNR pro velmi malé OSR

•

jednoduchý návrh obvodu

1-smyčkový, vyšší řád

vícesmyčkový,

•

vysoké SNR pro velmi malé OSR

•

stabilita

kaskádní

vícebitový

nevýhody •

malé SNR (s výjimkou velkého OSR)

•

obtížný návrh filtru

•

stabilita je závislá na vstupním signálu

•

maximální vstupní rozsah musí být omezen k zajištění stability

•

potřeba dobrého přizpůsobení mezi integrátorem a rozdílovým zesilovačem

•

potřeba komplexních obvodů se spínanými kapacitory

•

vysoké SNR pro malé OSR

•

•

dosažení dobré stability pro vyšší řády

rozsáhlý návrh obvodové struktury

•

decimační filtr musí být navržen pro vícebitový vstup

9.8 Převodníky DAC typu sigma-delta Tyto digitálně-analogové převodníky pracují na obdobném principu jako převodníky ADC typu Σ - ∆. Blokové schéma na Obr. 134 obsahuje vstupní filtr, modulátor Σ - ∆, jednobitový převodník DAC a výstupní antialiasingový analogový filtr. Ten vyhlazuje průběh výstupního signálu a odstraňuje nežádoucí vysokofrekvenční složky, které se do signálu dostaly vzorkováním a chybami digitálního řetězce. Rozdíl je však v implementaci. Vstupní filtr i modulátor Σ - ∆ jsou digitální. Rozdíl mezi hodnotami přicházejícího vzorku a číslicovou hodnotou reference (její polaritu řídí vnitřní komparátor modulátoru) integrátor modulátoru integruje. Komparátor modulátoru vyhodnocuje polaritu jeho výstupního signálu a podle ní ve vzorkovacích okamžicích připíná na analogový výstup kladné nebo záporné analogové referenční napětí. Je-li vzorkování dostatečně rychlé, odpovídá střední hodnota výstupního napětí digitální hodnotě vstupu. Zde je nutné převzorkování. Čím přesnější má výstupní napětí být, tím je nutný delší interval pro výpočet střední hodnoty, nebo tím vyšší musí být koeficient převzorkování.

Obr. 134: Příklad řešení převodníkem DAC typu Σ - ∆

116


Převzorkování společně s integrátorem modulátoru funguje jako antialiasingový filtr. Ve výstupním řetězci je však signál číslicový a vstupní vzorky jsou k dispozici jen v určitých okamžicích. Právě proto je tu vstupní digitální filtr výstupního řetězce (interpolační filtr). Doplňuje ve vstupním proudu chybějící hodnoty, které jsou zapotřebí při převzokování. Interpolační filtr dopočítává chybějící hodnoty pro převzorkování a odstraňuje tak ze vstupního signálu všechny ty vysokofrekvenční složky, které se v digitální formě objevily digitalizací. Díky intermodulačnímu zkreslení a ještě dalším nelineárním zkreslením, se mohou v použité části spektra objevit nepříjemné vedlejší efekty. Výstupní analogový filtr vyhlazuje skokové změny analogového výstupu převodníku DAC. Bývá to analogový filtr vyššího než druhého řádu. Jednodušší je v případě, kdy jsou Σ - ∆ modulátory vícebitové.

9.9 Shrnutí Převodníky Σ - ∆ jsou specifickou skupinou převodníků. Dosahují vysokého rozlišení díky metodě převzorkování, naopak nevýhodou je nízký vzorkovací kmitočet. Převodník se skládá ze Σ - ∆ modulátoru a výstupního průměrovacího filtru. Existuje celá řada struktur, které mohou být řešeny spojitě (analogově) nebo diskrétně. Mezi nejznámější architektury vyšších řádů patří CIDF (Cascaded Integrators with Distributed Feedback), CIDIDF (Cascaded Integrators with Distributed Input and Distributed Feedback), CIDIFF (Cascaded Integrators with Distributed Input and summed Feed-Forward) a MASH. Jako filtr se používá zapojení FIR, IIR nebo CIC.


Jak pracuje Σ - ∆ modulátor?

2.

Jak se vypočítá OSR? O jaký parametr se jedná?

3.

Vysvětlete funkci struktury MASH?

4.

Jaký je rozdíl mezi filtrem IIR a FIR? Uveďte výhody a nevýhody pro každý z nich?

5.

Jak je definována energie kvantovací chyby?

10 JINÉ TYPY PŘEVODNÍKŮ Cíle kapitoly: Prostudovat základní principy a struktury převodníků napětí na kmitočet.

10.1 Převodníky napětí na kmitočet U převodníků napětí na kmitočet je přesnost a linearita srovnatelná s 12 až 16-bitovými převodníky. Jsou velmi odolné vůči rušení a šumům obsaženým ve vstupním signálu, které mají obvykle integrační charakter. Výstupní obvod těchto převodníků se dá velmi snadno galvanicky oddělit (optočlen, impedanční transformátor. Nejvyšší přesnosti se dosahuje u zpětnovazebních převodníků. Převodník s MKO a referenčním zdrojem je uveden na Obr. 135a). Sestává se ze zdroje referenčního proudu, OZ v zapojení jako integrátor, komparátoru a MKO. Na Obr. 135b) jsou


117

uvedeny průběhy v důležitých uzlech obvodu. Je vidět, že doba převodu je dána RC členem s OZ a je také ovlivněna úrovní napětí UK. Logická 1 se na výstupu objeví tehdy, když úroveň napětí na integrátoru dosáhne UK. Tato 1 se pak na výstupu drží po dobu, kdy dochází k vybíjení kapacitoru C, poté dojde k překlopení do 0.

b) a) Obr. 135: Zapojení převodníku napětí na kmitočet s referenčním zdrojem proudu

Po dobu převodu (u1 ≈ U1) je proud i T

tR

0

0

∫ idt = ∫ I

R

dt ,

(10.1)

potom i=−

U1 RI t → T =− R R . R U1

(10.2)

Odtud bude výstupní kmitočet fV = −

RR u1 . R1U R t R

(10.3)

V případě, že se použije konstantní zdroj proudu, dojde k potlačení vlivu odporu elektronického spínače. Zároveň pokud existuje požadavek na zvýšení rychlosti převodu, je nutné uvažovat roli tzv. dopředného přenosu integrátoru. Proto se někdy integrátor nepoužívá, jak je ukázáno na Obr. 136. IR

i u

uVST

i

S +

C

MKO -

UK

fv uVÝST

118


Obr. 136: Vyřazení integrátoru pro zvýšení rychlosti převodu

Další zvýšení přesnosti je možné dosáhnout zpřesněním doby vybíjení integračního kapacitoru. Tento problém je řešen pomocí řízení krystalem. Překlopení u MKO nastává synchronně s referenčním kmitočtem a výstupní kmitočet je fV = −

1 u1 . RI R t R

(10.4)

Problém nastává u chyb jednotlivých převodů, které se kumulují a po překročení určité meze je provedena oprava. Jednotlivé impulzy nejsou tedy generovány zcela rovnoměrně v čase, čímž vzniká fázový šum. Střední kmitočet (zejména při měření za delší dobu) je však velice přesný. Na Obr. 137a) je zapojení využívající řízení krystalem, které zároveň potlačuje fázový šum.

IR fv

S R uVST

uVÝST

C

+

řidicí obvod

+

UK

-

čítač

fR

a)

b) Obr. 137: Zapojení řízené krystalem s potlačením fázového šumu

Čárkovaná čára na Obr. 137b) zobrazuje výstup ovlivněný fázovým šumem, naopak plně je vyznačena korekce a správný výstup. Výstupní kmitočet pak je fV = −

1 u1 , RI R (1 + m)t R

(10.5)


119

kde m je přednastavená hodnota čítače. Integrační kapacitor se nyní vybíjí po dobu (1+m)tR. Jak již bylo uvedeno, potlačením dopředného přenosu integrátoru lze dosáhnout zlepšení dynamických vlastností převodníku jak je ukázáno na Obr. 138a). V okamžiku připojení (či odpojení) zdroje IR se chová C jako zkrat a na výstupu je skok napětí - Obr. 138b) U Š = I R ( R1 RVÝST ) .

( 10.6 )

Po určité době dané zpožděním OZ se impulz objeví na výstupu zesílený a invertovaný, což bude působit proti skoku vyvolaného dopředným přenosem. IR S C R1

ui -

RVÝST

+

a) Obr. 138: K problematice zlepšení dynamických vlastností

b)

Často se používá pro potlačení přepínání zdroje IR střídavě ke vstupu a k výstupu – Obr. 139. U velmi rychlých převodníků však hraje roli zpoždění přepínače, takže špička není zcela potlačena. Řešením může být použití více referenčních zdrojů proudu.

Obr. 139: Využití přepínání zdroje IR

120


10.2 Shrnutí K nejznámějším převodníkům, které jsou odlišné vzhledem k předchozím, patří převodníky napětí-kmitočet. Dosahují vcelku vysokého rozlišení až 16 bitů. Základní struktura většinou obsahuje referenční zdroj, MKO a další doplňující obvody.


Popište funkci převodníku na Obr. 135.

2.

Proč je někdy výhodné použít zapojení bez integrátoru?

3.

Jak funguje korekce u převodníků řízených krystalem?

11 TESTOVÁNÍ PŘEVODNÍKŮ Cíle kapitoly: Uvést základní metody testování převodníků. Provést jejich porovnání a osvětlit jejich použití.

Výkonnost většiny moderních systémů v oborech jako telekomunikace, testování a měření nebo ve spotřební elektronice vyžaduje převodníky AD se stále vyššími nároky v rychlosti převodu a jejich rozlišení. Nicméně ne ve všech aplikacích převodníků AD je nejdůležitějším parametrem rozlišení nebo rychlost. Znalost parametrů, které ovlivňují výkonnost systému, umožňuje systémovým návrhářům vytvářet kompromisní řešení (například linearita vs šum). Vzhledem k tomu, že je převodník AD většinou vstupní částí systému, vlastnosti celého systému jsou dány jeho dynamickými parametry – to zahrnuje především SFDR, THD a SINAD (definice a popis těchto a dalších parametrů byly již uvedeny dříve). V Tab. 6 jsou popsány kritické parametry převodníků AD v jednotlivých oborech. Některé obory jsou si podobné, ale z důvodu rozdílných kritických parametrů byly rozděleny (např. audio a přenos řeči). Podobně jako vysokorychlostní digitální přístroje (sem patří např. digitální osciloskopy) byly uvedeny zvlášť, i když spadají spíše do měřicích zařízení a přístrojů. SFDR je velmi důležité v mnoha aplikacích, protože spurious a harmonické omezují dynamický rozsah. Např. ve využití převodníků AD ve vojenské technice v oblasti komunikace, může zkreslení u převodníků způsobit chybnou interpretaci zprávy. Vysoké SFDR a nízké THD pomáhá minimalizovat podobné chyby. V vysokorychlostních aplikacích (jako zpracování obrazu, bezdrátové komunikace), vzhledem k tomu, že vyžadují podvzorkování nebo převzorkování, převodník AD musí mít velmi dobré dynamické parametry. Nejdůležitějším parametrem pro velkou šířku pásma je vysoká linearita, naopak pro letecké radary je důležitý dynamický rozsah. V oblasti radarové techniky je nejdůležitějším parametrem SFDR, aby nemohlo docházet k tomu, že se slabý signál zamaskuje za harmonické nebo spurious. Sonar je další zařízení, které také vyžaduje nízký šum a dobrý SFDR. Geofyzikální senzory zase vyžadují vysoký dynamický rozsah někdy i více než 120 dB.


121

V oblasti bezdrátové komunikace, kde využívá více uživatelů stejný kmitočet, jsou důležité parametry SINAD, IMD, SFDR a NPR pro zamezení přeslechů. U lékařských přístrojů, jako např. ultrazvukové systémy, je důležitý dynamický rozsah, aby se při vyšetření objevily i malé abnormality. V oblasti zpracování obrazu je třeba dosáhnout vynikající linearity (DNL i INL). DNL je nejdůležitějším parametrem u převodníků CCD. DNL určuje věrnost a ostrost obrazu a INL poškozuje celý obraz vznikem různých barevných přechodů. Tab. 6:

Kritické parametry ADC podle použití v jednotlivých oborech využití

audio

kritické parametry

SINAD, přeslechy

monotónnost, krátkodobé automatizace, senzory a ustálení, linearita, dlouhodobá stabilita, ofset a teplota robotika přenos dat vysokorychlostní číslicové přístroje geofyzika

výkonnostní problém

výkonová odezva, spotřeba přechodová funkce

SFDR, BW, SINAD, DR, INL, DNL, tepelný šum N ef , BW, tepelný šum

SNR pro větší šířku pásma SFDR - minimalizace zkreslení

THD, SINAD, DR, dlouhodobá stabilita

řídicí obvody pro pevné doba/zpoždění převodu disky medicína

SFDR, BW, INL, DR, SNR

vojenská komunikace

SFDR, SINAD, THD, IMD, NPR, dynamický rozsah pro detekci NDR, vzorkovací kmitočet, nízkoúrovňových signálů SFDR, SINAD, NDR v prostředích se silným rušením

mobilní zařízení

SINAD, NPR, SFDR, THD, SNR, šířka pásma, přeslechy mezi IMD, NDR kanály, komprese, spotřeba

telekomunikace a bezdrátové technologie monitoring,

N ef , BW, SNR, SFDR

SNR pro zvýšení šířky pásma

meřicí zařízení a přístroje radary a sonary

SINAD, SFDR, INL, BW

spektrální analýza

SINAD, SFDR

přenos řeči

SINAD, NPR

video a televize

INL, DNL, FR, SNR, DG, DP, SFDR, BW, THD, SINAD

diferenciální zisk a fázová chyba, spotřeba

Každý vyrobený převodník AD musí být také testován. Musí být ověřeno, zda jeho statické i dynamické parametry jsou v předepsaných tolerancích. Testování AD převodníků je nedělitelnou a nepostradatelnou součástí jejich výroby a tedy i celkových nákladů. Přesnost a především doba potřebná k testování se samozřejmě odráží i v ceně. AD převodníky se neustále vyvíjejí, zvyšuje se jejich rychlost a především rozlišení a proto se zvyšují i nároky

122


na testovací metody. To například při použití metod založených na nejběžnější metodě – histogramu, znamená geometrický nárůst doby testování.

11.1 Testovací metody pro převodníky Testovací metody pro převodníky AD se vyvíjejí už od osmdesátých let. Prvním významným pokrokem v této oblasti bylo objevení testovací metody pomocí histogramu. Tato metoda (a její modifikace) se používá dodnes. Dalším významným objevem byla tří- a čtyřparametrická metoda nejlépe proložené sinusovky publikovaná organizací IEEE. Dále následovalo období sjednocování terminologie a vylepšování uvedených metod. To vyústilo do vzniku jediného standardu pro testování převodníků AD, který byl dosud vydán – IEEE 1241 vydaný organizací IEEE. Dalším pokrokem je až výzkum metod založených na diskrétní Fourierově transformaci (DFT), který probíhá až do dnešní doby. V této kapitole budou ve stručnosti objasněny principy současných statických a dynamických metod testování převodníků AD. 11.1.1 Statické metody testování

Statické metody testování se řeší přivedením přesného stejnosměrného napětí a monitorování výstupních číslicových údajů. Připojením vstupních napětí, která testují všechny kvantovaní úrovně, je možné určit úplnou převodní charakteristiku. Pro zjištění vybraných statických parametrů (offset, chyba strmosti nebo funkčních chybových charakteristik – INL(k) a DNL(k) je zapotřebí zjistit přesné hodnoty kvantovacích úrovní T(k). Metody předpokládají použití kalibračního zdroje stejnosměrného signálu nebo převodníku DA s vyšší přesností než má testovaný převodník AD. Kalibrační zdroj napětí je možné nahradit regulovatelným zdrojem se zaručenou stabilitou napětí s připojeným voltmetrem s přesností převyšující hledané chybové napětí. Automatizace této metody vyžaduje změnu výstupu kalibračního napětí řízenou z počítače v celém vstupním rozsahu převodníku AD s možností registrování jeho výstupních hodnot (Obr. 140). zdroj taktovacích a řídicích signálů

kalibrační zdroj

testovaný převodník

oddělovací obvod

záznamové zařízení

řízení a vyhodnocení měření - počítač

Obr. 140: Blokové schéma pro statické měření kvantovacích úrovní

Statické metody, ač jsou principiálně jednodušší než dynamické, nejsou příliš používány. A to hlavně z toho důvodu, že stejnosměrné napětí z kalibračního zdroje, které se u těchto metod používá, je velmi těžké vytvořit v dostatečné kvalitě. V neposlední řadě většina dynamických metod je schopna určit i statické chyby.


123

11.1.2 Dynamické metody testování

Kalibrační signál má při dynamických testech střídavý průběh. Používá se buď trojúhelníkový průběh, ale s ním je stejný problém jako u statických metod. Nejběžnější kalibrační signál, který se používá, má harmonický průběh. Jeho velkou výhodou je přesnost, se kterou je možné ho generovat. Jeho spektrální čistota se zlepšuje vysoce selektivním pásmovým filtrem. Ze spektra se při použití harmonického kalibračního signálu se také dají s výhodou určit dynamické parametry převodníku. Pokud je rychlost zápisu posloupnosti kódů z výstupu testovaného převodníku AD příliš nízká, zařadí se mezi výstup převodníku a počítač rychlá vyrovnávací paměť – záznamové zařízení. Doporučená testovací sestava je uvedena na Obr. 141. generátor kalibračního signálu

+

pásmová propust

generátor CLK

oddělovací obvod

testovaný převodník AD

záznamové zařízení

řízení a vyhodnocení měření počítač

povinné doporučené

Obr. 141: Testovací pracoviště pro dynamické testy

Při testování převodníku AD harmonickým signálem je důležitá přesná volba vzorkovacího kmitočtu a kmitočtu vstupního harmonického signálu fin. Je vhodné maximalizovat počet odlišných vstupních stavů, které jsou vzorkované převodníkem tak, aby se získal nejméně jeden vzorek reprezentující každý výstupní kód převodníku. Pro přechodovou charakteristiku ideálního AD převodníku bez náhodného šumu, minimální velikost záznamu, který by zaručoval vzorek z každého kódového binu je

L ≥ π2 N ,

(11.1)

kde N je počet bitů převodníku. Pro určitý vzorkovací kmitočet existují kmitočty, při kterých se tyto chyby odhalí. Tyto kmitočty se můžou od sebe lišit jen zlomkem procenta. Optimální kmitočet vstupního harmonického signálu fopt je právě ten, při kterém se získá L odlišných stavů, které jsou rovnoměrně rozloženy mezi úhly 0 a 2π . To je implicitně splněné koherentním vzorkováním a optimální vzorkovací kmitočet fSopt je dán vztahem ⎛J⎞ fSopt = ⎜ ⎟ ⋅ f in , ⎝L⎠

(11.2)

kde J je celé číslo, které udává počet period v záznamu, přičemž J a L nemají společného dělitele. Metoda nejlepší proložené sinusovky – tříparametrická je založena na aproximaci získaných vzorků k(l) harmonickým průběhem, který je možné rozložit na součet sinového a kosinového komponentu k (l ) = K A cos(2πf in ∆t ⋅ l ) + K B sin(2πf in ∆t ⋅ l ) + C.

(11.3)

124


Parametry KA, KB, a C jsou určené z podmínky minima součtu čtverců odchylek za předpokladu, že známe hodnotu kmitočtu (tzv. tříparametrická metoda). Hodnota součtů čtverců odchylek je určena

ε = ∑ [ K A cos(2πf in ∆t ⋅ l ) + K B sin(2πfin ∆t ⋅ l ) + C ] . 2

(11.4)

Známým matematickým algoritmem založeným na podmínkách ∂ε ∂ε ∂ε = = = 0, ∂K A ∂K B ∂C

(11.5)

se získá soustava lineárních rovnic, jejichž řešením jsou parametry KA (amplituda), KB (fázový posun) a C (offset). Metoda nejlepší proložené sinusovky – čtyřparametrická je přesnější náhradou měřeného průběhu je možno dosáhnout čtyřparametrickou aproximací nejlépe proložené sinusovky. V jejím případě je neznámou i kmitočet. Optimální hodnoty parametrů KA, KB, a C a ω in = 2 πf in je možné určit pomocí iteračního algoritmu, kterým se opět minimalizuje součet čtverců výrazu (11.4) pro j-tou iteraci založenou na následujících krocích • •

nastavit první odhad kmitočtu ω in1 a vypočítat pro ni parametry KA, KB, a C například pomocí tříparametrické metody, inkrementovat úhlový kmitočet pomocí vztahu ω inj = ω inj −1 + ∆ω inj −1 o přírůstek

∆ω inj −1 se znaménkem vedoucím ke snížení ε , • krok 2 se opakuje, dokud není dosaženo požadované přesnosti. Čtyřparametrická metoda díky přesnému určení kmitočtu dává přesnější výsledky, nicméně v případě špatně zvoleného počátečního kmitočtu nebo chybných dat může divergovat. Metody založené na histogramu vyhodnocují statistické vlastnosti souboru se vzorky dat zaznamenaných z výstupů převodníku AD získaných ve fázi testování. Z nich potom vytvoří histogram četnosti jednotlivých kódů. Vodorovná osa je rozdělená na rovnoměrné intervaly, každý připadající jednomu možnému číslicovému kódu k. Výška histogramu tohoto intervalu je úměrná počtu vzorků P(k) s příslušnou hodnotou kódu v celém souboru. Pokud se vzorky vyhodnocují v reálném čase po příchodu vzorku s hodnotou k, se početnost v příslušném kanále inkrementuje P(k ) = P(k ) + 1 . Testování je založeno na vyšetřování distribuční funkce registrovaných výstupních dat testovaného převodníku AD po přivedení kalibračního signálu harmonického nebo trojúhelníkového průběhu. Pravděpodobnost výskytu každého kódového binu k je úměrná době τ(k), po kterou kalibrační signál setrvává v daném intervalu odpovídajícímu příslušnému kódu. Hodnota relativní početnosti histogramu p(k) je určená poměrem τ (k ) P(k ) p(k ) = , = lim (11.6) P →∞ P τp kde τp představuje periodu testovacího signálu. Údaj P(k) představuje počet vzorků záznamu s výstupní hodnotou k z celkového počtu P vzorků. Průběh histogramu pro trojúhelníkový kalibrační signáů je tvořen rovnoměrnou funkcí. V případě harmonického signálu x(t ) = X 0 ⋅ sin( 2 πf in t ) je histogram tvořen sedlovou funkcí. Vyšetřovaná pravděpodobnost p(k) je rovná poměru doby trvání testovacího průběhu τ(k) mezi dvěma kvantovacími úrovněmi T(k) a T(k+1) k periodě testovacího signálu τp


p(k ) =

1 2π

⎡ T (k + 1) T (k ) ⎤ W (k ) T (k + 1) + T (k ) arcsin . − arcsin ⎢arcsin ⎥≅ X X 2π 2 X 0 0 ⎦ 0 ⎣

125

(11.7)

Aproximace ve výrazu (11.7) je přesnější v případě převodníků s vysokým rozlišením. Harmonický průběh vykazuje nejvyšší strmost v okolí nuly a tím i trvání kalibračního napětí v napěťovém intervale je nejkratší. To se projeví sedlovým tvarem histogramu. Ideální hodnota pravděpodobnosti je určena z výrazu (11.7) pro hodnotu W(k) rovnou střední šířce kódového binu Q´. Ze získaných hodnot pravděpodobností je možné přepočtem určit i další důležité parametry jako jsou kvantovací úrovně T(k), diferenciální nelinearita (DNL) a integrální nelinearita (INL). Testování pomocí DFT poskytuje pohled na chyby převodníku AD v kmitočtové oblasti. Je alternativou analýzy záznamu v časové oblasti a spočívá na spektrální analýze záznamu získaného na výstupu převodníku AD, je-li buzen co nejpřesnějším harmonickým signálem. V porovnání se zpracováním v časové oblasti umožňují určit větší škálu parametrů testovaného převodníku AD, a to včetně těch, které je možné určit v časové oblasti (např. THD, SNR, SFDR, atd.) jako energetické rozdělení šumu, odkud je možné identifikovat např. deterministické zdroje šumu apod. Jejich nevýhodou je menší přesnost v případě nekoherentního vzorkování. V ideálním případě je po přivedení kalibračního napětí harmonického signálu výstupní spektrum čárové na místě nosného kmitočtu doprovázeného šumovým pozadím s rovnoměrným rozložením představující kvantovací šum. Každá nelinearita v ADC představovaná nejčastěji nerovnoměrností v registrovaných číslicových údajích, způsobí vznik vyšších kmitočtových složek. Amplituda kalibračního napětí nesmí překročit rozsah vstupních napětí, protože i efekt amplitudového omezení způsobí vznik vyšších harmonických. Pokud je počet vzorků v datovém záznamu roven mocnině dvou, potom je možné použít algoritmus rychlé Fourierovy transformace (FFT). Pokud datový záznam neobsahuje celočíselný počet period, bude spektrum z datového záznamu získané pomocí DFT obsahovat spektrální složky i na jiných kmitočtech než ty, které odpovídají vstupnímu kmitočtu (kromě šumu). Tento jev se nazývá „rozmazávání spektra“ (tzv. leakage effect) takže nežádoucí složky často maskují rušivé signály produkované převodníkem. Ke správnému charakterizování převodníku AD musí být tento efekt minimalizován volbou vhodného vstupního kmitočtu, vztaženého k vzorkovacímu kmitočtu. Při dodržení těchto podmínek bude čárové kmitočtové spektrum obsahovat složky odpovídající vstupnímu kmitočtu, složky nelineárního zkreslení generované převodníkem a složky šumu a parazitních signálů. Postup při určování parametrů převodníku AD ze spektra signálu y(j) se postupuje následovně. Nejprve se určí spektrum diskrétního záznamu k(l) L −1

y ( j ) = ∑ k (l ) ⋅ e

− i 2π j

l L

,

j = 0… L-1.

(11.8)

l =0

Z něho se určí tzv. šumový práh NF (noise floor), čili průměrná spektrální výkonová hustota šumu v záznamu L −1 2

∑

NF 2 = l =1,l ≠ hJ

y 2 (l ) +

1 2⎛L⎞ y ⎜ ⎟ 2 ⎝2⎠

L − hMAX 2

,

(11.9)

126


kde h je pořadové číslo harmonické složky ve spektru a hmax je nejvyšší nezapočtená harmonická. Následně je možné odhadnout základní dynamické parametry testovaného převodníku AD. Vzorce jsou platné jen v případě koherentního vzorkování. SINAD (Signal to Noise and Distortion Ratio), SNR (Signal to Noise Ratio), THD (Total Harmonic Distortion), SFDR (Spurious free dynamic range) se spočítají následovně 2

y ( J ) − NF 2

SINAD = 10 log

L −1 2

∑

l =1,l ≠ J

,

(11.10)

1 ⎛L⎞ y (l ) + 2 ⋅ NF + y 2 ⎜ ⎟ 2 ⎝2⎠ 2

2

2

SNR = 10 log

y ( J ) − NF 2 L −1 2

∑

hMAX

THD = 10 log

∑

1 ⎛L⎞ y (l ) + (hMAX + 1) ⋅ NF + y 2 ⎜ ⎟ 2 ⎝2⎠ 2

l =1,l ≠ hJ

y ( hJ )

h=2

2

y (J )

SFDR (dB ) = 20 log

,

(11.11)

2

2

,

Yavm ( f i ) . max{|Yavm ( f h )| , |Yavm ( f sp )|}

(11.12)

(11.13)

Tyto dynamické parametry jsou kritickými parametry převodníků AD a jejich určení je nejčastějším úkolem v oblasti jejich testování.

11.2 Shrnutí Testování převodníků je nedílnou součástí jejich návrhu. Existují statické a dynamické testovací metody. Dynamické metody jsou většinou přesnější a v některých případech zahrnují i některé statické metody.


Uveďte typické představitele statických a dynamických metod testování převodníků.

2.

Jak pracuje metoda založená na histogramu?

3.

Definujte pojmy SFDR, THD a SINAD.


127

12 NOVÉ TRENDY V PŘEVODNÍCÍCH AD A DA Cíle kapitoly: Seznámit se stručně se současnými trendy v oblasti návrhu převodníků AD a DA.

V současné době, kdy rostou požadavky na možnost miniaturizace elektronických zařízení, dochází k rapidnímu nárůstu požadavků na co nejmenší spotřebu IO, jejich výrobní cenu při dosažení špičkových parametrů IO. Ani v případě převodníků není tento trend jiný. Proto se veškerá pozornost při návrhu soustřeďuje na minimalizaci spotřeby a výrobní ceny, přičemž je požadována vysoká přesnost převodu s vysokým vzorkovacím kmitočtem (nemusí vždy platit) se schopností potlačit nebo kompenzovat zdroje chyb v převodníku. Řada výrobců IO se tedy zaměřuje na několik typů převodníků, podle toho jaké jsou konkrétní požadavky na jejich aplikaci. Pro přesná měření, kde není důležitá rychlost převodu, se používají hlavně převodníky sigma-delta (dosahuje se rozlišení až 24 bitů). Naopak pokud jsou požadavky zejména na rychlost převodu, dominují paralelní převodníky, přičemž velmi dobrým kompromisem jsou řetězové převodníky, protože lze u nich dosáhnout rozlišení do 16 bitů při rychlosti převodu v řádech desítek MS/s. Velmi důležitým faktorem, který ovlivňuje funkci a přesnost převodu je schopnost kalibrace nebo autokalibrace. V současné době se od složitých řešení v analogové části převodníku, přechází na tzv. postkalibraci, která je implementována v digitální části. Toto řešení má řadu výhod, mezi něž patří zejména velké zjednodušení návrhu IO a tedy i snížení plochy a spotřeby výsledného čipu. V některých případech se kombinují oba způsoby korekce, aniž by docházelo k výraznému nárůstu plochy nebo celkové spotřeby obvodu. Další oblast, která přechází do oblasti zájmu je tzv. proudový režim IO. Velkou výhodou je možnost snižování napájecích napětí celého čipu, neboť nosná informace je ve formě proudu a ne napětí. Dalším trendem je možnost komunikace převodníku s nadřazeným systémem pomocí několika různých rozhraní např. SPI, sériové rozhraní (dvou nebo třívodičové), I2C, paralelní atd. 12.1 Příklady ADC splňujících požadavky současného elektronického průmyslu

Mezi přesné převodníky sigma-delta patří například převodník Analog Devices AD7799, jehož blokové schéma je na Obr. 142.

Obr. 142: Příklad převodníku sigma-delta

128


Jedná se o typického představitele, který splňuje současné požadavky na vysokou přesnost převodu - vysoké rozlišení 24 bitů, při potlačení parazitních šunových zdrojů. Zároveň má velmi nízkou spotřebu, proudový odběr je typicky 380 µA při napětí 3,3 V, vzorkovací kmitočet je naopak velmi malý – 500 S/s. Pro komunikaci slouží sériové rozhraní SPI. Jeho použití je velmi široké. Mezi hlavní patří meření fyzikálních veličin (tlak), měření průtoku kapalin (krev), měření plynů apod. Tento ADC se skládá z MUX, který přepíná mezi třemi možnými analogovými vstupy, vstupního zesilovače a samotného sigma-delta modulátoru. Patří se samozřejmě i reference a již zmiňované rozhraní SPI. Naopak mezi převodníky s vysokým vzorkovacím kmitočtem a relativně nízkým rozlišením lze zařadit typ AD 9481 - Obr. 143a). Jedná se o modifikovaný řetězový převodník, který při rozlišení 8 bitů dosahuje rychlosti převodu 250 MS/s, takže se hodí pro použití v digitálních osciloskopech a podobných měřicích zařízeních. Tento ADC má také velmi nízké hodnoty INL resp. DNL – ± 0,26 LSB resp. ± 0,35 LSB. I s těmito špičkovými parametry dosahuje spotřeby pouze 439 mW. Na Obr. 143b) je výsledek FFT pro tento ADC pro vstupní signál o kmitočtu 10,3 MHz, SNR = 45,8 dB, SFDR = 63,2 dB.

Obr. 143: Rychlý řetězový převodník AD9481

Kompromisem mezi těmito extrémy pak může být převodník AD7880, pracující na bázi postupné aproximace (Obr. 144). Jedná se o typického představitele tzv. střední třídy, který nalezne uplatnění v široké škále aplikací jako je např. digitální zpracování signálů, bateriově napájená zařízení, rozpoznávání hlasu nebo vysokorychlostní modemy.


129

Obr. 144: Převodník s postupnou aproximací

Rozlišení tohoto převodníku je 12 bitů při vzorkovacím kmitočtu 66 kHz. Spotřeba je 37,5 mW, INL a DNL ± 1 LSB, SNR je 70 dB. Důležitou schopností je tzv. power-safe mode. V tomto módu je v dnešní době schopna pracovat většina převodníků. Znamená to velkou úsporu energie v době, kdy není převodník v provozu. 12.2 Příklady DAC splňujících požadavky současného elektronického průmyslu

Mezi převodníky DA stále převládají struktury založené na odporové síti R-2R – AD54** na Obr. 145a), nebo na váhování proudových zdrojů – AD768 na Obr. 145b). Převodník AD54** může dosahovat rozlišení až 12 bitů při rychlosti převodu 20,4 MS/s a má velmi níukou spotřebu, která je 0,4 µ A. Proto je primárně určen pro bateriově napájené aplikace a dále generátory průběhů, kalibrační zařízení, zpracování videa a zvuku. Princip funkce je identický podle předchozích kapitol. Podobný je v tomto směru také druhý převodník, který má rozlišení 16 bitů s rychlostí vzorkování 30 MS/s. Také on je určen pro využití v generátorech funkčních průběhů nebo komunikačních zařízeních. Funkce je podobná k již vysvětlené problematice. Jeho spotřeba 465 mW.

a)

130


b) Obr. 145: Příklady typických představitelů převodníků DA

12.3 Shrnutí K hlavním trendům ve vývoji převodníků patří snižování spotřeby z důvodu použití v přenosných zařízeních s bateriovým napájením. Dále pak zvyšování vzorkovacích kmitočtů a rozlišení. Mezi nejvíce vyráběné převodníky patří zejména převodníky DA s rezistorovou sítí R-2R nebo váhovanými zdroji proudu, u ADC se jedná hlavně o sigma-delta, řetězové a SAR převodníky.

13 LITERATURA


131

Seznam použité literatury [1]

ALLEN, P., E., HOLBERG, D., R. CMOS Analog Circuit Design – Second Edition. Oxford: Oxford University Press, Inc., 2002. 784 pages. ISBN 0-19-511644-5.

[2]

UNBEHAUEN, R., CICHOCKI, A. MOS Switched-Capacitor and Continuous-Time Integrated Circuits and Systems – Analysis and Design. Berlin: Springer-Verlag, 1989. 631 pages. ISBN 0-387-50599-7.

[3]

VAN de PLASSCHE, R., CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters – 2nd Edition. Boston: Kluwer Academic Publishers, 2003. 588 pages. ISBN 1-4020-7500-6

[4]

Internetové stránky společnosti Maxim Analog, http://www.maxim-ic.com/

[5]

Internetové stránky společnosti National Semiconductor, http://www.national.com/

[6]

Internetové stránky společnosti Linear Technology, http://www.linear.com/

[7]

Internetové stránky společnosti Analog Devices, http://www.analog.com/

[8]

BAKER, R., J. CMOS Mixed-Signal Circuit Design. USA: IEEE Press Series on Microelectronic System, 2002. 501 pages. ISBN 0-471-22754-4.

[9]

BAKER, R., J., HARRY W., L., BOYCE, D., E. CMOS Circuit Design, Layout, and Simulation. USA: IEEE Press Series on Microelectronic System, 1998. 902 pages. ISBN 0-7803-3416-7.

[10]

NORSWORTHY, S.R.., SCHREIER, R., TEMES, G.C. Delta-Sigma Data Converters, Theory, Design, and Simulation. IEEE Press Marketing, 1997. 476 pages. ISBN 0-7803-1045-4

[11]

RABBI, S., WOOLEY, B. A. The Design of Low-Voltage, Low-Power, Sigma-Delta Modulators, Kluwer Academic Publisher, Boston,1999.

[12]

IFEACHOR, E.C., JERVIS, B.W. Digital Signal Processing, A Practical Approach. Prentice Hall, 2002. 933 pages. ISBN 0201-59619-9

[13]

Internetové stránky http://www.embedded.com

[14]

MOSCOVICI, A. High Speed A/D Converters - Understanding Data Converters Through SPICE (The Kluwer International Series in Engineering and Computer Science, Volume 601). Kluwer Academic Publishers, 2000. 248 pages. ISBN 0-79237276-X

[15]

BOURDOPOULOS, G. I., PNEVMATIKAKIS, A., ANASTASSOPOULOS, V., DELIYANNIS, T. L. Delta-Sigma Modulators: Modeling, Design and Applications. Imperial College Press, 2003, ISBN 1-86094-369-1

[16]

BATTEN, R.D., ESHRAGHI, A., FIEZ, T.S.: Calibration of Parallel ∆Σ ADCs, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, 2002, vol. 49, no. 6, ISSN 1057-7130

[17]

MALCOVATI, P., BRIGATI, S., FRANCESCONI, F., MALOBERTI, F., CUSINATO, P., BASCHIROTTO, A.: Behavioral modeling of switched-capacitor sigma-delta modulators, IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, 2003 , vol. 50 , no. 3, ISSN 1057-7122

132


[18]

COLODRO, F., TORRALBA, A.: Multirate single-bit ∆Σ modulators, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, 2002, vol. 49, no. 3, ISSN 1057-7130

[19]

MUSIL, V. Integrované funkční bloky se spínanými proudy. Brno: VUT v Brně, FEI, UMEL, 1999. ISBN 80-214-1412-X.

[20]

TOUMAZOU, C., HUDGES, J. B., BATTERSBY, N. C. Switched-Currents: an Analogue Technique for Digital Technology. Peter Peregrinus Ltd., 1993. ISBN 086341-294-7.

[21]

DOERNBERG, J, Lee, H. S., Hodges, D.A.. Full-speed testing of A/D converters. IEEE Journal of Solid-State Circuits. 1984, vol. 19, p.820-827. ISSN 0018-9200.

[22]

IEEE TC-10, IEEE Std 1057 – IEEE Standard for Digitizing Wave-form Recorders, Dec. 1994.

[23]

IEEE TC-10, IEEE Std 1241 – IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters, Dec. 2001.

[24]

DYNAD – Methods and draft standard for dynamic characterization and testing of Analogue to Digital converters, URL: http://www.fe.up.pt/~hsm/dynad

[25]

ADAMO, F., ATTIVISSIMO, F., GIAQUINTO, N. Measurement of ADC integral nonlinearity via DFT. EWADC’2000 – 5th workshop on ADC Modelling and Testing. 2000, vol. 10, p. 3 - 8. ISBN 3-901888-12-8.

[26]

JANIK, J. M. Estimation of A/D Converter Nonlinearities from Complex Spectrum. IWADC’2003 – 8th International Workshop on ADC Modelling and Testing. Perugia (Italy) 2003, , p. 212 - 216. ISBN 4-002999-13-9.

Teorie vzájemného převodu analogového a číslicového signálu

Recommend Documents