Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

P6 Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

A. Sidiq P. 1

SQ – http://sidiq.mercubuana-yogya.ac.id - [email protected]

Interrupts Mekanisme penghentian atau pengalihan pengolahan instruksi dalam CPU kepada routine interupsi. Hampir semua modul (memori dan I/O) memiliki mekanisme yang dapat menginterupsi kerja CPU.





2


Objective Interrupts Secara umum untuk menejemen pengeksekusian routine instruksi agar efektif dan efisien antar CPU dan modul – modul I/O maupun memori. Setiap komponen komputer dapat menjalankan tugasnya secara bersamaan, tetapi kendali terletak pada CPU disamping itu kecepatan eksekusi masing–masing modul berbeda. Dapat sebagai sinkronisasi kerja antar modul.







3


Program Flow Control

4


Classes Of Interrupts Program,





suatu interupsi yang dibangkitkan dengan beberapa kondisi yang terjadi pada hasil eksekusi program, seperti :   

arithmetic overflow, pembagian dengan nol, oparasi ilegal.

Timer,



 

5

suatu interupsi yang dibangkitkan timer di dalam prosesor. Hal ini memungkinkan sistem operasi menjalankan fungsi tertentu secara reguler.


I/O,





suatu interupsi yang dibangkitkan oleh pengontrol I/O sehubungan dengan pemberitahuan kondisi error dan penyelesaian suatu operasi.

Hardware failure,





6

suatu interupsi yang dibangkitkan oleh kegagalan daya atau memory parity error.


Process Of Interrupts Dengan adanya mekanisme interupsi, prosesor dapat digunakan untuk mengeksekusi instruksi–instruksi lain. Saat suatu modul telah selesai menjalankan tugasnya dan siap menerima tugas berikutnya maka modul ini akan mengirimkan permintaan interupsi ke prosesor. Kemudian prosesor akan menghentikan eksekusi yang dijalankannya untuk menghandel routine interupsi. Setelah program interupsi selesai maka prosesor akan melanjutkan eksekusi programnya kembali. Saat sinyal interupsi diterima prosesor ada dua kemungkinan tindakan, yaitu interupsi diterima/ditangguhkan dan interupsi ditolak.





  

7


If An Interrupt Is Pending Maka :







8

Prosesor menangguhkan eksekusi program yang dijalankan dan menyimpan konteksnya. Tindakan ini adalah menyimpan alamat instruksi berikutnya yang akan dieksekusi dan data lain yang relevan. Prosesor mengatur program counter (PC) ke alamat awal dari routine interrupt handler.


Transfer of Control via Interrupts

9


Instruction Cycle with Interrupts

10


Program Timing Short I/O Wait

11


Program Timing Long I/O Wait

12


Multiple Interrupts 

Ada 2 Pendekatan : 

Pendekatan ini disebut pengolahan interupsi berurutan/sekuensial (Disable interrupts)  



Pengolahan interupsi bersarang yaitu mendefinisikan prioritas bagi interupsi (Define priorities) 

13

Tidak mengizinkan interupsi lain saat suatu interupsi ditangani prosesor. Setelah prosesor selesai menangani suatu interupsi maka interupsi lain baru di tangani.

Interrupt handler mengizinkan interupsi berprioritas lebih tinggi ditangani terlebih dahulu


Multiple Interrupts - Sequential

14


Multiple Interrupt - Nested

15


Connecting  

All the units must be connected Different type of connection for different type of unit   

16

Memory Input/Output CPU


Computer Modules

17


Memory Connection   

Receives and sends data Receives addresses (of locations) Receives control signals  



18

Read Write Timing


Input/Output Connection  

Similar to memory from computer’s viewpoint Output  



Receive data from computer Send data to peripheral

Input  

19

Receive data from peripheral Send data to computer


 

Receive control signals from computer Send control signals to peripherals 



Receive addresses from computer 



e.g. spin disk e.g. port number to identify peripheral

Send interrupt signals (control)

20


CPU Connection    

Reads instruction and data Writes out data (after processing) Sends control signals to other units Receives (& acts on) interrupts

21


Conclusion 



Siklus instruksi terdiri dari instruksi fetch, diikuti oleh nol atau lebih operand fetch-fetch, nol atau lebih operand simpan, suatu interupsi pemeriksa (jika interupsi dimungkinkan) Komponen sistem komputer   

Processor Main Memory I/O Modules

harus saling berkomunikasi untuk menukar data dan sinyal kontrol.

22


Foreground Reading 

Stallings, chapter 3 (all of it)

23


Home Work 

Buatlah paper mengenai :   

Sandy Bridge  NIM Ganjil (Ex : 10111071) APU (Accelerated Processing Unit)  NIM Genap (Ex : 10111072) Nilai tambah : 



Page Set Up : 

 



Jika menyertakan sample penerapan teknologi tersebut

A4 (LRTB = 2.54 cm) Font Calibri 11 Spacing 1.15

Paper Format :  



Cover (Judul, NIM, Nama, Kelas) Daftar Isi Isi :  

 25

NIM Ganjil Sandy Bridge, Kelebihan, Kekurangan NIM Genap  APU Kelebihan, Kekurangan

Daftar Pustaka (Format paper & minimal 3) SQ – http://sidiq.mercubuana-yogya.ac.id - [email protected]



Tugas dikumpulkan e-mail ke : 

Subject : 



File Name : 



TP6_K22_ARSIKOM_NIM.odt (Kelas Reguler Sore = 22)

Email : 



TP6_K22_ARSIKOM_NIM (Kelas Reguler Sore = 22)

Kelas Reguler Sore (22) = [email protected]

Batas limit pengumpulan (21) : 

 

26

Day : Rabu Date : 07 April 2014 Time : 23:59:59 WIB (Mail Server)


Note 

Jika : 

 



Melebihi batas waktu File Name & Subject e-mail tidak sesuai dengan format yang ditentukan Salah e-mail

Maka : 

27

Secara oromatis dianggap tidak mengirimkan tugas ..!




Untuk kelompok 3 Kelas 22 : 

Nama Kelompok :   





Alif Sumaryanto (12111094) Riski Ardiansyah (12112076) Anita Maria (12112087)

Materi : Memory

Dipersiapkan materi untuk presentasi pada pertemuan ke 7 tanggal 08 Mei 2014.

28


Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

Recommend Documents