Rangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed

Rangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed Iwan Setiawan <stwn at unsoed.ac.id>

Tahun Ajaran 2012/2013

Operasi logika dasar.

Teknik Digital (TKE071207) - Program Studi Teknik Elektro, Unsoed

Aljabar Boolean. (menggambarkan dan menganalisis rangkaian logika)


Apakah rangkaian yang dibangun dengan gerbang-gerbang logika dapat disebut sebagai rangkaian (logika) kombinasional?

Tingkat keluaran logika ditentukan oleh kombinasi logika masukan.


Rangkaian kombinasional tidak mempunyai karakteristik memori. (Keluaran hanya tergantung pada nilai masukan saat itu)


Rangkaian Logika Kombinasional ●

●

Penyederhanaan rangkaian logika. ●

Aljabar Boolean.

●

Peta Karnaugh.

Kemampuan analisis dan penelusuran masalah/troubleshooting.


Bentuk Ekspresi Logika

Kita membutuhkan ekspresi logika dalam bentuk tertentu.


Bentuk Ekspresi Logika ●

●

Sum of Product (SoP), atau minterm. ●

ABC + ABC

●

AB + ABC + C D + D

●

AB + CD + EF + GK + HL

Product of Sum (PoS), maxterm. ●

(A + B + C) (A + C)

●

(A + B) (C + D) F

●

(A + C) (B + D) (B + C) (A + D + E)


Tidak boleh ada inversi yang menutupi lebih dari 1 variabel dalam 1 term (AND) pada SoP.


Penyederhanaan Rangkaian Logika

Kita dapat menyederhanakan rangkaian logika dengan mengurangi term atau variabel di dalamnya.


Artinya apa?

Gerbang dan koneksi lebih sedikit.

Arne Kuilman, CC BY-NC-SA, http://flic.kr/p/7bN4zP


Tocci, Widmer, Moss (2007)


Mana yang akan kita pilih?

Yang lebih sederhana.


Lebih sedikit gerbang yang digunakan.


Lebih sedikit interkoneksi antar gerbang.


Lebih kecil, lebih murah, lebih handal, ...


Penyederhanaan dengan Aljabar Boolean

Teorema Boolean.


Teorema mana yang menghasilkan rangkaian lebih sederhana?

Apakah sebuah ekspresi dapat disederhanakan menjadi yang paling sederhana?

Tidak ada cara yang mudah ;-) (untuk mengatakannya)


Trial and Error.

Randy von Liski, CC BY-NC-ND, http://flic.kr/p/7CfakA

Dua Langkah Penyederhanaan ●

●

Ubah ekspresi ke bentuk SoP dengan menerapkan secara berulang teorema DeMorgan dan perkalian term. Setelah didapatkan bentuk SoP, periksa kemungkinan faktorisasi term perkalian (product) sehingga satu atau lebih term tereliminasi/dihilangkan.





Sederhanakan rangkaian berikut! A.C

A.B (A . C)

z = ABC + A.B (A . C)


Bentuk SoP.


Teorema DeMorgan


x⋅0=0 x⋅x=x x+0=x x+x=x

x⋅1=x x⋅x=0 x+1=1 x+x=1


Faktorisasi term perkalian sampai didapatkan bentuk yang paling sederhana.


x⋅0=0 x⋅x=x x0=x xx=x

x⋅1=x x⋅x=0 x1=1 xx=1


Sederhanakan rangkaian berikut! A.C

A.B (A . C)

z = ABC + A.B (A . C)



Merancang Rangkaian Logika Kombinasional

Tabel Kebenaran.




Prosedur Perancangan ● ●

● ●

●

Tafsirkan masalah dengan tabel kebenaran. Tulis term AND (product) pada keluaran yang bernilai 1. Tulis ekspresi SoP-nya. Sederhanakan ekspresinya sampai paling sederhana. Implementasikan rangkaian dalam bentuk diagram skematik.


Rancanglah rangkaian logika yang mempunyai 3 masukan, A, B, C yang keluarannya TINGGI/HIGH hanya jika mayoritas masukannya TINGGI!

Tabel Kebenaran. Berapa entri?



Tulis term AND pada keluaran yang bernilai 1.



Tulis ekspresi SoP-nya.


x = ABC + ABC + ABC + ABC


Sederhanakan ekspresi keluarannya.


x = ABC + ABC + ABC + ABC


x⋅0=0 x⋅x=x x0=x xx=x

x⋅1=x x⋅x=0 x1=1 xx=1


x = ABC + ABC + ABC + ABC + ABC + ABC


x = ABC + ABC + ABC + ABC + ABC + ABC


x = BC (A + A) + AC (B + B) + AB (C + C)


x⋅0=0 x⋅x=x x0=x xx=x

x⋅1=x x⋅x=0 x1=1 xx=1


x = BC + AC + AB




Peta Karnaugh

Dikenal dengan Karnaugh map (K-map).


Metode grafik. (penyederhanaan ekspresi logika)


Mengkonversi tabel kebenaran ke dalam rangkaian logika dengan proses yang lebih sederhana dan sistematis.


Dapat digunakan dengan banyak variabel masukan, tetapi dalam praktiknya terbatas pada 5-6 variabel saja.


Metode K-map ●

●

●

●

Nilai-nilai tabel kebenaran diletakkan pada Kmap. Kotak-kotak K-map yang berdekatan secara horisontal dan vertikal hanya berbeda 1 variabel. Pola dari atas ke bawah atau kiri ke kanan harus berbentuk A B, AB, AB, AB. Bentuk SoP bisa didapatkan dengan melakukan operasi OR pada semua term (AND) dari kotak yang bernilai 1.


Setiap kotak di baris paling atas dianggap berdekatan dengan kotak-kotak pada baris paling bawah. Demikian pula kotak-kotak paling kiri dan kanannya, “menggulung”.


Label


Label



Label


Looping


Proses menggabungkan kotak-kotak bernilai 1.


Ingat variabel normal dan komplemennya


Ingat variabel normal dan komplemennya


Proses looping 2 kotak bernilai 1 yang berdekatan, akan menghilangkan 1 variabel yang muncul dalam bentuk normal dan komplemennya.







Quad. bukan kuat :D


Proses looping kotak bernilai 1 berjumlah 4 buah yang berdekatan dalam K-map (quad), akan menghilangkan 2 variabel yang muncul dalam bentuk normal dan komplemennya.









Octet.


Proses looping kotak bernilai 1 berjumlah 8 buah yang berdekatan dalam K-map (octet), akan menghilangkan 3 variabel yang muncul dalam bentuk normal dan komplemennya.





Ketika sebuah variabel muncul dalam bentuk normal dan komplemennya pada sebuah loop, maka variabel tersebut akan dihilangkan dari ekspresi akhir.


Variabel-variabel yang tidak berubah untuk semua kotak bernilai 1 pada proses loop akan muncul pada ekspresi akhir.


Penyederhanaan K-map (1) ..secara lengkap

(1) Buat K-map dan letakkan nilai-nilai 1 dan 0 pada kotak-kotak sesuai dengan tabel kebenaran. (2) Cari kotak bernilai 1 yang tidak berdekatan dengan kotak bernilai 1 lainnya, dan lakukan proses looping (isolated 1). (3) Cari kotak bernilai 1 yang berdekatan dengan hanya 1 kotak bernilai 1 lainnya (pasangan) dan lakukan proses looping. (4) Cari kotak-kotak bernilai 1 yang dapat dilakukan proses looping octet, walaupun sudah dilakukan proses looping padanya. Teknik Digital (TKE071207) - Program Studi Teknik Elektro, Unsoed

Penyederhanaan K-map (2) ..secara lengkap

(5) Cari kotak-kotak bernilai 1 yang dapat dilakukan proses looping quad. (6) Cari kotak-kotak bernilai 1 yang belum dilakukan proses looping. (7) Bentuk operasi OR untuk semua term yang dihasilkan dari setiap proses looping. (SoP) Minimalkan penggunaan jumlah loop.






Bagaimana penggunaan K-map langsung dari sebuah ekspresi keluaran?

K-map dari Ekspresi Keluaran (1) Bentuk ekspresi menjadi SoP. (2) Untuk setiap term (product) dalam ekspresi SoP, letakkan nilai 1 pada setiap kotak K-map yang berisi kombinasi label variabel-variabel masukannya. (3) Lakukan proses looping sesuai dengan prosedur K-map untuk mendapatkan ekspresi sederhananya.


Gunakan K-map untuk menyederhanakan: y = C(A B D + D ) + ABC + D



Don't Care (kondisi)


Pada beberapa rancangan rangkaian logika, terdapat kondisi masukan yang nilai keluarannya tidak ditentukan. (karena kondisinya tidak pernah muncul)


Kita tak peduli dengan nilai keluaran dari beberapa masukan tersebut. (tinggi atau rendah, terserah!)


Kondisi don't care muncul karena kombinasi beberapa masukan “tidak pernah ada” dalam aplikasi rangkaian logika yang digunakan.


Ketika muncul kondisi don't care, perancang rangkaian digital dapat membuat keluarannya 0 atau 1, untuk menghasilkan ekpresi keluaran yang (paling) sederhana.


Don't care?

Putuskan! 0 atau 1! (pertimbangan: ekspresi keluaran sederhana)








Apa perbedaan penyederhanaan Aljabar Boolean dan K-map?

trial and error vs. well-defined steps


lebih banyak vs. lebih sedikit (langkah-langkahnya)


“analisis” vs. “mekanis”


Keduanya memiliki kelebihan dan kekurangan.


XOR dan XNOR



Rangkaian di atas menghasilkan keluaran TINGGI ketika 2 masukannya bertingkat logika berbeda.






Rangkaian di atas menghasilkan keluaran TINGGI ketika 2 masukannya bertingkat logika sama.




Gerbang XOR dan XNOR hanya memiliki 2 masukan saja.


Tentukan Keluaran Gerbang XOR!


Tentukan Keluaran Gerbang XOR!



Rangkaian Enable/Disable

Setiap gerbang logika dapat digunakan untuk mengatur apakah sebuah sinyal masukan logika dapat diteruskan ke keluarannya atau tidak.




Rancang rangkaian logika yang dapat melewatkan sinyal ketika masukan kendali B dan C TINGGI, selain itu keluaran akan RENDAH!

Karakteristik Dasar IC Digital

IC Digital dibuat dari kumpulan resistor, dioda, transistor pada material semikonduktor bernama substrate atau sering disebut sebagai chip.


Chip berada di dalam “paket” pelindung plastik atau keramik.


Dual-In-line Package (DIP)




Plastic Leaded Chip Carrier (PLCC)



IC Digital dikategorikan sesuai jumlah gerbang logika di dalam substrate/chip.


SSI, kurang dari 12 gerbang MSI, 12 – 99 gerbang LSI, 100 – 9.999 gerbang VLSI, 10.000 – 99.999 gerbang ULSI, 100.000 – 999.999 gerbang GSI, 1.000.000 atau lebih gerbang


Programmable Logic Device (PLD).


IC Digital Bipolar dan Unipolar (tipe komponen elektronik yang digunakan)


IC Digital Bipolar dan Unipolar ●

Bipolar ●

●

●

Dibuat dengan transistor bipolar (bipolar junction) NPN dan PNP. Keluarga IC digital bipolar yang paling banyak adalah Transistor-Transistor Logic (TTL). Contoh seri 74.

Unipolar ●

●

Dibuat dengan transistor field-effect: P-channel dan N-channel MOSFET. Complementary Metal-Oxide Semiconductor (CMOS).


CMOS Inverter

TTL Inverter



Rangkaian CMOS lebih sedikit komponennya.


TTL relatif lebih awet.



Tingkat Logika TTL dan CMOS


Masukan tak terhubung. (floating input)


Apa beda TTL dan CMOS dalam hal ini?

Masukan tak-terhubung pada TTL akan dianggap sebagai logika 1.


Masukan tak-terhubung pada CMOS tidak dapat diprediksi tingkat logikanya. (berdampak buruk, efek: panas dan rusak)


Lebih baik tidak ada floating input.


Daftar Bacaan ●

Tocci, R.J., Widmer, N.S., Moss, G.L. 2007. Digital Systems: Principles and Applications, Tenth Edition, Prentice Hall.


Rangkaian Logika Kombinasional Teknik Digital (TKE071207) Program Studi Teknik Elektro, Unsoed

Recommend Documents