Ošetření nevyužitých vstupů
Připojování vstupů Je nutné dodržet požadované napěťové úrovně vstupních signálů. Při větších vstupních proudech některých logických obvodů (až iIL = 2 mA u STTL) respektovat také omezení velikosti vnitřního odporu zdroje signálu. Je třeba respektovat minimální přípustnou strmost hran vstupního logického signálu (např. limit 1 V/µs pro běžné obvody TTL a až 1 V/s pro obvody s hysterezní převodní charakteristikou).
Platí zásada neponechávat nevyužité vstupy logických obvodů TTL nepřipojené ⇒ připojíme nevyužitý vstup na zdroj napětí definované úrovně L nebo H tak, aby nebyla narušena logická funkce ošetřovaného obvodu. U standardních obvodů TTL se vstup vyhodnocuje jako by byl nastaven na úroveň H, ale má v tomto případě velmi nízkou odolnost proti rušení. U požadavků na rychlost odezvy těchto obvodů se může projevit zpoždění způsobené nabíjecím procesem, vázaným na parazitní kapacitu nepřipojeného vstupu (u obvodů TTL 1 ns na každý nepřipojený vstup). + 5 V (< 5,5 V)
V případě vstupů digitálních obvodů jde především o následující aplikační zásady:
+5V
SN 74192
+ 5 V (< 5,5 V)
CD CT10
R
• • • •
ošetření nevyužitých vstupů, připojování vstupů nevyužitých logických obvodů, přizpůsobování napěťových úrovní, zpracování signálů mechanických kontaktů logickými obvody.
A
CÍTEJ &
TB
TC
TD UCC
Y = ABC
A TA ’
B TB ’
C T C’ D T D’
Obvody CMOS - vysoká vstupní impedance (typicky 1012 Ω) ⇒ do nepřipojených vstupů se snadno indukuje rušivý signál. Nevyužité vstupy se připojují na UCC, na společný vodič nebo na použitý vstup, jinak výstup může mít nedefinovanou úroveň nebo se několikanásobně zvýší proudový odběr z napájecího zdroje. Volba kam připojit nevyužitý vstup není zcela libovolná - dá se jí ovlivnit i zatížitelnost výstupu obvodu.
Připojením nevyužitých vstupů k použitým se patřičně zvětšuje proudová zatížitelnost výstupu (zvětšuje iOH u členů NAND a iOL u členů NOR) ⇒ z výstupu vícevstupových hradel lze budit i větší zátěže.
A
B
&
AB
B
1
TA
AB
A B
A
&
B &
AB
A
DATA &
CD &L
AB
A+B
B
{
NASTAV
A
A B
B
C
C
D
D
L R
7
BO CA
Připojování vstupů nevyužitých logických obvodů Pokud na desce s plošnými spoji zůstane nevyužit jeden nebo dokonce více logických členů je vhodné připojit vstupy těchto nevyužitých obvodů na takovou úroveň, aby spotřeba těchto obvodů byla minimální. Např. hradlo TTL NAND má proudovou spotřebu asi 1 mA při výstupní úrovni H a spotřebu asi 3 mA při výstupní úrovni L ⇒ je vhodné vstupy nevyužitých obvodů NAND připojit na zem (ušetříme 2 mA na každý logický člen). U nevyužitých logických obvodů CMOS jsou takové úvahy zbytečné. Vždy je alespoň jeden z řetězce spínacích tranzistorů zahrazen - obvodem teče jen nepatrný klidový proud a logické členy (pokud pracují) ve statickém režimu mají zanedbatelně malý příkon.
1
Přizpůsobování napěťových úrovní
Vzájemné propojení obvodů TTL a CMOS
Signály přiváděné na vstupy logických obvodů jsou dodávány z obvodů, jejichž výstupní signál může mít jiné úrovně H a L, než jaké jsou potřeba k buzení vstupů daných logických obvodů.
(7402)
• Signály s větším rozkmitem ⇒ obvykle stačí okrojit (a) • Signály, které nemají dostatečnou velikost ⇒ předběžně zesílit (b) • Signály ležící v jiné napěťové oblasti ⇒ nutno přesunout do požadované oblasti a popř. ještě dále upravit (c). U > UC 0V
D1
UC
D2
U1 < 0
- 0,7 V
L
R3 1
0V D
- 0,7 V
R1
0V
H
R3 1 K
L + 5V
1
R2 820 R
R < (uIL - U1)/iIL
L
(4001)
&
TTL Æ CMOS
U
DD
(BC 177)
b
(7404)
≤ 12 V
UC = 5 V
1
T R1 10K
a
R 10 … 100K
1
1
-5V
R2
R
(4011)
UC = 5 V
1
+ 5V
H
T
H
1
(7407, 7417)
TTL Æ CMOS
U > UC
U > UC UZD < 5 V
UDD = UC = 5 V
+ 5V
L
R
U1 < 0
1
H 1
(4001) R 10K
T
(4030)
(KC 508)
(7404) UC = 5 V
UDD > 5 V
=1
1 R 27K
T
- 5V
c
Logické obvody CMOS uIL < 0,3 UDD (tj. pro UDD = 5 V je požadováno uIL < 1,5 V) uIH > 0,7 UDD až 0,8 UDD (pro UDD = 5 V tedy uIH > 3,5 až 4 V) Logické obvody TTL výstupní napětí uOL < 0,4 až 0,5 V a uOH > 2,4 až 2,7 V
CMOS ÆTTL
CMOS Æ TTL
Zpracování signálů mechanických kontaktů logickými obvody Patří sem různé spínače, přepínače, tlačítka, relé, klávesnice apod.
Z hlediska návrhu nejčistší řešení tohoto problému poskytují obvody CMOS ve verzích HCT a ACT ⇒ jejichž vstupní napětí uIL, uIH jsou v tolerancích platných pro obvody TTL.
Výstupní signál logického členu s mechanickým kontaktem může být v okamžiku zapnutí nebo vypnutí kontaktu doprovázen po dobu až několika milisekund zákmity (mechanického původu), které se dostávají na vstup připojených logických obvodů a pronikají do nich, což může mít nežádoucí důsledky
Vazba CMOS na TTL Obvody CMOS řady 4000/4500 mají malou proudovou vydatnost, proto je nutné použít:
⇒ v kritických případech je nezbytné signál z mechanických kontaktů ošetřit speciálními obvody.
• buď výkonové CMOS 4049, 4050, • nebo CMOS řady HC, HCT, AC a ACT, které se vyznačují velkou proudovou vydatností výstupů a na druhé straně aplikací obvodů TTL v řadách LS, ALS a AS, jejichž vstupní proudy jsou značně redukovány ve srovnání se staršími řadami.
V nejjednodušším případě použijeme za spínačem integrační článek RC k časovému překlenutí přechodného děje při zapnutí nebo vypnutí kontaktu (τ ≈ ms). Výstupní napětí členu RC se zpracovává invertorem s hysterezí hysterezí.
2
Zpracování signálů mechanických kontaktů logickými obvody CMOS +5 V
+5 V R1 1K
4K7
74132 Q R2 390R
C
4K7
1K +5 V
Q
zásady ošetřování signálů dodávaných z kontaktových logických členů jsou pro obvody CMOS obdobné jako u jiných technologií:
b
S1
UDD
74HC02 4001 1
R
ALS1005
Q UDD
Q
1
H
H L
Q
& L
7404
1
& H
a 1
74AS00
Q
1
(0 V)
Q 1
S2
S
Q
Q
L
c
R1 100K
R1 100K C1 100 n
74ACT14 CMOS 1 R2 1M 0V (UDD )
R2 100K
1K T NUL
d
? překlápění klopného obvodu, ? vliv opakovaného stlačení téhož tlačítka, ? zákmity při spínání tlačítka, přechodné děje
? dimenzování dvojbranu R1R2C1
Výstupy digitálních obvodů ¾ je třeba dodržet mezní hodnoty výstupních napětí a proudů, ¾ při buzení dalších logických obvodů ze sledovaného výstupu nesmíme překročit povolené zatížení výstupu, které se udává logickou zatížitelností N, ¾ logická zatížitelnost určuje největší počet logických vstupů, které můžeme z daného výstupu budit (např. z hradla 7400 (N = 10) můžeme dodávat výstupní logický signál do deseti vstupů logických obvodů TTL), ¾ přepočtem N.iVST snadno můžeme zjistit povolené hodnoty výstupních proudů. + 5V
7400
R
1
iZ > 0,4 mA
RZ
7400
KF508 UP
+5V R
iC
P
&
TT L (N < 10)
R iB
T1
RZ
budicí proud iB ≈ iC/h21e je dodáván do báze T1 z výstupu logického obvodu R ≈ (uVÝSTH - uBE)/iB ≈ (1,7 V)/iB uvažujeme-li uVÝSTH ≈ 2,4 V a uBE ≈ 0,7 V , pak Rp ≈ (UC - uVÝSTH)/iB ≈ (2,6 V)/iB
proud iRH = (UC - uVÝSTH)/R se přičítá k výstupnímu proudu -iVÝSTH logického obvodu. při změně výstupní úrovně na L poteče výstupem IO proud iVÝSTL = iRL = (UC - uVÝSTL)/R iRL – iVÝSTLmax
Proud iB l ze kompenzovat pomocí proudu rezistorem Rp tak, že výstup logického obvodu k tvorbě proudu iB prakticky nepřispívá.
R ≥ (UC - uVÝSTL)/|iVÝSTL max| Pro TTL s logickou zatížitelností N = 10 je R ≈ 300 Ω a pro výkonové obvody s N = 30 je R ≈ 100Ω. Přídavný proud iRH je pak až 8,6 mA popř. až 26 mA
3
Spínání velkých proudů 7403
BC 211
KU 606
UP > 0
(30 V)
R1 (1K8)
iB
Ovládání výkonových zátěží obvody CMOS při aktivní úrovni H U
74HCU04
T KUN 05
1
T1
R 10K
protože uVÝSTH ≈ uBE2s + uBE3s ≈ 0,7 V + 2,4 V = 3,1 V, není při provozu nikdy překročeno dovolené výstupní napětí logického členu, i když je rezistor R1 napájen ze sběrnice +30 V, tranzistory T1 a T2 musejí být vybrány s ohledem na dostatečnou proudovou vydatnost a na předpokládané provozní napětí,
Buzení výkonové zátěže při aktivní úrovni L + 5V
Ž 3 V/50 mA
Re
&
R1 80R
a 74HC02
T1
KF 508 T2
!! proudová zatížitelnost hradla CMOS, napětí logické úrovně, !! k dosažení proudové slučitelnosti je použita pro zapínání budicí cívky relé Re Darlingtonova dvojice tranzistorů T1 a T2,
R2 270R
Volba vhodné konstrukce vedení závisí i na požadovaném druhu přenosu: U~
UDD
iZ
ZÁT EŽ
1. jednosměrný přenos, 2. podmíněně obousměrný přenos, 3. přenos multiplexní sběrnicí.
R1 10K R2
iB
iG
RZ
Indukcí rušivého signálu vzniká z vnějších zdrojů šum uŠ a ve společném vodiči existuje mezi oběma konci vedení potenciální rozdíl uZEM. Vstupní napětí přijímače je dáno superpozicí uK = uV + uZEM – uŠ.
UN < 0 V
c
R 10K
1. nesymetrická (jeden vodič je uzemněn), 2. symetrická (rozdílová).
b
1
&
Při přenosu signálu používáme v zásadě dva typy přenosových vedení:
1
R1
R1
+ 5V
D
&
T
Spoje a přenos signálů
74ALS05
R2 10K
I ≤ 0,5 A
74HCT08 (4081)
&
!! proč dioda ??
R1 ≈ (Up – uBE1s – uBE2s).h21e1s.h21e2s/i
UC = + 5 V
74HCT08 (4081)
R2
LOGICKÝ SIGNÁL
T2
7400
Re
D KY 130 ID
i B <= 8 A
7437
U
D
RZ
RZ
&
UD
+U
d
4
Model symetrického vedení Model nesymetrického vedení
nesymetrické vedení - konstrukčně jednoduché, neboť každá signálová cesta je tvořena jedním vodičem, přičemž signál je vztažen ke společnému vodiči (zemi)
symetrické vedení využívá k přenosu signálu rozdílový signál dvou vodičů, které jsou buzeny symetricky vůči společnému vodiči, jenž se na přenosu signálu nepodílí, vedení je buzeno z vysílače se dvěma komplementárními výstupy, přijímač pracuje jako rozdílový zesilovač (komparátor), rušivé napětí uŠ se indukuje do obou signálových vodičů a působí jako souhlasné napětí, jímž je podložen přenášený signál, rušivé napětí uZEM rozdílu zemních potenciálů společného vodiče působí rovněž jako souhlasné napětí na vstupech přijímače
Dosažení velkého odstupu signálu od šumu
Spoje
1.
použít stíněné vodiče k potlačení přeslechů,
2.
zvětšit úroveň výstupního signálu vysílače,
plošné spoje, jednoduché drátové vodiče, dvojité a vícenásobné vodiče, zkroucené vodiče nebo koaxiální kabely
3.
zmenšit odpor společného vodiče a tím minimalizovat napětí uZEM,
4.
dostatečně oddálit signálové vodiče od napájecího rozvodu a od sousedních signálových vodičů,
5.
upravit sklon hran výstupních impulsů vysílače tak, aby se zmenšily přeslechy vzniklé kapacitní vazbou,
6.
použít přijímač s hysterezní charakteristikou,
7.
zkrátit spoje tak, aby se zmenšila možnost působení rušivých zdrojů na vedení, použít vhodnou kombinaci předchozích způsobů.
každý z uvedených způsobů má však i své nedostatky, např. první tři způsoby jsou ekonomicky náročné, pátý a šestý způsob znamenají zpomalení zpracování signálu a zkracování spojů nebývá vždy možné
Elektricky krátké vedení - signál jím projde za kratší dobu než je trvání nejstrmější hrany signálu. Může být impedančně nepřizpůsobeno a přesto nedojde k rušení signálu odraženým impulsem. Elektricky dlouhé vedení - podél něho signál prochází déle než je doba trvání hrany jeho impulsu. Rušivý signál vzniklý odrazem na nepřizpůsobeném konci vedení doznívá až po skončení hrany signálu a způsobuje rušení.
typ 74 74AS 74S 74L 74LS 74ALS 74H
thr [ns] 5 1,5 2,5 15 6 3 7
lm [m] 0,5 0,3 0,3 1,5 0,55 0,35 0,65
5
dynamické odpory vstupů a výstupů nejsou stejné a navíc se liší i podle druhu hrany impulsu, tedy při změně H → L a L → H v tabulce jsou hodnoty dynamického výstupního odporu rVÝST a dynamického vstupního odporu rVST pro obě hrany procházejícího impulsu.
obvod 7400 74S00 74H00
hrana rVÝST [Ω] 12 10 10
H→L rVST [Ω] 1200 800 1200
Jednoduchý vodič • z hlediska přenosu signálu se jeví jako nesymetrické vedení, • nemůže mít jednoznačně definovanou charakteristickou impedanci - záleží na jeho geometrickém tvaru a poloze vzhledem ke společné zemnicí ploše (Z stovky až tisíce Ω) Z = L/C Dvojitý vodič a paralelní vícenásobné vodiče impedance silně závisí na jejich geometrickém uspořádání a na blízkosti ostatních vodičů v přístroji
hrana L→H rVÝST [Ω] rVST [Ω] 120 1200 50 800 60 1200
Vedení se zkroucenými vodiči • tvořeno dvěma souběžnými izolovanými vodiči s průměrem drátu 0,5 mm nebo 0,3 mm, navzájem kolem sebe zkroucenými tak, že na 1 m délky připadá 25 až 40 zkrutů, • tím je zaručena konstantní hodnota charakteristické impedance, ta by měla být co nejmenší, jinak vzrůstají přeslechy
Vlastnosti vedení se zkroucenými vodiči
•
snadné impedanční přizpůsobení,
•
může být použito i pro přenos na elektricky dlouhé vzdálenosti,
•
je odolné proti rušení,
•
charakteristický odpor vedení bývá 100 až 130 Ω (někdy 50 až 200 Ω) při průměru drátu 0,5 mm, tloušťce izolace 0,05 až 0,1 mm a při 20 až 40 zkrutech na 1 metr délky,
•
průměrná kapacita je 30 až 80 pF na 1 metr délky vedení,
•
díky konstantní hodnotě charakteristické impedance jsou zkroucené vodiče vhodné pro přenosy na velké vzdálenosti (až 1000 m) s poměrně vysokými kmitočty (až nad 15 MHz),
•
maximální útlum na kmitočtu 15 MHz je přibližně 2,8 dB pro vedení dlouhé 30 m.
Přenos signálu nepřizpůsobeným vedením
6
Vlastnosti vedení s koaxiálním kabelem
Přizpůsobení konce nesymetrického vedení + 5V
Koaxiální kabely - většinou jen pro nejnáročnější případy • Charakteristický odpor bývá 50 až 180 Ω. • Kapacita C = 30 až 100 pF/m.
R2 (220)
7404 1
7404
D l =5m
1
l=5m
1
7404 74132 1
R 100
R1 (220)
• Malý útlum (asi 2 až 5 dB/100 m na kmitočtu 10 MHz). • Jsou používány jako nesymetrická vedení. Koaxiální kabely mají však i nevýhody • Zabírají více místa. • Obtížně se napojují. • Mají větší hmotnost. • Jsou dražší.
U nepřizpůsobeného vedení se nejhůře přenáší hrana H → L impulsů. Na přizpůsobovacím rezistoru R na začátku vedení se zmenší skok H → L tak, že na konci vedení bude součet předchozí úrovně H, přímého a odraženého impulsu nulový. R = ρ2Z - rVÝST TTL NAND: rVÝST 12 Ω a rVST 1,2 kΩ ρ2= (rVST - Z)/(rVST + Z) zkroucený dvojvodič s Z ≈ 130 Ω, ρ2 ≈ 0,8 ρ2 činitel odrazu na konci vedení ⇒ R 92 Ω. Z charakteristický odpor vedení Volíme R = 100, nebo lépe při sledování rVÝST výstupní odpor vysílače průběhu u2(t) na osciloskopu vstupní odpor přijímače rVST optimalizujeme hodnotu R experimentálně při přenášené hraně H → L. nastavením trimru.
Aplikační zásady pro návrh zařízení s digitálními obvody • zabezpečení dostatečného chlazení součástek vhodným umístěním výkonově namáhaných součástek a chladičů, • vyloučení přeslechů vhodným prostorovým umístěním vodičů nebo jejich stíněním, • kvalitní rozvod zemí a napájecích napětí, spojování zemí různých zdrojů a částí obvodu, spojení zemí s kostrou a propojení zemí se spolupracujícím zařízením, • ochrana zdrojů proti zkratu a ochrana integrovaných obvodů proti přepětí, • dostatečná filtrace napájecích napětí elektrolytickými kapacitory a ve skupinách integrovaných obvodů keramickými kapacitory, • ochrana konektorů proti chybnému připojení označením nebo mechanickými klíči, • snadná výměna součástek s kratší dobou života (pojistky, žárovky), • ošetření signálů z mechanických kontaktů proti vlivu odskakování kontaktů, • zpracování pomalu se měnících signálů logickými obvody s hysterezní charakteristikou Schmittova klopného obvodu,
• ošetření nepoužitých vstupů logických obvodů a vstupů nepoužitých obvodů, • k výstupům číslicových obvodů nepřipojovat přímo kapacitory s kapacitou větší než 0,5 až 1 nF, • ochrana logických obvodů a tranzistorů s indukční zátěží (relé) antiparalelně zapojenou ochrannou diodou, • ochrana vstupů a výstupů obvodů proti přepětí, • zaručit, aby nemohlo být na vstupy obvodů CMOS přivedeno napětí, pokud obvody nemají připojeno napájecí napětí UDD, • správný návrh delších přenosových vedení a jejich správné impedanční zakončení (zkroucený dvojvodič a koaxiální kabely), • zajistit snadnou diagnostiku zařízení, • zabránění výskytu hazardních impulsů a stavů, • nastavení definovaného stavu po zapnutí přístroje,
7
• dodržení bezpečnostních předpisů; obsluha zařízení musí být za všech okolností bezpečná, • kvalitní, úplná a jednoznačná dokumentace pro případné opravy nebo zhotovení dalšího kusu, • ochrana proti vnějšímu rušení, • zabránit generování rušivých signálů, • nepřekročit povolené mezní parametry použitých součástek.
Úprava hran logických signálů
6. TVAROVÁNÍ, GENEROVÁNÍ A ZPOŽĎOVÁNÍ IMPULSŮ Jednou z nejčastějších úloh navrhování číslicových obvodů a systémů je řešení obvodů pro časové manipulace s logickými signály. Pod pojmem časová manipulace budeme rozumět: generování standardizovaných impulsů na vyžádání hranou logického signálu, prodlužování, zkracování a časové posouvání (zpožďování, zdržování ) impulsů nebo kombinace těchto operací, včetně k tomu potřebného ošetření hran signálu.
Základní zapojení monostabilních klopných obvodů
TTL - strmost hran musí být větší než 1 V/µs, jinak vstupní signál při průchodu rozhodovací oblastí (1,3 až 1,5 V) na vstupu logického obvodu TTL vyvolá na jeho výstupu jeden nebo několik zákmitů než přejde výstupní napětí na odpovídající ustálenou úroveň 4V u1
mezní přípustné hodnoty strmosti vstupního signálu u standardních obvodů TTL :
1 1
2
2
u2
4
6 µs
1
u3
+5V
74HCT00
0 2
u3
T ≈ 0,7 RC
T
4V
2
∆uVÝST 2 ≈ = 10 Au = ∆uVST 0,2
R'
T'
t
2
7404 u2
1
+ R
0
1,5 V/µs pro vzestupnou hranu -3,3 V/µs pro sestupnou hranu.
C
& 1
2
74HCT04
74HCT00
4
6 µs
t
C
R1 10k
+
&
4V
1 2
R2 6k2
0 2
4
6 µs
& 2
T ≈ RC až 1,2 RC
t
8
Prodlužování impulsů
MKO ve funkci časového spínače
UDD u1
UDD
u1
R
4001
C
1
u3
1
u2
1
0
C2 33n
t
2
S
u3
4001
1N4148
ST ART
UDD
R1 (1...33)k 1
1
1 R2
VÝST UP
3k3 R310k
UP
T
0
T ≈ RC ln 2 ≈ 0,7 RC
t
0,7V Ti ≈ RC ⋅ ln 2 ⋅ 1 + U DD
u2 UDD 0
MKO s obvody 74121 a 74123
& A1 A2
B↑
B
klidový stav
Q
Q
A↓
1
B↑ 2 _ Q
___ 3 NUL
C1
& A1
S
4
R
C CR
14
_ Q
R1
znovuspouštení
vstup A vstup B
C2
15 R2
CR
nulování
13 Q
+5V
+5V
pro doporučené hodnoty: C1 = 10 pF až 10 µF R1 = 2 až 40 kΩ
spouštení z B
trr Q
B
2
C
T ≈ 0,7 R1C1
spouštení z A
74123
S
1
např. pro UDD = 5 V bude Ti ≈ 0,82 RC a při UDD = 10 V bude Ti ≈ 0,76 RC
74HC4538
74121 A1 ↓
t
díky malým vstupním proudům obvodů CMOS lze dosáhnout doby kyvu až desítek sekund
A2 ↓
C1 +(1...10) µ
2
T ≈ 0,28C 2 R 2 + 700 Ω
vstup nulování vývod pro pripojení RaC
výstup Q
τ
další MKO: 74130, 74LS122, 74HC123, 74HC4538, 4047 a časovače 555 a 556
τ
bude-li šířka výstupního impulsu > 100 µs, platí:
T ≈ kRC (činitel k lze nalézt v katalogovém listu)
τ
zotavovací doba trr ≈ 72 ⋅ 10−9 + U DD ⋅
C 30500
9
Časovač 555
Časovač 555 jako MKO Nulování 4 R
Napájení 8 UB UB
R 5k Vstup 2 6 I2
+
5
R0
K2
NE 555
T
1>
výstup
RB +
5
RF
4
K1
ST
I1
>
3
__ IN 7
↓
____ NUL
6
I2
5
RF
2
I1
4
R
R
ST
T ≈ 1,1R1C1
OUT
3
>
7
Otevrený kolektor
-
CF
7
R 5k
1
I2
2
2 Vstup 1 I1
6 3 >
R 5k
NE 555
NE 555
S
+UCC (5 až 15 V)
R1
-
REF RF
RA
KO
CA
T
Spolecný vodic
Neautonomní generátory impulsů
Zkracování impulsů s obvody s pasivním derivačním článkem RC +5V
Řízení doby kyvu MKO IC (UR)
RA
T
1 1
+UCC
NE 555
__ IN ↓ ____ NUL
6
I2
5
RF
2 4
I1
ST
D >
3
1
1
2
u1
C
u2
1
1
u3
2 R2
R
R2
R1
7404
u3
OUT R3
7 UR
R
pro tranzistorový zdroj proudu platí: I C ≈ I E ≈ (U CC − U Ř )
CA
u1
4V
u1
2
R2 R1 (R2 + R3 )
= I 0 − kU Ř CF
u1
74ALS04 C u 2
2
0
u2
kde k = R2 / (R1 (R2 + R3 ))
0
t
t 6V
4V 2
4V
u2
UR
4
2
0
t
pro dosažení rozhodovací úrovně při nabíjení C1 platí
2U CC / 3 = I C (U Ř )Ti / C1 + U 0
Ti = ( 2U CC / 3 − U 0 )C1 / (I 0 − kU Ř )
0
UR t
-2 -2
u3
4V
u3 2
0
2V 0
t
t
10
Zkracování impulsů s obvody s pasivním integračním článkem RC 74HCT00 u3
74HCT04
u1 74HCT04
&
u1
2 1 1
u2 R
1
1
2V
2V
0
0
R ≈ (uVSTL − uVÝSTL ) / iVSTL
R C
C
u1
u1
u1
Pro TTL R ≈ (0,8 – 0,4).0,0016 = 250 Ω
2V
t
u2
t
0
t
u2 2V
UR 0
t
2V
UR
t 0
u3
u3
0
t
t
u3
2V
2V
2V
0
t 0
Srovnání časových charakteristik log. obvodů TTL
vše v nanosekundách hradla NOR, NAND tpLH, tpHL klopné obvody tpLH, tpHL (hodiny na Q) čítače tpLH, tpHL (hodiny na Q)
typ. max. typ. max. typ. max.
LS SN74LS00 10 15 SN74LS74 25 40 SN74LS163 18 27
HC CMOS → 11 M Ω
u2
2V
UR 0
odpor musí pro mezní případ splňovat podmínku:
u2
1
u2 R
74HCT86 =1 u 3
74HCT04 u1
12
1
C
Zkracování impulsů s obvody s pasivním integračním článkem RC
74HCT02 u3
TTL ALS SN74ALS00 5 11 SN74ALS74 12 18 SN74ALS163 10 17
t
Srovnání časových charakteristik log. obvodů CMOS
FAST 74F00 3,7 5 74F74 6,2 8 74F163 7 10
vše v nanosekundách hradla NOR, NAND tpLH, tpHL klopné obvody tpLH, tpHL (hodiny na Q) čítače tpLH, tpHL (hodiny na Q)
typ. max. typ. max. typ. max.
14000 MC14001B 25 250 MC14013B 175 350 MC14163B 350 700
CMOS HCMOS MC74HC00 8 23 MC74HC74 23 44 MC74HC163 20 52
FACT MC74ACT00 5 8,5 MC74ACT74 8 10,5 MC74ACT1632 5 10
11
Tvarování pravoúhlých kmitů
Tvarování pravoúhlých kmitů u1
u1 u1
u1
1
&
u2
u2
1
u2
u2
d
a
0.5T
∆t ≈ 0.5T
u2
u1
u1
1
1
1
u2
u2
u2
e
b
0.5T
∆t ≈ T
u1
1
u1
&
u2
u2
1
&
c
u2
u2
f
T
T
Tvarování pravoúhlých kmitů Zpožďovací úlohy v synchronních systémech
u1
UDD
74ACT323 CP
g
u1
1
1
u2
S0 S1
u2
SR
IO0 IO1 IO2 IO3
UDD
IO4 IO5
h
u1
1
1
u2
0.5T
u2
IO6 IO7 Q0
0.5T
Q7
IN ≡ DS0 CLK ≡ CP Q0 ,I/O0 I/O1 I/O 2 I/O 3
12
