F AKULTA ELEKTROTECHNICKÁ

ESKÉ VYSOKÉ UENÍ TECHNICKÉ V PRAZE FAKULTA ELEKTROTECHNICKÁ Katedra mení Kybernetika a mení

Testování odolnosti vi elektrostatickým výbojm

Bakaláská práce

Autor: Studijní program: Studijní obor: Vedoucí práce:

Praha

Zdenk Konický BN1 Elektrotechnika a informatika Kybernetika a mení Ing. Jií Novák, Ph.D.

2010

ii

Prohlášení Prohlašuji, že jsem bakaláskou práci zpracoval samostatn pouze za odborného vedení vedoucího bakaláské práce. Dále prohlašuji, že veškeré podklady, ze kterých jsem erpal, jsou uvedeny v seznamu použité literatury.

V Praze dne 27. kvtna 2010

Zdenk Konický iii

Podkování Rád bych touto cestou vyjádil podkování Ing. Jiímu Novákovi, Ph.D, za jeho cenné pipomínky, trplivost a ochotu pi vedení mé bakaláské práce. Rovnž bych rád podkoval Bc. Pete Grünwaldové a Ing. Pemyslovi Žiškovi, Ph.D, kteí mi vyšli maximáln vstíc a umožnili mi pístup ke všem potebným informacím. iv

OBSAH ÚVOD............................................................................................................................................. 1 I.

TEORETICKÁ ÁST.......................................................................................................... 2

1

Vznik elektrostatického výboje............................................................................................ 2 1.1 1.1.1

Triboelektrický jev............................................................................................. 3

1.1.2

Elektrostatická indukce ...................................................................................... 5

1.1.3

Ionizace .............................................................................................................. 7

1.1.4

Kontakt s jiným tlesem..................................................................................... 8

1.2 2

3

Vznik elektrostatického výboje.................................................................................. 8

Typy poškození vlivem ESD............................................................................................... 10 2.1

Roztavení vodivých spoj nebo rezistor ................................................................ 12

2.2

Poškození polovodiových pechod nebo kontakt............................................... 12

2.3

Poškození dielektrické izolace ................................................................................. 14

Ochrana ped poškozením vlivem ESD ............................................................................ 16 3.1

Ochrana elektrostaticky citlivých souástek ............................................................ 16

3.1.1

Polovodiová PN dioda.................................................................................... 19

3.1.2

Aktivní omezova ............................................................................................ 20

3.1.3

Tyristor............................................................................................................. 21

3.2

4

Zpsoby vzniku elektrostatického náboje.................................................................. 3

Základní principy ochrany ped ESD....................................................................... 22

3.2.1

Návrh zaízení s ohledem na ESD ................................................................... 22

3.2.2

Definice úrovn ochrany zaízení a prostoru ................................................... 22

3.2.3

Definice prostoru ............................................................................................. 22

3.2.4

Omezení vzniku elektrostatického náboje ....................................................... 23

3.2.5

Rozptýlení a neutralizace elektrostatického náboje ......................................... 23

3.2.6

Ochrana souástek v zaízení........................................................................... 24

Testovací modely ESD ........................................................................................................ 25 4.1

Model lidského tla.................................................................................................. 25

4.2

Model strojního zaízení .......................................................................................... 30

4.3

Model elektrostaticky nabité souástky ................................................................... 34

4.4

Srovnání jednotlivých testovacích metod ESD........................................................ 36

II. PRAKTICKÁ ÁST .......................................................................................................... 37 5

Pracovišt pro ovení elektronického zaízení ped ESD.............................................. 37 v

5.1 5.1.1

Zaízení umístné na stole................................................................................ 39

5.1.2

Zaízení stojící na podlaze ............................................................................... 40

5.2 6

Zkušební sestava pro zkoušky provádné v laboratoích......................................... 38

Zkušební sestava pro zkoušky provádné po instalaci............................................. 41

Ovení vlastností testovaného generátoru....................................................................... 42 6.1

Zaízení potebná pro otestování generátoru ........................................................... 43

6.1.1

Testovaný generátor......................................................................................... 43

6.1.2

Ovovací osciloskop....................................................................................... 43

6.1.3

Faradayova klec ............................................................................................... 44

6.1.4

Pevodník proudu............................................................................................. 44

6.2

Zapojení testovací soustavy ..................................................................................... 45

6.3

Zmené údaje.......................................................................................................... 47

III. ZÁVR................................................................................................................................. 49 Použitá literatura ........................................................................................................................ 51 Pílohy.......................................................................................................................................... 53

vi

Anotace

Bakaláská práce „Testování odolnosti vi elektrostatickým výbojm“ se v teoretické ásti zabývá píinami vzniku a dsledky elektrostatických výboj. Popisuje ochranu a testování odolnosti elektronických zaízení vi tmto výbojm Praktická ást pedstavuje pracovišt, kde jsou elektronická zaízení ovována prostednictvím elektrostatického výboje. Dále popisuje návrh a realizaci mícího pracovišt pro ovování vlastností testovacího generátoru. Klíová slova: elektrostatický výboj, nabíjení, ESD poškození, ESD ochrana, ESD prevence, ESD modely, pracovišt, ESD generátor, prbh

vii

Abstract The Bachelor work “Tests of immunity against the Electrostatic discharge” in its theoretical part deals with the causes of the formation and effects of electrostatic discharge. It describes protection and tests immunity of electronic equipment against these discharges. The part focused to practice presents workplaces, where electronic equipment is tested by electrostatic discharge. It also describes suggestions and realization of control workplaces for testing characteristics of the test generator. Key words: Electrostatic discharge, charge, ESD damage, ESD protect, ESD prevention, ESD models, workplace, ESD generator, waveform

viii

ix

ÚVOD

ÚVOD Problémy s elektrostatickými výboji se netýkají pouze dnešní doby. Mžeme íci, že elektrostatický výboj trápí lidstvo již nkolik staletí. Napíklad papírny v USA využívaly zemnní již v druhé polovin 19. století. Používala se také technika pro ionizaci pomocí plamene a parních bubn k rozptýlení statického náboje, který vznikal pi prchodu pásu papíru sušícím procesem. Na pelomu 80. a 90. let minulého stolení došlo k velkému rozvoji výpoetní techniky. Velký pokrok nastal i v polovodiovém prmyslu. Obvody jsou stále rychlejší, roste jejich integrace, mají ím dál menší spotebu a menší rozmry. To má za následek jejich vyšší náchylnost na poškození nebo zniení vlivem elektrostatického výboje. Velký pokrok v této oblasti zpsobuje stále astjší využití poítaov ízených zaízení. Než se elektrické zaízení dostane k uživateli, musí projít dlouhou cestou od vývoje pes výrobu až po finální testování. Jedním z test, jímž se musí elektrické zaízení podrobit, je odolnost vi elektrostatickému výboji. Cílem této bakaláské práce je praktické ovení funkce komerního ESD testeru a zjištní, zda generátor výboje je vhodný pro testování elektrocitlivých zaízení a souástek. Práce se bude skládat ze dvou hlavních ástí – teoretické a praktické. Na zaátku teoretické ásti bude popsána problematika týkající se elektrostatického výboje a budou zde uvedeny základní informace o jeho vzniku. V dalších kapitolách budou zmínna poškození, která vzniknou na souástkách v zaízení pi zasažení výbojem. Dále se bude práce zabývat prevencí proti vzniku výboje a možností ochrany souástek v pípad, že elektrostatický výboj i pes bezpenostní opatení vznikne a pronikne do zaízení. V závrené kapitole teoretické ásti bude charakterizována simulace a testování odolnosti vi elektrostatickému výboji. Obsahem praktické ásti bude samotné testování elektronických zaízení. V první kapitole budou uvedena základní pravidla, která musí pracovišt, kde jsou elektronická zaízení ovována pomocí generátoru elektrostatického výboje, splovat. Poté bude práce zamena na návrh testovacího pracovišt, na kterém budu ovovat testovací generátor. Krom testování bude zárove zjišováno, zda parametry generátoru odpovídají údajm, které udává norma SN EN 61000-4-2. Výsledky a jednotlivá zjištní budou uvedena v poslední ásti práce – závru. V píloze bude piložen slovník anglických pojm, který tenái pomže v orientaci v obrázcích a schématech.

1

Vznik elektrostatického výboje

I.

TEORETICKÁ ÁST

1 Vznik elektrostatického výboje Než se budeme pímo vnovat vzniku elektrostatického výboje “ElectroStatic Discharge (ESD)“, krátce si pipomeneme fyzikální princip vzniku elektrostatického náboje. Z teorie struktury materiál víme, že každá vc, kterou mžeme vidt, uchopit, slyšet i cítit, se skládá z mikroskopických ástic. Tyto, pro lidské oko neviditelné ástice, se nazývají atomy. Pedpokládá se, že atom se skládá z jádra a obalu. Samotné jádro tvoí tzv. nukleony. Nukleony tvoí kladn nabité ástice, protony a ástice bez náboje, neutrony. Obal atomu tvoí elektrony, které velkou rychlostí , tém rychlostí svtla, obíhají okolo jádra. Elektrony mají záporný náboj a pohybují se v rzných vrstvách po elipsách, jak je znázornno na obrázku 1.

Obr. 1: Jádro atomu a elektrony obíhající jádro. [12]

Pokud je atom tzv. neutrální, je poet proton v jádru roven potu elektron, které jádro obíhají. Za uritých podmínek se mže stát, že atomy nemají dostatek pitažlivé síly mezi pozitivním jádrem a negativními obíhajícími elektrony pro udržení všech elektron na obžné dráze. Toto mže zpsobit, že poslední obíhající elektrony, které se nazývají valenní, mohou být pitaženy k vedlejšímu jádru v pípad, že má vtší pitažlivou sílu. Pokud tato situace nastane a valenní elektron “peskoí“ k jinému jádru, pvodní atom se stává pozitivn nabitým. Naopak atom, který má o elektron více, se stává negativn nabitým. Každý materiál, který má nadbytek negativních atom, se tedy stává záporn nabitým a naopak materiál s nadbytkem pozitivn nabitých atom se stává kladn nabitým. 2


1.1 Zpsoby vzniku elektrostatického náboje Elektrostatický náboj vzniká: -

triboelektrickým nabíjením;

-

elektrostatickou indukcí;

-

ionizací;

-

kontaktem s jiným nabitým tlesem;

1.1.1 Triboelektrický jev Jevu, pi kterém se pedmty nebo materiály o sebe tou nebo také pouze dotýkají a oddlují, se íká triboelektrické nabíjení a dochází k nmu u materiál všech skupenství. Velikost a polarita náboje, který “vznikl“ pomocí triboelektrického jevu, závisí na druhu materiál, drsnosti jednotlivých povrch, teplot, relativní vlhkosti, tlaku, ale i na dalších parametrech. Velikost náboje je daná vztahem 1. astji než náboj se uvádí hodnota elektrického potenciálu ve voltech. Pi konstantním náboji se potenciál zvyšuje pi snižování kapacity. Potenciál a kapacita jsou pro izolovaná vodivá tlesa dležitými parametry a musí být specifikována pro jejich porovnatelnost s ohledem na citlivost elektrostaticky citlivé souástky.

Q

kde

C U

1

Q…náboj [C] C…kapacita tlesa [F] U…potenciál [V]

V tabulce . 1 jsou uvedeny nkteré píklady velikosti elektrostatického naptí, indukovaného rznými mechanismy v závislosti na vlhkosti prostedí.

3

Vznik elektrostatického výboje Tabulka . 1: Elektrostatické naptí jako funkce relativní vlhkosti. [17] Naptí náboje (kV) Relativní vlhkost Relativní vlhkost 20 % 80 % 5 3 15 7.5

Chze po podlahové krytin z PVC Chze po syntetickém koberci Vyjmutí integrovaného obvodu (DIP) z plastové pepravky Zdvihnutí plastové tašky Posun polystyrénové krabice po koberci Piložení odsávaky cínu Použití mrazícího spreje na plošný spoj Odstranní krycí pásky z PC desky Smršovací folie na PC desce

0.7

0.4

20 18 8 15 12 16

0.6 1.5 1.0 5.0 1.5 3.0

Triboelektrický jev je znázornn na obrázcích 2a a 2b. Jak jsme již výše zmínili, materiál je nábojov neutrální, pokud obsahuje stejný poet proton i elektron. Když dojde ke kontaktu mezi dvma materiály a následnému oddlení, záporn nabité elektrony jsou peneseny z povrchu jednoho materiálu na povrch jiného materiálu. To, který materiál ztrácí elektrony a který elektrony získává, je závislé na povaze tchto materiál.

Obr. 2a: Materiály picházejí do kontaktu. [14]

Obr. 2b: Materiály se od sebe oddalují. [14]

Tabulka . 2 udává tzv. triboelektrickou “adu“. Tato “ada“ je pouze orientaní a slouží jako obecné vodítko. Každá z látek v triboelektrické ad se zelektrizuje kladn, je-li tena látkou, která je v ad za ní. Platí Coehnovo pravidlo: „Pi tení dvou izolant je povrch izolantu s vtší permitivitou zelektrizován kladn a povrch izolantu s menší permitivitou záporn“. 4

Vznik elektrostatického výboje Tabulka . 2: Materiály, které se vyskytují v tzv. triboelektrické ad. [14] Materiál

+ Pozitivní

Negativní

-

Králií srst Sklo Slída Lidské vlasy Nylon Vlna Kožešina Hedvábí Hliník Papír Bavlna Ocel Devo Peetní vosk Nikl, m , mosaz, stíbro Zlato, platina Síra Acetátové hedvábí Polyester Celuloid Teflon

Píklady triboelektrického jevu mžeme velice asto najít v závodech na výrobu polovodi. Lidé pracující v tchto zaízeních jsou primární píinou tohoto nabíjení. Chze, sezení a vstávání generují náboj. Jakákoliv forma pohybu má schopnost generovat náboj.

1.1.2 Elektrostatická indukce Elektrostatický náboj mže vzniknout také za pomoci indukce v elektrostatickém poli. K elektrostatické indukci dochází, je-li elektricky nabitý pedmt umístn do tsné blízkosti izolovaných vodivých pedmt. Pítomnost elektricky nabitého pedmtu vytváí elektrostatické pole. To má za následek indukci, vytvoení oblastí elektrického náboje na druhém pedmtu. Následujícím pípadem mžeme detailn popsat vznik elektrostatické indukce. Pokud je elektricky vodivé tleso B elektricky neutrální, obsahuje stejný poet kladných a záporných 5

Vznik elektrostatického výboje náboj. V tomto pípad je náboj v tlese rozložen rovnomrn jako napíklad na obrázku 3. [16]

Obr. 3: Rovnomrné rozložení náboje v tlese. [16]

Pokud k elektricky neutrálnímu tlesu B piblížíme jiné tleso A, které má napíklad záporný náboj, zmní se rozložení náboje v tlese B.

Jak je patrné z obrázku 4, volné

elektrony v tlese B jsou od záporn nabitého tlesa A odpuzovány. Vlivem záporn nabitého tlesa A došlo v tlese B k pohybu nosi náboje a tedy i ke zmn rozložení elektrického náboje. Pokud bychom záporn nabité tleso A oddálili, tak by se rozložení náboje obnovilo do stavu, který je znázornn na obrázku 3. [16]

Obr. 4: Zmna rozložení náboje po piblížení záporn nabitého tlesa. [16]

Pokud bychom k tlesu B opt piblížili záporn nabité tleso A, popsaný dj by se opakoval. Avšak pokud bychom se dotkli tlesa B v míst, kde je nadbytek elektron (viz. obr. 5), elektrony budou oderpány. [16]

Obr. 5: Oderpání elektron. [16]

V praxi je uvedená indukce všudypítomná a mže narušovat innost elektronických zaízení. Na obrázku 6 je tento proces znázornn v praxi. K induktivnímu nabíjení dochází velmi asto pi manipulaci s integrovaným obvodem (IO). Poítae a testovací zaízení se zabudovanou katodovou trubicí (CRT) jsou dobrým zdrojem induktivního nabíjení, a proto je rozumné a praktické udržovat zdroje elektrostatického pole v dostatené vzdálenosti. [11]

6


Obr. 6: Píklad induktivního nabíjení z CRT monitoru. [11]

1.1.3 Ionizace Tetí metodou, jak mže vzniknout elektrostatický náboj, je “bombardování ionty“, neboli ionizace. Ionizace je fyzikální proces, pi kterém psobením záení (rentgenové záení, mikrovlnné záení atd.) vhodné vlnové délky na látku se z nkterých atom mže uvolnit elektron. Elektricky neutrální atom nebo molekula se stává iontem. Ionty dlíme na kladné (kationt) a na záporné (aniont). Vznik aniont je zpsoben dodáním záporného elektrického náboje prostednictvím jednoho i více elektron do elektronového obalu ástice. Naopak vznik kladných iont je podmínn odtržením jednoho nebo více elektron od elektronového obalu. Aby došlo k vzniku iont, je poteba ástici dodat energii, a to nejastji ve form dopadajícího elektromagnetického záení. [15] Minimální energie, kterou musí mít dopadající ástice, aby mohlo dojít k ionizaci a vytvoení kationtu, je tzv. ionizaní potenciál a udává se v elektronvoltech. Elektronvolt mžeme pevést na jednotku energie soustavy SI joule podle vztahu 2.

1eV

1.602 10´19 J

7

2


1.1.4 Kontakt s jiným tlesem Poslední bžnou možností vzniku elektrostatického náboje je tzv. vodivé (conductive) nabíjení. Je to vlastn nejmén komplikovaná metoda vzniku náboje na objektu. Jedná se o penos náboje mezi dvmi vodivými pedmty pomocí fyzického kontaktu. V tomto pípad je dležité, že objekty, které se dotýkají a jsou vodivé, jsou nabity na rzný potenciál. Náboj se bude pesouvat od objektu s vyšším potenciálem do objektu s nižším potenciálem a bude proudit do té doby, až se potenciály obou objekt vyrovnají. Když objekty oddálíme, budou mít stejnou polaritu náboje a jejich potenciály budou stejné. Velikost náboje na každém objektu je definována hodnotou jeho kapacity. K tomuto jevu mže dojít pi automatickém testování. Automatický podava posouvá IO z lišt nebo kolejniek na testovací hlavu. Jak se obvody pohybují podél navádcí cesty, permanentn picházejí do kontaktu mezi sebou navzájem a také se stranami kolejniek. Pokud je jeden obvod nabitý prostednictvím triboelektrického jevu, dochází k penosu náboje na sousední souástku a mže dojít k poškození obou. [11] Nyní, když již víme, co to je elektrostatický náboj a jak vzniká, pistupme k samotnému elektrostatickému výboji (ESD).

1.2 Vznik elektrostatického výboje Jednou z hlavních píin ESD je nahromadní elektrického náboje zpsobené nerovnováhou elektron na povrchu materiál, které vytváejí mitelné elektrické pole psobící na objekty v jeho blízkosti. Mí se v coulombech. [14] Pokud tedy materiál obsahuje elektrický náboj a kladný i záporný, íkáme o nm, že je elektrostaticky nabitý. Elektrostatický výboj vznikne, dojde-li k postupnému vytvoení elektrostatického naptí mezi pedmtem a jeho okolím, a poté nastane spontánní výboj v podob elektrického proudu. Tento elektrický výboj trvá velmi krátkou dobu, v ádu jednotek nanosekund. V míst, kde výboj nastane, vznikají vysoké teploty. V pípad, že výboj vznikl na integrovaném obvodu (IO), mže dojít k jeho poškození, potažmo zniení. [17] ESD nemusí být pokaždé viditelný ani nemusí být cítit. Nejvíce viditelnou formou ESD je jiskra, která vznikne, když silné elektrostatické pole vytvoí ionizovaný vodivý kanál ve vzduchu. Jiskra zpsobí velké problémy, pokud vzduch obsahuje holavé plyny

8

Vznik elektrostatického výboje a ástice. V tom pípad nedojde pouze ke zniení citlivé souástky, ale také ke vzniku požáru i výbuchu, který mže ohrozit lovka. Elektrostatický výboj je ve vtšin pípad vyvolán lovkem, jeho neopatrností nebo nedodržením pravidel pi manipulaci s IO. Jsou ale i jiné možnosti vyvolání elektrostatického výboje. Napíklad výboj vyvolaný strojem pi automatickém osazování plošných spoj nebo pi manipulaci s citlivými souástkami. V pípad, že vznik výboje pímo souvisí s citlivou souástkou, asto dochází k jejímu nevratnému poškození. Poškození nemusí být patrné ihned, ale až po urité dob používání zaízení v praxi. Je také možné, že souástka byla degradovaná vlivem ESD, ale není zniena. Opakované slabé výboje nemusí obvod zniit, jsou však píinou jeho degradace. Životnost takového integrovaného obvodu se ale s každým dalším slabým výbojem snižuje a po uritém množství puls mže dojít k totálnímu zniení. Proto souástky musí být chránny proti ESD. O ochran proti vlivm ESD pojednávám v další kapitole. [13] Výrobci integrovaných obvod provádjí testy na citlivost ESD u každého nového výrobku jako souást standardního výrobního procesu. Odolnost se liší podle požadavk zákazníka. Jak jsem již uvedl, elektrostatický výboj je velmi nebezpený, protože poškození elektrostaticky citlivých souástek mže mít vliv na celkovou funknost zaízení. Vlivem ESD vznikají na IO rzné typy poškození.

9

Typy poškození vlivem ESD

2 Typy poškození vlivem ESD Nejastjší selhání IO vlivem elektrostatického výboje se projevuje jako zvtšený zbytkový proud, tzv. “Leakage“. Abychom lépe pochopili pojem “Leakage”, využijeme obrázku 7, na kterém je zobrazena volt-ampérová (VA) charakteristika diody.

Obr. 7: VA charakteristika diody. [3]

V pípad, že kladný pól zdroje pipojíme ke katod (typ N) a zápornou ást k anod (typ P), pak se pechod PN v diod rozšíí a elektrický odpor se zvtší. V ideálním pípad diodou neprochází elektrický proud. Ve skutenosti však diodou prochází proud vedený minoritními nosii náboj (menšinové nosie elektrických náboj). Pro tento proud byl zaveden pojem “Leakage“. Velikost tzv. “Leakage current“ je závislá na teplot. U kemíku se velikost tohoto proudu zdvojnásobí pi zvýšení teploty o každých 8°C. Pi vysokých teplotách se dioda stává propustnou i v závrném smru. Z tohoto také vyplývá, že maximální teplota akceptovatelná pro kemíkové IO je 150°C. [3]

Další selhání IO mže zpsobit zkrat odporového charakteru nkterých vstupn výstupních vývod. Mezi další bžn se vyskytující poruchy patí napíklad nadmrný napájecí proud, funkní poruchy nebo i odpojené vývody. [18]

10

Typy poškození vlivem ESD Tato poškození mohou mít pro IO fatální následky. Identifikovat tato poškození mžeme napíklad pomocí mení VA charakteristik jednotlivých vývodu (pin) IO. Odhalení poškození nemusí být vždy triviální. Opravit poškozenou souástku je tém nemožné, a proto jedinou zaruenou opravou je výmna poškozené souástky. Je velice dležité poznávat a studovat jednotlivá poškození. Jen díky odhalení a pochopení poškození se mžeme pi dalším návrhu souástky citlivé na elektrostatický výboj “Electrostatic Discharge Sensitive Device (ESDS)“ tchto poškození vyvarovat. [18] V tabulce . 3 jsou uvedena nebezpená naptí elektrostatického výboje vyvolaného osobou, která mohou poškodit i úpln zniit nkteré druhy polovodiových souástek. Naptí ESD od osoby mže dosáhnout hodnot 5-15 kV, proto jsou nabité osoby moderní elektronice velice nebezpené a je nezbytné elektronická zaízení chránit. [2]

Tabulka . 3: Odolnost polovodiových souástek proti ESD z lovka. [2] Typ souástky

Rozsah nebezpeného naptí

VMOS MOSFET GaAsFET EPROM JFET SAW OP AMP CMOS Schottkyho dioda Povrchové odpory Bipolární tranzistory ECL SCR Schottkyho TTL obvody

30 V – 1800 V 100 V – 200 V 100 V – 300 V od 100 V 140 V – 7000 V 150 V – 50 V 190 V – 2500 V 250 V – 3000 V 300 V – 2500 V 300 V – 3000 V 380 V – 7000 V 500 V – 1500 V 680 V – 1000 V 1000 mV – 2500 V

Poškození IO vlivem elektrostatického výboje lze podle následk rozdlit do tí základních kategorií: -

roztavení vodivých spoj nebo rezistor;

-

poškození polovodiových pechod nebo kontakt;

-

poškození dielektrické izolace;

Poškození mžeme taky rozlišovat podle mechanismu, který jej zpsobil: -

poškození vlivem velkého proudu;

-

poškození vlivem velkého naptí; 11

Typy poškození vlivem ESD

2.1 Roztavení vodivých spoj nebo rezistor K poškození nebo až k úplnému roztavení tenkých kovových vodivých spoj, tenkovrstvých nebo tlustovrstvých rezistor a kemíkových polykrystalických rezistor mže dojít vlivem velkého proudu, který tee v prbhu ESD. [18] Pi prchodu elektrického proudu tenkými spoji i rezistory dochází k nadmrnému ohívání tchto prvk vlivem tzv. Jouleova tepla (Q), jehož základní jednotkou je Joule. Velikost Jouleova tepla Q, které vzniklo ve vodii protékaném elektrickým proudem I [A] po dobu t [s] s naptím U [V], mžeme vypoítat pomocí vztahu 3. Q U I t

3

Pokud je nám znám odpor vodie i rezistoru, mžeme Jouleovo teplo také vypoítat podle vztahu 4.

Q

Pekrauje-li

R I 2 t

4

teplota teplotu tavení kemíku nebo materiálu vodie, dojde k jeho

poškození. Toto poškození mžeme vidt na obrázku 8, kde je znázornn úzký kovový spoj, který byl perušen vlivem nadmrného elektrického proudu. Pi konstrukci IO se dbá na to, aby spoje, kterými bude protékat proud z ESD, byly dostaten široké. [18]

Obr. 8: Perušený kovový vodivý spoj. [18]

2.2 Poškození polovodiových pechod nebo kontakt Jak uvádí Horský (2008, s. 30) „K poškození polovodiových pechod nebo kontakt dochází, pokud se mlký polovodiový PN pechod (nap. pechod emitor báze u bipolárních 12

Typy poškození vlivem ESD transistor nebo pechod drain source u MOSFET tranzistor) dostane do lavinového prrazu. Dojde k prudkému nárstu proudu a následn druhému destruktivnímu prrazu.“ Lavinový prraz je jev, kdy pi velké intenzit vnjšího elektrického pole jsou elektrony urychlovány na dlouhé dráze (šíka PN pechodu). Tím získávají stále vtší energii, která je dostatená k uvolování dalších elektron z obalu atom. Uvolnný elektron, který má velkou energii, mže uvolnit další elektrony, a tím dochází k lavinovému uvolování elektron. Množství takto vzniklých nosi ionizací lavinov roste a je udáváno vztahem 5.

M

kde

s r

1 § U 1 ¨ R ¨U © ( BR )

· ¸ ¸ ¹

n

5

s… nosie vstupující r… nosie vystupující n… empirický exponent UR… naptí na pechodu U(BR)… prrazné naptí

V míst, odkud byl uvolnn elektron, vznikne díra. Takto dochází ke zvtšení vodivosti pechodu PN. [19]

Pechod PN je velice tenká vrstva polovodie, ve které vodivost typu N pechází ve vodivost typu P. Velice dležitou souástí PN pechodu je krystalická mížka. Tato mížka nesmí být porušena, jinak by elektrony nemohly voln pecházet touto oblastí z jednotlivých vrstev. Proces, pi kterém mže dojít k poškození kontakt, má následující prbh: -

Naptí, které se nachází na závrn polarizovaném PN pechodu pekroí naptí lavinového prrazu (první prraz).

-

Lokální tepelný, tzv. druhý prraz nastane, dojde-li vlivem prchodu elektrického proudu k ohevu PN pechodu na teplotu, kdy tepelná generace nosi náboje pekroí generaci nosi náboje zpsobenou lavinovým prrazem.

-

Velký proud, který protéká místem prrazu, zpsobuje velké lokální zahívání materiálu.

-

Zahíváním materiálu se dále uplatují tepeln generované nosie náboje, což má za následek další lokální zvtšování hodnoty proudu. Druhý prraz je proces s 13

Typy poškození vlivem ESD kladnou zptnou vazbou, která dále zvyšuje velikost elektrického proudu. Vyvrcholením tohoto procesu je roztavení kemíku, pekroí-li teplota 1415°C. -

Pokud je teplota dostatená k roztavení kovového vodie v oblasti kontaktu mezi kovovým vodiem a kemíkem, elektrické pole mže zpsobit, že se roztavený kov dostane do oblasti polovodiového pechodu a zpsobí odporový zkrat polovodiového pechodu.

Po prchodu ESD a následném ochlazení PN pechodu je profil dotace PN pechodu nevratn poškozen, protože pi zahátí jednotlivých materiál došlo k jejich vzájemnému promíchání. Toto poškození má za následek snížení závrného naptí na PN pechodu, mže mít za následek nefunknost IO. Poškození IO vlivem tepelného roztavení polovodiového pechodu a migraci kovu do oblasti PN pechodu je znázornno na obrázku 9. [18]

Obr. 9: Poškození IO roztavením velkým elektrickým proudem. [18]

2.3 Poškození dielektrické izolace K elektrickému prrazu dielektrické izolace dochází, pokud velikost naptí pekroí dielektrickou pevnost a dojde k jeho prrazu. Dielektrická izolace bývá v IO tvoena napíklad oxidem kemíku. Tento jev nastává asto v obvodech typu MOS. V souasné MOS technologii hradlové oxidy jsou tlusté ádov desítky nanometr a dielektrická pevnost SiO2 je 8x106 V/cm. Z toho vyplývá, že naptí 8 V je dostaten velké k tomu, aby zapíinilo poškození oxidu. V typických CMOS technologiích jsou tenká hradla vstupních tranzistor pipojena pímo na vstupní piny a jsou zvlášt citlivá na prraz oxidu. Nejastji dochází k poškození dielektrické izolace pi testování modelem elektrostaticky nabité souástky. Je to zpsobené tím, že tento model dosáhne ve velice krátkém asovém intervalu (v ádech nanosekund) vysoké hodnoty elektrického proudu, která má za následek vznik vysokého naptí v IO. [18] 14

Typy poškození vlivem ESD Bohužel v dnešní dob, kdy se vše miniaturizuje, je toto poškození ím dál astjší. Typická dielektrická destrukce mže vzniknout napíklad následným sledem událostí: -

Prrazné naptí dielektrické vrstvy je pekroeno.

-

Dielektrická izolace se prorazí a v míst prrazu tee velký elektrický proud.

-

Místo, jímž protéká elektrický proud, je velmi tepeln namáháno.

-

V míst dielektrického prrazu vznikne petavený amorfní nebo polykrystalický kemík.

Na obrázku 10 je zobrazen píklad dielektrického prrazu MOS tranzistoru. Poškození na obrázku je v míst, kde se zvyšuje tlouška dielektrické izolace. [18]

Obr. 10: Poškození izolaní vrstvy hradla u MOS tranzistoru. [18]

15

Ochrana ped poškozením vlivem ESD

3 Ochrana ped poškozením vlivem ESD Dnešní moderní a stále se zmenšující IO mohou obsahovat velké množství souástek, které jsou velice náchylné na poškození i totální zniení vlivem ESD. Ruku v ruce s vývojem IO jde i jejich ochrana. Každý IO se skládá z rzných polovodiových prvk, které ochraují obvod ped ESD. Na tyto ochranné prvky jsou kladeny urité požadavky, které musí splovat. Hlavní podstatou ochrany ped poškozením ESD je eliminace nebezpeného elektrostatického náboje. Jak jsem již ekl, elektrostatický výboj vzniká mezi materiály, které mají rzný elektrický potenciál. Je tedy nezbytné vhodnými prostedky i správným postupem co nejvíce eliminovat vznik ESD. V této kapitole se budu snažit popsat dv základní ochrany proti ESD. V první ásti popíši ochranu ESDS (zejména IO). Ve druhé ásti se budu zabývat manipulací s ESDS a také se zmíníme o bezpeném prostoru EPA (ESD Protected Area) pro manipulaci se souástkami ESDS.

3.1 Ochrana elektrostaticky citlivých souástek Jednou z možností rozdlení zaízení, které chrání ESDS souástky ped poškozením, je rozdlit ochrany na prrazné a neprrazné. Obecn prrazn orientované ochrany jsou velmi efektivní co se týe plochy, ale je výrazn složitjší je navrhnout. Jejich funknost se obtížnji pedvídá, jejich návrh je závislý na zkušenosti a vyžadují rozsáhlé výsledky experiment a více iterací. Rozdlení jednotlivých ochran je zobrazeno v tabulce . 4. [5]

Tabulka . 4: Rozdlení ochrany vstupních pin ped ESD. [5] Prrazná ochrana

Neprrazná ochrana

TFO (Thick Field Oxide) SCR (Silicon - Controlled Rectifier) PIPE (Punchthrough - Induced Protection Element) LVSCR (Low - Voltage SCR) Gate SCR (Gate - Coupled SCR) GCNMOST (Gate - Coupled NMOS) Bimodal SCR Spark gap

MOS FET BJT (Bipolar Junction Transistor)

16

Diodes

Ochrana ped poškozením vlivem ESD Dva hlavní mechanismy, které vedou k ESD selhání, jsou spojeny s tepelným nebo dielektrickým poškozením. Zdrojem tepelného poškození je velmi vysoký pechodový proud generovaný ESD pulsem. Polovodie, napíklad kemík, jsou za normálních podmínek špatn tepeln vodivé. Teplo, které vzniká velkým proudem z ESD, zapíiní nárst teploty jak v kemíku, tak v kovových propojkách. Situaci ješt zhoršuje fakt, že zdroje tepla se obvykle nacházejí v blízkosti povrchu pokrytého teplotn velmi špatn vodivou vrstvou SiO2. Vzhledem k pechodnému charakteru ESD má generované teplo malou šanci být rozptýleno a následn dochází k poškození kemíku a kovu. Oproti tomu dielektrické poruchy jsou zpsobeny silným elektrickým polem, které vyvolá dielektrický prraz. Pi konstrukci ESD ochrany se musí tedy zohlednit jak velký elektrický proud, tak i vysoké naptí. Z tohoto dvodu je principem ešení ESD ochrany bezpené vybití elektrického náboje pes nízkoimpedanní pemosovací cestu a omezení elektrického naptí na dostaten nízkou úrove. Požadavky pro ESD ochrany jsou znázornny v tabulce . 5.

Tabulka . 5: Hlavní požadavky na ochranné prvky IO. [20] Požadavky ochrany ped ESD Rychlé sepnutí ochrany (pod 1ns) Omezení naptí, pomocí odvedení el. proudu z ESD Co nejnižší odpor v sepnutém stavu Minimální plocha na ipu Malá kapacita Malý sériový odpor Odolnost proti opakovaným pulsm Ochrana proti rzným projevm ESD Nesmí ovlivovat funkci obvodu Malá citlivost na rozptyl výrobního procesu a teplotu Velká proudová zatížitelnost Ochrana nesmí zvýšit klidový svodový proud Pro ochranu ESDS ped vlivem ESD rozlišujeme podle VA charakteristiky dva základní modelové ochranné obvody. Tyto VA charakteristiky jsou znázornny na obrázku 11.

17


Obr. 11: VA charakteristiky omezovací a spínané ochrany. [20]

Omezovací ochrana (z anglitiny “Turn-on clamp“), která je znázornna na obrázku 11, se používá pedevším pro napájecí vývody (piny). Ochrana se sepne v prahovém bod (Ut1, It1 ), kde t1 je spouštcí as a tvoí nízko-impedanní zkratový kanál. Spínací naptí Ut1, by mlo být dostaten nízké z dvodu napového omezení, nicmén by mlo být vyšší než pracovní naptí. Chování této ochrany pipomíná chování Zenerovy diody. Tato ochrana má bohužel nevýhodu v podob velkého ztrátového výkonu, který má za následek vtší rozmr ochranných prvk. [20] Druhá ochrana se záporným dynamickým odporem se nazývá Spínaná ochrana (Snap back clamp). Princip ochrany je vcelku zejmý z VA charakteristiky, která je znázornna na obrázku 11. Ochrana se sepne ve spouštcím bod ( Ut1, It1 , t1), pak se naptí na zaízení sníží a obvod pracuje s vysokými proudy s nižším naptím, což znamená nižší výkonovou ztrátu. Tento druh ochrany je velice rychlý, ale jeho využití je velice asto omezeno. Napíklad pi ochran napájecích vývod IO je dležitá velikost spínaného naptí. [20] Podle provedení ESD ochran mžeme ochrany rozdlit na ochranu pomocí: -

polovodiové PN diody;

-

aktivního omezovae;

-

tyristoru;

-

latentního tranzistoru NPN (Latentní tranzistor NPN v režimu se záporným dynamickým odporem (tzv. snapback) je využívána k ochran ped ESD kvli nízkému odporu Ron v sepnutém stavu.); [20]

-

latentního tranzistoru PNP; 18

Ochrana ped poškozením vlivem ESD Na obrázku 12 jsou znázornny VA charakteristiky tchto ESD ochran. V další ásti si popíšeme první ti typy ochran.

Obr. 12: Srovnání VA charakteristik rzných typ ochran proti ESD. [20]

3.1.1 Polovodiová PN dioda Ochrana ESDS souástky pomocí polovodiové diody patí mezi nejjednodušší a nejbžnjší druhy ochran proti ESD. Pro ochranu proti ESD se používá zapojení PN diody v propustném smru. Zapojení v závrném smru nemže být použito pro svj vysoký odpor. V propustném smru má PN dioda velice malé úbytky elektrického naptí. To je její hlavní výhodou. Díky nízkému výkonu je možné navrhovat ochrany velmi malých rozmr, což je v dob miniaturizace velice dležité.

PN dioda je znázornna na obrázku 13 a její typická VA charakteristika na obrázku 14. Diodou zane téct elektrický proud po pekonání tzv. bariérového naptí PN pechodu. Pokud však propustný proud pekroí konstrukní mez, mže dojít k poškození diody. V propustném smru dioda zaíná propouštt proud typicky pro naptí vtší VON 0.65 V (prahové naptí) u kemíkové diody. [4]

19


Obr. 13: Polovodiová PN dioda. [20]

Obr. 14: Typická VA charakteristika diody, vetn po ástech lineárního modelu. [4]

3.1.2 Aktivní omezova Aktivní omezova pro ochranu ped ESD se nejastji skládá z tranzistor NMOS (n-type metal-oxide-semiconductor) i NDMOS (N-type Double-diffused Metal-Oxide Semiconductor), které pracují v normálním saturaním režimu. ídicí obvody hradla nastavují tzv. spínací naptí ESD ochrany. Tento typ ochrany je prostorov náronjší než pedchozí typ. Nejastjší využití této ochrany je napíklad na ochranu napájecích vývod. [20] Aktivní omezovae se dlí na dva základní typy: -

Dynamický aktivní omezova (tento druh obsahuje RC obvod ve spouštcí ásti, který je aktivován nábžnou hranou impulzu ESD).

20

Ochrana ped poškozením vlivem ESD -

Statický aktivní omezova (vyžívá se napíklad Zenerovy diody a obsahuje spouštcí obvod, který reaguje na úrove naptí).

Obr. 15a: Dynamický aktivní omezova. [20]

Obr. 15b: Statický aktivní omezova. [20]

3.1.3 Tyristor Tyristor je elektronická polovodiová souástka, která bžn slouží ke spínání elektrického proudu. Je tvoena kombinací bipolárního tranzistoru PNP a NPN. Tyristor je výbornou ochranou ESDS proti ESD, protože umí pracovat s velmi vysokým elektrickým proudem na malé ploše. Na obrázku 16, je ukázáno náhradní zapojení a prez tyristorem. Pokud je tyristor využíván jako ochrana proti ESD, využívají se pouze dva jeho vývody (obr. 16). Tyristor se stává aktivním v pípad, že mezi jeho dva vývody je pivedeno tzv. spínací naptí. V aktivním stavu vykazuje záporný dynamický odpor. V sepnutém stavu je provozován nízkým naptím mezi jeho vývody s velmi malou výkonovou ztrátou. Nevýhodou této ochrany je, že nemže být použita na napájecích vývodech. [20]

Obr. 16: Ochrana pomocí tyristoru. [20]

21


3.2 Základní principy ochrany ped ESD Pi manipulaci s ESDS souástkami i se zaízením, které tyto citlivé souástky obsahuje,

je dležité dodržet základní ochranné principy ped ESD. Tchto obecných

princip je 6. 1.

Pi návrhu zaízení se musí zohledovat odolnost vi ESD.

2.

V prostoru, kde je zaízení vyrábno, musí mít pesn definovanou úrove ochrany.

3.

Je dležité také zjistit a definovat prostor, ve kterém budeme manipulovat se souástkami ESDS.

4.

Musí se také co nejvíce omezit i vylouit možnost vzniku elektrostatického náboje.

5.

Rozptýlit i neutralizovat náboje, které pes veškeré opatení vzniknou.

6.

Posledním bodem je ochrana citlivých souástek v samotném zaízení.

3.2.1 Návrh zaízení s ohledem na ESD Již pi návrhu zaízení je dležité si urit, jaké souástky se budou v zaízení využívat. Pi zvolení souástek citlivých na ESD je dležité do zaízení také implementovat ochranu proti tomuto výboji. Pokud se tak nestane, je velice pravdpodobné, že asem dojde k poškození i úplnému zniení zaízení vlivem ESD.

3.2.2 Definice úrovn ochrany zaízení a prostoru Pokud jsme na konstrukci zaízení zvolili souástky citlivé na ESD, musíme si také definovat potebnou úrove ochrany u samotného zaízení a prostoru, ve kterém je vyrábno.

3.2.3 Definice prostoru Prostor, ve kterém lze manipulovat s ESDS souástkami s pijatelným i žádným poškozením, se nazývá anglicky “ESD Protected Area (EPA)“. V tomto prostoru jsou všechny vodivé a rozptylující materiály vetn personálu propojeny na spolený zemní 22

Ochrana ped poškozením vlivem ESD potenciál. Rozptylující statické materiály zaruují efektivní, ale ízené rozptýlení statických náboj. Tyto materiály rozloží náboj po celé ploše, což omezuje možnost nashromáždit náboj na jedno místo. Rezistivita tchto materiál je 105 - 1012 /m2 podle normy IEC 61340-5-1. Pracovišt, nebo oblast která se nachází ve vyhrazeném prostoru EPA, musí být jasn oznaena informativní tabulkou (obr. 17).

Obr. 17: Oznaení vyhrazeného prostoru podle normy EN 61340-5-1. [21]

3.2.4 Omezení vzniku elektrostatického náboje Dležité je pedcházet vzniku a akumulaci elektrostatického náboje. Veškerý personál, který pracuje s ESDS souástkami, musí být uzemnn pomocí antistatických náramk. Pracovní stoly, povrchy, ale i podlaha, by mly být uzemnny. Pracovník, pohybující se mezi pracovišti, by ml mít také adekvátní obuv, která eliminuje vznik elektrostatického náboje. Tato obuv má pedepsanou hodnotu odporu. Využívají se také ESD pásky pro špiky a paty nebo návleky. Hodnoty odpor udává napíklad norma SN EN 61340. Také zaízení využívané pi práci s ESDS souástkami se musí udržovat na stejném elektrostatickém potenciálu. Nesmíme zapomenout odstranit veškeré materiály, které mohou podpoit vznik ESD (nap. plastové tašky, kartony, atd.).

3.2.5 Rozptýlení a neutralizace elektrostatického náboje I pes veškeré opatení je pravdpodobné, že se na pracovišti vytvoí elektrostatický náboj. Dležitý je neustálý kontakt s uzemnním pro odvedení pípadného elektrostatického výboje do zem. Pokud neustálý kontakt z njakého dvodu není možný, využívají se tzv. ionizátory. Ionizátory dodávají do prostoru stejné množství kladných i záporných iont generovaných z okolního vzduchu. Tato zaízení by ale nemla být používána jako primární ochrana proti vzniku náboje. [21] 23


3.2.6 Ochrana souástek v zaízení Zaízení by mlo být neustále v kontaktu se zemí. Pro penos zaízení nebo samostatných souástek se používají speciální obaly. Napíklad antistatické plastové boxy, antistaticky ošetené lepenkové krabice, trubice pro integrované obvody, antistatické pny, vymezení volného prostoru v obalech a antistatické sáky. Tyto antistatické obaly by mly být viditeln oznaeny znakou (obr. 18).

Obr. 18: Oznaení antistatického obalu. [21]

Ochranný obal se dlí do tí úrovní vzhledem ESDS [2]: -

Vnitní obal: Obal mže být ve fyzickém kontaktu s ESDS.

-

Blízký obal: Tento obal je v tsné blízkosti ESDS, ale nedotýká se ESDS.

-

Sekundární obal: Obal je držen dostaten daleko od ESDS a není pípustný uvnit EPA.

24

Testovací modely ESD

4 Testovací modely ESD V dnešní dob, kdy jsou polovodiové souástky na vzestupu, je tém nezbytné provádt rzné simulace a testování elektronických zaízení, které obsahují nap. IO. Obvody jsou díky neustálému zdokonalování a miniaturizaci ím dál náchylnjší na poškození i dokonce zniení vlivem elektrostatického výboje. Pro testování ESD bylo vyvinuto nkolik model, které by mly charakterizovat nejbžnjší elektrostatické výboje v reálném svt. Manipulací lovka s integrovaným obvodem se zabývá tzv. „Model lidského tla“. Nejhorší pípad modelu lidského tla simuluje „Model strojního zaízení“. Další model, „Model elektricky nabité souástky“, se zaobírá automatickou manipulací s IO. Posledním a nejmén využívaným modelem, o kterém se pouze zmíním, je Penosové vedení impuls nebo též anglicky “Transmission-Line Pulse (TLP)“. Testování pomocí impuls, využívá obdélníkových impuls s hodnotami, které jsou velmi podobné úrovním u testování Modelu lidského tla. Tento model slouží k charakterizaci jako vývojový nástroj. [17] Nejdležitjší v problematice testování ESD je zajištní opakovatelnosti výsledk testování jak na stejném testovacím zaízení, tak i na jiných zaízeních.

4.1 Model lidského tla Model lidského tla, anglicky “Human Body Model (HBM)”, patí k modelm nejastji používaným ke zjištní odolnosti elektronické souástky. K tomuto modelu je vydaná široce dostupná specifikace test. Tyto specifikace jsou pravideln aktualizovány. Jako základní normu k tomuto modelu mžeme uvést napíklad specifikaci definovanou v USA “MIL-STD-883, norma 3015.7”. Tato norma zavádí testovací postupy, které jsou potebné pro testování elektronického zaízení. Jako základ pro testování je jednoduchá konstrukce, která je zobrazena na obrázku 19. Další nezbytnou vcí pro testování je klasifikace souástky, tzv. “Stress level”. Tato klasifikace je zobrazena v tabulce . 6. Testování se provádí v souladu se specifikací ESD. Každý pin na integrovaném obvodu se zkouší specifickým zpsobem. Jednotlivé piny jsou testovány pomocí vysokého naptí a velkého proudu. Bhem testování jednotlivých pin jsou ostatní piny uzemnny. Pi

25

Testovací modely ESD testování si musíme uvdomit, že testování samotné má v koneném dsledku destruktivní následky. Je tedy nutné poítat s tím, že si testování mže vyžádat více vzork. Lze íci, že existují dva cíle pro testování prostednictvím HBM. Prvním z nich je urení imunity vi ESD, která by mla zajistit, že výrobek je pipraven pro uvedení na trh. Druhým cílem je zjištní selhání mechanism, které mají vi ESD chránit. Údaje, které jsou shromáždny z tohoto testování, se obecn skládají z mení tzv. „Leakage“ a „Strategic curve”. Pod pojmem Strategic curve si v naší práci, mžeme pedstavit jako typický oblouk pro elektrostatické vybíjení, definovaný v IEC 61000-4-2. Tento prbh má dobu nábhu kolem 1 nanosekundy a proudový vrchol (maximální proud) kolem 30 Ampér. Tento asový prbh se používá jako ást testování náchylnosti elektrických zaízení na ESD. Data, která se tímto testováním získají, mohou být pozdji použita pi dalším návrhu, a proto jsou hlášena zpt návrhám IO, kteí mohou na základ tchto údaj zlepšit ochranu vi ESD.

Tabulka . 6: Klasifikace IO pro HBM. [6] Klasifikace souástky

Maximální odolnost vi naptí

H0 H1A H1B H1C H2 H3A H3B

250 V > 250 V až 500 V > 500 V až 1000 V > 1000 V až 2000 V > 2000 V až 4000 V > 4000 V až 8000 V > 8000 V

Jak již bylo eeno, obvod na obrázku 19 slouží pro základní testování na HBM. Když máme testovanou souástku (pin) pipojenou ke svorkám, musíme nejprve sepnout spína S2. Tento spína se musí otevít minimáln 10 milisekund ped prchodem impulsu. Pomocí vysokonapového zdroje nabijeme kapacitor C1 na požadovanou úrove. Když máme kapacitor nabit na požadovanou úrove naptí, pepína S1 pepneme do druhé polohy. Kapacitor C1 se vybije pes rezistor R1 a impuls projde paticí s testovanou souástkou (pinem). Po prchodu impulsu se musí spína S2 v ádu milisekund uzavít, což vede k úplnému vybití patice. Pesné údaje o jednotlivých komponentech, které jsou použity v zapojení na obrázku 19, jsou popsány v komentái pod obrázkem.

26


Obr. 19: Typický obvod pro testování HBM. [6]

Komentá [6]: 1. Obrázek 19 je pouze orientaní. Nereprezentuje všechny obvodové komponenty, modelující parazitní prvky. 2. Výkon jakéhokoliv simulátoru je ovlivován jeho parazitní kapacitou a indukností. 3. Musí být pijata bezpenostní opatení v návrhu simulátoru tak, aby se zabránilo pechodovému znovunabytí a vícenásobným impulsm. 4. Rezistor R2 použitý pro kvalifikaci zaízení musí mít pedepsané parametry. Napíklad musí mít nízkou induknost, velikost odporu 500 ohm s tolerancí r 1% a jmenovité naptí 1000 volt. 5. Zámnou na svorkách A a B, docílíme duální polarity a to není pípustné. 6. Pokud je pepína v poloze 1, je kapacitor C1 nabíjen na požadovanou velikost naptí. Pi pepnutí pepínae S1 do polohy 2 je kondenzátor vybit pes rezistor R1. 7. Spína S2 by se ml uzavít od 10 do 100 milisekund poté, co impuls projde paticí s testovanou souástkou, anglicky “device under test (DUT)“. To se používá napíklad pro úplné vybití DUT. Spína S2 by ml být oteven minimáln 10 milisekund ped prbhem dalšího impulsu.

Na obrázku 20 je znázornn vzorový prbh proudu v pípad, že je v obvodu pro testování HBM pipojena zkratovací propojka. Hodnota IPS se odvíjí od velikosti nabíjecího naptí. Tabulka . 7, nám ukazuje meze IPS pro jednotlivá naptí. Aby bylo testovaní správné, musí být zmená hodnota IPS v pedepsaném rozsahu. 27


Obr. 20: Prbh proudu pes zkratovací propojku. [7]

Tabulka . 7: Testovací naptí a hodnota IPS. [7] Ekvivalentní nabíjecí ( r ) naptí V p

I PS

250 V 0.17 ( r 10 %) A 500 V 0.33 ( r 10 %) A 1000 V 0.67 ( r 10 %) A 2000 V 1.33 ( r 10 %) A 4000 V 2.67 ( r 10 %) A 8000* V 5.33 ( r 10 %) A * Nepovinná hodnota. Používá se pouze v pípad, kdy je poteba provést testování vtší než 4000 volt.

Tabulka . 8: Doba nábhu a „Peak to Peak“ zvlnní. [7] Parametr

Hodnota

t r (doba nábhu impulsu) I r (“peak-to-peak” doznívání)

2 až 10 nanosekund < 15 % z Ips.

Na následujícím obrázku 21, máme znázornnou dobu trvání impulsu. Jedná se vlastn o celý prbh HBM, piemž obrázek 21 znázoruje pouze jeho ást. Parametr td nám udává maximální délku pulsu, jeho meze jsou zobrazeny na obrázku níže.

28


Obr. 21: Prbh proudu pes zkratovací propojku (td). [7]

Tabulka . 9: Doba vybíjecího proudu td. [7] Parametr

Hodnota

td (délka impulsu)

150 nanosekund r 20 nanosekund

Pro kvalifikaci zaízení je v obvodu pro testování HMB možnost pipojení mezi svorky A a B rezistor R2 o hodnot 500 ohm. Tento rezistor musí splovat pedepsané parametry, které jsem již popsal výše. Je doporuen rezistor typu MG 714, popípad jeho náhrada. [7] Testování prbhu pes rezistor R2 podléhá samozejm uritým pravidlm. Doba nábhu t r musí být v rozmezí od 5 nanosekund do 25 nanosekund. Maximální pípustné „Peak to Peak“ zvlnní Ir, musí být o 15 % menší než Ipr, pi mení paraleln s prbhem proudu (rovnobžky na obr. 20) s tím, že zvlnní již není pozorovatelné 100 nanosekund od zaátku pulzu.

29


Obr. 22: Prbh proudu pes rezistor o hodnot 500 ohm. [7]

Tabulka . 10: Hodnota Ipr pi zatížení rezistorem o hodnot 500 ohm. [7] Parametr

Zatížení hodnotou 500 ohm

Ipr Ipr I PR / I ps

375-550 miliampér pro 1000 volt, ped vybitím 1.5-2.2 A pro 4000 volt, ped vybitím

63 %

Modelu HBM je velice podobný ješt jeden ESD standard vycházející z normy IEC 1000-4-2, protože závislost proudu na ase je tém stejná. Hlavní rozdíl mezi tmito modely spoívá v zapojení obvodu pro testování. Zatímco u HBM modelu má kapacitor C1 hodnotu 100 pF a je vybíjen pes rezistor 1500 ohm u IEC modelu je hodnota kapacitoru 150 pF a je vybíjen pes rezistor 330 ohm.

4.2 Model strojního zaízení Model strojního zaízení, anglicky “Machine model (MM)”, je velice podobný Modelu lidského tla, který jsme popsali v ásti 4.1. Model strojního zaízení byl vyvinut v Japonsku jako výsledek snahy o vytvoení nejhoršího pípadu HBM. Tento model, který byl vyvinut v 90 letech minulého století, simuluje výboj sedícího pracovníka pes dobe vodivý kovový nástroj. [4] 30

Testovací modely ESD Tento ESD model je modelován pomocí RC obvodu, který je vyobrazen na obrázku 23. Kapacitor C1 je nabit na požadovanou úrove a poté je pomocí pepínae S1 vybit pímo do DUT patice bez sériového rezistoru. Poškození zpsobená výbojem pi testování jsou velice podobná poškozením zpsobenými modelem lidského tla. Rozdíl je však ve velikosti naptí, proto poškození MM nastává pi daleko nižších hodnotách naptí.

Obr. 23: Typický obvod pro testování MM. [8]

Komentá [8]: 1. Obrázek 23 je pouze orientaní. Nereprezentuje všechny obvodové komponenty, které se zabývají parazitou. 2. Výkon jakéhokoliv simulátoru je ovlivován jeho parazitní kapacitou a indukností. 3. Rezistor R1 v sérii s vypínaem S2 zajišuje pomalé vybíjení zaízení. 4. Musí být pijata bezpenostní opatení v návrhu simulátoru tak, aby se zabránilo pechodovým znovunabytím a vícenásobným impulsm. 5. Rezistor R2 použitý pro kvalifikaci zaízení musí mít pedepsané parametry. Napíklad musí mít nízkou induknost, velikost odporu 500 ohm s tolerancí r 1% a jmenovité naptí 1000 volt. 6. Zámnou na svorkách A a B, docílíme duální polarity a to není pípustné. 7. Pokud je pepína v poloze 1, je kapacitor C1 nabíjen na požadovanou velikost naptí. Pi pepnutí pepínae S1 do polohy 2 se kondenzátor vybijí pes DUT. 8. Spína S2 by se ml uzavít od 10 do 100 milisekund po-té, co impuls projde DUT. Dlá se to napíklad pro úplné vybití DUT. Spína S2 by ml být oteven minimáln 10 milisekund ped prbhem dalšího impulsu. 31

Testovací modely ESD Integrovaný obvod, který projde testem pomocí MM, se poté adí do jednotlivých kategorii podle toho, jakou má odolnost, tzv. “Stress level“. Tyto kategorie jsou uvedeny v tabulce . 11.

Na obrázku 24 je znázornn prbh proudu pes zkratovací propojku pi naptí 400 V. Tento impuls je generován obvodem, který je na obrázku 23.

Tabulka . 11: Klasifikace IO pro MM. [8] Klasifikace komponentu


M0 M1 M2 M3 M4

50 V > 50 V až 100 V > 100 V až 200 V > 200 V až 400 V > 400 V

Obr. 24: Prbh proudu pes zkratovací propojku pro naptí o velikosti 400 V. [9]

Parametr tmp, který je znázornn na obrázku 24, uruje dobu trvání tzv. velkých impuls. Tyto impulsy se mí od prvního protnutí prbhu nulou ( t1 ) a tetím protnutím prbhu nulou ( t 3 ). [9] Aby se pomocí ESD testeru mohly testovat polovodiové souástky, musí být výstupní prbh tém totožný s prbhem na obrázku 19. Prbh se mže jen nepatrn lišit. Jednotlivé parametry prbhu z obrázku 24 jsou popsány v následující tabulce . 12. 32

Testovací modely ESD Tabulka . 12: Charakteristické parametry proudového prbhu pes zkratovací propojku. [9] Parametr IP1 pro 25 volt IP1 pro 50 volt IP1 pro 100 volt IP1 pro 200 volt IP1 pro 400 volt IP2 jako % z IP1 pro všechny t pm (nanosekundy)

Hodnota parametru Pro poet pinu Pro poet pinu Pro poet pinu = 1 až 40 = 41 až 128 = 129 až 256+ 0.44 r 20 % 0.44 r 20 % 0.44 r 20 % 0.88 r 20 % 0.88 r 20 % 0.88 r 20 % 1.75 r 10 % 1.75 r 15 % 1.75 r 20 % 3.5 r 10 % 3.5 r 15 % 3.5 r 20 % 7.0 r 10 % 7.0 r 15 % 7.0 r 20 % 67 % až 90 % 67 % až 90 % 67 % až 90 % 66 až 90 66 až 90 66 až 90

Poznámka: [9] -

Perioda tmp hlavního pulzu je mena mezi prvním (bod t1) a tetím prchodem nulou (bod t3).

-

Pro obvody s vtším potem pin mže 20 % tolerance zpsobit rozdíly mezi testery.

Další definovaný prbh je zobrazen v obrázku 25. Tento prbh je vyvolán pi prchodu výboje pes 500 ohmový rezistor a to pi naptí 400 V. Jednotlivé parametry z tohoto obrázku jsou popsány v tabulce 13.

Obr. 25: Prbh proudu pes rezistor o hodnot 500 ohm pro naptí o velikosti 400 V. [9]

33

Testovací modely ESD Tabulka . 13: Charakteristické parametry pro prbh proudu pes rezistor o hodnot 500 ohm. [9] Parametr Ipr (Ampér) I 100 (Ampér)

Hodnota 0.85 – 1.20 0.23 – 0.40

I 200 jako % ze zmené I 100

30 – 55 %

Rozdíl mezi Modelem lidského tla a Modelem strojního zaízení je ukázán na obrázku 26. V pípad HBM test simuluje stojícího pracovníka, který se dotkne citlivého elektrického zaízení. MM simuluje sedícího pracovníka, který manipuluje s vodivým kovovým nástrojem.

Obr. 26: Rozdíl mezi HBM a MM. [17]

4.3 Model elektrostaticky nabité souástky Tento poslední bžn užívaný model je v porovnání s HBM podstatn rychlejší. Znamená to, že délka testovacího impulsu je mnohonásobn kratší. Toto je velice pkn znázornno na obrázku 28. Zapíiuje mimo jiné vtší citlivost na rzné parazitní vlivy. Model elektrostaticky nabité souástky, anglicky “Charged Device Model (CDM)“ , simuluje, co se dje v automatizovaném výrobním prostedí. Tedy reálné pípady, kdy je pomocí

automatické

manipulace

manipulováno

s citlivými

souástkami,

napíklad

osazovacími automaty. Aplikace CDM je velice rychlá. Délka trvání výboje je nanejvýše 10 nanosekund. Pi testování jsou v krátké period generovány vysoké proudy, které mohou špikov dosáhnout 5 až 6 ampér, ale mohou dosáhnout i hodnot okolo 12 ampér. Díky testování pomocí CDM se podle nkterých odhad snížily až o 25% ztráty pi výrob

34

Testovací modely ESD polovodiových souástek. Existují celkem dv metody testování CDM, ale ob metody dosahují obdobných výsledk. Pi testování CDM se selhání souástky vyskytuje obvykle na dvou oblastech ipu. V jádru ipu, jako dielektrické selhání v dsledku vysokého naptí bhem CDM výboje nebo na vstupn/výstupních obvodech. Modelem CDM se zaobírá mnoho prmyslových standard. Jako jednu z nejastji užívaných norem mžeme uvést AEC-Q100-11. Stejn jako u pedešlých model se i u modelu CDM klasifikuje podle maximální odolnosti vi naptí. Tuto klasifikaci znázoruje tabulka . 14.

Tabulka . 14. Klasifikace IO pro CDM. [10] Klasifikace souástky


C0 C1 C2 C3A

125 V > 125 V až 250 V > 250 V až 500 V > 500 V až 750 V > 500 V až 750 V s rohovými piny > 750 V > 750 V až 1000 V > 1000 V

C3B C4 C5

Jak již bylo eeno, existují dv metody testování CDM. První z nich je metoda tzv. Pímého „Kontaktního“ nabití (obr. 27a). Pímé kontaktní nabíjení využívá pomalého nabíjení integrovaného obvodu pomocí sériového rezistoru, který má velký odpor (hodnota vetší než 10 M). Pomalým nabíjením IO nedochází k jeho poškození. Nabíjení IO probíhá jedním i více piny. Samotný výboj je generován pomocí doteku pinu s uzemnnou sondou na robotizované paží. [22]

Druhá metoda pro testování CDM se nazývá metodou „Nepímého nabití“. Integrovaný obvod je umístn ve vakuu tak, že jeho piny smují vzhru. Takto izolovaný IO je bhem procesu nabíjení v neustálém mechanickém kontaktu s nabíjecí deskou. Aby bylo provedeno vybití, je nutné se dotknout pinu pomocí uzemnné sondy, která je umístna na robotizované paži. Ilustrace této metody je vidt na obrázku 27b. [22]

35


Obr. 27a: Pímé kontaktní nabíjení. [10]

Obr. 27b: Nepímé nabíjení. [10]

4.4 Srovnání jednotlivých testovacích metod ESD Všechny testy jsou provádny na základ náhodného výbru IO. Pokud testovací zaízení neprojde požadovanou úrovní ESD, test je destruktivní. Aby bylo co nejvíce minimalizované tzv. kumulativní zahívání, jsou jednotlivé impulsy generovány v intervalu od 300 milisekund do 1 sekundy. Ped každým dalším testem a po testu je nutné provést test parametr a funknosti zaízení. Pokud je zjištna závada na jakémkoliv pinu, znamená to poruchu celého zaízení na testovací hodnot naptí. Na obrázku 28 jsou ukázány hodnoty základních testovacích metod ESD. [22]

Obr. 28: Srovnání velikosti proud u jednotlivých test ESD. [22]

36

Pracovišt pro ovení elektronického zaízení ped ESD

II.

PRAKTICKÁ ÁST

5 Pracovišt pro ovení elektronického zaízení ped ESD V této ásti jsem se zabýval návrhem pracovišt pro testování ESDS souástek pomoci ESD. Pracovišt pro testování citlivých souástek musí splovat písné parametry. Základní informace je možné najít napíklad v norm SN EN 61000-4-2.

Základem testovacího pracovišt je takzvaná referenní zemní rovina “Ground reference plane (GRP) “. Zemní rovinu lze vytvoit z široké škály hmot od zem až po vysoce vodivé materiály, které se v praxi vyskytují nejastji. Jedná se tedy o podlahu mícího pracovišt, jejíž potenciál se používá jako vztažný potenciál. [2] Pro testovací pracovišt, které jsem použil musí být GRP umístna na podlaze laboratoe a zhotovena napíklad z mdného i hliníkového plechu o minimální tloušce 0,25 mm. Pi použití jiných kovových materiál musí být jejich tlouška minimáln 0,65 mm. Je poteba, aby GRP splovala normalizované rozmry. Minimální velikost referenní roviny je 1m 2 , piemž pesná velikost je závislá na rozmrech zkoušeného zaízení. Je však dležité,

aby GRP pesahovala zkoušené zaízení nebo vazební desku na všech stranách minimáln o 50 cm a byla spojena se soustavou ochranného uzemnní. Referenní zemní rovinou se zabývá norma IEV 161-04-36. [1] Pokud je testovací zaízení umístno na stole, musí pracovišt obsahovat vazební desku (coupling plane). Vazební deska se skládá z kovového plechu i desky, na kterou se zavádí výboje sloužící k simulování ESD do pedmt v blízkosti zkoušeného zaízení. Vazební desku mžeme rozdlit na: -

vodorovnou vazební desku “Horizontal Coupling Plane (HCP)“;

-

svislou vazební desku “Vertical coupling plane (VCP)“;

Velikosti tchto desek jsou pesn definované. Pi využití HCP je nutné dodržet rozmry 160 cm x 80 cm. Tato deska musí být umístna na stole. Zkoušené zaízení a kabely musí být izolovány od vazební desky izolaní podložkou o tloušce 0,5 mm. Zkoušené zaízení je na HCP umístno tak, aby HCP penívala na všech stranách nejmén o 10 cm. Pokud je zkoušené zaízení vtší, je nutné použít dodatenou shodnou pídavnou vodorovnou vazební desku, umístnou 30 cm od prvé tak, aby kratší strany byly 37

Pracovišt pro ovení elektronického zaízení ped ESD u sebe. Stl je nutné zvtšit nebo použít dva. Vodorovné vazební desky se spolu nesmí spojit jinak, než za pomoci odporových kabel k referenní zemní rovin. [1] Testování se rozlišuje na dva typy zkoušek: -

typové zkoušky provádné v laboratoích (tato metoda se preferuje);

-

zkoušky provádné po instalaci zaízení v podmínkách jeho konené montáže, tzv. poinstalaní zkoušky;

5.1 Zkušební sestava pro zkoušky provádné v laboratoích Pi testování zaízení musí být dodrženy referenní podmínky prostedí. Klimatické podmínky pro pípad zkoušení vzdušným výbojem musí být v následujících mezích: -

okolní teplota musí být v mezích od 15°C do 35°C;

-

relativní vlhkost: od 30 % do 60 %;

-

atmosférický tlak: 86 kPa (860 mbar) až 106 kPa (1060 mbar);

Je dležité také poznamenat, že tyto hodnoty mohou být upravený podle stanov ve specifikaci výrobku. Zkoušené zaízení musí být tedy provozováno s ohledem na jeho využití v pedpokládaných klimatických podmínkách. [1] Nemén dležitou podmínkou je omezení elektromagnetických vliv. Elektromagnetické prostedí laboratoe nesmí mít vliv na výsledky zkoušek.

Zkušební sestava musí obsahovat referenní zemní rovinu, jejíž normalizované pedpisy jsem již zmínil. Zkoušené zaízení musí být zapojeno a uspoádáno dle požadavk na jeho funkci a velmi dležité je dodržení bezpenostních pedpis. Zaízení musí být instalováno a propojeno s uzemovací soustavou v souladu s montážními pedpisy. Žádné dodatené úpravy nejsou povoleny. Mezi zkoušeným zaízením a stnami laboratoe i kovovými konstrukcemi musí být vždy vzdálenost vetší než 1 metr. Pi pipojování mících a napových kabel je nutné dodržet instalaní podmínky, které se budou vyskytovat v praxi. [1] K zaízení je pipojen zptný vybíjecí kabel o obvyklé délce 2 metry. Tento kabel je ukonen na referenní zemní rovin. Propojení zemnících kabel s GRP a vbec všechny spoje musí mít co nejmenší induknost. Induknost mžeme výrazn omezit použitím spojek pro vysokofrekvenní úely.

38

Pracovišt pro ovení elektronického zaízení ped ESD Pi využití nepímého psobení výboj je nutné použít vazební desku. Vazební deska musí být vyrobena ze stejného materiálu a musí mít stejné rozmry jako GRP. Vazební deska musí být k GRP pipojena vodiem, a na každém jeho konci musí být umístn rezistor o nominální hodnot 470 k. Tyto rezistory musí být napov dimenzované na vybíjecí naptí a izolované tak, aby se zabránilo zkratu na referenní zemní rovinu, jestliže na ní kabel leží. [1] Testování se dále dlí na: zaízení umístné na stole; zaízení stojící na podlaze;

5.1.1 Zaízení umístné na stole

Pokud budou zkoušky probíhat na stole, je nutné zkušební sestavu složit z devného stolu. Tento devný stl je vysoký 80 cm a je postaven na referenní rovin. Na stoje je umístna vodorovná vazební deska. Obrázek 29 názorn popisuje zkušební sestavu. [1]

Obr. 29: Zkušební sestava zaízení umístného na stole. [1]

39


5.1.2 Zaízení stojící na podlaze V pípad, že zkušební zaízení stojí na podlaze, musí být testované zaízení a kabely izolovány od referenní zemní roviny izolaní podložkou o tloušce 10 cm. Všechny montážní píchytky, které jsou spojeny se zkoušeným zaízením, se musí ponechat na svém míst. Zkušební sestava zaízení stojícího na podlaze je znázornna na obrázku 30. [1]

Obr. 30: Zkušební sestava zaízení umístného na podlaze. [1]

40


5.2 Zkušební sestava pro zkoušky provádné po instalaci Zkoušky provádné po instalaci zaízení nejsou povinné. Provádjí se po dohod výrobce s uživatelem a zaízení se musí zkoušet v podmínkách jeho konené instalace. Pokud jsou zkoušky provádny, musí se poítat s možnými vnjšími vlivy, které mohou negativn ovlivnit výsledky testování. Referenní zemní rovina, která je umístna na podlaze v míst instalace, usnaduje pipojení zptného vybíjecího kabelu. Zptný vybíjecí kabel (dále jen ZVK) generátoru ESD musí být pipojen k GRP v co nejbližším bod ke zkoušenému zaízení (obr 31). Pokud to dovolují prostorové podmínky v míst, kde je testované zaízení instalováno, by mla rovina dosahovat rozmr 30 cm x 200 cm. GRP musí být spojena se soustavou ochranného uzemnní. Pokud to podmínky nedovolují, musí být spojena s ochrannou svorkou zkoušeného zaízení (jeli na zaízení k dispozici). [1]

Obr. 31: Zkušební sestava zaízení, umístného na podlaze, pi zkouškách po instalaci. [1]

41

Ovení vlastností testovaného generátoru

6 Ovení vlastností testovaného generátoru Zkušební generátor, pomocí kterého se testují ESDS souástky i zaízení, musí splovat pedepsané parametry. Z tohoto dvodu musí být generátor elektrostatického výboje v pravidelných asových intervalech kalibrován (nap. eský metrologický institut). Jednotlivé charakteristické údaje generátoru s použitím zptného vybíjecího kabelu jsou uvedeny v tabulce . 15. [1]

Tabulka . 15: Parametry tvaru vlny. [1] Úrove 1 2 3 4

První vrchol Indikované proudu výboje naptí [kV] ±10% [A] 2 4 6 8

7.5 15 22.5 30

Doba nábhu t r , pi sepnutí výboje [ns] 0.7 až 1 0.7 až 1 0.7 až 1 0.7 až 1

Proud (±30%) pi 30 ns [A]

Proud (±30%) pi 60 ns [A]

4 8 12 16

2 4 6 8

Hodnoty v tabulce platí pro definovaný tvar vlny výstupního proudu. Tato “proudová vlna“ (též anglicky strategic curve) je zobrazena na obrázku 32.

Obr. 32: Definovaný tvar vlny výstupního proudu z generátoru. [1]

42


6.1 Zaízení potebná pro otestování generátoru Pi ovování parametr testovacího generátoru jsem poteboval nkolik nezbytných pomcek: - testovaný generátor Haefely-Trench PESD 1600; - osciloskop; - Faradayovu klec; - pevodník proudu;

6.1.1 Testovaný generátor Generátor znaky Haefely-Trench PESD 1600, který jsem testoval, poskytla Katedra mení Elektrotechnické fakulty CVUT. Tento generátor umožuje testování pomocí kontaktního a vzdušného výboje. Spluje podmínky pro simulaci elektrostatického výboje podle standardu IEC 1000-4-2. Vybíjecí elektrody jsou znázornny na obrázku 33a a 33b. Generátor Haefely-Trench PESD 1600 generuje naptí až do 16.5 kV. Pro testování jsem používal kontaktní vybíjecí elektrodu a velikost testovacího naptí jsem uril 4 kV. Testování bylo provedeno pro ob polarity naptí.

Obr. 33a: Kontaktní vybíjecí elektroda.

Obr. 33b: Vybíjecí elektroda pro vzduchové výboje.

Generátor ESD musel být držen kolmo k povrchu, na který se provádl výboj kvli lepší reprodukovatelnosti výsledk zkoušek. Dále musel být hrot vybíjecí elektrody umístn v pímém kontaktu se sondou pevodníku proudu díve, než sepnul vybíjecí spína. Generátor byl nastaven v režimu kontaktního výboje. [1]

6.1.2 Ovovací osciloskop Pro zmení generátoru pulsu bylo nutné použít osciloskop s šíkou kmitotového pásma 1000MHz. Nižší kmitotové pásmo by mlo za následek omezení pi mení doby 43

Ovení vlastností testovaného generátoru nábhu a amplitudy prvního vrcholu proudu. Pro mení jsem použil osciloskop americké výroby Tektronix TDS7104. Tento micí pístroj ml pro mení dostatené parametry. Nejdležitjší informace o tomto modelu osciloskopu jsou uvedeny v píloze A. Pí samotném mení byl micí pístroj umístn do Faradayovy klece kvli odrušení. Namené prbhy se prbžn zálohovaly na externí pamové médium.

6.1.3 Faradayova klec Jak jsem se zmínil, k mení jsem poteboval Faradayovu klec. Faradayova klec, jejíž název je odvozen od anglického fyzika Michaela Farydaye, není vlastn nic jiného než obyejná kovová klec, odstiující elektrické, magnetické, radioaktivní pole. Nepropustí napíklad ani signál mobilní sít. Pro mení mi posloužila klec pro testování Elektromagnetické kompatibility (EMC). Do této klece se umístil osciloskop, aby se zamezilo parazitním vlivm. K osciloskopu se pipojil 50 ohmový útlumový lánek, který ml zaízení ochránit v pípad vtšího naptí, než mže osciloskop “snést“.

6.1.4 Pevodník proudu Generované výboje byly aplikovány do sondy proudového pevodníku. Tuto sondu bylo nutno sestavit. Norma SN EN 6100-4-2 popisuje konstrukci této sondy. Ke konstrukci je za potebí speciálních zaízení, které jsem neml v krátkém asovém horizontu k dispozici. Využil jsem proto možnost konstrukních odlišností, které norma povoluje. Sonda se skládala z 25 zatžovacích rezistor (51 , 5%, 0.25 W) v paralelním zapojení. K tmto rezistorm byla sériov pipojena paralelní kombinace 5 rezistor (240 , 5%, 0.25 W). Schéma zapojení pevodníku proudu je na obrázku 34. Do svorky A se pivádl elektrostatický výboj a svorka B byla vyvedena na sondu osciloskopu. Tento pevodník byl zapojen za útlumovým lánkem a jeho zem byla spojena s Faradayovou klecí.

44


Obr. 34: Schéma zapojení proudového pevodníku.

6.2 Zapojení testovací soustavy Na obrázku 35 je zobrazeno typické pracovišt pro testování generátoru podle normy SN EN 61000-4-2. Osciloskop se umístí do Faradayovy klece a pipojí se k nmu útlumový lánek. Pomocí BNC konektor se pipojí sonda pevodníku proudu. Sonda se musí uzemnit s klecí. Faradayova klec, kterou jsem ml k dispozici, nebyla pro mení ideální. Podle normy SN EN 61000-4-2 má být osciloskop umístn v kleci a terík má být zabudován do stny klece. Samotná klec musí být uzavena, aby nedocházelo k rušení. Jak jsem se již zmínil, klec kterou jsem ml k dispozici, slouží k mení EMC. Abychom se mohla sonda zabudovat do stny klece, musel by se v ní vytvoit otvor, a to kvli dalšímu znehodnocení klece bylo nemožné. Z tohoto dvodu jsem byl nucen nechat vstupní otvor do Faradayovy klece otevený. Toto rozhodnutí mlo vliv na zmené prbhy. Když nebyl pevodník proudu v kontaktu se stnou klece, bylo nutno pomocí kabelu tuto sondu uzemnit.

45


Obr. 35: Píklad uspoádání pro ovení funkce generátoru ESD. [1]

Samotný generátor ESD musel být také uzemnn. Místo, kam se pivádí zemnící kabel, musí být vzdáleno minimáln 1 metr od sondy pevodníku proudu. Tato podmínka byla splnna. Kabel byl uzemnn ve vzdálenosti 110 centimetr. Blokové schéma zapojení je zobrazeno na obrázku 36.

Obr. 36: Blokové schéma mící soustavy.

46


6.3

Zmené údaje Na zaátku mení jsem provedl testování pro kladný výboj o hodnot 200 V. Toto

nízké naptí bylo zvoleno proto, aby se pedešlo možnému poškození osciloskopu. Dalším krokem bylo vyzkoušet, funknost pevodníku proudu a správnost zapojení. Testování prokázalo, že pevodník je funkní a zapojení je správné. Pistoupil jsem tedy k testu pro + 4 kV. Výsledný prbh je zobrazen na obrázku 37. Z obrázku je vidt, že doba nábhu pi sepnutí výboje je 0.457 nanosekund. V norm [1] je udávaná doba nábhu tr v rozmezí od 0.7 ns až 1 ns. Tato odchylka mže být zpsobena tím, že jsem neml k dispozici adekvátní Faradayovu klec. Jak jsem se již zmínil, klec musela zstat otevená a pevodník proudu, který nebyl uzemnn do stny klece, se musel izolovat pomocí vodie. Tento vodi mže mít vliv na zvtšení parazitní indukností, která by mla za následek rychlejší nábh.

Obr. 37 : Zmený prbh pro +4kV.

Po provedení test pro kladný impuls jsem vyzkoušel i test pro záporné naptí - 4 kV. Test dopadl obdobn jako pro kladný výboj, kladný výboj a jeho prbh je zobrazen na

47

Ovení vlastností testovaného generátoru obrázku 38. V tomto pípad je již splnná normou [1] pedepsaná doba nábhu. Zjištná doba nábhu je 797.5 nanosekund, což je hodnota v pedepsané toleranci.

Obr. 38 : Zmený prbh pro -4kV

Pi srovnání zmených prbh s definovaným prbhem (obr. 32) jsem zjistil, že se prbhy liší. Nejvtší rozdíl je patrný po prchodu prvního maxima. Podle teoretických pedpoklad by ml proud postupn klesat pouze s malým pekmitem. Mj zmený prbh však ihned po prvním maximu strm klesá až do záporných hodnot. Tato odchylka mže být zpsobena zptným vybíjecím kabelem generátoru jak jsem již zmínil. Po propadu prbh opt stoupá a tato situace se opakuje. Mohu tedy konstatovat, že prbh osciluje. Jak jsem se již zmínil, Faradayova klec, kterou jsem pro mení využíval, nesplovala pln mé nároky. Pevodník proudu tedy nebyl umístn ve stn klece, ale byl uzemnn za pomoci vodie. Tento vodi mže mít za následek vzniklý prbh. Na tomto vodii mohou vzniknout dostaten velké indukní a kapacitní parazity, které výrazn zmní výsledky mení. Jelikož zptný vybíjecí kabel byl zapojen pesn podle normy 1 metr od sondy osciloskopu a smyku na kabelu jsem udlal co nejvtší, zstává tedy již pouze tato možnost.

48

Závr

III. ZÁVR Úkolem bakaláské práce bylo vyhledat a zpracovat informace, které by piblížily a vysvtlily píiny vzniku a dsledky elektrostatických výboj, dále zpracovat informace o testování odolnosti elektronických zaízení vi výbojm. Další ást mla být zamena na pracovišt pro testování elektronických zaízení a navrhnout mící pracovišt pro ovení vlastností testovacího generátoru. V teoretické ásti jsem se snažil popsat problematiku dostaten podrobn. Na zaátku práce jsem vysvtlil, co elektrostatický výboj je a popsal jsem zpsoby jeho vzniku. Uvedl jsem, jaké typy poškození mohou psobením výboje vzniknout v elektronickém zaízení na citlivých souástkách, zejména pak na integrovaných obvodech. Dále jsem se vnoval ochran zaízení ped nebezpeným výbojem. Popsal jsem základní principy ochrany zaízení a také samotnou ochranu citlivých souástek v pípad, že ji elektrostatický výboj zasáhne. V závru teoretické ásti jsem zmínil základní informace o testovacích modelech (HBM, MM, CDM), pomocí kterých se testuje odolnost elektronických zaízení a uvedl jsem jejich srovnání. Pi zpracování této práce jsem používal technické normy, vnující se oblasti testování elektrostatického výboje. V praktické ásti jsem nastínil návrh mícího pracovišt pro ovení odolnosti elektronických zaízení vi elektrostatickému výboji. Uvedl a zárove jsem pedstavil nejdležitjší pravidla, která musí pracovišt pro testování splovat. Pi návrhu jsem využíval hlavn normu SN EN 61000-4-2, která je k této problematice urená. Hlavní náplní praktické ásti bylo navržení testovacího pracovišt a ovení generátoru elektrostatického výboje. Navržené pracovišt se mi bohužel nepodailo pln zrealizovat. Pro mení jsem použil zaízení, které bylo dostupné na Katede mení. Aby bylo mení pesnjší, musel bych udlat mechanické zásahy do Faradayovy klece, kterou bych tak znehodnotil pro jiné aplikace. Tento fakt ml vliv na zmené údaje, které se lišily od teoretických. Prbh proudu je charakterizován prvotním prudkým nábhem s dobou nábhu 0.7 – 1 ns a poté pozvolným poklesem. V mém pípad k prvotnímu nábhu došlo, ale místo pozvolného poklesu nastal prudký propad do záporných hodnot a dále prbh osciloval (viz obr 37). Tuto odchylku mohlo krom Faradayovy klece ovlivnit ješt uzemnní proudového pevodníku pomocí vodie, na který se mohla naindukovat parazitní kapacita a induknost, které pravdpodobn zmnily výsledky mení.

49

Závr Dále jsem zjišoval, zda testovaný generátor výboje Haefely-Trench PESD 1600 je vhodný pro testování ESDS. Generátor generuje výboj podle IEC standardu, který je svými parametry podobný modelu lidského tla. HBM lze simulovat pouze kontaktní metodou na rozdíl od IEC modelu, kde je možnost použít vzdušný i kontaktní výboj. IEC1000-4-2 standard je písnjší, ale umožuje identifikovat a korigovat ESD náchylnost elektronických zaízení a ESDS pi reálných podmínkách. Tento model se využívá pevážn v generátorech elektrostatického výboje. Jak jsem se díve zmínil, model lidského tla patí k modelm nejastji používaným ke zjištní odolnosti elektronické souástky vi ESD. Použití mnou testovaného generátoru je možné i pro model lidského tla, ale generátor musí být doplnn speciálním programovatelným modulem. Podle tchto zjištní by testovaný generátor ml být vhodný pro testování zaízení a souástek napíklad ve vývojovém prostedí.

50

Použitá literatura

Použitá literatura [1]

SN EN 61000-4-2. Elektromagnetická kompatibilita. Brno : ESKÝ NORMALIZANÍ INSTITUT, Praha, 1997. 32 s.

[2]

VACULÍKOVÁ, Polina; VACULÍK, Emil. Elektromagnetická kompatibilita elektrotechnických systém : praktický prvodce techniky omezení elektromagnetického vf rušení : SN-SN EN-SN IEC-SN CISPR-NS ETS. 1. vyd. Praha : Grada, 1998. 487 s. ISBN 8071695688.

[3]

HASTINGS, Alan. The art of analog layout. Upper Saddle River, NJ : Prentice Hall, 2001.539 s. ISBN 0130870617.

[4]

WANG, Albert Z. On-chip ESD protection for integrated circuits : an IC design perspective. Boston, Mass. : Kluwer Academic Publishers, 2002. 303 s. ISBN 0792376471.

[5]

DABRAL, Sanjay; MALONEY, Timothy J. Basic ESD and I/O design. New York : John Wiley & Sons, 1998. 305 s. ISBN 0471253596

[6]

AEC - Q100-002 REV-D. HUMAN BODY MODEL ELECTROSTATIC DISCHARGE TEST. Automotive Electronics Council, 2003. 12 s.

[7]

ANSI/ESD STM5.1-2007. Human Body Model (HBM) Component Level. Rome : Electrostatic Discharge Association, 2007. 22 s.

[8]

AEC - Q100-003 - REV-E. MACHINE MODEL ELECTROSTATIC DISCHARGE TEST. Automotive Electronics Council, 2003. 11 s.

[9]

ANSI/ESD S5.2-2009. Machine Model (MM) – Component Level. Rome : Electrostatic Discharge Association, 2010. 14 s.

[10]

AEC - Q100-011 Rev-B. CHARGED DEVICE MODEL (CDM) ELECTROSTATIC DISCHARGE TEST. Automotive Electronics Council, 2003. 12 s.

[11]

VINSON, James E. ESD design and analysis handbook. Boston : Kluwer Academic Publishers, 2003. 207 s. ISBN 140207350X.

51

Použitá literatura

Internetové adresy [12]

Antistatika [online]. Vznik elektrostatických náboj. ,[cit. 2010-03-02]. Dostupné z WWW: http://www.antistatika.cz/

[13]

D ÍNEK, Milan. ESD (ElectroStatic Discharge). Hw.cz [online]. 7.2.2000, [cit. 2010-03-02]. Dostupný z WWW: http://hw.cz/

[14]

Fundamentals of ESD: Part One-An Introduction to ESD. ESD Association [online]. 2001, [cit. 2010-03-04]. Dostupný z WWW: http://www.esda.org/basics/part1.cfm

[15]

Ionization In Wikipedia : the free encyclopedia [online]. St. Petersburg (Florida) : Wikipedia Foundation, 7.8.2007, 6.4.2010 [cit. 2010-05-16]. Dostupné z WWW: http://en.wikipedia.org/wiki/Ionization

[16]

Encyklopedie fyziky [online]. 2009 [cit. 2010-05-16]. Vodi. Dostupné z WWW: http://fyzika.jreichl.com

[17]

HORSKÝ, Pavel. Elektrostatický výboj a jeho vliv na spolehlivost integrovaných obvod (1. ást). AUTOMA[online]. 2009, 11, [cit. 2010-05-04]. Dostupný z WWW: http://www.odbornecasopisy.cz

[18]

HORSKÝ, Pavel. Poškození integrovaných obvod vlivem elektrostatického výboje. Electronic Engineering Magazine [online]. 2008, 2, [cit. 2010-03-10]. Dostupný z WWW: http://www.infocube.cz

[19]

Encyklopedie fyziky [online]. 2009 [cit. 2010-03-21]. Zapojení pechodu v závrném smru. Dostupné z WWW: http://fyzika.jreichl.com/index.php?sekce=browse&page=267

[20]

HORSKÝ, Pavel. Ochrana integrovaných obvod proti elektrostatickému výboji . Electronic Engineering Magazine[online]. 2009, 1, [cit. 2010-03-21]. Dostupný z WWW: http://www.infocube.cz

[21]

Antistatika [online]. Znaení ve vyhrazeném prostoru. ,[cit. 2010-03-02]. Dostupné z WWW: http://www.antistatika.cz/

[22]

HORSKÝ, Pavel. Elektrostatický výboj (ESD) a testování jeho vlivu u integrovaných obvod [online]. 2008 [cit. 2010-02-21]. Dostupné z WWW: http://www.infocube.cz/

52

Pílohy

Pílohy Seznam píloh Píloha A

Osciloskop Tektronix TDS7104

Píloha B

Slovník anglických pojm

Píloha C

Seznam obrázk a tabulek

Píloha D

Seznam zkratek

53

Píloha A Osciloskop Tektronix TDS7104

Parametry osciloskopu Tektronix TDS7104 jsou umístny na piloženém cd, ve složce pílohy, adresá píloha_A.

Píloha B Slovník anglických pojm použitých v bakaláské práci

Slovník anglických pojm Ampere – ampér Body - tlo Capacitance – kapacita Current – proud Curve – kivka, prbh Device – zaízení Discharge – výboj, vybití Distributed – rozdlený, rozložený Division – oblast, skupina Field – pole, oblast High – vysoký Charge – In – v, na Inductance – indukce Leakage – prosakování (únikový proud) Level – úrove, stupe Measurement – mení, mítko Nanosecond – nanosekunda Or - nebo Parasitic – parazitní Peak to Peak – rozkmit Per – za, v Plate – (podložka) Rise - vzestup Short – zkrat Socket – pouzdro, patice Source – zdroj Strategic – strategický Stress – Terminal – svorka Time – as, doba To – do, k Under – pod, za Voltage – naptí

Píloha C Seznam obrázk a tabulek

Seznam obrázk Obrázek . 1: Jádro atomu a elektrony obíhající jádro.

Str. 2

Obrázek . 2a: Materiály picházejí do kontaktu.

Str. 4

Obrázek . 2b: Materiály se od sebe oddalují.

Str. 4

Obrázek . 3: Rovnomrné rozložení náboje v tlese.

Str. 6

Obrázek . 4: Zmna rozložení náboje po piblížení záporn nabitého tlesa.

Str. 6

Obrázek . 5: Oderpání elektron.

Str. 6

Obrázek . 6: Píklad induktivního nabíjení z CRT monitoru.

Str. 7

Obrázek . 7: VA charakteristika diody.

Str. 10

Obrázek . 8: Perušený kovový vodivý spoj.

Str. 12

Obrázek . 9: Poškození IO roztavením velkým elektrickým proudem.

Str. 14

Obrázek . 10: Poškození izolaní vrstvy hradla u MOS tranzistoru.

Str. 15

Obrázek . 11: VA charakteristiky omezovací a spínané ochrany.

Str. 18

Obrázek . 12: Srovnání VA charakteristik rzných typ ochran proti ESD.

Str. 19

Obrázek . 13: Polovodiová PN dioda.

Str. 20

Obrázek . 14: Typická VA charakteristika diody, vetn po ástech lineárního modelu. Obrázek . 15a: Dynamický aktivní omezova Obrázek . 15b: Statický aktivní omezova. Obrázek . 16: Ochrana pomocí tyristoru. Obrázek . 17: Oznaení vyhrazeného prostoru podle normy EN 61340-5-1. Obrázek . 18: Oznaení antistatického obalu.

Str. 20 Str. 21 Str. 21 Str. 21 Str. 23 Str. 24

Obrázek . 19: Typický obvod pro testování HBM.

Str. 27

Obrázek . 20: Prbh proudu pes zkratovací propojku.

Str. 28

Obrázek . 21: Prbh proudu pes zkratovací propojku ( t d ).

Str. 29

Obrázek . 22: Prbh proudu pes rezistor o hodnot 500 ohm.

Str. 30

Obrázek . 23: Typický obvod pro testování MM.

Str. 31

Obrázek . 24: Prbh proudu pes zkratovací propojku pro naptí o velikosti 400 V.

Str. 32

Obrázek . 25: Prbh proudu pes rezistor o hodnot 500 ohm pro naptí o velikosti 400 V.

Str. 33

Obrázek . 26: Rozdíl mezi HBM a MM.

Str. 34

Obrázek . 27a: Pímé kontaktní nabíjení.

Str. 36

Obrázek . 27b: Nepímé nabíjení.

Str. 36

Obrázek . 28: Srovnání velikosti proud u jednotlivých test ESD.

Str. 36

Obrázek . 29: Zkušební sestava zaízení umístného na stole.

Str. 39

Obrázek . 30: Zkušební sestava zaízení umístného na podlaze.

Str. 40

Obrázek . 31: Zkušební sestava zaízení, umístného na podlaze, pi zkouškách po instalaci.

Str. 41

Obrázek . 32: Definovaný tvar vlny výstupního proudu z generátoru.

Str. 42

Obrázek . 33a: Kontaktní vybíjecí elektroda.

Str. 43

Obrázek . 33b: Vybíjecí elektroda pro vzduchové výboje.

Str. 43

Obrázek . 34: Schéma zapojení proudového pevodníku.

Str. 45

Obrázek . 35: Píklad uspoádání pro ovení funkce generátoru ESD.

Str. 46

Obrázek . 36: Blokové schéma mící soustavy.

Str. 46

Obrázek . 37: Zmený prbh pro +4kV.

Str. 47

Obrázek . 38: Zmený prbh pro -4kV.

Str. 48

Seznam tabulek Tabulka . 1:

Elektrostatické naptí jako funkce relativní vlhkosti.

Tabulka . 2: Materiály, které se vyskytují v tzv. triboelektrické ad.

Str. 4 Str. 5

Tabulka . 3: Odolnost polovodiových souástek proti ESD z lovka.

Str. 11

Tabulka . 4: Rozdlení ochrany vstupních pin ped ESD.

Str. 16

Tabulka . 5: Hlavní požadavky na ochranné prvky IO.

Str. 17

Tabulka . 6: Klasifikace IO pro HBM.

Str. 26

Tabulka . 7: Testovací naptí a hodnota I PS .

Str. 28

Tabulka . 8: Doba nábhu a „Peak to Peak“ zvlnní.

Str. 28

Tabulka . 9: Doba vybíjecího proudu t d .

Str. 29

Tabulka . 10: Hodnota I PR pi zatížení rezistorem o hodnot 500 ohm.

Str. 30

Tabulka . 11: Klasifikace IO pro MM.

Str. 32

Tabulka . 12: Charakteristické parametry proudového prbhu pes zkratovací propojku. Tabulka . 13: Charakteristické parametry pro prbh proudu pes rezistor o hodnot 500 ohm.

Str. 33

Str. 34

Tabulka . 14: Klasifikace IO pro CDM.

Str. 35

Tabulka . 15: Parametry tvaru vlny.

Str. 42

Píloha D Seznam zkratek

ESD – Electrostatic discharge DIP – Dual in-line package PVC – Polvinylchlorid IO – Integrovaný obvod CRT – Cathode Ray Tube VA – Voltampérová (charakteristika) ESDS – Electrostatic discharge sensitivity SCR – Silicon-Controller Rectifier MOSFET – Metal–oxide–semiconductor field-effect transistor MOS – Metal-Oxide- semiconductor EPA – ESD Protected Area BJT – Bipolar junction transistor TFO – Thick field oxide PIPE – Punchthrough-Induced protection element LVSCR – Low-Voltage SCR NMOS – N-type Metal-Oxide-Semiconductor GCNMOST – Gate-Coupled NMOS NDMOS – N-type Double-diffused Metal-Oxide Semiconductor TLP – Transmission-Line Pulse HBM – Human body model DUT – Device under test MM – Machine model CDM – Charged Device Model GRP – Ground reference plane HCP – Horizontal coupling plane VCP – Vertical coupling plane ZVK – Zptný vybíjecí kabel EMC – Electromagnetic compatibility

F AKULTA ELEKTROTECHNICKÁ

Recommend Documents