Een flipflop is een digitale schakeling die in staat is een logische "1" of een logische "0" op te slaan en te bewaren in de tijd

1 FLIPFLOPS In dit hoofdstuk bestuderen we de verschillende soorten flipflops. De kennis hiervan is noodzakelijk om achteraf een goed inzicht te verwerven in de werking en toepassing van meer complexe sequentiële schakelingen. De flipflops zijn immers de basisbouwstenen van registers en tellers waarmee o.a. besturingen van machines, controllers en computers gebouwd worden. Een flipflop is een digitale schakeling die in staat is een logische "1" of een logische "0" op te slaan en te bewaren in de tijd. Een flipflop moet bijgevolg over de volgende mogelijkheden beschikken : • de informatie moet kunnen ingeschreven worden; • de informatie moet kunnen bewaard worden; • en de informatie moet kunnen uitgelezen worden. Voor het uitlezen van de informatie beschikt een flipflop over twee uitgangen die aangeduid worden met Q en Q . Belangrijk is dat de twee uitgangen altijd de tegengestelde toestand aannemen (Q = 1 en

Q = 0 of omgekeerd). De toestand van een flipflop wordt altijd beoordeeld naar de toestand van de Quitgang. Om informatie in te schrijven zijn twee ingangen nodig, een SET- en een RESET-ingang. We spreken van het "SETTEN" van een flipflop als we de Q-uitgang naar "1" brengen. het "RESETTEN" van een flipflop als we de Q-uitgang naar "0' brengen. Het functiesymbool van een flipflop kan er bijgevolg uitzien zoals gegeven in fig. 1.1.

Fig. 1.1 Het basisfunctiesymbool van een flip flop.

De flipflop waarvan het functiesymbool voorgesteld is in fig. 1.1 is een asynchrone flipflop omdat hij geen klokingang bezit. De uitgangen reageren bijgevolg direct op de verandering aan de ingangen. Van een dergelijke flipflop zegt men ook dat hij "TRANSPARENT" = transparant is.

1.1 Reset/Set-flipflop De RS-flipflop is de meest eenvoudige flipflop; hij is de basisschakeling van alle andere types. Hij bezit uiteraard twee uitgangen Q en Q en slechts twee ingangen S en R waarmee we de flipflop respectievelijk kunnen setten of resetten. De RS-flipflop is een asynchrone flipflop omdat er geen klokingang aanwezig is. De S- en R-ingang zijn daarom "ASYNCHRONE" ingangen. We bestuderen dit type flipflop grondig omdat hij aan de basis ligt van alle andere soorten flipflops.

1

1.1.1 Ontwerp

De eigenschappen van de RS-flipflop kunnen als volgt samengevat worden : • als de ingeschreven informatie moet bewaard blijven, moeten de ingangen S en R de logische toestand "0" bezitten; • als we een logische "1" in de flipflop willen schrijven, maken we de S-ingang kortstondig "1". • als we een logische "0"in de flipflop willen schrijven, maken we de R-ingang kortstondig "1". • het "1" maken van beide ingangen resulteert in het "1" worden van beide uitgangen. Hierdoor wordt een z.g. "VERBODEN TOESTAND"gecreëerd omdat de uitgangen geen tegengestelde toestand bezitten. 1.1.1.1 Toestandentabel

Een andere manier om de eigenschappen voor te stollen waaraan een RS-flipflop moet voldoen, is de toestandentabel van fig. 1.2.

Fig. 1.2 Toestandentabel van de RS-flipflop.

Het lezen van de tabel kan geïllustreerd worden aan de hand van bv. de combinatiemogelijkheid in lijn3. We doen opmerken dat we niet eenvoudigweg van links naar rechts lezen, maar dat we eerst naar kolom 3 gaan kijken. Q = 0 betekent dat de flipflop zich momenteel in de 0-toestand bevindt. We maken hierop S = 1 en R = 0. Als gevolg van deze actie wordt de uitgang Q nu "1", wat voorgesteld wordt door QT= 1. De symbolen Q en QT Q T staan beide voor de toestand van dezelfde uitgang van de flipflop. Q is de toestand die aan de uitgang aanwezig is voor, en QT de toestand na een bepaalde verandering van de ingangsniveaus. In de lijnen 1 en 2 herkennen we de eerste eigenschap van de flipflop die we opgenoemd hebben bij de eigenschappen; we noemen deze meestal de "GEHEUGENTOESTAND" omdat de flipflop zijn ingenomen toestand bewaart. In de lijnen 3 en 4 wordt de flipflop "GESET". Merk hierbij op dat het setten uiteraard geen verandering geeft als de flipflop zich reeds in de "1"-stand bevindt. In de lijnen 5 en 6 herkennen we de derde eigenschap, het "RESETTEN". In lijn 7 en 8 komen we in de z.g. "VERBODEN TOESTAND" terecht waarbij beide uitgangen Q en Q de "1"-stand aannemen. Bij het terug "0" worden van de S- en R-ingang zal de uitgangstoestand bepaald worden door de volgorde waarbij S en R terug "0"worden. We spreken ook van een "ONBEPAALDE TOESTAND". Dit is het geval als de S- en R-ingang "1"is bij net aanleggen van de flipflop. Bij deze begintoestand kunnen we niet weten welke toestand de flipflop zal aannemen. Een dergelijke toestandentabel wordt zelden gegeven door de fabrikant; meestal krijgen we een z.g. karakteristieke tabel.

2

1.1.1.2 Realisatie van een RS-flipflop

Uit de waarheidstabel van fig. 1.2 kunnen we voor dit type flipflop de logische vergelijking afleiden

Na vereenvoudiging m.b.v. de KV-kaart van fig. 1.3 vinden we de vergelijking:

Fig. 1.3 KV-kaart voor de RS-flipflop.

De realisatie van de flipflop kan nu weer volgens de verschillende technieken uitgevoerd worden. In de praktijk wordt meestal gekozen voor een realisatie met NEN-poorten. De uitwerking van de logische vergelijking en het schema dat hieraan beantwoordt is gegeven in fig. 1.4.

Fig. 1.4 Praktische realisatie van een RS-flipflop met NEN-poorten.

Fig. 1.5 Klassieke opstelling van een RS-flipflop

Een andere opstelling van de poorten geeft een meer vertrouwd beeld van de voorstelling van een flipflop. Met behulp van dit schema, dat gegeven is in fig. 1.5, kan de werking eenvoudiger gecontroleerd worden. Hieruit blijkt ook duidelijk de overeenkomst met de opgestelde waarheidstabel en tijdvolgordediagrammen. Omdat de volgende toestand van de flipflop QT onmiddellijk gelijk wordt aan de nieuwe huidige toestand Q wordt in de logische vergelijking QT gelijkgesteld aan Q. De vergelijking wordt daarom genoteerd onder de vorm

3

1.1.2 Karakteristieke tabel

In fig. 1.6 is de karakteristieke tabel van dezelfde flipflop gegeven.

Fig.1.6 Karakteristieke tabel van de RS-flipflop.

Een dergelijke tabel is korter en overzichtelijker en geeft ons evenveel informatie over de eigenschappen van de flipflop. De tabel lezen we bv. voor lijn 2 als volgt : als de S-ingang "1" gemaakt wordt terwijl de R-ingang "0" is, wordt of blijft de flipflop geset. Merk op dat het optreden van een eventuele verboden toestand meestal te vinden is in een bijkomende nota onderaan de tabel. 1.1.3 Tijdvolgordediagrammen

De werking van de RS-flipflop kan eveneens verklaard worden met behulp van tijdvolgordediagrammen. Fig. 1.7 illustreert de werking van een RS-flipflop zoals hierboven beschreven wordt.

Fig. 1.7 Tijdvolgordediagrammen van een RS-flipflop.

We gaan er voorlopig van uit dat de flipflop geen vertraging introduceert. Dit betekent dat de uitgangen direct reageren op elke verandering aan de ingangen. 1.1.4 Functiesymbool

Het functiesymbool van de besproken flipflop is gegeven in fig. 1.8.

Fig. 1.8 Functiesymbool van een RS flipflop.

4

Juist zoals bij de poorten wordt voor de schakeling een rechthoekig blok getekend; de uitgangen worden rechts en de ingangen links bijgevoegd. Door de aanwezigheid van de polariteitindicator is het niet meer noodzakelijk de letters Q en Q te plaatsen bij de uitgangen. Omdat er bij de S- en R-ingang geen polariteitindicator getekend is weten we dat dit "ACTIEF HOGE" ingangen zijn; dit betekent dat we bv. de S-ingang "1"moeten maken om de flipflop te setten.

1.1.5 De 74LS279

Een voorbeeld van een RS-flipflop uit de TTL-reeks is de 74LS279. De I.C. bevat 4 flipflops in zijn behuizing. Fig. 1.10 toont het aansluitschema en de bijhorende karakteristieke label zoals we ze vinden in de datasheets. Door de aanduiding S en R weten we dat de set- en resetingang actief lage ingangen zijn, d.w.z. dat we de set- of de resetingang logisch "0" moeten maken om de flipflop respectievelijk te setten of te resetten.

Fig. 1.10 Aansluitingen en waarheidstabel van de 74LS279.

Fig. 1.11 IEC-symbool van de 74LS279.

In fig. 1.11 is het IEC-symbool van de 74LS279 gegeven. Hierin wordt duidelijk gemaakt dat de ingangen actief laag zijn door de polariteitindicator bij te voegen. Het actief laag zijn is ook de reden waarom we bij de ingangen een inverterteken plaatsen als we een aanduiding buiten het symbool bijvoegen (S en R) Vermelden we nog dat de vertragingstijd van dit type flipflop 13 ns is. In de 74HC-serie beschikken we over de 74HC279; dit is een gelijkaardig I.C. maar met 2 S-ingangen en 1 R-ingang. In de 4000 CMOS-reeks bestaat de 4043, een RS-flipflop samengesteld met NOFpoorten, en de 4044 bestaande uit een RS-flipflop met NEN-poorten. 1.1.6 Voorbeeld

Het is duidelijk dat we de RS-flipflop zullen gebruiken in eenvoudige systemen om een logische "1"of "0" gedurende een zekere tijd te bewaren. In zo'n flipflop kunnen we inderdaad een bepaalde logische toestand inschrijven en bewaren, en op ieder ogenblik de informatie van de geheugencel uitlezen. Complexe geheugen IC's (statische RAM's) bevatten honderdduizenden RS-flipflops. We doen hierbij nog opmerken dat een dergelijk halfgeleidergeheugen "VLUCHTIG" is. Hiermee bedoelen we dat het geheugen zijn inhoud verliest als de spanning wegvalt. De RS-flipflop is vooral de basisschakeling van meer complexe flipflops die meer mogelijkheden bezitten en daarom gebruiksvriendelijker zijn. Voorbeeld 1 : Onderdrukking van het dendereffect Een RS-flipflop kan gebruikt worden voor de onderdrukking van het dendereffect. Elke schakelaar of drukknop bezit immers in mindere of meerdere mate contactdender. Dit betekent dat veer er definitief een zeker contact ontstaat, door terugveren of door slecht contact, de verbinding een aantal keren geopend en terug gesloten wordt. Dit is voorgesteld in fig. 1.12 voor een gewoon maakcontact bij een actief lage ingang. 5

Fig. 1.12 Voorstelling van het dendereffect.

Het is duidelijk dat het snel openen en sluiten van het contact niet gewenste enen en nullen opwekt die door de aangesloten digitale schakeling kunnen geregistreerd worden. Merken we hierbij nog op dat het aantal keren dat het contact dendert vooraf niet te bepalen is. Het denderen kan ook optreden bij het terug openen van het contact. Met behulp van een RS-flipflop kan een eenvoudige antidenderschakeling gemaakt worden voor een wisselcontact (breek veer maak) zoals gegeven in fig. 1.13. De werking van de schakeling wordt verduidelijkt in het bijhorende tijdvolgordediagram.

Fig. 1.13 Antidenderschakeling met bijhorende tijdvolgordediagrammen.

1.2 Gepoorte RS-flipflop Bij de RS-flipflop reageren de uitgangen direct op een verandering van de ingangsinformatie. In complexe digitale systemen zoals computers bv. is dit meestal ongewenst; dergelijke schakelingen moeten in de pas lopen van een ingebouwde klok. Men zegt dat deze systemen "SYNCHROON" werken. 1.2.1 Eigenschappen

Bij de gepoorte RS-flipflop wordt een stuurschakeling toegevoegd zodanig dat de aangestoten R- en Sinformatie pas doorgegeven wordt naar de eigenlijke flipflop op commando van een CONTROLE- of ENABLE-signaal. 6

Een gepoorte RS-flipflop bezit de volgende eigenschappen : • • •

de flipflop behoudt zijn geheugenstand zolang de controle- of enable-ingang laag is; als de enable-ingang hoog wordt, neemt de uitgang de toestand aan die bepaalt wordt door de S- en R-ingang. Zolang de enable-ingang hoog is, werkt hij juist zoals de RS-flipflop; bij het opnieuw laag worden van de E-ingang behoudt de flipflop zijn ingestelde toestand.

Merken we hierbij op dat de gepoorte RS-flipflop vaak aangegeven wordt als een geklokte RS-flipflop. De flipflop kan via zijn enable-ingang synchroon werken in het systeem maar een geklokte flipflop reageert altijd op de toestandsveranderingen (transition) d.w.z. gedurende de overgang van "0" naar "1"of van "1" naar "0". De enable-ingang is bij dit type flipflop duidelijk een niveau gestuurde ingang zodat de flipflop als een asynchroon geheugen moetbeschouwd worden. 1.2.2 Realisatie

De gepoorte RS-flipflop wordt gerealiseerd door in de schakeling van de RS-flipflop twee NENpoorten bij te voegen. Fig. 1.14 geeft een voorbeeld.

Fig. 1.14 Realisatie van een gepoorte RS-flipflop

De werking en dus ook de eigenschappen van de flipflop kunnen uit de schakeling gemakkelijk afgeleid worden. Merken we hierbij op dat dit type flipflop eveneens een verboden ingangscombinatie bezit. 1.2.3 Tijdvolgordediagrammen

Fig. 1.15 Tijdvolgordediagrammen van de gepoorte

7

De werking van de gepoorte RS-flipflop kan ook voorgesteld worden m.b.v. de tijdvolgordediagrammen in fig. 1.15, die de verschillende mogelijkheden van dit type flipflop illustreren. 1.2.4 Toestandentabel

De toestandentabel die we uit de werking van de schakeling kunnen afleiden, is gegeven in fig. 1.16.

Fig. 1.16 Toestandentabel van de gepoorte RS-flipflop.

Fig. 1.17 Karakteristieke tabel van de gepoorte RS flipflop.

1.2.5 Karakteristieke tabel

In fig. 1.17 is de karakteristieke tabel van de gepoorte RS-flipflop weergegeven. Deze tabel is overzichtelijker dan de toestandentabel en geeft voldoende informatie om de flipflop te kunnen toepassen in een schakeling. 1.2.6 Functiesymbool

In fig. 1.18 is het IEC-functiesymbool getekend van de gepoorte RS-flipflop.

Fig. 1.18 IEC-functiesymbool van de gepoorte RS-flipflop

De ingangsnotaties S en R worden voorafgegaan door een cijfer, in dit geval 1. Hiermee wordt bedoeld dat deze ingangen een gemeenschappelijke functie bezitten afhankelijk van het controlesignaal dat na het lettersymbool hetzelfde cijfer voert zoals hier E. In de praktijk wil dit zeggen dat de flipflop maar kan geset of gereset worden als het E-signaal hoog is. Bij de flipflop uit fig. 1.18 betekent dit dat er niet kan geset (1S) of gereset (1R) worden als het enablesignaal (El) niet aanwezig is. We doen nog opmerken dat de gepoorte RS-flipflop, zoals hier beschreven, niet bestaat in een praktische uitvoering; hij vormt echter de basisschakeling voor de synchrone flipflops.

8

1.2.7 Voorbeeld

Een gepoorte RS-flipflop wordt vooral gebruikt in asynchrone systemen waar data moet opgenomen worden op bevel van een bepaald signaal of gedurende een bepaalde tijd. Dit gebeurt dan door de sturing van de E-ingang. Met dit type flipflop kan ook de werking aangetoond worden van een RAM geheugencel. Voorbeeld 2 : 1-bit lees/schrijf geheugen Zoals bekend moet een RAM-geheugen informatie kunnen opnemen en bewaren: de informatie moet eveneens kunnen gelezen worden. Een geheugencel moet ook kunnen geselecteerd worden op het moment dat we een bepaalde bit wensen te lezen of dat we een bepaalde bit in die geheugencel willen schrijven. Bij geheugens noemt men die ingang meestal de "CHIP SELECT-ingang". Een 1-bit lees/schrijf geheugen is in het blokschema van fig. 1.21 voorgesteld.

Fig. 1.19 Voorstelling van een 1-bit RAM geheugen.

Hierin is : Du : de uitgang van de geheugencel. Di : de data-ingang waar de informatie moet aangesloten worden die in het geheugen moetgeschreven worden. R/W : Read/Write-ingang. Bij een logische "1" op deze ingang kan de informatie enkel gelezen worden op de uitgang van het geheugen. Bij een logische "0"op deze ingang wordt de toestand van Di in hot geheugen geschreven. CS : Chip select ingang. Deze ingang laat toe de I.C. al dan niet te selecteren. Dit is te vergelijken met de enable-ingang bij een multiplexer. In een werkelijk geheugen neemt de uitgang een hoge impedantietoestand aan als de I.C. niet geselecteerd is. Andere geheugens beschikken over open collector-uitgangen. Beide uitgangstrappen laten toe de uitgangen in parallel te schakelen. Dit is noodzakelijk om schakelingen te realiseren die meerdere woorden van meerdere bits kunnen onthouden. Een 1 x 1 RAM (= 1 woord van 1 bit) kan gerealiseerd worden met de schakeling zoals weergegeven in fig. 1.20.

Fig. 1.20 Schakeling van een 1 x µ1 RAM-geheugen.

In deze schakeling herkennen we duidelijk een gepoorte RS-flipflop in het omkaderde blok. • Zolang de CS-ingang "1" is, blijft de uitgang van de schakeling op "0". In een praktisch I.C. geeft dit een hoge impedantietoestand. De ingangen van de flipflop zijn dan eveneens geblokkeerd. 9

•

Wordt aan de CS-ingang de logische toestand "0"gegeven dan kan het geheugen gelezen worden of kan in de cel geschreven worden afhankelijk van de toestand van de R/W-ingang. • Is R/W = 1, dan wordt de uitgangspoort opengezet. De informatie van de cel (= de Q-uitgang van de flipflop) is dan beschikbaar op de uitgang van de schakeling. De ingang van de flipflop is geblokkeerd. • Is R/W = 0, dan wordt de uitgang "0"(of H.I.); de ingang van de flipflop wordt ontgrendeId. De informatie die op dit ogenblik aan de Di-ingang aanwezig is wordt in de geheugencel opgenomen.• De werking wordt bondig voorgesteld in de tabel van fig. 1.21.

Fig. 1.21 Karakteristieke label van een lx1 RAM-geheugen.

1.3 Data-latch De D-latch of kortweg de "LATCH" genoemd is een flipflop die enkel een DATA- en een ENABLEingang bezit. Hij wordt toegepast om tijdelijk data op te staan. Het ogenblik waarop de data, die aan de D-ingang aanwezig is, in de flipflop wordt opgenomen wordt bepaald door de logische toestand van de enable-ingang. Enkel als de enable-ingang de logische toestand "1" bezit wordt de veranderlijke data opgeslagen. De Q-uitgang van de latch volgt dan de data zolang de E-ingang "1" is, Als de E-ingang "0" wordt, behoudt de uitgang de toestand van de laatste informatie aan de D-ingang. 1.3.1 Eigenschappen

De eigenschappen van de D-latch kunnen als volgt samengevat worden : • zolang de E-ingang "0" is, behoudt de flipflop zijn ingenomen stand; • wordt de E-ingang "1", dan neemt de flipflop de data-informatie over. Wordt de E-ingang terug "0", dan behoudt de flipflop zijn laatst ingenomen toestand. 1.3.2

Met behulp van de gegeven eigenschappen van deze flipflop zijn we in staat de tijdvolgordediagrammen te tekenen. In fig. 1.22 komen alle mogelijke combinaties van de D-latch aan bod.

Fig. 1.22 Tijdvolgordediagrammen van de D-latch.

10

1.3.3 Toestandentabel

We zijn nu ook in staat de toestandentabel van de Data-latch op te stellen voor alle mogelijke combinaties van de in- en uitgangen. Deze tabel is gegeven in fig. 1.23. 1.3.4 Karakteristieke tabel

De karakteristieke tabel van fig. 1.24 geeft op een meer bondige en overzichtelijker wijze de eigenschappen weer van de D-latch.

Fig. 1.23 Toestandentabel van de D-latch.

Fig. 1.24 Karakteristieke label van de D-latch.

1.3.5 Functiesymbool

In fig. 1.25 is het functiesymbool van de D-latch getekend. Ook hier is een cijfer bij de ingangen gevoegd om aan te geven dat de D-ingang maar actief is als het E-signaal actief is.

Fig. 1.25 Functiesymbool van de D-latch.

1.3.6 Realisatie

Uit de toestandentabel van fig. 1.23 kan de volgende logische vergelijking afgeleid worden De realisatie van deze logische vergelijking kan o.a. uitgevoerd worden zoals getekend in fig. 1.26.

Fig. 1.26 Realisatie van de 0-latch met EN-, OF- en NIET-poorten.

Fig. 1.27 Realisatie van de 0-latch met NEN-poorten.

Een praktische realisatie van de D-latch met uitsluitend NEN-poorten is nog weergegeven in fig. 1.27. Dit schema is afgeleid uit de minder vereenvoudigde vergelijking : Ook hier wordt QT = Q gesteld omdat het over dezelfde uitgangsklem gaat. OT is het niveau dat de uitgang aanneemt rekening houdend met het niveau Q dat aanwezig was aan de uitgang op het 11

ogenblik dat het E-signaal wordt toegepast. Deze uitwerking wordt verkozen om de schakeling symmetrisch te kunnen uitbouwen. 1.3.7 De 74LS75

Een voorbeeld van een data-latch in een praktische I.C. is de 74LS75. De I.C. wordt in de data-sheets aangegeven als een "Quad Bistable Latch". Dit betekent dat hij in zijn behuizing 4 data-latch fiipflops bevat. Er is echter slechts den enable-ingang beschikbaar per twee flipflops. De technische realisatie van de flipflop is op een andere manier uitgevoerd dan gegeven in de figuren 1.28 en 1.29. Ga eens zelf de werking na. De aansluitingen, symbolen, toestandentabel en de realisatie van de 74LS75 is gegeven in fig. 1.28.

Fig. 1.28 De 74LS75.

Andere latch flipflops in de TTL-serie zijn o.a. de : 74116 - 74LS363 - 74LS373 - 74S373 en de 74LS375. In MOS-technologie beschikken we o.a. over de : 74HC77 - 74HC259 -74HC373 74HC375 - 74HC533 -74HC563 - 74HC573 en de 4042 - 4508 - 4099. Heel wat van deze flipflops beschikken over 3 status-uitgangen die toelaten de uitgangen in parallel te schakelen. 1.3.8 Voorbeeld

De D-latch wordt vooral toegepast in schakelingen waarin een logische toestand gedurende een bepaalde tijd in geheugen moet bewaard worden. Een typisch voorbeeld hiervan vinden we o.a. terug in digitale meettoestellen om de eindstand van een bepaalde meting door te geven naar de afleeseenheden en deze te bewaren gedurende de tijd van een volgende meting. Om die reden noemt men de D-latch ook -TUSSENGEHEUGEN" of "BUFFERGEHEUGEN". Voorbeeld 3 : D-latch als tussengeheugen In fig. 1.29 is het blokschema met bijhorende tijdvolgordediagrammen getekend van een dergelijke schakeling.

12

Fig. 1.29 Blokschema on tijdvolgordediagrammen van een digitale teller.

Aan een digitale teller worden de te tellen impulsen al of niet toegepast via een z.g. telpoort. Als het signaal fa de logische toestand "1"bezit worden de te tellen impulsen doorgelaten zodat de teller het aantal impulsen telt. Na een welbepaalde tijd (bv. 1 seconde) wordt de telpoort geblokkeerd door het signaal fn logisch "0"te maken. Op dat moment bezit de teller zijn z.g. eindstand. Om nu de bereikte eindstand door te geven naar de decoder volstaat het de latch-ingangen van de 4 flipflops kortstondig logisch "1"te maken. Hierdoor wordt bereikt dat enkel de eindstand van de teller gedecodeerd wordt en zichtbaar wordt gemaakt op de display's.

1.4 Delay flipflop De drie beschreven flipflops zijn asynchrone flipflops omdat ze data opnemen zolang de logische toestand van de enable-ingang actief is. Alle combinatorische systemen kunnen daarom gerealiseerd worden met uitsluitend EN-, OF-. NIET-poorten en een van de behandelde flipflops. In synchrone systemen zijn echter flipflops nodig die data kunnen opslaan op commando van een KLOK-signaal (CLOCK). Synchroon werkende flipflops nemen de aangeboden data-informatie in geheugen op het ogenbik van de verandering of TRANSITIE (TRANSITION) van het kloksignaal. Dit kan zowel gebeuren op de positieve overgang, als het signaal verandert van "0" naar "1"; maar ook op de negatieve transitie, als het signaal verandert van "i" naar "0"kan data worden ingeschreven. In dit verband spreken we ook van een respectievelijk positieve en negatieve flank getriggerde flipflop (POSITIVE EDGE en NEGATIVE EDGE). In de I.E.C. symbolen herkennen we een flankgestuurde flipflop altijd aan het driehoekje dat getekend is in het symbool bij de klokingang. Dit is voorgesteld in fig. 1.30. Het linkse symbool geeft aan dat de flipflop reageert op de positief gerichte flank van het kloksignaal. Het rechtse symbool duidt, door de aanwezigheid van de polariteitindicator. aan dat de flipflop reageert op de negatief gerichte flank.

Fig. 1.30 Symbolen voor een flankgestuurde klokingang.

13

1.4.1 Eigenschappen

De delay-flipflop bezit, zoals de latch, slechts 2 synchrone ingangen : een data-ingang en een klokingang. De eigenschappen van de flipflop kunnen als volgt samengevat worden : • •

De aangeboden data wordt in de flipflop opgenomen op het moment van de "0" naar "1" overgang van het kloksignaal. De opgenomen informatie blijft in de flipflop bewaard en is bijgevolg op de uitgang beschikbaar tot aan de volgende 0-1 overgang van het kloksignaal.

Een verandering van de ingangsdata wordt dus vertraagd tot aan het einde van de periodetijd van het kloksignaal d.w.z. tot de volgende 0-1 overgang. Dit is dan ook de reden waarom men dit type flipflop DELA Y-FLIPFLOP noemt. 1.4.2 Tijdvolgordediagrammen

Met behulp van de gegeven eigenschappen van de flipflop zijn we in staat de tijdvolgordediagrammen op te stellen en te analyseren. In fig. 1.31 zijn de diagrammen getekend van een delay-flipflop die reageert op de 0-1 flank van het kloksignaal.

Fig. 1.31 Tijdvolgordediagrammen van de delay-flipflop.

1.4.3 Toestandentabel

De kennis van de eigenschappen en de analyse van de tijdvolgordediagrammen laten ons toe de toestandentabel van de delay-flipflop op te stellen. De tabel van fig. 1.32 toont hoe een D-flipflop reageert op de 0-1 flank van het kloksignaal Clk, in volledige overeenstemming met de tijdvolgordediagrammen van fig. 1.31.

Fig. 1.32 Toestandentabel van de delay-flipflop.

Fig. 1.33 Karakterisfieke label van de delay-flipflop.

Praktische D-flipflops beschikken meestal over een bijkomende Set- en Resetingang. Een bevel op die ingangen heeft altijd voorrang op de D-ingang en de klokingang. Men noemt ze daarom de "PRIORITEITSINGANGEN" of "ASYNCHRONE SET- EN RESETINGANGEN". Merk op dat het 14

gelijktijdig actief maken van de prioriteitsingangen de verboden toestand veroorzaakt d.w.z. beide uitgangen van de flipflop worden "1". De extra setingang wordt in het vademecum meestal aangegeven als een PRESETingang, de resetingang als een CLEAR-ingang. De prioriteitsingangen zijn gewoonlijk actief lage ingangen. 1.4.4 Karakteristieke tabel

De karakteristieke tabel van fig. 1.33 geeft een overzicht van de eigenschappen van de D-flipflop maar met toevoeging van de prioriteitsingangen. 1.4.5 Functiesymbool

Fig. 1.34 Functiesymbool van de D-flipflop.

In fig 1.34 is het functiesymbool van de besproken D-flipflop gegeven. Het cijfer 1 bij de klokingang en de data-ingang zegt ons opnieuw dat deze 2 ingangen samen horen. Dit betekent dat de data in de flipflop opgenomen wordt op commando van de klokimpuls Cl. Dat de flipflop reageert op de 0-1 overgang van het kloksignaal weten we door de afwezigheid van een polariteitsindicator. De S-en R-ingangen zijn prioriteitsingangen of asynchrone ingangen omdat ze niet voorafgegaan worden door een cijfer. Door de aanwezigheid van de polariteitsindicatoren weten we dat het actief lage ingangen zijn. Daarom worden ze buiten het symbool aangeduid met S en R of eventueel met Pre en Clr. 1.4.6 Realisatie

De delay-flipflop neemt de aangeboden data-informatie in zijn geheugen op het moment van de "0" naar "1" transitie van het kloksignaal. De informatie die op dit moment opgenomen wordt blijft in de flipflop bewaard tot de volgende "0" naar "1" overgang van het kloksignaal. Een verandering van de ingangsdata wordt dus a.h.w. vertraagd tot de volgende 0-1 overgang of tot aan het begin van een nieuwe periode van het kloksignaal. Om deze eigenschappen te realiseren moet de flipflop over 2 geheugens beschikken. De D-flipflop wordt praktisch gerealiseerd door een cascadeschakeling van 2 gepoorte RS-flipflops zoals voorgesteld in fig. 1.35. Het eerste geheugen is noodzakelijk om de data op te nemen zolang het kloksignaal "0" is. Het tweede geheugen neemt dan de toestand van het eerste geheugen over als het kloksignaal van "0" naar "1" verandert.

Fig. 1.35 Blokschema van de delay-flipflop.

15

De werking van de delay-flipflop kan nu m.b.v. het blokschema ontleed worden. • Zolang het kloksignaal "0" is, is de E-ingang van de eerste flipflop "1" en kan de data opgenomen worden in de eerste flipflop. De E-ingang van de tweede flipflop is dan "0" zodat deze geen informatie kan inschrijven. De uitgang van de schakeling behoudt hierdoor de ingenomen toestand m.a.w. de flipflop bevindt zich in de geheugenstand. • Op het moment dat het kloksignaal verandert van "0"naar "1" wordt het eerste geheugen geblokkeerd. Nu wordt echter de E-ingang van het tweede geheugen logisch "1" zodat de informatie van het eerste geheugen overgenomen wordt door het tweede. De uitgang Q zal hierdoor de ingeschreven informatie opnemen en in geheugen bewaren. • Zolang het kloksignaal "1"is, is het eerste geheugen geblokkeerd terwijl het tweede geheugen de opgenomen informatie bewaart. De flipflop schrijft de informatie in op het moment van de overgang van "0"naar "1"van het kloksignaal; immers de tweede flipflop is geblokkeerd zolang de klok "0" is. Daarna wordt de eerste flipflop geblokkeerd zodra het kloksignaal "1" is. De delay-flipflop is daarom een flankgestuurde flipflop. In fig. 1.36 is dit tijdstip t1 of t3, Het eerste geheugenelement noemt men de "MEESTER (MASTER)" flipflop, het tweede geheugen de "SLAAF (SLAVE)". Uit de uitleg van de schakeling kunnen we nog afleiden dat de D-informatie moet stabiel zijn op het moment van de actieve flank van het kloksignaal. In het vademecum vinden we daarom een aanduiding van de z.g. 'SETUP"-time en de "HOLD"-time. De setup-tijd is de tijd dat de D-informatie moet stabiel zijn vóór de actieve flank optreedt. De holdtijd is de tijd dat de D-informatie stabiel moet blijven na het einde de actieve flank. Deze tijden zijn respectievelijk in de grootheidsorde van 20 en 5 ns. De werking van de D-flipflop is nogmaals aanschouwelijk voorgesteld in fig. 1.36.

Fig. 1.36 Aanschouwelijke voorstelling van de werking van de D-flipflop.

De praktische realisatie van de D-flipflop kan worden uitgevoerd door twee gepoorte RS-flipflops in cascade te schakelen zoals gegeven in fig. 1.37. Dit is een volledige uitwerking van het blokschema uit fig. 1.35.

Fig. 1.37 Praktische realisatie van de 0-flipflop.

16

1.4.7 Excitatietabel

Data flipflops worden veel gebruikt in complexe digitale systemen. Bij het ontwerpen van deze schakelingen bepalen we zelf wat de uitgangstoestand van een bepaalde flipflop moet worden na het ontvangen van zijn klokpuls. Er zijn bij de werking van een flipflop 4 mogelijkheden: • • • •

de flipflop bezit de 0-stand en moet "0" blijven na de eerstvolgende klokpuls. de flipflop bezit de 0-stand en moet "1" worden na de eerstvolgende klokpuls. de flipflop bezit de 1-stand en moet "1" blijven na de eerstvolgende klokpuls. de flipflop bezit de 1-stand en moet "0" worden na de eerstvolgende klokpuls.

Bij een D-flipflop zal de Q-uitgang altijd de informatie aannemen die op de D-ingang aanwezig is op het ogenblik van de transitie van het kloksignaal. Willen we bv. de schakeling realiseren zodanig dat de flipflop "0" wordt of blijft bij de eerstvolgende klokpuls, dan moeten we ervoor zorgen dat er aan de D-ingang een "0" aanwezig is op het moment dat de klokpuls optreedt. Deze voorwaarden van de ingangstoestanden worden samengevat in een z.g. "EXCITATIETABEL" of "BEKRACHTIGINGSTABEL". Deze tabel bepaalt de ingangsvoorwaarden van de flipflop teneinde alle mogelijke overgangen van de uitgangssignalen te kunnen realiseren. De excitatietabel van de Dflipflop is gegeven in fig. 1.38.

Fig. 1.38 Excitatietabel van de 0-flipflop.

In sommige vademecums wordt voor de aanduidingen Q en QT-de notatie Qn en Qn+1 gebruikt. Met Qn wordt dan de toestand bedoeld dat de flipflop bezit juist voor de klokpuls en met Qn+1 de toestand dat de flipflop moet aannemen na de klokimpuls. Hierbij wordt verondersteld dat de toestand van de Dingang stabiel is van juist voor het optreden van de klokimpuls tot juist na de klokimpuls. 1.4.8 De 74LS74

In fig. 1.39 zijn de aansluitingen, de logische symbolen en de karakteristieke tabel gegeven van de 74LS74, een "Dual D-flipflop" uit de TTL-serie. De I.C. bevat 2 delay-flipflops in zijn behuizing.

Fig. 1.39 De 74LS74.

Andere delay-flipflops uit de TTL-serie zijn o.a. de 74173 - 74LS173 - 74LS174 - 74175 - 74LS175 74LS273 - 74LS364 en de 74LS374. In de HC-serie beschikken we o.a. over de 74HC74 - 74HC173 74HC174 - 74HC175 - 74HC273 - 74HC374 - 74HC534 - 74HC564 en de 74HC574. In de CMOS17

reeks bestaat o.a. de 4013 - 4076 - 40174 en de 40175. 1.4.9 Voorbeeld

De delay-flipflop wordt uiteraard het meest gebruikt om data op te slaan in synchroon werkende schakelingen. Dit type flipflop kan o.a. ook gebruikt worden als tussengeheugen in de toepassing van fig. 1.29. De D-flipflop wordt echter het meest gebruikt in digitale telschakelingen. We bestuderen het principe. De leerstof wordt uitvoerig behandeld in de volgende blokken. Voorbeeld 4: D-flipflop als 2-deler Een delay-flipflop wordt in digitale systemen o.a. gebruikt als basisschakeling om digitale tellers te realiseren. We bestuderen het principe voor een flipflop waarbij we gebruik maken van een D-flipflop die reageert op de 0-1 flank van het kloksignaal. Het basisschema met bijhorende tijdvolgordediagrammen is gegeven in fig. 1.40.

Fig. 1.40 D-flipflop als 2-deler.

De werking is eenvoudig te verklaren uit het feit dat de D-ingang verbonden is met de eigen Q uitgang. Hierdoor zal de Q-uitgang bij iedere 0-1 flank van het kloksignaal de tegengestelde of inverse toestand aannemen. Als de flipflop op een bepaald moment de 0-stand bezit dan zal hij bij de eerstvolgende klokpuls de 1stand aannemen; bezit de flipflop de 1-stand dan zal hij de 0-stand aannemen. We noemen dit het "COMPLEMENTEREN" van een flipflop. In fig. 1.40 is dit duidelijk te volgen in de tijdvolgordediagrammen. De frequentie van het uitgangssignaal Q is precies de helft van de frequentie van het ingangssignaal Clk, de flipflop werkt dus als een 2-deler.

1.5 J-K flipflop De J-K flipflop is zoals de delay-flipflop een synchroon geheugen; hij bezit echter méér besturingsmogelijkheden en is daarom gebruiksvriendelijker. De J-K flipflop neemt eveneens de wisselende data in zijn geheugen op het moment van de transitie van het kloksignaal; meestal is dit bij de "1" naar "0"overgang. In de praktijk bestaan J-K flipflops van het "MASTER-SLAVE"type en van het "FLANKGESTUURDE" type. Beide hebben echter dezelfde karakteristieke tabel zodat het praktisch gebruik van beide types hetzelfde is. In de praktijk geeft men veel de voorkeur aan flankgestuurde flipflops omdat ze minder storingsgevoelig zijn. Een flipflop is immers minder storingsgevoelig naarmate hij in een kortere tijd zijn ingangsdata opneemt en bewaart.

18

1.5.1 Eigenschappen

De eigenschappen van de J-K flipflop vatten we als volgt samen : • • • •

Voor J = 1 en K= 0 kan de flipflop enkel setten bij het geven van een klokpuls. Voor J = 0 en K= 1 kan de flipflop enkel resetten bij het geven van een klokpuls. Voor J 0 en K W 0 zal de flipflop nooit veranderen bij het geven van een klokpuls. Voor J = 1 en K = 1 zal de flipflop a{tijd de tegengestelde toestand aannemen bij het geven van een klokpuls. Dit betekent dat de Q-uitgang altijd de logische toestand van de Q -uitgang overneemt.

We noemen deze eigenschap "COMPLEMENTEREN". Merken we op dat deze eigenschappen geldig zijn zowel voor een J-K flipflop van het Master-Slave type als voor een flankgestuurd type. Deze belangrijke typische kenmerken van J-K flipflops zijn in tabelvorm samengevat in fig. 1.41.

Fig. 1.41 De typische eigenschappen van de J-K flipflop.

1.5.2 Tijdvolgordediagrammen

Met behulp van de gegeven eigenschappen van de flipflop zijn we opnieuw in staat de tijdvolgordediagrammen op te stellen en te analyseren. In fig. 1.44 zijn de diagrammen gegeven voor een J-K fiipflop. Merk andermaal op dat de diagrammen geldig zijn voor beide typen flipflops.

Fig. 1.42 Tijdvolgordediagrammen van een J-K flip flop.

1.5.3 Toestandentabel

De kennis van de eigenschappen en de analyse van de tijdvolgordediagrammen laat ons ook toe alles samen te vatten in de toestandentabel van fig. 1.43. Deze tabel geldt voor een negatieve flank gestuurde J-K flipflop.

19

Fig. 1.43 Toestandentabel van een J-K flankgestuurde flipflop.

Fig. 1.44 Karakteristieke tabel van een J-K Master-Slave flip flop.

De toestandentabel van een MS/JK-flipflop is identiek met uitzondering van de aanduiding van de klokpuls. Bij het Master-Slave type wordt de klokpuls volledig getekend om aan te geven dat de J- en K-informatie stabiel moet aanwezig zijn van juist voor de opgaande flank tot juist na de neergaande flank. Dit kan als een nadeel van de Master-Slave flipflop beschouwd worden. Bij een flankgestuurde J-K flipflop moet de ingangsdata J en K slechts stabiel aanwezig zijn juist voor en gedurende de actieve flank van het kloksignaal waarop de data-overdracht gebeurt. 1.5.4 Karakteristieke tabel

Ook J-K flipflops bezitten een bijkomende asynchrone Set- en Resetingang die prioriteit hebben op de synchrone J-, K- en klokingang. In fig. 1.44 is de karakteristieke tabel gegeven van een MS/JK-flipflop met actief lage prioriteitsingangen. Merk op dat ook hier de verboden toestand ontstaat als beide asynchrone ingangen actief zijn. 1.5.5 Functiesymbool

In fig. 1.45 is het functiesymbool gegeven van de negatieve flank gestuurde J-K flipflop. Uiteraard is het symbool praktisch identiek met dit van de delay-flipflop. Er is echter een polariteitindicator aan de klokingang bijgevoegd om aan te duiden dat de flipflop zijn data opslaat bij de 1-0 overgang van het kloksignaal. In fig. 1.46 is het I.E.C. functiesymbool gegeven voor een MS/JK-flipflop. Om zijn specifieke eigenschap aan te duiden tekent men bij de uitgangen in het kader het z.g. uitstelsymbool. Hierbij wordt aangegeven dat een MS/JK-flipflop een volledige klokimpuls nodig heeft en dat de data pas op de uitgangen beschikbaar is bij het wegvallen van de klokpuls. Om die reden noemt men een MS/JK-flipflop ook een "PULS GETRIGGERDE- flipflop.

Fig. 1.47 Functiesymbool van een flankgestuurde J-K flipflop.

Fig. 1.48 Functiesymbool van een MS/JK-flipflop.

1.5.6 Excitatietabel

JK-flipflops worden, zoals D-flipflops, zeer veel gebruikt veer de realisatie van digitale telschakelingen. Ook hier is dus een excitatietabel nodig om het ontwerp van de schakeling te kunnen 20

uitvoeren. Uiteraard doen zich de 4 zelfde mogelijkheden voor: • de flipflop bezit de 0-stand en moet "0" blijven na de eerstvolgende klokpuls. • de flipflop bezit de 0-stand en moet "1" worden na de eerstvolgende klokpuls. • de flipflop bezit de 1-stand en moet "7" blijven na de eerstvolgende klokpuls. • de flipflop bezit de 1-stand en moet "0" worden na de eerstvolgende kfokpuls. Gezien een JK-flipflop 2 stuuringangen bezit beschikken we voor de 4 verschillende mogelijkheden iedere keer over 2 combinaties voor de J- en K-ingangsinformatie. We zoeken die op en vatten alles samen in de excitatietabel. • De flipflop bezit de 0-stand en moet '0" blijven na de klokpuls. Hiervoor kunnen we de combinatie "Reset" toepassen of de combinatie "Nooit". Voor "Reset" maken we de J-ingang "0" en de K-ingang "1". Voor "Nooit" maker we de J-ingang "0"en de K-ingang "0". Hieruit blijkt dat het voldoende is de J-ingang "0"te maken; de toestand van de K-ingang speelt geen rol. Dus : J = 0 en K = X. • De flipflop staat op "0" en meet "1" worden na de klokpuls. We kunnen de combinatie "Set" toepassen of de combinatie "Complementeren". Voor "Set" maken we de J-ingang "7"en de K-ingang "0". Voor "Complementeren" maken we de J-ingang "1"en de K-ingang "1". Samengevat : J = 1 en K = X. • De flipflop staat op "/"en moet"1" blijven na de klokpuls. We kunnen de combinatie "Set" of "Nooit" toepassen. Voor "Set" maken we de J-ingang "ren de K-ingang "0". Voor "Nooit" maken we de J-ingang "0" en de K-ingang "0". Samengevat : J = X en K = 0. • De flipflop staat op "1" en moet"0" worden na de klokpuls. We kunnen de combinatie "Reset" of "Complementeren" toepassen. Voor "Reset" maken we de Jingang "0" en de K-ingang "1". Voor "Complementeren" maken we de J-ingang "1"en de K-ingang "1". Samengevat : J = X en K = 1. Deze 4 verschillende mogelijkheden zijn samengevat in de excitatietabel van fig. 1.49.

Fig. 1.49 Excitatietabel van de ,JK-flipflop.

1.5.7 De 7476 en de 74LS76

In fig. 1.50 zijn de aansluitingen, de logische symbolen en de karakteristieke tabel gegeven van de 7476, een "DUAL J-K MASTER SLAVE FLIPFLOP"; en van de 74LS76, een "DUAL J-K NEGATIVE EDGE-TRIGGERED FLIPFLOP", De 7476 bevat dus 2 MS/JK-flipflops; de 74LS76 2 flankgestuurde flipflops die reageren op de 1-0 overgang van het kloksignaal. Bemerk dat de fabrikant ons slechts ben tabel geeft voor beide types flipflops omdat ze dezelfde karakteristieke eigenschappen bezitten.

21

Fig. 1.51 De 7476 en de 74LS76.

1.5.8 Voorbeeld

JK-flipflops worden het meest gebruikt in digitale tellers. Deze schakelingen worden uitvoerig besproken in de volgende blokken. Voorbeeld 5 : JK-flipflop als 2-deler. De basisschakeling van digitale tellers is een 2-deler. We bestuderen het principe in een uitvoering met JK-flipflops. In fig. 1.52 is het schema gegeven met bijhorende tijdvolgordediagrammen.

Fig. 1.52 De JK-flipflop als 2-dolor.

Omdat de J- en K-ingangen zich altijd in de logische toestand "1" bevinden zal de flipflop complementeren bij iedere 1-0 overgang van het kloksignaal Clk. Dit is duidelijk te volgen in de tijdvolgordediagrammen van fig. 1.52. Omdat de flipflop 2 keren een 1-0 transitie moet krijgen om zijn oorspronkelijke stand terug in te nemen, is de flipflop een 2-deler.

1.6 De T-flipflop De T-flipflop of "TOGGLE-FLIPFLOP" is een synchrone flipflop die enkel een klokingang en een besturings-of controle-ingang T bezit. De T-flipflop is in feite een bijzondere uitvoering van de JKflipflop.

22

1.6.1 Eigenschappen

De eigenschappen van de T-flipflop kunnen als vo{gt samengevat worden : • Zolang de besturingsingang Tde logische toestand "1"bezit complementeert de flipflop bij iedere klokpuls. • Als de T-ingang de logische toestand "0"bezit verandert de flipflop nooit bij een klokpuls. 1.6.2 Tijdvolgordediagrammen

In fig. 1.53 zijn de tijdvolgordediagrammen van een T-flipflop gegeven; ze illustreren duidelijk de werking van de flipflop.

Fig. 1.53 Tijdvolgordediagrammen van de T-flipflop 1.6.3 Toestandentabel

Met behulp van de gegeven eigenschappen en de tijdvolgordediagrammen van dit type flipflop zijn we opnieuw in staat een toestandentabel op te stellen. De tabel is gegeven in fig. 1.54.

Fig. 1.54 Toestandentabel van de T-flipflop.

Fig. 1.55 Karakteristieke tabel van de T-flipflop.

1.6.4 Karakteristieke tabel

De karakteristieke tabel van fig. 1.55 geeft nog het vereenvoudigd overzicht van de eigenschappen van de T-flipflop. 1.6.5 Functiesymbool

In fig. 1.56 is het IEC-functiesymbool van de T-flipflop weergegeven dat overeenstemt met de besproken eigenschappen, diagrammen en tabellen.

23

Fig. 1.56 IEC-functiesymbool van de T-flipflop. 1.6.6 Realisatie

Uit de eigenschappen van de T-flipflop kunnen we besluiten dat dit type flipflop 2 van de 4 combinaties van een JK-flipflop gebruikt. Dit zijn de combinaties "Complementeren" en "Geheugenstand". Een T-flipflop is daardoor eenvoudig te realiseren door de J- en de K-ingang van de JK-flipflop met elkaar te verbinden. Dit is voorgesteld in fig. 1.57.

Fig. 1.57 Realisatie van een T-flipflop.

24