2015 katedra měření, ČVUT - FEL, Praha J. Fischer

Přednáška 4, 5 a část 6 A4B38NVS Návrh vestavěných systémů

2015 katedra měření, ČVUT - FEL, Praha J. Fischer Grafický podkladový materiál k přednášce A4B38NVS Studium tohoto materiálu nenahrazuje účast na přednášce, která mimo jiné obsahuje výklad k prezentaci i další vysvětlení a výklad u tabule.

A4B38NVS, 2015, J. Fischer, kat. měření, ČVUT - FEL

1

Náplň přednášky

Poznámky k použití součástek Polovodič, MOS tranzistor – velmi krátké zopakování Bipolární tranzistory ve vestavěných systémech Logický obvod jako dvojbran

A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

2

Součástky a bloky používané na cvičeních - nepájivé kontaktní pole Pozor - kontrola propojení podélných napájecích sběrnic (přerušení ve středu ?)


3

Kondenzátory používané na cvičeních Elektrolytický kondenzátor a tantalový kondenzátor – rozlišení polarity !!! přepólování vede k destrukci, použití – blokování napájení elektrolytický kondenzátor 22 uF

tantalový kondenzátor 47 uF

- ( minus) pól + ( plus) pól - pól označen na pouzdře též jako - - -

- pól je označen (- - - -) keramický kondenzátor 100 nF

- ( minus) pól

+ ( plus) pól

s (-) pól je na plášti (+) pól je izolovaný

svitkový kondenzátor 220 nF

keramické a svitkové kondenzátory nerozlišují polaritu A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

4

Diody Si Dioda – křemíková dioda (s přechodem PN), katoda je označena proužkem širším, než jsou ostatní proužky napětí v předním směru přibl. 0,7 V indexová značka - pruh

anoda

katoda

Světlo emitující dioda červená – LED, napětí v předním směru přibl. 2 V indexovou značkou (na spodní straně pouzdra) je označena katoda u nové LED katoda má kratší vývod (kratší vodič) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

indexová značka

anoda

katoda

5

Integrované obvody Pouzdro DIL( DIP) – použito na cvičeních – pro možnost použití v kontaktním poli Základní logické obvody - pouzdro 14 neb 16 vývodů Pouzdra zákl. log. obvodů pro povrchovou montáž SMD – SOP, TSSOP Smysl číslování – shodný jako u DIL

indexová značka pin č. 1

pin č. 7

pin č. 14

pin č. 8


6

Integrované obvody Použití integrovaných obvodů na kontaktním poli Pro ochranu procesoru - mezi pin procesoru a piny obvodu na kontaktním poli vložit ochranný rezistor o odporu 470 Ohmů. Pozor na zkraty rozvodu napájení + 5 V na kontaktním poli při napájení z USB a STM32VL Discovery kitu – nebezpečí zničení ochranné diody na kitu


7

Opakování -pouzdro log. obvodu, číslování vývodů

GND

14

1

UCC

7400

Přívody napájení UCC a GND u TTL, TTL - LS,..., CD4000, 74HC, 74HCT,.. - vlevo dole GND, vpravo nahoře UCC, pouzdro 14 vývodů GND pin 7, Ucc pin 14 pouzdro 16 vývodů GND pin 8, Ucc pin 16 platí také u některých procesorů (AT89C51,...) pouzdro DIL 40 vývodů GND pin 20, Ucc pin 40

indexová značka

směr číslování vývodů

Číslování vývodů na pouzdře logického obvodu proti směru hodinových ručiček Vývod č. 1 umístěn vlevo od indexové značky směr platí i u pouzder pro SMD (povrch. montáž)

7

8

(neplatí však obecně, např. ATmega32,,,,,a další s vnitřním převodníkem A/D svorky UCC a GND uprostřed na stranách pouzdra, pro zkrácení vnitřních přívodů v nitřních přívodů v pouzdře a snížení jejich impedance )


8

MOS tranzistor s indukovaným kanálem N Substrát , polovodič P, izolant SiO2, Gate - polykrystalická Si elektroda MOS Tranzistor M - Metal poly Si (dříve i Al), izolant O - Oxid, S- Silicon substrát křemík UG kladné, „přitahování“ elektronů, až počet elektronů přesáhne počet děr, Při UG > UT - prahové napětí, vznik inverzní vrstvy pod G indukovaný kanál n tranzistor NMOS elektrody G- gate, S - Source („zdroj nosičů“), D – Drain („odvaděč nosičů“), pomocí oblastí N+ , kontakt –substrát P+ poly - Si

substrát

UG =0 G

UG > UT

SiO2

G

N+ - Si

P - Si


substrát

N+ - Si

P - Si

inverzní oblast indukovaný kanál N

9

Tranzistor NMOS s indukovaným kanálem - vlastnosti Napětí mezi elektrodami Gate a Source UGS > UT (UT prahové napětí – threshold voltage) V log. obvodech - MOS tranzistor jako spínač

IDS

spínač „proti zemi“, UG - UGS = UG - 0 > UT, elementární invertor N- MOS , tvořen T1, R1 UT

UGS

přítomnost přechodů PN ve struktuře MOS tranz. mezi sub. a S, mezi sub. a D UGS = UG - US > UT S - source + UCC

R1

UG

D - drain N+ - Si

N+ - Si

D

US

T1 U2 U1

S


substrát

P - Si

10

Tranzistor NMOS jako spínač ve vzorkovači

G

+ UCC D

D S

U2 U1

S

D

G B- sub.

S

Kanál n, elektrony, US nižší napětí oproti UD, symetrická konstrukce, záměna funkce S a D – podle připojeného napětí NMOS jako spínač - vzorkovače UG - US = UGS > UT , pozor UG > US + UT ! Diody tvořené D a S proti substrátu- musí být v závěrném směru- substrát zapojit na „nejzápornější“ napětí vyskytující se v obvodu tranzistoru Spínání napětí (-2 V až +2 V), substrát -2V, napětí UG ( -2V vyp, + 5 V zap.) Pro přepínač, vzorkovač – je použitelný pouze typ MOS tranzistoru se samostatně vyvedeným substrátem, Pozor - substrátová dioda MOS tranzistorů


11

Tranzistor NMOS jako spínač + UCC D

D G

U2 U1

G S

S

D B- sub.

S

Příklady: BS170, tři vývody možné použití - spínání „proti zemi“ (pouze pro nezáporné napětí) BSS83 - čtyři vývody tranzistor je možno použít jako spínač ve vzorkovači, přepínači kanálů (substrát NMOS tranzistoru připojit na „nejzápornější“ napětí v obvodu)


12

Diskrétní MOS tranzistory Diskrétní MOS tranzistory – odlišné konstrukční uspořádání, než bylo prezentováno u NMOS tranzistorů pro integrované obvody. Z hlediska funkce – platí stejné principy. Ovládání výkonového MOS tranzistoru výstupem mikrořadiče ?


13

Buzení tranzistoru NMOS Statický proud do G při U1 > 0 blízký nule, pouze svodové proudy ochrannými diodami v G (není zakreslena) Proces spínání – nabít kapacitu CGS změna napětí na CGD (problém při velkých proudech IDS!!!, záporná zpětná vazba, u1 roste, u2 klesá - nutno budit proud IG= C (du2/dt) výstupem procesoru není možno budit přímo výkonové tranzistory MOS (určené pro spínání proudu 1- tek a 10 – tek A, problém velké kapacity mezi Drain a Gate) BS170 IDSmax = 0,5 A , UGS(th) min 0,8 V, max 3V , vstup kapacity typ. 20 pF

D U1

U2 CGS


+ Ucc

CGD

S

14

Buzení tranzistoru NMOS Pro buzení výkonových MOS mikrořadičem – použít budič, tzv. MOS driver schopný budit „velké kapacity“ – poskytuje větší proud potřebný při změnu stavu tranzistoru. + Ucc

CGD D U1

U2 CGS

S

(pro jednoduché případy je možné použití budičů sběrnic z řady obvodů HCT) Otázka frekvence změny stavu – ON OFF Statické spínání – není problém dynamické (periodické) spínání ( např. řízení PWM) – potřeba specializovaného budiče.


15

Příklady tranzistorů NMOS Příklad tranzistoru NMOS – 3 vývody BS170 vhodné pro spínání proti zemi (analogie výstupu „open drain“)

Příklad tranzistoru NMOS - 4 vývody, BSS 83, spínací tranzistor drain i source mohou byt na nenulovém potenciálu b – substrát (na „nejzápornější napětí“ v obvodu) (vhodný pro multiplexery, vzorkovače)


16

Tranzistor NMOS s indukovaným kanálem - příklad Přiklad BSS83 Oblast v počátku- malé napětí UDS (Drain- source) proud roste s napětím UDS (odpovídá chování rezistoru – „odporový režim“)

+ UCC D U2 U1

S

Oblast saturace – omezení proudu nárůstem napětí UDS se již nezvětšuje proud IDS Logické obvody CMOS – tranzistory se provozují v poč. charakteristiky chování jako rezistor


17

Tranzistor PMOS s indukovaným kanálem P jako spínač S - source

UG

D - drain P+ - Si

P+ - Si

+ Ucc

S

B- sub. S

U1

US

D

D G

R substrát

+ UCC

U2

N - Si

0

Kanál P, nosiče náboje- díry, zdroj nosičů - source S, na vyšší (kladné) napětí oproti D - drain, Symetrická konstrukce, záměna funkce S a D podle orientace připojeného napětí mezi elektrodami U1 = Ucc PMOS rozepnut - nevede , U1 = 0 PMOS sepnut - vede ! Diody tvořené D a S proti B - substrátu- musí být polarizovány v závěrném směru- substrát B – nutno zapojit na „nejkladnější“ napětí vyskytující se v obvodu tranzistoru PMOS s kanálem P


18

Použití kombinace tranzistorů NMOS a PMOS Pro spínání napětí v přepínači analogových signálů ( analogový multiplexer) – potřeba spínat napětí 0 až UCC, případně - UEE až +UCC řešení –použití paralelní kombinace NMOS, PMOS (pro malá napětí – vede NMOS, pro větší napětí vede PMOS) Buzení NMOS a PMOS – „opačným“ signálem – invertovaným – v protifázi Využito např. ve spínačích 74HC4066, řízení

Odpor v sepnutém stavu - cca 100 Ohmů a méně

1 spínaný obv.

Podobně řešeny analogové vstupy (ADC) mikrořadičů

spínaný obv.

Taková paralelní kombinace NMOS a PMOS označována také jako „transfer gate“

říz.

GP

U1 GN


+ UCC

U2

19

Použití kombinace tranzistorů NMOS a PMOS v přepínači Rozšíření rozsahu spínaných napětí na záporná napětí (- UEE až +UCC) nutné záporné napájecí napětí – UEE. Použito např. v analogovém multiplexeru 74HC4052, 74LVXT4052,.. Vstupní napětí se musejí pohybovat v rozmezí (- UEE až +UCC). Pro nezáporná vstupní napětí je možno připojit napájecí vstup UEE na GND. (pozor na limit katalog. parametru UCC – UEE) Vstupní napětí ( U1 , U2 ) se musejí pohybovat v rozmezí (- UEE až + UCC). Pro nezáporná vstup. napětí možno připojit napájecí vstup UEE na GND. Musí být vždy připojen na definovaný potenciál (nesmí zůstat nezapojen – „ve vzduchu“) Pozor na limit katalog. parametru, mezní hodnot UCC , UEE a rozdílu UCC – UEE ,

viz katalog „Absolute maximum ratings“, příp. „Absolute ratings“, nebo „Limiting values“, nutnost orientace v katalogu v PDF (CTRL F) absol A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

20

Bipolární tranzistory – pro vestavěné systémy Bipolární tranzistory NPN, PNP viz. předchozí přednášky příslušných předmětů Použití – obvykle jako koncové stupně budičů, ovládání výkonových výstupů, buzení LED, relé, motorků,… parametry: napětí báze – emitor UBE = 0,7 V, parametr h21E = řádově – stovky (výkonové tranzistory- desítky) Saturace, dalším růstem proudu do báze IB se nezvětšuje proud ICE Činitel saturace ksat – kolikrát je větší proud do báze , než by odpovídalo příslušné jeho velikosti pro dané ICE v lineárním stavu ( zjednodušeně - ksat = IB / ( ICE / h21E) potřeba při volbě rezistoru do báze pro spínací tranzistory Saturační napětí CE – v sepnutém stavu UCESAT = (desetiny voltu) 0,3 V- 0,5 podle typu a velikosti spínaného proudu max. závěrné napětí UEB = - 5 až -7 V , pozor průraz při překročení UCE max max napětí na tranzistoru – důležité při ovládání koncových stupňů,.. UCE max typicky desítky voltů, spec. tranzistory - větší A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

21

Bipolární tranzistory pro vestavné systémy Tranzistory NPN, PNP, parametry h21E, ( hFE ), UCB max , UCE max, ICmax, Pmax, UBE = typ. 0,7 V napětí na přechodů B- E v propustném směru (jako dioda) Proudový zesilovací činitel h21E IC = h21E . IB h21E u tranz. malých výkonů, IC do 0,5 A typicky 200 – 300 Parametr h21E , v katalozích také označen jako hFE, nebo  (beta) (rozptyl hodnot h21E . třídění do skupin BC 546 -2, BC546 -3, a jiná označení). Výkonové tranzistory při větších proudech – nižší h21E Tranzistor jako zesilovač – převod proud báze IB – na proud kolektoru IC Proud emitoru IE = IC + IB IC Rb U1


IB

UCE GND

22

Mezní parametry tranzistorů Tranzistor jako zesilovač – převod proud báze Ib – proud kolektoru Ic Mezní napěťové parametry UCB max , UCE max, (UEBmax max. napětí přechodu Báze Emitor v závěrném směru (typicky 5 až 7V u většiny tranzistorů) při překročení hrozí průraz přechodu BE Mezní proudové paramtery: ICmax, max. proud kolektoru Ibmax max. proud báze – pro „nepřekročení“ správná volba Rb Mezní výkonová ztráta Pmax (výkonová ztráta P = UCE x IC) Především u výkonových tranzistorů, Pmax – udává, jakou výkonovou ztrátou se tranzistor může zatížit při jeho dostatečném chlazení, konstrukčně – chladičem je nutno zajistit chlazení a dostatečný odvod tepla IC Rb U1


Ib

UCE GND

23

Bipolární tranzistor jako spínač pro vestavné systémy Tranzistor v lineární oblasti nárůst Ib způsobí nárůst Ic, (zesilovač proud – proud) Ucc = URC + UCE = IC x RC + UCE + Ucc IC Dosažení meze lineární oblasti IC x RC se blíží Ucc = Ib další nárůst Ib nezpůsobí nárůst IC, RC URC Ib Dosažení saturace, tranzistor funguje jako spínač UCE (velikost IC je pak dána pouze vnějším obvodem) Rb Na tranzistoru je malé – saturační napětí UCEsat GND UCEsat desetiny voltu, podle velikosti IC a typu tranz. (0,2 V,….0, 5 V) Výstupní char. NPN BC 546 oblasti saturace kolektoru


24

Příklad návrhu spínače ovládaného uP STM32Fx Příklad: LED přední napětí UF = 2 V ( podle typu LED) + Ucc U F Požadován proud 100 mA, napájení + 5 V, LED RC NPN BC637, hFE - volba 50 odhad UCEsat = 0, 5 V IB IC Ucc = UF + UCEsat + IC x RC 5 V= 2 V + 0,5 V + IC x RC UCE RB volba RC = 25 Ohmů , potřebný proud bází minimálně GND IB = IC / hFE = 100 / 50= 2 mA (min.) Odhad výstup. napětí na ovládacím pinu procesoru UOH = 3 V (při UCC = 3,3 V) Určení velikosti odporu v bázi RB. RB = (UOH – UBE) / IB = (3 – 0, 7) / 0,002 = 1150 Ohmů (max.) Co se stane, pokud by hFE bylo menší než 50 (např. 40) , Proud IC bude = h21E . IB= 80 mA , Tranzistor - v lineární oblasti (nebude již v saturaci), nárůst UCE, nárůst výkon. ztráty PC = UCE x IC Proto raději použití většího proudu IB, než odpovídá výpočtu, Činitel saturace ksat, volíme např. 2. IBsat = ksat x IB = 4 mA , tedy RB = 570 Ohmů (v řadě je k dispozici 560 Ohmů) (příměr saturace,nákup = odhadovaná spotřeba x ksat, jistá forma předimenzování)


25

Kontrola návrhu buzení spínače dle parametrů výst. STM32F100 Kontrola UOH napětí na pinu generujícího vysokou úroveň H (high) pro buzení tranzistoru proudem 4 mA pro. celkový proud 6 mA bude UOH = UDD – 0, 4 V UDD – napáj. napětí proc. pro 4 mA bude pokles (lin. aproximace) odhad přibl. UOH = UDD – 0, 27 V= 3, 3 – 0, 27 V = přibl.3 V


26

Bipolární spínací tranzistor v saturaci Pozor Bipolární tranzistor v saturaci – báze zaplavena nosiči - důsledek, prodleva při rozepínání - pomalý proces rozepínání tranzistoru

Ib

RC Rb

buzení báze

+ Ucc UCE

UCE

sepnutí

t

U řízení výstupů s optrony buzených bipol. tranz. – zpoždění při vypínání. Důsledek – např. změna střídy PWM signálu (Pamatovat též při dynamickém multiplexním řízení LED zobrazovačů segmentových nebo maticových. Zařadit prodlevu mezi aktivací jednotlivých digitů, případně řádek.)


27

Logický obvod jako dvojbran- statické parametry 1 Ucc napájení ( UDD),

Ucc

zem- GND- (ground)

Vstup, Ui, Ii vstupní napětí, proud Výstup UO, IO, výstupní napětí, proud Pozor na orientaci výstupního proudu.

Ii

Io

Ui

Uo

Kladný výstupní proud IO - „vtéká“ do výstupu (proud z výstupu přes rezistor do GND - záporný) důležité kvůli orientaci v katalogových údajích (pozn. v aglosaské lit. napětí onačeno jako V - Voltage, tedy Vi, VO,,....) (u STM32 a dalších proc. označení VDD - napájení , VSS - zem) Pomůcka pro zapamatování označení - Ucc (bipolární log. obvody, NPN tranzistory, kolektory na kladné napět) UCC U - colector, colector Podobně NMOS logika, Drain na kladné napětí tedy UDD (napětí U - Drain, Drain - UDD, jako UCC kladné napájení) U STM32F103,..logika společné elektrody Source ( USS - source, source) ekvivalent GND. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

28

Logický obvod jako dvojbran- statické parametry 2 Ucc Ii

Charakteristické parametry obvodu

Ui

Io Uo

UiH - vstup. napětí pro vysokou log. úroveň - High UiHmin - minimální vstupní napětí pro vysokou log. úroveň - High !!! (které obvod vyhodnotí jako úroveň High)

UiL - vstup. napětí pro nízkou log. úroveň - Low , UiLmax - maximální vstupní napětí pro nízkou log. úroveň - Low !!! (které obvod vyhodnotí jako úroveň Low)

UOH - napětí na výstupu obvodu generujícího vysokou úroveň - High UOL - napětí na výstupu obvodu generujícího nízkou úroveň - Low IiH - vstupní proud pro vysokou log. úroveň High připojenou na vstup IiL- vstupní proud pro nízkou log. úroveň Low připojenou na vstup IOH - výstupní proud při vysoké úrovni - H High IOL - výstupní proud při nízké úrovni - L Low A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

29

Bipolární logické obvody Logika TTL (nepoužívá se), význam - definice standardu a úrovní napájení Ucc = + 5V proti zemi - GND příklad - obvod NAND 7400 vstupy A, B, výstup Y, Y = /(AxB)

Ucc

T1

130

1k6

T4

A B

Vstup na UIL - nízká úroveň, vstupní proud IIL - záporný (= -1,6 mA) , vytéká z emitoru T1 a vtéká do výstupu budicího obvodu

4k

T2

D

Y T3

1k GND

pro TTL logiku - kritický parametromezení počtu vstupů, které může výstup ve stavu L budit; snaha snížit IIL

Vstup na UIH - úroveň H, vtéká nulový nebo malý kladný proud do vstupu UOH omezeno. Úbytek na UAK na diodě D a UCET4 (emitorový sledovač T4) UOH < UCC - UCET4= 5 V - 0,7 V- 0,7 V= 3,6 V - důsledek na výstupu Y hradla TTL není ve stavu H napětí 5 V ale nižší A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

30

Bipolární logické obvody TTL -LS a TTL - ALS Snížení IIL i dalších proudů v obvodu, řady bipolárních log. obvodů

TTL - LS ( Low Power Schottky)

ALS (Advanced Low Power Schottky)

Ucc 20k

Ucc

120

8k

37k

50k

14k

50

A Y

B

4k

5k

12k

Y

A 1k5

3k

B

2k8

5k6

GND

GND

IIL - záporný (= -0,4 mA) IIL - záporný (= -0,1 mA) Při definici parametrů log obvodů CMOS (např. i mikroprocesorů) často odkaz na parametry TTL, nebo TTL - LS, např. formou, že výstup uP je schopen budit vstup jednoho TTL hradla ( „to drive one TTL load“),


31

Parametry řad bipolárních log. obvodů Důležité údaje: UILmax max. napětí pro úroveň L (nízká úroveň na vstupu) UIHmin min. napětí pro úroveň H (vysoká úroveň na vstupu) IILmax - vstupní proud pro UIL - nízkou úroveň na vstupu Ut - rozhodovací napěťová úroveň na vstupu UCC - napájecí napětí – typicky + 5 V ( + 4,75 až + 5,25 V) řada

UILmax

IILmax

UIHmin

IIH

IOLmax UOLmax

IOH

UOHmin

tPD

Ut

ICCL

[V]

[mA]

[V]

[uA]

[mA]

[V]

[mA]

[V]

[ns]

[V]

[mA]

TTL

0,8

- 1,6

2

40

16

0,4

- 0,4

2,4

10

1,3

3

LS - TTL

0,8

- 0,4

2

20

8

0,5

- 0,4

2,7

10

1,1

0,6

S TTL

0,8

-2

2

50

20

0,5

-1

2,4

4,7

1,3

5

FAST

0,8

- 0,6

2

20

20

0,4

-2

3

3,3

1,5

1,4

ALS

0,8

- 0,1

2

20

8

0,5

- 0,4

3

6

1,4

0,4

pro TTL: UILmax = 0,8 V, UIHmin= 2 V, IILmax = - 1,6mA, zpoždění tpd - jednotky ns, a více podle typu obvodu. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

32

Bipolární log. obvody Nevyužité vstupy – u TTL, TTL – LS, TTL – ALS Pro stav L – připojit na zem - GND, Pro stav H připojit na výstup hradla s definovanou úrovní H (invertor se vstupem na GND) nebo na UCC ( i přes odpor 2 - 5 kOhmů) Nezapojený vstup TTL, TTL – LS, TTL – ALS se chová jako by byl připojen na úroveň H – ale není to korektní stav „Stopa“ obvodů TTL, nebo TTL LS v katalogových údajích obvodů CMOS: obvod CMOS, příp. procesor je chopen budit (údaj v katalogu) 1 ( případně 2, a více) TTL LS loads znamená to, že při UO = L může do výstupu obvodu vtékat proud 1 x 0,4 mA ( příp. 2 x 0,4 mA = 0, 8 mA)


33

Invertor CMOS CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů Sp

invertor CMOS (není CMOS tranzistor !)

+ Ucc

p kanál nosiče - díry Dp Dn n kanál, nosiče - el. Sn

výstup invertoru

vstup + Ucc

UG P+

N+ (kontakt)

GND P+

N+

N+ (N - kanál)

P - kanál

vana P - Si substrát

P+ (kontakt)

N - Si


34

Invertor CMOS - diody ve struktuře výstupu CMOS - komplementární MOS logika využívající kombinaci NMOS a PMOS tranzistorů

+ Ucc

Sp D2

D1

Dn Dn

D3

Sn

výstup invertoru

vstup + Ucc

UG

GND

P+ N+ (kontakt)

P+

N+ (N - kanál)

P - kanál

substrát

N+ D2

N - Si


D3

vana P - Si

P+ (kontakt)

D1

35

Invertor CMOS Důsledky V každém logickém obvodu CMOS je záporně polarizovaný PN přechod mezi svorkami Ucc – napájení a GND – zem. Při přepólování napájení – substr. diody v propust.směru – destrukce?) (pozn. Pro uživení zařízení – použít zdroj s omezením proudu) CMOS - komplementární MOS logika využívající kombinaci Tyto závěrně polarizované přechody PN - závěrný proud – problém klidového odběru – „Stand By“ režim procesorů pro bateriové napájení- při požadavku na etrémně malé klidové odběry- řádu uA. (Příklad- měřidla, rozpočítávací měřidlo topných nákladů - požadavek na funkci 10 let z jediné baterie, el. vodoměr,…)


36

Náhradní schéma výstupu CMOS Sériově zapojené tranzistory PMOS a NMOS, Klidový stav Rp, nebo Rn se blíží nekonečnu – rozepnutý stav +UCC Druhý tranzistor – sepnutý RON CMOS invertor RP (není CMOS tranzistor !) Náhradní schéma: Zdroj UCC do série RP_ON nebo GND (0 V) do série RN_ON u řady HCMOS a dalších , odpory 100 Ohmů a nižší ( 74LVCxxx RN_ON ~15 Ohmů, podle typu) Při změně stavu, malý okamžik částečně vedou oba tranzistory, důsledek proudový impuls mezi UCC a GND A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

RN

U2 GND

RP_ON RN_ON

+UCC

U2 GND

37

Logické obvody v technologii CMOS, řada CD4000 Technologie CMOS s hliníkovým hradlem - elektroda Gate - hliníková logické obvody řady CD4000 (někdy označované jako high voltage CMOS) viz WWW.TI.COM v klidu Icc= 0, proudový odběr především při změnách stavu napájecí napětí Ucc = 3 až 15 V + Ucc zpoždění invertoru - tpd roste s klesajícím napájecím napětím Sp UCC [V] 5 10 tPD [ns] 125 50 Obvody pro „pomalé aplikace“ UiHmin = 0,7 x Ucc, UiLmax = 0,3 x Ucc

15 40

Dp Dn

Sn

Řada CD 4000 - mnoho typů, široce rozšířené, nejsou kompatibilní s řadou TTL (jiné rozložení vývodů, jiné funkce) CD 4011 hradlo NAND rozložení vývodů jiné než u NAND TTL 7400 obecné vlastnosti řady CD4000 viz. dokument family.hef4000.specification.pdf


38

Logické obvody v technologii CMOS, řada CD4000 Nevyužité vstupy – připojit !!! na správnou log. úroveň, L, nebo H, svorka GND nebo Ucc, Nezapojený vstup – plovoucí – nepředvídatelné chování, výskyt napětí v zakázané oblasti – zvýšení klidového proudového odběru, částečně vedou oba tranzistory,


39

Logické obvody HC MOS Rychlé logické obvody CMOS - High Speed CMOS 74HCxx Technologie CMOS s křemíkovým hradlem (Poly Si Gate) náhrada za TTL, obdobné označení, funkce i rozložení vývodů TTL 7400, 74LC00, 74 ALS 00 funkční náhrada 74HC00, atd.

Napájecí napětí UCC = + 2 až + 6V, typicky UCC = + 5V 74HC – odlišné vstupní úrovně od TTL 74HCxxx Um (Ut) = 0,5 Ucc rozhodovací úroveň polovina napájecího napětí UiHmin = 0,7 x Ucc, 3,5 V !!! (při UCC = 5V) UiLmax = 0,3 x Ucc 1,5 V (při UCC = 5V) Výstup TTL není možno připojit na vstup HC (UCC = +5 V) UOH TTL obvodu není kompatibilní s UIH min u HC obvodu ! vstupní klidové proudy IIH, IIL velmi malé, typ. 100 nA, zaručováno- menší 1 uA A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

40

Logické obvody HCT MOS 74HCTxx Úprava vstupu HCT obvodu - posun, zpětná vazba,.. , úprava velikosti vstup. tranzistorů - posun rozhodovací úrovně k nižší hodnotě (úprava pouze ve vstup. obvodu, ostatní je jako u HC, žádné další diody) 74HC Sp

Dp Dn

Sn

74HCT + Ucc

vstup HC

Sp

+ Ucc

Dp Dn

Ui =0,5 Ucc symetrické

Sn

RP = RN stejná vodivost

vstup HC


vstup HCT

41

Logické obvody HCT MOS 74HCT Rychlé logické obvody CMOS High Speed CMOS TTL compatible

74HCTxx

Napájení standardně UCC = +5V, rozmezí + 4,5 V až +5,5 V Výstupní obvod HCT – vlastnosti stejné - jako výstup HC 74HCTxxx Um (Ut) = 1,3 V rozhodovací úroveň na vstupu UiHmin = 2 V !!! UiLmax = 0,8 V


42

Log. ob. 74HCT, vstupní napěťové úrovně a klidový proud Pozor, na vstupu 74HCT může být UiH = 2,4 V, ale roste ICC, Příčný proud- NMOS – již vede, PMOS – ještě není zcela vypnut ICC – změna napájecího proudu ICC, pokud bude jeden vstup na UiH = 2,4 V, u SN74HCT00 Texas Instruments ICC = typ. 1,4 mA,,NXP 0,4 mA, odlišné podle výrobce)

Sp

+ Ucc

Dp Dn

Sn

Požadavek strmosti hran vstupního signálu – (stejný důvod) zamezit výskytu napětí na vstupu v oblasti rozhodovací úrovně, požadavek doba hran kratší než 500 ns - jinak – nárůst ICC Pro bateriové napájení. – vstupy na úroveň 0 V, nebo UCC, jinak zvýšení odběru. Nevyužité vstupy – připojit na GND nebo UCC,( přímo nebo přes rezistor) Vysokoimpedanční vstup - elektrostatická indukce, náhodně úroveň H nebo L Nepředvídatelné chování obvodu CMOS - !!!! kontrola vstupů A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

43

Log.ob. 74HC, 74HCT proudy napáj. ICC v závislosti na vstup.napětí

Nesymetrická vstupní struktura u HCT , větší příčné proudy vstupní dvojicí tranzistorů Pokud vstup – na napětí v „zakázané oblasti“ (mezi UILmax a UiH min), částečné otevření obou vstupních tranzistorů – pak je velký nárůst napájecího proudu ICC Sp

Dp

+ Ucc

vstup HC

Dn

Sn

Sp

+ Ucc

Dp Dn

vstup HCT Sn


44

Typické vstupní parametry obvodů HC, HCT 74HCxxx Um (Ut) = 0,5 Ucc rozhodovací úroveň UiHmin = 0,7 x Ucc, 3,5 V !!! (při UCC = 5V) UiLmax = 0,3 x Ucc 1,5 V

Ucc Ii Ui

Io Uo

74HCTxxx při Ucc= 5 V Um (Ut) = 1,4 V rozhod. úrov. UiHmin = 2 V !!! pamatovat iLmax = 0,8 V !!! pamatovat Ii zbytkový vstupní proud (Input Leakage Current) typ. do 0,1 uA,

CMOS - prakticky nulový statický vstupní proud (zásad. rozdíl oproti TTL) (typicky i menší - řádu nA, svodové proudy ochranných diod, vstup připojen na Ucc, nebo GND) Vstupní kapacity Ci = typicky - řádově 5 - 10 pF Klidový napájecí proud obvodu, (finp = 0 Hz) (při vstupu na Ui = 0 nebo Ucc)


45

Šumová imunita obvodů HC, HCT Šumová imunita: rozdíl mezi „nejnepříznivějším“ stavem napětí výstupu prvního obvodu a požadavkem na velikost napětí na vstupu navazujícího obvodu (situace „výstup“ – „vstup“) mechanická analogie šum. imunity - „autobus pod mostem “UiLmax - UoLmax– rezerva vzdálenosti, výška spodku mostu – výška autobusu) nízkoletící letadlo nad mostem, UoHmin – UiHmin

Šumová imunita – rezerva podjezdu nebo nadletu

UoHmin - UiHmin UiLmax - UoLmax


46

Typické výstupní parametry obvodů HC, HCT Ucc

UOH - určen UCC a velikostí výstupního proudu,

Ii

vnitřním odporem RP výst. napětí naprázdno – přibližně UOH = UCC

Io

Ui

UOL určeno velikostí výstupního proudu

Uo

a vnitřním odporem RN napětí naprázdno – přibližně UOL = 0 V (GND) Vnitřní odpory , pro odhad napětí – RPON = typicky - přibližně 100 Ohmů a méně RNON = typicky - přibližně 50 Ohmů a méně Pro zapamatování a výpočty stačí - RPON, RNON = přibl. 100 Ohmů) Náhradní schéma výstupu výpočet – znát! UOL = IO . RN UOH = UCC – (IO . RP)

+UCC RP

RN

UO GND


47

Ochrana vstupů, standardní vstupy CMOS CMOS log obvody, průrazné napětí izolantu MOS tranzistorů - desítky V, působení statické elektřiny 10 -ky kV, (není možné - vstupy bez ochrany průraz poškození struktury by nastal již při 50 – 100 V UCC

D1 ochrana vstupů, CMOS obvod - záporně polarizované PN přechody D1, D2 U1 D2 Ideové schéma ochrany - obecně důsledky 0
UCC

příp. omezení velikosti vstup. proudu rezistorem Ui


U2

Rs 1

48

Mezní parametry obvodů HC, HCT ICC , IGND , IO , IiK , IOK (maximum) ICC, IGND - proud svorkou UCC nebo GND = 50 mA (70mA – budiče sběrnic, např. 74HC244,…) !!! IO – výstup. proud =  25 mA ( 35 mA bus typy) (output source or sink current) IIK proud vstupními záchyt. diodami (D1, D2) při (UOi < 0.5 V nebo UOi > UCC + 0.5 V)

Ucc Ii Ui

Uo

20 mA (input diode current)

IOK output diode current (UO < 0.5 V to UO > UCC + 0.5 V) proud výstupními (parazitními) diodami (D3, D4)  20 mA D1 proud „vnucený“ do výstupu U1


Io

D2

UCC CMOS obvod

D3

D4

U2

49

Mezní parametry obvodů HC, HCT, a obvodů CMOS obecně, důsledky Ucc

ICCmax , IGNDmax , IOmax , IiK , IOK

Ii

Příklad - posuvný registr 74HCT595 , (74HC_HCT595_4.pdf, HC595.pdf vysvětlení mezních parametrů absol, maximum ratings, vysvětlení klíč. slov na dokumentech)

Io

Ui

Uo

použit pro buzení 7- segment LED, výstupy buzení LED proti UCC (úloha cvič.) jak volit proud? IO ?? 10mA, katalog IOmax = 25 mA, ANO - OK 10 mA méně než povolená mez 25 mA,

ale !!!

7x 10 mA = 70 mA = IGND max. absolutní pro 74HCT595 je právě 70 mA NE!!! volit nižší proud, např. 5 mA (7x 5 mA = celkem 35 mA) analogické – úvahy u jednočipových mikropočítačů pro zvýšení hodnoty ICCmax , IGNDmax více vývodů UCC a GND na pouzdře uProc. Dom. úkol. - nalézt příslušné parametry a omezení pro STM32F103. Jak by bylo možno budit připojené LED (max. velikost proudů)? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

50

Působení diod ve vstupu obvodu CMOS Zdroj signálu funguje (nechtěně) jako napáječ obvodu zatěžování zdroje signálu jednocestný usměrňovač s D a C

UCC1 = 5V

zdroj signálu

In

UCC2 < 5V iv C +

Un

D CMOS log. obv.

CMOS log. obv.

Pozor na připojení zdroje signálu na vstup procesoru bez napájení ( !!! cvičení, připojení vstupů obvodu 74HC595 bez napájení na výstupy STM32F103, použít ochranné rezistory) parazitní napájení obvodu ze zdroje signálu , (příklad , čítač CMOS, viz. výklad)


51

Demonstrace působení diod ve vstupu obvodu CMOS „Fantomové“ napájení – kombinace D a C jako jednocestný usměrňovač, špičkový detektor odpojený napáj. zdroj, i možná částečná funkce, napáj. ze zdroje signálu připoj. další obvody, napáj. zdroj – zátěž, příp. zkrat. důvod použití R2 UCC1 = 5V

(bude ověřeno v poslední laboratorní úloze)

iv

zdroj signálu

(+ 3,3 V) STM32 PC8

CB1 R2 =470 u1

GND


in1

C +

UCC1

In

UCC2 < 5V

Un

out1

GND

u2

CMOS log. obv.

CMOS log. obv.

+5V

CB2

HCT04

D

UCC2 HC04 Iin

GND

In out2

!!!!

u3

CL 0V

52

Ochranné diody – realizace a zjednodušený model Ochrany vstupů, různé řešení, ochrany vstupu 74HCxx

poly- Si rezistor

UCC

D2 170 

100  U1

HC MOS obvod

U2

D1 difundovaný didový rezistor

UCC D3 U1

D4

D5 CMOS obvod D6

U2 D7

Obecně – model s diodami proti GND a UCC. zjednodušený model (pro zapamatování) obvodu CMOS z hlediska diod na vstupech a výstupech


53

Působení diod na výstupu obvodu CMOS Působení diody D5 ve výstupní struktuře (důsledek přítomnosti tranzistoru PMOS ve výstupní struktuře) Výpadek napájení UCC2 nebo snížení napájecího napětí CMOS obvodu (např. s třístavovým výstupem) – kolize sběrnice Nelze paralelně spojit třístavové výstupy budičů (CMOS) s různým napájecím napětí, např. 5 V a 3,3V Obvod s UCC2 by působil jako parazitní napěťový omezovač.

UCC D5 CMOS obvod

D3 U1

D4

D6

UCC1 = 5V

UCC2 < 5V

D

D

budič A

budič B

U2 D7

UCC3

iv přijímač

Řešení: použít obvody 74FCTxxx T, které mají koncový stupeň (analogicky jako TTL ) pouze s MOS tranzistory jednoho druhu vodivosti NMOS


54

Řešení ochrany vstupů Pokud není možno zajistit správnou sekvenci náběhu napájení (u více procesorů nebo log. obvodů s více napájecími zdroji) - v nouzi možno použít ochranné rezistory, UCC1

D

R1 1

UCC2

UCC1

UCC2 1

1

R 1

Využívat na cvičení, zamezení poškození procesoru !!! Volba velikosti ochranného odporu - omezení velikosti vstupního proudu na bezpečnou velikost, např. 5 mA, detaily- hledání v katalogu, absolute, max. ratings výpočet časové konstanty ochranného obvodu, parazitní kapacity vstupu obvodu a spojů RS zahrnuje vnitřní odpor výstupu a a vnější odpor R1, τ  RS  Cin Cin zahrnuje vstupní kapacitu a parazitní kapacity A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

55

Přídavná ochrana vstupů s rezistorem Situace s částmi obvodu s různými napájecími zdroji – nebezpečí částečného výpadku napájení nebo různě rychlého náběhu napájení. Nebezpečí poškození budicího i buzeného obvodu UCC1

UCC1

UCC2 R1

1

D 1

1

UCC2 R2 1

Ochranný rezistor R1 (470 Ohmů, - 1 kOhm) kompromis mezi ochranou a dynamikou, limitně R = 270 ( příp. 220) Ohmů (5V /270 Ohmů = méně než 20 mA) Zhoršení dynamiky pro výpočet. čas. konstanty C = 20 - 30 pF kapacita vstupu obvodu ( až 10 pF) + parazitní kapacity krátkého spoje čas. konstanta (tau)  = 470 Ohmů x 20 pF = přibl. 10-8 s Doba náběžné hrany tnab = 2,2 x  = přibl. 2 x 10-8 s = 20 ns A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

56

Mezní parametry konkrétních obvodů Způsob orientace v katalogovém listu obvodu – přednáška s využitím katalogového listu HC00, 74HCT00, 74HCT595, STM32F103 viz. katalog - PDF Demonstrace typických a mezních parametrů Ui, Iik, IOk, ICCmax, IGND max, IOmax Vysvětlení způsobu specifikace parametrů obvodu a jak je nalézt v katalogovém listu viz vysvětlení na přednášce a příslušné katalogové listy. prezentováno pomocí katalogových listů vybraných obvodů na přednášce STM32F100, hesla: „Absolute maximum ratings“, General input/output characteristics


57

74HCxx mezní proudové a napěťové parametry mezí parametry napájecí napětí, proudy napájecími piny, proudy výstupními piny, proudy (clamp) diodami ve vstupní a výstupní struktuře výklad jednotlivých parametrů, (? kontrola porozumění problematice - proč. je UCC = -0,5 V až + 7 V ) VO –0,5 V až Vcc + 0,5 V co se tím míní, Vo ?? větší než napáj.napětí ???, výklad


58

Vstupní charakteristika obvodu CMOS Standardní vstup CMOS

vstup 5 V tolerantní

Ii

Ii

UCC Ui

5V

Ui

Standardní vstup CMOS , při nulovém Ucc problém i při Ui =1 V na vstupu. Pokud obvod nemá napájení, je jeho UVCC = 0 Pozor – STM32VL Discovery, bez napájení, připojení napětí na vstup ADC pProč u některých vstupů STM32 vstupní proud závisí na napájecím napětí a u jiných ne?


59

Vstupní charakteristika obvodu CMOS bez napájení Standardní vstup CMOS, bez napájení

Ii

Ii

UCC UCC= 0 V

napájením

Ui

UCC Ui

Standardní vstup CMOS , při nulovém Ucc problém, pokud je na jeho napájecí pin připojena zátěž proti zemi, vybitý blokovací kondenzátor na výstupu zdroje,..,….


60

Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments


61

Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments


62

Vstupní charakteristiky obvodu sdya010.pdf Texas Instruments ? diody ve vstupu?


63

Vstup v zakázané oblasti – pásmo UILmax až UIHmin,, nezapojený vstup sdya010.pdf Texas Instruments Nezapojený vstup CMOS - nedefinovaný stav na vstupu – napětí se nastaví podle různých vnějších působení, elektrostat indukce, kapacitní přenosy, Částečné otevření obou vstupních tranzistorů, příčný proud UCC T1 U1

T2

U2

výsledky měření?? závěry pro aplikace ??


64

Výstupní charakteristiky obvodu sdya010.pdf Texas Instruments vnitřní odpor výstupu RH, RL

RP_ON RN_ON

+UCC

U2 GND

výsledky měření ? A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

65

Doporučené podmínky Katalogové údaje - doporučené podmínky pro provoz logického obvodu zde příklad pro řadu 74HCxx, analogicky hledat v katalogu i pro všechny další log. obvody a procesory.


66

Statické parametry obvodu 74HCxx Diskuse výsledků měření – porovnání s katalogovými údaji


67

Napájení Výklad na přednášce: otázka rychlosti odezvy stabilizátoru na změnu odběru , proč je nutno blokovat pomocí C

Rozvod napájení, impedance spoje UDD, a spoje GND blokování rozvodu napájení, způsob rozvodu napájení, minimalizace plochy smyček význam použití blokovacích kondenzátorů, (TI_Bypass_Capacitors_scba007a.pdf) volba kapacit, umístění kondenzátorů zemnicí spoje a plochy, „an223_Ground_Bounce.pdf“ materiál firmy TI rušení a vyzařování, EMC, EMI tlumivky v napájení vedení, odrazy


68

Obvody s třístavovým výstupem výstup – nízká impedance – úroveň L, nebo H, podle sepnutí tranzistoru NMOS, či PMOS výstup ve stavu vysoké impedance nevedou oba tranzistory realizace třístav. výstupu v 74HCxxx, 74HCTxxx D= 1 aktivní, D= 0 stav vysoké impedance impedance řádu Giga - Ohmů (pokojová teplota) Maximální napětí na výstupu parazitní diody jsou stále přítomné ve struktuře napětí přivedené na výstup nesmí napájecí napětí


69

Obvody s výstupem typu otevřený kolektor, open drain Pokud ve výstupu jen NMOS, není dioda mezi výstupem a napájením („true open drain“), obvod umožňuje připojení napětí ( přes rezistor) větší, než je napájecí. Pozor v STM32, naprogramováním výstupu do režimu „ open drain“ se pouze deaktivuje tranzistor s PMOS ve výstupní struktuře ( nemá buzení – stále nevede), ale jeho parazitní dioda zůstává !!!, ale piny 5v tolerantní --- jak?) Nepřekročit povolené napětí na výstupu funkční náhrada otevřeného kolektoru obousměrným pinem – např. pro IIC bus (příklad ADSP BF533) výklad na tabuli – náhrada výstupu typu OPEN drain vstupně výstupním pinem + Ucc D U2 U1


S

70

Latch - UP efekt, parazitní tyristor ve struktuře CMOS Přítomnost ochranných diod na vstupu i parazitních diod na výstupu ve struktuře CMOS, parazitní tyristor mezi UCC a GND

UCC P - gate R - N sub. T1

Vnucení nadměrného proudu do vstupu nebo výstupu a tekoucího PN přechody nebezpečí sepnutí parazit. tyristoru mezi UCC a GND. Tyristor - zůstává sepnutý i po odeznění spínacího impulsu. Omezení proudu tyristoru - pouze odporem přívodů a zdrojem (spálení obvodu). Vypnutí tyristoru, pouze vypnutím napájení Latch UP free - struktura odolná Latch UPefektu, omezení proudu ochranným odporem. u HC - dřívejší zničení vstupní struktury. Pozor CMOS - převodníky, progr. obvody,...


T2

U1 R - P obl.

N - gate

71

Latch - UP efekt Proudová injektáž – možná i výbojem statické elektřiny do vstupu – u jistých konstrukcí – možné vyvolání Latch UP a a zničení obvodu (zmínit přiklad obvodu ….7). Chránit obvody CMOS před výbojem statické elektřiny a před napěťovými špičkami , možnost částečného poškození vstup/výst bloku, zvýšení proudového odběru (ilustrační příklad se STM32F103 ---m.t. )


72

Ochrana vstupů 2 - „5 V tolerantní vstupy“ Problém pro vstupní napětí U1 = Ui > Ucc potřeba tolerance + 5 V na vstupu, při Ucc= 3,3 V řešení v některých obvodech náhrada diody MOS tranzistorem vyšší napětí - otevření tranzistoru T1 Uimax = 5 V (5,5 V) Alternativa – „ochranný blok“, („otvírá“ se při překročení ochr. nap.) funkce – i bez napájení, možnost ověřit měřením na obvodu bez napájení)

UCC 100  U1

T1

Uoch

CMOS obvod

D1

iochr ochr.bl.

UCC

100  U1

U2

CMOS obvod

D1

U2

viz u STM32 blok FT.


73

Ochrana vstupů STM32 STM32100, dvě varianty vstupů, „standardní“ CMOS a „FT- piny“ – five volt tolerant tolerantní ke vstupní úrovni + 5 V (pozn. u FT pinů, předpoklad i jiné úpravy – připojení substrátu P- MOS ve výstupu – pro vyloučení působení sub. diody)

Katalog: VDD_FT is a potential specific to five-volt tolerant I/Os and different from VDD. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

74

Ochrana vstupů 3 Vstupy „+ 5 V tolerantní , Uimax = 5 V (5,5 V), nezávisle na napájení – viz. katalog. (využití u „5V tolerantních“ obvodů) pokud není explicitně uvedeno- počítat s diodou mezi vstupem a UCC CMOS obvody - paměti, mikroprocesory, jednočip. mikropočítače, převodníky A/D v CMOS technologii,... přivedení měřeného napětí ( ze zdroje s malým vnitřním odporem) na vstup A/D převodníku bez napájení - poškození obvodu nadměrným proudem nutné omezení vstupního proudu II na 10 ( příp. 20 mA), ( proudová injektáž, „injected current“ u STM32F10x do 5 mA) řešení - použití vnějšího rezistoru R = cca 1 kOhm (pozor, dynamika) Pamatovat pojem „5V tolerantní vstup“ , kdy má tento výraz smysl - pouze u obvodu s napájecím napětím nižším než 5 V. Umět nalézt tuto informaci v katalogu obecně – analogové vstupy „kvalitních“ převodníků A -D, chování jako standardní CMOS.. , podobně u STM32, vstupy A/D nejsou + 5 V tolerantní vstupy analogových obvodů vyrobených technologií CMOS – přítomnost diod mezi vstupem a UCC ( VDD) rychlá hradlová pole- FPGA – stejné, pozor na diody ve vstupech A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

75

Ochrana vstupů – max. proudová injektáž u STM32F10x Maxima


76

Logické obvody CMOS- „advanced“ varianty Vývoj log. obvodů řady pro zvýšení rychlosti AC - Advanced CMOS, ACT - Advanced CMOS, TTL compatible AC, AHC, VHC napájení Ucc = +2 až +5,5 V (příp +6 V) UiLmax = 0,3 x Ucc ; UiHmin = 0,7 x Ucc, ACT, AHCT, VHCT, FCT typické napájení má Ucc = + 5 V T značí - obvod je na vstupu kompatibilní s výstupními úrovněmi TTL UiHmin = 2 V; UiLmax = 0,8 V Doporučení – řada AHC, kompromis vyšší rychlost než HC, menší rušení a proudové impulsy než AC. AHC – má již specifikovány dyn. parametry i pro UCC = +3,3 V AHCT – vyšší rychlost oproti HCT, avšak ještě únosné proudové špičky


77

Parametry log. obvodů CMOS s napájením + 5 V UCCsp – napájecí nap. ,při kterém jsou specifikovány dynamické parametry řada

UCC

UCCsp

Ut

[V]

[V]

[V]

[V]

[V]

HC

2-6

5

0,5 .UCC

3,5

1,5

+4

-4

ne

HCT

4,5 - 5,5

5

 1,4

2

0,8

+4

-4

-

AHC

2 - 5,5

3,5

1,5

+8

-8

ano

AHCT

4,5-5,5

2

0,8

+8

-8

-

VHC

2 - 5,5

3,5

1,5

+8

-8

ano

2

0,8

+8

-8

-

3,5

1,5

+24

-24

ne

VHCT 4,5 - 5,5 AC

2-6

ACT

4,5 - 5,5

FCT 4,75 -5,25

3,3; 5 0,5. UCC 5

 1,4

3,3; 5 0,5.UCC 5

 1,4

3,3; 5 0,5 .UCC

UIHmin UILmax IOLmax IOHmax 5 V [mA] [mA] toler.

5

 1,4

2

0,8

+24

-24

-

5

 1,4

2

0,8

+64

-15

-


78

Nízkonapěťová logika CMOS Snižování dynamické výkonové ztráty – snižování napájecího napětí L – Low Voltage, nízkonapěťová logika. Významná hodnota napájení UCC = + 3,3 V Např. signálové procesory, …jádro 1,2V, interface obvody 3,3 V otázka + 5 V tolerance vstupů existují řady i s nižším napájecím napětím Řada 74LVC – výhodná pro aplikace, rychlost, schopnost budit, + 5 V tolerance vstupů LV řady – velmi často pouze v pouzdrech pro povrchovou montáž


79

Nízkonapěťová logika CMOS – přehled vybraných řad

řada

UCC

UCCopt

Ut

IOLmax

IOHmax

5V tol

techn.

[V]

[V]

[V]

[mA]

[mA]

vstup

LV

2 - 5,5

3,3

0,5*UCC

+8

-8

ne

CMOS

LVT

2,7 - 3,6

3,3

1,4

+64

-32

ano

BiCMOS

ALVT

2,3 - 3,6

3,3; 2,5

1,4

+64

-32

ano

BiCMOS

LVC

2 -3,6

3,3

0,5*UCC

+24

-24

ano

CMOS

0,5*UCC

+24

-24

ne

CMOS

ALVC

1,65 - 3,6 3,3; 2,5

FCT3

2,7 - 3,6

3,3

1,4

+24

-8

ano

CMOS

AVC

1,4 - 3,6

2,5

0,5*UCC

+8

-8

ne

CMOS

LVX

2 -3,6

3,3

0,5*UCC

+4

-4

ano

CMOS

LVQ

2 - 3,6

3,3

0,5*UCC

+12

-12

ne

CMOS

LCX

2- 3,6

3,3

0,5*UCC

+24

-24

ano

CMOS

VCX

1,4 - 3,6

2,5

0,5*UCC

+24

-24

ne

CMOS

AUC

1,1 - 2,7

1,8

0,5*UCC

+8

-8

ne

CMOS


80

Společné rysy logických obvodů CMOS

 Ut = 0,5.UCC, UIH min = 0,7.UCC, UILmax = 0,3.UCC (mimo 74**Txx s UCC =5 V)  Ut  1,4 V , UIH min = 0,8 V, UILmax = 2 V, pro CMOS TTL komp. ( 74**Txxx)  Výstup ve stavu H se chová jako zdroj napětí Uout = UCC s vnitřním odporem 25  - 100  (neplatí pro řady 74FCTxxxT se dvěma tranz. NMOS na výst.).  Výstup ve stavu L se chová jako zdroj napětí Uout = 0 V s RV = 15  až 70 .  Vstupní klidové proudy jsou velmi malé II  1 A.  Klidový napájecí proud ICC0 - je řádu jednotek, maximálně stovek mikroampér ( při mezních kladných teplotách +1250 C).  Na vstupech jsou clamp-diody proti svorce GND (D2, D4 dle ).  Část obvodů má na vstupech clamp-diody proti svorce UCC (jako D1, D3).  Max. napětí na vstupu UImax = UCC (s výjimkou 5 V, příp. 3,6 V toler. vstupů)


81

Obvody CBT

„Crossbar Switches“, lit. Texas Instruments scdd001b_CBT_Log_Fam.pdf Tranzistor NMOS (induk. kanál N) symetrická struktura, funkce elektrody Drain, Source podle orientace napětí, podmínka sepnutí UGS větší než prahové napětí UT Spínače sběrnic, převodníky napěťových úrovní

G S

D B- sub.


82

Obvody CBT Elementární spínač SN74CBT1G125, SINGLE FET BUS SWITCH UCC= 5 V 5 Ohmů v sepnutém stavu, pro napěťové úrovně L (0 V) 10 Ohmů v sepnutém stavu, pro napěťové úrovně L (2,4 V) použitelné i jako rychlý „analogový“ spínač, videosignál,…

(„obousměrný“) spínač sběrnic SN74CBT3245A pinově kompatibilní se obousměrným budičem sběrnic 74 HCT245, a dalšími ´245


83

CBT jako spínač sběrnice a převodník úrovní „Podmínka sepnutí tranzistoru UGS >UT (napětí na gate 4,3 V) vstupní napětí do 3 V – tranzistor vede („symetrická funkce“ – obr. a) - vstupní napětí 5 V – tranzistor „ reguluje (analogie emitorového sledovače) - na výstupu může být max. napětí UG - UT UG= 4,3 V

T1

U1= 3,3 V

U2= 3,3 V

a) U1= 5 V UG= 4,3 V

T1

UT= 1 V

U2= 3,3 V

b) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

84

Obvod Bus - Hold Definice logické úrovně na sběrnici při odpojení všech budičů, zamezení výskytu nežádoucí napěťové úrovně a případného vzniku kmitů podstata – bistabilní klopný obvod s invertory CMOS, kladná zpětná vazba zachovává poslední definovanou logická úroveň na sběrnici při použití obousměrných budičů sběrnic. Přepnutí budiče z režimu výstup do vstupního režimu, sběrnice je „plovoucí“ – „floating“ obvodem Bus – Hold, ekvivalent odporu 1 kOhm ve zpětné vazbě při změně úrovně je nutno budit ( překonat působení) obsažen v řadě obvodů obousměrných budičů sběrnic (řada obvodů ABT, LVT, ALVC, LVC,..) řešení problému „plovoucího vstupu“ viz. cvičení – chování nezapojeného vstupu CMOS- „floating. input“ analogie – závaží u ručně přestavované výhybky na kolejích – dráha- zůstane tak, kam byla naposled přestavěna- „přehozena“, je potřeba vyvinout sílu pro změnu stavu. A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

85

Důvod použití obvodu Bus hold Vstup obvodu na napětí v okolí rozhodovací úrovně – částečně vedou oba tranzistory elementárního invertoru, zvýšení proudového odběru, změna napětí na vstupu – změna proudu svorkou UCC nebo GND, úbytky na parazitních indukčnostech přívodů (problém „ground bounce“) (vysvětlení působení imp. zemního vodiče,….tabule)

vstup L do H, zvýšení proudu do GND, zvýšení úbytku na LGND, pokles napětí na vstupu (proti GND vývodu obvodu) je třeba zamezit dlouhodobému výskytu napětí na vstupu v okolí rozhodovací úrovně


86

Proudový odběr logických obvodů Bipolární log. obvody – statický proudový odběr a jeho růst s frekvencí Logické obvody CMOS – v klidu • buzení odporových zátěží – proud zátěží • zbytkové závěrné proudy přechodů PN, zbytkový proud tepelně generovanými nosiči, proud roste s teplotou U CMOS – největší význam - dynamický proudový odběr - přebíjení kapacit


87

Dynamická výkonová ztráta obvodů CMOS Přebíjení kapacity CL frekvencí f Dynamická výkonová ztráta nezávislá na velikosti odporů RP, RN (ovlivňují pouze dynamiku)

+UCC

+UCC RP

Ci U1

U2

CL

RN

U2

CL

GND GND

CPD 2 P  f U CC CL

napájecí proud obvodu

2 P  f U CC C

I CC  f U CC  C


88

Dynamická výkonová ztráta obvodů CMOS Ekvivalentní ztrátová kapacita CPD (power dissipation capacitace), Cpd vyjadřuje parazitní vnitřní kapacity i ztráty proudovým impulsem mezi svorkami +UCC a GND (pomalé hrany na vstupu – růst Cpd) 2 P  f U CC CL

2 P  f U CC C

PD  f i U

2 CC

C

PD

 CL   I CC0U CC

2 PD   f i CPD  f O CL  U CC  I CC0U CC

+UCC

U1

U2 Ci

CL

GND

SN74HC04 (jediný invertor z obvodu)

SN74HC164 (posuvný registr)


89

Snižování dynamického odběru obvodů CMOS Snižování proudového odběru: • snižování napájecího napětí UCC • snižování pracovní frekvence f (viz. dig. hodinky, 1,5 V, XTAL -32768 Hz) • zkracování doby aktivní funkce obvodu toper přechod „operace“ – „spánek“ analogie – zimní spánek živočichů, snížení tepové frekvence srdce,… Použití obvodů nízkonapětové logiky, P  fU 2 C CC



Snížení odběru mikroprocesorů a mikrořadičů: Rozdělení – napájení jádra procesoru 2,5 V, 1,8 V, 1,2V .. napájení budičů výstupů – často stále 3,3 V – kvůli kompatibilitě s další logikou, ale možno i nižší napětí – viz STM32F103 napájení jádra – nižší napětí, vnější vstup napájecího napětí, někdy vnitřní regulátor sníženého napětí Snížení taktovací frekvence jádra (PLL) na nutnou hodnotu, aktivace pouze periferií a sběrnic potřebných pro činnost (viz STM32F103) Volba dvou procesorů –výkonný (hlavní) a monitorovací (zap.) viz. výklad Problematika bateriového napájení, především snížení odběru A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

90

Cortex-M3 CPU 24 MHz

JTAG/SW Debug Nested vect IT Ctrl

1 x Systick Timer 1 x DMA 7 Channels

CRC

ARM Lite Hi-Speed Bus Matrix / Arbiter (max 24MHz)

.oscil – dělička řízení frekvence hod. signálu hod. sig. sběrnic, dod. sig. výstupů, „sllep“ mód, probuzení „wake –up“

Flash I/F

STM32F100 bloky pro řízení proudového odběru

16-128kB Flash Memory

XTAL oscillators 32KHz + 3~25MHz 4kB-8kB SRAM

Int. RC oscillators 40KHz + 8MHz

20B Backup Regs

PLL

Clock Control

Up to 16 Ext. ITs Up to 80 I/Os 1x SPI 1x USART/LIN Smartcard/IrDa Modem-Ctrl


(max 24MHz)

Synchronized AC Timer

ARM Peripheral Bus

(analogicky výkon podle potřeby notebook)

1x6x 16-bit PWM

RTC / AWU 2x Watchdog

Bridge Bridge

Power Supply Reg 1.8V POR/PDR/PVD

ARM Peripheral Bus

(independent & window)

(max 24MHz)

3 x 16-bit Timer

1x16-bit timer with 2 IC/OC/PWM 2x16-bit timer each with 1 IC/OC/PWM 2 x 12bit DAC 1x 12-bit ADC 16 channels / 850ksps Temp Sensor

HDMI CEC 2x SPI 2x USART/LIN Smartcard / IrDa Modem Control 2x I2C

91

Měření na obvodech CMOS osciloskopem, sonda Při měření na logických obvodech CMOS – zatěžovat malou kapacitou prostý koax. kabel na vstup osciloskopu – kapacita 10 - ky pF stejně tak osciloskopická sonda, přepnuta 1:1 a připojena na vstup osciloskopu („to pak není žádná sonda“, ) kapacita 50 – 70 pF ( připojení na XTAL oscilátor procesoru – určitě nebude kmitat ( pozn - tabule - využití osc. sondy 1:1) zvýšení proudového odběru obvodu připojením sondy 1:1 ( viz. úloha - cvičení) přepnutí osciloskop. sondy na režim 10:1 , kompenzovaný dělič R, C vstupní kapacita 5 -7 pF ( kvalitní) osc. sonda, jednoduché osc. sondy 10:1 kapacita 12- 17 pF (závisí – Cin vstupu osciloskopu) připojení osciloskopické sondy – hrot- na živý signál, svorka – krokodýl, plášť sondy- na GND, ne opačně, kapacitní zátěže, zkrat přes zem a ochranné vodiče. výklad - tabule, zemní signály osc. sondy. zkrácení zemního vodiče, parazitní indukčnost zemního vodiče, smyčka – „anténa“ Aktivní osciloskopické sondy - kapacity cca 1 až 3 pF. zesilovač s MOS tranzistorem, ( „choulostivé“ na napěťové špičky), možnost destrukce A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

92

Napájení – blokování napájecího zdroje Výklad na přednášce: otázka rychlosti odezvy stabilizátoru na změnu odběru odběru, proč je nutno blokovat výstupy regulátoru pomocí C (analogie – vyrovnávací sklad energie)

U 

I T C

Q = CU Q = I T Q náboj, C kapacita, I proud, T čas např. impulsní odběr, ale podobně – impulsní regulátor, dodání energie pouze v diskrétních intervalech

regulátor - volba velikosti tak C, aby nebyly rušivé změny napájecího napětí T = 10 uS, I = 500 mA C= 100 uF, změna napětí

I  T 0,5  106 U    0,05 V 4 C 10


93

Napájení – blokování napájení log. obvodů Výklad na přednášce: Impulsní odběr logického obvodu, viz. log. obvod CMOS – přebíjení kapacit při změně vnitřních stavu mikroprocesoru, regulátor není schopen tak rychle reagovat problém parazitní indukčnosti Ls rozvodu napájení čím rychlejší mikroprocesor, tím důležitější otázka blokování napájení ( analogie – sklad p. , chladnička, sklep)

UCC log.ob.


+

Cb

94

Napájení – blokování napájení, tlumivky Výklad na přednášce: Impulsní odběry- protékají impulsní proudy rozvodem napájení UCC, ale také zemí GND !!! Lokalizace proudového okruhu Tlumivka v rozvodu napájení – neumožní impulsní proud, úbytek napětí na tlumivce di

uL  L

dt

příklad L= 50 nH, uL= 1V , jaký možný nárůst proudu ?

d i uL 1V 7    2  10 A/s  20 A/μ/  0,02A / ns -9 d t L 50  10 H Logický obvod s velkým impulsním odběrem – tlumivka neumožní prudkou změnu proudu z rozvodu UCC, jinak roste uL, kde je di/ dt obvod – L UCC log.ob. +


Cb

95

Napájení – blokování napájení log. obvodů Výklad na přednášce: Omezení impulsního odběru z UCC, nutno použít blokovací kondenzátor dostatečné kapacity Cb. předpoklad proudového impulsu 200 mA pro dobu 2 ns, C= 10 nF

I  T 0,2  2  109 U    0,04 V 9 C 10  10

Kondenzátor s kapacitou 10 nF napájení log. obodu po dobu 2 ns při poklesu napětí o 0,04 V Logický obvod s velkým impulsním odběrem – tlumivka neumožní prudkou změnu proudového odběru (di/ dt) obvod – energie z lokálního blokovacího kondenzátoru Cb , snížení rušení po rozvodu napájení Snížení impulsních proudů rozvodem GND Snížení rušení po rozvodu napájení L U CC a vyzařování rušivé vysokofrekvenční Cb energie log.ob. + ( pozn. tlumivky se nedávají na rozvodu GND, vodič GND je společný pro napájení i pro signály) A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

GND 96

Napájení – blokování napájení log. obvodů Výklad na přednášce: snížení rušení na zemních vodičích snížení rušení obvodu samého a snížení vyzařování ( analogie – průjezd „velbloudi“,..)

UCC LO 1 GND

LO2 uGND

LO 1


ZGND L

UCC

GND

Cb

+

LO2 uGND

+

Cb

ZGND 97

Napájení – analogová a číslicová část Výklad na přednášce: pojem „analogová, číslicová zem“, analogové, číslicové napájení v mikrořadičích s převodníky ADC– často oddělena analogová zem (zem obvodů převodníku ADC, DAC,..) a číslicová zem – zem vlastního procesoru, pamětí a dalších číslicových obvodů. Spojení analogové a číslicové země v jednom bodu – blízko pouzdra Přivedení GND vodiče pro měření napětí - přímo do tohoto bodu – mimo cesty impulsních proudů do číslicové země. (analogie –- dvě oddělené příjezdové cesty k obchodu – pro náklady- číslic. a pro pěší -analog.)

UCC

L1

DUDD

L2 AU DD analog. vstup. signál

uP GND

DGND

AGND

Cb

ZGNDdig ZGNDanalog A4B38NVS, 2014, J.Fischer, kat. měření, ČVUT - FEL

98

Zemní a napájecí piny procesoru STM32F1xx popis – napájecí a zemní piny u STM32F100x ,…viz. lit.: AN2586 Application note STM32F10xxx hardware development: getting started

VSS a VSSA musí být propojeny podobně musí být propojeny VDD a VDDA VSSA , VDDA zemní a napájecí pin analgové části VBAT napájení ( zálohované) pro oscilátor 32 768 Hz a obvod reálného času RTC ( Real Time Clock)

A4B38NVS, 2015, J. Fischer, kat. měření, ČVUT - FEL

99

2015 katedra měření, ČVUT - FEL, Praha J. Fischer

Recommend Documents