A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL. 2011, kat. měření, ČVUT - FEL, Praha. J. Fischer. Přednáška 7

2011, kat. měření, ČVUT - FEL, Praha J. Fischer

Přednáška 7

A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL

1

Poznámky ke cvičením: živení HW RS-232 + 5 V tolerance pinů STM32 log. obvody CBT dynamický odběr CMOS, blokování rozvodu napájení analogové a číslicové „ země“ snižování odběru, údaj mA/ MHz hodinové signály

Náplň přednášky


2

TxD

RxD

RxD

MP2

US

MAX 232

MP1

TxD

MAX 232

Rozhraní RS-232 oživení HW


3


9 8 7 6 pohled na dutinky (vývojový kit uP)

6 7 8 9 pohled na kolíky (PC)

Rx D Tx D

5 4 3 2 1

GND

1 2 3 4 5

GND

5

3

2

Rx D

Tx D

5 6 7 8

1 2 3 4

VT2out R2in

C2 + C2 -

C1 + V+ C1 -

T2in R2out

Vcc GND T1out R1in R1out T1in

ADM 232 L 16 15 14 13 12 11 10 9

+5V

Rx D Tx D

3 TXD Transmit Data výstup vysílaných dat (PC) - DSUB 9 konektor 2 RXD Receive Data vstup přijímaných dat (PC) - DSUB 9 Sledování signálu, voltmetr, osciloskop v klidu na pinu 3 kolík , dutinka 3 – záporné napětí -7 V ( - 7V možná tolerance – 5 až – 10 V), dutinka 3 ( kont. pole) stejně – 7V , R2in, 7V, R2out, kladné napětí + 5 V, pin RxD na STM32 + 5 V pin TxD STM32 v klidu + 3 V, T2in + 3 V, T2out – 7 V, dutinka 2 – 7 V

Rozhraní RS-232 oživení HW v klidu

Rx D Tx D

4

5

3

2 Rx D

Tx D

5 6 7 8

1 2 3 4

V+ C1 -

VT2out R2in

C2 + C2 -

C1 + V+ C1 -

GND T1out R1in R1out T1in

T2in R2out


ADM 232 L 16 15 14 13 12 11 10 9

Rx D Tx D

5

3

2

Rx D

Tx D

5 6 7 8

3 4

VT2out R2in

C2 + C2 -

T2in R2out

14 13 12 11 10 9

přerušit

Tx D

Rx D

Odpojit TXD od STM 32, smyčka ( loop back), echování znaků na terminálu, přenos přes ADM 232 +5V stisk klávesy, kontrola signálu ADM 232 L 1 16 po trase C1 + Vcc 15 2



Rx D Tx D

5 4 3 2 1

GND

1 2 3 4 5

GND

Smyčka, loop- back na straně RS-232 echování znaků na připojeném terminálu, výstup ADM 232 odpojen +5V


Rozhraní RS-232 oživení HW při vysílání

Rx D Tx D

5



Rx D Tx D

5 4 3 2 1

GND

1 2 3 4 5

GND

5

3

2

Rx D

Tx D

5 6 7 8

1 2 3 4

VT2out R2in

C2 + C2 -

C1 + V+ C1 -

T2in R2out


ADM 232 L 16 15 14 13 12 11 10 9

+5V

Smyčka, loop- back na straně RS-232 ( konektor je volný, bez terminálu) echování znaků, vysílání UART STM32, příjem STM32 stejný znak

Rx D Tx D


Rozhraní RS-232 oživení HW bez terminálu

Rx D Tx D

6

pro připojení LCD využívat piny, které nejsou využívány ladicím rozhraním SWD nebo JTAG, což jsou PA13, PA14, PA15, PB 3, PB4 STM32VL Discovery Kit – rozhraní SWD (Serial wire debug) pro ladění, 2 piny (PA13, PA14) PA13 data , PA14, CLK pro SWD nutné ponechat PA15, PB 3, PB4 je možno v uživatelském programu přemapovat, ale lépe využít jiné piny (pro výslednou aplikaci – pokud se zajistí naprogramování paměti Flash jiným způsobem, např. pomocí UART a BOOT LOADER je možno využít všechny piny pro aplikaci, pro účely cvičení se nedoporučuje výklad tabule: použití SWD , podpora ladění – na čipu, pojem „boot loader, funkce a jeho využití AN3155 Application note USART protocol used in the STM32™ bootloader

Pozor + 5 V tolerance není na všech pinech STM 32F100 Ochrana vstupních pinů STM 32, zařazení ochranného rezistoru 470 Ohmů

Použití pinů STM 32F100x v úloze


7

Pozor + 5 V tolerance není na všech pinech STM 32F100 Ochrana vstupních pinů STM 32, zařazení ochranného rezistoru 470 Ohmů

Piny STM 32F100x využívané pro ladění


8

pojem „boot loader, funkce a jeho využití AN3155 Application note USART protocol used in the STM32™ bootloader

BOOT Loader v STM32F100


9

STM32F100 pouzdro LQFP vývody


10

Piny + 5 V tolerantní i netolerantní na společné bráně

Použití


11

PC 6, 7 (2 piny volné) PC8, 9 jsou LED, použitelné jako výstupy (2 piny) PA 8, 9, 10, 11, 12 je (5 pinů volných) PC10, 11 . 12 (3 piny volné) PD2 1 pin volný PB 5, 6, 7. 8, 9 (5 pinů volných)

Kit STM32VL Discovery volné piny na straně do pole

Použití pinů STM 32 v úloze


12

Spínače sběrnic, převodníky napěťových úrovní

podmínka sepnutí UGS větší než prahové napětí UT S

G

B- sub.

D

Tranzistor NMOS (induk. kanál N) symetrická struktura, funkce elektrody Drain, Source podle orientace napětí,

„Crossbar Switches“, lit. Texas Instruments scdd001b_CBT_Log_Fam.pdf

Obvody CBT


13

sběrnic 74 HCT245, a dalšími ´245

pinově kompatibilní se obousměrným budičem

(„obousměrný“) spínač sběrnic SN74CBT3245A

použitelné i jako rychlý „analogový“ spínač, videosignál,…

10 Ohmů v sepnutém stavu, pro napěťové úrovně L (2,4 V)

5 Ohmů v sepnutém stavu, pro napěťové úrovně L (0 V)

UCC= 5 V

Elementární spínač SN74CBT1G125, SINGLE FET BUS SWITCH

Obvody CBT


14

a)

b)

- na výstupu může být max. napětí UG - UT

UG= 4,3 V

U1= 5 V

U1= 3,3 V

UG= 4,3 V

T1

UT= 1 V

T1

U2= 3,3 V

U2= 3,3 V

- vstupní napětí 5 V – tranzistor „ reguluje (analogie emitorového sledovače)

vstupní napětí do 3 V – tranzistor vede („symetrická funkce“ – obr. a)

„Podmínka sepnutí tranzistoru UGS >UT (napětí na gate 4,3 V)

CBT jako spínač sběrnice a převodník úrovní


15

logická úroveň na sběrnici při použití

viz. cvičení - chování nezapojeného vstupu CMOS- „floating. input“

obsažen v řadě obvodů obousměrných budičů sběrnic (řada obvodů ABT, LVT, ALVC, LVC,..)

obvodem Bus – Hold, ekvivalent odporu 1 kOhm ve zpětné vazbě při změně úrovně je nutno budit ( překonat působení)

Přepnutí budiče z režimu výstup do vstupního režimu, sběrnice je „plovoucí“ – „floating“

zachovává poslední definovanou obousměrných budičů sběrnic.

podstata – bistabilní klopný obvod s invertory CMOS,

Definice logické úrovně na sběrnici při odpojení všech budičů, zamezení výskytu nežádoucí napěťové úrovně a případného vzniku kmitů

Obvod Bus - Hold


16

v okolí rozhodovací úrovně

je třeba zamezit dlouhodobému výskytu napětí na vstupu

vstup L do H, zvýšení proudu do GND, zvýšení úbytku na LGND, pokles napětí na vstupu (proti GND vývodu obvodu)

(vysvětlení působení imp. zemního vodiče,….tabule)

změna napětí na vstupu – změna proudu svorkou UCC nebo GND, úbytky na parazitních indukčnostech přívodů (problém „ground bounce“)

Vstup obvodu na napětí v okolí rozhodovací úrovně – částečně vedou oba tranzistory elementárního invertoru, zvýšení proudového odběru,

Důvod použití obvodu Bus hold


17

Dynamický proudový odběr - přebíjení kapacit

Bipolární log. obvody – statický proudový odběr a jeho růst s frekvencí Logické obvody CMOS – v klidu • buzení odporových zátěží – proud zátěží • zbytkové závěrné proudy přechodů PN, zbytkový proud tepelně generovanými nosiči, roste s teplotou

Proudový odběr logických obvodů


18

2 CC

CPD

P = fU

U1

Ci

CL

GND

U2

+UCC

2 P = f U CC ∑C

CL RN

RP

U2 GND

+UCC

CL

Přebíjení kapacity CL frekvencí f Dynamická výkonová ztráta nezávislá na velikosti odporů RP, RN (ovlivňují pouze dynamiku)

Dynamická výkonová ztráta obvodů CMOS


19

PD

(C

+ CL ) + I CC0U CC

SN74HC164 (posuvný registr)

SN74HC04 (jediný invertor z obvodu)

2 PD = ( f i CPD + f O CL ) U CC + I CC0U CC

PD = f i U

2 CC

2 P = f U CC ∑C

U1 Ci GND

2 P = f U CC CL

U2

+UCC

Ekvivalentní ztrátová kapacita CPD (power dissipation capacitace), Cpd vyjadřuje parazitní vnitřní kapacity i ztráty proudovým impulsem mezi svorkami +UCC a GND (pomalé hrany na vstupu – růst Cpd)

Dynamická výkonová ztráta obvodů CMOS


20

CL

Snížení odběru mikroprocesorů a mikrořadičů: Rozdělení – napájení jádra procesoru 2,5 V, 1,8 V, 1,2V .. napájení budičů výstupů – často stále 3,3 V – kvůli kompatibilitě s další logikou, ale možno i nižší napětí – viz STM32F103 napájení jádra – nižší napětí, vnější vstup napájecího napětí, někdy vnitřní regulátor sníženého napětí Snížení taktovací frekvence jádra (PLL) na nutnou hodnotu, aktivace pouze periferií a sběrnic potřebných pro činnost (viz STM32F103) viz. výklad dále Volba dvou procesorů –výkonný (hlavní) a monitorovací (zap.) výklad Problematika bateriového napájení, především snížení odběru

2 P = f U CC ∑C

Snižování proudového odběru: • snižování napájecího napětí UCC • snižování pracovní frekvence f (viz. dig. hodinky, 1,5 V, XTAL -32768 Hz) • zkracování doby aktivní funkce obvodu toper přechod „operace“ – „spánek“ analogie – zimní spánek živočichů, snížení tepové frekvence srdce,… Použití obvodů nízkonapětové logiky,

Snižování dynamického odběru obvodů CMOS


21

∆U =

I ⋅T C

I ⋅ T 0,5 ⋅ 10−6 ∆U = = = 0,05 V −4 C 10

regulátor volba velikosti tak C, aby nebyly rušivé změny napájecího napětí T = 10 uS, I = 500 mA C= 100 uF, změna napětí

Q = CU Q = I T Q náboj, C kapacita, I proud, T čas např. impulsní odběr, ale podobně – impulsní regulátor, dodání energie pouze v diskrétních intervalech

Výklad na přednášce: otázka rychlosti odezvy stabilizátoru na změnu odběru odběru, proč je nutno blokovat výstupy regulátoru pomocí C (analogie – vyrovnávací sklad energie)

Napájení – blokování napájecího zdroje


22

UCC log.ob.

+

Cb

Výklad na přednášce: Impulsní odběr logického obvodu, mikroprocesoru při změně stavu, regulátor není schopen tak rychle reagovat problém indukčnosti rozvodu napájení čím rychlejší mikroprocesor, tím důležitější otázka blokování napájení ( analogie – sklad p. , chladnička, sklep)

Napájení – blokování napájení log. obvodů


23

uL = L

Logický obvod s velkým impulsním odběrem – tlumivka neumožní prudkou změnu proudu z rozvodu UCC, jinak roste uL, kde je di/ dt obvod – L UCC log.ob.

d i uL 1V 7 = = = 2 ⋅ 10 A/s = 20 A/µ/ = 0,02A / ns -9 d t L 50 ⋅ 10 H

příklad L= 50 nH, uL= 1V , jaký možný nárůst proudu ?

+

Cb

dt

Výklad na přednášce: Impulsní odběry- protékají impulsní proudy rozvodem napájení UCC, ale také zemí GND !!! Lokalizace proudového okruhu Tlumivka v rozvodu napájení – neumožní impulsní proud, úbytek napětí na tlumivce di

Napájení – blokování napájení, tlumivky


24

GND

Kondenzátor s kapacitou 10 nF napájení log. obodu po dobu 2 ns při poklesu napětí o 0,04 V Logický obvod s velkým impulsním odběrem – tlumivka neumožní prudkou změnu proudového odběru (di/ dt) obvod – energie z lokálního blokovacího kondenzátoru Cb , snížení rušení po rozvodu napájení Snížení impulsních proudů rozvodem GND Snížení rušení po rozvodu napájení L U CC a vyzařování rušivé vysokofrekvenční + Cb energie log.ob.

I ⋅ T 0,2 ⋅ 2 ⋅ 10−9 ∆U = = = 0,04 V −9 C 10 ⋅ 10

Výklad na přednášce: Omezení impulsního odběru z UCC, nutno použít blokovací kondenzátor dostatečné kapacity Cb. předpoklad proudového impulsu 200 mA pro dobu 2 ns, C= 10 nF



25

( analogie – průjezd „velbloudi“,..)

GND

UCC

GND

UCC

uGND

uGND

LO 1

LO 1

Výklad na přednášce: snížení rušení na zemních vodičích snížení rušení obvodu samého a snížení vyzařování

L

ZGND

LO2

ZGND

LO2


+

+

Cb

Cb


26

UCC

GND

Výklad na přednášce:

uP

DUDD

AGND

L2 AU DD

ZGNDdig ZGNDanalog

DGND

L1

Napájení – analogová a číslicová část

Cb

analog. vstup. signál


27

VSSA , VDDA zemní a napájecí pin analgové části VBAT napájení ( zálohované) pro oscilátor 32 768 Hz a obvod reálného času RTC ( Real Time Clock)

VSS a VSSA musí být propojeny podobně musí být propojeny VDD a VDDA

popis – napájecí a zemní piny u STM32F100x ,…viz. lit.: AN2586 Application note STM32F10xxx hardware development: getting started

Zemni a napájecí piny


28

A4B38NVS, 2011, kat. měření, J.Fischer, ČVUT - FEL. 2011, kat. měření, ČVUT - FEL, Praha. J. Fischer. Přednáška 7

Recommend Documents