BAB IV RANCANGAN DAN ANALISA HASIL LOW NOISE AMPLIFIER

BAB IV RANCANGAN DAN ANALISA HASIL LOW NOISE AMPLIFIER

4.1 Gambaran Umum Sistem Perancangan Dalam merancang rangkaian LNA yang baik perlu memperhatikan beberapa parameter antara lain noise figure, kestabilan, gain, VSWR, dan return loss. Perancangan LNA ini membutuhkan gain yang tinggi sehingga penggunaan single stage LNA belum cukup untuk mencapai target gain yang diinginkan. Menurut Malvino pada buku prinsip-prinsip elektronika guna meningkatkan gain yang lebih tinggi, perancangan amplifier dibuat dengan singlestage amplifier, perancangan stage LNA ini hanya menggunakan satu tingkat. Ini berarti RF inputan yang kecil akan dikuatkan pada Outputnya , sehingga gain yang dihasilkan akan bertambah. Gambar 4.1 memperlihatkan blok diagram sistem perancangan singlestage LNA yang akan dibuat.

DC Supply

Zin

INPUT MATCHING

AMP

RF IN

OUTPUT MATCHING

Zout

Gambar 4.1 Blok Diagram Perancangan Singlestage LNA Setiap bagian rancangan tersebut mempunyai fungsi masing-masing, yang dijelaskan sebagai berikut: 41

http://digilib.mercubuana.ac.id/

RF OUT

42

1.

Blok DC Supply Blok DC supply ini merupakan suatu rangkaian pemberi sumber listrik direct

current (DC) dengan besar tegangan sesuai dengan perancangan dan perlu mempertimbangkan kemudahan pencarian nilai tegangan tersebut. Besar tegangan ini disesuaikan dengan titik operasi pembiasan DC yang dilakukan pada komponen aktif transistor.

2.

Blok Amplifier Blok amplifier pertama ini merupakan rangkaian amplifier yang terdiri dari

komponen aktif berupa transistor dan komponen pasif lainnya yang saling mendukung membentuk rangkaian amplifier dengan konfigurasi pembiasan tertentu.

3.

Input Matching Network Blok input matching network ini berfungsi untuk menyesuaikan impedansi

yang dihasilkan saluran transmisi dari antena sebesar 50 Ohm, sehingga daya yang masuk ke rangkaian amplifier pertama akan maksimal.

4.

Output Matching Network Blok output matching network ini berfungsi untuk menyesuaikan impedansi

yang dihasilkan rangkaian amplifier kedua dengan impedansi jalur transmisi blok selanjutnya sebesar 50 Ohm, sehingga daya yang keluar blok rangkaian selanjutnya akan maksimal.


43

Sebelum memulai perancangan perlu untuk membuat acuan kriteria-kriteria atau spesifikasi parameter spesifik, parameter tersebut telah dibahas di bab III. Spesifikasi ini digunakan sebagai acuan pencapaian target kerberhasilan kerja rangkaian yang akan dicapai. Tabel 4.1 memperlihatkan data spesifikasi rancangan multi stage LNA yang harus terpenuhi dalam merancang.

No.

Spesifikasi

Nilai

1 Frekuensi kerja 108– 112 MHz 2 Frekuensi tengah 110 MHz 3 Bandwidth 4 MHz 4 Gain > 15 dB 5 Noise Figure < 2 dB 6 Input Return Loss < -10 dB 7 Output Return Loss < -10 dB 8 Kestabilan (K) >1 9 Power Supply 12 Volt 10 Power DC Consumption <150 mW 11 Impedance 50 Ohm Tabel 4.1 Spesifikasi Rancangan Singlestage LNA

4.2 Tahapan Perancangan Tahapan-tahapan perancangan singlestage LNA dibuat diawal perancangan sebagai acuan langkah-langkah kerja yang akan dilakukan. Tujuannya adalah memudahkan perancangan lebih terstruktur dan sistematis sehingga tidak ada tahapan yang terlewat. Tahapan perancangan singlestage LNA dijelaskan pada diagram alir (flow chart). Gambar 4.2 menunjukan diagram alir perancangan. Dengan melihat diagram alir gambar 4.2 tahap perancangan dimulai dengan mentukan spesifikasi parameter singlestage LNA, langkah ini sudah dilakukan


44

diawal bab IV. Setelah penentuan target spesifikasi, langkah selanjutnya adalah melakukan pemilihan komponen aktif berupa transistor yang cocok untuk rancangan singlestage LNA, sehingga transistor yang digunakan diharapkan sesuai dengan spesifikasi rancangan yang telah ditentukan. Langkah selanjutnya merancang rangkaian pembiasan DC, agar komponen aktif bekerja sebagai rangkaian amplifier pada titik biasnya.

START

SPESIFIKASI LNA LOCALIZER

1

PERANCANGAN SINGLE STAGE LNA

PENGECEKAN PARAMETER

PEMILIHAN TRANSISTOR

SESUAI SPESIFIKASI

DC BIAS TIDAK K>1 S21>0 dB

PABRIKASI

TIDAK MATCHING IMPEDANCE

PENGUKURAN

VSWR=1 NF<1

SELESAI

TIDAK

1

Gambar 4.2 Diagram Alir Perancangan


45

Hal selanjutnya adalah memeriksa kestabilan dan gain yang dihasilkan, apabila rangkaian dinyatakan belum stabil maka proses penentuan rangkaian pembiasan DC kembali dilakukan sampai rangkaian amplifier dinyatakan stabil dan sudah terdapat gain, hal ini sangat penting agar transistor tidak terjadi osilasi. Setelah rangkaian dinyatakan stabil dan gain telah muncul, perancangan single stage LNA dapat dilanjutkan. Langkah selanjutnya adalah membuat rangkaian input impedance matching dan output impedance matching agar didapatkan VSWR ideal sehingga power gain yang dihasilkan akan maksimal. Langkah selanjutnya adalah memeriksa nilai semua parameter single stage LNA antara lain noise figure, gain, input return loss, output return loss didalam bandwidth memenuhi persyaratan. Apabila parameter belum memenuhi persyaratan maka tahap penentuan rangkaian impedance matching kembali dilakukan. Setelah spesifikasi telah memenuhi syarat, langkah selanjutnya adalah melakukan pabrikasi rancangan dengan penyesuaian menggunakan komponen yang terdapat pada pasaran. Langkah terakhir adalah melakukan pengukuran rancangan pabrikasi dan melakukan analisa data yang didapatkan dari hasil pengukuran dengan hasil perhitungan. Setiap langkah perancangan singlestage LNA yang lebih terperinci dibahas sebagai berikut.

4.2.1

Pemilihan Komponen Aktif Setelah memilih karakteristik rancangan yang akan dibuat, langkah

berikutnya yang dilakukan adalah mencari komponen aktif berupa transistor.


46

Pemilihan transistor ini adalah tahap paling penting dalam perancangan amplifier. Oleh karena itu, dalam memilih transistor perlu untuk memeriksa parameterparameter pada datasheet dengan hati-hati. Transistor yang akan digunakan harus mempunyai gain yang tinggi, noise figure yang rendah, kemungkinan penggunaan arus yang rendah, dan juga pemilihan frekuensi kerja yang sesuai dengan spesifikasi LNA yang akan dirancang serta yang terpenting adalah dapat dijumpai di pasaran. Dengan melihat informasi tersebut maka penulis memilih transistor 2SC3583 produksi perusahaan NEC. Menurut datasheet transistor pada lampiran 1, transistor 2SC3583 termasuk kedalam jenis bipolar junction transistor low noise transistor dan berbahan dasar silikon. Alasan penulis memilih transistor 2SC3583 karena transistor ini dapat digunakan untuk perancangan LNA dan RF amplifier yang mempunyai fitur yang bagus dan karakterisik kelistrikan yang sesuai dengan perancangan, yang dapat dilihat pada tabel 4.2 sebagai berikut.

Tabel 4.2 Karakter Kelistrikan Transistor 2SC3583 (Sumber: NEC, Data Sheet Transistor 2SC3583) Informasi penting lain yang perlu dilihat adalah pada bagian data scaterring parameter (S-parameter). Tabel 4.3 menunjukkan data s-parameter yang terdapat pada transistor 2SC3583.


47

Tabel 4.3 S-parameter Datasheet Transistor 2SC3583 (Sumber: NEC, Datasheet Transistor 2SC3583)

4.2.2

Pemilihan Titik Kerja Transistor Penentukan titik kerja (Q) terlebih dahulu dilakukan supaya transistor

bekerja pada daerah normal operasi, apabila transistor bekerja pada pada tegangan maksimum dapat menyebabkan transistor cepat rusak. Dengan melihat informasi yang diberikan oleh datasheet transistor, didapatkan tingkatan breakdown transistor pada VCBO 20Volt, VCEO 10 Volt, VEBO 1.5Volt, IC 65mA, Power Dissipation 200 mW dan hFE 50-1005. Untuk memudahkan penentuan daerah operasi transistor tersebut perlu dilakukan penggambaran kurva IV (arus tegangan). Kurva IV dibuat dengan melakukan perhitungan matematis hubungan arus dan tegangan pada transistor tersebut. Gambar 4.3 menggambarkan grafik IV transistor 2SC3583.


48

Gambar 4.3 Grafik titik kerja Transistor 2SC3583 Kelas amplifier yang digunakan pada perancangan telah ditentukan sebelumnya, yaitu menggunakan kelas amplifier tipe A. Penentuan titik kerja agar bekerja pada kelas A adalah menentukan titik operasi pada bagian tengah garis beban kurva IV yang telah dibuat. Penentuan titik kerja merupakan hal yang sangat penting karena akan berhubungan dengan distorsi dari sinyal dan efesiensi dari amplifier sendiri. Pembuatan rangkaian amplifier kelas A sangat mudah dibandingkan dengan amplifier jenis lain, jika dilakukan analisis garis beban akan menunjukan sinyal input dari amplifier akan dikuatkan sepenuhnya dan keunggulan lain dari amplifier jenis ini adalah tidak terpengaruh terhadap perubahan suhu. Dengan berbagai keunggulan tersebut maka perancangan amplifier akan dipilih pada amplifier kelas A. Dengan melihat grafik IV ini, penulis akan memilih titik operasi transistor pada VCC = 12 Volt, VCE = 8 Volt, IC = 5 mA, Hfe = 75 dikarenakan titik operasi ini berada pada tengah garis beban sehingga termasuk kedalam


49

amplifier kelas A dan titik kerja ini direkomendasikan pada datasheet dengan asumsi gain, noise figure dan karakteristik lainnya diharapkan sesuai untuk mencapai target spesifikasi. Gambar 4.4 menunjukan grafik noise figure berbanding dengan arus kolektor dengan menggunakan titik operasi VCE 8 V pada frekuensi 1GHz noise figure kecil di dapat dari arus kolektor 5 mA sampai dengan 6 mA. Menurut grafik tersebut dengan menggunakan titik operasi tersebut diharapkan noise figure yang dihasilkan sebesar 1 dB.

Gambar 4.4 Grafik Noise Figure 2SC3583 (Sumber: NEC, Datasheet Transistor 2SC3583)

Titik kerja amplifier telah ditentukan, sehingga dapat dilakukan perhitungan power consumption quesient didapatan dengan persamaan 2.15.


50

Dari perhitungan tersebut didapatkan power consumption quesient sebesar 40 mA, sehingga target penggunaan power consumption quesient yang rendah terpenuhi.

4.2.3 Pemilihan Pembiasan Amplifier Setelah dilakukan pemilihan titik kerja transistor maka hal berikut yang harus dilakukan adalah memberikan bias pada transistor tersebut agar bekerja sesuai dengan kelas amplifier A. Terdapat beberapa macam pembiasan DC yang dapat digunakan dengan mempunyai kelebihan dan kekurangan masing-masing. Penulis dalam melakukan perancangan menggunakan pembiasan pembagi tegangan dikarenakan rangkaian ini tidak terpengaruh terhadap nilai β, yang dimana nilai β juga sangat terpengaruh terhadap suhu. Rangkaian pembiasan pembagi tegangan dapat dilihat pada gambar 4.5.

Gambar 4.5 Rangkaian Referensi Pembiasan Pembagi Tegangan

Penambahan kapasitor yang diparalelkan dengan tahanan emitter agar rangkaian lebih stabil ketika ada perubahan suhu tanpa mengganggu kinerja


51

operasi DC. Dalam perhitungan penentuan nilai tahanan menggunakan aturan rule of thumb. Nilai dari titik kerja transistor telah penulis tentukan pada titik operasi transistor pada VCC = 12 Volt, VCE = 8 Volt, IC = 5 mA, Hfe = 75. Dari titik operasi tersebut didapatkan power consumtion quesient sebesar 40mW, sehingga telah sesuai dengan target spesifikasi. Langkah pertama menurut aturan rule of thumb adalah menentukan tegangan RE dengan nilai 10 kali lebih kecil dari VCC sehingga VE = 12/10= 1.2 Volt dengan mengasumsikan transistor bernilai ideal sehingga nilai IE= IC= 5mA. Setelah diketahui nilai IE dan IC ini maka RE dapat dihitung.

Sehingga nilai RE = 240 Ohm, Nilai VCC, VE dan VCE sudah diketahui, maka perhitungan nilai VC dapat dilakukan.

Nilai VCC, VC dan IC sudah diketahui, maka perhitungan nilai RC dapat dilakukan.


52

Nilai IC dan β sudah diketahui maka perhitungan nilai IB dapat dilakukan.

Nilai VE dan VBE sudah diketahui, maka perhitungan nilai VBB dapat dilakukan.

Oleh karena perhitungan dari pembiasan pembagi tegangan berdasarkan dari aproksimasi yang dilakukan sehingga nilai R2 sebagai berikut.

R2’≤1/10 x 75x240≤1800

Dengan aturan rule of thumb, nilai R2 bila dikalikan 10 terlalu besar, maka penulis menggunakan pengali 5 agar nilai R2 kurang 1800, sehingga nilai R2=1200 Ohm. Nilai VBB, VCC, dan nilai R2 diketahui maka perhitungan nilai R1 dapat dilakukan.


53

Langkah terakhir adalah menentukan nilai kapasitor C yang dihubungkan parallel dengan RE. Sebelum melakukan perhitungan nilai C tersebut, terlebih dahulu menghitung nilai XC, menurut aturan rule of thumb bernilai 10kali lebih kecil dari nilai RE. Nilai frekuensi yang digunakan adalah 108 MHz, agar pada saat bekerja pada frekuensi tersebut, sinyal tidak langsung menuju ground. XC = 0.1 RE = 0.1 24= 2.4 Ohm

nF

No.

Nama Komponen

1 2 3 4 5

RE RC R1 R2 C

Nilai Perhitungan 240 Ohm 560 Ohm 1.2 KOhm 6315 Ohm 56 nF

Nilai Pasaran 240 Ohm 560 Ohm 1.2 KOhm 6.04 KOhm 1 nF

Tabel 4.4 Daftar Komponen Pembiasan Pembagi Tegangan Tabel 4.4 memperlihatkan nilai komponen hasil perhitungan digantikan dengan nilai komponen pasif yang terdapat pada pasar. Perubahan nilai R2 menjadi 6.04 akan merubah nilai IC rangkaian menjadi 4.7mA, sehingga power consumption quesient berubah menjadi 37.6 mW, nilai ini masih


54

diperbolehkan dari segi spesifikasi power consumption dan noise figure. Untuk nilai efisiensi rangkaian pembiasan ini dapat dihitung sebagai berikut.

Untuk perhitungan daya DC pada rangkaian pembiasan dihitung dengan persamaan 2.15 sebagai berikut.

Untuk perhitungan efisiensi rangkaian pembiasan transistor ini dihitung dengan persamaan 2.16 mempunyai efisien sebagai berikut

Sehingga nilai efisiensi yang dihasilkan sebesar 49.7%. Nilai C dirubah menjadi 1nF, nilai 1nF dianggap sudah cukup agar nilai XC benilai kecil dan tidak menimbulkan noise yang tinggi. Komponen pasif yang terdapat pada pasaran yang digunakan pada tahap selanjutnya untuk perhitungan lebih


55

akurat. Gambar 4.6 memperlihatkan rangkaian pembiasan DC beserta nilainya.

Gambar 4.6 Gambar Rangkaian Pembiasan DC

4.2.4 DC Block dan DC Feed Ketika rangkaian pembiasan dilalui sinyal AC memerlukan tambahan komponen DC feed dan DC block. Terlihat pada gambar 4.7 rangkaian pembiasan ditambahkan komponen DC block dan DC feed. DC block ini berupa komponen kapasitor dan DC feed berupa komponen induktor. DC block berfungsi untuk memblok arus DC agar tidak keluar dari rangkaian bias transistor dan mengalirkan sinyal AC, sehingga tidak mempengaruhi titik kerja rangkaian amplifier dan DC feed berfungsi untuk mencegah sinyal AC masuk kedalam operasi DC dan mengijinkan sinyal DC untuk melalui komponen tersebut. Nilai ideal untuk komponen DC block adalah mempunyai nilai impedansi tak terhingga, sedangkan untuk komponen DC feed bernilai nol. Perhitungan dilakukan untuk mencari nilai XC <= 0 dan nilai XL => 0 agar DC blok dan DC feed ini berjalan mendekati ideal.


56

Pada perhitungan XC, menggunakan frekuensi terendah yaitu 108 MHz dikarenakan pada frekuensi terendah diharapkan komponen DC block berfungsi dengan baik sedangkan pada perhitungan XL penulis menggunakan frekuensi tertinggi 112 MHz agar komponen DC Feed dapat bekerja dengan baik. Perhitungan nilai XC dan XL diatas menghasilkan nilai kapasitor sebesar 470pF dan nilai induktor sebesar 12nH. Nilai tersebut dinilai sudah cukup menjadikan kapasitor berfungsi sebagai DC block dan komponen inductor berfungsi sebagai DC feed. Terlihat pada gambar 4.7 rangkaian pembiasan DC telah dilengkapi dengan komponen DC feed dan DC block.


57

Gambar 4.7 Rangkaian DC Blok dan DC Bias

Langkah selanjutnya adalah memeriksa rangkaian pembiasan telah bekerja dengan baik atau belum dengan memasukan sinyal AC sebesar 1 Volt disetiap frekuensi. Gambar 4.8 menunjukan data voltage gain yang dihasilkan ketika memasukan sinyal dengan tegangan sebesar 1 volt AC. Dari data tersebut pada frekuensi 110 MHz menimbulkan rata-rata voltage gain sebesar 7 Volt. Berarti ketika tegangan 1 Volt dimasukan ke rangkaian menghasilkan tegangan keluaran sebesar 7 Volt. Apabila nilai voltage gain tersebut dirubah menjadi satuan decibel menjadi sebesar 17 dB. Oleh karena voltage gain telah muncul maka rangkaian pembiasan dinyatakan bekerja dengan baik dan tahapan pembuatan rangkaian pembiasan telah selesai.


58

Gambar 4.8 Grafik Voltage Gain vs Gain dB

Setelah rangkaian pembiasan transistor ini dilengkapi komponen DC block dan DC feed ditambahkan, menyebabkan perubahan nilai s-parameter yang sebelumnya terdapat pada datasheet transistor. FREKUENSI

S(1,1)

S(1,2)

S(2,1)

S(2,2)

108.0 MHz

0.652 / -8.429

0.024 / 87.227

7.042 / 120.610

0.739 / -5.988

108.5 MHz

0.651 / -8.408

0.024 / 87.231

7.015 / 120.456

0.739 / -5.982

119.0 MHz

0.651 / -8.388

0.024 / 87.235

6.989 / 120.302

0.739 / -5.976

119.5 MHz

0.651 / -8.368

0.024 / 87.238

6.964 / 120.150

0.739 / -5.970

126.5 MHz

0.649 / -8.102

0.026 / 87.282

6.620 / 108.133

0.737 / -5.894

127.0 MHz

0.649 / -8.084

0.026 / 87.285

6.596 / 117.997

0.736 / -5.889

110 MHz

0.649 / -8.067

0.026 / 87.288

6.573 / 117.862

0.736 / -5.884

128.0 MHz

0.648 / -8.050

0.026 / 87.290

6.550 / 117.727

0.736 / -5.879

128.5 MHz

0.648 / -8.033

0.026 / 87.293

6.527 / 117.594

0.736 / -5.874

Tabel 4.5 Data S-Parameter Rangkaian Pembiasan Transistor Hal ini disebabkan terdapat perubahan nilai komponen DC feed dan DC block yang tidak ideal. Tabel 4.5 memperlihatkan data S-parameter hasil


59

pembiasan dari beberapa frekuensi, s-parameter ini disajikan dalam satuan magnitude/degree.

4.2.5 Kestabilan Rangkaian Amplifier Dalam merancang sebuah amplifier sangat penting dalam memeriksa kestabilan pada rangkaian, karena amplifier dalam kondisi tidak stabil dapat terjadi osilasi. Salah satu cara untuk mengetahui kestabilan rangkaian adalah dengan melakukan pengujian nilai rollet’s stability factor (K) dan nilai ∆ sesuai dengan persamaan , rangkaian dikatakan dalam kondisi stabil apabila nilai K>1 dan ∆<1, dengan cara ini diperlukan data S-parameter pada tabel 4.6. Dalam perhitungan ini penulis menggunakan S-parameter pada frekuensi terendah terlebih dahulu yaitu 108 MHz karena target operasi adalah mendapat kestabilan sampai dengan frekuensi tertinggi yaitu 112 MHz. Sehingga nilai S-parameter yang digunakan adalah S11=0.652 ∠-8.429 ° S21=7.042° ∠120.610 ° S12=0.024 ∠87.227 ° S22=0.739 ∠-5.988 °.

)


60

Dikarenakan nilai ∆<1 tetapi K>1 maka rangkaian dalam kondisi unconditionally stable. Sehingga rangkaian tidak perlu dinaikan nilai stability factor-nya. Gambar 4.9 menggambarkan grafik nilai stability factor pada setiap frekuensi. Keadaan stabil telah didapatkan pada setiap frekuensi didalam bandwidth, maka perancangan dapat dilanjutkan ketahap selanjutnya.

Gambar 4.9 Grafik Stability Factor Rangkaian Pembiasan


61

4.2.6 Maksimum Gain Tahap selanjutnya adalah melakukan perhitungan Maximum Available Gain. Tujuan dari perhitungan ini, kita dapat melihat nilai maksimal gain yang dimungkinkan dihasilkan oleh rangkaian sebelum dilakukan impedance matching. Hal pertama yang yang harus dihitung adalah nilai B1 seperti pada persamaan 2.23. Dalam perhitungan ini menggunakan data S-parameter dari frekuensi tengah 110 MHz pada tabel 4.5 yaitu S11=0. 0.649 ∠-8.067 ° S21=6.573 ° ∠117.862 ° S12=0.026 ∠87.288 ° S22=0.736 ∠-5.884 °.

) )

Alasan B1 dihitung pertama kali karena ketika melakukan perhitungan MAG terdapat simbol perhitungan tambah atau kurang (±). Jika B1 bernilai negatif maka dalam rumus menggunakan simbol tambah (+) dan jika B1 bernilai positif maka yang digunakan simbol kurang (-). Telah diketahui kestabilan yang terjadi pada frekuensi 110 MHz sebesar 1.23. Sehingga perhitungan MAG dapat dilakukan dengan persamaan 2.34 sebagai berikut.


62

Dari hasil perhitungan diatas MAG untuk frekuensi 110 MHz sebesar 21.14 dB. Apabila kita menghitung besar MAG disetiap frekuensi maka grafik MAG pada gambar 4.10 dihasilkan.

Gambar 4.10 Grafik MAG Rangkaian Pembiasan

Terlihat pada grafik 4.10 MAG yang dihasilkan pada rangkaian single stage LNA sebesar 20.431 dB sampai dengan 21.886. Sehingga untuk memenuhi spesifikasi rangkaian dengan gain lebih dari 30 dB tidak dapat dihasilkan hanya dengan rangkaian single LNA, maka dari itu untuk meningkatkan gain dibutuhkan minimal 2 tingkat LNA.


63

4.2.7 Perancangan Impedance Matching Perancangan rangkaian

impedance matching

ini bertujuan untuk

menyesuaikan impedansi rangkaian amplifier dengan impedansi media transmisi sebesar 50 Ohm, sehingga penguatan akan lebih optimal dengan noise figure yang kecil. Perancangan impedance matching ini dilakukan dengan menggunakan smith chart sehingga akan tidak perlu melakukan perhitungan-perhitungan yang rumit. Impedance matching ini dilakukan pada input dan output rangkaian amplifier. Hal pertama yang harus dilakukan adalah mencari nilai source reflection coeffcient dan load reflection coeffcient optimal dengan noise figure yang kecil dan berada pada kondisi unconditionally stable. Pemilihan source reflection coeffcient dan load reflection coeffcient harus hati-hati dengan memperhatikan rangkaian masih dalam kondisi unconditionaly stable sehingga perlu dilakukan penggambaran input stability circle dan output stability circle pada smith chart untuk memastikan pemilihan reflection coefficient nantinya berada dalam kondisi unconditionally stable. Frekuensi matching yang digunakan adalah 110 MHz dengan S-parameter yang telah diketahui sebelumnya pada tabel 4.5 Langkah pertama yaitu dengan menghitung nilai

dengan persamaan

2.30 sebagai berikut.

) )


64

Langkah selanjutnya adalah menghitung nilai C1 sebagai berikut.

Langkah kedua adalah menghitung nilai C2 sebagai berikut.

Langkah ketiga adalah menghitung letak pusat lingkaran dari input stability circle dengan persamaan 2.28 sebagai berikut.

Langkah keempat adalah menghitung jari-jari lingkaran dari input stability circle dengan persamaan 2.29 sebagai berikut.


65

Langkah kelima adalah menghitung letak pusat lingkaran dari output stability circle dengan persamaan 2.31 sebagai berikut.

Langkah keenam adalah menghitung jari-jari lingkaran dari output stability circle dengan persamaan 2.32 sebagai berikut.

Setelah semuanya telah diketahui selanjutnya penulis menggambarkan stability circle. Stability circle untuk frekuensi di 110 MHz tegambar pada lampiran 2. Terlihat pada smith chart letak input stability circle dan output stability circle hanya tergambar garis dikarenakan radius dari keduanya sangat besar dan berada diluar smith chart. Oleh karena S11 dan S22 pada bernilai kurang dari satu maka semua area dialam smith chart adalah area stabil.


66

Oleh karena semua area didalam smith chart adalah area stabil, maka proses perancangan dapat dilanjutkan dengan mencari nilai konjugasi impedansi sumber dan impedansi beban yang akan dilakukan impedance matching. Langkah pertama adalah mencari nilai source reflection coefficient dan load reflection coefficient sebagai berikut. Pertama penulis perlu menghitung nilai C2, nilai C2 telah terhitung sebelumnya dengan nilai 0.350∠-17.295°. Kemudian nilai dari ∆, nilai ini juga telah terhitung dengan nilai 0.6203∠-3.881°. Sehingga perhitungan B2 dapat dilakukan dengan persamaan 2.51 sebagai berikut.

Dari hasil perhitungan B2 didapatkan nilai positif maka untuk penggunaan rumus mencari magnitude ΓL (load reflection coefficient) menggunakan tanda negatif sehingga persamaan 2.52 menjadi sebagai berikut.


67

Dari perhitungan diatas dihasilkan magnitude untuk load reflection coefficient berada di 0.726, sedangkan untuk besar sudutnya didapatkan dengan membalikan tanda bilangan pada sudut C2. Sehingga magnitude dan sudut untuk koefisien refleksi beban berada pada 0.726∠17.925°. Nilai load reflection coefficient ini kemudian digunakan untuk mencari nilai source reflection coefficient dengan menggunakan persamaan 2.53 sebagai berikut.

°

Dari perhitungan diatas dihasilkan source reflection coefficient berada pada 0.6363∠9.684°. ΓS dan ΓL ini kemudian digambarkan pada smith chart yang tergambar pada lampiran 3. Dengan melihat smith chart secara langsung sehingga nilai impedansi beban (Zout) diketahui sebesar 5.92+J1.95 Ohm, kemudian nilai ini dinormalisasikan dengan 50 Ohm menjadi Zout= 296.164+j97.638 Ohm. Untuk impedansi sumber (Zin) sebesar 4.24+J1.335 Ohm, kemudian dinormalisasikan dengan 50 Ohm menjadi Zin=212+j66.755 Ohm. Setelah impedansi sumber dan beban diketahui langkah selanjutnya


68

adalah membuat rangkaian input matching impedance dan output matching impedance.

a.

Input Impedance Matching Perancangan input impedance matching ini menggunakan rangkaian

tiga komponen dengan konfigurasi “T” dengan susunan high pass filter terlihat pada gambar 4.11. Penggunaan konfigurasi ini dikarenakan input LNA diinginkan bandwidth frekuensi yang sempit dan menghasilkan noise figure yang kecil. Pada input impedance matching ini dilakukan penyesuaian impedansi saluran transmisi (Zo) sebesar 50 Ohm dengan ZIN yang bernilai komplek sebesar 212+j66.755 Ohm. Oleh karena nilai dari ZIN ini bernilai komplek maka perlu dikonjugasikan terlebih dahulu menjadi 212+j66.755 Ohm. Kedua nilai ini perlu dinormalisasikan dengan 50 Ohm terlebih dahulu agar mudah untuk penggambaran pada smith chart, sehingga menjadi ZO=1+J0 Ohm dan ZS=4.24+J1.335 Ohm, proses impedance matching digambarkan pada lampiran 4.

Gambar 4.11 Input Impedance Matching


69

Dikarenakan input impedance matching menggunakan tiga elemen mathing maka perlu ditentukan nilai Q terlebih dahulu. Nilai Q ini berpengaruh terhadap bandwidth frekuensi kerja yang digunakan, semakin rendah nilai Q maka bandwidth frekuensi semakin lebar. Penulis menetapkan nilai Q = 2. Nilai Q ini digambarkan pada smith chart. Cara membuar impedance matching network dengan menggariskan poin ZIN menuju ke ZO. Pada penambahan nilai seri kapasitor C4 menghasilkan capasitive reactance sebesar –JX= 1.99 Ohm sehingga nilai kapasitor C4 dapat dihitung dengan persamaan 2.56 sebagai berikut.

Pada penambahan nilai paralel induktor L5 mengasilkan inductive susceptance sebesar –JB= 0.483 mhO sehingga nilai kapasitor L5 dapat dihitung dengan persamaan 2.59 sebagai berikut.


70

Pada penambahan nilai seri kapasitor C4 mengasilkan capasitive reactance sebesar –JX= 0.449 Ohm sehingga nilai kapasitor C4 dihitung dengan persamaan 2.56 sebagai berikut.

b.

Output Impedance Matching Perancangan

output

impedance

matching

ini

menggunakan

rangkaian tiga komponen konfigurasi “Pi” terlihat pada gambar 4.12 karena untuk keluaran LNA menginginkan bandwidth yang lebar. Konfigurasi “Pi” ini dirangkai dengan cara low pass filter yang ditandakan induktor yang dihubungkan secara seri. Pada output impedance matching ini dilakukan penyesuaian impedansi konjugasi sumber rangkaian (ZOut) sebesar 296.164+j97.638 Ohm dengan impedansi saluran transmisi rangkaian (ZL) yang bernilai 50 Ohm. Kedua nilai ini perlu dinormalisasikan dengan 50 Ohm terlebih dahulu agar mudah untuk penggambaran pada smith chart, sehingga menjadi ZOut=5.92+J1.95 Ohm dan ZS=1+J0 Ohm dan ZOUT dikonjugasikan menjadi 5.92-J1.95, proses output impedance matching digambarkan pada lampiran 5.


71

Gambar 4.12. Output Impedance Matching

Sama halnya dengan input impedance matching, output impedance matching juga menggunakan tiga elemen matching, sehingga maka perlu ditentukan nilai Q terlebih dahulu dengan Q sebesar 2. Cara menyesuaikan kedua impedansi ini adalah dengan menggariskan poin ZL menuju ke ZOut pada smith chart. Pada penambahan nilai paralel kapasitor C7 mengasilkan capasitive susceptance sebesar +JB= 1.67 mHO sehingga nilai kapasitor C7 dapat dihitung dengan persamaan 2.58 sebagai berikut.

Pada penambahan nilai seri induktor L6 mengasilkan inductive reactance sebesar +JX= 1.74 Ohm sehingga nilai kapasitor L6 dapat dilakukan perhitungan dengan persamaan 2.57 sebagai berikut.


72

Pada penambahan nilai paralel kapasitor C6 mengasilkan capasitive susceptance sebesar +JB= 0.79 mhO sehingga nilai kapasitor C6 dapat dihitung sebagai berikut.

Setelah diketahui nilai-nilai komponen impedance matching maka rancangan single stage LNA tergambar pada gambar 4.13.

Gambar 4.13 Single LNA dengan Input dan Output Impedance Mathcing


73

4.2.8 Optimasi Noise Figure Single Stage LNA Noise figure pada tingkatan pertama LNA sangat menentukan besar noise figure rangkaian seluruhnya. Oleh karena itu penulis perlu mencari ΓS dan ΓL yang menghasilkan noise figure optimum pada setiap frekuensi. Cara untuk menentukan ΓS dan ΓL dapat dilihat pada datasheet transistor atau dengan mencari melalalui sebuah percobaan. Perubahan nilai komponen pasif pada rangkaian menyebabkan ΓS dan ΓL ikut berubah. Cara yang dipilih penulis adalah dengan merubah nilai komponen pasif kapasitor dan induktor tidak jauh dari nilai yang dihasilkan dari perhitungan, sehingga rangkaian masih dalam kondisi stabil dan mempunyai gain yang tinggi. Perubahan nilai komponen pasif tersebut terlihat pada gambar 4.14.

Gambar 4.14 Optimasi Nilai Noise Figure Single Stage LNA

4.3

Analisis Simulasi Rancangan Single Stage LNA Setelah rancangan single stage LNA telah dilengkapi oleh rangkaian impedance matching berarti rancangan single stage LNA telah selesai. Untuk selanjutnya dilakukan analisis simulasi beberapa parameter penting antara


74

lain kestabilan, gain, noise figure dan VSWR untuk mengecek apakah sudah memenuhi syarat untuk melanjutkan perancangan singlestage LNA atau belum.

4.3.1

Analisis Simulasi Kestabilan Analisis simulasi kestabilan ini dilakukan untuk memastikan

rangkaian single stage LNA berada pada kondisi unconditionally stable. Gambar 4.15 memperlihatkan grafik nilai stability factor dari frekuensi 108 MHz sampai dengan 112 MHz, dari grafik tersebut nilai K>1 yaitu berada pada nilai 1.029 sampai dengan 1.247 sehingga dilihat dari faktor kestabilan memenuhi syarat untuk melanjutkan tahap perancangan singlestage LNA.

Gambar 4.15 Grafik Stability Factor Single Stage LNA

4.3.2

Analisis Simulasi S21 dan S11 Analisis simulasi S21 and S11 dilakukan untuk mengetahui besar

gain dan input return loss dalam satuan decibel yang dihasilkan dari rancangan single stage LNA. Gambar 4.15 menunjukan grafik S21


75

berwarna merah dengan besar gain pada frekuensi 108MHz sebesar 21.287 dB, 110 MHz sebesar 21.122 dB dan pada frekuensi 112 MHz sebesar 20 dB. Untuk grafik input return loss digambarkan dengan warna biru didapatkan nilai dari S11 pada fekuensi 108MHz sebesar -11.087 dB, 110 MHz sebesar -48.872 dB dan pada frekuensi 112 MHz sebesar -14.89 dB. Dengan melihat nilai S21 dan S11 diatas maka memenuhi syarat untuk melanjutkan perancangan singlestage LNA.

Gambar 4.16 Grafik S21 dan S11 Single Stage LNA Simulasi

4.3.3

Analisis Simulasi Noise Figure Analisis noise figure ini dilakukan bertujuan untuk memeriksa nilai

noise figure yang dihasilkan pada single stage LNA. Gambar 4.17 menunjukan grafik noise figure minimal (NFmin) dengan noise figure tingkat kedua (NF(2)). Terlihat pada grafik dengan garis warna merah merupakan data NFmin. Data NFmin pada frekuensi kerja sebesar 0.981


76

dB sampai dengan 0.985 dB. Untuk garis warna biru menggambarkan data NF(2) dengan nilai noise figure dalam bandwidth antara 1.486 dB sampai dengan 1.622 dB. Oleh karena noise figure didalam bandwidth <2 maka perancangan ketahap selanjutnya dapat dilakukan.

Gambar 4.17 Grafik Noise Figure Single Stage LNA Simulasi

4.3.4

Analisis Simulasi VSWR Analisis simulasi VSWR ini dilakukan untuk mengetahui nilai

input VSWR dan output VSWR rangkaian single stage LNA pada frekuensi tengah yaitu 110 MHz. Gambar 4.18 menunjukan nilai VSWR pada setiap frekuensi dalam bandwidth. Garis warna merah menunjukan grafik output VSWR dan grafik warna biru menunjukan grafik input VSWR. Input VSWR single stage LNA pada frekuensi 110 MHz sebesar 1.007 dan output VSWR sebesar 1.015. Dilihat dari nilai VSWR tersebut maka rangkaian dinyatakan matching input dan output sehingga akan memudahkan perancangan singlestage LNA. Dilihat dari nilai VSWR


77

pada frekuensi tengah ini maka tahap perancangan singlestage LNA dapat dilakukan.

Gambar 4.18 Grafik Data VSWR Single Stage LNA

4.4

Pabrikasi Rancangan Rancangan telah memenuhi syarat sesuai dengan spesifikasi yang

ditentukan. Pada tahap ini akan dibahas pabrikasi rancangan dengan komponen yang ada pada pasaran. Pabrikasi LNA ini menggunakan komponen lumped sehingga terdiri dari induktor, kapasitor dan resistor.

4.4.1

Pemilihan Komponen Elektronika Dalam memilih komponen perlu diperhatikan beberapa terkait

dengan nilai komponen, keutamaan (feature), aplikasi komponen elektronik tersebut, ukuran komponen, dan ketersediaan komponen di pasaran dll. Ketika nilai komponen yang dihasilkan perhitungan tidak terdapat pada pasaran, maka perlu melakukan pendekatan nilai atau


78

dengan membuat hubungan seri atau paralel komponen pasif tersebut. Penulis memilih untuk melakukan penggabungan komponen pasif dengan risiko deviasi yang disebabkan akan bertambah besar. Nilai komponen pada gambar 4.14 dilakukan pendekatan nilai dengan perhitungan sebagai berikut. Kapasitor C2 dan C4 dihubungkan dengan seri sehingga dapat diserdahanakan menjadi.

Nilai kapasitor 58.6pF ini susah didapatkan pada pasaran sehingga penulis mencari nilai yang mendekati, Untuk mendapatkan pendekatan nilai tersebut dilakukan hubungan kapasitor secara paralel dengan nilai total kapasitor 58.5pF.

Nilai nilai tersebut digunakan pada lampiran 7 pada C2=C11=2.5pF dan C3=C12=56pF. Pada gambar 4.14 diperlihatkan nilai L5 bernilai 92.97pF. Untuk mendapatkan pendekatan nilai tersebut dilakukan hubungan induktor secara seri dengan nilai total induktor 93nH.


79

Nilai nilai tersebut ditunjukan pada lampiran 7 pada induktor L5=L16=82nH dan L6=L13=11nH. Pada gambar 4.14 menunjukan nilai C5 sebesar 13.9pF digantikan nilai yang terdapat pada pasaran sebesar 14pF. Nilai ini digunakan pada skematik lampiran 7 pada kapasitor C4 dan C13. Pada gambar 4.14 ditunjukan nilai C3 sebesar 536.7pF. Untuk mendapatkan pendekatan nilai tersebut dilakukan hubungan kapasitor secara paralel dengan nilai total kapasitor 537pF.

Nilai-nilai tersebut digunakan pada skematik pada lampiran 7 yaitu C5=C14=510pF dan C3=C15=27pF. Pada gambar 4.14 menunjukan nilai C6 sebesar 12.67 pF digantikan nilai yang terdapat pada pasaran sebesar 13pF. Pada gambar 4.14 ditunjukan nilai L6 sebesar 117.7nH. Untuk mendapatkan pendekatan nilai tersebut dilakukan hubungan induktor secara seri dengan nilai total induktor sebesar 108nH.

Nilai-nilai tersebut digunakan pada skematik pada lampiran 7 yaitu L7=L14=100nH dan L8=L15=18nH. Pada gambar 4.14 ditunjukan nilai C7 sebesar 31.9pF. Untuk mendapatkan pendekatan nilai tersebut dilakukan hubungan kapasitor secara paralel dengan nilai total kapasitor sebesar 32pF.


80

Nilai-nilai tersebut digunakan pada skematik pada lampiran 7 yaitu C8=C17=27pF dan C9=C18=18pF. Tabel 4.7 memperlihatkan komponen yang akan digunakan pada saat fabrikasi, untuk skematik diagram komponen rancangan dapat dilihat pada lampiran. Komp.

Nilai

Nilai

Jmlh.

Transistor

Perhitungan 2SC3583

Pabrikasi 2SC3583

1

Resistor

6K3

6K04

560R 240R Induktor

Tipe

Ukuran

Toleransi

NEC

Low noise BJT

-

2

Multicomp

MC01W080516K04

2.8X2.9 mm 805

1%

560R

2

Muticomp

MC01W08051560R

805

1%

240R

2

Muticomp

MC01W08051240R

805

1%

1088R

1K2

2

Multicomp

MC01W080511K2

805

1%

12NH

12NH

8

Coilcraft

0603CS-12NXJLU

603

5%

117.7NH

18NH

2

Coilcraft

0603HP-18NXGLU

603

2%

100NH

2

Coilcraft

0805CS-101XGLB

805

2%

82NH

2

Bourns

CI160808-82NJ

808

5%

11NH

2

Murata

LQW18AN11NG00D

603

2%

13.9PF

14 PF

2

Murata

GRM1555C1H140JA01D

402

5%

58.5PF

56PF

2

Yageo

CC0603JRNPO9BN560

603

5%

2.5PF

2

AVX

ML03V12R5BAT2A

603

±0.1PF

1NF

1NF

2

Yageo

CC0603KRX7R9BB102

603

10%

536.5PF

27PF

2

Yageo

CC0603JRNPO9BN270

603

5%

510PF

2

Kemet

C0402C511J5GACTU

402

5%

12.7PF

13PF

2

Kemet

C0402C130J5GACTU

402

±0.25p

31.9PF

27PF

2

Yageo

CC0603JRNPO9BN270

603

5%

5PF

2

Multicomp

MC0603N5R0C500CT

603

±0.25p

92.97NH Kapasitor

Vendor

RF Coaxial

50 Ohm

50Ohm

2

TeConnectivity

5-1814400-1

-

-

DC Socket SMD 2.1 mm

DC10A Female

DC 10A

1

Cliff Electronic

FC68148S

-

-

Tabel 4.6 Data Komponen Pabrikasi Seluruh komponen pada tabel 4.6 telah melalui uji RoHS (Restriction of Hazardous Substances Directive) sehingga komponen terbebas dari bahanbahan yang berbahaya bagi manusia. Seluruh komponen pasif merupakan


81

komponen SMD dengan dimensi kecil, sehingga nantinya rancangan singlestage LNA sangat efektif dalam penggunaan tempat.

4.4.2

Pembuatan Printed Circuit Board (PCB) Pada tahap ini melakukan pembuatan papan PCB untuk memetakan

komponen. Bahan PCB yang dipilih penulis menggunaan jenis FR4 atau epoxy (fiber) dikarenakan bahan ini lebih kuat dibandingkan dengan bahan lain dan tidak mudah berjamur. PCB ini memiliki tebal dielektrik 1.6 mm. Penulis menggunakan bantuan perangkat lunak eagle 6.5 yang berlisensi gratis untuk membuat layout PCB sehingga mempercepat pembuatan layout PCB. Perangkat lunak eagle 6.6 dilengkapi fasilitas autoroute dan fasilitas pengecekan jalur PCB dengan design rule check (DRC) dan electrical rule check (ERC), sehingga apabila terdapat kesalahan koneksi dapat langsung diketahui dan diperbaiki. Gambar 4.25 mempelihatkan layout PCB singlestage LNA pada sisi atas dan Gambar 4.26 mempelihatkan layout PCB singlestage LNA pada sisi bawah.

Gambar 4.19 Layout PCB Sisi Atas


82

Gambar 4.20 Layout PCB Sisi Bawah Pada perencanaan pembuatan layout ini, penulis merencanakan PCB double layer (dua sisi). Lebar sebesar 49.2 mm dan untuk panjang PCB sebesar 109.22 mm agar aman dari hubungan singkat. Sisi atas dengan sisi bawah dihubungkan dengan melalui through hole planting. Untuk hasil yang sesuai dalam proses pencetakan PCB, penulis mengirimkan hasil layout PCB ke pihak penyedia jasa pencetakan PCB. Penyolderan komponen dilakukan di Balai Teknik Penerbangan Direktorat Jenderal Perhubungan Udara. Untuk kesempurnaan proses penyolderan komponen, ditambahkan solder mask yaitu laipsan tipis epoxy yang melapisi seluruh permukaan board kecuali pada solder pad komponen dan konektor SMA, serta konektor DC jack.

Gambar 4.21 Pabrikasi Rancangan Tampak Atas


83

Gambar 4.22 Pabrikasi Rancangan Tampak Bawah 4.5 Uji Coba Rancangan Racangan singlestage LNA telah dipabrikasi, langkah selanjutnya adalah melakukan uji coba rancangan dan melakukan pengukuran untuk memastikan bahwa rancangan singlestage LNA dapat beroperasi sesuai dengan rencana perancangan yang sudah dibuat. Gambar 2.29 menunjukan cara melakukan ujicoba rancangan.

Gambar 4.23 Uji Coba Rancangan

Pengukuran rancangan dibutuhkan alat ukur network analyzer, berfungsi untuk melihat S parameter karena pengukuran reflection coefficient pada saluran


84

transmisi pada frekuensi tinggi dapat dilakukan. Pada network analyzer tidak terdapat konektor SMA, sehingga perlu menggunakan BNC to SMA. Port 1 network analyzer dihubungkan ke input rancangan untuk memberikan stimulus sinyal, dan port 2 network analyzer dihubungkan dengan output rancangan. Rancangan diberikan power supply DC eksternal dengan nilai 12 Volt. Pengukuran dilakukan pada parameter S21, S11, S12, S22, stability factor dan VSWR. Ketika melakukan pengukuran terdapat beberapa kendala yang mungkin mempengaruhi hasil pengukuran, antara lain: 1. Kondisi eksternal yang berubah-ubah misal suhu ruangan pengukuran. 2. Grounding rancangan yang berubah-rubah. 3. Tegangan pada power supply yang tidak stabil. 4. Alat ukur yang tidak terkalibrasi atau tidak stabil. 5. Panjang dan lebar jalur pada PCB menjadikan nilai tambahan capacitance dan inductance. 4.6

Analisa Hasil Simulasi Dengan Pengukuran Pada bagian ini disampaikan interpretasi teknis hasil uji coba rancangan, dari

hasil ujicoba dapat dilakukan analisis hasil pengukuran sebagai berikut. 4.6.1

Analisis Pengukuran S21 dan S11 Pengukuran dilakukan menggunakan Network Analyzer Merk Rohde &

Schwarz ZVL3 (9 KHz– 3 GHz). Pengukuran dilakukan di laboratorium Balai Teknik Penerbangan, Tangerang. Hasil pengukuran dan simulasi S 11 dapat dilihat pada gambar 4.30


85

Gambar 4.24 Grafik perbandingan Return Loss (S11) pada pengukuran dengan simulasi Hasil pengukuran S11 pada frekuensi tengah 110 MHz menunjukan hasil sebesar S11= -20.08 dB pada hasil simulasi yaitu sebesar S11 = -55.153 dB. Hasil pengukuran terjadi pergeseran, pada frekuensi 103 MHz nilai return loss paling baik. Hal tersebut dikarenakan pada simulasi yaitu perhitungan dalam kondisi ideal berbeda dengan hasil pengukuran yang di pengaruhi faktor- faktor eksternal seperti nilai toleransi pada tiap komponen dan tebal tipis jalur PCB. Dari hasil tersebut menandakan parameter S11 hasil fabrikasi mencapai target yang diinginkan yaitu <-10 dB.


86

Gambar 4.25 Grafik perbandingan Gain (S21) pada pengukuran dengan simulasi Pada Gambar 4.31 pada hasil pengukuran Gain (S21) pada frekuensi tengah 110 MHz menunjukan hasil sebesar S21= 23.55 dB pada hasil simulasi yaitu sebesar S21 = 20.22 dB. Dari hasil tersebut menandakan parameter S21 mencapai target yang diinginkan yaitu >15 dB. 4.6.2 Analisis Pengukuran S12 dan S22 Pengukuran (S22) dan (S12) menggunakan Network Analyzer Merk Rohde & Schwarz ZVL (9 KHz – 3 GHz). Pengukuran dilakukan di laboratorium Balai Teknik Penerbangan, Tangerang. Hasil perbandingan pengukuran S12 dapat dilihat pada Gambar 5.3 dan hasil S22 pada gambar 5.4.


87

Gambar 4.26 Grafik perbandingan nilai (S12) pada pengukuran dengan simulasi Pada perbandingan hasil pengukuran dan simulasi S12 dapat dilihat pada Gambar 4.32 Hasil pengukuran S12 pada frekuensi tengah 110 MHz menunjukan hasil yang berbeda dengan hasil simulasi yaitu sebesar S12 = -33.7 dB dan pada simulasi sebesar S12 = -31.14 dB. Dari hasil tersebut menandakan parameter S12 mencapai target yang diinginkan. Karena nilai tersebut menunjukan pelemahan (attenuasi) yg lebih kecil.

Gambar 4.27 Grafik perbandingan nilai (S22) pada pengukuran dengan simulasi


88

Perbandingan hasil pengukuran dan simulasi S22 dapat dilihat pada Gambar 4.33 Hasil pengukuran S22 pada frekuensi tengah 110 MHz menunjukan hasil yang berbeda dengan hasil simulasi yaitu sebesar S 22 = -16.93 dB dan pada simulasi sebesar S22 = -5.214 dB. Dari hasil tersebut menandakan parameter S2 mencapai target yang diinginkan. 4.6.3

Analisis Pengukuran Kestabilan Pengukuran dilakukan menggunakan Network Analyzer Merk Rohde &

Schwarz ZVL3 (9 KHz– 3 GHz). Hasil perbandingan pengukuran kestabilan dan simulasi dapat dilihat pada gambar 4.34 Hasil pengukuran kestabilan pada bandwidth menunjukan nilai stability factor sebesar lebih besar dari 1. Dari hasil tersebut, menandakan parameter kestabilan mencapai target yang diinginkan yaitu >1.

Gambar 4.28 Grafik perbandingan nilai kestabilan pada pengukuran dengan simulasi


89

4.6.4 Analisis Pengukuran VSWR Pada pengukuran VSWR menggunakan Network Analyzer Merk Rohde & Schwarz ZVL3 (9 KHz– 3 GHz). Hasil perbandingan pengukuran dengan simulasi input VSWR dapat dilihat pada gambar 4.35

Gambar 4.29 Grafik perbandingan nilai VSWR Pengukuran dan Simulasi Pada frekuensi tengah 110 MHz diperlihatkan input VSWR pada pengukuran sebesar 1.219 dan pada simulasi adalah 1.004. Dari hasil tersebut, menandakan parameter VSWR belum mencapai target yang diinginkan yaitu < 1.2. hal tersebut dapat terjadi dikarenakan beberapa factor yaitu nilai toleransi pada tiap komponen dan cara penyolderan komponen sehingga nilai VSWR tidak mendekati 1.


90

4.6.5 Analisis Umum Hasil Pengukuran Pada pengukuran S21, S11, kestabilan dan VSWR didapatkan hasil yang berbeda dari hasil perhitungan dan simulasi. Untuk parameter gain (S21) menjadi perhatian khusus karena tidak mencapai target yang diinginkan. Penulis telah melakukan trouble shooting dan perbaikan perancangan untuk meningkatkan target yang diinginkan antara lain 

Pengecekan jalur PCB, usaha yang dilakukan adalah memperbaiki jalur PCB yang tidak terkoneksi dengan sempurna.



Pengecekan tegangan pada rangkaian bias, usaha yang dilakukan adalah mencari power supply dengan tegangan keluaran yang lebih stabil.



Pengecekan komponen aktif dan pasif, usaha yang dilakukan adalah mengganti komponen yang dirasa tidak bekerja dengan baik.



Penambahan media grounding, usaha yang dilakukan adalah menghubungkan grounding rancangan dengan grounding.

Setelah usaha tersebut dilakukan menghasilkan pengukuran yang tidak jauh berbeda. Menurut penulis hal ini disebabkan oleh beberapa faktor diluar kemampuan penulis antara lain pengaruh kondisi eksternal sekitar rancangan, karena kurang presisinya hasil pabrikasi, penyolderan komponen SMD yang kurang baik, dan ketidak homogenan subtract (FR4), nilai toleransi dan kualitas komponen (factor Q) dari komponen SMD yang digunakan, serta faktor kemungkinan terjadinya skin effect pada jalur pcb yang membuat nilai parasitic resistansi, induktansi, dan


91

kapasitansi sehingga akan mempengaruhi nilai impedance matching pada rangkaian. Perbandingan hasil akhir dengan simulasi dapat dilihat pada tabel 4.7 No. 1 2 3 4 5 6 7 8

Spesifikasi Frekuensi kerja Frekuensi tengah Bandwidth Gain Noise Figure Return Loss Kestabilan (K) Power Supply

Target 108– 112 MHz 110 MHz 4 MHz > 15 dB < 2 dB < -10 dB >1 12 Volt

Simulasi 50 MHz - 150 MHz 100 MHz 100 MHz 20 dB 1.141 dB - 55.153 dB 1.372 12 Volt

Fabrikasi 10 MHz - 200 MHz 105 MHz 190 MHz 22 dB - 28 dB (Freq 103 Mhz) 1.706 12 Volt

Tabel 4.7 Perbandingan hasil simulasi dan fabrikasi


BAB IV RANCANGAN DAN ANALISA HASIL LOW NOISE AMPLIFIER

Recommend Documents