Integrált áramkörök/3 Digitális áramkörök/2 CMOS alapáramkörök Rencz Márta Ress Sándor Elektronikus Eszközök Tanszék
Mai témák • A CMOS inverter, alapfogalmak – működés, számitások, layout
• CMOS kapu áramkörök – alapkapuk, komplex kapuk
2/20
CMOS áramkörök • Complementary MOS, ⇒ n és p típusú növekményes tranzisztorok • manapság egyeduralkodó logikai áramkörökben • Elõnyei: • • • • •
a logikai szintek "tiszták", UH=UDD, UL=0V a statikus áramfelvétel =0 azonos fel- és lekapcsolási idők gyors működés tápfeszültség érzéketlen 3/20
CMOS inverter UDD
U DD
p U in
Uout
Uin
U out
n
• egy n és egy p típusú növekményes tranzisztorból • aktív terhelésű inverter, a 2 tranzisztort egyszerre vezéreljük állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt 4/20
CMOS inverter A kivitel vázlata egy keresztmetszeti ábrán
A technológia bonyolultabb: az egyik tranzisztornak külön zsebet kell kialakítani, általában az n vezetésesnek, mivel a zseb diffúziója rontja a töltéshordozók mozgékonyságát
5/20
A CMOS inverter transzfer karakterisztikája
Alsó tranzisztor vezet
Felső tranzisztor vezet
Alsó tranzisztor vezet
Felső tranzisztor vezet
2 alapeset, a tápfeszültségtől és a tranzisztorok küszöbfeszültségétől függően
VTp VTn 0
VTn
Uin UDD
1. kis tápfeszültség: UDD< VTn+ |VTp| egyszerre csak az egyik tranzisztor vezet
0
VTp
Uin UDD
2. nagyobb tápfeszültség Vdd> VTn+ |VTp| átkapcsoláskor egyszerre vezet mindkét tranzisztor 6/20
CMOS inverter 1. kis tápfeszültség: UDD< VTn+ |VTp| a karakterisztika:
U out
⎧U dd , ha...........................U in < U dd − VTp ⎪ ⎪ = ⎨határozatlan, ha....VTn < U in < U dd − VTp ⎪ ⎪⎩0, ha...............................U in < VTn Uout UDD
UDD
határozatlan
Uout
Uin
VTn UDD
UDD-VTp
Uin VTn
UDD-VTp
UDD
A transzfer karakterisztika középső szakasza nagyon meredek, ez a CMOS inverter jellegzetes előnye.
7/20
UDD
CMOS inverter 2. nagyobb tápfeszültség Vdd> VTn+ |VTp| Átkapcsoláskor? a karakterisztika szerkesztése:
Ube=UGSn
U in
Uki=UDSn
Uout
8/20
CMOS inverter Méretezés szimmetrikus működésre: Ha Uin=UK komparálási feszültség, a két tranzisztor árama megegyezik: K n (U K − VTn ) 2 = K p (U DD − U K − VTp ) 2 UK =
U DD − VTp + VTn K n / K p 1+ K n / K p
UGSn=UK UGSp=UDD-UK
A komparálási feszültség függ a két tranzisztor áramállandójának arányától. Ha a komparálási feszültséget a tápfeszültség felére szeretnék beállítani, és VTn=|VTp|, akkor Kn=Kp -t kell beállítani.
⎛W ⎞ ⎛W ⎞ ⎜ ⎟ = 2..2.5 × ⎜ ⎟ , mivel a lyukak mozgékonysága kb. 2, ⎝ L ⎠n ⎝ L ⎠P 2.5x kisebb.
9/20
CMOS inverter A kapcsolási idők számítása
Ha a 2 tranzisztor komplementer karakterisztikájú, a kapcsolási idők (fel V LM és lefutás) egyformák lesznek. pl. 1-0 átmenetre:
Ha
I c ≈ K (U DD − VT ) 2
CL tl = ∫ dU I V DD C
C L (U DD − VLM ) tL = K (U DD − VT ) 2
Csökkenthető a tápfeszültség vagy W/L növelésével
10/20
CMOS inverter Példa Mekkora a következő adatokkal rendelkező CMOS inverter kapukésleltetése?
CL=0.04pF , K0=20μA/V ; Vdd=5V; VT=1V; ULM=1V; W/L=2 (K=K0*W/L) 2
C L (U DD − VLM ) tL = K (U DD − VT ) 2
40 E − 15 * 4 = 0.5ns = 2 E − 5 *16
11/20
CMOS inverter FOGYASZTÁS Statikus fogyasztás nincs, a kapu statikus állapotában áram nem folyik. A működés közbeni, dinamikus fogyasztás két részből áll • Egymásba vezetés – a bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha VTn
• Töltés-pumpálás – Jelváltásokkor a kimeneten lévő CL terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. töltést pumpálunk a tápból a föld felé.
12/20
CMOS inverter • Egymásba vezetés
I [10uA], U [V]
– a bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha VTn
I
Vin Vout
4.0
(SPICE
2.0
szimuláció)
0.0 0.0n
10.0n
20.0n
30.0n
40.0n
time [sec]
I MAX = K (U DD / 2 − VT ), az átfolyó töltés , 2
ΔQ = btUD I MAX
ahol tUD az idő, amíg áram folyik, b egy konstans, ami az átkapcsoló jel alakjától függ. b≈ 0.1-0.2
P = fΔQU DD = fU DD btUD K (U DD / 2 − VT ) 2
P~f UDD3 13/20
CMOS inverter • Töltés-pumpálás – Jelváltásokkor a kimeneten lévő CL terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. töltést pumpálunk a tápból a föld felé.
ΔQL = C LU DD Pcp=f CLUDD2 •A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével. •A teljes fogyasztás a 2 összege (ha egymásba vezetés is van), arányos a frekvenciával és a tápfeszültség 2.-3. hatványával. 14/20
CMOS inverter layoutja U DD
n zseb
p zseb
p
+
n
-
n
+
n
+
p
-
p
+
D
p-MOS
S
U out S n-MOS
D
GND U in
poli
15/20
CMOS kapuk • A CMOS inverterben mindkét tranzisztort vezéreljük. • A kapuk esetében egy "felső" ill. "alsó" hálózat fog megjelenni, mindkét hálózat annyi tranzisztorból áll, ahány bemenete van a függvénynek. • Azoknál a bemeneti kombinációknál, ahol a függvény értéke 0, az alsó hálózat rövidzár a kimenet és a föld között, míg a felső hálózatnak szakadás a kimenet és a táp között • ha a függvény értéke 1, akkor az alsó hálózat szakadás, a felső hálózat rövidzár a p ill. n tranzisztorokkal duális hálózatokat kell megvalósítani
16/20
CMOS NOR kapu • • •
az alsó hálózat két párhuzamosan kötött tranzisztorból áll. Ha A vagy B bemenet magas, valamelyik alsó tranzisztor vezet, a felső hálózatban viszont zár, így a kimenet 0. Ha mindkét bemenet 0, akkor a két alsó tranzisztor zár, a két felső nyit, a kimenet 1.
17/20
CMOS NAND kapu •
az alsó hálózat két sorba kötött tranzisztorból áll.
CMOS kivitelben nem jelent hátrányt a NAND kapuk használata a NOR kapukkal szemben Egy n bemenetű CMOS kapuhoz 2n db tranzisztorra van szükség, (passzív terhelésű kapuknál csak n+1 kellett) 18/20
CMOS NAND kapu layoutja fém
UDD
p
+
n
+
out
p zseb
GND In1
In2
Poli Si
19/20
CMOS komplex kapuk Mint az NMOS komplex kapuk, de a terhelés PMOS tranzisztorokból az NMOS meghajtó hálózat duális hálózata. UDD
F = A + BC A
Uout B
C
20/20
