Integrált áramkörök/2 Digitális áramkörök/1 MOS alapáramkörök Rencz Márta Ress Sándor Elektronikus Eszközök Tanszék
Mai témák • Az inverter, alapfogalmak • Kiürítéses típusú MOS inverter • Kapuáramkörök kialakítása
11/2/2007
2/28
Integrált áramkörök • Digitális – MOS – CMOS • Analóg – Bipoláris – MOS,CMOS, BiCMOS • Mixed signal – CMOS, BiCMOS
11/2/2007
3/28
Digitális alapáramkörök MOS megoldásokat tárgyalunk ma • Alapelem az inverter A legalapvetőbb logikai elem, az összes többi elem ebből származtatható.
• Alap kapuáramkörök • Komplex kapuk
11/2/2007
4/28
Az inverter, alapfogalmak Transzfer karakterisztika
U out = f (U in )
Uout
A kimeneti jel a bemeneti jel invertáltja
"1"
"1" "0"
Uin
ideális és valós inverter transzfer karakterisztikája 11/2/2007
5/28
Az inverter, alapfogalmak Zavarvédettség:
A karakterisztika 3 szakaszból áll. A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten
L és H tartományok 11/2/2007
"1"
Uout
Széles Uin tartományhoz azonos Uout érték tartozik
"1" "0"
Uin
ideális és valós inverter transzfer karakterisztikája 6/28
Az inverter, alapfogalmak Jel-regeneráló képesség:
U2
U1 1
U3 1
U1 egy "rossz" logikai 0 jel. Az első kapu kimenete U2 már közelebb áll az elfogadható logikai 1 szinthez. A második kapu kimenete, U3 már "jó" logikai 0 szint
U2
Uout
a középső szakasz meredekségétől függ
U3 U1
U2
Uin
jel regenerálódás 11/2/2007
7/28
Az inverter, alapfogalmak UL=0V, UH=5V
U [V]
Jel-regeneráló képesség U1 U2 U3 6.0 5.0 4.0 3.0 2.0 1.0 -0.0 -1.0 0.0n 10.0n
(SPICE szimuláció)
20.0n
30.0n
40.0n
time [sec]
U3-nak láthatóan a szintje is és a jelalakja is regenerálódott! 11/2/2007
8/28
Az inverter, alapfogalmak Komparálási feszültség Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverter lánc a jelet. Az U in = U out
Uout Udd
Uk
Udd
Uin
és a karakterisztika metszéspontja
11/2/2007
9/28
Az inverter, alapfogalmak Logikai szint tartományok
Uout Udd
UHm
a logikai 0 és 1 szint azon feszültségtartománya, amin belül adott zavarszintek mellett az áramkör biztonságosan működik.
Uk UZ ULM
Udd
Uin
Kritikus feszültségek ULM, a logikai 0 szint maximuma UHm, a logikai 1 szint minimuma
A láncba kapcsolt, egyforma inverterek mindegyik kapcsolódási pontján keletkeznek zavarjelek, amelyek maximális amplitúdója UZM . A jelregenerálódás feltételei:
f (U LM + U ZM ) ≥ U Hm
f (U Hm − U ZM ) ≤ U LM
Ezek betartása esetén a legrosszabb megengedett logikai szint és a legnagyobb zajfeszültség mellett is elfogadható logikai szintet kapunk
10/28
Az inverter, alapfogalmak Logikai szint tartományok
Uout Udd
UHm Uk
PÉLDA: 74HC00, Vdd=3V, ULM=0.9V UHm=2.1V
UZ ULM
Uin
Kritikus feszültségek ULM,a logikai 0 szint maximuma UHm,a logikai 1 szint minimuma
f (U LM + U ZM ) ≥ U Hm 11/2/2007
Udd
f (U Hm − U ZM ) ≤ U LM 11/28
Az inverter, alapfogalmak Jelterjedési idő (propagation delay) Uin
U
Uout
UHm ULH t tpd
tpd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet. Lehetséges definíció pl. tpdHL=a bemenet 0-1 váltásánál az UHm szint elérésétől a kimenet ULH szint eléréséig. 11/2/2007
12/28
Az inverter, alapfogalmak Párkésleltetés (tpdp) Tegyük fel, hogy a jel egy hosszú, egyforma inverterekből álló láncon terjed. Elegendően sok inverter után a jelformát csak az inverterek belső tulajdonságai határozzák meg. A jel 2 inverter után megegyezik, a késleltetés pedig tpdp n
1
U
n+2
1
Un
1
Un+2
t tpdp 11/2/2007
13/28
Az inverter, alapfogalmak A párkésleltetés mérése: Ring oszcillátor • páratlan számú inverter láncba kapcsolva, nincs stabil állapota, oszcillál.
1
1
1
1
1
T=Ntpdp
11/2/2007
14/28
Az inverter, alapfogalmak Teljesítmény- késleltetés szorzat (Pτ) • •
mindkét érték jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthető. Szemléletesen: az a minimális energia, ami 1 bit információ 1 feldolgozási lépéséhez szükséges.
11/2/2007
15/28
MOS inverter, konstrukciók
UDD
Uout
A MOS inverter 2 tranzisztorból áll, terhelő (load) U és meghajtó tranzisztor (driver) • passzív terhelésű inverterek: csak az egyik tranzisztor vezérelt, a másik tranzisztort kétpólusként, nemlineáris ellenállásként használjuk. • aktív terhelésű: mindkét tranzisztor vezérelt in
UDD
? Uout Uin
11/2/2007
16/28
Kiürítéses típusú MOS inverter • A load tranzisztor egy olyan nMOS tranzisztor, aminek a küszöbfeszültségét ionimplantációval 0V-nál kisebbre állították be, ezért UGS=0V esetén is vezet. Passziv, ellenállásként használjuk... UDD
200.0u
I
150.0u 100.0u
Uout Uin
50.0u 0.0u 0
1
2
3
4
5
V
I–U
11/2/2007
17/28
Kiürítéses típusú MOS inverter A karakterisztika szerkesztése: U G S= 5 V
ID
U G S= 4 V
0 IL O W U G S= 3 V
U G S= 2 V
1 U DD
U DS
UH=UDD, viszont UL ≠ 0V 11/2/2007
18/28
Kiürítéses típusú MOS inverter Számítás: UDD
A MOS tranzisztor árama lineáris tartományban U 2DS ⎫ W μ n ε ox ⎧ ID = ⎨(U GS − VT )U DS − ⎬ L t ox ⎩ 2 ⎭ ha U GS ≥ VT , U DS ≤ U GS − VT
Uout Uin
telítésben ID =
2 W μ n ε ox U GS − VT ha U GS > VT és U DS > U GS − VT L 2 t ox
11/2/2007
(
)
19/28
Számítás UIN=UH A load tranzisztor telítésben van U GSL = 0
U G S= 5 V
ID
U G S= 4 V
WL μ n ε ox IL = U GSL − VTL L L 2 t ox
(
0 ILO W U G S= 3 V
U G S= 2 V
1 U DD U DS
)
2
2 = K L VTL
A driver tranzisztor lineáris tartományban működik: U GSD = U H , U DSD = U L
U 2DSD ⎫ WD μ n ε ox ⎧ 2 ID = ⎨(U GSD − VTD )U DSD − ⎬ = K D 2(U H − VTD )U L − U L L D t ox ⎩ 2 ⎭
(
)
A munkapontban IL=ID, ebből az összefüggésből a tranzisztorok szükséges méret-arányai meghatározhatók. A load tranzisztor küszöbfeszültségének változtatásával elérhető, hogy azonos méretű legyen a driver és a load, ami helyfoglalás szempontjából optimális 11/2/2007
20/28
U G S= 5 V
ID
Kiürítéses típusú MOS inverter
U G S= 4 V
0 IL O W
A terhelésre:
U G S= 3 V
IL = K V
2 L TL
U G S= 2 V
1 U DD
A driver tranzisztor : UGS = Uin , UDS = Uout
U DS
UDD
Uout U I D = F (U GS ) − F (U GD ) I D = F (U in ) − F (U in − U out ) = K D ( 2U in − 2VTD − U out )U out in
A munkapontban IL=ID, ebből az összefüggésből a tranzisztorok szükséges méret-arányai meghatározhatók. A load tranzisztor küszöbfeszültségének változtatásával elérhető, hogy azonos méretű legyen a driver és a load, ami helyfoglalás szempontjából optimális 11/2/2007
21/28
Kiürítéses típusú MOS inverter Példa Legyen: UHm=4.5V, VTD=1V, ULM=0.2V, a tranzisztorok arányai pedig egyformák. Mekkora legyen ehhez a load tranzisztor küszöbfeszültsége?
KD (2U in − 2VTD − U out )U out = VTL2 KL Æ
11/2/2007
VTL=-1.17V
22/28
Kiürítéses típusú MOS inverter A kiürítéses inverter fogyasztása •
Ha a kimenet magas szintű, áram nem folyik. Ha a kimenet alacsony szintű, Ilow áram folyik. Így az átlagos teljesítmény: 1 P = U DD I low 2
A kimenet terhelése: •
gyakorlatilag kapacitív:
a következő kapu bemenete az inverter tranzisztor source és drain parazita kapacitásai Vezeték 11/2/2007
2x1 μm2
700pF/mm2
0.0014pF
1x4 μm2
100pF/mm2
0.0004pF
2x20μm2
50pF/mm2
0.002pF Σ0.0038pF 23/28
Kiürítéses tipusú MOS inverter Az átkapcsolási tranziens:
A csomóponti törvény alapján I C = I L − I D
dU ki dt átrendezve dt-re és integrálva I C = CL
t AB =
C L (U ki ) ∫ I c (U ki ) dU ki
Az átkapcsolási idő arányos a terhelő kapacitással és fordítottan arányos az ezt töltő-kisütő árammal. A karakterisztikából látszik, hogy jó inverterek esetén (Y közel az origóhoz) a H-L átmenet gyorsabb, mint az L-H átmenet. 11/2/2007
24/28
Kapuáramkörök kialakítása NOR kapu: •
•
•
az inverterhez képest a driver tranzisztorral párhuzamosan van kötve egy másik tranzisztor. Ha mindkét bemenet 0, akkor a két alsó tranzisztor lezár, a load tranzisztor a kimenetet logikai 1 szintre húzza fel. Ha valamelyik bemenet 1, akkor az a tranzisztor kinyit, és a kimenet 0 lesz.
A tranzisztorok száma tetszőlegesen növelhető, de a túl sok driver tranzisztor (C!) valamennyire rontja a kapcsolási időket. 11/2/2007
25/28
Kapuáramkörök kialakítása NAND kapu • a tranzisztorok sorba kapcsolódnak. Áram csak akkor folyik, ha valamennyi tranzisztor bekapcsolt állapotban van. • A gyakorlatban max. 3..4 bemenetű.
11/2/2007
26/28
Kapuáramkörök kialakítása LAYOUT
Aktiv terület
Poly-Si Fém
27/28
Kapuáramkörök kialakítása KOMPLEX KAPUK A MOS áramkörök előnye, hogy bonyolultabb logikai függvények is kialakíthatók egyetlen kapu formájában
(4+3+3)+4+2= 16 tranzisztor, 3 kapukésleltetés
7 tranzisztor, 1 kapukésleltetés
A komplex kapu kevesebb alkatrészt tartalmaz és gyorsabb.
A tervezés elve: •a kimenet akkor és csak akkor 0, ha a kimenet és a föld között van áramút, ahol minden tranzisztor vezet. •A megvalósított logikai függvény ezen utak vagy kapcsolata. 28/28
Kapuáramkörök kialakítása Példa • Milyen logikai függvényt valósít meg a komplex kapu?
4 áramút van
Ki = AB + C + ( D + E ) F 11/2/2007
29/28
