Voltage Controlled Oscillator VCO adalah suatu osilator elektronik dimana frekuensi keluarannya diatur oleh suatu tegangan input DC yang diberikan. Gambar berikut menunjukkan rangkaian dasar dari VCO VDD
L1
D2
VCO out
C2
Basic VCO Frekuensi osilasi ditentukan oleh L1, D2 dan C2. Diode yang digunakan adalah diode varactor ( varicap). Kebanyakan diode PN junction bersifat sebagai varicap jika diberi bias mundur (reverse bias) di bawah tegangan breakdownnya. Dengan bias mundur, diode akan bersifat sebagai kapasitor dimana daerah kosong (depletion region) menjadi dielektrik. Dengan mengubah tegangan reverse yang diberikan, akan mengubah lebar depletion region sehingga efek kapasitansinya juga berubah. Akibatnya, frekuensi resonansi rangkaian juga berubah. VCO seperti ini adalah tidak stabil, sedikit perubahan pada input akan mengubah frekuensi keluarannya. Untuk itu diperlukan suatu mekanisme sedemikian rupa sehingga keluaran VCO menjadi stabil. Perhatikan gambar berikut :
Jika output VCO dan suatu osilator kristal diinputkan pada phase detector, dimana frekuensi dan phase kedua input sama, maka detektor tidak menghasilkan output. Sebaliknya, jika ada perbedaan phase, maka perbedaan itu dikonversi menjadi suatu tegangan output DC. Semakin besar perbedaan phase/frekuensi, maka semakin besar tegangan output detektor. Tegangan output detektor ini bisa diinputkan pada VCO sehingga frekuensi keluaran VCO akan bergerak menuju frekuensi osilator, dan akhirnya terkunci (lock) pada frekuensi osilator.
Phase Locked Loop PLL adalah suatu sistem umpan balik dimana sinyal umpan balik digunakan untuk mengunci frekuensi dan phase output pada suatu frekuensi dan phase sinyal input. Bentuk sinyal input bisa berupa sinyal sinus atau digital. PLL digunakan untuk filter, sintesa frekuensi, kontrol kecepatan motor, modulasi-demodulasi dan beragam aplikasi lain.
θi
Phase Detector
F(s)
Vc
VCO
θd ÷N
Gambar 1. Diagram blok PLL
θ0
Gambar 1 di atas menunjukkan arsitektur PLL. Detektor phase membangkitkan sinyal output yang berupa suatu fungsi beda antara phase kedua sinyal input. Output detektor di-filter dan komponen DC dari perbedaan sinyal diinputkan pada suatu Voltage Controlled Oscillator (VCO). Sinyal umpan balik yang menuju detektor phase adalah frkuensi ouput VCO dibagi dengan N. Tegangan kontrol VCO Vc(t) memaksa VCO untuk mengubah frekuensi untuk mengurangi perbedaan antara frekuensi input dan frekuensi output pembagi frekuensi. Jika kedua frekuensi tersebut cukup dekat, mekanisme umpan balik PLL memaksa kedua frekuensi input detektor phase menjadi sama, dan VCO dikunci, yaitu : fi = fd dan frekuensi output pembagi frekuensi adalah fd = f0/N Frekuensi output f0 = N fi adalah kelipatan N kali dari frekuensi input. Ketika loop sudah terkunci, maka akan ada sedikit perbedaan phase antara kedua input detektor phase. Perbedaani ini akan menghasilkan tegangan DC pada output detektor yang diperlukan oleh VCO untuk mempertahankan loop tetap terkunci. Kemampuan self-correcting membuat PLL mampu untuk melacak perubahan frekuensi dari sinyal input. Rentang frekuensi dimana PLL tetap dalam kondisi terkunci pada suatu sinyal input disebut lock range. Capture range adalah rentang frekuensi dimana PLL bisa melakukan penguncian. Model Linear PLL Walaupun PLL adalah bersifat non-linear, tapi bisa dimodelkan sebagai piranti linear jika perbedaan phase antara input detektor phase adalah kecil. Dalam analisis linear, diasumsikan bahwa output detektor phase adalah suatu tegangan yang merupakan fungsi linear dari perbedaan phase input detektor, yaitu : Va = Kd (θ i - θ d) Dimana θ i dan θd adalah phase sinyal input dan sinyal umpan balik. Kd adalah faktor penguatan detektor phase (Volt/radian). VCO bisa dimodelkan sebagai piranti linear dimana frekuensi outputnya berdeviasi dari frekuensi free-running ωc dengan pertambahan frekuensi :
∆ω = K0Vc dimana Vc adalah tegangan input VCO dan K0 adalah faktor penguatan VCO (radian/detik volt). Frekuensi output adalah :
ωo = ωc + ∆ω = ωc + K0Vc Karena frekuensi adalah turunan terhadap waktu dari phase, operasi VCO bisa dijabarkan sbb : ∆ω =
dθ o = K o Vc dt
Output dari pembagi frekuensi fd adalah keluaran VCO dibagi dengan N, atau karena phase adalah integral dari frekuensi
θd =
θ0 N
Untuk model PLL, bagian pembagi N bisa diganti dengan suatu skalar yang sama dengan 1/N. Dengan asumsi ini, pemodelan PLL menjadi :
θi
+
Σ
Kd
F(s)
Ko/s
θ0
-
÷N
Gambar 2. F(s) adalah fungsi alih dari low pass filter. Hubungan linear antara phase output θo (s) dan phase input θ i (s) adalah K d K o F( s ) / s θo ( s ) G( s ) = = θ i ( s ) 1 + K d K o F ( s ) / Ns 1 + G( s ) / N
Fungsi alih yang sama menghubungkan frekuensi input fi(s) dan frekuensi output fo (s). Jika low pass filter dihilangkan maka fungsi alih adalah :
θo Kd Ko NK v = = θi s + K d Ko / N s + Kv Yang ekuivalen dengan fungsi alih suatu LPF dengan penguatan dc sebesar N dan bandwidth sama dengan Kv, dimana K K Kv = d o N PLL ini disebut sebagai loop orde pertama, karena bisa dijabarkan dengan persamaan difrensial orde pertama. Contoh : Suatu pensintesa frekuensi menggunakan PLL untuk sintesa sinyal 1 MHz menjadi 25 KHz. Untuk mendapatkan output sebesar 25 KHz, diperlukan pembagi frekuensi sebesar : N = 10 6/25 x 103 = 40 Yang diselipkan dalam alur feeback menuju VCO. Jika tidak ada filter yang digunakan, fungsi alih loop tertutup menjadi :
θo Kd Ko / s K d K0 = = θ i 1 + K d K o / sN s + K d K 0 / N
Nilai tipikal untuk Kd adalah 2V/rad dan nilai tipikal untuk penguatan VCO K0 (untuk 1 MHz) adalah 100 Hz/V. Dengan nilai ini, fungsi alih loop tertutup menjadi :
θo ( 2 ⋅ 100 )2π = θ i s + ( 2 ⋅ 100 ⋅ 2π ) / 40 Bandwidth pensintesa menjadi (2 x 100)/40 = 5 Hz.
Umumnya, filter dipasang untuk membuang komponen frekuensi yang tidak diinginkan. Jika F(s) adalah LPF sederhana : ⎛ s ⎞ + 1 ⎟⎟ F ( s ) = ⎜⎜ ⎝ ωL ⎠
−1
Fungsi alih loop tertutup :
NK v θ0 ( s ) N = = 2 2ξ θ i ( s ) s( s + 1 ) + K v ( s 2 )+( ωL ω n )s + 1 ωn
(*)
Dimana : K K Kv = d 0 N 2 ω n = K vω L
ωn
⎛ω 2ξ = = ⎜⎜ L Kv ⎝ Kv
⎞ ⎟⎟ ⎠
1
2
Persamaan (*) merupakan bentuk umum dari fungsi alih LPF orde II. Magnitude dan steady state frequency response adalah :
θ0 N ( jω ) = θi [( 1 − ω 2 / ωn2 )2 + ( 2ξω / ω n )2 ]12 Dan pergeseran phase adalah : θ 2ξω arg 0 ( jω ) = − tan −1 θi ω n ( 1 − ω 2 / ω n2 ) Magnitude dan respons frekuensi ditunjukkan pada gambar berikut :
dari
fungsi
alih
orde
II
ini
ω/ωn Magnitud PLL orde II sebagai fungsi frekuensi untuk beberapa nilai damping ratio
Untuk nilai ξ = 0,707, fungsi alih menjadi respons Butterworth orde II maximally flat. Untuk nilai ξ < 0,707, penguatan mengalami peaking dalam kawasan frekuensi. Nilai maksimum dari respons frekuensi Mp sebagai fungsi damping ratio bisa diperoleh dengan menurunkan (derivative) persamaan magnitud steady state. Mp =
N 2ξ ( 1 − ξ 2 )
1
2
Dan frekuensi ωp dimana maksimum terjadi adalah
ω p = ω n ( 1 − 2ξ 2 )
1
2
Bandwidth 3 dB ωn bisa bisa diturunkan dengan menyelesaikan frekuensi ωn dimana magnitud bernilai 0,707
1 ω h = ω n ⎡1 − 2ξ 2 + ( 2 − 4ξ 2 + 4ξ 4 ) 2 ⎤ ⎢⎣ ⎥⎦
1
2
Waktu yang diperlukan bagi output untuk naik dari 10 menjadi 90 persen dari nilai akhir disebut rise time tr. Rise time terkait dengan bandwidth sistem dengan hubungan :
tr =
2 ,2
ωh
Contoh: Contoh sebelumnya adalah pensintesa frekuensi dengan Kv = 10π rad/s. Closed-loop bandwidth adalah 10π rad/s. Berapa nilai LPF yang digunakan sehingga closed-loop system mendekati filter orde II Butterworth Solusi : Dengan damping ratio = 0,707 1
1
⎛ω ⎞ 2 ⎛ ω ⎞ 2 2ξ = 1,414 = ⎜⎜ L ⎟⎟ = ⎜ L ⎟ ⎝ 10π ⎠ ⎝ Kv ⎠ Maka bandwidth LPF yang diperlukan adalah ωL = 20 π rad/s Bandwidth dari closed-loop system adalah : (ξ = 0,707) ωh = ωn = (Kv ωL )½ = 14,14 π rad/s Rise time : 2 ,2 tr = = 49,4 x 10-3 s
ωn
