PRAKTIKUM TEKNIK DIGITAL

3 te

3

m o k tel

m o k l 3 te

m o k l 3 te

3

m o k tel

3

m o k tel

3

m o k l te

e t 3 st

e t 3 st

m m o o MODUL k k l l e e t t st3 st3

e t 3 st st3

PRAKTIKUM

m m o o TEKNIK DIGITAL k k l l e e t t 3 3 st st st3 st3 st3 st3

m o k l te m o k tel m o k tel m o k l te

st3 st3 st3

m o k l te m o k tel m o k tel

m o k l e t 3 t

s

st3 st3 st3 st3 st3

m o k tel m o k l te m o k l te m o k tel m o k tel m o k l te

m m m m o o o o k k k k l l l l teSTUDI S1 TEKNIK te INFORMATIKA te PROGRAM 3 te 3 3 3 t t t s s s

3t

ST3 TELKOM PURWOKERTO

m o k el

t 3 t s

m o k el

2015

st3

m o k tel

st3

m o k tel

3 te

3

e t 3 st

m o k tel

st3

3

3

3

3

3

e t 3 st Modul Praktikum Teknik Digital S1 Teknik Informatika

m o k tel

st3

m o k tel

MODUL I

st3

m o k tel

ALJABAR BOOLE DAN RANGKAIAN KOMBINASIONAL

m o k l 3 te

3

e t 3 st

m o k l e t 3 t

s

m o k l te

m o k l te

Mata Kuliah

: Praktikum Teknik Digital

Semester

: 1 (Satu)

st3

Alokasi Waktu : 100 menit

m o k l te

A. Standar Kompetensi

m o k l te

st3

m o k l te m o k l te

Menguasai penyederhanaan persamaan logika dan simulasi pembuatan rangkaian logika

st3

sederhana

B. Kompetensi Dasar

st3

1. Teori Aljabar Boole

m o k tel

m o k tel

2. Penyederhanaan dengan Peta Karnaugh

st3

3. Teori Rangkaian Kombinasional

C. Tujuan Pembelajaran

st3

m o k tel

st3

st3

m o k tel

Setelah mengikuti praktikum siswa diharapkan dapat: 1. Memahami cara menyederhanakan persamaan digital

m o k tel

m o k tel

2. Dapat merancang rangkaian digital sederhana

D. Materi

st3

Aljabar Boole (Boolean Algebra)

st3

m o k tel

st3

m o k tel

Aljabar Boole dikembangkan oleh matematikawan Inggris George Boole di tahun 1847.

m o k l te

m o k l te

m o k l e t 3 t

m o k l te

Aljabar Boole tepat untuk diimplementasikan dalam analisa logika matematika. Boole digunakan dalam bidang-bidang antropologi, biologi, kimia, ekologi, ekonomi, sosiologi dan terutama di bidang

st3

s

st3

computer science. Penerapan dalam bidang computer science adalah dalam hal perancangan sirkuit

elektronik (jaringan yang tersusun atas gerbang logika), bahasa pemrograman, basis data dan teori kompleksitas[2].

m o k l te

m o k l t3 te

Operasi Dasar dan Gerbang Logika 1. Operasi NOT

s

Disebut juga Invers

st3

m o k l te

st3

m o k l te

Lambang

m o k tel

st3

m o k tel

st3

m o k tel

st3

m o k tel

2|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

st3

e t 3 st

m o k tel


st3

m o k tel

st3

m o k tel

Tabel kebenaran

m o k l 3 te

m o k l 3 te

st3

Tabel kebenaran

3

m o k tel

3

m o k tel

3

m o k l te

3

m o k l te

3

m o k tel

3. Operasi AND Lambang

st3

Tabel kebenaran

st3

4. Operasi XOR Lambang

X’ 1 0

m o k l e t 3 t

s

2. Operasi OR Lambang

X 0 1

st3


m o k l t3 te

st3 st3 st3 st3

st3

m o k tel

m o k l te m o k tel m o k tel

m o k l e t 3 t

s

Tabel kebenaran

s

m o k l te

st3 st3

m o k l te m o k tel

st3 st3 st3 st3 st3 st3 st3

m o k l te m o k l te m o k tel m o k tel m o k l te m o k l te m o k tel

3|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

3

st3

m o k tel

st3

m o k tel

Rangkaian logika dibentuk dari susunan gerbang logika. Rangkaian logika dapat dibedakan

m o k l e t 3 t

m o k l te

m o k l te

st3

st3

kombinasional merupakan rangkaian logika yang memiliki output yang tergantung hanya pada

s

kondisi input pada saat itu. Rangkaian logika sekuensial adalah rangkaian logika yang memiliki output yang tergantung pada input pada saat itu dan juga tergantung pada kondisi input

m o k l te

m o k l te

m o k l te

sebelumnya (memiliki memori). Contoh rangkaian kombinasional adalah rangkaian adder,

substractor, multiplexer. Contoh rangkaian sekuensial adalah register dan counter. Persamaan

st3

st3

st3

logika yang disederhanakan dapat membentuk rangkaian logika yang sederhana pula. Beberapa cara yang digunakan untuk menyederhanakan persamaan logika adalah: a) Metode aljabar Boole

m o k l e t 3

3

Modul Praktikum Teknik Digital S1 Teknik Informatika

menjadi dua macam yaitu rangkaian kombinasional dan rangkaian sekuensial. Rangkaian logika

m o k l 3 te

3

e t 3 st

Rangkaian Logika

m o k l 3 te

3

st3

m o k tel

e t 3 st

m o k tel

m o k tel

b) Metode Karnaugh Map (Peta Karnaugh atau K-Map)

m o k tel

Penyederhanaan persamaan logika pada intinya adalah mengurangi jumlah minterm atau maxterm

st3

yang ada di dalam persamaan.

st3

Penyederhanaan dengan Aljabar Boole

m o k tel

m o k tel

m o k tel

st3

m o k tel

Penyederhanaan persamaan logika dengan aljabar Boole dilakukan dengan menerapkan

st3

st3

dalil dan teorema-teorema dalam aljabar Boole. Dalil dalam aljabar Boole:

st3

D1: X = 0 atau X = 1; X merupakan variabel boolean

m o k l te

D2: 0 . 0 = 0

m o k l te

m o k l e t 3 t

D3: 1 + 1 = 1

st3

D4: 0 + 0 = 0 D5: 1 . 1=1

s

st3

m o k l te

D6: 1 . 0 = 0 . 1 = 0

m o k l te

m o k l t3 te

D7: 1 + 0 =0 + 1 = 1

Teorema Aljabar Boole:

s

T1: Hukum Komutatif a) X + Y = Y + X b) X . Y = Y . X

m o k tel

T2: Hukum Asosiatif

st3

m o k tel

st3 st3


st3 st3


4|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

a) ( X + Y ) + Z = X + (Y + Z)

st3

b) (X . Y ) . Z = X . (Y . Z)

3

st3

m o k l e t 3 t

b) X + (Y . Z) = (X+Y) . (X + Z)

T4: Hukum Identitas

s

a) X + X = X

m o k tel

st3

m o k tel

st3

m o k l te

st3

m o k l te

b) X . X = X T5: Hukum Negasi a) (X’) = X’

st3

b) (X’)’ = X

m o k l te

T6: Hukum Redundansi

st3

m o k l te

st3

m o k l te

a) X + X . Y = X

m o k l e t 3

3


a) X . (Y + Z) = X.Y + X.Z

m o k l 3 te

3

e t 3 st

T3: Hukum Distributif

m o k l 3 te

3

m o k tel

e t 3 st

b) X . ( X + Y ) = X

T7:

st3

a) 0 + X = X

m o k tel

b) 1 . X = X

c) 1 + X = 1

m o k tel

d) 0 . X = 0

st3

T8:

m o k tel

a) A’ + A = 1

st3 st3

m o k tel m o k tel

st3 st3

m o k tel m o k tel

b) A’ . A = 0 T9:

m o k l te

m o k l te

m o k l e t 3 t

a) X + X’ . Y = X + Y X . (X’ + Y) = X . Y

st3

T10: De Morgan

a) (X + Y)’ = X’ . B’

s

st3

m o k l te

b) ( X . Y)’ = X’ + B’

m o k l te

m o k l t3 te

Contoh:

s

st3

m o k l te

st3

Sederhanakan persamaan logika berikut menggunakan dalil/teorema aljabar boole: F= Y(X + Z) + Z

Penyelesaian:

m o k tel F

= Y(X + Z) + Z

st3

m o k tel

st3

m o k tel

st3


5|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

m o k tel

= YX + YZ +Z  hukum distributif

st3

= YX + Z(Y+1)

e t 3 st


st3

m o k tel

st3

m o k tel

Menurut Teorema (T7) Y + 1 = 1 maka, X

m o k l 3 te

= YX + Z . 1

m o k l e t 3 t

Menurut Teorema (t7) Z . 1 = Z maka, X

= YX + Z

s

st3

m o k l te

st3

m o k l te

Penyederhanaan Persamaan Logika dengan Peta Karnaugh

m o k l 3 te

m o k l te

m o k l te

m o k l te

Peta karnaugh digunakan untuk penyederhaan persamaan boolean baik untuk suku

minterm (SOP) maupun maxterm (POS). Dalam modul ini hanya akan dibahas penyederhanaan

st3

untuk minterm saja.

st3

st3

Peta karnaugh menggambarkan harga suatu persamaan (fungsi) logika pada tiap kombinasi masukan. Harga untuk setiap masukan dituliskan dalam kotak yang bersesuaian dengan nama

m o k l e t 3

m o k tel

m o k tel

m o k tel

variabel boolean. Urutan nama variabel pada kotak peta Karnaugh dibuat berdasarkan deretan kode Gray. Jumlah kotak tergantung dari jumlah variabel boolean dari persamaan tersebut.

st3

st3

st3

Jumlah kotak dirumuskan dengan 2n dengan n adalah jumlah variabel yang ada di dalam

persamaan. Untuk persamaan logika dengan 2 variabel, maka kotak yang dibutuhkan dalam peta Karnaugh adalah 2n=4. Penggambaran peta karnaugh untuk 3 variabel ke atas memiliki beberapa

3

m o k tel

3

m o k l te

m o k tel

m o k tel

variasi. Berikut ini variasi gambar peta karnaugh untuk 2 variabel, 3 variabel dan 4 variabel.

st3

st3

st3

Peletakan Minterm (mn) dalam Peta Karnaugh untuk Persamaan logika 2 variabel:

st3

m o k l te

Sumber Gambar:

m o k l e t 3 t

s

st3

m o k tel

m o k l te

Variasi Peletakan Minterm (mn) dalam peta Karnaugh untuk Persamaan logika 3 variabel:

3

m o k l te

3

m o k tel

m o k l t3 te

s

st3

m o k tel

st3 st3


st3 st3


6|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

m o k l 3 te

m o k l 3 te

3

m o k tel

3

m o k tel

3

m o k l te -

st3

m o k tel

m o k l e t 3 t

s

st3

m o k l te

e t 3 st


st3 st3 st3

Sumber Gambar:[1]

st3

m o k tel

e t 3 st

st3

m o k tel

st3

m o k l te

st3

m o k l te

st3

m o k tel

st3

Peletakan Minterm (mn) dalam Peta Karnaugh untuk Persamaan Logika 4 Variabel:

st3

m o k tel m o k l te

st3

st3

m o k l e t 3 t

Sumber Gambar: [3]

st3

m o k tel

st3

s

m o k tel

m o k l te m o k l te m o k tel m o k tel m o k l te

Setelah diketahui posisi untuk setiap minterm, maka dilakukan pengelompokan (grouping). Ketentuan grouping (untuk minterm) adalah:

3

m o k l te

3

m o k tel

m o k l t3 te

m o k l te

1. Pengelompokan dilakukan pada nilai 1 yang berdekatan (tidak terselang) 2. Pengelompokan sebanyak 2n minterm (1,2,4,8,16, dst)

s

3. Buat kelompok sebesar mungkin

st3

m o k tel

st3 st3

m o k tel

st3 st3


7|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

m o k tel

Contoh pengelompokan: 2 variabel:

m o k l 3 te

m o k l 3 te

st3

m o k l e t 3 t

s

st3

Sumber Gambar: [3]

3

m o k tel

3

m o k tel

3 variabel:

st3 st3

Sumber Gambar: [3]

3

m o k l te

3

m o k l te

3

m o k tel

4 variabel:

st3


m o k l t3 te

s

Sumber Gambar: [3]

st3

m o k tel

e t 3 st


st3 st3 st3 st3 st3

m o k tel m o k l te m o k l te m o k tel m o k tel

m o k l e t 3 t

s

st3 st3


st3 st3 st3 st3 st3 st3 st3 st3

m o k tel


8|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel


m o k tel

m o k tel

m o k tel

Hasil pengelompokan menentukan bentuk baru dari persamaan logika. Tuliskan persamaan baru

st3

st3

st3

dengan cara menuliskan SOP dari variabel yang memiliki petak bernilai “1”. Contoh :

m o k l 3 te

m o k l e t 3 t

m o k l te

Maka persamaan baru dituliskan:

s

m o k l 3 te

st3

F=x1’x2’ + x1x2

m o k l te

st3

m o k l te

Langkah-langkah penyederhanaan dengan peta Karnaugh:

st3

st3

st3


Dicontohkan persoalan penyederhaan untuk persamaan logika F=A’B’C’ + A’B’C + A’BC + A’BC’ 1. Membuat tabel kebenaran dari persamaan logika A

m o k l e t 3

0 0

s

1

m o k el

C

A’B’C’

0

0

1

0

1

0

1

0

0

1

1

0

0

0

0

1

s

0

1

0

1

0

0

1

1

0

A’B’C

A’BC

F

0

0

m o k l e t t3

1

1

0

0

1

0

0

1

1

0

1

0

1

0

0

0

0

m o k el

0

t3 t 0

s

A’BC’

0

s

m o k l e t t3

1

1

B

m o k l e t t3

0

0

3t

3

e t 3 st

0

0

0

0

0

0

0

0

0

0

st3 st3

m o k tel m o k tel

2. Meletakkan minterm atau maksterm ke dalam posisi di peta Karnaugh (menuliskan kondisi F

m o k l te

m o k l te

m o k l e t 3 t

sesuai nilai masukan, dapat dilihat pada kolom F)

st3

BC 00

A

3

m o k l te

3

m o k tel

m o k l t3 te

01

11

m o k l te

1

1

1

1

1

0

0

0

0

m o k tel

st3 st3

st3

10

0

s

st3

s

m o k l te

m o k tel

st3 st3


9|Elisa Usada 2014

3 te

3

e t 3 st

m o k tel

st3

m o k tel

st3

BC 00

A


3. Pengelompokan (grouping)

m o k l 3 te

m o k tel

01

11

1

1

1

1

1

0

0

0

0

s

st3

m o k tel

10

0

m o k l e t 3 t

st3

m o k l te

4. Dari pengelompokan didapatkan persamaan baru yang lebih sederhana yaitu:

st3

m o k l te

F=A’

m o k l 3 te

E. Lembar Kerja

st3

1. Alat dan Bahan

m o k l te

a) Modul praktikum

st3

m o k l te

st3

m o k l te

b) Trainer Kit Leybold

m o k l e t 3

3

e t 3 st

m o k tel

c) Kabel Konektor

st3

2. Prosedur Praktikum

st3

m o k tel

st3

m o k tel

a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan b) Sederhanakan persamaan logika berikut ini dengan melengkapi langkah-langkah yang telah

m o k tel

m o k tel

m o k tel

m o k tel

diberikan (gunakan peta karnaugh min term) kemudian implementasikan ke dalam papan

st3

trainer. Persamaan logika:

st3

F = XY + X’Z + YZ

st3

c) Rangkaian logika yang dihasilkan harus berupa rangkaian dengan 2 buah gerbang AND, satu

lkom

3 te

buah gerbang OR dan 1 buah gerbang NOT

m o k l te

m o k l e t 3 t

d) Gambarkan rangkaian logika yang dihasilkan

3

m o k l te

3

m o k tel

st3

m o k l t3 te

s

st3

m o k tel

s

st3 st3


st3 st3 st3

m o k l te m o k l te m o k tel

10 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m m o o k k l LEMBAR KERJA MODUL lI e e t t st3 Nama :................................ st3 NIM

Persamaan

m o k l e t 3 t

: F = XY + X’Z + YZ

m o k l e t 3

s

X

Y

Z

0

0

0

0

0

1

1

0

1

1

1

0

0

1

0

1

0

st3

0

m o k l te m o k el

1

t3 t 1

s

1

0

1

1

2. Isikan posisi min term YZ

3t

m o k el

X 0 1

st3

st3

:................................

1. Tabel Kebenaran untuk F:

m o k l 3 te


m o k tel

m o k l 3 te

e t 3 st

00

st3 XY

st3 st3

m o k l te

X’Z

st3

F


01

m o k tel

YZ

11

st3 st3 st3

m o k tel


10

m o k tel

st3

m o k tel

Dilihat dari posisi min term yang didapatkan, tuliskan hasil penggabungan min term, sehingga didapatkan persamaan hasil penyederhanaan:

3

m o k l te

3

m o k l te

F= ...........................

m o k l te

m o k l e t 3 t

3. Gambarkan rangkaian logika dari F yang sudah disederhanakan!

3t

st3

m o k l t3 te

s

s

st3

m o k l te

4. Buat rangkaian menggunakan papan trainer!

st3 st3


Apakah rangkaian yang dibuat bekerja dengan baik ? (Ya / Tidak )  Diisi oleh asisten

m o k el

m o k tel

praktikum yang mendampingi

st3

st3

m o k tel

st3

m o k tel

11 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

st3

e t 3 st

m o k tel


Daftar Pustaka

st3

m o k tel

st3

m o k tel

[1] Anonim. 2014. Peta Karnaugh, (Online), (http://ocw.usu.ac.id/course/download/4190000007dasar-teknik-digital/tke_113_handout_peta_karnaugh.pdf, diakses 2 Oktober 2014).

m o k l 3 te

m o k l e t 3 t

m o k l te

[2] Givant, S. & Halmos, P. 2009. Introduction to Boolean Algebras. 2009. Springer.

s

st3

st3

m o k l te

[3] Widianto, E. D. 2012. Rangkaian Logika Optimal: Peta Karnaugh & Rangkaian Multi-Keluaran Kuliah#4

TSK205

Sistem

Digital

-

TA

2011/2012,

(Online),

(http://didik.blog.undip.ac.id/files/2012/02/TSK205-Kuliah4-PetaKarnaugh-v3.pdf, diakses 2 Oktober

m o k l 3 te 2014).

3

m o k tel

3

m o k tel

3

m o k l te

3

m o k l te

3

m o k tel

st3 st3 st3 st3

m o k l te

m o k tel m o k tel m o k l te

m o k l t3 te

s

st3

m o k tel

st3 st3 st3

m o k l te

m o k tel m o k tel

m o k l e t 3 t

s

st3 st3


st3 st3 st3 st3 st3 st3

m o k l te

m o k tel m o k tel m o k l te m o k l te m o k tel

12 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

st3

m o k l 3 te

MODUL II

st3

m o k tel

RANGKAIAN PENCACAH (COUNTER)

Mata Kuliah


Semester

: 1 (Satu)

st3

m o k l te


s

st3 st3

m o k tel

m o k l te


m o k l te

m o k l te

m o k l te

Menguasai perancangan rangkaian pencacah sederhana dan mampu merangkai menggunakan papan trainer.

st3

B. Kompetensi Dasar

1. Teori JK Flip Flop

st3

st3

2. Teori Rangkaian Pencacah (Counter)

m o k l e t 3

3

m o k tel


m o k l e t 3 t

m o k l 3 te

3

e t 3 st

m o k tel

3. Perancangan Rangkaian Pencacah


st3

st3

Setelah mengikuti praktikum siswa diharapkan dapat:

m o k tel

1. Memahami cara merancang rangkaian pencacah

st3

2. Memahami perbedaan pencacah sinkron dan asinkron

m o k tel

D. Materi

st3

m o k tel

1. Register JK Flip Flop

st3

m o k tel

st3

m o k tel m o k tel

Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan

m o k l te

m o k l te

m o k l e t 3 t

dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial.

st3

st3

m o k l te

JK flip-flop atau sering di tulis dengan simbol JK –FF merupakan pengembangan dari RS flip-

s

flop. JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter).

3

m o k l te

3

m o k tel

m o k l t3 te

Rangkaian dasar JK Flip Flop

s

st3

m o k tel

st3 st3


st3 st3


13 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

2. Rangkaian Pencacah

st3

m o k tel

st3

m o k tel

Rangkaian pencacah merupakan rangkaian yang mampu menghitung jumlah pulsa (pulse)

m o k l e t 3 t

m o k l te

m o k l te

a) Berdasarkan cara pemicuan, rangkaian pencacah dibedakan menjadi pencacah sinkron

st3

st3

dan asinkron. Rangkaian pencacah sinkron dipicu secara serempak dengan satu sumber

s

clock dengan susunan flip flop pararel. Sedangkan rangkaian pencacah asinkron, minimal ada salah satu flip-flop yang clock-nya dipicu oleh keluaran flip-flop lain dan

m o k l te

m o k l te

m o k l te

susunan flip-flopnya seri, sehingga pemicuan tidak serentak dan mengakibatkan output FF beruntun.

st3

st3

st3

b) Berdasarkan arah pencacahan, rangkaian pencacah dibedakan menjadi pencacah naik

dan pencacah turun. Pencacah naik mencacah dari kecil ke besar sedangkan pencacah turun mencacah dari besar ke kecil.

m o k l e t 3

3


speedometer. Rangkaian pencacah dapat dibedakan menjadi beberapa jenis:

m o k l 3 te

3

st3

e t 3 st

masukan. Contoh penggunaan rangkaian pencacah adalah dalam jam digital, timbangan digital dan

m o k l 3 te

3

m o k tel

e t 3 st

m o k tel

m o k tel

m o k tel

Suatu rangkaian pencacah dapat dibentuk menggunakan gerbang logika, flip flop maupun

register yang dibangun dengan suatu arsitektur dengan umpan balik. Penyusunan suatu pencacah

st3

st3

st3

dari suatu rangkaian flip-flop mengikuti urutan perubahan dari output flip-flop yang telah ditentukan melalui suatu tabel pencacah. Untuk menyusun sejumlah flip-flop agar memenuhi urutan perubahan yang telah ditentukan ini tergantung pada macam pencacah, yakni sinkron atau tak sinkron dan jenis

m o k tel

m o k tel

m o k tel

m o k tel

flip-flop yang digunakan. Pada modul ini akan dibahas pembuatan rangkaian pencacah sinkron modulo 8.

st3

E. Lembar Kerja

st3

st3

1. Alat dan Bahan

m o k l te

m o k l te

m o k l e t 3 t

a) Modul praktikum

b) Trainer Kit Leybold

st3

c) Kabel Konektor

s

st3

m o k l te

2. Prosedur Praktikum a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan

m o k l te

m o k l t3 te

dilaksanakan.

st3

b) Melengkapi tabel pencacah sinkron modulo 8

s

m o k l te

st3

m o k l te

c) Melengkapi tabel Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8 d) Memetakan tabel kondisi JK dalam Karnaugh Map e) Pengelompokkan nilai 1 atau X

3 te

m o k l f)

m o k tel

Penyederhanaan Persamaan JK

st3

st3

m o k tel

st3

m o k tel

14 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

m o k tel

e t 3 st


m o k tel

g) Penggambaran rangkaian pencacah sinkron modulo 8

st3

st3

st3

h) Merangkai rangkaian pencacah sinkron modulo 8 menggunakan trainer Leybold

m o k l 3 te

m o k l 3 te

3

m o k tel

3

m o k tel

3

m o k l te

3

m o k l te

3

m o k tel

m o k l e t 3 t

s

st3 st3 st3 st3


m o k l t3 te

s

st3

m o k tel

st3 st3 st3 st3

m o k l te m o k l te m o k tel m o k tel

m o k l e t 3 t

s

st3 st3


st3 st3 st3 st3 st3 st3 st3

m o k tel


15 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

m o k l 3 te

m o k l e t 3


m m o o k k l LEMBAR KERJA MODUL l II e e t t st3 Nama :................................ st3 NIM

m o k l e t 3 t

st3

:................................

st3

Pembuatan rangkaian pencacah sinkron modulo 8.

m o k l 3 te

s

m o k l te

1) Pertama buat (lengkapi) tabel pencacah sinkron modulo 8 dibawah ini

st3

Cacah ke-

QA

QB

QC

0

0

0

0

1

...

...

2

...

3

...

4

m o k l te

s

...

...

...

...

...

...

5

...

...

6

...

7

...

s

m o k el ...

t3 t ...

st3

...

...

m o k el

t3 t

st3

m o k l te

st3

...

...

st3

...

m o k tel


2) Pelajari tabel input dan output flip flop JK di bawah ini!

3

m o k tel

3

m o k l te

3

e t 3 st

(Qn dan Qn+1 berturut-turut adalah output sebelum dan sesudah pulsa klok)

Tabel 1

m o k l te

st3

m o k tel

st3

J K Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Agar output dari FF berubah dari 0  0,

st3

m o k l te

m o k tel

Tabel 2. Tabel Transisi JK FF Qn 0 0 1 1

    

Qn+1 0 1 0 1

J 0 1 X X

m o k l e t 3 t

s

st3 K X X 1 0

st3


dari tabel 1 baris ke-1 dan 3 terlihat bahwa

harga J harus 0, sedangkan harga dari K boleh 0 atau 1. Hal ini dituliskan pada tabel 2

m o k l t3 te

m o k l te

m o k l te

baris 1 (X = bisa 0 atau 1). Tabel 2 disebut tabel transisi dari JKFF. Jadi dengan demikian

st3

st3

kalau urutan perubahan dari output FF telah ditentukan, maka dapat dibuat harga tabel

s

J dan K dari setiap FF untuk setiap harga kombinasi QAQBQC. Dari tabel seperti ini dapat diperoleh persamaan J dan K sebagai fungsi QA, QB, dan QC.

3 te

m o k l

3) Berdasarkan tabel flip flop JK, lengkapi tabel Kondisi J dan K dari setiap FF pada

m o k tel

pencacah sinkron modulo-8 di bawah ini

st3

st3

m o k tel

st3

m o k tel

16 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

st3

m o k l e t 3 t

s

st3

0 1

m o k tel QC

0

X

X

0

1

X

X

0

m o k tel X

X

0

1

X

X

1

00

st3

0 1

m o k l te

0

JA

QAQB

m o k tel

st3 st3

st3

m o k l te

st3

01

11

10

st3

m o k l te 0

X

X

1

X

X

m o k tel QAQB

00

01

0

X

0

1

X

1

QC

st3

m o k el QC

0 1

m o k tel

m o k l te

m o k l te

m o k l te

0

0

1

0

11

10

0

m o k tel

1

X

11

10

st3

X

KB

m o k l e t t3

00

01

11

10

1

1

1

1

X

X

X

X

s

st3

KA

JB QAQB

3t

3


4) Dengan menggunakan Karnaugh Map dari Tabel 3 akan diperoleh pemetan untuk nilai JA, JB, KA dan KB sebagai berikut : QAQB QAQB 00 01 11 10 00 01 11 10 QC QC

m o k l 3 te

3

m o k tel

e t 3 st

Tabel 3. Kondisi J dan K dari setiap FF pada pencacah sinkron modulo-8 QA QB QC JA KA JB KB JC KC 0 0 0 0 X 0 X 1 X 0 0 1 0 X 1 X X 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

m o k l 3 te

3

e t 3 st

m o k el

QAQB QC

t 3 t s

00

01

0

X

X

1

1

1

st3 X 1

m o k tel X 1

Jc Kc 5) Dari pemetaan Karnaugh diatas, kemudian dibentuk pengelompokan nilai 1 atau X.

m o k l te

m o k l e t 3 t

Dalam melakukan pengelompokkan, gunakan ketentuan:

st3

st3

m o k l te

Untuk mengetahui X mana yang dipilih = 1, bentuklah kotak gabungan sebesar-besarnya

s

yang terdiri dari 2n kotak kecil (n = 0,1,2,3,…) yang berisi 1 atau X. Maka kalau X yang dalam kotak gabungan dipilih = 1, akan diperoleh persamaan sederhana versi Karnaugh Map. Kotak

m o k l te

gabungan dapat berjumlah 2 buah atau lebih, dan perlu diketahui bahwa kotak gabungan

m o k l t3 te

adalah :

s

JA = KA = QBQC dan

3 te

m o k l

m o k l te

m o k l te

harus berbentuk persegi. Dengan pemilihan ini dapat dibuktikan persamaan yang diperoleh

st3

st3

JB= KB= QC

m o k tel

m o k tel

6) Sehingga didapatkan gambar rangkaian pencacah modulo-8:

st3

st3

st3

m o k tel

17 | E l i s a U s a d a 2014

3 te

3

m o k tel

m o k l 3 te

m o k l 3 te

e t 3 st st3

m o k tel

m o k l e t 3 t

s

e t 3 st


st3 st3

7) Buat rangkaian menggunakan papan trainer!

m o k l te

e t 3 st

m o k tel m o k l te m o k l te

st3 st3

m o k tel



st3


st3

st3

8) Berikut ini gambar rangkaian pencacah modulo 6, buat rangkaian menggunakan papan trainer

3

m o k tel

3

m o k tel

3

m o k l te

3

m o k l te

3

m o k tel

st3 st3

m o k tel m o k tel

st3 st3

m o k tel m o k tel

st3 st3

m o k tel m o k tel


m o k l te

m o k l e t 3 t


st3

m o k l t3 te

s

st3

m o k tel

s

st3 st3


st3 st3 st3

m o k l te


18 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

st3

m o k l 3 te

3

3

MODUL III

st3

m o k tel

st3

RANGKAIAN REGISTER

Mata Kuliah


Semester

: 1 (Satu)

st3

m o k l te

st3


s

m o k tel

m o k l te


m o k l te

Mampu membuat rangkaian register sederhana

B. Kompetensi Dasar

st3

1. Teori JK flip flop

2. Jenis-jenis register dan cara kerjanya

st3

m o k l te

st3

m o k l te


m o k l e t 3

3

m o k tel


m o k l e t 3 t

m o k l 3 te

3

e t 3 st

m o k tel

Setelah mengikuti praktikum siswa diharapkan dapat:

m o k tel

m o k tel

1. Mampu merangkai suatu rangkaian register dari rangkaian flip-flop dan gerbang logika

st3

dasar.

st3

st3

2. Mengamati dan memahami pembentukan dari beberapa jenis register dengan

3. m o k tel

menggunakan JK flip-flop dan beberapa rangkaian logika.

m o k tel

Mampu menjelaskan prinsip kerja suatu register.

D. Materi

st3

st3

m o k tel

st3

m o k tel

Dalam sistem digital, register pada umumnya digunakan untuk menyimpan data sementara untuk kemudian diproses atau diganti data yang baru. Register adalah suatu rangkaian logika yang berfungsi untuk menyimpan data atau informasi. Dengan mempelajari bermacam-macam flip-flop,

m o k l te

m o k l te

m o k l e t 3 t

m o k l te

dapatlah dimengerti bahwa yang disebut register itu tidak lain adalah alat untuk menyimpan data

st3

st3

yang berupa satu atau beberapa flip-flop yang digabungkan menjadi satu. Hal itu dimaksudkan,

s

bahwa register yang paling sederhana hanya terdiri dari satu flip-flop saja, yang berarti hanya dapat menyimpan data yang terdiri dari satu bit bilangan biner saja yaitu “0” atau “1”.

m o k l te

m o k l t3 te

m o k l te

m o k l te

Ada dua cara untuk menyimpan dan mengambil data dari suatu register yaitu cara parallel

st3

st3

dan cara serial. Cara paralel berarti data yang terdiri dari beberapa bit dimasukkan ataupun

s

dikeluarkan dari suatu register secara serempak, sedangkan serial berarti bit demi bit dari data yang dimasukkan ataupun dikeluarkan secara beruntun/berderetan. Sehingga berdasarkan operasi ini,

m o k tel

m o k tel

register dibedaka menjadi 4 macam yaitu:

st3

st3

m o k tel

st3

m o k tel

19 | E l i s a U s a d a 2014

3 te

3

e t 3 st

m o k tel

e t 3 st


m o k tel

a. Register Paralel In – Paralel Out (PIPO)

st3

e t 3 st

b. Register Serial In – Paralel Out (SIPO)

st3

m o k tel

st3

m o k tel

c. Register Serial In – Serial Out (SISO) d. Register Paralel In – Serial Out (PISO)

m o k l 3 te

m o k l e t 3 t

E. Lembar Kerja

s

1. Alat dan Bahan

st3

m o k l te

st3

m o k l te

a) Modul praktikum

m o k l 3 te

m o k l te

b) Trainer Kit Leybold c) Kabel Konektor

st3

2. Prosedur Praktikum

st3

m o k l te

st3

m o k l te

a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.

m o k l e t 3

m o k tel

m o k tel

m o k tel

b) Dengan menggunakan trainer digital yang ada, buatlah rangkaian seperti gambar berikut:

3

m o k tel

3

m o k l te

3

m o k l te

3

m o k tel

st3 st3 st3


m o k l t3 te

s

st3 st3

m o k tel

m o k l e t 3 t

s

m o k l te

Gambar 3.1. Register

st3

st3 st3 st3 st3

m o k tel m o k l te m o k l te

c) Atur nilai S, O, R dan E seperti yang diminta pada lembar kerja, kemudian isi tabel register!

st3

m o k tel

st3

m o k tel

st3

m o k tel

20 | E l i s a U s a d a 2014

3 te

3

e t 3 st

e t 3 st


m o k tel

m m o o k k l LEMBAR KERJA MODUL lIII e e t t st3 Nama :................................ st3 NIM

m m o o k k l l e t 3 te LANGKAH KERJA 3 st

st3

:................................

st3

m o k l te

st3

m o k tel

m o k l te

1. REGISTER PISO (REGISTER PARALEL IN – SERIAL OUT)

m o k l 3 te

Pada register ini sinyal clock T berfungsi untuk menggeser data keluaran serial. Kondisi awal

m o k l te

m o k l te

m o k l te

sinyal kontrol R=1, dan S=1. Masukan data paralel pada E1-E5 sesuai tabel hasil percobaan,

st3

st3

kemudian atur S=0. Amati dan catat keluaran register O1-O5.

st3

Register PISO (Paralel Input – Serial Output) KLOK

m o k 0 l e t 1 3

3

m o k tel

3

m o k l te

2 3 4 5 0 1 2 3 4 5

INPUT PARALEL OUTPUT REGISTER E5 E4 E3 E2 E1 O5 O4 O3 O2 O1

st3 st3 st3

m o k tel


st3 st3

m o k tel

m o k tel

m o k l e t 3 t

2. REGISTER SIPO (REGISTER SERIAL IN – PARALEL OUT)

s

st3 st3 st3

m o k tel m o k tel m o k l te

Pada register ini sinyal clock T berfungsi untuk menggeser data masukan serial. Atur kondisi awal sinyal kontrol R=1 dan OE=1, masukan data serial pada SE sesuai pada tabel hasil

3

m o k l te

3

m o k tel

m o k l t3 te

m o k l te

m o k l te

percobaan yang disinkronkan dengan tombol T (tombol ditekan setelah penyetingan data pada

SE). Amati dan catat keluaran dari flip-flop. Aktifkan OE=0, untuk melihat keluaran paralel register.

s

st3

m o k tel

st3 st3

m o k tel

st3

st3

m o k tel

21 | E l i s a U s a d a 2014

3 te

e t 3 st

e t 3 st


m m m o o o k k k l Register SIPO (SerialtInput l – Paralel Output) tel e e t 3 st3 st3 KLOK

m o k l 3 te

m o k l 3 te

3

m o k tel

3

m o k tel

3

m o k l te

3

m o k l te

3

m o k tel

0 1 2 3 4 5 0 1 2 3 4 5 -

INPUT SERIAL

OE

OUTPUT FLIP-FLOP OUTPUT REGISTER Q5 Q4 Q3 Q2 Q1 O5 O4 O3 O2 O1

m o k l e t 3 t

s

st3 st3 st3 st3


m o k l t3 te

s

st3

m o k tel

st3 st3 st3 st3

m o k l te m o k l te m o k tel m o k tel

m o k l e t 3 t

s

st3 st3


st3 st3 st3 st3 st3 st3 st3 st3

m o k tel


22 | E l i s a U s a d a 2014

PRAKTIKUM TEKNIK DIGITAL

Recommend Documents