MODUL PRAKTIKUM TEKNIK DIGITAL
Disusun Oleh: Asisten Laboratorium Instrumentasi Nama NPM
LABORATORIUM INSTRUMENTASI JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS SULTAN AGENG TIRTAYASA 2016
1
Daftar Isi Halaman Judul..........................................................................................................1 Daftar Isi...................................................................................................................2 Praktikum 1 Gerbang Logika Dasar..............................................................................................3 Praktikum 2 Rangkaian SOP & POS.............................................................................................9 Praktikum 3 Ranngkaian Aritmatika............................................................................................13 Praktikum 4 Multilevel................................................................................................................19 Praktikum 5 Flip-Flop.................................................................................................................26 Praktikum 6 Shift Register..........................................................................................................33 Praktikum 7 Pencacah Digital (Counter).....................................................................................40 Praktikum 8 Rangkaian Pengolah Data (MSI Logic Circuit).......................................................46 Blangko Percobaan.................................................................................................54
2
PRAKTIKUM 1 GERBANG LOGIKA DASAR I. TUJUAN Mempelajari dan memahami cara kerja gerbang logika dasar, yang meliputi: 1. Gerbang NOT, OR, dan AND 2. Gerbang NAND, NOR, dan EX-OR 3. Gerbang INHIBIT II. ALAT YANG DIGUNAKAN 1. Power supply 5 VDC 2. Saklar 3. LED 4. IC Gerbang -
AND dan NAND
-
OR dan NOR
-
EX-OR
-
NOT 5. Kabel 6. Bread board III.
DASAR TEORI Operasi dari gerbang logika dasar dapat dikenali dari beberapa cara, misalnya
symbol, tabel kebenaran, dan ekspresi booleannya, seperti pada tabel 1 dibawah ini.
3
4
Tabel 1. Gerbang Logika Dasar GERBAN
SIMBOL
TABEL
G
EKSPRESI
KEBENARAN
NOT
A
Y
A AND
B
Y
NAND
A
A 0 0 1 1
A 0 1
Y 1 0
B 0 1 0 1
Y 0 0 0 1
Y=A
Z 1 1 1 0
Y = A.B
Z = A.B
Z B A OR
Y
B A
NOR
Z
A 0 0 1 1
B 0 1 0 1
Y 0 1 1 1
B
C B
Y=A+ B
Z =A+ B
A EX-OR
Z 1 0 0 0
A 0 0 1 1
B 0 1 0 1
C 0 1 1 0
Y = A +B
5
A INHIBIT
B Z
A 0 0 1 1 X
B 0 1 0 1 X
I 0 0 0 0 1
Z 0 1 1 1 X
I Hasil operasi A AND B hanya akan diteruskan ke output Z, jika input I (inhibit) adalah O (LOW). IV.
PROSEDUR PERCOBAAN IV.1
Aturan Umum
1. Sebelum power supply di-on-kan, periksa dahulu rangkaian yang anda susun dengan asisten. 2. Matikan power supply jika satu sub-percobaan telah selesai dikerjakan. IV.2
NOT
1. Buatlah rangkaian seperti pada gambar. 2. Periksa rangkaian dengan asisten. 3. Hidupkan power supply. 4. Amati output LED Y, dengan mengubah posisi saklar ke A (HIGH) dan B (LOW). 5. Lengkapi isi tabel. 6. Jika telah selesai power dimatikan. 5VDC +V
Gambar 1. Rangkaian Gerbang NOT IV.3 6
AND dan NAND
1. Buatlah gambar seperti di bawah. 2. Amati output LED Y dan LED Z. 3. Lengkapi tabel kebenarannya.
5VDC +V A Y
Z
B
Gambar 2. Rangkaian Gerbang AND dan NAND IV.4
OR dan NOR
Lakukan hal yang sama untuk gerbang OR dan NOR berikut. 5VDC +V
A
B
Y
Z
Gambar 3. Rangkaian gerbang OR dan NOR
7
IV.5
EX-OR
Lakukan hal yang sama untuk gerbang EX-OR. 5VDC +V
A
YA Z B YB
Gambar 4. Rangkaian Gerbang EX-OR IV.6
Enable / Disable (Inhibit)
5VDC +V A
B
Y INH
Gambar 5. Rangkaian Gerbang ENABLE / DISABLE (INHIBIT)
8
V. PERTANYAAN DAN TUGAS 1. Buatlah realisasi persamaan berikut: Z = A.B.C + A.B 2. Analisa jika gerbang EX-OR mempunyai input 8 buah? Bagaimana cara kerjanya!
9
PRAKTIKUM 2 RANGKAIAN SOP DAN POS
I. TUJUAN Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu 1. Membuat rangkaian logika Sum Of Product dan Product of Sum yang berasal dari gerbang-gerbang kombinasional. 2. Memahami cara kerja rangkaian SOP dan POS II. ALAT YANG DIGUNAKAN 1. Power supply 5 VDC 2. Saklar 3. LED 4. IC gerbang 5. Kabel III.
DASAR TEORI Persamaan Boolean dapat disederhanakan melalui dua bentuk ekspresi berikut
ini; 1.
Product-of-Sum (POS)
2.
Sum-of-Product (SOP) III.1 Product of Sum (POS) Ekspresi POS dibentuk dari dua atau lebih fungsi OR yang di AND kan di dalam tanda kurung, dan di dalam tanda kurung tersebut bisa terdiri dari dua atau lebih variable. Contoh ekspresi POS adalah sebagai berikut: ´ ) .(B+ C) X =( A + B ´ D ´ ) .(BC + E) ´ X =( B+ C+ ´ E ) .(C+ B) X =( A + C´ ) . ( B+
III.2 Sum of Product (SOP) Ekspresi SOP dibentuk dari dua atau lebih fungsi AND yang di OR kan di dalam tanda kurung, dan di dalam tanda kurung tersebut bias terdiri dari dua atau lebih variable. Contoh ekspresi SOP adalah sebagai berikut:
10
´ AC + A ´ BC X =A B+ ´ C´ D+ B X =AC D+ ´ AB ´ DE+CD X =B C´ D+ Ekspresi SOP lebih banyak digunakan daripada ekspresi POS karena sesuai dengan implementasi pada Tabel Kebenaran. Rangkaian SOP dapat dibentuk dari kombinasi gerbang AND-OR-NOT. Perhatikan persamaan berikut: ´ C´ D X =A B+ Dengan menggunakan aturan de Morgan didapatkan: ´ D X =A B´ . C Gunakan lagi aturan Boolean, didapatkan: ´ X =( A´ + B ) .(C+ D)
Persamaan diatas berbentuk ekspresi POS. Dengan menggunakan aturan Distributive akan dihasilkan ekspresi yang mempunyai format SOP : ´ + B .C + B . D ´ X = A´ .C + AD Rangkaian logika yang merepresentasikan persamaan diatas adalah sebagai berikut:
Gambar 1. Rangkaian
´ C´ D X =A B+
Setelah menjadi ekspresi POS maka rangkaiannya seperti pada gambar 2
11
Gambar 2. Rangkaian
´) X =( A´ + B ) . ( C + D
Apabila dijadikan ekspresi SOP maka rangkaiannya adalah seperti pada gambar 3
Gambar 3. Rangkaian IV.
´ + B .C + B . D ´ X = A´ .C + AD
PROSEDUR PERCOBAAN 1. Buatlah rangkaian logika pada Trainer seperti pada gambar 1. Lengkapi dengan Tabel Kebenaran. 2. Buatlah kembali rangkaian logika pada Trainer seperti gambar 2. Lengkapi pula dengan Tabel Kebenaran. 3. Buatlah kembali rangkaian logika pada Trainer seperti gambar 3. Lengkapi dengan Tabel Kebenaran. 4. Diketahui sebuah persamaan logika sebagai berikut: W = AB+ A+C
Ubahlah persamaan tersebut menjadi bentuk ekspresi SOP. Dengan persamaan SOP yang didapat, rangkailah hasilnya pada trainer. 5. Buat Tabel Kebenaran untuk membuktikan hasil yang didapat sebelum dan sesudah menjadi rangkaian SOP
12
V. PERTANYAAN DAN TUGAS 1. Diketahui sebuah rangkaian logika seperti ditunjukkan pada gambar 4-4. Carilah bentuk ekspresi SOP dari rangkaian tersebut, dan gambarkan hasilnya.
Gambar 4. Rangkaian Soal No.1 2. Dapatkan bentuk ekspresi POS dari gambar 4 di atas. 3. Carilah bentuk ekspresi SOP dari gambar 5 di bawah ini.
Gambar 5. Rangkaian Soal No.3
13
PRAKTIKUM 3 RANGKAIAN ARITMATIKA I. TUJUAN Mempelajari dan memahami konsep dasar penjumlahan dan pengurangan dalam sistem komputer, melalui rangkaian aritmatika sederhana yang meliputi: 1. HALF ADDER 2. FULL ADDER 3. CONTROLLED INVERTER 4. ADDER - SUBTRACTOR CIRCUIT II. ALAT YANG DIGUNAKAN 1. Power supply 5 VDC 2. Saklar 3. LED 4. IC gerbang logika 5. Kabel III.
DASAR TEORI III.1 Operasi Aritmatika Operasi penjumlahan adalah operasi dasar yang dimiliki oleh CPU
komputer dalam menjalankan tugasnya. Operasi aritmatika ini dihadapkan pada dua jenis bilangan, yakni bilangan positif dan bilangan negatif. Untuk mengoperasikan bilangan positif tidaklah terlalu bermasalah, tetapi untuk bilangan negatif harus memanipulasi dahulu, yakni dengan komplemen-2.
Contoh: +1210 = 11002 14
- 1210 =
komplemen-1 = 0011 1 + 1
0100
bit tanda 1 = negatif 0 = positif angkanya III.2
Half Adder Rangkaian HA digunakan untuk menjumlahkan 2 bilangan biner,
masing-masing 1 bit, yang menghasilkan SUM (jumlah) dan CARRY (bawaan). A
SUM HA
B
CARRY Gambar 6. Half Adder
III.3
Full Adder Untuk menjumlahkan 2 bilangan biner yang masing-masing
mempunyai lebih dari 1 bit, diperlukan masukan CARRY-IN, yang berasal dari CARRY-OUT hasil penjumlahan bit sebelumnya. Ini dapat dikerjakan dengan rangkaian FULL-ADDER. A SUM B
FA CARRY-OUT
CARYY-IN Gambar 7. Full Adder
III.4
Controlled Inverter
15
Rangkaian ini dapat digunakan untuk menghasilkan bentuk komplemen 1 dari masukannya, jika input INVERT = 0, output = input. Jika input INVERT = 1, outputnya adalah kebalikan dari input. Contoh:
Input A = 0110 1100, maka: Jika INVERT = 0, maka B = 0110 1100 Jika INVERT = 1, maka B = 1001 0011 A
B CI
INVERT Gambar 8. Cobtrolled Inverter III.5
Adder – Subtractor Dari dua rangkaian terakhir dapat disusun rangkaian ADDER dan
SUBTRACTOR yang dapat dikendalikan. Jika jalur
SUB = 0, maka S = A + B SUB = 1, maka S = A – B A, B ,dan S, masing-masing bilangan biner n-bit. SUB dan CARRY-OUT adalah sinyal 1 bit. A S B
ASC
SUB
CARRY-OUT Gambar 9. Adder-Subtractor
IV.
PROSEDUR PERCOBAAN IV.1 Aturan Umum 1. Sebelum power supply di-on-kan, periksa dahulu rangkaian yang anda susun dengan asisten. 2. Matikan power supply jika satu sub-percobaan telah selesai dikerjakan. IV.2
16
Half Adder
Buatlah rangkaian seperti pada gambar, lalu lengkapi tabel-nya.
Gambar 10. Rangkaian Half Adder IV.3
Full Adder
Buat rangkaian seperti gambar di bawah ini, lalu lengkapi tabel kebenarannya.
Gambar 11. Rangkaian Full Adder IV.4
Controlled Inverter
Buat rangkaian seperti gambar di bawah ini, lalu lengkapi tabel kebenarannya.
17
Gambar 12. Rangkaian Controlled Inverter IV.5
Adder – Subtractor
Buat rangkaian seperti pada gambar 13. (rangkaian adder subtractor), lalu lengkapi tabel kebenarannya.
Gambar 13. Rangkaian Adder Subtractor
18
V. PERTANYAAN DAN TUGAS 1. Terangkan cara kerja rangkaian ADDER dan SUBTRACTOR dengan jelas dan singkat, untuk tiap-tiap kasus (I, II, III) pada sub-percobaan 4. 2. Rancanglah rangkaian HALF ADDER dengan hanya menggunakan gerbang NAND saja!
19
PRAKTIKUM 4 MULTILEVEL I.
TUJUAN PERCOBAAN
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu 1. Memahami sifat universal dari gerbang NAND & NOR 2. Mengkonversikan sebuah rangkaian logika yang
terdiri
dari
bermacam- macam gerbang menjadi hanya terdiri dari NAND atau NOR saja. II.ALAT YANG DIGUNAKAN 1. Power supply 5 VDC 2. Saklar 3. LED 4. IC gerbang logika 5. Kabel III. DASAR TEORI 3.1 Multilvel NAND Gerbang yang paling sering digunakan untuk membentuk rangkaian kombinasi adalah gerbang NAND dan NOR, dibanding dengan AND dan OR. Dari sisi aplikasi perangkat luar, gerbang NAND dan NOR lebih umum sehingga gerbang- gerbang tersebut dikenal sebagai gerbang yang “universal”. Gerbang-gerbang NOT, AND dan OR dapat di-substitusi ke dalam bentuk NAND saja, dengan hubungan seperti tabel 1. Tabel 1. Substitusi Beberapa Gerbang Dasar Menjadi NAND
Untuk mendapatkan persamaan dengan menggunakan NAND saja, maka
20
persamaan asal harus dimodifikasi sedemikian rupa, sehingga hasil akhir yang didapatkan adalah persamaan dengan NAND saja. Contoh : Dapatkan persamaan NAND untuk
y= AB .(C+ D)
Jawab : Tambahkan dua buah Tanda NOT pada persamaan tersebut. Dua buah tanda ini tidak mengubah nilai dari persamaan tadi. y = A.B.(C + D) y = A.B + (C + D) y = A.B.(C .D ) Rangkaian NAND untuk persamaan di atas menjadi :
Gambar 1 Rangkaian NAND untuk persamaan
y= AB .(C+ D)
3.2 Multilevel NOR Gerbang yang paling sering digunakan untuk membentuk rangkaian kombinasi adalah gerbang NAND dan NOR, dibanding dengan AND dan OR. Dari sisi aplikasi perangkat luar, gerbang NAND dan NOR lebih umum sehingga gerbang- gerbang tersebut dikenal sebagai gerbang yang “universal”. Gerbang-gerbang NOT, AND dan OR dapat di-substitusi ke dalam bentuk NOR saja, dengan hubungan seperti tabel 2.
21
Tabel 2. Suntitusi Beberapa Gerbang Dasar menjadi NOR
Ada dua cara untuk mengubah sebuah rangkaian kombinasional menjadi rangkaian dengan gerbang NOR saja. Cara pertama adalah dengan menggambar terlebih dahulu persamaan yang diketahui sesuai dengan gerbang-gerbang pembentuknya. Setelah itu gunakan aturan substitusi seperti gambar 7-1 untuk mengganti masing-masing gerbang dengan gerbang NOR. Jika ada dua buah gerbang NOT berurutan secara serial dapat dihapus, karena dua buah NOT yang dipasang serial tidak mengubah nilai fungsi (sifat Involution / Aljabar Boolean No. 5). Comtoh: Dapatkan persamaan NOR untuk
y= AB .(C+ D)
Rangkaian asal untuk persamaan
y= AB .(C+ D) adalah:
Jawab:
Gambar 2 Rangkaian Persamaan
y= AB .(C+ D)
Dari ke-empat gerbang diatas, masing masing subtitusikan menjadi gerbang NOR
22
Gambar 3. Rangkaian Gambar 2. Setelah Disubstitusi Menjadi Gerbang NOR Setelah dua fungsi NOT yang disilang di atas direduksi, akan didapat rangkaian seperti gambar 4
Gambar 4 Rangkaian gambar 3. setelah 2 fungsi NOT direduksi Cara kedua, untuk mendapatkan persamaan dengan menggunakan NOR saja, maka persamaan asal harus dimodifikasi sedemikian rupa, sehingga hasil akhir yang didapatkan adalah persamaan dengan NOR saja. Contoh: Dapatkan persanaan NOR untuk
y= AB .(C+ D)
Jawab: Berikan dua buah tanda NOT pada persamaan OR (bentuk yang paling mendekati NOR). Dua buah tanda NOT ini tidak mengubah nilai fungsi y= AB+(C + D) Selesaikan bentuk persamaan yang masih mengandung ekspresi AND dengan memberikan dua buah tanda NOT y= AB+(C + D) Dengan aturan De Morgan menjadi: A ¿ (+B ¿).(C +D) ¿ y=¿
23
Dengan aturan De Morgan lagi, lepaskan tanda NOT yang paling atas, selanjutnya tambahkan dua buah tanda NOT paling atas ´ + B´ )+(C+´ D) y=( A Pada sub fungsi (C+D), ada 3 buah tanda NOT. Sisakan hanya satu tanda NOT saja (membuang dua tanda NOT tidak mempengaruhi nilai fungsi). ´ )+( C+´ D) y=( A´ + B Rangkaian NOR untuk persamaan di atas menjadi:
Gambar 5. Rangkaian NOR Untuk Persamaan
IV.
y= AB .(C+ D)
PROSEDUR PERCOBAAN 4.1 Multilevel NAND 1. Pada Trainer, implementasikan rangkaian pada gambar 6. 2. Buat Tabel Kebenarannya dan tentukan fungsi apakah rangkaian tersebut. 3. Buat rangkaian padanannya yang terdiri dari gerbang AND, OR dan NOT. Buktikan kebenarannya.
Gambar 6. Rangkaian Percobaan Multilevel NAND ´ ( A+ C ) . BC ´ , Buat rangkaiannya 4. Jika diketahui persamaan: W = A B´ C+ dengan hanya menggunakan gerbang NAND saja. 4.2 Multilevel NOR
24
1. Pada Trainer, implementasikan rangkaian pada gambar 7. Dapatkan Tabel Kebenarannya.
Gambar 7. Rangkaian Percobaan Multilevel NOR 1 2. Substitusikan rangkaian di atas menjadi bentuk NOR saja. Rangkai kembali di Trainer. Dapatkan Tabel Kebenarannya. Bandingkan hasilnya dengan Tabel Kebenaran sebelumnya. 3. Diketahui sebuah rangkaian dengan gerbang NOR seperti gambar 7-7. Dengan menggunakan aturan De Morgan, ubahlah rangkaian tersebut menjadi rangkaian yang terdiri dari gerbang-gerbang AND-OR-NOT
Gambar 8. Rangkaian Percobaan Multilevel NOR 2 ´ ( A+C ) . BC ´ 4. Jika diketahui persamaan W = A B´ C+ Buat rangkaiannya dengan hanya menggunakan gerbang NOR saja. Lengkapi Tabel Kebenaran V. TUGAS 1. Jika diketahui rangkaian seperti gambar 8. ubahlah menjadi rangkaian yang hanya terdiri dari gerbang NAND saja.
Gambar 8. Rangkaian yang Terdiri dari Gerbang AND, OR, NOT
25
2. Diketahui sebuah rangkaian yang terdiri dari gerbang NOR seperti pada gambar 9. Buat Tabel Kebenarannya dan tentukan fungsi logika manakah yang bersesuaian ?
Gambar 9. Rangkaian dengan gerbang NOR saja 3. Sebuah persamaan logika sebagai berikut : ´ X = A´ + B. BC + BC Buat menjadi bentuk persamaan dengan NOR saja. Gambarkan hasilnya. Lengkapi dengan Tabel Kebenaran sebelum dan sesudah dirubah ke dalam bentuk NOR. Sebuah persamaan logika sebagai berikut: ´ B +CD Y =( A+ B´ ) . ( BC + A ) + A Buat menjadi bentuk persamaan dengan NAND saja. Gambarkan hasilnya. Lengkapi dengan Tabel Kebenaran sebelum dan sesudah dirubah ke dalam bentuk NAND.
26
PRAKTIKUM 5 FLIP - FLOP I. TUJUAN Mempelajari dan memahami fungsi dan cara kerja elemen memori dalam rangkaian digital, yaitu FLIP – FLOP (FF) yang meliputi: 1. RS FF 2. JK FF 3. D FF 4. T FF 5. JK Master / Slave FF II. ALAT – ALAT YANG DIGUNAKAN 1. Power Supply 2. Kabel 3. IC Gerbang Dasar 4. IC Flip-Flop III.
DASAR TEORI a. Flip-Flop Kebanyakan sistem digital terdiri dari 2 jenis rangkaian logika, yaitu
rangkaian logika kombinasi dan rangkaian logika sekuensial. Rangkaian logika kombinasi telah dicobakan pada praktikum Gerbang Logika Dasar terdahulu, dimana merupakan kombinasi atau susunan dari gerbang dasar. Pada rangkaian logika kombinasi output rangakaian hanya tergantung dari input yang diberikan pada saat itu. Sementara pada rangkaian logika sekuensial, output rangkaian disamping tergantung pada input saat itu, juga tergantung pada input saat-saat sebelumnya. Akibatnya pada rangkaian logika sekuensial membutuhkan elemen memori yang digunakan untuk menyimpan informasi-informasi yang lalu. Flip-flop dikenal juga sebagai bistabel multivibrator, latch, atau binary, adalah rangkaian logika sekuensial yang mempunyai 2 (dua) buah output yang
27
saling berbalikan. Di pasaran dikenal beberapa jenis FF yang telah dikemas dalam bentuk IC, misalnya RSFF, JKFF, DFF, dan TFF. Diagram blok sistem digital secara umum adalah sebagai berikut :
Gambar 1. Diagram Blok Sistem Digital b. Flip-Flop Dari Gerbang Logika Dasar. Gambar beriku adalh gambar RSFF yang dibangun dari gebang NOR dengan cara kerja yang mengikuti tabel transisi / tabel kebenaran disampingnya. Jika SET = RESET = 1, maka output Q tidak dapat diramal kan keadaannya, artinya bisa berharga 0 atau 1, sehingga kondisi untuk input S = R = 1, adalah tidak valid.
Gambar 2. Rangkaian RSFF dengan Gerbang NOR
28
Tabel 1. Tabel Kebenaran RSFF dengan Gerbang NOR SET 0
RESET 0
OUTPUT Q TAK BERUBAH
0
1
Q=0
1
0
Q=1
1
1
TAK TENTU
Berikut adalah RSFF yang dibangun dari gerbang NAND, dengan transisi
SET
RESET
OUTPUT Q
0
0
TAK TENTU
0
1
Q=1
1
0
Q=0
1
1
TAK BERUBAH
disebelahnya.
Gambar 3. Rangkaian RSFF dengan Gerbang NAND Tabel 2. Tabel Kebenaran RSFF dengan Gerbang NAND
Dari tabel transisi dapat dilihat bahwa RSFF ini kebalikan outputnya dengan RSFF yang dibangun dari gerbang NOR, artinya berlaku untuk input negatif. 29
c. Sinyal Clock Hampir semua sistem digital beroperasi dengan sistem “synchronous seqential”, artinya bahwa urutan opetasinya disinkronkan dengan Master Clock (sinyal clock pusat) yang didistribusikan ke seluruh sistem dan bagianbagianya. Sinyal clock adalah sinyal kotak dengan periode teratur (tertentu), yang digunakan untuk mensinkronkan operasi. Operasi pada sistem digital sendiri biasanya terjadi pada sinyal clock mengalami transisi dari 0 ke 1 atau sebaliknya. Perhatikan gambar berikut
Gambar 4. Sinyal Clock d. Flip-Flop dengan Clock Sebuah RSFF yang dilengkapi dengan clock dapat digambarkan sebagai berikut, diagram blok, diagram waktunya, dan simbolnya :
Gambar 5. Rangkaian RSFF dengan Clock
30
Perhatikan bahwa symbol “>” pada masukan clok merupakan tanda bahwa FF ini sensitive pada perubahan clok dari 0 ke 1, artinya informasi pada inputnya hanya akan diproses jika terdapat perubahan clok dari 0 ke 1. Perubahan dari 1 ke 0 pada sinyal clok tidak akan mempengaruhi operasi FF. Untuk FF yang sensitive terhadap perubahan clok dari 1 ke 0, maka tanda pada clok adalah “0 >”. Untuk menghindari kondisi tak tentu pada RSFF yang terjadi jika kedua inputnya diberi 1, maka dibentuk JKFF. Diagram blok, symbol dari tabel transisi dari FF ini adalah sebagai berikut:
Gambar 6. Rangkaian JKFF Menggunakan RSFF Tabel 3. Tabel Kebenaran JKFF J 0
K 0
Q t+1 TAK BERUBAH
0
1
Q=0
1
0
Q=1
1
1
Q t (toggle)
Pada kondisi J = K = 1, maka FF ini berfungsi sebagai toggle flip-flop, yang output akan berubah dari 0 ke 1 atau sebaliknya, setiap kali mendapat input sinyal clok TFF nin mempunyai symbol dan tabel transisi sebagai berikut :
31
Gambar 7. Rangkaian TFF Tabel 4. Tabel Kebenaran TFF T 0
Q t+1 1
1
0
Dari JKFF dapat juga dibuat DFF, yang akan menstransfer informasi dari inputnya J, yang berubah jadi D) ke outputnya ( Q ) sinkron dengan perubahan cloknya. Selama tidak ada perubahan clok maka informasi Q akan tetap (tidak berubah), meskipun input D berubah. Sifat ini membuktikan bahwa FF dapat digunakan sebagai elemen memori.
Gambar 8. Rangkaian DFF Tabel 5. Tabel kebenaran DFF
32
D 0
Q t+1 0
1
1
Jika input JKFF atau RSFF dan clok berubah pada saat yang hampir barsamaan, maka akan meimbulkan kerancuan pada outputnya, biasanya disebut masalah racing. Untuk mengatasi hal tersebut maka dibentuk Master Slave FlipFlop, dimana 2 (dua) buah FF dihubung secara kaskade menjadi satu tetapi masing-masing flip-flop mendapat clok pada transisi yang berbeda, membentuk satu Flip-Flop baru. Gambar berikut merupakan JK Master / Slave Flip-Flop.
Gambar 9. Rangkaian JK Master / Slave Flip-Flop
IV.
PROSEDUR PERCOBAAN 1. RSFF dari NOR dan NAND Buatlah rangkaian RSFF dari NOR dan NAND seperti Gambar, lalu lengkapi tabel kebenarannya 2. JKFF Buatlah JKFF dengan RSFF dan gerbang AND, lalu lengkapi tabel kebenarannya 3. DFF dan TFF Buatlah DFF dan TFF menggunak JKFF. Amati harga outputnya 4. JKFF Master/Slave Rangkailah sebuah JKFF Master/Slave, lalu berikan input dan clok. Amati perubahannya pada output.
V. PERTANYAAN DAN TUGAS 1. Apa keuntungan dan kerugian menggunakan JKFF Master/Slave ? 2. Terangkan mengapa output RSFF menjadi tak tentu, jika kedua inputnya HIGH ?
33
3. Jika beberapa TFF dihubungkan output yang satu menjadi input FF berikutnya maka yang saudara dapatkan dari rangkaian terakhir ini ?
34
PRAKTIKUM 6 SHIFT REGISTER I.
TUJUAN Mempelajari dan memahami cara kerja rangkaian shift register, yang meliputi: 1. Serial In – Serial out (SISO) 2. Serial In – Parallel Out (SIPO) 3. Parallel In – Serial Out (PISO) 4. Parallel In – Parallel Out (PIPO)
II.
ALAT YANG DIGUNAKAN
1.
Alat peraga praktikum SHIFT REGISTER
2.
Kabel Secukupnya
3.
Power supply III.
DASAR TEORI 3.3 Register Register merupakan kumpulan flip-flop dapat digunakan untuk
menyimpan informasi atau bilangan biner. Sebuah flip-flop menyimpan suatu bilangan biner, sehingga register 8 bit mempunyai 8 bit flip-flop (FF). FF disusun sedemikian rupa sehingga bilangan biner dapat di masukan (shifted) ke register atau juga dapat dikeluarkan dari register. FF yang melaksanakan kedua fungsi tersebut dinamakan SHIFT REGISTER. Data dalam register digeser bit demi bit, dari LSB maupun MSB, disebut SERIAL SHIFTING. Jika semua bit digeser secara simultan (bersamaan), disebut PARALLEL SHIFTING. Terdapat 2 cara untuk memasukan data ke register, yaitu SERIAL dan PARALLEL. Juga ada 2 cara untuk mengeluarkan data dari register, yaitu SERIAL dan PARALLEL, sehingga dikenal ada 4 buah macam SHIFT REGISTER: a. Serial In – Serial out (SISO) b. Serial In – Parallel Out (SIPO) c. Parallel In – Serial Out (PISO) d. Parallel In – Parallel Out (PIPO) 3.4 Serial In – Serial Out 35
Untuk Melaksanakan register jenis ini dapat digunakan DFF atau JKFF. Jika digunakan JKFF maka input J dan K harus berbalikan, yakni karena input pada register tersebut hanya 1 bit setiap saat. SISO 4 Bit yang dibangun dari JKFF. Contoh lain adalah IC 7491 yakni shift register 8 bit dimana kita dapat menyimpan 8 bit data dalam register tersebut. 3.5 Serial In – Paralel Out Register ini dapat menyimpan data secara serial, kemudian mengeluarkan data tersebut secara parallel. Output diambil dari masing-masing output FF. Salah satu contoh dari register ini adalah IC 74164. Input data serial dilewatkan pada jalur sedangkan sinyal control dilewatkan pada jalur B. Jika B = 1, input data serial dilewatkan tapi kondisinya terbalik (inverted), serempak dengan clok. Jika B = 0, input data serial di-blok dan bit-bit dalam register diseret menjadi NOL. 3.6 Serial In – Parallel Out IC 74166 adalah register 8 bit, yang dapat berfungsi sebagai SISO dan PISO, yakni dengan memberikan input control. SISO : input SHIFT/LOAD = 1, data input dilewatkan pin 1. PISO: input SHIFT/LOAD = 0 : load parallel data ke internal register. SHIFT/LOAD = 1, untuk menggeser data ke output QH.Jika clok Inhibit = 1, sistem clok akan di blok, sehingga tidak ada perubahan output. CLEAR digunakan untuk meng-NOL-kan seluruh isi register. 3.7 Parallel In – Parallel Out Salah satu contoh IC dari aplikasi ini adalah IC 7495A. IC ini dapat digunakan dalam berbagai mode misalnya SISO, PIPO,PISO, SIPO, tergantung dari pengawatan yang diberikan. Jika digunakan sebagai SISO, IC ini pun bisa digunakan untuk SHIFT RIGHT ataUPun SHIFT LEFT.Lebar data yang bisa ditangani adalah 4 bit, namun jika diinginkan lebar data yang lebih besar dapat disusun secara bergandeng (kaskade). IV.
PROSEDUR PERCOBAAN 4.1 Serial In – Serial Out (SISO) 1. Buatlah rangkaian SISO dengan IC 7476 seperti pada Gambar 9.
36
2. Dengan J = 1, artinya K = 0, berikan sinyal clok dari (IC 555)Amati harga output ABCD dari JKFF tersebut. 3. Ubahlah harga J = 0, lakukan hal yang sama.Ubahlah j = 0 dan J = 1 secara bergantian, amati outputnya. Lakukan percobaan yang sama dengan IC 7491. Pada IC 7491, terdapat dua input A dan B, sebaiknya keduanya disatukan saja, dan dianggap sebagai satu input. 4.2 Serial In – Parallel Out (SIPO) 1. Buatlah rangkaian pada Gambar 10. Input A dan B, di-short saja dan dianggap sebagai satu input serial. 2. Mula-mula CLEAR di-LOW sebentar saja. 3. Ubahlah harga input (A dan B yang telah disatukan), sambil memberikan clok (IC 555).Amati pada LED outputnya.
37
Gambar 9. Rangkaian Serial In – Serial Out SISO)
38
Gambar 10. Rangkaian Serial In – Serial Out (SIPO)
39
4.3 Parallel In – Serial Out (PISO) 1. IC 74166 dapat digunakan untuk operasi PISO dan juga SISO. Sebagai operasi PISO, aturlah rangkaian seperti Gambar. 2. CLEAR di-LOW sebentar, S1 = LOW, Ckl = HIGH, S/L = HIGH 3. Berikan pada ABCDEFGH = 11001100. 4. S/L = LOW sesaat, lalu S/L = HIGH lagi. 5. Berikan clok, amati outputnya. 6. Pada kondisi diatas, ubahlah ABCDEFGH, sesuka anda, amati outputnya. 7. Pada
kondisi
diatas,
ubahlah
harga
S1
dengan
Pola
1,0,0,0,1,1,1,1,0,0,0,0,1,1,1,1, amati output. 4.4 Parallel In – Parallel Out (PIPO) IC 7495A dapat digunakan untuk operasi PIPO 4 bit, SISO (SHIFT RIGHT dan SHIFT LEFT). Operasi PIPO: 1.
Berikan MC = HIGH, kombinasi input ABCD = 1010.
2.
Amati outputnya setelah dikenakan clok CKLS. Operasi SISO (SHIFT LEFT)
1.
Berikan MC = HIGH, input ABCD = 0101
2.
Berikan S1 dengan kombinasi 1-1-0-0 1-1-0-0 0-0-1-1 1-1-0-0,
3.
Amati outputnya bersamaan dengan clok. Operasi SISO (SHIFT RIGHT) 1. MC = LOW, clok pada CKRS, serial inputnya pada D 2. C = Qd, B = Qc, A = Qb. Output adalah Qa 3. Berikan clok pada CKRS, dan amati output dengan memvariasi harga D 4. Ubahlah harga ABCD mulai dari 0000 hingga 1111, dimulai dengan STRB = 0, amati outputnya. Ubahlah STRB = 1, amati outputnya.
40
V.
PERTANYAAN DAN TUGAS 1. Buatlah laporan atas percobaan yang anda kerjakaan! 2. Buatlah rangkaian SHIFT REGISTER, yang dapat bergeser ke kiri (SHIFT LEFT) ataUPun geser ke kanan (SHIFT RIGHT) untuk data 8 bit, dengan menggunakan 2 buah IC 7495A! 3. Apa yang terjadi jika dalam operasi SHIFT tersebut muncul efek bouncing akibat gerakan switch mekanis (misal dari LOW ke HIGH atau sebaliknya)! 4. Jelaskan cara kerja IC 74166, baik sebagai PISO maupun SISO!
41
PRAKTIKUM 7 PENCACAH DIGITAL (COUNTER) I. TUJUAN Mempelajari dan memahami cara kerja rangkaian pencacah digital / counter, yang meliputi: 1. Pencacah sinkron 2. Pencacah asinkron 3. Jam digital II.
ALAT YANG DIGUNAKAN 1. Power supply 2. Papan Peraga Praktikum 3. Kabel Penghubung
III.
DASAR TEORI 3.1 Counter Pencacah adalah bagian yang penting dalam aplikasi sistem digital. Pencacah digunakan untuk menghitung banyaknya pulsa. Untuk pulsa yang datang pada interval waktu tertentu, maka dapat ditentukan frekuensi pulsa tersebut. Pada dasarnya ada dua jenis pencacah, yaitu pencacah sinkron dan asinkron. Pada pencacah asinkron, FF yang satu dipicu oleh FF sebelumnya, sehingga respons waktunya merupakan delay time dari total delay FF pembangunnya. Pencacah yang biasa digunakan pada fekuensi tinggi, menggunakan pencacah jenis sinkron dimana tiap FF berubah serentak dengan clok, biasanya harganya pun mahal. Kombinasi antara pencacah sinkron dan asinkron merupakan kompromi antara kecepatan (performance) dan harga sebuah pencah. Menurut jenisnya ada 2 pencacah, yaitu UP-counter dan downcounter. Jika harga keluaran bertambah 1 (satu) setiap kali pencacah tersebut menerima pulsa, dikatakan sebagai pencacah naik (UP-counter), sebaliknya disebut pencacah turun (down-counter).
42
IV.
PROSEDUR PERCOBAAN 4.3 Pencacah Naik Asinkron Ripple 4 Bit (IC 7476) 1. Buatlah rangkaian naik asinkron 4 bit seperti gambar menggunakan 4 gerbang FF
secara bertingkat (kaskade)
2. Output JKFF ABCD dimasukan ke input BCD to 7 segment 3. Berikan clok secara manual,dan amati harga-harga pada 7 segment. Catat pada clok naik atau turun perubahan pada 7 segment itu terjadi. 4. Periksakan ke asisten sebelum power di on-kan 4.4 Pencacah Turun Asinkon Ripple 4 Bit (IC 7476) 1. Pencacah turun asinkron dapat diperoleh dengan mengambil output Q not, dan output tersebut yang dihubungkan dengan FF berikutnya. 2. Hasil Counter diperoleh dari output Q not tersebut. 4.5 Pencacah Sinkron Naik dan Turun (IC 74193) IC 74193 adalah counter sinkron UP-DOWN yang dilengkapi beberapa fungsi: 1. Input data parallel 4 bit 2. Output data 4 bit paralel 3. Input LOAD untuk memberikan preset pada counter dari data input paralel CLEAR untuk mereset counter 4. Output CARRY jika hitungan UP lebih besar dari 15 5. Output BORROW jika hitungan DOWN lebih kecil dari 0.
43
Gambar 1. Rangkaian Asinkron Counter UP 4-Bit (IC7476)
44
Gambar 2. Rangkaian Asinkron Counter Down 4-Bit (IC 7476)
45
Gambar 3. Pencacah Sinkron Naik dan Turun (IC 74193)
46
Tata cara percobaan: 1. Setiap DBCA = 1101, CLEAR = LOW, LOAD = HIGH, UP = HIGH, DOWN = HIGH 2. CLEAR di-HIGH sebentar, LOAD di-LOW sebentar 3. UP diubah-ubah LOW HIGH LOW dst. Amati DCBA 4. Kemudian dicoba dengan DOWN diubah-ubah LOW-HIGH-LOW dst, amati DCBA 5. Periksa ke asisten sebelum power di-on-kan V.
PERTANYAAN DAN TUGAS 1. Buatlah laporan atas percobaan yang dilakukan 2. Berikan contoh aplikasi pencacah naik dan pencacah turun 3. Rancanglah pencacah modul-6 (mempunyai digit 0, 1, 2, 3, 4, 5), yaitu pencacah mencacah angka 5, akan mereset nilai outputnya secara otomatis
47
PRAKTIKUM 8 RANGKAIAN PENGOLAH DATA (MSI LOGIC CIRCUIT) I. TUJUAN Mempelajari dan memahami konsep dasar rangkaian pengolah data yang aplikasinya banyak dijumpai pada rangkaian logika. Rangkaian ini juga dikenal sebagai Medium Scale Integrated logic circuit karena pemakiannya yang relatif sederhana meskipun dibangun dengan menggunakan jumlah gerbang yang cukup banyak. II. ALAT YANG DIGUNAKAN 1. Alat perga praktikum MSI 2. Kabel secukupnya 3. Power supply III.
DASAR TEORI 3.1 Multiplexer (MUX) - Data Selector Multiplex berarti dari banyak ke satu. Multiplexer dengan demikian dapat
diterjemahkan sebagai rangkaian dengan banyak input dan hanya satu yang sampai pada keluaran (output). Dengan menggunakan sinyal kontrol dapat ditentukan / dikendalikan sinyal input mana yang sampai pada output. Sehingga rangkaian multiplexer mempunyai n-sinyal input, m-sinyal sinyal kontrol dan satu sinyal output dimana terdapat hubungan n ≤ 2m . Di pasaran tersedia contoh MUX yaitu IC 74150 yaitu multiplexer 16 jalur ke satu jalur yang dilengkapi dengan jalur STROBE. Jika STROBE = LOW, maka output mengikuti operasional dari MUX. Sebaliknya jika STROBE = HIGH, maka MUX selalu HIGH. 3.2 Nibble Multiplexer Seperti halnya rangkaian MUX, NIBBLE MUX juga merupakan pemilihan terdapat jalur input yang sampai ke output. Bedanya adalah bahwa input merupakan kelompok 4 jalur sehingga outputnya juga merupakan kelompok 4 jalur (bukan jalur tunggal).
48
Contoh NIBBLE MUX adalah IC 74157 yang dilengkapi dengan jalur SELECT. Jika SELECT = HIGH, maka berlaku Y3Y2Y1Y0 = B3B2B1B0. Sedangkan jika SELECT = LOW, maka output Y adalah Y3Y2Y1Y0 = A3A2A1A0. 3.3 Demultiplexer (DEMUX) Berfungsi sebagai kebalikan dari MUX adalah DEMUX, dimana inputnya satu jalur yang harus disampaikan kepada salah satu jalur outputnya. Contoh DEMUX yang beredar di pasaran adalah IC 74154 yakni DEMUX satu jalur ke 16 jalur, yang dilengkapi dengan jalur STROBE. Fungsi STROBE adalah untuk mengaktifkan rangkaian tersebut, seperti halnya STROBE pada MUX. 3.4 Decoder Rangkaian DECODER mirip dengan DEMUX, hanya pada DECODER seolah-olah tidak mempunyai sinyal input, jadi hanya masukan kontrol dan keluaran. Sinyal output akan tinggi sesuai kombinasi sinyal input. IC 74154 juga dapat digunakan sebagai DECODER 4 jalur ke 16 jalur, yakni dengan menghubungkan jalur input (jalur data) dengan jalur STROBE, lalu dihubungkan dengan GROUND. Contoh lain dari DECODER adalah DECODER BCD (Binary Coded Decimal) adalah DECODER yang mengubah tiap 4 bit kode BCD ekivalen dengan nilai desimalnya. Tugas ini dapat dikerjakan dengan menggunakan IC 7445. Adapun IC 7445 dapat digunakan untuk menampilkan informasi BCD dalam bentuk seven segment (LED yang membentuk angka) karena IC 7447 adalah DECODER BCD to seven segment. Untuk menggunakan IC 7447 perlu diperhatikan seven segmentnya yakni common GROUND ataukah common VCC. 3.5 Encoder Encoder mengubah sinyal input yang aktif menjadi sinyal output terkode. Ada n buah sinyal input, hanya satu yang aktif. Rangkaian internal ENCODER akan menghasilkan output biner terkode m bit. Contoh ENCODER adalah IC 74147 yang mengubah input desimal menjadi output terkode BCD, sehingga jalur inputnya 9 buah sedang jalur outputnya 4 buah.
49
3.6 Parity Generator Seringkali pada komunikasi perlu ditambahkan paritas yang dimanfaatkan untuk mengecek validitas data selama transmisi data dari satu tempat ke tempat yang lain. Hal ini biasanya pada dijumpai pada pengiriman data secara serial. Data paralel yang belum diubah menjadi bentuk serial, dapat dihitung paritasnya menggunakan IC PARITY GENERATOR, yaitu IC 74180, yakni 8 bit PARITY GENERATORS / CHECKERS. Untuk data berbentuk serial maka PARITY GENERATORS / CHECKERS-nya harus dibuat dengan menggunakan sekuensial. Tabel 1. Tabel Kebenaran Parity Checkers Input Jumlah T pada X2 … X0 Even Odd Even Odd X X
IV.
Even
Odd
H H L L H L
L L H H H L
Output Σ Even H L L H L H
Σ Odd L H H L L H
PROSEDUR PERCOBAAN 4.1 Encoder Rangkaian desimal to BCD ENCODER dapat dikerjakan dengan IC 74147.
IC ini adalah ENCODER priority, dimana yang terbesar akan ditampilkan / dikeluarkan. Rangkaian percobaanya dapat dilihat pada gambar. Isikan tabel yang diperlukan.
50
Gambar 1. Rangkaian Encoder
4.2 Decoder DECODER BCD to 7 segment yakni IC 7447 dapat digunakan untuk membuka kode BCD menjadi 7 segment, sehingga dapat dilihat / ditampilkan lebih informatif.
51
Rangkaian percobaan dapat dilihat pada gambar. 1. Ubahlah kombinasi input swA, swB, swC, dan swD sesuai tabel, lalu amati pada 7 segmentnya. 2. Setelah percobaan ini selesai, ubahlah input swA, swB, swC, dan swD dengan output percobaan ENCODER. Dengan posisi ini, berikan perubahan pada input sw1, sw2, … sw9, sambil diamati pada output 7 segment.
Gambar 2. Rangkaian Decoder
52
4.3 Multiplexer IC 74157 adalah NIBBLE MULTIPLEXER yang akan meneruskan salah satu kelompok nibble (dari dua kelompok, dengan masing kelompok berisi 4 bit) ke jalur outputnya. Rangkaian percobaan dapat dilihat pada gambar. 1. Berikan kombinasi input A0A1A2A3 = 0011 dan B0B1B2B3 = 0101, ubahlah SEL dan ENB sesuai tabel, amati output Z0Z1Z2Z3. 2. Ubah kombinasi input A0A1A2A3 = 1111 dan B0B1B2B3 = 0000, ubahlah SEL dan ENB sesuai tabel dan amati Z0Z1Z2Z3.
Vcc 2
1A
1Y
4
3
1B
2Y
7
5
2A
3Y
9
6
2B
4Y
12
11
3A
10
3B
14
4A
13
4B
1
A/B
15
G
A
B
C
D
74157 3. Ubah input A0A1A2A3 dengan output dari ENCODER, dan input B0B1B2B3 diambil dari saklar, sedangkan output Z0Z1Z2Z3 dimasukan ke input percobaan DECODER. Ulangi percobaan yang sama.
53
Gambar 3. Rangkaian Multiplexer 4.4 Demultiplexer Oleh karena dalam aplikasi jarang sekali dijumpai DEMUX dengan satu input data, maka hendak dicobakan IC 74154 yakni rangkaian DECODER 4 ke 16 jalur. Ubahlah harga ABCD mulai dari 0000 hingga 1111, dimulai dengan STRB = 0, amati outputnya. Ubahlah STRB = 1, amati outputnya.
54
Gambar 4. Rangkaian Demultiplexer
4.5 Parity Generator / Checker IC 74180 adalah PARITY CHECKER yang dapat digunakan untuk mengecek dan menghasilkan bit paritas dari input 8 bit. 1. Ubahlah input ABCDEFGH sesuai tabel, dan Odd, Even = 0,1. Amati jalur outputnya (QOdd dan QEven) 2. Ubahlah Odd, Even = 1,0 lalu 0,0 lalu 1,1.
55
V. PERTANYAAN DAN TUGAS 1. Buatlah laporan atas percobaan yang anda kerjakan 2. Buatlah rangkaian NIBBLE MULTI PLEXER (seperti IC 74157), dengan menggunkan komponen logika dasar (AND, OR, NOT, NAND, NOR, dll). 3. Sebutkan manfaat dari ENCODER dan DECODER.
56
57
Blanko Percobaan Modul I Tabel 1. Tabel Kebenaran Gerbang NOT
INPUT 0 (OFF) 1 (ON)
OUTPUT
Tabel 2. Tabel Kebenaran Gerbang AND dan NAND
INPUT
A 0 0 1 1
OUTPUT
BLANKO B 0 1 0 1
Y
Z
PERCOBAAN Tabel 3. Tabel Kebenaran Gerbang OR dan NOR
INPUT
A 0 0 1 1
OUTPUT
B 0 1 0 1
Y
Z
Tabel 4. Tabel Kebenaran Gerbang EX-OR
INPUT A B 0 0 0 1 1 0 1 1
YA
OUTPUT YB
Z
Tabel 5. Tabel Kebenaran ENABLE/DISABLE (INHIBIT) 58
A 0 0 1 1 0 0 1 1
INPUT B 0 1 0 1 0 1 0 1
OUTPUT ENB 0 0 0 0 1 1 1 1
59
Blanko Percobaan Modul II Tabel 1. Tabel Kebenaran Gambar 1. A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
60
INPUT B C 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
OUTPUT D 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Tabel 2. Tabel Kebenaran Gambar 2. A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
INPUT B C 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
OUTPUT D 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
61
Tabel 3. Tabel Kebenaran Gambar 3. A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
62
INPUT B C 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
OUTPUT D 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Blanko Percobaan Modul III Tabel 1. Tabel Kebenaran HALF ADDER
INPUT A 0 0 1 1
OUTPUT SUM CARRY
B 0 1 0 1
Tabel 2. Tabel Kebenaran FULL ADDER
INPUT B 0 0 1 1 0 0 1 1
A 0 0 0 0 1 1 1 1
C1 0 1 0 1 0 1 0 1
OUTPUT SUM CARRY
Tabel 3. Tabel Kebenaran CONTROLLER INVERTER
BIT A 0 1 2 3
INPUT A 0 1 0 1
1 0 0 1
0 0 1 1
OUTPUT INV = 0 INV = 1 1 1 0 0
63
64
Blanko Percobaan Modul IV Tabel 1 Tabel Kebenarana Multilevel NAND
INPUT A 0 0 1 1
OUTPUT B 0 1 0 1
Tabel 2.Tabel Kebenaran Multilevel NOR
65
A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
66
INPUT B C 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
OUTPUT D 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Blanko Percobaan Modul V Tabel 1. FLIP-FLOP RS-FF Terbuat dari Gerbang NAND
INPUT SET RESET 0 0 0 1 1 0 1 1
OUPUT Q
Q
Tabel 2. FLIP-FLOP RS-FF Terbuat dari Gerbang NOR INPUT SET RESET 0 0 0 1 1 0 1 1
OUPUT Q
Q
Tabel 3. FLIP-FLOP JK-FF Terbuat dari gerbang RS-FF dan AND
INPUT J 0 0 1 1
K 0 1 0 1
OUTPUT
OUTPUT
(clok=1)
(clok=0)
Q
Q
Q
Q
Tabel 4. FLIP-FLOP T-FF Terbuat dari JK-FF
INPUT T 0 1
OUTPUT (clok=1) Q Q
OUTPUT (clok=0) Q Q
67
Tabel 5. FLIP-FLOP D-FF Terbuat dari JK-FF
INPUT D 0 1
68
OUTPUT (clok=1) Q Q
OUTPUT (clok=0) Q Q
Blanko Percobaan Modul VI Tabel 1. Shift Register 4-Bit dengan JK-FF (IC 7476)
CLO
INPUT J K
K KE1 2 3 4 5 6 7 8 9 10
1 1 1 1 1 0 0 0 0 0
OUTPUT LED B C
A
D
0 0 0 0 0 1 1 1 1 1
Tabel 2. Serial In – Paralel Out
CLO K KE1 2 3 4 5 6 7 8 9 10 11 12 13 14
INPUT SW CLEA A B
H
G
OUTPUT LED F E D C
B
A
R 0 1 1 1 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 0 0 1 1 0 0 1 1
1 1 1 1 0 0 1 1 1 1 0 0 1 1 69
15 16
70
0 0
1 1
1 1
Blanko Percobaan Modul VII Tabel 1.Asinkron (rippel) Counter UP 4 bit (IC 7476)
CLOC A
K
UP COUNTER OUTPUT B C D
7 SEGMENT
KE 1 2 3 4 5 6 7 8 9 10 11 12
Tabel 2.Asinkron (rippel) Counter Down 4 bit (IC 7476)
CLOC K
A
DOWN COUNTER OUTPUT B C D
7 SEGMENT
KE 1 2 3 4 5 6 7 8 9 10 71
11 12
Tabel 3. Pencacah Sinkron UP-Down 4 bit (IC 74193)
72
D 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
INPUT C B 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
CONTROL OUTPUT UP DW LD CLR BRW 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 1 1 0 0 1 1 1 1 1 0 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 1 0
OUTPUT CRY D C
B
A
73
Blanko Percobaan Modul VIII Tabel 1. ENCODER
1 1 0 0 0 0 0 0 0 0 0 0 0 0
2 0 1 0 0 0 0 0 0 0 0 1 0 0
INPUT SWITCH 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0
8 0 0 0 0 0 0 0 1 0 0 1 0 0
9 0 0 0 0 0 0 0 0 1 1 0 0 0
D
OUTPUT C B
Tabel 2. DECODER
INPUT SWITCH
OUTPUT 7- Segment
D 0 0 0 0 0 0 0 0 1 1 1 1
74
C 0 0 0 0 1 1 1 1 0 0 0 1
B 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1
A
Tabel 3. MULTIPLEXER
A B 0 1 0 0 0 1 0 1
0 0 0 0 0 0 0 0
C 0 0 1 0 0 1 0 1
D 0 0 0 0 0 0 0 0
INPUT E F G 0 0 0 1 0 1 0 1
0 0 0 0 0 0 0 0
0 0 0 0 1 1 0 1
H
A/
G
0 0 0 0 0 0 0 0
B 0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
OUTPUT A B C D
Tabel 4. DEMULTIPLEXER
INPUT A B C D 0 0 0 0 0 0 0 1 0 1 1 1
0 1 1 0 0 0 1 1 0 1 1 0
0 0 0 0 1 1 1 1 0 1 0 0
0 1 1 1 0 1 1 1 0 0 0 0
EN B STR 0 0 1 1 1 1 1 1 1 1 1 1
OUTPUT 0 1 2 3 4 5 6 7 8 9 1 0
11
1
1
1
2
3
4
75
15
