Perancangan Arsitektur Fast Multiplier Trachtenberg Metode Langsung

Perancangan Arsitektur Fast Multiplier Trachtenberg Metode Langsung Arnold Aribowo"', Thomas "'

Abstract The processor is a very important part of the computer hardware components, which affects the whole system performance. Part of the processor's component, which performs the arithmetic and logic-related processes, is called Arithmetic/Logic Unit (ALU). One of this arithmetic processes is multiplication. The faster the processor accomplishes this process, the faster the computer system performs the data processing, especially related with arithmetic processes. To accelerate the speed of the multiplication process in the processor, the hardware implementation of fast multiplication method is needed. One of that methods, which is discussed in this paper, is Trachtenberg method. The hardware implementation of Trachtenberg method can be implemented with Very High Speed Integrated Circuit Hardware Description Language (VHDL). Before the hardware implementation is performed, the design of Trachtenberg Fast Multiplier Architecture should be accomplished. This paper focuses the discussion on the design of Trachtenberg Fast Multiplier Architecture. Thus, the hardware implementation by using VHDL is not discussed. The number being multiplied and the multiplier are limited to 4 digits in size. The trachtenberg method discussed in this paper is limited to the Direct Method Trachtenberg. Then, the architecture is called as Direct Method Trachtenberg Fast Multiplier Architecture.

1.

Pendahuluan

Prosesor adalah salah satu bagian dari sistem komputer yang sangat mempengaruhi kinerja sistem secara keseluruhan. Bagian dari Prosesor yang bertugas untuk melakukan proses aritmatika dan logika adalah ArithmeticA.ogic Unit (ALU). Salah satu proses aritmatika yang dilakukan adalah proses perkalian (multiplication). Semakin cepat prosesor melakukannya, maka semakin cepat proses bengolahan data pada sistem komputer yang berhubungan dengan proses aritmatika. Untuk dapat meningkatkan kecepatan proses perkalian yang dilakukan oleh prosesor, maka diperlukan metode perkalian cepat yang diimplementasikan pada prosesor. Pada umumnya, proses perkalian membutuhkan hasil sementara perkalian {intermediate result) yang selanjutnya dijumlahkan untuk memperoleh hasil akhir. Metode perkalian cepat yang dimaksud dalam hal ini adalah metode perkalian yang meminimalkan hasil sementara perkalian. Ada beberapa metode perkalian cepat, diantaranya adalah Booth Algorithm, dan Trachtenberg method.

"' Dosen Tetap Jurusan Teknik Komputer, FIK - UPH ([email protected]) "' Dosen Tidak Tetap Jurusan Teknik Komputer, FIK - UPH ([email protected]) Perancangan Arsitektur... (Arnold A., Thomas) 57

Metode perkalian cepat yang dibahas pada paper ini adalah metode Trachtenberg. Metode ini sering juga disebut 'stenografi matematika". Metode ini hanya memerlukan kemampuan menghitung dari satu sampai sebelas, meniadakan pembagian panjang seperti yang dikenal, dan menghilangkan daftar perkalian. Berdasarkan sejumlah langkah yang sederhana, metode ini mudah dikuasai dan memberikan keuntungan berupa kecepatan lebih besar, dan kemudahan dalam menangani bilangan. Perhitungan matematika dapat diselesaikan dalam waktu kurang dari 30 persen dari biasanya, dan metode derjgan sistem pengecekan cepat ini menjamin 99 persen dalam ketepatannya. Dalam kegunaannya, seperti dinyatakan pada suatu majalah pendidikan, "sistem kilat matematika dasar ini dapat membuat tiap orang dewasa biasa menjadi kalkulator yang sangat terarnpil, cepat, dan tepat" [8]. Metode perkalian cepat tersebut dapat diimplementasikan dengan perangkat lunak maupun perangkat keras. Dari segi kecepatan tentunya implementasi perangkat keras mempunyai kecepatan lebih tinggi dibandingkan implementasi dengan perangkat lunak. Untuk menghasilkan rancangan yang dapat dipakai ulang {reusable) maka bahasa pemrograman perangkat keras untuk mengimplementasikan metode Trachtenberg ini dapat dilakukan dengan bahasa pemrograman perangkat keras VHDL {Very High Speed Integrated Circuit Hardware Description Language) yang sudah mengikuti standar internasional IEEE. Secara keseluruhan, sistem yang dirancang disebut Fast Multiplier Trachtenberg Metode Langsung. Paper ini diawali dengan pembahasan singkat tentang perkalian cepat Trachtenberg metode langsung pada bagian 2. Perancangan arsitektur fast multiplier Trachtenberg metode langsung dibahas pada bagian 3. Kesimpulan paper ini disampaikan pada bagian 4.

2. Metode Perkalian Cepat Trachtenberg langsung Metode perkalian cepat Trachtenberg dikemukakan pertama kali oleh Jakow Trachtenberg, pendiri Institut Matematika di Zurich, Swiss. Metode ini tidak hanya cepat, tetapi juga sederhana. Metode ini berdasarkan prosedur yang berbeda dengan metode konvensional yang biasa dipelajari dan menghilangkan daftar perkalian panjang. Walaupun berdasarkan pada sederetan langkah yang memang harus dihafal pada awalnya, tetapi apabila sudah dikuasai, perhitungan dapat dikerjakan dengan sangat cepat [8]. Metode perkalian cepat Trachtenberg dapat dibagi kedalam 2 metode, yaitu metode langsung dan metode dua jar't. Metode Trachtenberg yang dibahas pada paper ini adalah metode langsung saja. Pada metode ini akan digunakan istilah pasangan dalam, pasangan luar dan jumlah perkalian pasangan dalam dan pasangan luar. Misalnya pada perkalian 3526 dengan 5482, dapat dilakukan dengan beberapa tahapan berikut ini: Langkah I: Karena bilangan kedua yang akan dikalikan dengan bilangan pertama terdiri dari 4 digit, maka pada bilangan pertama ditambahkan dengan 4 digit 0, sehingga menjadi: 0 0 0 0 3 5 2 6 x 5 4 8 2 0

58 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64

Langkah II : Digit paling kanan bilangan pertama, yaitu 6, dikalikan dengan digit paling kanan bilangan kedua, yaitu 2, diperoleh 12. Ditulis 2, disimpan 1. 0 0 0 0 3 5 2 6 x 5 4 8 2 2 Langkah III: Untuk memperoleh hasil bilangan selanjutnya, maka digunakan pasangan luar dan dalam. Angka yang saat ini akan dikerjakan adalah 2, karena angka tersebut tepat di atas tempat angka berikutnya yang merupakan jawaban. Jadi angka 2 tersebut merupakan salah satu pasangan luar. Angka tersebut akan dikalikan dengan pasangan luar yang lain, yaitu angka paling luar pada bilangan kedua, yaitu 2. Hasil perkalian pasangan luar adalah 2 x 2 = 4. Sedangkan pasangan dalamnya adalah angka yang berada di dalam kedua angka tersebut, yaitu 6, pada bilangan pertama, dan 8 pada bilangan kedua. Perkalian keduanya menghasilkan 48. Penjumlahan hasil kali pasangan luar dan hasil kali pasangan dalam memberikan hasil 52. Hasil tersebut ditambahkan dengan angka simpanan 1, sehingga menghasilkan 53. Selanjutnya ditulis hasil 3 dan disimpan 5. 0 0 0 0 3 5 2 6 x 5 4 8 2 3 2 Langkah IV: Dengan menggunakan prinsip yang hampir sama dengan langkah sebelumnya, maka ada 3 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Karena ada tiga pasang angka maka pasangan angka tersebut dikatakan sebagai pasangan dalam, luar dan tengah. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 5, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 10. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 6, pada bilangan pertama dan 4 pada bilangan kedua. Perkalian keduanya menghasilkan 24. Pasangan tengah yang merupakan angka di antara pasangan luar dan dalam adalah 2 dan 8. Perkalian keduanya menghasilkan 16. Selanjutnya hasil penjumlahan ketiga bilangan hasil perkalian pasangan luar, dalam dan tengah adalah 10 + 24 + 16 = 50. Ditambah dengan simpanan sebelumnya, yaitu 5 menghasilkan 55. Selanjutnya ditulis hasil 5 dan disimpan 5. 0 0 0 0 3 5 2 6 x 5 4 8 2 5 3 2 Langkah V : Dengan menggunakan prinsip yang hampir sama dengan langkah sebelumnya, maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Karena ada 4 pasang angka maka pasangan angka tersebut dikatakan sebagai pasangan dalam, luar dan 2 pasang angka yang dikatakan sebagai pasangan tengah. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 3, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 6. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 6, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 30. Karena ada 2 pasang angka yang merupakan pasangan tengah, maka yang pertama ditulis adalah Perancangan Arsitektur... (Arnold A., Thomas)

59

pasangan yang paling luar di antara kedua pasangan tersebut. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 5 dan 8. Perkalian keduanya menghasilkan 40. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 2 dan 4. Perkalian keduanya menghasilkan 8. Selanjutnya hasil penjumlahan keempat bilangan hasil perkalian pasangan luar, dalam dan tengah pertama, dan tengah kedua adalah 6 + 30 + 40 + 8 = 84. Ditambah dengan simpanan sebelumnya, yaitu 5 menghasilkan 89. Selanjutnya ditulis hasil 9 dan disimpan 8. 0 0 0 0 3 5 2 6 x 5 4 8 2 9 5 3 2 Langkah V I : Dengan menggunakan prinsip yang hampir sama dengan langkah sebelumnya, maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 0, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 0. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 2, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 10. Karena ada 2 pasang angka yang merupakan pasangan tengah, maka yang pertama ditulis adalah pasangan yang paling luar di antara kedua pasangan tersebut. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 5 dan 4. Perkalian keduanya menghasilkan 20. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 3 dan 8. Perkalian keduanya menghasilkan 24. Selanjutnya hasil penjumlahan keempat bilangan hasil perkalian pasangan luar, dalam, tengah pertama, dan tengah kedua adalah 0 + 10 + 20 + 24 = 54. Ditambah dengan simpanan sebelumnya, yaitu 8 menghasilkan 62. Selanjutnya ditulis hasil 2 dan disimpan 6. 0 0 0 0 3 5 2 6 x 5 4 8 2 2 9 5 3 2 Langkah VII: Dengan menggunakan prinsip yang hampir sama dengan langkah sebelumnya, maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 0, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 0. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 5, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 25. Karena ada 2 pasang angka yang merupakan pasangan tengah, maka yang pertama ditulis adalah pasangan yang paling luar di antara kedua pasangan tersebut. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 0 dan 8. Perkalian keduanya menghasilkan 0. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 3 dan 4. Perkalian keduanya menghasilkan 12. Selanjutnya hasil penjumlahan kelima bilangan hasil perkalian pasangan luar, dalam, tengah pertama, tengah kedua dan tengah ketiga adalah 0 + 25 + 0 + 12 = 37. Ditambah dengan simpanan sebelumnya, yaitu 6 menghasilkan 43. Selanjutnya ditulis hasil 3 dan disimpan 4.

60 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64

0 0 0 0 3 5 2 6 x 5 4 8 2 3 2 9 5 3 2 LangkahVIII : Dengan menggunakan prinsip yang hampir sama dengan langkah sebelumnya, maka ada 4 pasangan angka yang akan dikalikan, dan hasil perkaliannya akan dijumlahkan. Pasangan luar yang merupakan angka yang paling luar pada kedua bilangan tersebut adalah 0, pada bilangan pertama dan 2 pada bilangan kedua. Perkalian keduanya menghasilkan 0. Pasangan dalam yang merupakan angka paling dalam pada kedua bilangan tersebut adalah 3, pada bilangan pertama dan 5 pada bilangan kedua. Perkalian keduanya menghasilkan 15. Pasangan tengah pertama yang merupakan angka di antara pasangan luar dan dalam adalah 0 dan 8. Perkalian keduanya menghasilkan 0. Pasangan tengah kedua yang merupakan angka di antara pasangan luar dan dalam adalah 0 dan 4. Perkalian keduanya menghasilkan 0. Selanjutnya hasil penjumlahan kelima bilangan hasil perkalian pasangan luar, dalam, tengah pertama, tengah kedua dan tengah ketiga adalah 0 + 15 + 0 + 0 = 15. Ditambah dengan simpanan sebelumnya, yaitu 4 menghasilkan 19. Selanjutnya ditulis hasil 9 dan disimpan 1.

0 0 0 0 3 5 2 6 x 5 4 8 2 9 3 2 9 5 3 2 LangkahIX : Sebagai hasil akhirnya, simpanan dari proses sebelumnya, yaitu 1 diletakkan pada digit pertama sebelum angka yang merupakan hasil sebelumnya. Sehingga hasil akhirnya adalah 19329532.

3.

Perancangan Arsitektur Fast Multiplier Metode Trachtenberg Langsung

Karena digit yang akan dikalikan pada paper ini maksimum hanya terdiri dari 4 digit, maka arsitektur Fast Multiplier Trachtenberg metode langsung dapat disimbolkan seperti pada Gambar 1. dibawah ini. Terlihat bahwa arsitektur tersebut terdiri dari masukan bilangan a sebanyak 4 digit dikali dengan bilangan b sebanyak 4 digit yang menghasilkan keluaran bilangan q sebanyak 8 digit. —

oik

ql[4..1

—>1[4..1]

qZ[4..1

—aZC4-.l]

q3[1..1

—13I4..1]

q4[4..1

—

.4I4..I]

q5[4..1

—

bit 4 . .15

q»[4. . 1

—

bSC 4 . . I 3

—bG[4..1] —

b4[ 4 . . 1 J

—

3C

qTI4. . 1 qB[4..1

Gambar 1. Simbol Fast Multiplier Trachtenberg metode langsung

Perancangan Arsitektur... (Arnold A., Thomas)

61

Masing-masing digit disimbolkan dengan bilangan biner 4 bit. Jadi persamaannya adalah q8q7q6q5q4q3q2q1 = b4b3b2b1 x a4a3a2a1. Clk merupakan masukan clock untuk sinkronisasi, masukan SC adalah masukan untuk memulai komputasi, sedangkan keluaran EC adalah keluaran yang menandakan selesainya komputasi. Berdasarkan metode trachtenberg langsung yang telah diuraikan sebelumnya pada bagian 2, maka dapat dirancang arsitektur dari Fast Multiplier Trachtenberg metode langsung. Berikut ini adalah perancangan arsitektur tersebut: Tahap 1: a a 1 2 3 4 x 5 6 7 8 = a1xb1=4x8 = 32 = 2(q1) simpan 3 Pada tahap ini diperlukan sebuah multiplier, sebuah pemisah puluhan satuan dan sebuah register penyimpan. Tahap 2: ab ba 1 2 3 4 x 5 6 7 8= a1xb2 + a2xb1 + simpanan=3x8 + 4x7 + 3 = 24 + 28 + 3= 55 = 5(q2) simpan 5 Pada tahap ini diperlukan 2 buah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan dan sebuah register penyimpan. Tahap 3: abc cba 1 2 3 4 x 5 6 7 8= a1xb3 + a2xb2 + a3xb1 + simpanan = 2x8 + 3x7 + 4x6 + 5 = 16 + 21 + 24 + 5= 66 = 6(q3) simpan 6 Pada tahap ini diperlukan 3 buah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan dan sebuah register penyimpan. Tahap 4: abed deba 1 2 3 4 x 5 6 7 8= a1xb4 + a2xb3 + a3xb2 + a4xb1 + simpanan = 1x8 + 2x7 + 3x6 + 4x5 + 6 = 8 + 1 4 + 18+ 20+ 6 = 66 = 6(q4) simpan 6 Pada tahap ini diperlukan 4 buah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan dan sebuah register penyimpan. Tahap 5: abc c ba 1 2 3 4 x 5 6 7 8= a2xb4 + a3xb3 + a4xb2 + simpanan = 1x7 + 2x6 + 3x5 +6 = 7 + 12 + 15 + 6 = 40 = 0(q5) simpan 4 Pada tahap ini diperlukan 3 buah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan dan sebuah register penyimpan. Tahap 6: ab ba 1 2 3 4 x 5 6 7 8= a3xb4 + a4xb3 + simpanan = 1x6 + 2x5 + 4 = 6 + 10 + 4 = 20 = 0(q6) simpan 2 Pada tahap ini diperlukan 2 buah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan dan sebuah register penyimpan.

62 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64

Tahap 7: a a 1 2 3 4 x 5 6 7 8= a4xb4 + simpanan =1x5 + 2 = 7 = 7(q7)simpan 0(q8) Pada tahap ini diperlukan sebuah multiplier, sebuah penjumlah, sebuah pemisah puluhan satuan. Uraian tahapan diatas merupakan perancangan arsitektur yang dimaksudkan. Berdasarkan arsitektur yang telah dirancang tersebut maka pada tahap selanjutnya dapat dilakukan implementasi modul-modul pendukungnya, dan akhirnya setelah semua modul-modul pendukung telah dirancang dan diuji maka tahapan berikutnya adalah melakukan integrasi semua modul-modul tersebut menjadi suatu Fast Multiplier Trachtenberg yang utuh. Implementasi arsitektur yang ditulis menggunakan VHDL tidak dibahas pada paper ini.

4.

Kesimpulan

Paper ini telah membahas perancangan arsitektur Fast Multiplier Metode Trachtenberg Langsung. Perancangan arsitektur yang telah dibuat pada paper ini dapat dikembangkan dengan melakukan implementasi melalui penulisan program dalam bahasa pemrograman perangkat keras VHDL, sehingga dapat diwujudkan prosesor yang lebih cepat dalam melakukan proses pengolahan data yang berhubungan dengan proses aritmatika.

Daftar Pustaka [1] Altera Corporation, Digital Library, Altera Corporation, 1998. [2] Ashenden Peter J., The Designer's Guide to VHDL, Morgan Kaufmann Publishers,1996. [3] Green David, Modern Logic Design, addison Wesley, 1986. [4] Nelson V.P., Nagle H.T., Irwin D.J., Carroll B. D., Digital Logic Circuit Analysis and Design, Prentice Hall, 1995. [5] Pellerin David, Taylor Douglas, VHDL Made Easy!, Prentice Hall, 1997. [6] Salcic Zoran, Semailagic Asim, Digital Systems Design and Prototyping using Field Programmable Logic, Kluwer academic Publisher, 1997. [7] Skalhill Kevin, VHDL for Programmable Logic, Addison Wesley,1996. [8] Soeparmo.Sistem Kilat Matematika Dasar Metode Trachtenberg, PT Rosta Jayaputra, 1990. [9] Tinder Richard F., Digital engineering Design, A Modern Approach, Prentice Hall,1991.

Perancangan Arsitektur... (Arnold A., Thomas)

63

Biodata Penulis Nama Lengkap Gelar yang diperoleh Afiliasi Jabatan Mata Kuliah yang diajar

Research Interest

: Arnold Aribowo : MT (Jurusan Teknik Elektro, UGM Yogyakarta) ST (Jurusan Teknik Elektro, UnDip, Semarang) : Jurusan Teknik Komputer, Universitas Pelita Harapan : Sekretaris Jurusan Teknik Komputer, UPH : Pengantar Sistem Komputer, Jaringan Komputer, Prinsip Bahasa Pemrograman, Matematika Diskrit, Sistem Berkas, Pemrograman Berorientasi Objek, Algoritma dan Pemrograman. : Pemrograman Logika, Penggunaan Pemrograman Logika pada Teknologi Web, agent system, Sistem Basis Data Relasional, Sistem Basis Data Deduktif

64 Jurnal llmiah llmu Komputer, Vol. 2 No. 1 Januari 2004: 57-64