OBSAH 2 8 Procesor N po ta : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : instr

OBSAH

1

}

w A| ,-./012345
Architektura pota zpracoval Martin Kuba 16. kvtna 1995

Obsah

1 vodn tlachy

3

2 Architektura potaovho systmu 3 seln soustavy 4 Zobrazen dvojkovho sla v potai

4 5 6

1.1 Denice nkterch pojm : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 1.2 Historie po ta : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 1.3 Generace po ta : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : :

4.1 Zobrazen zpornch sel : : : : : : : : : 4.2 Zobrazen relnch sel : : : : : : : : : : 4.2.1 zobrazen v pevn dov rce : : 4.2.2 zobrazen v pohybliv dov rce 4.2.3 zobrazen logickch hodnot : : : : 4.2.4 kd BCD : : : : : : : : : : : : : : 4.3 Vnj kdy : : : : : : : : : : : : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

: : : : : : :

5.1 Kombina n logick obvody : : : : : : : : : : : 5.2 Sekven n logick obvody : : : : : : : : : : : : 5.2.1 Klopn obvod RS : : : : : : : : : : : : : 5.2.2 Typick sekven n obvody v po ta ch : 5.2.3 Bitov posuny : : : : : : : : : : : : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

: : : : :

5 Logick obvody

6 Pam ti 7 adie

: : : : : : :

: : : : : : :

7.1 Direktivn ovldn : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 7.2 Mikroprogramov adi : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 7.3 Zptnovazebn ovldn : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : :

3 4 4

6 7 7 7 7 7 8

8

9 10 10 10 10

11 12

12 12 13

OBSAH

2

8 Procesor

8.1 N po ta : : : : : : : : : : : : : 8.1.1 instrukce a registry : : : : : 8.1.2 mikroinstrukce : : : : : : : 8.1.3 Zsobn k : : : : : : : : : : 8.1.4 Vstupn/Vstupn operace 8.1.5 systm peruen : : : : : :

9 ada procesor Intel 86 10 Sprva pam ti 10.1 10.2 10.3 10.4

CACHE pam : : : : : : : : Strnkovn opera n pamti : Mapovn opera n pamti : : Virtuln pam : : : : : : : :

: : : :

11 Klasikace paralelnch procesor 12 Periferie 12.1 Zznam na magnetick vrstvy 12.1.1 magnetick pska : : : 12.1.2 magnetick disky : : : 12.1.3 diskety : : : : : : : : : 12.1.4 optick diskov pamti 12.2 Tiskrny : : : : : : : : : : : : 12.3 ostatn : : : : : : : : : : : : :

13 Struktura a funkce OS

: : : : : : :

: : : :

: : : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

: : : : : :

: : : :

: : : : : : :

13.1 Strukturln popis : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 13.2 zkladn funkce d c ch program : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : 13.3 zkladn aplika n programy : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : :

13

14 14 14 14 14 15

15 16

16 16 16 16

17 17

17 17 17 17 18 18 18

19

19 19 19

1 VODN TLACHY

3

1 vodn tlachy

1.1 Denice nkterch pojm

pota stroj na zpracovn informac informace daj, kter je pisouzen dat m data znaky, slice, num. hodnoty, symboly, grafy atd. program algoritmus een njakho problmu, posloupnost instrukc instrukce pedpis pro proveden zkladn operace realizovan technickm vybaven m po ta e HARDWARE technick vybaven po ta e, souhrn nzev fyzickch za zen po ta e SOFTWARE programov vybaven po ta e FIRMWARE programy, kter jsou technicky vestavny, tvo sou st hardware jednotky informace 1 bit (Binary Unit) 1b 1 slabika 1 byte 8 bit 1B 1 slovo 1 word 2,4,8,6 byt pam za zen pro uchovvn informac . Rozdlujeme ji

podle funkce RAM ten a zpis ROM pouze ten podle p stupu

s pmm pstupem disky, opera n pam se sekvennm pstupem magnetick pska

podle velikosti a doby p stupu perifern pam velk kapacita, dlouh doba p stupu operan pam vdy s p mm p stupem

cache pam registry nkolik byt , s velmi krtkou dobou odezvy

a na

virtuln fyzickou

adi (controller) hardware pevdj c instrukce na posloupnost signl . Tmito signly se d za zen pipojen k adi i. signly jsou slicov (digitln) nebo spojit (analogov)

2 ARCHITEKTURA POTAOVHO SYSTMU

1.2 Historie po ta

4

Voln podle skript Jan Staudek, Vladim r Drbek Po ta ov systmy. Prvn slicovou kalkulaku sestrojil v roce 1623 profesor W. Schickard. Blaise Pascal sestrojil v roce 1645 svoji kalkula ku "Pascaline", ze kter se pou il Leibnitz a v roce 1671 navrhl kalkula ku, jej principy se pou vali dal ch tista let. Roku 1725 pan B. Bouchon pouil pro zen tkalcovskho stavu d rnou psku. Pan Falcet ji nahradil d rnmi ttky. Roku 1837 vynalezl S. F. B. Morse telegraf, kter byl uveden do provozu mezi Washingtonem a Baltimorem roku 1844 a v roce 1858 byla Evropa spojena s Amerikou podmoskm kabelem. Praotcem univerzlnch pota je Charles Babbage (1791-1871), kter chtl zkonstruovat stroj, kter ml mnit pr bh dal ho vpo tu v zvislosti na vsledku pedchoz operace. P li pedbhl dobu a ani po tyicetiletm sil sv j Analytical Engine nedokon il. D rnottkov stroj sestrojil v roce 1888 Herman Hollerith pro s tn lidu v USA. Jeho spole nost Tabulating Machine Company pozdji fzovala a pejmenovala se na International Business Machine Corporation IBM. Pln funguj c programovateln potae vznikly za druh svtov vlky v Berl n, kde Konrd Zuse sestrojil v roce 1941 po ta Z3. Pou val se pro balistick vpo ty raket "V". Harwardsk fyzik Howard H. Aiken sestrojil elektromagnetick pota Mark I zen instrukcemi z drn psky. "eil oby ejn diferenciln rovnice. Nsoben trvalo 6 sekund. Zdokonalen Mark II nsobil ji za 0.4s. Z vojenskch d vod vznikl v Pennsylvnii v roce 1946 slavn ENIAC. Obsahoval 18 000 elektronek a chladily jej dv leteck vrtule. Dokzal 5000 sou t za sekundu, nsoben bylo 14krt pomalej . V t dob byly stanoveny ti zkladn rysy po ta , a to binrn aritmetika, sekven n zpracovn instrukc a spole n pam pro data i programy. Nsledovaly po ta e EDVAC (1945), BINAC (1950), UNIVAC (1951), IAS (1952), IBM604. Prvn m sriov vyrb nm potaem byl po ta IBM model 701 (1952). V #eskoslovensku byl prvn relov po ta SAPO uveden do provozu na pracoviti #SAV (V$MS - Vzkumn $stav Matematickch Stroj ) v roce 1958.

1.3 Generace po ta

Generace rok uveden kongurace rychlost sou stky nult 1940 velk po et sk n jednotky operac rel 1. 1950 des tky sk n 100 - 1000 elektronky 2. 1958 do deseti sk n tis ce tranzistory 3. 1964 kolem pti sk n des tky tis c integrovan obvody 3.5 1972 jedna sk % stovky tis c obvody vt integrace 4. 1981 jedna sk % des tky milin obvody vt integrace

2 Architektura potaovho systmu Po ta se skld z CPU Central Processing Unit procesor je integrovan obvod obsahuj c : ALU aritmeticko-logick jednotka. Obsahuje s ta ky, nsobi ky, stada e adi na zklad instrukc vydv signly d c ostatn sti po ta e registry zpisn kov pam. Nkolik mlo velice rychlch pamovch bunk operan pam stedn velk adresovateln pam s p mm p stupem

vstupn /vstupn zazen

Podle druhu komunikace mezi tmito stmi dl me architektury po ta na dva zsadn odlin druhy: sbrnicov kanlov

3 SELN SOUSTAVY

5

kanlov procesory

opera n pam

vstupn za zen

ALU

vstupn za zen

adi tok dat p kazy adi e stavov hlen Obrzek 1: Von Neumannova architektura po ta e U sbrnicov architektury jsou vechny sti naveny na jedn sbrnici, po kter mohou komunikovat vdy jen dv za zen najednou, tedy nap. procesor s pamt nebo disk s pamt , a ostatn za zen mus ekat. U kanlov architektury, kter je mnohem dra , jsou nkter dvojice za zen propojeny kanlovm procesorem, kter umo%uje penos dat i v dob, kdy procesor pracuje. Nap klad procesor d instrukci pro penos bloku dat kanlovmu procesoru pro penos mezi diskem a pamt a zat mco kanlov procesor pen data, procesor pracuje na n em jinm nezmnnou rychlost . Krok sbrnicov architektury smrem ke kanlov je tzv. DMA Direct Memory Access, co je za zen tak poven na spole n sbrnici, kter ale doke provdt penosy mezi pamt a diskem (nebo mezi pamt a pamt ) rychleji ne procesor. Take procesor zad DMA p kaz pro penesen bloku dat a ek na jeho dokon en , nicmn penos bude rychlej , ne kdyby ho provdl sm procesor. Sbrnice se dl na ti sti, na d c adresovou datovou Pro ilustraci pi zpisu do opera n pamti procesor nastav na adresov sbrnici adresu pamov bu%ky, na datov sbrnici nastav zapisovanou hodnotu a po d c sbrnici d pamti povel k zpisu.

3 seln soustavy Obecn algoritmus pevodu: Cel st: slo := cel_st i := 0 { d slice} zklad := ...

4 ZOBRAZEN DVOJKOVHO SLA V POTAI

6

WHILE (slo<>0) DO BEGIN slicei] := slo MOD zklad slo := slo DIV zklad i := i+1 END

Desetinn st: slo := desetinn_st zklad := ... FOR i := 1 TO poadovan_poet_mst DO BEGIN souin := slo * zklad slicei] := TRUNC(souin) slo := souin - slicei] END

4 Zobrazen dvojkovho sla v potai

rozsah zobrazen interval, kter je omezen zleva nejmen m a zprava nejvt m zobrazitelnm slem rozliitelnost nejmen kladn nenulov zobraziteln slo pesnost pouze u relnch sel

4.1 Zobrazen z pornch sel

pm kd jako kladn se zpornm znamnkem. M dv nuly: +0 ;0. Rozsah zobrazen < ;2n;1 +1 2n;1 ; 1 >,

nap. < ;127 ;0 >< +0 127 >. inverzn kd inverze vech bit , zase dv nuly dvojkov doplkov kd dvojkov doplnk je inverze vech bit a pi ten jedni ky. M jen jednu nulu, rozsah < ;128 127 >. Kdov kombinace Vznam +/p m inverzn dop%kov 0 0. . . 00 0 0 0 0 0. . . 01 1 1 1 0 0. . . 10 2 2 2 ... ... ... ... ... 0 1. . . 11 +MAX +MAX +MAX 1 0. . . 00 -0 -MAX -MAX-1 1 0. . . 01 -1 -MAX+1 -MAX 1 0. . . 10 -2 -MAX+2 -MAX+1 1 0. . . 11 -3 -MAX+3 -MAX+2 ... ... ... ... ... 1 1. . . 10 -MAX+1 -1 -2 1 1. . . 11 -MAX -0 -1 S tn v dopl%kovm kdu: vechny bity se s taj stejn penos z nejvy ho bitu se ignoruje peteen nastane tehdy, pokud se penos do znamnkovho bitu nerovn penosu ze znamnkovho bitu.

4 ZOBRAZEN DVOJKOVHO SLA V POTAI

4.2 Zobrazen re lnch sel

4.2.1 zobrazen v pevn dov rce

M tko je posun mezi rkou strojovou a rkou logickou. P. 0.1 101 100 2 000 000 kde 1 je m sto strojov rky a 2 m sto logick rky. M tko je 6. Pravidla: s tat lze jen sla se stejnm m tkem m tko sou inu je sou et m tek m tko pod lu je rozd lem m tek

4.2.2 zobrazen v pohybliv dov rce

Typ real. # slo rozdl me na mantisu a exponent. Mantisa je ve tvaru 0:123. # slo pak vyjd me jako mantisa:Z exponent

.

Rozsah zobrazen (;2+maxexp +2+maxexp) Rozliitelnost +2;maxexp Pesnost po et bit mantisy Normalizovan mantisa za strojovou rkou mus bt prvn vznamn slice.

4.2.3 zobrazen logickch hodnot

Typ boolean. Nejsnadnji testovateln bit.

4.2.4 kd BCD

Binary coded decimal. Pou v 4 bity na jednu des tkovou slici.

Rozvinut tvar (UNPACKED DECIMAL) mezitvar, nepou v se k vpo t m znov tvar des tkovho sla zna horn p lslabika standardn F16 , pro kladn C16 , pro zporn sla D16 . des tkov rozv. tvar P klad: 7134610 F7 F1 F3 F4 C616 ;7134610 F7 F1 F3 F4 D616 zhut n tvar (PACKED DECIMAL) zkladn tvar pro vpo ty vypout se vechny zny krom nejpravj

7

5 LOGICK OBVODY

4.3 Vnj kdy

Kad znak m svoji ordinln (poadovou) hodnotu. Poadovan vlastnosti piazen ordinln ch hodnot znak m: zachovat abecedn uspodn snadn pevod des tkovch slic na numerickou hodnotu

ASCII American Standard Code for Information Interchange EBCDIC Extended Binary Coded Decimal Interchange Code detekn kdy zaveden m nadbyte nosti (redundance) odhaluj chyby zp soben vnj mi vlivy opravn kdy um chybu i opravit Hammingova vzdlenost po et bit , v nich se li dv kdov kombinace Hammingv kd samoopravn kd I7 I6 I5 K4 I3 K2 K1

= XOR

K1 = I3 I5 I7 K2 = I3 I6 I7 K4 = I5 I6 I7 S1 = K1 I3 I5 I7 S2 = K2 I3 I6 I7 S4 = K4 I5 I6 I7 syndrom (S4 S2 S1 ) je slo sloupce s chybou

5 Logick obvody Idea logickch obvod vychz z Booleovy algebry, konkrtn implementace pak vyu vaj jej speciln p pady:

SHEFFEROVA ALGEBRA postavena na NAND pravidla:

? ? ? ? ?

xx = x x0 = 1 x1 = x xy 1 = xy = xy xx yy = x y = x + y

PEICEROVA ALGEBRA postavena na NOR

Technologie TTL (Tranzistor-Tranzistor Logic) vlastnosti TTL: zena proudem napjec napt 5V L<0.8V H>2.4V velk rychlost

8

5 LOGICK OBVODY

9

velk spoteba men integrace dra

Unipolrn technologie m opa n vlastnosti: je zena napt m, napjec napt 5,10,15V L<0.1V H=napjec napt mal rychlost mal spoteba nebezpe statick elektiny Tranzistor MOS Metal-Oxid-Semiconductor (hlin k-izolant-polovodi ), PMOS odpov d PNP, NMOS odpov d NPN, CMOS je oba.

5.1 Kombinan logick obvody

hodnota vstupu zvis pouze na momentln hodnot vstupu Zkladn logick leny: INVERTOR AND OR NAND NOR Ostatn logick leny: XOR NOXOR Logick obvody: MULTIPLEXOR adresov vstupy udvaj , kter datov vstup p jde na vstup dvouvstupov multiplexor 2 datov vstupy X Y + jeden adresov A+ provd funkci Z = A:X + A:Y tyvstupov multiplexor 4 datov D0 D1 D2 D3 , 2 adresov A1 A2 provd funkci Z = A1 :A2 :D0 + A1 :A2 :D1 + A1 :A2 :D2 + A1 :A2 :D3 DEKODR adresov vstupy udvaj , kter z vstup se nastav na 1 KOMPARTOR jedna pokud jsou porovnvan byty stejn S TA KY kombina n s ta ka se implementuje jen pro jeden d, v cem stn s ta ky s taj ve v ce taktech jsou sekven n .

5 LOGICK OBVODY

10 S R

T

&

Q

Q

S

Q

R

&

Q

Obrzek 2: Klopn obvod zen nulami

5.2 Sekvenn logick obvody

Vstupy nezle jen na momentln hodnot vstup , ale i na posloupnosti pedchzej c ch zmn. Zkladn pamov len klopn obvod.

5.2.1 Klopn obvod RS

(SET/RESET) (nastaven /nulovn ) zen jedni kami R S Qi Qi 0 1 1 0 1 0 0 1 0 0 Qi;1 Qi;1 1 1 zakzan stav zen nulami

R S 1 0 1 0

Qi

Qi

0 1 0 1 0 1 1 Qi;1 Qi;1 0 zakzan stav

5.2.2 Typick sekvenn obvody v potach

sriov s ta ka paraleln registr stada posuvn registr (posuny bit ) ta e s ta ka BCD kdu nsobi ky

5.2.3 Bitov posuny ROTACE bity vechny rotuj LOGICAL SHIFT bity se posouvaj , do posledn ho se vkld nula ARITHMETIC SHIFT

6 PAMTI

11

doleva znamnkov bit se nemn (=nsoben x2) doprava znamnkov bit se kop ruje do ni ho du (=dlen :2)

6 Pam ti

vnj pamti vnitn pamti registry

Parametry pamt : vybavovac doba (10ns a 100ms) rychlost toku dat kapacita pamti cena za bit p stup (p m/sekven n ) destruktivnost pi ten energetick zvislost a nezvislost statika a dynamika spolehlivost (v rozmez teplot, na dobu provozu, na po et sprvnch bit Parametry aplikovan na typech pamt : vn j pam ti vyb. doba velk, kapacita velk, cena n zk vnitn pam ti vyb. doba stedn , kapacita men , cena vy sada registr (zpisn kov pam) kapacita byty, cena vysok dc pam pro zaznamenn -program vyrovnvac pam mezi procesorem a V/V za zen m CACHE mezi procesorem a pamt

Polovodiov pam ti

bipolrn TTL 1-10ns 1mW/bit unipolrn CMOS 10-100ns 0.1-0.01mW/bit

SRAM -statick DRAM - dynamick, kad 2ms se mus pe st, t m se obnov hodnoty

Feritov pam ti Zpis koexistenc proud V a #/Z vodi e. #ten zpisem na V vodi se na #/Z vodi i indukuje vysok nebo n zk napt destruktivn ten .

Bublinov pam ti Nosi je nepohybliv magnetick vrstva protkan proudovmi smy kami, kter realizuj posuv informace.

7 ADIE

12

7 adie

7.1 Direktivn ovl d n

Nem zptnou vazbu, nemnn impulzn sled. "adi sestv z permanentn pamti PROM, kter je matic propojen impuls pilch do adi e a impuls vys lanch adi em. clock

PROM

.imp.

dc impulzy

Obrzek 3: Direktivn adi

7.2 Mikroprogramov adi

Instrukce je po te n adresa mikroprogramu. Adresov registr AR obsahuje adresu prv provdn mikroinstrukce, postupn se inkrementuje. DC je dekodr vyb raj c jeden z N vstup podle adresy z AR. Mikroprogramov adi je pomalej ne direktivn , ale programovateln. INSTRUKCE

DC 1zN

AR mikroinstrukce

0 1 2 N

+1

Obrzek 4: Mikroprogramov adi

8 PROCESOR

13

7.3 Zptnovazebn ovl d n

V praxi pr bh modikuj znamnka, stavy, . . . Je-li adi mikroprogramov, vytv nm hodnota podm nky novou adresu, na kter bude zen pokra ovat. podmnky

MULTIPLEXOR

INSTRUKCE

DC 1zN

AR mikroinstrukce

0 1 2 N

signly

adresa

podmnka

Obrzek 5: Mikroprogramov adi se zptnou vazbou

8 Procesor Procesor je synchronn stroj zen adi em.

Takt procesoru zkladn synchroniza n frekvence Strojov cyklus as potebn k zpisu slova do pamti Instrukn cyklus as potebn pro vbr a proveden instrukce Fze procesoru: vbr ? opera n ho kdu z pamti ? operandu z pamti proveden instrukce peruen , . . . Vbr instrukc je zen registrem #I,PC,IP ( ta instrukc , program counter, instruction pointer), kter obsahuje adresu prv provdn instrukce. Po proveden instrukce se zvyuje o dlku instrukce.

8 PROCESOR

14

8.1 N po ta

8.1.1 instrukce a registry

pracuje ve dvojkovm dopl%kovm kdu registry A stada 16 bit PC ta instrukc 16 bit SP ukazatel zsobn ku 16 bit pam 64kW instruk n soubor JMP adresa skok PCadresa LDA adresa na ten A(adresa) STA adresa uloen (adresa)A ADA adresa pi ten AA+(adresa) CMA inverze A A ZERO adresa vtven IF A=0 GOTO adresa MINUS adresa vtven IF (znam.bit A=1) PCadresa intern registry procesoru AR adresov registr dr adresu pro #/Z z/do pamti DR datov registr dr data pro #/Z dat z/do pamti IR instruk n registr dekdovn instrukce

JUMP LOAD A STORE A ADD A COMPLEMENT A

8.1.2 mikroinstrukce

Jak mikroinstrukce se provedou pi 200

LDA 101

PC200 ( slo instrukce) PC!AR, data!DR, DR!IR (vbr instrukce) PC+1!AR, data!DR, (vbr adresy operandu) DR!AR, data!DR (vbr hodnoty operandu) DR!A (proveden ) PCPC+2

8.1.3 Zsobnk PUSH uloen na zsobn k POP vyzvednut ze zs. CALL adresa voln podprogramu RET nvrat z podprogramu

obsah A ulo na zsobn k vrek zsobn ku do A PC na zsobn k, adresa do PC adresa ze zsobn ku do PC

8.1.4 Vstupn /Vstupn operace OUT vstup zap e obsah A na sbrnici IN vstup sbrnici zap e do A START zahj V/V operaci FLAG adresa skok na adresu, nen -li operace skon ena

9 ADA PROCESOR INTEL 86

8.1.5 systm peruen

15

Umo%uje peruen b c ho procesu a aktivuje rutinu pro obsluhu peruen . #innost pi peruen : peruen provdn programu klid registr proveden obslun rutiny obnoven registr a pokra ovn v procesu Kdy lze peruit proces: pouze po proveden instrukce, nikoliv bhem n je-li to povoleno p znak IF (interrupt -ag) instrukce STI povoluje peruen 1!IF CLI zakazuje peruen 0!IF Instrukce jsou rozdleny na privilegovan STI,CLI,IN,OUT,START,FLAG neprivilegovan LDA,ADA,JMP,ZERO Proces nelze peruit bezprostedn po zahjen obsluhy pedchoz ho peruen . Peruen se vyvol signlem INTERRUPT na d c sbrnici. T dy peruen I/O chybn vsledek instrukce vnj programov voln slueb systmu apod. hardwarov chyby po ta e

9 ada procesor Intel 86 Podrobnosti jsou v knize

Michal Brandejs:mikroprocesory INTEL 8086-80486,Grada 1991. Shrnu zde jen zkladn rozd ly: I8086

I80286

rok 1978 16bitov mikroprocesor 20bitov adresov sbrnice ) pam 1MB rok 1983 16bitov mikroprocesor dva mdy ? reln pln slu iteln s I8086, 1MB pamti ? chrnn 16MB fyzick pamti, 1GB virtuln

10 SPRVA PAMTI

I80386

I80486

16

paraleln pedzpracovn instrukc rok 1985 32bitov procesor ti mdy ? reln pln slu iteln s I8086, 1MB pamti ? chrnn 4GB fyzick pamti, 64TB virtuln ? virtuln 8086 jako jeden z proces v chrnnm reimu rok 1989 32bitov procesor pln slu iteln s I80386 3x a 5x rychlej ne I80386 integrovan matematick koprocesor

10 Sprva pam ti 10.1 CACHE pam

CACHE pamt je rychl pamt s malou kapacitou vazen mezi pomalou opera n pam s velkou kapacitou a rychl procesor. Problm je, kter z blok CACHE pamti vymnit za nov pi jej m peplnn . Pou v se algoritmus LRU (Least Recently Used nejdle nepou van blok). Kad blok v CACHE pamti se dopln ta em, kter se nuluje pi pouit danho bloku a inkrementuje pi pouit jinho bloku. Druh monost je pou t neplnou matici s prvky pouze nad hlavn diagonlou. Kad prvek je jednobitov pam, pi voln i-tho bloku se jedni kuje i-t dek a nuluje i-t sloupec. Nejdle nepou van blok pak m v dku nuly a ve sloupci jedni ky.

10.2 Str nkov n operan pamti

pou v se u po ta s krat m prostorem pro uloen adresy (10b) ne je adresov prostor (16b). Adresovn v celm rozsahu se pak zajist doplnn m horn ch bit z PC nep mou adresac (ADT)

10.3 Mapov n operan pamti

umo%uje adresovn v ce pamti, ne povoluje adresov prostor po ta e. Logick adresa se rozdl na adresu logick strnky a na adresu slova ve strnce. Adresa logick strnky se pak pouije jako ukazatel do tabulky adres fyzickch strnek, kter maj v ce bit ne adresy logickch strnek. Fyzick adresa se pak slo z adresy fyzick strnky a adresy slova ve strnce.

10.4 Virtu ln pam

prostedek, jak u po ta s dostate nou kou adresy zajistit monost adresace pln kapacity bez cel pamti. U strnkovn a mapovn mm malou ku adresy a dostatek fyzick pamti, u virtualizace naopak mm dostate nou ku adresy, ale mlo fyzick pamti. Nemohu zde nenapsat, jak vznikla virtuln pam. To ml takhle jednou do Kocourkova pijet C sapn. Takov d leit osoba mus j t z ko ru ke vchodu radnice po ervenm koberci, jene jako na potvoru v Kocourkov nemli

11 KLASIFIKACE PARALELNCH PROCESOR

17

dostate n dlouh erven koberec. Nejdel erven koberec, kter mli, sta il tak na desetinu cesty. Seli se pni radn , dumali, a jeden z nich dostal spsn npad. Ten krtk koberec rozstihli na nkolik d l , kter poloili za sebe od ko ru smrem k radnici. C sapn vystoupil a el po koberci. Vdycky, kdy peel pes dal sek koberce, tak ten kus vzali a penesli ped C sapna a koberec nadstavili. Tak C sapn el po celou dobu po ervenm koberci, i kdy nemli koberec na celou dlku cesty. Tenhle p bh je voln pevyprvn z manulu z V$MSu k po ta i EC1027. Virtuln pam funguje upln stejn jako Kocourkovsk koberec. Fyzick i virtuln pam jsou rozdleny na bloky. Cel virtuln pam je na disku a ve fyzick pamti jsou jen ty bloky virtuln pamti, kter se zrovna pou vaj .

11 Klasikace paralelnch procesor

po et zpracovvanch program (sou asn) ? SI (single instruction) ? MI (multiple instruction) po et zpracovvanch mnoin dat ? SD (single data) ? MD (multiple data)

SISD von Neumann MISD v ce procesor nad stejnmi daty odolnost proti chybm SIMD maticov procesory MIMD obecn multiprocesorov paraleln systm

12 Periferie

12.1 Z znam na magnetick vrstvy 12.1.1 magnetick pska

ka 18.7mm tlouka podkladu 0.038mm, magnetick vrstvy 0.015mm hustota 800-1600bpi

12.1.2 magnetick disky

Kotou z nemagnetickho materilu pokryt magnetickou vrstvou. Disk m v ce ploch, na kad jsou jako soustedn krunice stopy rozdlen na sektory. U disku trv nejdle vystaven hlavi ek nad sprvnou stopu, doba ekn na pooto en disku je krtk.

12.1.3 diskety disketa 8# SSSD stopy 0-76, sektory 1-26, sektor 128B, kapacita 250kB SSDD stopy 0-76, sektory 1-52, sektor 128B, kapacita 500kB DSDD dva povrchy, bf kapacita 1MB disketa 5 41 #

12 PERIFERIE

DSDD strany 0-1, stopy 0-39, sektory 1-9, sektor 512B, kapacita 360kB DSQD strany 0-1, stopy 0-79, sektory 1-9, sektor 512B, kapacita 720kB DSHD strany 0-1, stopy 0-79, sektory 1-15, sektor 512B, kapacita 1.2MB disketa 3.5# DSDD strany 0-1, stopy 0-79, sektory 1-9, sektor 512B, kapacita 720kB DSHD strany 0-1, stopy 0-79, sektory 1-18, sektor 512B, kapacita 1.44MB 12.1.4 optick diskov pam ti 1974 compact disc "CD" 1982 laserov pehrva e na trhu

CD-ROM zapsan vrobcem WORM jedenkrt zapisovateln mazateln optick pamti

12.2 Tisk rny

derov ? paraleln s typovm vlcem s typovm etzem ? sriov bodov (maticov, jehli kov) s typovou r ic bezderov ? laserov ? inkoustov ? tepeln

12.3 ostatn

my svteln pero trackball scanner digitizr a tablet hlasov vstup sn ma rkovho kdu monitor

18

13 STRUKTURA A FUNKCE OS

13 Struktura a funkce OS 13.1 Struktur ln popis HW zen HW voln systmu zen soubor interpret p kaz aplika n programy

13.2 z kladn funkce d c ch program (Shell) ? zpracovn p kaz uivatele ? prce se systmem soubor ? vyvoln aplika n ho programu

zen loh

zen vpotu

? ? ? ? ?

zen pamti zaveden apl. programu do pamti komunikace s opertorem zprostedkovn styku s HW soubn zpracovn program hospodaen se spole nmi prostedky vzjemn ochrana pamti, soubor vzjemn spoluprce (sd len pamti, soubor ) oeten chyb (HW, program ) normln /abnormln ukon en zen soubor implementace p stupovch metod

13.3 z kladn aplikan programy

drba knihoven peklada e (compiler) spojovac program (linker) drba disk (norton commander) konverze soubor (ltry, sort) sledovn a testovn (debugger) programovac systmy (TurboPascal)

19

OBSAH 2 8 Procesor N po ta : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : : instr

Recommend Documents