Číslo projektu
CZ.1.07/1.5.00/34.0581
Číslo materiálu
VY_32_INOVACE_CTE_2.MA_17_Klopné obvody RS, JK, D, T.
Název školy
Střední odborná škola a Střední odborné učiliště, Dubno
Autor
Ing. Miroslav Krýdl
Tematická oblast
ČÍSLICOVÁ TECHNIKA
Ročník
druhý
Datum tvorby
Srpen 2012
Anotace
Tematický celek je zaměřen na problematiku základů číslicové techniky. Prezentace je určena žákům 2.ročníku, slouží jako doplněk učiva.
Pokud není uvedeno jinak, použitý materiál je z vlastních zdrojů autora
Klopné obvody RS, JK, D, T
Bistabilní klopný obvod
Princip bistabilního klopného obvodu
Q1
1 SS
2 SS
Q2
Obr. 1
In 1
In 2
- pracuje ve dvou stabilních stavech, které jsou vyjádřeny binární hodnotou O (L) nebo 1 (H). Stav, ve kterém se klopný obvod nachází se objeví na výstupech Q1 a Q2. - Definice stabilního stavu: - obvod se nachází ve stabilním stavu ( L nebo H ) nekonečně dlouhou dobu, nebo při malých změnách se do tohoto stavu vrací. - Pro bistabilní klopný obvod platí, že k překlopení do jiného stabilního stavu musí dojít vnějším řízením. Vnější řízení je na vstupech In 1 a In 2. -Pro technické využití BKO je jeden vstup pro nastavení (Set) klopného obvodu => S a druhý vstup je využit pro mazání informace BKO (Reset) => R
- Základní zapojení bistabilního klopného obvodu, který je tvořen diskrétními součástkami.
Obr. 2
Činnost bistabilního klopného obvodu
+
+
+
+
-
Obr. 3
U BKO se předpokládá symetrické zapojení, tj. tranzistory T1 a T2, rezistory R1 a R2, rezistory R3 a R4, rezistory R5 a R6 mají stejnou hodnotu. Činnost: Po připojení napájecího napětí nastane 1. stabilní stav (např. T1 otevřen, T2 zavřen)
Je-li T1 otevřen teče jím kolektorový proud IC1 => UR2 = velký, UCE(T1) = malé => kolektor T1 je záporný, což podpoří zavření tranzistoru T2. Je-li T2 zavřen teče jím zbytkový kolektorový proud IC2 => UR1 = minimální, UCE(T2) = velké => kolektor T1 je kladný, což podpoří otevření tranzistoru T1. K překlopení do druhého stabilního stavu ( T1 zavřen, T2 otevřen) musí dojít vnějším spouštěcím impulsem tak, aby se tranzistor T2 otevřel (kladný spoušť. Impuls) nebo T1 zavřel (záporný spoušť. Impuls).
Překlopení bistabilního klopného obvodu do druhého stabilního stavu
+
+
+
+
-
Obr. 4
Stav pře příchodem překlápěcího impulsu:
T1 = otevřen;
T2 = zavřen
Varianta a) Na bázi T2 se přivede kladný impuls, což způsobí otevření tranzistoru T2. Je-li T2 otevřen teče jím kolektorový proud IC2 => UR1 = velký, UCE(T2) = malé => kolektor T2 je záporný, což podpoří zavření tranzistoru T1. Je-li T1 zavřen teče jím zbytkový kolektorový proud IC1 => UR2 = minimální, UCE(T1) = velké => kolektor T2 je kladný, což podpoří otevření tranzistoru T2. K překlopení do prvního stabilního stavu ( T1 otevřen, T2 zavřen) musí dojít vnějším spouštěcím impulsem tak, aby se tranzistor T2 zavřel (záporný spoušť. Impuls) nebo T1 otevřel (kladný spoušť. Impuls).
Překlopení bistabilního klopného obvodu do druhého stabilního stavu
+
+
+
+
-
Obr. 5
Stav pře příchodem překlápěcího impulsu:
T1 = otevřen;
T2 = zavřen
Varianta b) Na bázi T1 se přivede záporný impuls, což způsobí zavření tranzistoru T1. Je-li T1 zavřen teče jím zbytkový kolektorový proud IC1 => UR2 = minimální, UCE(T1) = velké => kolektor T2 je kladný, což podpoří otevření tranzistoru T2. Je-li T2 otevřen teče jím kolektorový proud IC2 => UR1 = velký, UCE(T2) = malé => kolektor T2 je záporný, což podpoří zavření tranzistoru T1. K překlopení do prvního stabilního stavu ( T1 otevřen, T2 zavřen) musí dojít vnějším spouštěcím impulsem tak, aby se tranzistor T2 zavřel (záporný spoušť. Impuls) nebo T1 otevřel (kladný spoušť. Impuls).
Pravdivostní tabulka bistabilního klopného obvodu
Q BKO
Q
Q
Q Obr. 7
R S S=0 R=0 S=1 R=1 Obr. 6
S=0 R=1 S=1 R=0
i
S
R
Q
Q
0
0
0
Qi
Qi
1
0
1
0
1
T1=Otevřen(Uce=Min=>Q=0); T2=Zavřen(Uce=Max=>Qnon=1)
2
1
0
1
0
T1=Zavřen(Uce=Max=>Q=1); T2=Otevřen(Uce=Min=>Qnon=0)
3
1
1
-
-
Zakázaný stav (oba tranzistory se otevírají => nelze určit který se otevře dříve => hazardní stav)
T1=Otevřen;T2=Zavřen nebo T1=Zavřen;T2=Otevřen
Tab. 1
Funkce bistabilního klopného obvodu
Q1
1 SS
2 SS
In 1
In 2
Q2
Obr. 8
Po připojení napájení a jsou-li nepřipojeny vstupy In 1 a In 2 nastane vnitřní stav klopného obvodu. a) Q1 = 0 ; Q2 = 1 b) Q1 = 1 ; Q2 = 0 Pokud není vnější řízení setrvává obvod v tomto stavu nekonečně dlouhou dobu.
Vnější řízení (překlopení) BKO.
S R - klopný obvod
SR klopný obvod
S R
SR
Q
Q
Obr. 9
Obvod může zaujímat kterýkoliv ze svých dvou vnitřních stavů. Je to dvouvstupový klopný obvod, jeho vstupy jsou označeny S (Set – nastavení) a R (Reset – Nulování) Není-li přiveden na vstupy S a R žádný signál, obvod zaujme jeden z možných vnitřních stavů. Na výstupu Q je buď hodnota 0 nebo v případě druhého vnitřního stavu 1. Při příchodu signálu 1 na vstup S překlopí obvod do stavu 1, tj. Q = 1 Signál 1 na vstupu R překlopí obvod do stavu 0, tj. Q = 0 Při současném příchodu signálu 1 na oba vstupy se obvod chová neurčitě, podle jeho vnitřní stavby.
Pravdivostní tabulka SR obvodu
Q
Q
0
Qn
Qn
1
0
1
0
Set – Nastavení => Q = 1
2
0
1
0
1
Reset – Nulování => Q = 0
3
1
1
-
-
Neurčitý stav SR obvodu => Zakázaný stav
i
S
R
0
0
1
Tab. 2
Vnitřní stav SR obvodu
Při realizaci SR obvodu je potřeba kromě vstupních signálů S a R uvažovat i hodnotu vnitřního stavu Q. Karnaughova mapa pro Qn1
S Q n 1 Q n 1
i
Q
R
0
0
0
0
0
1
1
0
0
1
1
0
2
0
1
0
0
1
3
0
1
1
-
-
4
1
0
0
1
0
5 6
7
1 1 1
0 1 1
1
0 1
Tab. 3
1
0 -
S 0 4
1
0
5
1
Q
3
1
7
1
2
-
6
-
R
0 Obr. 10
0
Qn1 S R Q
Karnaughova mapa pro Qn1
S
0
0
1
4
-
Q
1 0
1 5
0 0
3 7
-
2 6
R
1 Obr. 11
1
Qn1 R S Q
Klopný obvod JK
Je to sekvenční, dynamický, synchronní obvod se dvěma stabilními stavy, který pracuje jako paměťový člen pro jeden bit.
Používá se pro stavbu registrů a čítačů. Má dva synchronní informační vstupy J a K závislé na hodinových impulsech na vstupu C a dva asynchronní vstupy R a S. Pokud je klopný obvod realizován jako jednostupňový => reaguje na vzestupnou hranu (čelo) hodinového impulzu. Pokud je klopný obvod realizován jako dvoustupňový (Master – Slave) => reaguje na sestupnou hranu (týl) hodinového impulzu. Obvod JK se chová velmi podobně jako RS klopný obvod. Analogie vstupů: J = S
K=R
Tento obvod je dynamicky řízen hodinovými impulsy (pravidelné či nepravidelné). Obvod JK se ovládá logickými 1 jako SR obvod, na rozdíl od něho, ale nemá žádný zakázaný stav (R = S = 1). Při vstupech J = K = 1 se výstup Q klopí výstupu do opačného stavu s každou vzestupnou (jednostupňový JK) hranou hodinového pulsu. Pro dvoustupňový JK obvod dojde k překlopení se sestupnou hranou hodinového pulsu.
Klopný obvod JK Blokové schéma J
T
Q
C
Q
K Obr. 12
Pravdivostní tabulka K
Q
Q
0
Qn
Qn
1
1 0
1
0
2
0
0
1
3
1 1
i
J
0
0
1
Q n Qn Q
Tab. 4 Stavy 1 a 2 se využívají pro registry
Stav 3 se využívá pro čítače
C J
t
K
t
Q
t
t
Q Obr. 13
t
Klopný obvod JK – dělič frekvence Blokové schéma J
T
Q
C
Q
K Obr. 14
Pravdivostní tabulka K
Q
Q
0
Qn
Qn
1
1 0
1
0
2
0
0
1
3
1 1
i
J
0
0
1
Q n Qn Q
Tab. 5 Stavy 1 a 2 se využívají pro registry
Stav 3 se využívá pro čítače
C J
t
K
t
Q
t
t
Q Obr. 15
t
Klopný obvod D
Klopný obvod D pomocí SR obvodu Schéma zapojení Blokové schéma
S
D
&
&
D
Q n 1
T
C &
& R
C
&
Q n 1
Obr. 17
Obr. 16
Pravdivostní tabulka Q
Q
0
Qn
Qn
i
D
Q
Q
1
0
1
0
0
0
0
1
2
0
1
0
1
1
1
1
0
3
1
1
-
-
i
S
R
0
0
1
Tab. 6
Tab. 7
Q
Q
Časový diagram D obvodu
S
D
&
&
Q n 1
Blokové schéma D
C &
&
& R
Obr. 18
Q n 1
T
Q
Q
C Obr. 19
D C
t
Q
t
Q
t
t
Klopný obvod T
Klopný obvod T Vznikne z klopného obvodu JK propojením vstupů J a K. Výsledkem je jednovstupový klopný obvod T (trigger).
Blokové schéma J
T
Blokové schéma
Q
T
Q
C
Q
T
C
K Obr. 20
Obr. 21
Pravd. tab. JK i
J
K
Q
Q
0
0
0
Qn
Qn
1
1 0
1
0
2
0
0
1
3
1
1 1
Q n Qn Q
Tab. 8
Q
Pravd. tab. T obvodu
Stavy 1 a 2 se nepoužívají
i
T
Q
Q
0
0
Qn
Qn
1
1
Qn
Qn Q
Tab. 9
Časový diagram klopného obvodu T Pravdivostní tabulka
i
T
Q
Q
0
0
Qn
Qn
1
1
Qn
Qn Q
Tab. 10
C t
T t
Q t
Q Obr. 22
t
Použité zdroje: Kesl, Jan. Elektronika III – Číslicová technika. Praha :BEN, 2003. 112 s. ISBN 80-7300-076-8. Obr. 1; 2; 3; 4; 5; 6; 7; 8; 9; 10; 11; 12; 13; 14; 15; 16; 17; 18; 19; 20; 21; 22: archiv autora. Tab. 1; 2; 3; 4; 5; 6; 7; 8; 9; 10: archiv autora.
