Číslicová technika 2. část učební texty (HS - určeno pro potřebu SPŠ Zlín) Str.: - 1 -

Číslicová technika –2. část – učební texty

(HS - určeno pro potřebu SPŠ Zlín)

Str.: - 1 -

7. SEKVENČNÍ OBVODY Stav výstupu sekvenčních logických členů a obvodů závisí nejen na kombinaci vstupních proměnných, ale i na stavu výstupu při předchozí kombinaci vstupních proměnných. Podstatnou částí sekvenčního členu je paměťový člen, který zabezpečuje žádoucí uchování informace. Jako paměťový člen je v obvodech TTL využíván bistabilní klopný obvod. Analogií kombinačního členu může být např. obyčejné tlačítko. Jeho kontakty jsou sepnuty jen tak dlouho, pokud je stlačeno. Naproti tomu analogií paměťového členu je např. páčkový přepínač. Byl-li přepnut do jedné z poloh, setrvává v ní, tj. uchovává poslední informaci. Do druhé polohy se může dostat jen vnějším zásahem.

7.1. Rozdělení klopných obvodů a) bistabilní - dva základní stavy, obvod je možné přepnout do jednoho z nich jen při vnějším zásahu b) monostabilní - setrvává v jednom stavu, do druhého se přepíná po vnějším zásahu jen na určitou dobu a pak se samočinně vrací zpět c) astabilní - multivibrátor, nemá stálý stav, opakovaně se sám překlápí 7.2. Nesynchronizované klopné obvody 7.2.1. Princip dvojtlačítka: Poměrně jednoduchým, ukázkovým sekvenčním obvodem je zapínání a vypínání zařízení pomocí dvojtlačítka, kdy jedním tlačítkem obvod zapínáme, druhým vypínáme. Reléové schéma je uvedeno na obr. 15.

A - spínací tlačítko B - rozpínací tlačítko S – stykač k - spínací kontakt stykače Obr.15: Kontaktní schéma zapínání a vypínání obvodu dvojtlačítkem

Po stisku A prochází proud přes rozpínací tlačítko B do cívky stykače a tím dochází k sepnutí kontaktů stykače S (log. 1 nastává, pokud prochází cívkou stykače proud). Jedním z těchto kontaktů k prochází proud do cívky i poté byl-li přerušen kontakt tlačítka A. Teprve po stisku B dojde k přerušení obvodu a tím i přerušení kontaktu k. Tento obvod můžeme vyjádřit pomocí pravdivostní tabulky a následně Karnaughovy mapy, ze které dostaneme výsledný vztah mezi vstupními veličinami a výstupem. Z Karnaughovy mapy: A B k S k 0 0 0 0 S = A⋅ B + k ⋅ B 0 0 0 1 1 1 1

0 1 1 0 0 1 1

1 0 1 0 1 0 1

k A

1 0 0 1 1 0 0

AB

00 01 11 10

0

1

0 0 0 1

1 0 0 1

S = ( A + k) ⋅ B = ( A + k) ⋅ B Po úpravě pomocí De-Morganova zákona: S = A+ k + B

Z výsledného vztahu nyní můžeme sestavit blokové schéma (obr. 16).

S

1

Pozn.: vstupy jsou pouze dva - a to tlačítka A, B.

1

B Obr.16: Blokové schéma dvojtlačítka, řešené pomocí členů NOR

7.2.2. Klopný obvod typu R-S Stav klopného obvodu je řízen dvěma vstupy. Pro vysvětlení R-S klopného obvodu (dále jen KO) je nutné tyto vstupy definovat:



Str.: - 2 -

Ten vstup, na němž působící úroveň H uvede KO (jeho výstup Q) do stavu H, se označuje vstup S (od anglického set - nastavit). Ten vstup, na němž působící úroveň H uvede KO do stavu L, se označuje jako vstup R (reset - nulovat). Uvažujme dva logické členy NOR (které označíme A a B), zapojené podle obr. 17. S

R Qn Q n

L L H H

Qn-1 L H H L L L H H neurč.

A 1

Q

1

Q

S

R B

Obr.17: Skladba jednoduchého KO R-S s přímými vstupy s log. členy NOR, příklad časového diagramu a pravdivostní tabulka.

Při rozboru činnosti R-S klopného obvodu vycházíme z pravdivostní tabulky součtového členu NOR. Přivedeme-li na vstup S (set) členu A úroveň H, pak musí být na výstupu Q úroveň L. Tato úroveň se přenese na druhý vstup členu B. Bude-li na prvním vstupu tohoto členu (vstup R – reset) rovněž úroveň L, pak na výstupu Q bude log. úroveň H. Úroveň H se přenáší na druhý vstup členu A. Na výstupu Q zůstává tedy úroveň L. Podle výše uvedené definice nazýváme vstup A nastavovací – S (SET) a vstup B nulovací – R (RESET). Přivedeme-li nyní na vstup S úroveň L, zůstane stav obou výstupů nezměněn, neboť na jeden vstup členu A stále působí úroveň H od výstupu Q a oba vstupy členu B jsou na úrovni L. Přivedeme-li na vstup S úroveň L a na vstup R úroveň H, vymění si oba log. členy úlohu a obvod se překlopí. Obvod podle obr.17 představuje jednoduchý KO. Má dva výstupy Q a Q , jejichž stav je vzájemně opačný. Stav, při němž je na výstupech Q = H a Q = L, označujeme jako stav H klopného obvodu. Tento stav vyjadřujeme i označením "KO je nastaven". Stav výstupů Q = L a Q = H označujeme jako stav L klopného obvodu. Vyjadřujeme jej též označením "KO je nulován". Byl-li na začátku KO ve stavu H a přijde-li úroveň H na vstup S, stav obvodu se nezmění. Podobně, byl-li na počátku KO ve stavu L a přijde-li na vstup R úroveň H, zůstane stav obvodu nezměněn. Počáteční stav obvodu zůstane zachován také tehdy, přijde-li na vstupy R a S současně úroveň L. Vidíme tedy, že výsledný stav KO záleží nejen na úrovních přivedených na oba vstupy, ale i na předchozím stavu obvodu. Zvláštní případ nastane, přivedeme-li na vstupy R a S současně úrovně H. Po dobu působení těchto úrovní budou mít výstupy obou log. členů úrovně L. Odstraníme-li současně úrovně H ze vstupů, přejde KO náhodně do jednoho z obou stavů (v jiném případě bude hodnota výstupů určena skutečností, který ze vstupů bude déle držen v úrovni H). Výsledný stav KO bude tedy neurčitý. Stav, při němž na vstupy R a S působí současně úrovně H, nemůžeme tedy pro účely logického rozhodování používat – používáme termínu: zakázaný stav obvodu. Činnost popsaného klopného obvodu můžeme popsat pravdivostní tabulkou podle tab. 7. V tabulce znamená Qn-1 předchozí stav KO (n je stávající stav ; n-1 je předchozí okamžik). Všimněme si nyní KO sestaveného analogicky z log. členů NAND na obr. 18. S

R Qn Q n

L L H H

L neurč. L H H H L L Qn-1 H

A

S

&

Q

&

Q

R B Obr.18: Skladba jednoduchého KO R-S s negovanými vstupy: (použity členy NAND), časový diagram



Str.: - 3 -

Podle základní pravdivostní tabulky pro členy NAND, nelze obvod řídit úrovní H na vstupech. Na druhý vstup bude totiž vždy působit úroveň L z jednoho výstupu. KO R-S sestavený z log. členů NAND lze tedy řídit jen úrovněmi L na vstupech (toto vyplývá z agresivity úrovně L u logických členů NAND). Abychom vyhověli definici vstupů R a S, která byla výše uvedena, musíme opačnou řídící úroveň respektovat v označení vstupů. To lze realizovat s použitím znaků negace, tj. vstupy označíme S a R . Ve schématické značce KO, která je na obr. 18, je pak negace vyjádřena značkami negace (kroužky) u vstupů. KO tohoto druhu se označuje jako KO R-S s negovanými (nepřímými) vstupy. Značky negace zde vyjadřují symbolicky invertory. Kdybychom do obou vstupů zařadili invertory, mohli bychom KO ovládat úrovní H stejně jako v případě podle obr. 17. Činnost KO lze popsat pravdivostní tabulkou u obr. 18. Klopný obvod R-S sestavený z logických členů NAND jsou mnohem častěji používány, než obvody ze členů NOR.

7.3. Synchronizované klopné obvody 7.3.1. Hodinové impulsy KO R-S, které jsou popsány výše, náleží mezi KO nesynchronizované. V praxi se častěji používá synchronizovaných KO. K synchronizaci slouží synchronizační impulsy, označované také jako impulsy taktovací nebo impulsy hodinové. Přivádějí se na synchronizační (hodinový) vstup synchronizovaných obvodů (tento se obvykle označuje: C). Na ostatní, tzv. informační vstupy synchron. obvodů se nejprve přivedou dané log. úrovně. Daný obvod se pak uvede do žádané činnosti až působením synchron. impulsu, který má obvyklou log. úroveň L nebo H. 7.3.2. Klopný obvod typu R-S-T KO, který je opatřen obvody umožňujícími jeho synchronizaci hod. impulsy, bývá označován jako KO R-S-T (T je od slova takt). Zapojení takového obvodu je na obr. 19. Vlastnímu KO R-S je předřazen řídící obvod sestavený ze dvou log. členů NAND. Synchronizační vstup je označen C (clock - hodiny). S

&

c &

a

Q C R

&

&

S

R Qn Q n

L L H H

L Qn-1 H H L L L H H neurč.

b Q d Obr. 19: Skladba KO R-S-T s logickými členy NAND jednoduchého klop. obvodu R-S-T

s negovanými vstupy, pravdivostní tabulka a příklad časového diagramu Je-li na vstupu S obvodu úroveň H a přijde-li na vstup C úroveň H, bude výstup členu „c“ na úrovni L a výstup Q přejde na úroveň H a tedy i klopný obvod přejde do stavu H. Přejde-li nyní vstup C do úrovně L (ukončí se hod. impuls), bude na výstupech obou členů „c“ a „d“ stav H a stav klopného obvodu se nezmění. Je-li na vstupu R obvodu úroveň H a přijde-li na synchronizační vstup C úroveň H, bude na výstupu členu „d“ úroveň L. Výstup Q přejde na úroveň H a KO přejde do stavu L. Přejde-li nyní vstup C do úrovně L (ukončí se hod. impuls), bude na výstupech obou členů „c“ a „d“ ve stavu H. Stav KO se tím opět nezmění. Stav KO se mění v obou případech s příchodem hodin. impulsu, to je v okamžiku, kdy tento impuls nabude úrovně H. Pravdivostní tabulka popsaného obvodu R-S-T, v níž je zapsán stav po ukončení hod. impulsu, je na obr. 19. 7.3.3. Klopný obvod typu D Jiným druhem synchronizovaného KO je klopný obvod D. U tohoto obvodu je realizováno opatření, jímž se vylučuje možnost vzniku nežádoucího neurčitého stavu KO. Opatření spočívá v tom, že vstup R je spojen se vstupem S prostřednictvím invertoru. Vstupy R a S mají tedy vždy opačnou úroveň. Vzniká tak jediný vstup (kromě hodinového), označovaný jako vstup D (od slova DATA).


D &

c &


Str.: - 4 -

a

Q

C &

&

1

b

d

tn+1 Q

Q

L H

L H

H L

Q

D

Q

tn D

~Q

Obr. 20: Skladba klopného obvodu D, příklad časového diagramu, tabulka a schematické vyjádření

Je-li na vstupu D (data) úroveň H a přijde-li na vstup C (clock) úroveň H, bude na výstupu členu „c“ úroveň L. KO přejde do stavu H a v něm setrvá i po ukončení hodinového impulsu. Je-li na vstupu D úroveň L a přijde-li na vstup C úroveň H, bude na výstupu log.členu D úroveň L. KO přejde do stavu L a v něm setrvá i po ukončení hod. impulsu. Informace přítomná na vstupu D se tedy s hodinovým impulsem přesouvá na výstup. KO tohoto typu má jednu nevýhodu. Je-li na vstupu C úroveň H, sleduje výstup KO všechny změny log. úrovní na vstupu D. Funkci obvodu je tedy nutno upřesnit takto: je-li před příchodem a v době trvání hod. impulsu vstup D na úrovni H, bude po ukončení hod. impulsu KO ve stavu H. Je-li před příchodem a v době trvání hod. impulsu vstup D na úrovni L, bude po ukončení hod. impulsu KO ve stavu L. 7.3.4. Klopný obvod typu T Jinou možnost jak odstranit neurčitý stav u R-S klopného obvodu představuje realizace klopného obvodu T, jehož zapojení je uvedeno na obr.21. Vždy s příchodem log. úrovně H na vstup T, dojde ke změně log. úrovně na výstupech. Jedná se tedy v podstatě o děličku dvěma (této činnosti se využívá v čítačích). Tento KO se dá realizovat i pomocí klopného obvodu D, který je uveden na obr.22. Pro správnou činnost takto zapojených obvodů je nutné do vstupu zařadit derivační tvarovač. SET

T

D RESET

Q ~Q

S

Q

R

~Q

T

Obr.21: Klopný obvod T realizovaný pomocí klopného obvodu R-S-T

Obr. 22: Klopný obvod T realizovaný pomocí klopného obvodu D

7.3.5. Dvojité klopné obvody Činnost jednoduchých KO R-S může být nepříznivě ovlivňována rušivými signály. Dostanou-li se na vstupy R a S náhodné špičky napětí, může se snadno nežádoucím způsobem změnit stav KO.

c

S (J)

a

&

&

&

1

C

KO - A master

&

&

R (K)

d

&

KO - B slave &

b

Obr. 23: Skladba dvojitého KO R-S-T a J-K s logickými členy NAND

&

Q



Str.: - 5 -

Větší odolnost proti rušení tohoto druhu mají KO synchronizované. U nich se stav KO působením rušení může měnit jen tehdy, trvá-li hodinový impuls. Ještě dokonalejší jsou KO dvojité. Příklad takového obvodu je na obrázku 23 - je složen ze dvou klopných obvodů R-S-T a z jednoho invertoru. Je-li na vstupu C úroveň L, nemůže být stav KO A ovlivněn signálem na vstupech R a S. Přechází-li vstup C na úroveň H, tj. přišel-li hodinový impuls, způsobí signál na vstupech R a S příslušnou změnu stavu KO A. Na druhý KO B se však signál nedostane, neboť jeho hodinový vstup je působením invertoru ve stavu L. Teprve s ukončením hodinového impulsu přejde vstup C klopného obvodu B na úroveň H a stav výstupu KO A se přenese do KO B. Současně se KO A izoluje od dalších signálů na vstupech R a S. Rušení se může uplatňovat jen v době trvání hodinového impulsu. Proto je nutno používat co nejkratší hodinové impulsy. První KO A se označuje jako řídící (master - pán), druhý KO B je řízený (slave otrok). Tento typ KO se označuje též pojmem master - slave. Stav celého KO se mění se změnou stavu obvodu řízeného. Dojde k ní se změnou hod. impulsu z úrovně H na L, tj. s týlovou hranou tohoto impulsu. Aby byla zabezpečena spolehlivá činnost obvodu, musí být žádoucí signál na vstupech R a S přítomen v určitém časovém předstihu před příchodem týlové hrany hod. impulsu. Hrana hod. impulsu, při níž dojde k žádoucí výsledné změně KO, je hranou aktivní. Doba, o kterou musí signál na vstupech KO předbíhat aktivní hranu, je doba předstihu klopného obvodu. V popsaném dvojitém KO jsou použity obvody R-S-T, jejichž výstupy mohou být v neurčitém stavu při nevhodné kombinaci signálů na vstupech. Jednu metodu vyloučení neurčitých stavů jsme si ukázali na KO typu D. Jiná metoda spočívá v zavedení zpětné vazby z výstupu na vstupy KO (podobně jako u sekvenčního klopného obvodu typu T). Poněvadž výstup má jen dva stabilní stavu, je působením zpětné vazby vždy jeden z uvažovaných vstupů na úrovni L, vedené od výstupu. Takto uspořádaný obvod se označuje jako klopný obvod J-K. Písmeny J a K jsou pak označeny i vstupy obvodu tak, že je vstup J namísto S a vstup K namísto R. Při sledování různých kombinací signálů na vstupech dojdeme k těmto závěrům: jeli na vstupech J a K klopného obvodu trvale úroveň L, zůstane stav KO s hod. impulsem nezměněn; máli KO před příchodem hod. impulsu na vstupu J úroveň H a na vstupu K úroveň L, přejde KO s týlem hod. impulsu do stavu H; má-li KO před příchodem hod. impulsu na vstupu J úroveň L a na vstupu K úroveň H, přejde KO s týlem hod. impulsu do stavu L. Při J=K=log.H se klopný obvod chová jako KO typu T – tj. obvod dělí vstupní frekvenci hodinového signálu dvěmi. tn J K L

L

L H H

H L H

tn+1 Q Q Qn L H

H L

Qn

Tab. 9: Pravdivostní tabulka KO J-K.

Činnost KO J-K můžeme popsat jednodušeji pravdivostní tabulkou (tab. 9). V tabulce: tn je stav před příchodem hodinového impulsu, tn+1 je stav po ukončení hodinového impulsu, Qn je stav výstupu před příchodem hodinového impulsu.

7.3.6. Klopné obvody řízené změnou stavu hodinového vstupu Synchronizované KO R-S a D byly řízeny stavem hod. vstupu C (hodnotou log. 0 nebo log.1). V době trvání hodinového signálu stavu H mohl být KO ovlivněn i rušením. Riziko rušení je možno zmenšovat zkracováním doby trvání hod. impulsu, což však má své omezení dané operační rychlostí obvodů. Jiná metoda k vyloučení rušení spočívá ve změně způsobu řízení - stav KO je pak dále řízen jen změnou úrovně na vstupu C, tedy dynamicky. Trvalá úroveň L nebo H vstupu C v tomto uspořádání stav KO neovlivní. Zapojení KO R-S-T, jehož stav je řízen čelem hod. impulsu je uvedeno na obr. 24. Obvod je vytvořen ze šesti logických členů NAND. Dva z těchto členů tvoří hlavní KO R-S, čtyři log. členy (které jsou mu předřazeny) jeho řídícím obvodem. Jsou zapojeny tak, že tvoří tři souvisící KO. Je-li vstup C na úrovni L, jsou vnitřní vstupy S1 a R1 na úrovni H a stav hlavního KO se nezmění. Předpokládejme nyní, že na vstup S působí úroveň L, na vstup R úroveň H, a že vstup C přechází ze stavu L do stavu H. Člen „d“ má na obou svých vstupech úrovně H, jeho výstup je tedy na úrovni L a výstup členu „c“ je na úrovni H.



S

Str.: - 6 -

Vstup R1 je tedy nezměněn. Úroveň L na S1

Q

C Q R1

vstupu S se však neguje členem „a“, takže člen „b“ má na všech vstupech úrovně H. Vstup S1 tedy nabude úrovně L a hlavní KO přejde do stavu H. Dojde-li nyní (když hodin. vstup „C“ přešel do stavu H) ke změně signálu na vstupu S nebo na vstupu R , nebude již stav klopného obvodu ovlivněn. Po každém přechodu hodin. signálu do stavu L

nabudou vnitřní vstupy S1 a R1 úrovně H (nastane paměťový efekt obvodu). Obr. 24: Skladba KO R-S-T a D (čárkovaně), řízeného změnou stavu hodin. vstupu.

R

Přejde-li např. vstup S na úroveň H, budou nadále úrovně H na všech vstupech členu „b“, takže stav vstupů S1 a R1 se nezmění. Přejde-li vstup R na úroveň L, budou sice na dvou vstupech členu „c“ úrovně H, avšak na třetí vstup bude působit úroveň L od vstupu S1 . Proto si i vstup R1 ponechá svůj původní stav. Podobně lze vysledovat činnost KO při jiných kombinacích signálů na vstupech. Bude-li na vstupech S a R před příchodem hodinového impulsu úroveň H, zůstane s hodinovým impulsem stav obvodu nezměněn. Bude-li na vstupech S a R před příchodem hodinového impulsu úroveň L, bue výsledný stav klopného obvodu neurčitý, neboť hodinový impuls přesune úrovně L na vnitřní vstupy S1 a R1 . Situace v odvodu se může změnit opět pouze s příchodem čela hodinového signálu. V popsaném obvodu se vyskytuje opět problém neurčitého stavu. Lze jej odstranit tak, že vytvoříme pouze jediný informační vstup podobně, jak jsme učinili u jednoduchého klop. obvodu D. V daném případě k tomu nemusíme použít zvláštní invertor, ale využijeme log. členů v řídící části obvodu. Protože je tento druh obvodů řízen změnou stavu hodinového vstupu, odpadá také hlavní nevýhoda jednoduchého KO typu D, u něhož informace ze vstupu D prochází na výstup po celou dobu trvání hod. impulsu. Uspořádání tohoto obvodu je na obr. 24 vyznačeno čárkovaně (u tohoto obvodu se nepoužije vstup S a místo vstupu R bude jeden datový vstup D) – toto uspořádání je použito u obvodu 7474. Činnost: předpokládejme na vstupu D úroveň H. Pokud bude na hod. vstupu C úroveň L, je na vnitřních vstupech S1 a R1 úroveň H a stav klopného obvodu se nemění. Na výstupu členu (d) je úroveň L, která působí na jeden vstup členu (a). Výstup členu (a) má tedy úroveň H. Přijde-li nyní hod. impuls, bude na všech vstupech členu (b) úroveň H, jeho výstup přejde do L a KO bude mít stav H. Bude-li před příchodem hod. impulsu na vstupu D úroveň L, bude na dvou vstupech členu (c) úroveň H. S příchodem hod. impulsu bude tato úroveň i na třetím vstupu, na výstupu členu (c) bude úroveň L a klopný obvod přejde do stavu L. Druhý vstup členu (d) má nyní na vstupu úroveň L od vstupu R1 a změna informace na vstupu D již nemůže obvod ovlivnit. Uvedený obvod lze navíc opatřit asynchronními vstupy, jimiž lze řídit stav obvodu nezávisle na řízení vstupy D a C. 7.3.7.

INTEGROVANÉ KLOPNÉ OBVODY

Nejčastěji používanými obvody jsou KO typu J-K, které jsou řízeny týlem hodinových synchronizačních impulsů a klopný obvod D řízený čelem hodinových impulsů.

Integrovaný obvod J-K s označením MH 7472: Tento obvod je opatřen třemi vstupy J a třemi vstupy K, což dovoluje zavést dodatečné kombinační funkce, jimiž lze obvod řídit ( na vstupech J a K se uplatňují funkce log. součinu AND – ale je možno je spojit do jednoho vstupu). Uvedený KO je opatřen dalšími vstupy: R a S , jimiž lze stav KO řídit přímo. Aby obvod pracoval podle pravdivostní tabulky musí být na vstupech R a S úroveň H. Úrovní L na



Str.: - 7 -

vstupu S uvedeme KO do stavu H. Změna stavu KO nastává se změnou impulsu hodinového signálu z úrovně H na L (obvod je řízen týlovou hranou impulsu). Obr.25: zapojení vývodů IO a schematický znak obvodu MH7472

CP – hodinový signál Obvod 7472 má univerzální použití – hodí se např. pro posuvné registry, čítače a obecně jako paměťový člen jednobitové informace. Dalším integrovaným obvodem, ze kterým lze stavět registry je dvojitý registr JK s asynchronním nastavením a nulováním 74112: Obvod 74112 obsahuje dva nezávislé klopné obvody J-K vybavené nulováním a nastavením. Klopné obvody jsou řízeny sestupnou hranou hodinových impulzů (vstupy CP). Stav na výstupech Q a Q závisí na úrovni řídicích vstupů J a K před příchodem sestupné hrany hodinového impulzu. Vstupy J, K umožňují klopný obvod synchronně nulovat nebo nastavit. Pro J = K = H dostáváme klopný obvod T (dělič dvěma), kdy každá náběžná hrana na vstupu CP invertuje stav výstupů. Asynchronně (tj. nezávisle na hodinovém signálu) je možné obvod nulovat nebo nastavit vstupy R nebo S .

Obr.26: schématický znak obvodu 74112 Integrovaný obvod MH7474 – dvojitý klopný obvod D s nulováním a nastavením. Je to klopný obvod řízený čelem (náběžnou hranou) hodinového impulsu. Kromě vstupu D (data) má tento integrovaný obvod navíc negované vstupy R a S. Tyto vstupy mají své opodstatnění, protože umožňují jednoduché nulování či nastavení a to impulsem o úrovni L (podobně jako u obvodu 7472)

Obr. 27: Pravdivostní tabulka, schématický znak integrovaného obvodu MH7474



Str.: - 8 -

7.4. Posuvné registry Bistabilní KO může uchovat jeden bit dvojkového čísla. V číslicové technice potřebujeme často uchovat dvojkové číslo o větším počtu bitů. K tomu lze využít většího počtu bistabilních KO. Tyto obvody musí být ovšem vhodně organizovány tak, aby bylo možno dvojkové číslo pohodlně vkládat a vyjímat. Jeden ze způsobů takové organizace je použit v posuvných registrech. Posuvným registrem rozumíme zařízení využívající bistabilních KO, do něhož můžeme vložit informaci a tu pomocí vnějších řídících signálů posouvat od jednoho KO ke druhému. Počet KO uvnitř registru udává délku registru a současně počet bitů dvojkového čísla, který může být uložen. 7.4.1. Posuvné registry typu J-K Tyto posuvné registry využívají KO typu J-K. Při výkladu funkce budeme vycházet z pravdivostní tabulky tohoto klopného obvodu. Uvažujme jednoduché zapojení tří KO podle obr. 27. Předpokládejme, že všechny KO (jejich výstupy) jsou na počátku ve stavu L. Na vstup J obvodu „a“ nyní přivedeme úroveň H, jejíž negovaná hodnota se objeví na vstupu K. Přivedeme-li nyní hod. impuls na vstup C, přejde s jeho týlem výstup obvodu - Q1 do stavu H. Ostatní obvody měly před příchodem hodinov. impulsu na vstupech J úrovně L a na vstupech K úrovně H. Podle pravdivostní tabulky zůstane tedy jejich stav po ukončení hodin. impulsu nezměněn. Předpokládejme, že úroveň H na vstupu obvodu „a“ trvá. Po druhém hodin. impulsu setrvá obvod „a“ ve stavu H a obvod „b“ (jeho výstup Q2) přejde do stavu H. Po třetím hod. impulsu budou ve stavu H všechny tři KO. Informace H, která byla na vstupu registru, se třemi hod. impulsy přesunula na výstup registru. Činnost obvodu můžeme vyjádřit časovým diagramem podle obr. 28. Q1

SET Sériový vstup

SET

1

SET

Q3 Sériový výstup

SET

J

Q

J

Q

J

Q

K

~Q

K

~Q

K

~Q

RESET

C

Q2

"a"

RESET

"b"

RESET

"c"

RESET

Obr. 28: Posuvný registr J-K se sériovým vstupem. Obr. 29: Časový diagram při trvalé Obr.30: Časový diagram při posuvu úrovni H na vstupu impulsu úrovně H

Uvedený obvod je posuvným registrem se sériovým vstupem a paralelními výstupy, které jsou výstupy jednotlivých KO. Na těchto výstupech je možno sledovat postup plnění registru a odebírat z nich informace o obsahu každého bitu registru. Uvedený KO posouvá informaci jen od vstupu k výstupu. Je to tedy jednosměrný posuvný registr se směrem posuvu vpřed. Tímtéž obvodem můžeme posouvat jen jediný impuls. Příslušný časový diagram je uveden na obr. 29. Chceme-li všechny KO uvést do stavu L, můžeme tuto úroveň posouvat ze sériového vstupu. Mnohem snáze lze tuto operaci realizovat s použitím vstupů nulování KO. Jsou-li tyto vstupy všech KO spojeny, uvede se každý KO registru do stavu L po přivedení impulsu úrovně L na tyto vstupy. Obdobně lze s použitím vstupů "nastavení" nastavit celý registr do stavu H.



Q1 Sériový vstup

Q2

SET

Q3

SET

J

Q

K

~Q

Str.: - 9 -

SET

J

Q

K

~Q

J

Q

K

~Q

sériový výstup

1

RESET

C

"a"

RESET

RESET

"b"

"c"

~R nulování &

&

&

S

V1

V2

V3

rízení

Obr. 31: posuvný registr typu J-K s paralelními vstupy (V1 až V3).

Asynchronních vstupů je možno též využívat ke vkládání informace do registru (obr.30). Chceme-li uvést např. KO „a“ do stavu H, přivedeme impuls úrovně L na jeho vstup "nastavení"- tj. vstup S . Podobně je možno vložit informaci do ostatních KO. Vzniká tak posuvný registr s paralelními vstupy. K zápisu informace do posuvného registru zde slouží log. členy NAND, které jsou u každého KO. Při zápisu se nejprve celý registr vynuluje impulsem úrovně L do vstupu "nulování". Vstup "řízení" (S) je přitom na úrovni L. Na paralelní vstupy se nyní přivedou informace, které mají být do registru zapsány (např. V1=1, V2=0, V3=1) Tyto informace budou do registru přeneseny impulsem úrovně H na svorce "řízení". Po ukončení zápisu informací se vstup "řízení" uvede opět na úroveň L. Pak po přivedení dalších hod. impulsů je možno zapsanou informaci odebírat z paralelních výstupů označených Q1 až Q3 nebo (doplněnou popřípadě o informace ze sériového vstupu) posouvat směrem k sériovému výstupu. Zapojíme-li posuvný registr tak, že jeho sériový výstup připojíme k sériovému vstupu, vznikne kruhový registr (použití – např. pro postupné cyklické zapínání světelné reklamy nebo povely k pravidelnému cyklickému otevírání ventilů v technologickém. procesu). Tuto zpětnou vazbu můžeme realizovat např. tak, že výstup Q posledního KO spojíme se vstupem J prvního obvodu a výstup Q posledního obvodu se vstupem K prvního obvodu. Bude-li registr na počátku vynulován, nebude se s hodinovými impulsy jeho stav měnit. Uvedeme-li jeden KO do stavu H (např. použitím asynchronního vstupu), bude působením hod. impulsů tento stav obíhat registrem dokola. Podobně lze do registru vložit celé dvojkové číslo. Vložíme jej buď postupně použitím asynchronního vstupu jednoho klopného obvodu a hodinových impulsů, nebo paralelními vstupy registru. Zpětnou vazbu můžeme také uspořádat tak, že spojíme výstup Q posledního KO se vstupem K prvního obvodu a výstup Q posledního obvodu se spojí se vstupem J prvního obvodu. Předpokládejme, že byl registr na počátku Impuls Johnsonův vynulován. Výstup Q posledního obvodu dává na vstup J prvního číslo čítač 0 0000 obvodu úroveň H, výstup Q posledního obvodu dává úroveň L na vstup 1 0001 K prvního obvodu. Po prvním hod. impulsu přejde tedy první KO do 2 0011 stavu H, po druhém hod. impulsu přejde do stavu H další obvod atd., až 3 0111 se celý registr naplní stavem H (viz uvedená tabulka Johnsonova 4 1111 čítače). Nyní dává poslední KO vstupům prvního obvodu opačné 5 1110 informace. S dalšími příchody hod. impulsů se tedy registr zaplní 6 1100 stavem L. Pak se podmínky opět změní a cyklus bude pokračovat. 7 1000 Tohoto principu je použito v Jonsonově čítači, jehož zapojení je na obr. 31: 8 0000



Q1

SET

Q2

SET

Q3

SET

Q4

SET

SET

J

Q

J

Q

J

Q

J

Q

K

~Q

K

~Q

K

~Q

K

~Q

RESET

RESET

RESET

"a"

"b"

"c"

posuv

C

Str.: - 10 -

RESET

"d"

RESET

Obr.32: Kruhový registr ( Johnsonův čítač)

7.4.2. Posuvné registry typu D Tyto registry jsou sestaveny z KO typu D, řízených čelem hod. impulsu. Jsou budovány na stejném principu, jako registry typu J-K. Zapojení a časový diagram jsou uvedeny na obr. 32. Q1

Q2

Q3

~S Sériový vstup

SET

SET Q

D

SET Q

D

~Q

~Q

RESET

Q

D

Sériový výstup

~Q

RESET

RESET

C ~R

Obr. 33: Posuvný registr D se sériovým vstupem a časový diagram činnosti registru při trvalé úrovni H na vstupu.

7.4.3. Obousměrné posuvné registry obr. 34. obousměrný posuvný registr 1

1

&

1

&

&

3

&

Vstup rízení

&

3

&

2 Sériový vstup dat

SET D

2 SET

Q

RESET

Posuv dat Nulování registru

3

&

2

D

~Q

C

1

&

&

SET Q

D

~Q

"A"

RESET

Q ~Q

"B"

RESET

"C"



Str.: - 11 -

V praxi mají časté uplatnění i posuvné registry obousměrné. K řízení směru posuvu v registru je možno využít kombinačních log. členů. Příklad uspořádání takovéhoto registru je na obr. 33. Při posuvu vpřed musíme vstup "řízení" uvést na úroveň H. Při posuvu vzad musíme na vstup "řízení" přivést úroveň L. Registr tohoto typu je možno opět rozšířit do libovolné délky. Informace v něm obsažená se pak může posouvat vpřed i vzad. Registr může být popřípadě opatřen paralelními výstupy a paralelními vstupy. Popis činnosti: předpokládejme, že je registr na počátku vynulován (impulsem o úrovni log. L, který přivedeme na vstup RESET . Na všech vstupech SET musí být dle pravdivostní tabulky trvale úroveň log. H ) a že chceme obvodem posouvat jeden impuls úrovně H. Vstup „řízení“ uvedeme nejprve na úroveň H. Tato úroveň se neguje invertorem a logické členy 1 (v části řízení, která se sestává vždy ze tří obvodů NAND) mají na jednom svém vstupu úroveň L. Jejich výstupy, které jsou vstupy členu 3 mají tedy úroveň H. Zapisovaná informace se nyní přivede na sériový vstup. Po dvojí negaci logickými členy 2 a 3 se dostane na vstup D prvního klopného obvodu – A. S prvním hodinovým impulsem se klopný obvod A uvede do stavu H. S dalším hodinovým impulsem přejde do stavu H obvod B a s třetím hod. impulsem obvod C. V tomto okamžiku jsou obvody A a B ve stavu L, obvod C je ve stavu H. Chceme-li nyní informaci posouvat zpět, přivedeme na vstup „řízení“ úroveň L. Nyní je na jednom ze vstupu členu 2 úroveň L. Výstup těchto členů, který je druhým vstupem členů 3, je tedy na úrovni H. Úroveň H z výstupu klopného obvodu C se dostává na vstup logického členu 1, který je před klopným obvodem B. Na druhém vstupu téhož členu je úroveň H od invertoru, takže výstup tohoto členu je na úrovni L. Výstup příslušného členu 3 je na úrovni H, která je na vstupu D klopného obvodu B. Se čtvrtým hodinovým impulsem tedy klopný obvod B přejde do stavu H. Obvody A a C budou ve stavu L, neboť na jejich vstupech D byla před příchodem hod. impulsu úroveň L. Se čtvrtým hodinovým impulsem tedy klopný obvod B přejde do stavu H. Obvody A a C budou ve stavu L, neboť na jejich vstupech D byla před příchodem hod. impulsu úroveň L. Informace obsažená v registru se tedy posunula zpět. Při pátém hodinovém impulsu se informace posune do klopného obvodu A, při šestém hod. impulsu i obvod A přejde do stavu L a registr se vynuluje. Tento registr může být taky vybaven paralelními vstupy a výstupy. 7.4.4. Integrované posuvné registry Posuvné registry mají v číslicové technice značnou opakovatelnost. Proto se některé nejpoužívanější typy registrů realizují formou integrovaných obvodů. Jedná se především o integrované registry: MH7495, MH7496, MH74164, MH74165, MH74166. 7.4.4.1. Integrovaný posuvný registr MH 7495 Obvod 7495 je čtyřbitový posuvný registr se sériovým a paralelním vstupem dat. To, zda bude obvod pracovat v sériovém nebo paralelním módu určuje logická úroveň na vstupu S. Pokud S = H, budou aktivní paralelní vstupy dat D0 až D3 a současně bude uvolněn vstup hodinových impulsů CP2 . Sestupná hrana na vstupu CP2 uloží data z paralelních vstupů D0 až D3 do registru. Pro S = L je aktivní sériový mód. DS je pak vstupem dat a CP1 je vstupem hodinových impulsů. Sestupnou hranou na vstupu CP1 se logická úroveň ze vstupu Ds uloží do prvního stupně registru a současně se data v registru posunou o jeden stupeň k výstupu (vpravo). DS - sériový vstup dat D0 až D3 - paralelní vstup dat S – volba druhu provozu CP1 , CP2 - vstup hod. impulsů Q0 až Q3 - výstupy

Obr. 35. Vývody pouzdra a funkční schéma integrovaného obvodu MH7495



Str.: - 12 -

7.4.4.2. Integrovaný posuvný registr MH7496 Je to pětibitový posuvný registr vpřed se sériovými a paralelními vstupy a výstupy (obr.35). Skládá se z 5 dvojitých KO typu R-S-T a 5 logických členů NAND pro řízení zápisu z paralelních vstupů a z členů, které zabezpečují log. zesílení signálů pro řízení funkce obvodu. Koncepce obvodu je podobná jako u posuvného registru podle obr. 30. Hodinový vstup je připojený přes invertor, proto se stav KO mění s čelem a nikoli s týlem hod. impulsu. Obvod lze vynulovat impulsem úrovně L, přivedeným na vstup R. Schematický znak je uveden na obr. 36.

Obr. 36. Vývody pouzdra a schematický znak obvodu MH7496

Obr. 37: Vnitřní zapojení integrovaného posuvného registru MH7496

7.4.4.3. Integrovaný posuvný registr MH74164 Je to osmibitový posuvný registr vpřed se sériovým vstupem a paralelními výstupy. Skládá se z osmi dvojitých KO typu R-S-T, z log. členu NAND pro řízení sériového vstupu a z členů zesilujících signály pro řízení registru. Vnitřní zapojení je na obr. 37. Registr se nuluje impulsem úrovně L, přivedeným přes sledovač na asynchronní vstup R. Hodinový vstup je připojený přes invertor, takže stav KO se mění s čelem hod. impulsů. Schematický znak je uveden na obr. 36.) 9 8

~CLR CLK

1 2

A & QA B QB QC QD QE QF QG

3 4 5 6 10 11 12 13

QH

Obr. 38: schematický znak integrovaného obvodu MH74164



Str.: - 13 -

Příklad aplikace obvodů:

Obr. 39: „běžící světlo“ pro 16 LED diod realizované dvěma obvody 74LS164 Funkce zapojení je následující: po připojení napájení je kondenzátor C nejdříve vybit a proto představuje zkrat. Proto jsou vstupy R obou posuvných registrů a vstup S klopného obvodu 74LS74 připojeny na log.0. Výstup Q klopného obvodu 74LS74 je tedy nastaven na log.1 a vnitřní registry obou posuvných registrů jsou vynulovány. Kondenzátor se postupně nabije a vstupy R a S jsou nastaveny na log.1. Stav všech log. obvodů se tedy bude měnit výhradně hodinovým synchronizačním signálem, kde kmitočet změny svítící LED diody je označen jako fo. Nejprve nesvítí žádná dioda, první náběžnou hranou hodin je log.1 z výstupu Q obvodu 74LS74 přepsána na výstup QA prvního posuvného registru. To způsobí rozsvícení L0. Protože jsou všechny obvody propojeny do kruhu, bude se log.1 posouvat každou náběžnou hranou hodin CLK a tak se postupně budou jednotlivé LED rozsvěcovat. 7.4.4.4. Integrovaný posuvný registr MH74165 Obvod 74165 je osmibitový posuvný registr se sériovým a paralelními vstupy. Vně je vyveden pouze výstup posledního stupně a to v přímém i negovaném tvaru. Úroveň L na vstupu PL asynchronně uloží data ze vstupů D0 až D7 do registru. Pro PL =H jsou data v registru posouvána vpravo (od D0 k D7) každou náběžnou hranou hodin. signálu. Do prvého stupně přitom vstupují data ze sériového vstupu DS. DS – sériový vstup dat CP – vstup hodin. impulsů D0 až D7 - paralelní vstup dat PL - uložení paralel. dat CE - vstup uvolnění obvodu Q7, Q7 - paralel. výstupy dat

Obr. 40: Vývody pouzdra a funkční schéma integrovaného obvodu MH74165 7.4.4.5. Integrovaný posuvný registr MH74166 Obvod 74166 je osmibitový posuvný registr se sériovým a paralelními vstupy. Vně je vyveden pouze výstup posledního stupně Q7. Je-li PE = CE =L jsou data z paralelních vstupů uložena synchronně do registru náběžnou hranou hodinového impulsu CP. Pro CE =H synchronně s náběžnou hranou hodin.



Str.: - 14 -

impulsu vstupují data ze sériového vstupu DS do prvního stupně registru a současně se data v registru posouvají vpravo. Nezávisle na ostatních vstupech je možno registr asynchronně nulovat úrovní L na vstupu MR . Obvod se používá na převod paralelních dat na sériová. Obr. 41: Vývody pouzdra a funkční schéma integrovaného obvodu MH74166 DS – sériový vstup dat CP – vstup hodin. impulsů D0 až D7 - paralelní vstup dat PE - vstup uvolnění paralel. dat CE - vstup uvolnění obvodu MR - vstup nulování Q7 - paralel. výstupy dat

7. 5.

PAMĚŤOVÉ REGISTRY

Pro některé účely není nutno informaci obsaženou v registru posouvat. Takový registr musí mít paralelní vstupy a výstupy a obvod pro nulování, vazba mezi KO však není nutná. Registr slouží jen jako paměť o určitém počtu bitů. Informace se zapíše a ve vhodné době se z registru odebírá pro další zpracování. Takové paměťové registry lze realizovat KO podobně jako registry posuvné. Pro mnohé účely postačí velmi jednoduché paměťové registry sestavené z jednoduchých KO typu R-S. Obr. 42: Paměťový registr s KO typu R-S Vstupy V1

V2 &

S

V3 &

Q

R ~Q

S

&

Q

R ~Q

S

Q

R ~Q

C ~R Nulování Q1

Výstupy

Q2

Q3

Integrovaný 4 bitový střadač 7475 V integrované formě čtyřbitového střadače dvojkové informace se používá IO 7475 (dvojčinný klopný obvod D). Obvod 7475 se od klopného obvodu D liší v tom, že se při úrovni log. 1 na hodinovém vstupu C (eventuelně: vstupu uvolnění označeném E) chová jako „průchozí“ – tj. všechny změny na vstupu např. D1 se přenesou na výstup Q1 – stav výstupu tedy přesně sleduje stav vstupu. Při návratu úrovně na hodinovém vstupu zpět k nule si obvod na výstupu ponechá poslední stav a to až do té doby, kdy bude na vstupu opět úroveň log.1. Tento obvod se často využívá ve spolupráci s čítači a dekodéry. Funkční tabulka stavů: D E Q Q L H L H K H H L X L Qn-1 Q n −1

Číslicová technika 2. část učební texty (HS - určeno pro potřebu SPŠ Zlín) Str.: - 1 -

Recommend Documents