Rangkaian TTL. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro. Rangkaian TTL

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL

Rangkaian TTL TKC305 - Sistem Digital Lanjut

Eko Didik Widianto Prodi Sistem Komputer - Universitas Diponegoro

Tinjauan Elektrik Rangkaian TTL

Pokok Bahasan Kuliah

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL Tinjauan Elektrik Rangkaian TTL

I

Desain rangkaian digital menggunakan IC seri 74xx I I

I

Teknologi CMOS Metodologi desain rangkaian 74xx

Tinjauan praktikal: asumsi dan disiplin dalam rangkaian digital I

Konsep dasar: Active-HIGH dan Active-LOW

Bahasan

Rangkaian TTL @2012,Eko Didik Widianto

Teknologi CMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS Rangkaian TTL IC Logika Seri 7400 Aplikasi IC TTL Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Teknologi CMOS Rangkaian TTL Tinjauan Elektrik Rangkaian TTL

Saklar Transistor


I

Rangkaian logika dibangun dengan transistor

I

Asumsi sebuah transistor beroperasi seperti saklar sederhana yang dikontrol oleh sinyal logika x

Teknologi CMOS

I

TIpe transistor untuk mengimplementasikan saklar sederhana yang sering digunakan adalah MOSFET (Metal Oxide Semiconductor Field Effect Transistor)

I

2 tipe MOSFET: I I

N-channel (NMOS) P-channel (PMOS)

I

Sebelumnya, rangkaian hanya menggunakan salah satu transistor NMOS atau PMOS saja, bukan keduanya

I

Rangkaian sekarang menggunakan CMOS (Complementary MOS) yang tersusun atas NMOS dan PMOS

Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

Rangkaian TTL Tinjauan Elektrik Rangkaian TTL

Transistor NMOS sebagai Switch


Simbol NMOS

Transistor NMOS

Teknologi CMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS


Model saklar NMOS:

Fungsi saklar: I

x low (x = 0) →saklar terbuka

I

x high (x = 1) →saklar tersambung

Operasi NMOS sebagai Saklar

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor

I

Transistor beroperasi dengan mengontrol tegangan VG di terminal Gate (G)

I

Jika VG low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off)

I

Jika VG high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D)

Rangkaian CMOS Gerbang Logika CMOS


Transistor PMOS sebagai Switch


Transistor PMOS

Simbol PMOS



Model saklar NMOS:

Fungsi saklar: I

x low (x = 0) →saklar tersambung

I

x high (x = 1) →saklar terputus

Operasi PMOS sebagai Saklar


I

Transistor beroperasi dengan mengontrol tegangan VG di terminal Gate (G)

I

Jika VG low, tidak ada koneksi antara terminal Source (S) dan Drain (D). Transistor mati (off)

I

Jika VG high, transistor hidup (on). Seolah seperti saklar tertutup antara terminal Source (S) dan Drain (D)



NMOS dan PMOS dalam Rangkaian Logika

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS


NMOS dan PMOS dalam Rangkaian Logika


I

Saat transistor NMOS on, maka terminal drainnya pulled-down ke Gnd

I

Saat transistor PMOS on, maka terminal drainnya pulled-up ke VDD

I

Disebabkan cara operasi transistor: I

I

I

Transistor NMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke VDD Transistor PMOS tidak dapat digunakan untuk mendorong terminal drainnya secara penuh ke GND

Sehingga Dibentuk CMOS, transistor NMOS dan PMOS dipasangkan



Gerbang Logika CMOS


I

Gerbang CMOS: pasangan NMOS dan PMOS

Teknologi CMOS Saklar Transistor Rangkaian CMOS

I

I

transistor NMOS membentuk pull-down network (PDN) transistor PMOS membentuk pull-up network (PUN)

I

Fungsi yang direalisasikan dengan PDN dan PUN adalah saling berkomplemen satu dengan yang lain

I

PDN dan PUN mempunyai jumlah transistor yang sama I

I

Disusun sehingga kedua jaringan adalah dual satu sama lain Dimana PDN mempunyai transistor NMOS secara seri, maka PUN mempunyai PMOS secara paralel dan sebaliknya

Gerbang Logika CMOS


Gerbang Logika CMOS

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor Rangkaian CMOS Gerbang Logika CMOS

I

Untuk semua valuasi sinyal masukan: I

I

PDN menarik Vf ke Gnd (pull-down); atau PUN menarik Vf ke VDD (pull-up)


Gerbang NOT CMOS


I

Diimplementasikan dengan 2 transistor



Rangkaian TTL

Gerbang NAND CMOS

@2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor

I

Rangkaian CMOS


Gerbang Logika CMOS

Rangkaian TTL

x1

x2

T1

T2

T3

T4

0

0

On

On

Off

Off

0

1

On

Off

Off

On

1

0

Off

On

On

Off

f 1 1 1

1

1

Off

Off

On

On 0


Rangkaian TTL

Gerbang NOR CMOS

@2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor

I

Rangkaian CMOS


Gerbang Logika CMOS

Rangkaian TTL

x1

x2

T1

T2

T3

T4

0

0

On

On

Off

Off

0

1

On

Off

Off

On

1

0

Off

On

On

Off

f 1 0 0

1

1

Off

Off

On

On 0


Rangkaian TTL

Gerbang AND CMOS

@2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor Rangkaian CMOS

I


Gerbang Logika CMOS

Rangkaian TTL

x1 x2

f

T1 T2 T3 T4 T5 T6 0

0

On On Off Off Off On 0

0

1

On Off Off On Off On 0

1

0

Off On On Off Off On 0

1

1

Off Off On On On Off 1


Rangkaian TTL

Gerbang OR CMOS

@2012,Eko Didik Widianto Teknologi CMOS Saklar Transistor Rangkaian CMOS

I


Gerbang Logika CMOS

Rangkaian TTL

x1 x2

f

T1 T2 T3 T4 T5 T6 0

0

On On Off Off Off On 0

0

1

On Off Off On On Off 1

1

0

Off On On Off On Off 1

1

1

Off Off On On On Off 1


IC Seri 7400 IC Seri 7400 digunakan untuk mengimplementasikan rangkaian logika sederhana I Terdiri dari beberapa gerbang logika yang mewakili fungsi logika tertentu I gerbang logika dasar, flip-flop dan counter, bus transceiver, ALU, I Tiap gerbang (atau gabungan gerbang) diimplementasikan sebagai rangkaian terintegrasi dalam 1 kemasan (IC, integrated circuit) I Disebut komponen IC seri 7400 I Disebut juga IC TTL (Transistor-Transistor Logic) karena tersusun atas rangkaian logika menggunakan transistor I Dikenal sebagai IC seri 7400 karena nomor komponen diawali dengan 74 I Umumnya dipaket dalam dual-inline package/DIP I Koneksi eksternal dari chip disebut pin atau lead I Dua pin menghubungkan V DD dan GND ke sumber daya untuk chip I

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL IC Logika Seri 7400 Aplikasi IC TTL Rangkaian TTL


Rangkaian TTL

IC dan Fungsi Logikanya

@2012,Eko Didik Widianto Seri 74xx

Fungsi

Contoh

Seri 74xx

Fungsi

Contoh

7400

Quad NAND-2

74LS00

7454

4-wide 2-input

74LS54

gate

IC Logika Seri 7400

Rangkaian TTL

Quad NOR-2 gate

74LVC02

7448

BCD to 7-segment

7404

Hex NOT gate

74LVC04

7468

Dual 4-bit decade

74LS48

7408

Quad AND-2 gate

74HCT08

7473

Dual J-K Flip-flop

74HCT10

7474,7479

Dual DFF

74LS74

decoder/driver 74LS68

counter 74LS73

w/ Clear

gate 7432

Quad OR-2 gate

74HCT32

7477

4-bit bistable latch

74LS77

7486

Quad XOR-2 gate

74LS86

7483

4-bit binary full

74LS83

adder

Rangkaian TTL Aplikasi IC TTL

AND-OR-Invert

7402

7410,7411,7412 Triple NAND-3

Teknologi CMOS


Karakteristik IC Pemberian Suffix di Nomor IC I

Teknologi: I

I I

I

Kecepatan: (CMOS) I I

I

Suffix ’H’ untuk high-speed Suffix ’F’ untuk fast, lebih cepat dari ’H’

Level tegangan ’TTL’ dan power: (Bipolar) I I

I

Bipolar: standar (TTL mengacu ke teknologi bipolar, kemudian digeneralisir) CMOS: identitas ’C’, misalnya AC, HC, FC, LVC BiCMOS: identitas ’B’, misalnya BCT, ABT

Suffix ’L’ untuk low power di bipolar Suffix ’L’ untuk level tegangan 3.3V di CMOS

Fitur lainnya: I I I

Suffix ’X’ untuk level tolerant baik 3.3V maupun 5V Kemasan: DIP, TSSOP, TSOP, SOIC Suhu operasi dan tegangan absolut



IC 7404 Hex Inverter I


6 buah gerbang logika NOT

Teknologi CMOS Rangkaian TTL IC Logika Seri 7400 Aplikasi IC TTL Rangkaian TTL


I

Contoh: I

I I

74AHCT04PW: NXP Semiconductor, 14-TSSOP, 5V, CMOS SN74ALVC04: Texas Instruments, 3.3V, CMOS SN74ALS04: Texas Instruments, Low Power Schottky, 5V

Kemasan IC 7404



Kemasan IC 7404 PDIP, SOIC, SOP



Dimensi IC - PDIP



Dimensi IC - SOIC



Dimensi IC - SOP



Komputer Operasional


Homebrew Computer: hanya menggunakan TTL, tanpa mikroprosesor 1. Yunten Labs: http://www.yuntenlabs.com/csalab.htm 2. Andrew: Mark 1 FORTH Computer (http://www.holmea.demon.co.uk/Mk1/Architecture.htm)

3. Magic 1


Komputer TTL



Yunten Labs: http://www.yuntenlabs.com/csalab.htm

Mark 1 Computer



Andrew: Mark 1 FORTH Computer (http://www.holmea.demon.co.uk/Mk1/Architecture.htm)

Rangkaian TTL

Magic-1

@2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL IC Logika Seri 7400 Aplikasi IC TTL Rangkaian TTL


Bill’s Magic-1 (http://www.homebrewcpu.com/)

Rangkaian TTL

Magic-1

@2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL IC Logika Seri 7400 Aplikasi IC TTL Rangkaian TTL


Bill’s Magic-1 (http://www.homebrewcpu.com/)

Magic’1 ALU



Rangkaian TTL Rangkaian TTL diimplementasikan menggunakan IC keluarga 7400 (TTL) I Contoh fungsi logika f = ab + bc I

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL IC Logika Seri 7400

I

Memerlukan 1 gerbang NOT (7404), 2 gerbang AND-2 (7408) dan 1 gerbang OR-2 (7432)

Aplikasi IC TTL Rangkaian TTL


Metodologi Desain Rangkaian TTL


1. Analisis kebutuhan spesifikasi 2. Optimasi fungsi logika untuk memenuhi spesifikasi

Teknologi CMOS Rangkaian TTL IC Logika Seri 7400 Aplikasi IC TTL

2.1 Penyederhanaan dengan peta Karnaugh 2.2 Sintesis ekspansi Shannon

3. Rancang rangkaian logika 3.1 Rangkaian AND-OR atau OR-AND atau MUX 3.2 Optimasi rangkaian dengan NAND-NAND atau NOR-NOR atau MUX-NAND/NOR 3.2.1 Konstrain luas papan rangkaian

(pcb)/kompleksitas 3.2.2 Konstrain cost/biaya

4. Implementasi rangkaian dengan IC TTL 4.1 Spesifikasi elektrik dan logika dipenuhi

Rangkaian TTL


Contoh Desain


I Desain rangkaian TTL berdasarkan kebutuhan sebagai berikut: I Diinginkan suhu dan level cairan dalam penampung selalu

terjaga. Suhu normal yang diinginkan adalah antara 25C dan 40C. Sensor suhu yang ada adalah sensor untuk mendeteksi suhu di atas 25C dan suhu di atas 40C. Sebuah saklar digunakan untuk mengaktifkan sensor level yang mendeteksi level cairan di atas normal. Buzzer akan berbunyi jika suhu terlalu tinggi (>40C) atau terlalu rendah (<25C). Buzzer juga berbunyi jika level cairan kurang saat saklar sensor level diaktifkan I Terdapat 5 variabel I

I

masukan: suhu >40C (x1 ), suhu >25C (x2 ), level kurang (x3 ), saklar level aktif (x4 ) keluaran: buzzer berbunyi (y )

I Persamaan logikanya: y = x1 + x2 + (x3 · x4 ). Rangkaian

logikanya? I

Bagaimana implementasi rangkaian TTL-nya?



Contoh Desain


I Desain rangkaian TTL berdasarkan kebutuhan sebagai berikut: I Diinginkan suhu dan level cairan dalam penampung selalu

terjaga. Suhu normal yang diinginkan adalah antara 25C dan 40C. Sensor suhu yang ada adalah sensor untuk mendeteksi suhu di atas 25C dan suhu di atas 40C. Sebuah saklar digunakan untuk mengaktifkan sensor level yang mendeteksi level cairan di atas normal. Buzzer akan berbunyi jika suhu terlalu tinggi (>40C) atau terlalu rendah (<25C). Buzzer juga berbunyi jika level cairan kurang saat saklar sensor level diaktifkan I Terdapat 5 variabel I

I

masukan: suhu >40C (x1 ), suhu >25C (x2 ), level kurang (x3 ), saklar level aktif (x4 ) keluaran: buzzer berbunyi (y )

I Persamaan logikanya: y = x1 + x2 + (x3 · x4 ). Rangkaian

logikanya? I

Bagaimana implementasi rangkaian TTL-nya?



Implementasi Rangkaian TTL


I Rangkaian AND-OR I I I

2 buah NOT (7404), efisiensi 2/6 = 33% 1 AND-2 (7408), efisiensi 1/4 = 25% 1 OR-3 diimplementasikan dengan 2 OR-2 (7432), efisiensi 2/4 = 50%

I IC AND-OR I I

1 buah AND-OR-INVERT (7454), efisiensi 100% 3 buah NOT (7404), efisiensi 3/6 = 50%

I Rangkaian NAND-NAND I I

3 NAND-2 (7400), efisiensi 3/4 = 75% 1 NAND-3 (7410), efisiensi 1/3 = 33%

I Rangkaian MUX I

1 MUX-8 (74151/74152 ), efisiensi 100%



Nilai Logika sebagai Level Tegangan

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS

I

Variabel biner akan dinyatakan sebagai sinyal di rangkaian elektronik

Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika

I

I

I

Nilai variabel merepresentasikan level tegangan (*) atau arus Membedakan nilai logika berdasarkan tegangan threshold Sistem logika positif I

I

I

Level tegangan di atas threshold −→logika 1 (high, H) Level tegangan di bawah threshold −→logika 0 (low, L)

Sistem logika negatif sebaliknya

Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Nilai Logika sebagai Level Tegangan


I

I

Vss merupakan tegangan minimum yang ada di sistem. Bisa bernilai negatif. Akan digunakan Vss = 0V VDD adalah tegangan suplai. Nilai tegangan: +5V, +3.3V atau 1.2V. Akan digunakan VDD = 5V

Teknologi CMOS Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Sistem Logika Positif

I

Level tegangan untuk V0,max (threshold maksimal) dan V1,min (threshold minimal) tergantung dari teknologi implementasi

I

Level tegangan Vss - V0,max −→logika 0 (low, L)

I

Level tegangan V1,min - VDD −→logika 1 (high, H)

Level Logika I

Level logika LOW dinyatakan dengan: I

I

VIL menyatakan sinyal tegangan masukan MAKSIMUM yang harus diterima oleh IC TTL agar dianggap sebagai 0 (LOW) VOL menyatakan sinyal tegangan keluaran MAKSIMUM (terjamin) yang dikirimkan oleh IC TTL untuk logika 0 (LOW)

Tegangan VOL < VIL agar sinyal reliabel (handal), tidak dipengaruhi oleh noise I

Level logika HIGH dinyatakan dengan: I

I

VIH menyatakan sinyal tegangan masukan MINIMUM yang harus diterima oleh IC TTL agar dianggap sebagai 1 (HIGH) VOH menyatakan sinyal tegangan keluaran MINIMUM (terjamin) yang dikirimkan oleh IC TTL untuk logika 1 (HIGH)

Tegangan VOH > VIH agar sinyal reliabel (handal), tidak dipengaruhi oleh noise

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Margin Noise


I Menggunakan 2 threshold: I

I

threshold tinggi dan threshold rendah. Ada zona unspecified rentan dengan noise, interferensi, rugi-rugi parasitic saat transmisi


I Solusi: menambah threshold

output VOL < VIL dan VOH > VOL I Disiplin: komponen mematuhi

spesifikasi noise margin yang mencukupi untuk mengantisipasi noise, sehingga level tegangan tidak terganggu

Level Beban Statis


I Beban statik: arus yang mengalir saat beban dihubungkan ke

output rangkaian I

I

I

Static berarti hanya melihat beban saat nilai sinyal tidak berubah Masukan HIGH: komponen input mensuplai (source) arus ke beban Masukan LOW: komponen menerima (sink) arus dari beban

I Agar rangkaian tidak overload, maka perlu membatasi fanout

untuk memenuhi konstrain beban statis I

I

Manufaktur menyediakan karakteristik load statis (IOH , IOL , IIH dan IIL ) Desainer memastikan fanout (jumlah input yang dapat didrive oleh suatu output) tidak mempengaruhi level logika

Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Karakteristik Elektrik (74LVC00)


Karakteristik Elektrik (74LVC00)


Rangkaian TTL

Karakteristik beban statis Diberikan:

Arus input: komponen sbg load Arus output: komponen sbg driver Nilai arus: negatif (arus keluar dari terminal),

@2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis

positif (arus masuk ke terminal) I Tiap keluaran terminal dapat source/sink arus 24mA dan beban

masukan 5µA, sehingga dapat mendrive 24mA/5µA = 4800 masukan I Namun, untuk logika high tegangan keluaran turun 2.2V dan untuk logika low tegangan naik menjadi 0.55V I Noise margin hanya menjadi 0.2V untuk logika high dan 0.25V untuk logika low I Agar noise margin tetap 0.4V, arus keluaran dibatasi 12mA, sehingga fanout maksimal 2400 masukan I

Tapi, beban statis bukan satu-satunya faktor yang menentukan fanout

Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Beban Kapasitif dan Delay Propagasi I Ideal: Perubahan level sinyal terjadi secara seketika


I Real: transisi level sinyal tidak

seketika I

I

rise-time (tr ): lamanya waktu sinyal tegangan naik dari level rendah ke tinggi fall-time (tf ): lamanya waktu sinyal tegangan turun dari level tinggi ke rendah

I Di tiap komponen: resistansi seri

(rs ), kapasitansi masukan (Cin )

I Saat output dihubungkan dengan beberapa beban masukan

secara paralel, Cin = total Cin semua masukan. Transisi jadi lebih lambat (landai) I Minimalkan fanout untuk mengurangi beban kapasitif, sehingga

memenuhi konstrain delay propagasi

Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Delay Propagasi

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL

I Selain itu, delay propagasi komponen (tpd ): lamanya waktu dari

perubahan input sampai outputnya berubah I Misalnya: Cin tipikal dari komponen IC logika adalah 5pF. Suatu

komponen (misalnya gerbang AND) mempunyai delay propagasi maksimum, tpd 4.3ns yang diukur saat kapasitansi load CL 50pF. Berapa fanout gerbang AND yang dapat digunakan tanpa menyebabkan delay propagasi yang melebihi nilai maksimum I I

Maksimum fanout = CL /Cin = 50pF /5pF = 10 Nilai sebenarnya akan lebih kecil karena terdapat kapasitansi stray antara keluaran dan masukan

Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Wire adalah Jalur Transmisi


I

Ideal: Perubahan nilai di keluaran akan langsung dapat dilihat seketika oleh masukan komponen yang terhubung ke keluaran tersebut

Rangkaian TTL Tinjauan Elektrik Rangkaian TTL Nilai Logika Level Beban Statis

I

I

Idealnya, wire adalah konduktor sempurna yang dapat mempropagasikan sinyal tanpa delay Real: wire adalah jalur transmisi I I

I

I

Untuk jalur pendek, asumsi dapat diterima Jalur panjang, disiplin perlu diperhatikan. Misalnya saat mendesain rangkaian kecepatan tinggi Terdapat kapasitansi dan induktansi parasitik yang tidak dapat diabaikan

Perlu menjaga delay propagasi sinyal masih memenuhi konstrain kecepatan data

Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Flip-flip (Sekuensial) I Real: Di rangkaian sekuensial, sebuah flip-flop menyimpan nilai

masukannya seketika saat transisi masukan clock dari 0 ke 1 (transisi naik). Selain itu, nilai yang tersimpan akan terlihat di keluarannya seketika itu juga

Rangkaian TTL @2012,Eko Didik Widianto Teknologi CMOS Rangkaian TTL Tinjauan Elektrik Rangkaian TTL

I Flip-flop membutuhkan nilai yang akan disimpan harus ada di jalur masukan dalam interval waktu sebelum transisi clock naik. Disebut setup time I Nilainya harus tidak berubah antara interval tersebut sampai suatu interval setelah transisi clock naik. Disebut hold time

I Nilai yang tersimpan tidak langsung tampak di keluaran, namun ada delay. Disebut clock-to-output delay I rangkaian harus memenuhi konstrain berikut I I

Perubahan data input harus tidak terjadi dalam interval th Keluaran data dari satu sisi clock harus sampai di input flip-flop selanjutnya sebelum interval setup time di clock berikutnya

Nilai Logika Level Beban Statis Beban Kapasitif dan Delay Propagasi Perubahan Sinyal Sumber Daya

Sumber Daya


I

Dua sumber konsumsi daya di rangkaian digital I

daya static: disebabkan karena arus bocor (leakage current) antar dua terminal atau terminal dengan ground I

I

daya dinamik: disebabkan karena adanya charging dan discharging di kapasitansi beban saat ada transisi level tegangan logika di keluaran (naik/turun) I

I

Terjadi secara kontinyu, tidak dipengaruhi oleh operasi rangkaian

Dipengaruhi oleh frekuensi perubahan level sinyal

Upaya mengontrol konsumsi daya: I

I

daya statik: memilih komponen dengan konsumsi daya statik rendah daya dinamik: mengurangi frekuensi transisi sinyal


Rangkaian TTL. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Prodi Sistem Komputer - Universitas Diponegoro. Rangkaian TTL

Recommend Documents