DIGITÁLNÍ OSCILOSKOP SE SBĚRNICÍ USB

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ ÚSTAV AUTOMATIZACE A MĚŘICÍ TECHNIKY FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF CONTROL AND INSTRUMENTATION

DIGITÁLNÍ OSCILOSKOP SE SBĚRNICÍ USB DIGITAL OSCILLOSCOPE WITH USB INTERFACE

BAKALÁŘSKÁ PRÁCE BACHELOR'S THESIS

AUTOR PRÁCE

VÁCLAV VADINSKÝ

AUTHOR

VEDOUCÍ PRÁCE SUPERVISOR

BRNO 2010

Ing. ZDENĚK HAVRÁNEK, Ph.D.

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta elektrotechniky a komunikačních technologií Ústav automatizace a měřicí techniky

Bakalářská práce bakalářský studijní obor Automatizační a měřicí technika Student: Ročník:

Václav Vadinský 3

ID: 98340 Akademický rok: 2009/2010

NÁZEV TÉMATU:

Digitální osciloskop se sběrnicí USB POKYNY PRO VYPRACOVÁNÍ: 1) V návaznosti na semestrální projekt navrhněte koncepci a obvodové řešení digitálního osciloskopu s minimálně jedním analogovým vstupem vzorkovaným alespoň 10 MHz (kmitočtový rozsah min. 5 MHz), vstupním napěťovým rozsahem minimálně 1V a rozlišením 12 bitů. Připojení k počítači pomocí USB sběrnice. Rozvažte potřebnou kapacitu vlastní paměti osciloskopu pro průběžné ukládání měřených dat. Srovnejte vámi navržené zařízení s konkurencí s ohledem na přepokládané parametry a cenu. 2) Realizujte hardwarovou i softwarovou (firmware) část USB osciloskopu dle výše uvedených požadavků. Předpokládá se programování vnitřního hradlového pole FPGA ve VHDL. Vytvořené zařízení by mělo být malých rozměrů (max. 5x10 cm). 3) Vytvořte ovládací software v počítači (v jazyce C) pro zobrazení měřených průběhů a nastavování parametrů. 4) Ověřte metrologické parametry realizovaného zařízení. DOPORUČENÁ LITERATURA: [1] Havlík, L. Osciloskopy a jejich použití. Sdělovací technika, 2002, 254 s. ISBN 80-901936-8-4. [2] Firemní literatura Analog Devices, Texas Instruments a Xillinx. Termín zadání:

8.2.2010

Termín odevzdání:

Vedoucí práce:

Ing. Zdeněk Havránek, Ph.D.

31.5.2010

prof. Ing. Pavel Jura, CSc. Předseda oborové rady UPOZORNĚNÍ: Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT Práce se zabývá návrhem a realizac´ı hardwaru a softwaru osciloskopu k PC. Komunikace s PC prob´ıhá pomoc´ı USB rozhran´ı, ze kterého je osciloskop zároveˇn napájen. Osciloskop je vybaven 2 mˇeˇric´ımi kanály s vertikáln´ım rozliˇsen´ım 12 bit˚ u a maximáln´ı vzorkovac´ı frekvenc´ı 80MHz. Veˇskeré nastavován´ı parametr˚ u je provádˇeno pomoc´ı programu v PC. Práce se dále zabývá zp˚ usobem zaznamenáván´ı, synchronizac´ı mˇeˇren´ı a pos´ılán´ı namˇeˇrených dat do PC a jejich následném zpracován´ı a vyhodnocen´ı.

ˇ ´ SLOVA KLÍCOV A A/D pˇrevodn´ık, FPGA, OpenGL, osciloskop, FT232, mˇeˇren´ı

ABSTRACT The work deals with design and implementation of hardware and software oscilloscope to a PC. A communication with PC is via USB interface from which is the oscilloscope powered. The oscilloscope is equipped with 2 measuring channels with vertical resolution 12 bits and maximum sampling frequency 80MHz. Any adjustment of parameters is performed using the PC. The work also deals with manner of recording, synchronization of measurements and sending the measured data to PC and its subsequent processing and evaluation.

KEYWORDS A/D converter, FPGA, OpenGL, oscilloscope, FT232, measurement

Bibliografická citace: ´ V. Digitáln´ı osciloskop se sbˇernic´ı USB. Brno: Vysoké uˇcen´ı technické VADINSKY, v Brnˇe, Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı, 2010. 56 s. Vedouc´ı bakaláˇrské práce Ing. Zdenˇek Havránek, Ph.D.

´ SEN ˇ Í PROHLA DIGITALNÍ OSCILOSKOP SE ” ˇ Í USB“ jsem vypracoval samostatnˇe pod veden´ım vedouc´ıho bakaláˇrské práce SBERNIC Prohlaˇsuji, ˇze svou bakaláˇrskou práci na téma

a s pouˇzit´ım odborné literatury a dalˇs´ıch informaˇcn´ıch zdroj˚ u, které jsou vˇsechny citovány v práci a uvedeny v seznamu literatury na konci práce. Jako autor uvedené bakaláˇrské práce dále prohlaˇsuji, ˇze v souvislosti s vytvoˇren´ım této bakaláˇrské práce jsem neporuˇsil autorská práva tˇret´ıch osob, zejména jsem nezasáhl nedovoleným zp˚ usobem do ciz´ıch autorských práv osobnostn´ıch a jsem si plnˇe vˇedom následk˚ u poruˇsen´ı ustanoven´ı § 11 a následuj´ıc´ıch autorského zákona ˇc. 121/2000 Sb., vˇcetnˇe moˇzných trestnˇeprávn´ıch d˚ usledk˚ u vyplývaj´ıc´ıch z ustanoven´ı § 152 trestn´ıho zákona ˇc. 140/1961 Sb.

V Brnˇe dne

...............

.................................. (podpis autora)

ˇ ´ Í PODEKOV AN Dˇekuji vedouc´ımu bakaláˇrské práce Ing. Zdeˇnku Havránkovi, Ph.D. za poskytnuté rady a námˇety pˇri zpracován´ı mé práce.

V Brnˇe dne . . . . . . . . . . . . . . .

.................................. (podpis autora)

´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysoké uˇcen´ı technické v Brnˇe

7

OBSAH 1

Návrh HW 1.1

1.2

1.3

2

3

4

11

Vstupn´ı cˇ a´ st . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

11

1.1.1

Vazba signálu a dˇeliˇc napˇet´ı . . . . . . . . . . . . . . . . . . . .

12

1.1.2

Vstupn´ı zesilovaˇc . . . . . . . . . . . . . . . . . . . . . . . . . .

14

1.1.3

A/D pˇrevodn´ık . . . . . . . . . . . . . . . . . . . . . . . . . . .

17

Logická cˇ a´ st . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

19

1.2.1

Spartan 3AN . . . . . . . . . . . . . . . . . . . . . . . . . . . .

19

1.2.2

USB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

22

1.2.3

FT232R . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

22

Napájen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

24

1.3.1

Blok napájen´ı +1,2V a +3,3V . . . . . . . . . . . . . . . . . . .

24

1.3.2

Blok napájen´ı -3,3V . . . . . . . . . . . . . . . . . . . . . . . .

25

Software - FPGA

28

2.1

Mˇeˇren´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

28

2.2

Konfigurace A/D pˇrevodn´ık˚u . . . . . . . . . . . . . . . . . . . . . . . .

29

2.3

Sériová linka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

30

2.4

Blok spouˇstˇen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

31

2.5

Odes´ılán´ı dat . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

31

2.6

Pˇr´ıjem povel˚u . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

31

Ovládac´ı software

33

3.1

Knihovna Qt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

33

3.2

OpenGL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

34

3.3

Výpoˇcty a filtr signálu . . . . . . . . . . . . . . . . . . . . . . . . . . .

34

3.4

Ovladaˇce D2XX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

35

Dosaˇzené vlastnosti

37

4.1

Zvlnˇen´ı napájec´ıho napˇet´ı . . . . . . . . . . . . . . . . . . . . . . . . . .

37

4.2

Proudový odbˇer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

38


8

4.3

Frekvenˇcn´ı rozsah vstupu . . . . . . . . . . . . . . . . . . . . . . . . . .

39

4.4

Pˇresnost mˇeˇren´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

40

4.5

ˇ Casov´ y rozsah stupnice a obnovovac´ı frekvence . . . . . . . . . . . . . .

43

4.6

Kalibraˇcn´ı signál . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

44

5

Srovnán´ı s osciloskopy dostupnými na trhu

45

6

Závˇer

46

Reference

47

Seznam pˇr´ıloh

49

A Schéma zapojen´ı

50

B Osazen´ı ploˇsného spoje

53

C Výsledná realizace

54


9

´ ˚ SEZNAM OBRAZK U 1.1

Blokové schéma zapojen´ı. . . . . . . . . . . . . . . . . . . . . . . . . .

11

1.2

Schéma zapojen´ı vstupn´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . .

11

1.3

Nedokompenzovaný dˇeliˇc napˇet´ı. . . . . . . . . . . . . . . . . . . . . . .

13

1.4

Kompenzovaný dˇeliˇc napˇet´ı. . . . . . . . . . . . . . . . . . . . . . . . .

13

1.5

Pˇrekompenzovaný dˇeliˇc napˇet´ı. . . . . . . . . . . . . . . . . . . . . . . .

13

1.6

Frekvenˇcn´ı charakteristika OPA356 [6]. . . . . . . . . . . . . . . . . . .

15

1.7

Závislost velikosti harmonického zkreslen´ı na frekvenci OPA356 [6]. . . .

15

1.8

Principieln´ı schéma zapojen´ı THS4504 [2]. . . . . . . . . . . . . . . . .

16

1.9

Blokové schéma ADS6123 [8]. . . . . . . . . . . . . . . . . . . . . . . .

17

1.10 Moˇznosti konfigurace ADS6123 [8]. . . . . . . . . . . . . . . . . . . . .

18

1.11 Blokové schéma DCM jednotky [8]. . . . . . . . . . . . . . . . . . . . .

22

1.12 Schéma zapojen´ı mˇeniˇce na 3,3V. . . . . . . . . . . . . . . . . . . . . .

24

1.13 Schéma zapojen´ı mˇeniˇce na -3,3V. . . . . . . . . . . . . . . . . . . . . .

26

´ cinnost TPS63700 na velikosti odeb´ıraného proudu [16]. . . . . . . . . 1.14 Uˇ

27

2.1

Podpora blokové RAM pracovat jako dvou-portová [4]. . . . . . . . . . .

29

2.2

Organizace pamˇeti. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

29

3.1

Ovládac´ı program. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

33

4.1

Závislost odbˇeru proudu na vzorkovac´ı frekvenci. . . . . . . . . . . . . .

39

4.2

Frekvenˇcn´ı rozsah vstupn´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . .

40

4.3

Pˇreslech mezi mˇeˇr´ıc´ımi kanály 1. . . . . . . . . . . . . . . . . . . . . . .

41

4.4


41

4.5


42

4.6


42

A.1 Schéma vstupn´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . . . . . . .

50

A.2 Schéma logické cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . . . . . . .

51

A.3 Schéma napájec´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . . . . . . .

52

B.1 Spodn´ı strana ploˇsného spoje. (zmenˇseno) . . . . . . . . . . . . . . . . .

53

B.2 Osazen´ı spodn´ı strany ploˇsného spoje. . . . . . . . . . . . . . . . . . . .

53

B.3 Vrchn´ı strana ploˇsného spoje. (zmenˇseno) . . . . . . . . . . . . . . . . .

53


10

B.4 Osazen´ı vrchn´ı strany ploˇsného spoje. . . . . . . . . . . . . . . . . . . .

53

C.1 Výsledná realizace osciloskopu. . . . . . . . . . . . . . . . . . . . . . .

54


11

SEZNAM TABULEK 1.1

Napˇet’ové rozsahy osciloskopu. . . . . . . . . . . . . . . . . . . . . . . .

14

1.2

Moˇznosti konfigurace FPGA. . . . . . . . . . . . . . . . . . . . . . . . .

21

1.3

Celkový proudový odbˇer z jednotlivých napájec´ıch vˇetv´ı. . . . . . . . . .

24

2.1

Vyhodnocen´ı instrukc´ı. . . . . . . . . . . . . . . . . . . . . . . . . . . .

32

4.1

Zvlnˇen´ı výstupn´ıch napˇet´ı mˇeniˇcu˚ . . . . . . . . . . . . . . . . . . . . . .

37

4.2

Odbˇer proudu osciloskopu. . . . . . . . . . . . . . . . . . . . . . . . . .

38

4.3

Frekvenˇcn´ı charakteristika vstupu. . . . . . . . . . . . . . . . . . . . . .

39

5.1

Porovnán´ı vlastnost´ı osciloskop˚u. . . . . . . . . . . . . . . . . . . . . . .

45


´ UVOD Zadán´ım práce bylo navrhnout osciloskop pˇripojený k PC pomoc´ı sbernice USB a ovládac´ı program pro PC. Napájen´ı osciloskopu je zajiˇstˇeno z USB rozhran´ı. Vzhledem k rychlosti vzorkován´ı dat, bylo k ˇr´ızen´ı A/D pˇrevodn´ıku a vˇsech dalˇs´ıch periferi´ı osciloskopu pouˇzito programovatelné hradlové pole, které zajiˇst’uje celou cˇ innost osciloskopu. Kv˚uli sloˇzitosti implementaci USB protokolu do FPGA a poté tvorbˇe ovladaˇcu˚ pro PC byl pouˇzit pˇrevodn´ık z USB na sériový port. Osciloskop byl navrˇzen jako dvoukanálový s maximáln´ı vzorkovac´ı frekvenc´ı 80MHz a napˇet’ovým rozsahem 1 - 20 Vp-p. Protoˇze jsou oba mˇeˇr´ıc´ı kanály identické, bude v práci popsán jen kanál A. Osciloskop obsahuje obdéln´ıkový výstup o frekvenci 1KHz, který slouˇz´ı ke kalibraci vstupn´ıch mˇeˇr´ıc´ıch sond. Ovládán´ı osciloskopu je provádˇeno z programu v PC, který byl napsán v program. jazyku C++ pro operaˇcn´ı systémy Windows a Linux. Program byl napsán s ohledem na moˇznost jednoduchého rozˇs´ıˇren´ı o dalˇs´ı funkce. Konstrukce osciloskopu byla um´ıstˇena do plastové krabiˇcky, podle které byly urˇceny rozmˇery ploˇsného spoje.

12


1

´ NAVRH HW

Osciloskop byl navrˇzen tak, aby byl co nejjednoduˇssˇ´ı na oˇziven´ı a jednoduchou replikaci. Koncepce vycház´ı z následuj´ıc´ıho blokového shématu.

Obrázek 1.1: Blokové schéma zapojen´ı.

1.1

Vstupn´ı cˇ a´ st

Obrázek 1.2: Schéma zapojen´ı vstupn´ı cˇ a´ sti osciloskopu.

13


1.1.1

14

Vazba signálu a dˇeliˇc napˇet´ı

Vstupn´ı cˇ a´ st je tvoˇrena pˇrep´ınatelnou vazbou signálu. K pˇrep´ınán´ı slouˇz´ı relé K1. U stˇr´ıdavé vazby je doln´ı mezn´ı frekvence daná kapacitou vazebn´ıho kondenzátoru a vstupn´ım odporem dˇeliˇcu˚ napˇet´ı. f=

1 [Hz] 2 · π · R ·C

(1.1)

Kde: R – je vstupn´ı odpor napˇet’ového dˇeliˇce. C – je kapacita vazebn´ıho kondenzátoru. f=

1 = 0, 72[Hz] 2 · π · 106 · 220 · 10−9

Podle výsˇe uvedeného výpoˇctu je tedy 0, 72Hz. Horn´ı mezn´ı frekvence je omezená vzorkovac´ı frekvenc´ı A/D pˇrevodn´ıku a sˇ´ıˇrkou pásma vstupn´ıho zesilovaˇce. Osciloskop obsahuje celkem 2 napˇet’ové dˇeliˇce, které jsou spojeny paralelnˇe a pˇrep´ıná se pouze jejich výstup na vstupn´ı zesilovaˇc. Jejich dˇel´ıc´ı pomˇery jsou 1 : 2 a 1 : 20. Vstupn´ı odpor kaˇzdého dˇeliˇce byl navrˇzen na 2MΩ, aby výsledný vstupn´ı odpor byl roven 1MΩ, coˇz je hodnota, kterou má vˇetˇsina osciloskop˚u. Vstupn´ı dˇeliˇc je frekvenˇcnˇe kompenzovaný a k doladˇen´ı kompenzace slouˇz´ı kapacitn´ı trimry. Frekvenˇcn´ı kompenzace se provede za pomoci obdeln´ıkového signálu o frekvenci pár kHz. Pˇrivede se na vstup osciloskopu pˇr´ımo (bez napˇet’ové sondy) a osciloskop se nastav´ı na rozsah 1V nebo 2V na d´ılek tak, aby bylo zobrazen´ı signálu optimáln´ı. Poté je potˇreba doladit zobrazen´ı pr˚ubˇehu signálu kapacitn´ım trimrem C51 tak, aby byl zobrazen cˇ istý obdeln´ık. Poté se pˇrepne rozsah na 0, 2V nebo 0, 1V na d´ılek, kapacitn´ı trimr C57 se nastav´ı zhruba do prostˇred svého rozsahu a trimrem C47 se dolad´ı zobrazen´ı na cˇ istý obdeln´ıkový signál. Protoˇze pˇri pˇrep´ınán´ı rozsah˚u docház´ı i k pˇrepojován´ı vstupn´ı kapacity OZ OPA356 k jednotlivým kapacitn´ım dˇeliˇcu˚ m, docház´ı k m´ırné zmˇenˇe celkové vstupn´ı kapacity. Pokud bude trimr C57 nastaven na 5pF, aby celková kapacita horn´ı poloviny dˇeliˇce byla 20pF, bude nutné nastavit trimr C47 tak, aby s pˇripojeným vstupem OZ byla celková kapacita doln´ı poloviny dˇeliˇce také 20pF. V tento okamˇzik je druhý kapacitn´ı dˇeliˇc nastavený tak, zˇ e jeho výsledná kapacita je 9, 072pF a celková vstupn´ı kapacita mˇeˇr´ıc´ıho kanálu je 19, 072pF. Pokud pˇri tomto nastaven´ı dojde k pˇrepnut´ı rozsahu, bude kapacita prvn´ıho


15

dˇeliˇce celkem 9, 075pF a druhého dˇeliˇce 20||(20 − 1, 5) = 9, 61pF, je výsledná kapacita vstupu rovna 9, 075 + 9, 61 = 18, 676pF. Rozd´ıl vstupn´ıch kapacit pˇri pˇrep´ınán´ı rozsah˚u je 19, 072 − 18, 676 = 0.396pF. Tento rozd´ıl kapacity m˚uzˇ e zp˚usobit m´ırné rozladˇen´ı pˇripojené napˇet’ové sondy. ˇ sen´ım tohoto problému by bylo pˇri pˇrep´ınán´ı mezi tˇemito dˇeliˇci pˇrep´ınat dalˇs´ım Reˇ relém i jejich vstupy ke vstupu osciloskopu. Protoˇze by ale pˇridán´ı dalˇs´ıch 2 relé pˇrekroˇcilo proudové omezen´ı USB sbˇernice, bylo ponecháno výsˇe uvedené ˇreˇsen´ı jako dostaˇcuj´ıc´ı.

Obrázek 1.3: Nedokompenzovaný dˇeliˇc napˇet´ı.

Obrázek 1.4: Kompenzovaný

dˇeliˇc

napˇet´ı.

Obrázek 1.5: Pˇrekompenzovaný dˇeliˇc napˇet´ı. Osciloskop obsahuje 4 napˇet’ové rozsahy. K pˇrep´ınán´ı rozsah˚u a vazby signálu byla zvolená jazýcˇ ková pˇrep´ınac´ı relé typu RR1U. Odpor jejich sp´ınac´ı c´ıvky je 100Ω a pˇri sp´ınac´ım napˇet´ı 5V má relé odbˇer 50mA. Tento typ relé byl zvolený pro jeho n´ızky odbˇer v sepnutém stavu, aby bylo moˇzno napájet osciloskop z USB. Relé jsou sp´ınána tranzistory BC846A a maj´ı ke sp´ınac´ı c´ıvce paralelnˇe pˇripojené ochranné diody.


16

Napˇet’ový rozsah U p−p [V ] 1

Je vytvoˇren pouˇzit´ım vstupn´ıho dˇeliˇce s dˇel´ıc´ım pomˇerem 2. Protoˇze následuj´ıc´ı vstupn´ı zesilovaˇc napˇet´ı z dˇeliˇce zes´ıl´ı 2x, dostane se na vstup A/D pˇrevodn´ıku napˇet´ı stejné jako na vstupn´ım konektoru. Protoˇze referenˇcn´ı napˇet´ı pˇrevodn´ıku bude sn´ızˇ eno na 1V , je tedy napˇet’ový rozsah 1V .

2

Stejná konfigurace jako u pˇredchoz´ıho rozsahu, ale referenˇcn´ı napˇet´ı A/D pˇrevodn´ıku ponecháno na standardn´ıch 2V , takˇze mˇeˇr´ıc´ı rozsah pˇrevodn´ıku je 2V .

10

Je vytvoˇren pouˇzit´ım vstupn´ıho dˇeliˇce s dˇel´ıc´ım pomˇerem 20. Protoˇze následuj´ıc´ı vstupn´ı zesilovaˇc napˇet´ı z dˇeliˇce zes´ıl´ı 2x, dostane se na vstup A/D pˇrevodn´ıku napˇet´ı 10x zeslabené oproti vstupn´ımu konektoru. Protoˇze referenˇcn´ı napˇet´ı pˇrevodn´ıku bude sn´ızˇ eno na 1V , je tedy napˇet’ový rozsah 10V .

20

Stejná konfigurace jako u pˇredchoz´ıho rozsahu, ale referenˇcn´ı napˇet´ı A/D pˇrevodn´ıku ponecháno na standardn´ıch 2V , takˇze mˇeˇr´ıc´ı rozsah pˇrevodn´ıku je 20V .

Tabulka 1.1: Napˇet’ové rozsahy osciloskopu.

1.1.2

Vstupn´ı zesilovaˇc

Jako vstupn´ı zesilovaˇc byl vybrán operaˇcn´ı zesilovaˇc OPA356. Tento OZ byl vybrán, protoˇze má J-Fet tranzistory na vstupech, d´ıky nimˇz má poˇzadovanou vyskou vstupn´ı impedanci. Výstupn´ı odpor dˇeliˇce napˇet´ı je aˇz 106 Ω, vstupn´ı odpor tohoto OZ je typicky 1013 Ω, takˇze ovlivnˇen´ı dˇel´ıc´ıho pomˇeru dˇeliˇce je minimáln´ı. Frekvenˇcn´ı sˇ´ıˇrka pásma je 200MHz, která je dostateˇcná pro poˇzadovaný frekvenˇcn´ı rozsah 5MHz. OZ je zde zapojen v neinvertuj´ıc´ım zapojen´ım se zes´ılen´ım Au = 2, aby bylo minimalizováno rezonanˇcn´ı pˇrevýsˇen´ı ve frekvenˇcn´ı charakteristice. Ve schématu zapojen´ı je na vstupu OZ zakreslená dvojitá schottkyho dioda pro ochranu vstupu proti pˇrepˇet´ı. Tato dioda byla nakonec vynechána, protoˇze OPA356 obsahuje na vstupech ochranné diody, které snesou krátkodobˇe


proud 10mA. Vynechán´ım této diody byla sn´ızˇ ena kapacita vstupu OZ.

Obrázek 1.6: Frekvenˇcn´ı charakteristika OPA356 [6]. Oproti cenovˇe a sˇ´ıˇrkou frekvenˇcn´ıho pásma srovnatelných OZ s bipolárn´ımi tranzistory na vstupech má vˇsak pˇri vyˇssˇ´ıch frekvenc´ıch vyˇssˇ´ı zkreslen´ı, z toho d˚uvodu byla omezena frekvenˇcn´ı sˇ´ıˇrka pásma v následuj´ıc´ım stupni. Byl vˇsak upˇrednostnˇen kv˚uli jednoduˇssˇ´ı konstrukci, protoˇze v pˇr´ıpadˇe pouˇzit´ı OZ s bip. tranzistory by se muselo zapojen´ı rozˇs´ıˇrit o obvody pro zvýsˇen´ı vstupn´ı impedance.

Obrázek 1.7: Závislost velikosti harmonického zkreslen´ı na frekvenci OPA356 [6]. Protoˇze A/D pˇrevodn´ık má diferenciáln´ı vstup, bylo dobré ho pro minimalizaci ruˇsivých signál˚u vyuˇz´ıt. Proto byl zaˇrazen mezi výstup OPA356 a A/D pˇrevodn´ık diferenciáln´ı OZ THS4504 [7]. Tento OZ vytváˇr´ı z nesymetrického signálu signál symetrický posunutý na výstupu o u´ roveˇn napˇet´ı na vstupu VOCM , coˇz je nutné pro správnou funkci A/D pˇrevodn´ıku. Principiáln´ı schéma je na následuj´ıc´ım obrázku.

17


Obrázek 1.8: Principieln´ı schéma zapojen´ı THS4504 [2]. Jeho frekvenˇcn´ı sˇ´ırˇka pásma je 270MHz a je omezena z d˚uvodu výsˇe uvedeného zkreslen´ı OZ OPA356 kondenzátory ve zpˇetné vazbˇe na 10MHz. Spolu s odpory R10 , R11 a kondenzátorem C87 tvoˇr´ı doln´ı frekvenˇcn´ı propust druhého ˇra´ du s mezn´ı frekvenc´ı 10MHz. Tato doln´ı propust zároveˇn funguje jako anti-aliasingový filtr pro A/D pˇrevodn´ık, uplatn´ı se vˇsak aˇz pro vzorkovac´ı frekvenci 20MHz a vyˇssˇ´ı. Pˇri niˇzsˇ´ıch vzorkovac´ıch frekvenc´ı se neuplatn´ı a m˚uzˇ e tedy doj´ıt ke vzniku aliasing efektu. Tomu by se dalo zabránit pˇreladitelnou dolno-frekvenˇcn´ı propust´ı, která zde ale nen´ı realizována.

18


1.1.3

19

A/D pˇrevodn´ık

K samotnému pˇrevodu analogové hodnoty na digitáln´ı byl vybrán A/D pˇrevodn´ık ADS6123. Jeho hlavn´ı parametry jsou: • rozliˇsen´ı 12 bit˚u • vzorkovac´ı frekvence v rozsahu 1 − 80MHz • nastavitelné vnitˇrn´ı referenˇcn´ı napˇet´ı v rozsahu 1 − 2V celkem v 7-mi kroc´ıch • moˇznost pouˇzit´ı extern´ıho referenˇcn´ıho napˇet´ı • napájec´ı napˇet´ı analogové cˇ a´ sti 3, 3V a digitáln´ı v rozsahu 1, 8 − 3, 3V • stabilizace stˇr´ıdy vstupn´ıho hodinového signálu • odstup signálu od sˇumu 71.4dB pˇri Fin = 50MHz • celkové harmonické zkreslen´ı 88dB pˇri Fin = 50Mhz Z nastavitelnosti referenˇcn´ıho napˇet´ı plyne moˇznost mˇenit napˇet’ový rozsah.

Obrázek 1.9: Blokové schéma ADS6123 [8]. ADS6123 umoˇznˇ uje zmˇenu nˇekterých svých parametr˚u, ke kterým slouˇz´ı 5 vývod˚u. Lze pouˇz´ıt dva zp˚usoby konfigurace. Prvn´ı zp˚usob je konfigurace pˇriveden´ım patˇriˇcných napˇet’ových u´ rovn´ı na tyto vývody, kdy vývod RESET je trvale pˇripojen na log. 1. Druhý, který umoˇznˇ uje konfigurovat vˇetˇs´ı sˇkálu parametr˚u, pˇrij´ımá konfiguraˇcn´ı data pomoc´ı sériové sbˇernice. Pro aktivaci této konfigurace je potˇreba provést správnˇe reset


konfiguraˇcn´ıho rozhran´ı, který spoˇc´ıvá pˇriveden´ım log. ’1’ na RESET minimálnˇe 5ms po pˇriveden´ı napájec´ıho napˇet´ı a po minimálnˇe 10ns pˇrivést zpˇet log. ’0’, po 6, 5ms je pˇrevodn´ıch schopen pˇrij´ımat data pomoc´ı sériového rozhran´ı. Komunikaˇcn´ı prob´ıhá podobnˇe jako u sbˇernice SPI. Vyuˇz´ıvá se hodinový vstup dat SCLK, vývod pro aktivaci pˇr´ıjmu dat SEN a datový vstup SDATA. Komunikace je pouze jednosmˇerná, takˇze pˇrevodn´ık nijak nepotvrzuje pˇrijatá data a chyb´ı zpˇetná kontrola správného zpracován´ı instrukce. Hodinová frekvence se m˚uzˇ e pohybovat v rozsahu jednotech Hz aˇz po 24MHz. Komunikaˇcn´ı protokol je jednoduchý, pos´ılá se celkem 16 bit˚u dat. Horn´ıch 5 bit˚u obsahuje adresu registru do kterého se zap´ısˇou data obsaˇzená ve zbylých 11-ti bitech. Pˇrehled moˇznost´ı ukazuje následuj´ıc´ı obrázek:

Obrázek 1.10: Moˇznosti konfigurace ADS6123 [8].

K nastavován´ı byly pouˇzity registry na adrese 00 a 0C. Registr 00 je vyuˇz´ıván k pˇrep´ınán´ı A/D pˇrevodn´ık˚u do u´ sporného reˇzimu a nastavován´ı formátu výstupn´ıch dat a výstupn´ıho rozhran´ı. Pˇrevodn´ık je nastavován pro pˇrenos dat ve dvojkovém doplˇnku pˇrez CMOS rozhran´ı. Pˇri deaktivaci pˇrevodn´ıku v ovládac´ım softwaru se vyp´ıná výstupn´ı buffer a cˇ a´ st staraj´ıc´ı se o samotný A/D pˇrevod.

20


Registr 0C je pouˇzit k pˇrep´ınán´ı rozsahu zmˇenou referenˇcn´ıho napˇet´ı. Mˇeˇr´ıc´ı rozsah se zde pˇrep´ıná mezi 1V a 2V .

1.2

Logická cˇ a´ st

Pro výbˇer vhodného ˇr´ıd´ıc´ıho cˇ lenu bylo uvaˇzováno programovatelné hradlové pole nebo dostateˇcnˇe rychlý mikrokontrolér. Napˇr. NXP-LPC1754FBD80 s jádrem ARM CortexM3. V jeho prospˇech mluv´ı velký poˇcet periféri´ı vˇcetnˇe USB rozhran´ı a moˇznost programován´ı v jazyce C. Nevýhodou oproti hradlovým pol´ım jsou pevnˇe dané výstupy periféri´ı, které by mohly st´ızˇ it návrh ploˇsného spoje a nemoˇznost vytvoˇren´ı rychlých kombinaˇcn´ıch cˇ a´ st´ı. Hradlová pole jsou o nˇeco obt´ızˇ nˇejˇs´ı na programován´ı, maj´ı vˇsak velkou výhodu pˇri vytváˇren´ı logických blok˚u, které mohou pracovat paralelnˇe a umoˇznˇ uj´ı rozm´ıstit výstupy vytvoˇrených periféri´ı tak, aby byl zjednoduˇsen návrh ploˇsného spoje. Nakonec byla dána pˇrednost hradlovému poly FPGA i za cenu sloˇzitˇejˇs´ı implementace algoritm˚u. Jako ˇr´ıd´ı cˇ len vzhledem k rychlosti toku dat z A/D pˇrevodn´ıku bylo zvoleno proˇ ıd´ıc´ı cˇ a´ st gramovatelné hradlové pole FPGA Spartan-3A XC3S50AN od firmy Xilinx. R´ zajiˇst’uje komunikaci s PC, konfiguraci A/D pˇrevodn´ık˚u, pˇrep´ınán´ı napˇet’ových rozsah˚u, synchronizaci mˇeˇrených dat a jejich ukládán´ı do vnitˇrn´ı SRAM pamˇeti FPGA obvodu. Hodinový zdroj signálu pro hradlové pole m˚uzˇ e být pˇriveden z IO FT232R nebo extern´ıho krystalového oscilátoru. Návrh poˇc´ıtá s obˇema moˇznostmi. Pˇri pouˇzit´ı hodinového signálu z IO FT232R odpadá nutnost pouˇz´ıt extern´ı oscilátor, ale na druhou stranu extern´ı oscilátor m˚uzˇ e dosahovat lepˇs´ı stability kmitoˇctu a t´ım i lepˇs´ıch mˇeˇr´ıc´ıch vlastnost´ı. Protoˇze hodinový signál z IO FT232R nebo extern´ıho oscilátoru bude niˇzsˇ´ı neˇz poˇzadovaných 80MHz, byla pro jeho vytvoˇren´ı vyuˇzita vnitˇrn´ı jednotka DCM FPGA obvodu. Pˇri praktické realizaci byl pouˇzit extern´ı krystalový oscilátor na 12MHz a vlasnosti ovˇeˇreny s n´ım.

1.2.1

Spartan 3AN

Programovatelná hradlová pole jsou integrované obvody obsahuj´ıc´ı r˚uzné logické programovatelné bloky, které jsou navzájem propojené konfigurovatelnou matic´ı spoj˚u. Jej´ı konfiguraci je narozd´ıl od mikroprocesor˚u nutné provést po kaˇzdém zapnut´ı obvodu [11].

21


22

Výhoda FPGA obvod˚u je v moˇznosti vysoké paralelizace provádˇených u´ loh. V tomto zapojen´ı bude souˇcasnˇe pˇrij´ımat data z kanálu A i B, ukládat je do vnitˇrn´ı pamˇeti RAM, zajiˇst’ovat synchronizaci mˇeˇren´ı a pos´ılat namˇeˇrená data z RAM pamˇeti do PC a zároveˇn pˇrij´ımat a zpracovávat povely. Obvod Spartan XC3S50AN [3] se vyráb´ı ve 144 vývodovém pouzdˇre TGQ144. Jde o nejmenˇs´ı model z rodiny Spartan 3AN, umoˇznˇ uje pouˇz´ıt 108 uˇzivatelsky konfigurovaˇ telných pin˚u, které s rezervou dostaˇcuje pro toto zapojen´ı. Rada obvod˚u Spartan 3AN se od ostatn´ıch 3-kových ˇrad vyznaˇcuje integrovanou flash pamˇet´ı, která je urˇcena pˇredevˇs´ım k uloˇzen´ı a naˇcten´ı konfiguraˇcn´ı matice. Lze ji vˇsak pouˇz´ıt podle potˇreby jako jakoukoliv jinou flash pamˇet’ a napˇr. do n´ı ukládat nˇekteré namˇeˇrené u´ daje. Z d˚uvodu obsaˇzen´ı této flash pamˇeti vyˇzaduje ˇrada Spartan 3AN napˇet´ı +3, 3V k napájen´ı vývod˚u VCCAUX , ostatn´ı ˇrady si vystaˇc´ı s napˇet´ım 2, 5V [4]. Protoˇze napájec´ı cˇ a´ st VCCAUX je citlivá na zvlnˇen´ı napájec´ıho napˇet´ı [12], je napájena lineárn´ım stabilizátorem napˇet´ı. Vˇetˇsinu pin˚u lze nakonfigurovat podle potˇreby jako vstupn´ı, výstupn´ı nebo vstupnˇevýstupn´ı. Dokázˇ´ı pracovat s napˇet’ovými u´ rovnˇemi 1, 2V , 1, 5V , 1, 8V , 2, 5V a 3, 3V podle napˇet´ı pˇrivedeného na vývody VCCO a r˚uznými logickými standardy: LVTTL, LVCMOS, PCI, GTL, GTL+, HSTL, SSTL3, SSTL2, SSTL18. Nˇekteré lze nakonfigurovat jako diferenciáln´ı vstupn´ı nebo výstupn´ı páry. Výstupn´ı diferenciáln´ı páry jsou vˇsak pˇr´ıstupné pouze u bank 0 a 2. Piny jsou rozdˇeleny do 4 bank, kaˇzdá banka je um´ıstˇena na jedné stranˇe IO a pro kaˇzdou banku lze nastavit jinou napˇet’ovou u´ roveˇn. Proudová zat´ızˇ itelnost výstup˚u je nastavena standardnˇe na 12mA, lze nakonfigurovat i vyˇssˇ´ı zat´ızˇ itelnost, maximálnˇe 24mA, ale ta nen´ı k dispozici u nˇekterých logických standard˚u a napˇet’ových u´ rovn´ı. U pin˚u nakonfigurovaných jako vstupy lze nastavit vnitˇrn´ı odpor pˇripojený k zemi nebo napájec´ımu napˇet´ı pˇr´ısluˇsné banky, nebo lze vstup nechat bez odporu. Spartan 3AN vyˇzaduje r˚uzné napájec´ı napˇet´ı pro r˚uzné svoje cˇ a´ sti. • VCCINT = 1, 2V – slouˇz´ı k napájen´ı vnitˇrn´ıch logických blok˚u, RAM pamˇeti a násobiˇcek. • VCCAUX = 3, 3V – slouˇz´ı k napájen´ı vˇsech konfiguraˇcn´ıch blok˚u, vnitˇrn´ı flash pamˇeti, jednotek DCM a rozhran´ı JTAG. • VCCOX = 1, 2 − 3, 3V – slouˇz´ı k napájen´ı výstupn´ıch obvod˚u I/O bank. Obvody Spartan 3AN umoˇznˇ uj´ı nˇekolik zp˚usob˚u konfigurace. Zp˚usob konfigurace se


vol´ı pˇriveden´ım patˇriˇcných logických u´ rovn´ı na vývody M0, M1 a M2, zde realizovaných pˇrep´ınán´ım pomoc´ı propojek [5]. Protoˇze k pˇrep´ınán´ı mezi dvˇema pouˇzitými reˇsimi konfigurace postaˇcuje pouze propojka M0, byly zbylé dvˇe propojky vynechány a napevno zapájeny do poˇzadované konfigurace. Následuj´ıc´ı tabulka ukazuje moˇznosti konfigurace. M[0:1:2]

Zp˚usob konfigurace

0:0:0

Master Serial (Platform Flash) Mode

0:0:1

Master SPI Mode

0:1:0

BPI UP

0:1:1

Internal Master SPI

1:0:1

JTAG Mode

1:1:0

Slave Parallel Mode

1:1:1

Slave Serial Mode

Tabulka 1.2: Moˇznosti konfigurace FPGA.

O pr˚ubˇehu konfigurace informuje výstup pinu DONE, který bˇehem konfigurace má na výstupu log. 0 a po nakonfigurován´ı log. 1. Ke konfiguraci jsou pouˇzity Internal Master SPI mód a JTAG mód. JTAG mód je pouˇz´ıván pro konfiguraci FPGA a programován´ı jeho vnitˇrn´ı Flash pamˇeti a Internal Master SPI mód je pouˇzit po odladˇen´ı konfigurace FPGA, kdy se konfigurace naˇc´ıtá z intern´ı Flash pamˇeti. Sprartan 3AN obsahuje jednotku DCM, která realizuje následuj´ıc´ı funkce [4]: • eliminuje sˇpatné nábˇezˇ né a sestupné hrany vstupn´ıho hodinového signálu • zajiˇst’uje cˇ istý hodinový výstup se stˇr´ıdou signálu 50% • posunut´ı fáze hodinového signálu o 0◦ , 90◦ , 180◦ , 270◦ tak, aby tato cˇ tveˇrice výstup˚u byla spolehlivˇe ve fázy • posunut´ı fáze hodinového signálu po jemných kroc´ıch • dˇelen´ı a násoben´ı frekvence vstupn´ıho signálu v rozsahu FOUT = FIN · M D, M = {2, ..., 32} D = {1, ..., 23}. Tato jednotka obsahuje výstupn´ı stavové bity, které informuj´ı o pˇripravenosti jednotlivých výstup˚u.

23


V tomto zapojen´ı je vyuˇzita k vynásoben´ı vstupn´ı hodinové frekvence z 12MHz na 80MHz a ke generován´ı dvounásobné frekvnece hodinového signálu, která se pouˇz´ıvá pro taktován´ı logického bloku pro sériový pˇrenos dat.

Obrázek 1.11: Blokové schéma DCM jednotky [8].

1.2.2

USB

USB je univerzáln´ı sériová sbˇernice s jedn´ım zaˇr´ızen´ım typu Master, který ˇr´ıd´ı veˇskerou komunikaci. USB umoˇznˇ uje napájet pˇripojená zaˇr´ızen´ı napˇet´ım 5V s maximáln´ım proudovým odbˇerem 500mA. Napájec´ı napˇet´ı by mˇelo být odolné proti zkratu. USB vyuˇz´ıvá 4 vodiˇce, 2 datové a 2 napájec´ı [10][1]. Nejrozˇs´ıˇrenˇejˇs´ı revize USB rozhran´ı je 2.0. Tento typ sbˇernice umoˇznˇ uje komunikaci ve tˇrech reˇzimech, které se liˇs´ı maximáln´ı pˇrenosovou rychlost´ı: • Low speed - maximáln´ı rychlost dat je 1, 5Mbps • Full speed - maximáln´ı rychlost dat je 12Mbps • High speed - maximáln´ı rychlost dat je 480Mbps

1.2.3

FT232R

FT232R je pˇrevodn´ık z rozhran´ı USB na sériový port. Umoˇznˇ uje komunikace po sbˇernici USB1.1 a USB2.0. Pˇrenosová rychlost je nastavitelná v rozsahu 300baud aˇz 3Mbaud.

24


Napájec´ı napˇet´ı je 5V a obsahuje 3, 3V regulátor napˇet´ı pro rozhran´ı USB. Napˇet’ové u´ rovnˇe sériového výstupu se daj´ı nastavit v rozsahu 1, 8 − 5V pˇriveden´ım daného napˇet´ı na vývod VCCIO. Obvod obsahuje vnitˇrn´ı oscilátor, takˇze nen´ı nutné pˇripojovat extern´ı [9]. Pˇrevodn´ık má od výroby uloˇzeny ve vnitˇrn´ı EEPROM pamˇeti nˇekteré parametry, které je moˇzné zmˇenit. Ovlivnit se dá poˇzadovaný proud z USB, identifikátory VID a PID, sériové cˇ´ıslo, výrobce, název obvodu, invertovat logické u´ rovnˇe vstup˚u a výstup˚u, a vyvést hodinový signál na nˇekterý z pin˚u sbˇernice SBUS. Lze jeˇstˇe nastavit, zda se má po pˇripojen´ı obvodu zavést v operaˇcn´ım systém virtuáln´ı sériový port nebo se pouˇzije pˇr´ımý pˇr´ıstup bez obcházen´ı pomoc´ı virtuáln´ıho sériového portu a virtuáln´ı port se vytváˇret nebude. Ke konfiguraci vnitˇrn´ı pamˇeti lze vyuˇz´ıt program MProg od výrobce tohoto obvodu nebo lze konfiguraci provést z vlastn´ıho programu, pokud je pouˇzit pˇr´ımý pˇr´ıstup k obvodu [9]. Protoˇze podle specifikace USB je zaˇr´ızen´ı standardnˇe umoˇznˇen proudový odbˇer maximálnˇe 100mA a pro vˇetˇs´ı proud, maximálnˇe vˇsak 500mA, by mˇelo zaˇr´ızen´ı o nˇej poˇza´ dat, je k FT232R pˇripojen tranzistor mosfet T1, který pˇripoj´ı napˇet´ı z USB rozhran´ı aˇz po schválen´ı poˇzadovaného proudu [1].

25


1.3

Napájen´ı

Osciloskop byl navrˇzen tak, aby si vystaˇcil s napájen´ım z USB rozran´ı. USB obsahuje 5V napˇet´ı s toleranc´ı ±5% a maximáln´ım proudovým zat´ızˇ en´ım 500mA. Pro co nejvyˇssˇ´ı efektivitu napájen´ı byly zvoleny sp´ınané mˇeniˇce napˇet´ı, aˇz na jednu výjimku, kde byl pouˇzit lineárn´ı stabilizátor. Následuj´ıc´ı tabulka ukazuje pˇredpokládaný maximáln´ı odbˇer z jednotlivých napájec´ıch vˇetv´ı. Napájec´ı vˇetev Celkový proud Icelk [mA] +5V

215

+3,3V (spin.)

274

+3,3V (lin.)

8,1

-3,3V

54

+1,2V

20

Tabulka 1.3: Celkový proudový odbˇer z jednotlivých napájec´ıch vˇetv´ı.

1.3.1

Blok napájen´ı +1,2V a +3,3V

Pro napájec´ı napˇet´ı +3,3V a +1,2V je pouˇzit mˇeniˇc napˇet´ı TPS62040 [15]. Protoˇze blok napájen´ı +1,2V se liˇs´ı od bloku s +3,3V pouze napˇet’ovým dˇeliˇcem pro nastaven´ı výstupn´ıho napˇet´ı, je dále popsán jen návrh pro blok +3,3V.

Obrázek 1.12: Schéma zapojen´ı mˇeniˇce na 3,3V.

26


27

TPS62040 je sniˇzuj´ıc´ı sp´ınaný mˇeniˇc napˇet´ı s nastavitelným výstupn´ım napˇet´ım. Umoˇznˇ uje pracovat ve dvou reˇzimech volených pˇripojen´ım vývodu MODE na zem nebo napájec´ı napˇet´ı. Pˇri pˇripojen´ı MODE vývodu na zem pracuje v reˇzimu pulsnˇe frekvenˇcn´ı modulace, kdy dosahuje vysoké u´ cˇ innosti i pˇri n´ızké zátˇezˇ i. Pˇri pˇripojen´ı MODE vývodu na napájec´ı napˇet´ı pracuje v reˇzimu pulsnˇe sˇ´ıˇrkové modulace, kdy nedosahuje tak dobré u´ cˇ innosti pˇri malém odbˇeru jako pˇredchoz´ı mód, ale produkuje ménˇe ruˇsen´ı. Rozsah napájec´ıho napˇet´ı je 2,5 aˇz 6V a maximáln´ı výstupn´ı proud je 1, 2A. TPS62040 pracuje se sp´ınac´ı frekvenc´ı 1, 25MHz, pˇri které potˇrebuje malou indukˇcnost na výstupu a k filtraci napˇet´ı dostaˇcuj´ı keramické kondenzátory. Obvod je zapojen podle doporuˇceného zapojen´ı výrobce. Na vstupu vyˇzaduje blokovat napájec´ı napˇet´ı kondenzátorem s kapacitou alespoˇn 22µF s co nejmenˇs´ım ESR. Tˇemto poˇzadavk˚um vyhovuj´ı keramické kondenzátory. V tomto zapojen´ı byly zvoleny dva 10µF kondenzátory spojeny paralelnˇe za u´ cˇ elem sn´ızˇ en´ı ESR. Výstupn´ı napˇet´ı je dáno velikost´ı odporu R33 a R34 ve zpˇetné vazbˇe a hodnoty odpor˚u se vypoˇc´ıtaj´ı podle následuj´ıc´ıho vzorce: VO = 0, 5 · (1 +

R33 )[V ] R34

(1.2)

Kde: VO – je výstupn´ı napˇet´ı. R33 , R34 – jsou odpory ve zpˇetné vazbˇe. 0, 5 – je referenˇcn´ı napˇet´ı TPS62040 [15] Souˇcet odpor˚u R33 + R34 <= 1MΩ. Pouˇzit´ı kondenzátor˚u C20 a C21 sniˇzuje výstupn´ı sˇum napˇet´ı z regulátoru. Vypoˇc´ıtaj´ı se podle následuj´ıc´ıho vztahu: C=

1 [F] 2 · π · R · 104

(1.3)

Kde: C – je kapacita kondenzátoru k pˇr´ısluˇsnému odporu. R – je jeden z odpor˚u napˇet’ového dˇeliˇce. Odpor R34 byl zvolen 100kΩ a odpor R33 vyˇsel 560KΩ. Hodnoty kondenzátor˚u vyˇsly po zaokrouhlen´ı na nejbliˇzsˇ´ı vyrábˇenou hodnotu C20 = 27pF a C21 = 150pF.

1.3.2

Blok napájen´ı -3,3V

TPS63700 [16] tvoˇr´ı mˇeniˇc záporného napˇet´ı −3, 3V , které je potˇreba pro napájen´ı OZ. Pracuje na frekvenci 1, 4MHz a je schopen dodat proud aˇz 360mA, poskytuje výkonovou


28

rezervu pro pˇredpokládaný odbˇer 54mA pouˇzitých OZ. Maximáln´ı napájec´ı napˇet´ı je 5, 5V , které je v toleranci napˇet´ı z USB rozhran´ı, které je 5, 00V ±0, 25V [10]. Pro zlepˇsen´ı zvlnˇen´ı výstupn´ıho napˇet´ı je na výstup pˇripojen LC filtr L4 a C38.

Obrázek 1.13: Schéma zapojen´ı mˇeniˇce na -3,3V.

Zapojen´ı obvodu vycház´ı z doporuˇceného zapojen´ı výrobcem. Na vstupu obvodu je zapojen blokovac´ı keramický kondenzátor s doporuˇcenou kapacitou 10µF. Hodnoty odpor˚u R35 a R39 , které ovlivˇnuj´ı velikost výstupn´ıho napˇet´ı se vypoˇc´ıtaj´ı podle následuj´ıc´ıho vztahu: R39 = R35 · (

Vre f −Vout − 1)[Ω] Vre f

(1.4)

Kde: Vout – je výstupn´ı napˇet´ı. R35 , R39 – jsou odpory ve zpˇetné vazbˇe. Vre f – je referenˇcn´ı napˇet´ı TPS63700, Vre f = 1, 213V [16] Odpor R35 byl zvolen 120KΩ a hodnota odporu R39 vyˇsla po zaokrouhlen´ı na nejbliˇzsˇ´ı vyrábˇenou hodnotu 330KΩ. Výstupn´ı napˇet´ı je filtrované kondenzátory C33 a C34 s celkovou kapacitou 20µF. S touto velikost´ı výstupn´ı kapacity bude zvlnˇen´ı výstupn´ıho napˇet´ı pˇribliˇznˇe [16]: ∆V =

IOUT ·VOUT [V ] fS ·COUT · (VOUT −VIN )

Kde: VO – je výstupn´ı napˇet´ı. VIN – je napájec´ı napˇet´ı. fS – je sp´ınac´ı frekvence mˇeniˇce, f = 1, 4MHz IOUT – je výstupn´ı proud

(1.5)


29

COUT – je kapacita výstupn´ıho kondenzátoru VOUT – je výstupn´ı napˇet´ı mˇeniˇce ∆V =

0, 054 · (−3, 3) 1, 4 · 106 · 20 · 10−6 · (−3, 3 − 5)

= 0, 77mV

K tomuto zvlnˇen´ı je jeˇstˇe potˇreba pˇripoˇc´ıst zvlnˇen´ı zp˚usobené ESR výstupn´ıch kondenzátor˚u [16]: ∆VESR = IOUT · RESR

(1.6)

takˇze výsledné zvlnˇen´ı napˇet´ı bude vˇetˇs´ı. Následuj´ıc´ı graf (obr. 3.2) ukazuje u´ cˇ innost obvodu na zat´ızˇ en´ı, výrobce ovˇsem uvád´ı u´ cˇ innost jen pro výstupn´ı napˇet´ı vyˇssˇ´ı (v absolutn´ı hodnotˇe) neˇz −3, 3V . Z d˚uvodu u´ bytku napˇet´ı na diodˇe D7 bude u´ cˇ innost vˇsak u´ cˇ innost mˇeniˇce s niˇzsˇ´ım výstupn´ım napˇet´ım klesá, odhadem by mohla být pˇri −3, 3V pˇribliˇznˇe 66%. Pˇri pˇredpokládaném odbˇeru výstupn´ıho proudu 54mA a pouˇzit´ı výpoˇct˚u jako v podkapitole s mˇeniˇcem TPS62040 bude vstupn´ı proudový odbˇer také 54mA.

´ cinnost TPS63700 na velikosti odeb´ıraného proudu [16]. Obrázek 1.14: Uˇ

Výsledný proudový odbˇer z adaptéru nebo USB rozhran´ı vycház´ı po seˇcten´ı odbˇer˚u jednotlivých mˇeniˇcu˚ a stabilizátoru napˇet´ı a relé maximálnˇe na 489, 1mA. Pˇri mˇeˇren´ı vˇsak této hodnoty dosaˇzeno nebylo a bl´ızˇ e rozepsané odbˇery proudu v r˚uzných reˇzimech jsou popsány v kapitole Vlastnosti.


2

30

SOFTWARE - FPGA

Software pro FPGA byl napsán v jazyce VHDL. VHDL je programovac´ı jazyk slouˇz´ıc´ı pro popis hardware. Pouˇz´ıvá se pro návrh a simulaci digitáln´ıch integrovaných obvod˚u, napˇr´ıklad programovatelných hradlových pol´ı (CPLD, FPGA, . . . ), nebo r˚uzných zákaznických obvod˚u (ASIC). VHDL je standardem IEEE od r. 1987, byl revidován v roce 1997 a je pouˇzitelný i pro návrh analogových obvod˚u. Jedná se o typovaný programovac´ı jazyk. VHDL má prostˇredky pro popis paralelismu, konektivity a explicitn´ı vyjádˇren´ı cˇ asu. Jazyk VHDL se pouˇz´ıvá jak pro simulaci obvod˚u, tak i pro popis integrovaných obvod˚u, které se maj´ı vyrábˇet. Zkratka VHDL znamená VHSIC Hardware Description Language (jazyk pro popis hardware), kde VHSIC je zkratka z Very-High-Speed Integrated Circuit (velmi rychlé integrované obvody) [14]. Pro vývoj firmware bylo pouˇzito vývojové prostˇred´ı Xilinx ISE WebPACK ve verzi 11.1.

2.1

Mˇerˇ en´ı

K ukládán´ı namˇeˇrených dat slouˇz´ı bloková RAM v FPGA obvodu. Jej´ı celková kapacita je 54Kb a je sloˇzena ze 3 blok˚u o velikosti 16Kb pro data + 2Kb pro paritn´ı bity. Pro ukládán´ı obou kanálu byla zvolena konfigurace o sˇ´ırˇi datové sbˇernice 32 bit˚u, která tak umoˇznˇ uje uloˇzit 1536 vzork˚u namˇeˇrených dat pro kaˇzdý mˇeˇr´ıc´ı kanál. Protoˇze pˇri ukládán´ı nejsou ukládány paritn´ı bity, vyuˇz´ıvá se celkem 48Kb a pˇri sˇ´ıˇrce vstupn´ıch dat 32b vycház´ı maximum uloˇzených vzork˚u právˇe

48∗1024 32

= 1536.

RAM pamˇet’ umoˇznˇ uje pracovat v konfiguraci jako jedno-portová nebo dvou-portová s maximáln´ı frekvenc´ı 240MHz. Zde byla s výhodou vyuˇzitá dvou-portová konfigurace, kdy se data do pamˇeti zapisuj´ı na portu A o frekvenci vzorkován´ı a cˇ tou z pamˇeti pˇri pˇrenosu dat do PC o konstatn´ı frekvenci 1MHz. Ukládán´ı do pamˇeti je zahájeno po spouˇstˇec´ı události nebo uplynut´ı cˇ asového intervalu. Uloˇz´ı se 1536 vzork˚u z obou kanál˚u a poté se poˇslou po sériové sbˇernici do PC, kde se zobraz´ı a provedou nˇekteré mˇeˇr´ıc´ı operace. Výstup dat byl nakonfigurován jako 8 ˇ ı prob´ıhá bitový, takˇze pro pˇreˇcten´ı výsledk˚u jednoho mˇeˇren´ı jsou potˇreba 4 cykly. Cten´


Obrázek 2.1: Podpora blokové RAM pracovat jako dvou-portová [4]. od nejniˇzsˇ´ıch bit˚u po nejvyˇssˇ´ı. 8 bitový výstup dat je výhodný, protoˇze data do PC po sériové lince se pˇrenásˇej´ı také po 8 bitech.

Obrázek 2.2: Organizace pamˇeti.

2.2

Konfigurace A/D pˇrevodn´ıku˚

Pˇrevodn´ıky se konfiguruj´ı podle pˇr´ıkaz˚u z PC. K nastavován´ı pˇrevodn´ık˚u byl vytvoˇrena konfiguraˇcn´ı jednotka, která má implementován protokol pro komunikaci s pˇrevodn´ıky po sériové lince. Aby pˇrevodn´ıky pˇr´ıjmaly data po sériovém rozhran´ı, konfiguraˇcn´ı jednotka po zapnut´ı osciloskopu provede reset konfiguraˇcn´ıho rozhran´ı. Teprve po proveden´ı resetu umoˇzn´ı pos´ılat konfiguraˇcn´ı data. Aby se omezilo elektromagnetické ruˇsen´ı, je zdroj hodin pro konfiguraˇcn´ı rozhran´ı aktivován pouze pˇri pos´ılán´ı konfiguraˇcn´ıch dat.

31


Pos´ılaná konfiguraˇcn´ı data jsou pevnˇe naprogramovaná v algoritmu. Proto PC pos´ılá jen cˇ´ıslo poˇzadované konfigurace, nikoliv konkrétn´ı data. Takto je to realizováno z d˚uvodu spolehlivosti. Kdyby se data pˇri pˇrenosu z PC náhodou poˇskodila, tak nem˚uzˇ e nastat situace, zˇ e by se pˇrevodn´ıku poslala nesprávná konfigurace.

2.3

Sériová linka

Realizace sériové linky byla rozdˇelena do dvou proces˚u, na odes´ılc´ı a pˇrij´ımac´ı. Pˇrenosová rychlost je daná vstupn´ı hodinovou frekvenc´ı a je 8x niˇzsˇ´ı neˇz je hodinová frekvence. Pro pˇrenosovou rychlost 3MBod je potˇrebná hodinová frekvence 24MHz. Odes´ılac´ı proces je taktován 8x niˇzsˇ´ım hodinovým signálem, neˇz je hodinový signál celého bloku. Blok obsahuje výstup pro odes´ılán´ı dat, indikaci moˇznosti poslat dalˇs´ı data, vstup odes´ılaných dat a potvrzovac´ı vstup platnosti vstupn´ıch dat. Je napsán jako jednoduchý stavový automat. V nultém stavu odes´ılá start bit, v dalˇs´ıch stavech postupnˇe jednotlivé bity vstupn´ıch dat a v posledn´ım stavu stop bit. Poté indikuje moˇznost odeslán´ı nových dat a cˇ eká na potvrzen´ı platnosti dat na vstupu. Po pˇr´ıchodu signálu platnosti nových dat pˇrep´ısˇe vstupn´ı data do registru, vynuluje indikaci moˇznosti odeslat nová data ˇ ıtaˇc stavu se inkremena vynuluje cˇ´ıtaˇc stavu a celý cyklus pos´ılán´ı dat prob´ıhá znovu. C´ tuje o 1 po kaˇzdém hodinovém taktu aˇz do stavu, kdy jsou data odeslána a cˇ eká se na odeslán´ı nových dat. ˇ Pˇr´ıjmac´ı proces je taktován pˇr´ımo vstupn´ım hodinovým signálem. Cinnost se dá také rozdˇelit do jednotlivých stav˚u. V nultém stavu se vzorkuje vstupn´ı signál 8x vyˇssˇ´ı frekvenc´ı, neˇz je pˇrenosová rychlost. Je to z d˚uvodu spolehlivého rozpoznán´ı start bitu a eliminaci pˇrechodových dˇej˚u na sbˇernici. Vstupn´ı signál je pˇri kaˇzdém taktu zapisován do nejvyˇssˇ´ıho bitu 8-bitového posuvného registru. Tento registr je pˇri kaˇzdém taktu posunut do prava a vyhodnocuje se jeho obsah. Hodnota ”0001111” je vyhodnocena jako start bit a inkrementuje se hodnota cˇ´ıtaˇce stavu. V následuj´ıc´ım stavu se vynechá jeden hodinový takt, aby se eliminovaly pˇr´ıpadné pˇrechodové jevy na sbˇernici a poté se po kaˇzdých dalˇs´ıch 8-mi taktech uloˇz´ı pˇrijatý bit do registru a inkrementuje se cˇ´ıtaˇc stavu. Po pˇrijet´ı 8 bit˚u se data pˇrep´ısˇou do výstupn´ıho registru, vyvolá se sestupná hrana potvrzuj´ıc´ı pˇrijet´ı nového bytu dat, vynuluje se cˇ´ıtaˇc stavu a celý cyklus prob´ıhá znovu.

32


2.4

Blok spouˇstˇen´ı

Synchroniza mˇeˇren´ı prob´ıhá softwarovˇe v FPGA. V FPGA je vytvoˇren proces, který porovnává aktuálnˇe mˇeˇrenou hodnotu vybraného mˇeˇr´ıc´ıho kanálu s porovnávac´ı hodnotou pˇrijatou z PC. Tento blok funguje jednoduˇse jako komparátor, pokud je namˇeˇrená hodnota vyˇssˇ´ı neˇz komparaˇcn´ı, je na jeho výstupu log. 1. Jeho výstup se testuje v dalˇs´ım procesu. Tento proces pracuje na stejné hodinové frekvenci jako komparátor a A/D pˇrevodn´ıky a v pˇr´ıpadˇe volby synchronizace spouˇstˇen´ı na vzestupnou hranu testuje, zda výstupn´ı signál z komparátoru byl v pˇredchoz´ım kroku ’0’ a v souˇcasném ’1’ a pˇri splnˇen´ı této podm´ınky nebo uplynut´ı 50000 porovnávac´ıch sekvenc´ı, odstartuje zahájen´ı mˇeˇren´ı. Pˇri nastaven´ı synchronizace na sestupnou hranu funguje proces analogicky obrácenˇe. V PC se po pˇrijet´ı namˇeˇrených dat vypoˇc´ıtá stˇredn´ı hodnota signálu a výsledek poˇsle do osciloskopu jako nová komparaˇcn´ı hodnota. Lze pˇri troˇse u´ pravy ovládac´ıho SW pos´ılat jakoukoliv jinou komparaˇcn´ı hodnotu.

2.5

Odes´ılán´ı dat

O odes´ılán´ı dat do PC se stará proces oznaˇcený jako "zaznam_a_odesilani_dat". Jeho funkce je rozdˇelena do nˇekolika stav˚u. V 0. stavu cˇ eká na povel od PC o moˇznosti poslat nová data, pˇri pˇrijmut´ı toho povelu pˇrejde proces do stavu 1. Ve stavu 1 se testuje podm´ınka, jestli je adresa vstupu pamˇeti rovna 1536. Pokud je, znamená to, zˇ e je RAM pamˇet’ naplnˇená zmˇeˇrenými daty a je moˇzno data poslat a proces pˇrejde do dalˇs´ıho stavu. V tomto stavu se uˇz pos´ılaj´ı namˇeˇrená data do PC, testuje se, zda blok odes´ılán´ı dat sériové linky indikuje moˇznost odeslat data a pˇri splnˇen´ı podm´ınky se poˇsle 1 byte dat. Po odeslán´ı celkem 6144 bytu pˇrejde proces do dalˇs´ıho stavu, kde se vyhdnocuje u´ daj z PC, zˇ e data byla pˇrijata a proces pˇrecház´ı do 0. stavu, aby se mohly poslat nová zmˇeˇrená data.

2.6

Pˇr´ıjem povelu˚

Pro vyhodnocen´ı pˇr´ıkaz˚u z PC byl navrˇzen blok, který vyhodnocuje povely ze 3 pˇrijatých byt˚u dat. Funguje jako stavový automat. Po pˇrijet´ı dat nejdˇr´ıve vyhodnot´ı prvn´ı znak,

33


34

podle jeho hodnoty vyhodnot´ı druhý znak a opˇet podle jeho hodnoty vyhodnot´ı posledn´ı tˇret´ı znak. Na základˇe tˇechto kombinac´ı zmˇen´ı na urˇcitých výstupech data. Výstupy z toho bloku potom vedou do patˇriˇcných blok˚u (blok nastaven´ı A/D pˇrevodn´ık˚u, synchronizace mˇeˇren´ı ovládán´ı relé...), které vyhodnocuj´ı tyto kombinace. Prvn´ı pˇrijatý dat indikuje, co se bude nastavovat, napˇr. parametry A/D pˇrevodn´ıku nebo vzorkovac´ı frekvence. Ve druhém pˇrijatém bytu je zpravidla informace o kterou periférii se jedná, napˇr. prvn´ı nebo druhý A/D pˇrevodn´ık a ve tˇret´ım bajtu je informace o který parametr se jedná. Data 1. Byte

2. Byte

3. Byte

0x72

cˇ´ıslo relé

0-rozepnuto, 1-sepnuto

0x74

cˇ´ıslo dˇel´ıc´ıho pomˇeru vzork. frekvence 0-80MHz, 1-40MHz, 2-20Mhz ....

0x6f

1 - poslat namˇeˇrená data 0 - nic

0x73

0x6b

0 - spouˇstˇen´ı podle kanálu A 1 - spouˇstˇen´ı podle kanálu B

0x73

0x68

spouˇstˇec´ı hodnota

0x73

ostatn´ı

0 - spouˇstˇen´ı na sestupnou hranu 1 - spouˇstˇen´ı na vzestupnou hranu

0x70

0 - A/D pˇrevodn´ık A

nastaven´ı

1 - A/D pˇrevodn´ık B 0xff - reset znak, vˇzdy vynuluje pˇrij´ımac´ı blok na pˇrijmán´ı prvn´ı instrukce Tabulka 2.1: Vyhodnocen´ı instrukc´ı.


´ OVLADAC I´ SOFTWARE

3

Ovládac´ı program byl navrˇzen s následuj´ıc´ım rozvrˇzen´ım prvk˚u:

Obrázek 3.1: Ovládac´ı program.

V pravé cˇ a´ sti je ovládac´ı panel pro nastavován´ı vzorkovac´ı frekvence, reˇzim˚u spouˇstˇen´ı, napˇet’ových rozsah˚u a vazeb signál˚u. A ve spodn´ı cˇ a´ sti tohoto panelu se vypisuj´ı spoˇc´ıtané hodnoty napˇet´ı. Levá cˇ a´ st programu je celá urˇcena pro zobrazován´ı pr˚ubˇeh˚u signál˚u.

3.1

Knihovna Qt

Ovládac´ı program pro PC byl napsán v jazyce C++ za pomoci knihovny Qt v. 4.6. Tato knihovna byla zvolena z d˚uvodu zjednoduˇsen´ı psan´ı multiplatformn´ıch program˚u bez ´ u´ pravy zdrojového kódu pro jednotlivé platformy. Upravy kódu jsou nutné pˇri pouˇzit´ı nˇekterých jiných knihoven neˇz Qt.

35


36

Pro psan´ı programu bylo pouˇzito vývojové prostˇred´ı Nokia Qt SDK ve verzi 2010.02.1, které je ke staˇzen´ı z http://qt.nokia.com/downloads.

3.2

OpenGL

OpenGL je rozhran´ı pro programován´ı aplikac´ı, které m˚uzˇ e fungovat nad libovolným hardware, který pracuje s pixely (má frame buffer). V OpenGL je vˇse popsáno stavy a programátor svými pˇr´ıkazy tyto stavy mˇen´ı. OpenGL je nezávislé na platformˇe a prostˇrednictv´ım ovladaˇce komunikuje pˇr´ımo s hardware (nikoli pˇres operaˇcn´ı systém) [13]. Pro sn´ızˇ en´ı nárok˚u na výpoˇcetn´ı výkon procesoru jsou pr˚ubˇehy napˇet´ı vykreslovány právˇe pomoc´ı rozhran´ı OpenGL, ostatn´ı prvky programu se vykresluj´ı pomoc´ı prostˇredk˚u operaˇcn´ıho systému. O zobrazován´ı pr˚ubˇehu dat se stará tˇr´ıda GLWidget, která dˇed´ı vlastnosti tˇr´ıdy QGLWidget, která je standardn´ı souˇca´ st´ı knihoven Qt a umoˇznˇ uje pouˇz´ıvat rozhran´ı OpenGL. K pˇrijmut´ı namˇeˇrených dat je urˇcena metoda (slot) zobraz(float *data1, float *data2), která pˇrijme adresy ukazatel˚u na pole namˇeˇrených dat a ty uloˇz´ı. Potom se vyvolá metoda paintGL(), která pˇrez rozran´ı OpneGL zobraz´ı namˇeˇrená data. Pomoc´ı cykl˚u poˇsle grafické kartˇe pozice jednotlivých bod˚u vzork˚u dat. K tomu pouˇz´ıvá funkci glBegin(GL_LINE_STRIP), kde GL_LINE_STRIP znaˇc´ı, zˇ e jednotlivé body budou propojeny u´ seˇckami.

3.3

Výpoˇcty a filtr signálu

Ovládac´ı program poˇc´ıtá a zobrazuje stˇredn´ı a efektivn´ı hodnotu mˇeˇreného napˇet´ı. Výpoˇcet stˇredn´ı hodnoty napˇet´ı se provád´ı jako pr˚umˇer zmˇeˇrených hodnot. Uavrg =

∑ni=0 (ui ) n

Kde: i – je poˇrad´ı zmˇeˇreného vzorku. n – je poˇcet zmˇeˇrených vzork˚u.

(3.1)


Pro výpoˇcet efektivn´ı hodnoty napˇet´ı se pouˇzil následuj´ıc´ı vztah [17]: s RT 2 0 u (t)dt Ue f = T který byl upraven pro realizaci v jazyce C na: s ∑ni=0 (u2i ) Ue f = n

37

(3.2)

(3.3)

K filtraci sˇumu v namˇeˇrených datech se dá aktivovat filtr. Tento filtr poˇc´ıtá plovouc´ı pr˚umˇer pˇeti vzork˚u signálu. Filtr dobˇre filtruje napˇet’ové sˇpiˇcky signálu a uplatnˇen´ı najde pˇredevˇs´ım u pr˚ubˇeh˚u napˇet´ı jako je sinus. U obdeln´ıkového pr˚ubˇehu znaˇcnˇe zaobluje nábˇezˇ né a sestupné hrany. Toto zaoblen´ı nar˚ustá se stoupaj´ıc´ım poˇctem zobrazených period signálu.

3.4

Ovladaˇce D2XX

V osciloskopu byl pouˇzit výsˇe zm´ınˇený pˇrevodn´ık ze séˇriového portu na USB FT232R. K nˇemu výrobce dodává 2 verze ovladaˇcu˚ . Verze VCP vytváˇr´ı v PC virtuáln´ı sériový port ke kterému lze pˇristupovat jako k jakémukoliv jinému sériovému portu. Nevýhodami tohoto ˇreˇsen´ı jsou niˇzsˇn´ı maximáln´ı pˇrenosová rychlost a nemoˇznost ovlivnit nˇekteré vlastnosti komunikace. Proto byly vybrány ovladaˇce D2XX. Tyto ovladaˇce nezpˇr´ıstupˇnuj´ı pˇrevodn´ık pˇrez virtuáln´ı sériový port, ale umoˇznˇ uj´ı k nˇemu pˇristupovat pomoc´ı knihovny. Pouˇzit´ım tˇechto ovladaˇcu˚ je nejvyˇssˇ´ı moˇzná pˇrenosová rychlost 3Mbod, která je zde pouˇzita. Pro pˇrehlednost pˇri programován´ı byla naprogramována tˇr´ıda ftdi, která vyuˇz´ıvá výsˇe uvedené ovladaˇce D2XX ve verzi 2.06.02 pro OS Windows a ve verzi 0.4.16 pro OS Linux. Tˇr´ıda obsahuje nˇekolik metod. Npˇr. metodu vytvorKomunikaci() pro vytvoˇren´ı ˇ komunikace, metodu nastavParametry pro nastaven´ı komunikaˇcn´ıch paramter˚u. Casto pouˇz´ıvaná metoda je odeslData(char[3]), která se pouˇz´ıvá pro pos´ılán´ı pˇr´ıkaz˚u osciloskopu, jako je zmˇena napˇet’ového rozsahu, vazba signálu, vzorkovac´ı frekvence... Pro pˇr´ıjmán´ı dat z osciloskopu je urˇcena metoda prijData(), která má návratovou hodnotu typu bool, metoda nejdˇr´ıve zjist´ı, zda je v pˇr´ıjmac´ım bufferu uloˇzen celý blok dat a pokud ano, naˇcte pˇrijatá data a sloˇz´ı data rozdˇelená pˇri pos´ılán´ı zpˇet do poˇzadované formy,


výsledná data jsou pole dat typu float pro kaˇzdý mˇeˇr´ıc´ı kanál v rozsahu <-1;1>, protoˇze takový formát dat vyˇzaduje naprogramovaná tˇr´ıda pro zobrazen´ı dat. Navázán´ı komunikace s FT232R zaˇc´ıná pomoc´ı volán´ı funkce FT_ListDevices, která zjist´ı poˇcet pˇripojených obvod˚u FTDI. Pokud je nalezen alespoˇn jeden obvod, je otevˇrena komunikace volán´ım funkce FT_OpenEx(popis, FT_OPEN_BY_DESCRIPTION, &ftHandle), kde ”popis” je ˇretˇezec znak˚u, ve kterém je uloˇzen naprogramovaný název. Funkce tedy otevˇre komunikace jen s obvodem, který má ve své pamˇeti nakonfigurovaný poˇzadovaný název, v tomto pˇr´ıpadˇe ”osciloskop”. Pokud jsou nalezeny nˇejaké FTDI obvody, ale zˇ a´ dný nemá naprogramovaný popis ”osciloskop”, tak k otevˇren´ı komunikace nedojde a dojde ke zobrazen´ı varován´ı o nenalezen´ı pˇripojeného osciloskopu. Pro zajiˇstˇen´ı optimáln´ı komunikace byla zmˇenˇena velikost pˇrij´ımac´ıho a odes´ılac´ı bufferu dat volán´ım funkce FT_SetUSBParameters(ftHandle, prichozi, odchozi), kde ”prichozi” je velikost pˇrij´ımac´ıho bufferu dat a je nastavena na hodnotu 6144 podle poˇctu pˇrijmaného bloku dat. Odchoz´ı buffer byl nastaven na nejniˇzsˇ´ı moˇznou velikost 64, protoˇze se do osciloskopu pos´ılaj´ı pouze krátké povely. Osciloskop je nutné pˇripojit pˇred spuˇstˇen´ım ovládac´ıho programu v PC, protoˇze detekce pˇripojeného osciloskopu prob´ıhá jen pˇri spuˇstˇen´ı programu a dodateˇcná detekce neni naprogramovaná.

38


39

ˇ DOSAZEN E´ VLASTNOSTI

4

Souhrn parametr˚u osciloskopu: • napájen´ı z USB rozhran´ı, max. spotˇreba 490mA • vzorkovac´ı frekvence 1,25 - 80 MHz nastavitelná v 7-mi kroc´ıch • rozliˇsen´ı 12 bit˚u • 4 napˇet’ové rozsahy: 1V, 2V, 10V, 20V • pˇrep´ınatelná vazba vstupn´ıho signálu • vstupn´ı impedance 1MΩ||19pF • pamˇet dat 1536 vzork˚u na kaˇzdý kanál

4.1

Zvlnˇen´ı napájec´ıho napˇet´ı

Pro ovˇeˇren´ı vypoˇc´ıtaného zvlnˇen´ı výstupn´ıho napˇet´ı mˇeniˇcu˚ bylo zmˇeˇreno skuteˇcné zvlnˇen´ı pomoc´ı osciloskopu Agilent pˇri maximáln´ım odbˇeru osciloskopu - vzorkovac´ı frekvence 80MHz, vˇsechna relé sepnuta. Mˇeniˇc napˇet´ı Uzvl(p−p) [mV ] Uzvl(p−p) [mV ] Uzvl(p−p) [mV ] U+3,3

70

U+1,2

100

U−3,3

20

31 (za L5 )

24 (za L4 )

13 (za L6 )

Tabulka 4.1: Zvlnˇen´ı výstupn´ıch napˇet´ı mˇeniˇcu˚ .

Z tabulky namˇeˇrených hodnot je vidˇet, zˇ e pouˇzit´ı LC filtr˚u pro filtraci napˇet´ı pro analogovou cˇ a´ st A/D pˇrevodn´ık˚u a napájec´ı napˇet´ı OZ je u´ cˇ elné, protoˇze zvlnˇen´ı napˇet´ı u 3, 3V napájen´ı sniˇzuj´ı v´ıce neˇz o polovinu a u záporného napájec´ıho napˇet´ı témˇeˇr o polovinu. Podle výpoˇctu v návrhu mˇeniˇce napˇet´ı na −3, 3V vyˇslo výstupn´ı zvlnˇen´ı 0, 71mV + zvlnˇen´ı zp˚usobené sériovým odporem kondenzátor˚u. Pokud bude brána tato vypoˇctená hodnota jako pravdivá, lze dopoˇc´ıtat sériový odpor pouˇzitých kondenzátor˚u. ∆VESR = ∆Vzmer − ∆V = 20 − 0, 71 = 19, 29mV

(4.1)


RESR =

4.2

∆VESR 19, 29 = = 0, 3577Ω IOUT 54

40

(4.2)

Proudový odbˇer

Odbˇer proudu byl mˇeˇren pro nˇekolik reˇzim˚u osciloskopu. Aby se nechala vypoˇc´ıtat spotˇreba samotného A/D pˇrevodn´ıku, bylo nutné mˇeˇrit spotˇrebu s obouma pˇrevodn´ıkama pˇrepnutýma do u´ sporného reˇzimu, spotˇreba s jedn´ım aktivn´ım A/D pˇrevodn´ıkem a pro pˇredstavu o celkové spotˇrebˇe byly oba A/D pˇrevodn´ıky aktivn´ı. fvzork [MHz] I1 [mA] I2 [mA] I3 [mA] IAD [mA] 1,25

181,9

154,8

127,2

27,6

10,00

196,3

163,6

131,1

32,5

Imin [mA]

20,00

212,0

173,1

135,4

37,6

Imax [mA] 455,3

40,00

245,3

193,0

143,6

49,4

80,00

321,9

233,4

160,5

72,9

127,2

Tabulka 4.2: Odbˇer proudu osciloskopu.

I1 je odbˇer proudu pˇri zapnutých obou A/D pˇrevodn´ıc´ıch. I2 je odbˇer proudu pˇri aktivn´ım jednom A/D pˇrevodn´ıku a druhém v u´ sporném reˇzimu. I3 je odbˇer proudu pˇri obou A/D pˇrevodn´ıc´ıch v u´ sporném reˇzimu. Relé byla pˇri tomto mˇeˇren´ı nechána rozepnutá, kromˇe mˇeˇren´ı maximáln´ıho odbˇeru. Napˇet´ı na USB bylo pˇri minimáln´ı zátˇezˇ´ı 5, 06V a pˇri maximáln´ı zátˇezˇ i 4, 93V . Z namˇeˇrených hodnot plyne, zˇ e se zvyˇsuj´ıc´ı se vzorkovac´ı frekvenc´ı spotˇreba jednotlivých cˇ a´ st´ı stoupá pˇribliˇznˇe lineárnˇe.


41

Obrázek 4.1: Závislost odbˇeru proudu na vzorkovac´ı frekvenci.

4.3

Frekvenˇcn´ı rozsah vstupu

K promˇeˇren´ı frekvenˇcn´ı charakteristiky vstupn´ıch obvod˚u byl pouˇzit generátor HP 33120A a ke kontrole výstupn´ıho napˇet´ı multimetr HP 34401A. Protoˇze frekvenˇcn´ı rozsah multimetru HP 34401A konˇcil u 10MHz, byla velikost amplitudy generátoru brána od 10MHz pouze z u´ daje generátoru. Napˇet’ový rozsah osciloskopu byl nastaven na 0,2V/d´ılek. f [kHz]

1

2

5

10

20

50

100

200

500

1000

UG [V ]

0.501

0.501

0.501

0.501

0.501

0.501

0.501

0.501

0.499

0.501

Um [V ]

0.502

0.501

0.497

0.498

0.499

0.501

0.498

0.498

0.497

0.497

Um [dB]

0.017

0.000 -0.070 -0.052

f [kHz]

2000

5000

10000

15000

UG [V ]

0.500

0.500

0.500

0.500

Um [V ]

0.500

0.391

0.185

0.109

Um [dB]

0.000

-2.136 -8.636 -13.231

-0.035 0.000 -0.052

Tabulka 4.3: Frekvenˇcn´ı charakteristika vstupu.

-0.052 -0.035 -0.070


42

Hodnota u´ tlumu v dB byla vypoˇc´ıtána podle následuj´ıc´ıho vztahu: UmdB = 20 · log

Um [dB] UG

(4.3)

Z následuj´ıc´ıho grafu je vidˇet, zˇ e frekvenˇcn´ı charakteristika odpov´ıdá vypoˇc´ıtaným hodnotám v kapitole 1.1.2.

Obrázek 4.2: Frekvenˇcn´ı rozsah vstupn´ı cˇ a´ sti osciloskopu.

4.4

Pˇresnost mˇerˇ en´ı

Pˇresnost mˇeˇren´ı nejv´ıce ovlivˇnuj´ı dva faktory. Prvn´ı je pr˚unik ruˇsen´ı z digitáln´ı cˇ a´ sti osciloskopu a mˇeniˇcu˚ napˇet´ı do vstupn´ıch obvod˚u, které je viditelné pˇredevˇs´ım pˇri dvou nejniˇzsˇ´ıch napˇet’ových rozsaz´ıch, ale pˇri uzemˇen´ı vstupu jeˇstˇe klesne. Druhým faktorem je pˇreslech mezi kanály, zp˚usobený pravdˇebodobnˇe bl´ızkost´ı vstupn´ıch obvod˚u jednotlivých kanál˚u, které se ovlivˇnuj´ı kapacitn´ı a indukˇcn´ı vazbou. Pro vylouˇcen´ı vzájemného ovlivnˇen´ı mˇeˇr´ıc´ıch kanál˚u po spolené napájec´ı vˇetvy byl uzemˇen vstup OZ OPA356 mˇeˇr´ıc´ıho kanálu B pˇres kondenzátor o kapacitˇe 47nF na zem a mˇeˇr´ıc´ı signál pˇriveden na vstup mˇeˇr. kanálu A.


Na následuj´ıch obrázc´ıch jsou vidˇet pˇreslechy mezi mˇeˇr´ıc´ımi kanály. Vstupn´ı signál je vˇzdy pˇriveden na mˇeˇric´ı kanál A, který má nastavený napˇet’ový rozsah 2V /div a stejnosmˇernou vazbu signálu. Vzorkovac´ı frekvence byla nastavena na 80MHz. U prvn´ıho obrázku byl mˇeˇr´ıc´ı kanál B nastaven na napˇet’ový rozsah 0, 1V /div a vstup byl neuzemˇen. Na druhém obrázku byly nastaveny stejné parametry, ale vstup konektoru byl uzemˇen. Tˇret´ı obrázek ukazuje pokus s uzemˇeným vstupem OZ OPA356. Na posledn´ım obrázku je zobrazen pˇreslech pˇri napˇet’ovém rozsahu mˇeˇr. kanálu B 2V /div, pˇri tomto napˇet’ovém rozsahu je charakter pˇreslechu odliˇsný.

Obrázek 4.3: Pˇreslech mezi mˇeˇr´ıc´ımi kanály 1.


43



Obrázek 4.6: Pˇreslech mezi mˇeˇr´ıc´ımi kanály 4. Pˇreslechy mezi mˇeˇric´ımi kanály by se daly minimalizovat u´ pravou návrhu ploˇsného spoje, kdy by se souˇca´ stky jednotlivých mˇeˇr. kanálu um´ıstily dále od sebe a uzavˇrely se do st´ın´ıc´ıho plechu. Ruˇsen´ı zp˚usobené sp´ınanými mˇeniˇci napˇet´ı by se mohlo sn´ızˇ it pouˇzit´ım indukˇcnost´ı s uzavˇreným magnetickým jádrem v mˇeniˇc´ıch pro +1, 2V a +3, 3V , protoˇze v realizovaném prototypu byly pouˇzity indukˇcnosti s otevˇreným magnetickým jádrem. V mˇeniˇci na −3, 3V byl pouˇzit jiný typ indukˇcnosti s uzavˇreným mag. jádrem.

44


45

ˇ Casov´ y rozsah stupnice a obnovovac´ı frekvence

4.5

Zmˇena cˇ asové osy (rozsah cˇ asu na d´ılek) se provád´ı zmˇenou vzorkovac´ı frekvence A/D pˇrevodn´ık˚u. Ze vzorkovac´ı frekvence a poˇctu mˇeˇrených dat, kterých je 1536, vycház´ı hodnota cˇ asové základny. Ta je vypoˇc´ıtáná podle T /dilek =

1 fvzork ·(pocet

vzorku)

pocet dilku na stupnici

a napˇr.

µS pro vzorkovac´ı frekvenci 10MHz vycház´ı rozliˇsen´ı 15, 36 dilek .

Tyto výsledné hodnoty jsou netypické pro osciloskop. Pro zajiˇstˇen´ı obvyklých hodnot cˇ asové stupnice by se mohl pos´ılat jiný - menˇs´ı poˇcet vzork˚u, ale t´ım by se nevyuˇzila RAM pamˇet v FPGA obvodu, proto byla dána pˇrednost tˇemto cˇ asovým rozsah˚um. Obnovovac´ı frekvence mˇeˇrených pr˚ubˇehu je ovlivnˇena pˇrenosovou rychlost´ı dat do PC, a jejich poˇctem, vzorkovac´ı frekvenc´ı a synchronizac´ı mˇeˇren´ı. Dá se zpoˇc´ıtat jakou souˇcet doby pˇrenosu dat do PC - t p + doby ukládán´ı mˇeˇrených dat do pamˇeti - tukl + doby do spuˇstˇen´ı mˇeˇren´ı tsp . Pˇrenosová rychlost dat je 3MBod, pˇrenásˇ´ı se 1 start bit, 1 stop bit 8 B a 1 byte dat, takˇze pˇrenosová rychlost dat je 3E6 10 = 2400000 bit ze s = 350000 s . Protoˇ

se pˇrenásˇ´ı celkem 6144 byt dat, je t p =

6144 350000

= 0, 01755s. Doba ukládán´ı dat je rovna

1 tukl = 1536 fvzork [s].

Doba spuˇstˇen´ı mˇeˇren´ı závis´ı na aktuáln´ım pr˚ubˇehu vstupn´ıho signálu a u´ spˇesˇnosti vyhodnocen´ı spouˇstˇec´ı události. V nejideálnˇejˇs´ım pˇr´ıpadˇe bude trvat dva hodinové takty vzorkovac´ı frekvence. Tento pˇr´ıpad nastane, kdyˇz pˇrijde povel z PC o moˇznosti zahájit mˇeˇren´ı a v tomto okamˇziku zaˇcne vstupn´ı signál pˇrekraˇcovat komparaˇcn´ı u´ roveˇn (pro synchronizaci na vzestupnou hranu). V prvn´ım taktu hodinovéhu signálu mus´ı být tedy výstup komparátoru ve spouˇstˇec´ım bloku ’0’ a ve druhém taktu mus´ı komparátor vyhodnotit spouˇstˇec´ı podm´ınku jako splnˇenou a na výstupu m´ıt hodnotu ’1’. Po splnˇen´ı této podm´ınky se zaˇcnou mˇeˇrená data ukládat do pamˇeti. Nejdelˇs´ı doba spuˇstˇen´ı mˇeˇren´ı nastane v pˇr´ıpadˇe, zˇ e bˇehem 50000 hodinových takt˚u nedojde k vyhodnocen´ı spouˇstˇec´ı události a po této dobˇe dojde k automatickému spuˇstˇen´ı mˇeˇren´ı. Nejniˇzsˇ´ı moˇzná obnovovac´ı frekvence nastane pˇri nejniˇzsˇ´ı vzorkovac´ı frekvenci a nevyhodnocen´ı spouˇstˇec´ı události komparátorem. 1 1 + 50000 1250000 . = 0, 05878s Tobn = t p + tukl + tsp = 0, 01755 + 1536 1250000

fobn =

1 Tobn

= 17[ snimku s ]


Nejvyˇssˇ´ı obnovovac´ı frekvence je pˇri maximáln´ı vzorkovac´ı frekvenci a okamˇzitém spuˇstˇen´ı mˇeˇren´ı. 1 1 Tobn = t p + tukl + tsp = 0, 01755 + 1536 80·10 6 + 2 80·106 . = 0, 01757s

fobn =

4.6

1 Tobn

= 56, 9[ snimku s ]

Kalibraˇcn´ı signál

Kalibraˇcn´ı obdeln´ıkový signál je generován na výstupu FPGA. Jeho frekvence je 1kHz. Aby velikost napˇet´ı byla 1V , je napˇet´ı z výstupu FPGA sn´ızˇ eno odporovým dˇeliˇcem R36 R37 , výstupn´ı odpor dˇeliˇce je dán paraleln´ı kombinac´ı obou odpor˚u R36 ||R37 a vycház´ı 150Ω. Pˇri praktických testech se vˇsak projevilo zvlnˇen´ı napájec´ıho napˇet´ı FGPA obvodu a je lepˇs´ı pouˇz´ıt jiný zdroj kalibraˇcn´ıho signálu.

46


5

47

´ I´ S OSCILOSKOPY DOSTUPNYMI ´ SROVNAN NA TRHU

Pro výbˇer vhodného osciloskopu ke srovnán´ı byla spoˇc´ıtána pˇribliˇzná celková cena osciloskopu, za kterou by se nechal sestavit. Ceny souˇca´ stek byly brány z cen´ık˚u prodejc˚u Farnell a GME. Cleková cena by tedy vyˇsla pˇribliˇznˇe na 4000 Kˇc. K porovnán´ı parametr˚u byl vybrán osciloskop Voltcraft DSO-2090 USB, 40 MHz [18]. Jeho prodejn´ı cena je pˇribliˇznˇe 5500 Kˇc. Parametr

Osciloskop Voltcraft

Osciloskop bak. pr.

Napˇet’ové rozsahy

0 - 35 V

1V, 2V, 10V, 20V

Vzorkovac´ı frekvence

100MHz

80MHz

Rozliˇsen´ı A/D pˇrevodn´ıku

8 bit˚u

12 bit˚u

Pamˇet’ dat

32 kbps/kanál (4000 vzork˚u/kanál)

1536 vzork˚u/kanál

Napájen´ı

USB

USB

Vstupn´ı impedance

1MΩ||50pF

1MΩ||19pF

Tabulka 5.1: Porovnán´ı vlastnost´ı osciloskop˚u.

Parametry osciloskopu Voltcraft jsou podobné s navrˇzeným osciloskopem ve vzorkovac´ı frekvenci, napájen´ı a napˇet’ových rozsaz´ıch. Voltcraft má vˇetˇs´ı pamˇet’ pro mˇeˇrená data, coˇz se m˚uzˇ e nˇekdy ukázat jako výhoda. Naopak má menˇs´ı rozliˇsen´ı A/D pˇrevodn´ık˚u. Frekvenˇcn´ı rozsah vstupu osc. Voltcraft je 40MHz, to je vyˇssˇ´ı hodnota neˇz zde navrˇzený osciloskop. Z hlediska softwaru má Voltcraft implementováno v´ıce matematických funkc´ı, vˇcetnˇe spektráln´ı analýzy signálu a umoˇznˇ uje nastavit delˇs´ı cˇ asy cˇ asové základny. Osciloskop Voltcraft pracuje pod OS Windows a má moˇznost spolupracovat s programem LabVIEW. Navrˇzený osciloskop neumoˇznˇ uje propojen´ı s LabVIEW, ale pracuje i pod OS Linux.


6

´ ER ˇ ZAV

C´ılem práce bylo navrhnout kompletn´ı osciloskop pˇripojený k PC pˇrez USB rozran´ı spolu s ovládac´ım programem. Poˇzadované pramatry byly: minimáln´ı frekvenˇcn´ı rozsah 5MHz, vzorkovac´ı frekvence alespoˇn 10MHz, rozliˇsen´ı 12 bit˚u a napˇet’ový rozsah alespoˇn 1V. Dosaˇzené vlastnosti jsou: frekvenˇcn´ı rozsah 10MHz pˇri poklesu signálu o 6dB, vzorkovac´ı frekvence 80MHz, rozliˇsen´ı 12 bit˚u a napˇet’ový rozsah 1 - 20V. Omezen´ı frekvenˇcn´ıho rozsahu bylo popsáno v kapitole 1.1.2. Pˇri akceptován´ı vyˇssˇ´ıho zkreslen´ı signálu pˇri vyˇssˇ´ıch frekvenc´ı je moˇzné zvýsˇit mezn´ı frekvenci výmˇenou pˇr´ısluˇsných kondenzátor˚u a dosáhnout tak vyˇssˇ´ıho frekvenˇcn´ıho rozsahu. Pouˇzité OZ maj´ı sˇ´ıˇrku pásma 200MHz a 270MHz, takˇze je moˇzné ji zvˇetˇsit. Osciloskopu je napájen z USB sbˇernice a proto byl navrˇzen pro napájec´ı napˇet´ı 5V , které má USB port k dispozici. V pˇr´ıpadˇe potˇreby je moˇznost napájen´ı z jiného zdroje 5V s toleranc´ı napˇet´ı 5%, volba napájen´ı se provád´ı pˇrepnut´ım propojky JP1. Protoˇze se ukázalo napájen´ı z USB jako spolehlivé, nebyl vyveden konektor pro extern´ı napájen´ı. S ohledem na maximáln´ı povolený proudový odbˇer z USB byly pouˇzity sp´ınané regulátory napˇet´ı, které maj´ı vyˇssˇ´ı u´ cˇ innost neˇz lineárn´ı regulátory napˇet´ı. Napˇr. 3, 3V regulátor má dosahovat u´ cˇ innosti 94%, v pˇr´ıpadˇe pouˇzit´ı lineárn´ıho regulátoru by byla u´ cˇ innost jen 66%. Pˇri porovnán´ı s vybraným prodávaným osciloskopem ztrác´ı na frekvenˇcn´ım rozsahu vstupu. Tuto nevýhodu vˇsak lze odstranit podle výsˇe uvedeného postupu. Velikost pamˇeti dat je zde omezená pouˇzitým typem hradlového pole. Pamˇet’ dat by se mohla zvýsˇit pˇridán´ım extern´ı RAM pamˇeti nebo výmˇenou FPGA obvodu s vyˇssˇ´ı velikost´ı vnitˇrn´ı RAM pamˇeti. Tato u´ prava by se vˇsak neobeˇsla bez nového návrhu ploˇsného spoje. Z cˇ asového hlediska nebylo implementováno v´ıce matematických funkc´ı nebo delˇs´ı cˇ asová základna.

48


49

REFERENCE ˇ [1] MATOUSEK, V. USB Prakticky s obvody FTDI - 1. D´ıl 2003, BEN - technická literatura. [2] JUNG, Walt. Op Amp application handbook. 2005. 878 s. ISBN 0-7506-7844-5.

[3] Spartan-3AN FPGA Family Data Sheet [online]. XILINX, 2008 , 06/02/2008 [cit. 2010-04-22]. URL: . [4] Spartan-3 Generation FPGA User Guide [online]. XILINX, 2009, 01/21/2009 [cit. 2010-04-22]. URL: [5] Spartan-3 Generation Configuration User Guide [online], XILINX, 2009, 10/26/2009 [cit. 2010-04-22]. URL: . [6] OPA356 Data Sheet [online]. TEXAS INSTRUMENTS, 07 Nov 2001 [cit. 201004-23]. URL: . [7] THS4504 Data Sheet [online]. TEXAS INSTRUMENTS, 15 May 2008 [cit. 201004-23] URL: . [8] ADS6124 Data Sheet [online]. TEXAS INSTUMENTS, 04 Dec 2007 [cit. 2010-0424] URL: . [9] FT232RL Data Sheet [online]. Future Technology Devices International Limited, 2009 [cit. 2010-04-28] URL: . [10] Universal Serial Bus [online]. , modified on 27 May 2010 at 17:47 [cit. 2010-05-27] URL: . ˇ ’ASTNY, ´ Jakub. Programovatelná hradlová pole [online]. 2008 [cit. 2010-05-17] [11] St URL . [12] ZOUBEK, Ondˇrej. Základn´ı knihovn´ı prvky Spartan 3 [online]. 2006 [cit. 2010-0430] URL .


50

´ Lukásˇ. Programujte [online]. 28. 05. 2006 [cit. 2010-05-17]. Verze [13] CHURY, OpenGL. URL: . [14] WIKIPEDIE : VHDL [online]. 11. 11. 2009 v 23:40 [cit. 2010-05-27]. URL: . [15] TPS62040 Data Sheet [online]. TEXAS INSTRUMENTS, 28 Oct 2005 [cit. 201005-08] URL: . [16] TPS63700 Data Sheet [online]. TEXAS INSTRUMENTS, 12 Nov 2007 [cit. 201005-08] URL: . [17] WIKIPEDIE : Efektivn´ı hodnota [online]. 7. 3. 2010 v 13:48 [cit. 2010-05-08] URL: . [18] Digitáln´ı osciloskop Voltcraft DSO-2090 USB [online]. [cit. 2010-05-23] URL: .


51

ˇ ILOH ´ SEZNAM PR A Schéma zapojen´ı

50

B Osazen´ı ploˇsného spoje

53

C Výsledná realizace

54


A

´ SCHEMA ZAPOJENI´

Obrázek A.1: Schéma vstupn´ı cˇ a´ sti osciloskopu.

52


Obrázek A.2: Schéma logické cˇ a´ sti osciloskopu.

53


Obrázek A.3: Schéma napájec´ı cˇ a´ sti osciloskopu.

54


B

55

ˇ EHO ´ OSAZENI´ PLOSN SPOJE

Obrázek B.1: Spodn´ı strana ploˇsného spoje. (zmenˇseno)

Obrázek B.2: Osazen´ı spodn´ı ploˇsného spoje.

strany

Obrázek B.3: Vrchn´ı strana ploˇsného spoje. (zmenˇseno)

Obrázek B.4: Osazen´ı vrchn´ı ploˇsného spoje.

strany


C

´ REALIZACE ´ VYSLEDN A

Obrázek C.1: Výsledná realizace osciloskopu.

56

DIGITÁLNÍ OSCILOSKOP SE SBĚRNICÍ USB

Recommend Documents