VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY
FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ ÚSTAV AUTOMATIZACE A MĚŘICÍ TECHNIKY FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF CONTROL AND INSTRUMENTATION
DIGITÁLNÍ OSCILOSKOP SE SBĚRNICÍ USB DIGITAL OSCILLOSCOPE WITH USB INTERFACE
BAKALÁŘSKÁ PRÁCE BACHELOR'S THESIS
AUTOR PRÁCE
VÁCLAV VADINSKÝ
AUTHOR
VEDOUCÍ PRÁCE SUPERVISOR
BRNO 2010
Ing. ZDENĚK HAVRÁNEK, Ph.D.
VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta elektrotechniky a komunikačních technologií Ústav automatizace a měřicí techniky
Bakalářská práce bakalářský studijní obor Automatizační a měřicí technika Student: Ročník:
Václav Vadinský 3
ID: 98340 Akademický rok: 2009/2010
NÁZEV TÉMATU:
Digitální osciloskop se sběrnicí USB POKYNY PRO VYPRACOVÁNÍ: 1) V návaznosti na semestrální projekt navrhněte koncepci a obvodové řešení digitálního osciloskopu s minimálně jedním analogovým vstupem vzorkovaným alespoň 10 MHz (kmitočtový rozsah min. 5 MHz), vstupním napěťovým rozsahem minimálně 1V a rozlišením 12 bitů. Připojení k počítači pomocí USB sběrnice. Rozvažte potřebnou kapacitu vlastní paměti osciloskopu pro průběžné ukládání měřených dat. Srovnejte vámi navržené zařízení s konkurencí s ohledem na přepokládané parametry a cenu. 2) Realizujte hardwarovou i softwarovou (firmware) část USB osciloskopu dle výše uvedených požadavků. Předpokládá se programování vnitřního hradlového pole FPGA ve VHDL. Vytvořené zařízení by mělo být malých rozměrů (max. 5x10 cm). 3) Vytvořte ovládací software v počítači (v jazyce C) pro zobrazení měřených průběhů a nastavování parametrů. 4) Ověřte metrologické parametry realizovaného zařízení. DOPORUČENÁ LITERATURA: [1] Havlík, L. Osciloskopy a jejich použití. Sdělovací technika, 2002, 254 s. ISBN 80-901936-8-4. [2] Firemní literatura Analog Devices, Texas Instruments a Xillinx. Termín zadání:
8.2.2010
Termín odevzdání:
Vedoucí práce:
Ing. Zdeněk Havránek, Ph.D.
31.5.2010
prof. Ing. Pavel Jura, CSc. Předseda oborové rady UPOZORNĚNÍ: Autor bakalářské práce nesmí při vytváření bakalářské práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.
ABSTRAKT Pr´ace se zab´yv´a n´avrhem a realizac´ı hardwaru a softwaru osciloskopu k PC. Komunikace s PC prob´ıh´a pomoc´ı USB rozhran´ı, ze kter´eho je osciloskop z´aroveˇn nap´ajen. Osciloskop je vybaven 2 mˇeˇric´ımi kan´aly s vertik´aln´ım rozliˇsen´ım 12 bit˚ u a maxim´aln´ı vzorkovac´ı frekvenc´ı 80MHz. Veˇsker´e nastavov´an´ı parametr˚ u je prov´adˇeno pomoc´ı programu v PC. Pr´ace se d´ale zab´yv´a zp˚ usobem zaznamen´av´an´ı, synchronizac´ı mˇeˇren´ı a pos´ıl´an´ı namˇeˇren´ych dat do PC a jejich n´asledn´em zpracov´an´ı a vyhodnocen´ı.
ˇ ´ SLOVA KL´ICOV A A/D pˇrevodn´ık, FPGA, OpenGL, osciloskop, FT232, mˇeˇren´ı
ABSTRACT The work deals with design and implementation of hardware and software oscilloscope to a PC. A communication with PC is via USB interface from which is the oscilloscope powered. The oscilloscope is equipped with 2 measuring channels with vertical resolution 12 bits and maximum sampling frequency 80MHz. Any adjustment of parameters is performed using the PC. The work also deals with manner of recording, synchronization of measurements and sending the measured data to PC and its subsequent processing and evaluation.
KEYWORDS A/D converter, FPGA, OpenGL, oscilloscope, FT232, measurement
Bibliografick´a citace: ´ V. Digit´aln´ı osciloskop se sbˇernic´ı USB. Brno: Vysok´e uˇcen´ı technick´e VADINSKY, v Brnˇe, Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı, 2010. 56 s. Vedouc´ı bakal´aˇrsk´e pr´ace Ing. Zdenˇek Havr´anek, Ph.D.
´ SEN ˇ ´I PROHLA DIGITALN´I OSCILOSKOP SE ” ˇ ´I USB“ jsem vypracoval samostatnˇe pod veden´ım vedouc´ıho bakal´aˇrsk´e pr´ace SBERNIC Prohlaˇsuji, ˇze svou bakal´aˇrskou pr´aci na t´ema
a s pouˇzit´ım odborn´e literatury a dalˇs´ıch informaˇcn´ıch zdroj˚ u, kter´e jsou vˇsechny citov´any v pr´aci a uvedeny v seznamu literatury na konci pr´ace. Jako autor uveden´e bakal´aˇrsk´e pr´ace d´ale prohlaˇsuji, ˇze v souvislosti s vytvoˇren´ım t´eto bakal´aˇrsk´e pr´ace jsem neporuˇsil autorsk´a pr´ava tˇret´ıch osob, zejm´ena jsem nezas´ahl nedovolen´ym zp˚ usobem do ciz´ıch autorsk´ych pr´av osobnostn´ıch a jsem si plnˇe vˇedom n´asledk˚ u poruˇsen´ı ustanoven´ı § 11 a n´asleduj´ıc´ıch autorsk´eho z´akona ˇc. 121/2000 Sb., vˇcetnˇe moˇzn´ych trestnˇepr´avn´ıch d˚ usledk˚ u vypl´yvaj´ıc´ıch z ustanoven´ı § 152 trestn´ıho z´akona ˇc. 140/1961 Sb.
V Brnˇe dne
...............
.................................. (podpis autora)
ˇ ´ ´I PODEKOV AN Dˇekuji vedouc´ımu bakal´aˇrsk´e pr´ace Ing. Zdeˇnku Havr´ankovi, Ph.D. za poskytnut´e rady a n´amˇety pˇri zpracov´an´ı m´e pr´ace.
V Brnˇe dne . . . . . . . . . . . . . . .
.................................. (podpis autora)
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
7
OBSAH 1
N´avrh HW 1.1
1.2
1.3
2
3
4
11
Vstupn´ı cˇ a´ st . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11
1.1.1
Vazba sign´alu a dˇeliˇc napˇet´ı . . . . . . . . . . . . . . . . . . . .
12
1.1.2
Vstupn´ı zesilovaˇc . . . . . . . . . . . . . . . . . . . . . . . . . .
14
1.1.3
A/D pˇrevodn´ık . . . . . . . . . . . . . . . . . . . . . . . . . . .
17
Logick´a cˇ a´ st . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
1.2.1
Spartan 3AN . . . . . . . . . . . . . . . . . . . . . . . . . . . .
19
1.2.2
USB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
1.2.3
FT232R . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
Nap´ajen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
1.3.1
Blok nap´ajen´ı +1,2V a +3,3V . . . . . . . . . . . . . . . . . . .
24
1.3.2
Blok nap´ajen´ı -3,3V . . . . . . . . . . . . . . . . . . . . . . . .
25
Software - FPGA
28
2.1
Mˇeˇren´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28
2.2
Konfigurace A/D pˇrevodn´ık˚u . . . . . . . . . . . . . . . . . . . . . . . .
29
2.3
S´eriov´a linka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
30
2.4
Blok spouˇstˇen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
2.5
Odes´ıl´an´ı dat . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
2.6
Pˇr´ıjem povel˚u . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
Ovl´adac´ı software
33
3.1
Knihovna Qt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
3.2
OpenGL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
3.3
V´ypoˇcty a filtr sign´alu . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
3.4
Ovladaˇce D2XX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
Dosaˇzen´e vlastnosti
37
4.1
Zvlnˇen´ı nap´ajec´ıho napˇet´ı . . . . . . . . . . . . . . . . . . . . . . . . . .
37
4.2
Proudov´y odbˇer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
38
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
8
4.3
Frekvenˇcn´ı rozsah vstupu . . . . . . . . . . . . . . . . . . . . . . . . . .
39
4.4
Pˇresnost mˇeˇren´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
40
4.5
ˇ Casov´ y rozsah stupnice a obnovovac´ı frekvence . . . . . . . . . . . . . .
43
4.6
Kalibraˇcn´ı sign´al . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
44
5
Srovn´an´ı s osciloskopy dostupn´ymi na trhu
45
6
Z´avˇer
46
Reference
47
Seznam pˇr´ıloh
49
A Sch´ema zapojen´ı
50
B Osazen´ı ploˇsn´eho spoje
53
C V´ysledn´a realizace
54
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
9
´ ˚ SEZNAM OBRAZK U 1.1
Blokov´e sch´ema zapojen´ı. . . . . . . . . . . . . . . . . . . . . . . . . .
11
1.2
Sch´ema zapojen´ı vstupn´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . .
11
1.3
Nedokompenzovan´y dˇeliˇc napˇet´ı. . . . . . . . . . . . . . . . . . . . . . .
13
1.4
Kompenzovan´y dˇeliˇc napˇet´ı. . . . . . . . . . . . . . . . . . . . . . . . .
13
1.5
Pˇrekompenzovan´y dˇeliˇc napˇet´ı. . . . . . . . . . . . . . . . . . . . . . . .
13
1.6
Frekvenˇcn´ı charakteristika OPA356 [6]. . . . . . . . . . . . . . . . . . .
15
1.7
Z´avislost velikosti harmonick´eho zkreslen´ı na frekvenci OPA356 [6]. . . .
15
1.8
Principieln´ı sch´ema zapojen´ı THS4504 [2]. . . . . . . . . . . . . . . . .
16
1.9
Blokov´e sch´ema ADS6123 [8]. . . . . . . . . . . . . . . . . . . . . . . .
17
1.10 Moˇznosti konfigurace ADS6123 [8]. . . . . . . . . . . . . . . . . . . . .
18
1.11 Blokov´e sch´ema DCM jednotky [8]. . . . . . . . . . . . . . . . . . . . .
22
1.12 Sch´ema zapojen´ı mˇeniˇce na 3,3V. . . . . . . . . . . . . . . . . . . . . .
24
1.13 Sch´ema zapojen´ı mˇeniˇce na -3,3V. . . . . . . . . . . . . . . . . . . . . .
26
´ cinnost TPS63700 na velikosti odeb´ıran´eho proudu [16]. . . . . . . . . 1.14 Uˇ
27
2.1
Podpora blokov´e RAM pracovat jako dvou-portov´a [4]. . . . . . . . . . .
29
2.2
Organizace pamˇeti. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
29
3.1
Ovl´adac´ı program. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
4.1
Z´avislost odbˇeru proudu na vzorkovac´ı frekvenci. . . . . . . . . . . . . .
39
4.2
Frekvenˇcn´ı rozsah vstupn´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . .
40
4.3
Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 1. . . . . . . . . . . . . . . . . . . . . . .
41
4.4
Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 2. . . . . . . . . . . . . . . . . . . . . . .
41
4.5
Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 3. . . . . . . . . . . . . . . . . . . . . . .
42
4.6
Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 4. . . . . . . . . . . . . . . . . . . . . . .
42
A.1 Sch´ema vstupn´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . . . . . . .
50
A.2 Sch´ema logick´e cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . . . . . . .
51
A.3 Sch´ema nap´ajec´ı cˇ a´ sti osciloskopu. . . . . . . . . . . . . . . . . . . . . .
52
B.1 Spodn´ı strana ploˇsn´eho spoje. (zmenˇseno) . . . . . . . . . . . . . . . . .
53
B.2 Osazen´ı spodn´ı strany ploˇsn´eho spoje. . . . . . . . . . . . . . . . . . . .
53
B.3 Vrchn´ı strana ploˇsn´eho spoje. (zmenˇseno) . . . . . . . . . . . . . . . . .
53
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
10
B.4 Osazen´ı vrchn´ı strany ploˇsn´eho spoje. . . . . . . . . . . . . . . . . . . .
53
C.1 V´ysledn´a realizace osciloskopu. . . . . . . . . . . . . . . . . . . . . . .
54
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
11
SEZNAM TABULEK 1.1
Napˇet’ov´e rozsahy osciloskopu. . . . . . . . . . . . . . . . . . . . . . . .
14
1.2
Moˇznosti konfigurace FPGA. . . . . . . . . . . . . . . . . . . . . . . . .
21
1.3
Celkov´y proudov´y odbˇer z jednotliv´ych nap´ajec´ıch vˇetv´ı. . . . . . . . . .
24
2.1
Vyhodnocen´ı instrukc´ı. . . . . . . . . . . . . . . . . . . . . . . . . . . .
32
4.1
Zvlnˇen´ı v´ystupn´ıch napˇet´ı mˇeniˇcu˚ . . . . . . . . . . . . . . . . . . . . . .
37
4.2
Odbˇer proudu osciloskopu. . . . . . . . . . . . . . . . . . . . . . . . . .
38
4.3
Frekvenˇcn´ı charakteristika vstupu. . . . . . . . . . . . . . . . . . . . . .
39
5.1
Porovn´an´ı vlastnost´ı osciloskop˚u. . . . . . . . . . . . . . . . . . . . . . .
45
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
´ UVOD Zad´an´ım pr´ace bylo navrhnout osciloskop pˇripojen´y k PC pomoc´ı sbernice USB a ovl´adac´ı program pro PC. Nap´ajen´ı osciloskopu je zajiˇstˇeno z USB rozhran´ı. Vzhledem k rychlosti vzorkov´an´ı dat, bylo k ˇr´ızen´ı A/D pˇrevodn´ıku a vˇsech dalˇs´ıch periferi´ı osciloskopu pouˇzito programovateln´e hradlov´e pole, kter´e zajiˇst’uje celou cˇ innost osciloskopu. Kv˚uli sloˇzitosti implementaci USB protokolu do FPGA a pot´e tvorbˇe ovladaˇcu˚ pro PC byl pouˇzit pˇrevodn´ık z USB na s´eriov´y port. Osciloskop byl navrˇzen jako dvoukan´alov´y s maxim´aln´ı vzorkovac´ı frekvenc´ı 80MHz a napˇet’ov´ym rozsahem 1 - 20 Vp-p. Protoˇze jsou oba mˇeˇr´ıc´ı kan´aly identick´e, bude v pr´aci pops´an jen kan´al A. Osciloskop obsahuje obd´eln´ıkov´y v´ystup o frekvenci 1KHz, kter´y slouˇz´ı ke kalibraci vstupn´ıch mˇeˇr´ıc´ıch sond. Ovl´ad´an´ı osciloskopu je prov´adˇeno z programu v PC, kter´y byl naps´an v program. jazyku C++ pro operaˇcn´ı syst´emy Windows a Linux. Program byl naps´an s ohledem na moˇznost jednoduch´eho rozˇs´ıˇren´ı o dalˇs´ı funkce. Konstrukce osciloskopu byla um´ıstˇena do plastov´e krabiˇcky, podle kter´e byly urˇceny rozmˇery ploˇsn´eho spoje.
12
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
1
´ NAVRH HW
Osciloskop byl navrˇzen tak, aby byl co nejjednoduˇssˇ´ı na oˇziven´ı a jednoduchou replikaci. Koncepce vych´az´ı z n´asleduj´ıc´ıho blokov´eho sh´ematu.
Obr´azek 1.1: Blokov´e sch´ema zapojen´ı.
1.1
Vstupn´ı cˇ a´ st
Obr´azek 1.2: Sch´ema zapojen´ı vstupn´ı cˇ a´ sti osciloskopu.
13
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
1.1.1
14
Vazba sign´alu a dˇeliˇc napˇet´ı
Vstupn´ı cˇ a´ st je tvoˇrena pˇrep´ınatelnou vazbou sign´alu. K pˇrep´ın´an´ı slouˇz´ı rel´e K1. U stˇr´ıdav´e vazby je doln´ı mezn´ı frekvence dan´a kapacitou vazebn´ıho kondenz´atoru a vstupn´ım odporem dˇeliˇcu˚ napˇet´ı. f=
1 [Hz] 2 · π · R ·C
(1.1)
Kde: R – je vstupn´ı odpor napˇet’ov´eho dˇeliˇce. C – je kapacita vazebn´ıho kondenz´atoru. f=
1 = 0, 72[Hz] 2 · π · 106 · 220 · 10−9
Podle v´ysˇe uveden´eho v´ypoˇctu je tedy 0, 72Hz. Horn´ı mezn´ı frekvence je omezen´a vzorkovac´ı frekvenc´ı A/D pˇrevodn´ıku a sˇ´ıˇrkou p´asma vstupn´ıho zesilovaˇce. Osciloskop obsahuje celkem 2 napˇet’ov´e dˇeliˇce, kter´e jsou spojeny paralelnˇe a pˇrep´ın´a se pouze jejich v´ystup na vstupn´ı zesilovaˇc. Jejich dˇel´ıc´ı pomˇery jsou 1 : 2 a 1 : 20. Vstupn´ı odpor kaˇzd´eho dˇeliˇce byl navrˇzen na 2MΩ, aby v´ysledn´y vstupn´ı odpor byl roven 1MΩ, coˇz je hodnota, kterou m´a vˇetˇsina osciloskop˚u. Vstupn´ı dˇeliˇc je frekvenˇcnˇe kompenzovan´y a k doladˇen´ı kompenzace slouˇz´ı kapacitn´ı trimry. Frekvenˇcn´ı kompenzace se provede za pomoci obdeln´ıkov´eho sign´alu o frekvenci p´ar kHz. Pˇrivede se na vstup osciloskopu pˇr´ımo (bez napˇet’ov´e sondy) a osciloskop se nastav´ı na rozsah 1V nebo 2V na d´ılek tak, aby bylo zobrazen´ı sign´alu optim´aln´ı. Pot´e je potˇreba doladit zobrazen´ı pr˚ubˇehu sign´alu kapacitn´ım trimrem C51 tak, aby byl zobrazen cˇ ist´y obdeln´ık. Pot´e se pˇrepne rozsah na 0, 2V nebo 0, 1V na d´ılek, kapacitn´ı trimr C57 se nastav´ı zhruba do prostˇred sv´eho rozsahu a trimrem C47 se dolad´ı zobrazen´ı na cˇ ist´y obdeln´ıkov´y sign´al. Protoˇze pˇri pˇrep´ın´an´ı rozsah˚u doch´az´ı i k pˇrepojov´an´ı vstupn´ı kapacity OZ OPA356 k jednotliv´ym kapacitn´ım dˇeliˇcu˚ m, doch´az´ı k m´ırn´e zmˇenˇe celkov´e vstupn´ı kapacity. Pokud bude trimr C57 nastaven na 5pF, aby celkov´a kapacita horn´ı poloviny dˇeliˇce byla 20pF, bude nutn´e nastavit trimr C47 tak, aby s pˇripojen´ym vstupem OZ byla celkov´a kapacita doln´ı poloviny dˇeliˇce tak´e 20pF. V tento okamˇzik je druh´y kapacitn´ı dˇeliˇc nastaven´y tak, zˇ e jeho v´ysledn´a kapacita je 9, 072pF a celkov´a vstupn´ı kapacita mˇeˇr´ıc´ıho kan´alu je 19, 072pF. Pokud pˇri tomto nastaven´ı dojde k pˇrepnut´ı rozsahu, bude kapacita prvn´ıho
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
15
dˇeliˇce celkem 9, 075pF a druh´eho dˇeliˇce 20||(20 − 1, 5) = 9, 61pF, je v´ysledn´a kapacita vstupu rovna 9, 075 + 9, 61 = 18, 676pF. Rozd´ıl vstupn´ıch kapacit pˇri pˇrep´ın´an´ı rozsah˚u je 19, 072 − 18, 676 = 0.396pF. Tento rozd´ıl kapacity m˚uzˇ e zp˚usobit m´ırn´e rozladˇen´ı pˇripojen´e napˇet’ov´e sondy. ˇ sen´ım tohoto probl´emu by bylo pˇri pˇrep´ın´an´ı mezi tˇemito dˇeliˇci pˇrep´ınat dalˇs´ım Reˇ rel´em i jejich vstupy ke vstupu osciloskopu. Protoˇze by ale pˇrid´an´ı dalˇs´ıch 2 rel´e pˇrekroˇcilo proudov´e omezen´ı USB sbˇernice, bylo ponech´ano v´ysˇe uveden´e ˇreˇsen´ı jako dostaˇcuj´ıc´ı.
Obr´azek 1.3: Nedokompenzovan´y dˇeliˇc napˇet´ı.
Obr´azek 1.4: Kompenzovan´y
dˇeliˇc
napˇet´ı.
Obr´azek 1.5: Pˇrekompenzovan´y dˇeliˇc napˇet´ı. Osciloskop obsahuje 4 napˇet’ov´e rozsahy. K pˇrep´ın´an´ı rozsah˚u a vazby sign´alu byla zvolen´a jaz´ycˇ kov´a pˇrep´ınac´ı rel´e typu RR1U. Odpor jejich sp´ınac´ı c´ıvky je 100Ω a pˇri sp´ınac´ım napˇet´ı 5V m´a rel´e odbˇer 50mA. Tento typ rel´e byl zvolen´y pro jeho n´ızky odbˇer v sepnut´em stavu, aby bylo moˇzno nap´ajet osciloskop z USB. Rel´e jsou sp´ın´ana tranzistory BC846A a maj´ı ke sp´ınac´ı c´ıvce paralelnˇe pˇripojen´e ochrann´e diody.
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
16
Napˇet’ov´y rozsah U p−p [V ] 1
Je vytvoˇren pouˇzit´ım vstupn´ıho dˇeliˇce s dˇel´ıc´ım pomˇerem 2. Protoˇze n´asleduj´ıc´ı vstupn´ı zesilovaˇc napˇet´ı z dˇeliˇce zes´ıl´ı 2x, dostane se na vstup A/D pˇrevodn´ıku napˇet´ı stejn´e jako na vstupn´ım konektoru. Protoˇze referenˇcn´ı napˇet´ı pˇrevodn´ıku bude sn´ızˇ eno na 1V , je tedy napˇet’ov´y rozsah 1V .
2
Stejn´a konfigurace jako u pˇredchoz´ıho rozsahu, ale referenˇcn´ı napˇet´ı A/D pˇrevodn´ıku ponech´ano na standardn´ıch 2V , takˇze mˇeˇr´ıc´ı rozsah pˇrevodn´ıku je 2V .
10
Je vytvoˇren pouˇzit´ım vstupn´ıho dˇeliˇce s dˇel´ıc´ım pomˇerem 20. Protoˇze n´asleduj´ıc´ı vstupn´ı zesilovaˇc napˇet´ı z dˇeliˇce zes´ıl´ı 2x, dostane se na vstup A/D pˇrevodn´ıku napˇet´ı 10x zeslaben´e oproti vstupn´ımu konektoru. Protoˇze referenˇcn´ı napˇet´ı pˇrevodn´ıku bude sn´ızˇ eno na 1V , je tedy napˇet’ov´y rozsah 10V .
20
Stejn´a konfigurace jako u pˇredchoz´ıho rozsahu, ale referenˇcn´ı napˇet´ı A/D pˇrevodn´ıku ponech´ano na standardn´ıch 2V , takˇze mˇeˇr´ıc´ı rozsah pˇrevodn´ıku je 20V .
Tabulka 1.1: Napˇet’ov´e rozsahy osciloskopu.
1.1.2
Vstupn´ı zesilovaˇc
Jako vstupn´ı zesilovaˇc byl vybr´an operaˇcn´ı zesilovaˇc OPA356. Tento OZ byl vybr´an, protoˇze m´a J-Fet tranzistory na vstupech, d´ıky nimˇz m´a poˇzadovanou vyskou vstupn´ı impedanci. V´ystupn´ı odpor dˇeliˇce napˇet´ı je aˇz 106 Ω, vstupn´ı odpor tohoto OZ je typicky 1013 Ω, takˇze ovlivnˇen´ı dˇel´ıc´ıho pomˇeru dˇeliˇce je minim´aln´ı. Frekvenˇcn´ı sˇ´ıˇrka p´asma je 200MHz, kter´a je dostateˇcn´a pro poˇzadovan´y frekvenˇcn´ı rozsah 5MHz. OZ je zde zapojen v neinvertuj´ıc´ım zapojen´ım se zes´ılen´ım Au = 2, aby bylo minimalizov´ano rezonanˇcn´ı pˇrev´ysˇen´ı ve frekvenˇcn´ı charakteristice. Ve sch´ematu zapojen´ı je na vstupu OZ zakreslen´a dvojit´a schottkyho dioda pro ochranu vstupu proti pˇrepˇet´ı. Tato dioda byla nakonec vynech´ana, protoˇze OPA356 obsahuje na vstupech ochrann´e diody, kter´e snesou kr´atkodobˇe
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
proud 10mA. Vynech´an´ım t´eto diody byla sn´ızˇ ena kapacita vstupu OZ.
Obr´azek 1.6: Frekvenˇcn´ı charakteristika OPA356 [6]. Oproti cenovˇe a sˇ´ıˇrkou frekvenˇcn´ıho p´asma srovnateln´ych OZ s bipol´arn´ımi tranzistory na vstupech m´a vˇsak pˇri vyˇssˇ´ıch frekvenc´ıch vyˇssˇ´ı zkreslen´ı, z toho d˚uvodu byla omezena frekvenˇcn´ı sˇ´ıˇrka p´asma v n´asleduj´ıc´ım stupni. Byl vˇsak upˇrednostnˇen kv˚uli jednoduˇssˇ´ı konstrukci, protoˇze v pˇr´ıpadˇe pouˇzit´ı OZ s bip. tranzistory by se muselo zapojen´ı rozˇs´ıˇrit o obvody pro zv´ysˇen´ı vstupn´ı impedance.
Obr´azek 1.7: Z´avislost velikosti harmonick´eho zkreslen´ı na frekvenci OPA356 [6]. Protoˇze A/D pˇrevodn´ık m´a diferenci´aln´ı vstup, bylo dobr´e ho pro minimalizaci ruˇsiv´ych sign´al˚u vyuˇz´ıt. Proto byl zaˇrazen mezi v´ystup OPA356 a A/D pˇrevodn´ık diferenci´aln´ı OZ THS4504 [7]. Tento OZ vytv´aˇr´ı z nesymetrick´eho sign´alu sign´al symetrick´y posunut´y na v´ystupu o u´ roveˇn napˇet´ı na vstupu VOCM , coˇz je nutn´e pro spr´avnou funkci A/D pˇrevodn´ıku. Principi´aln´ı sch´ema je na n´asleduj´ıc´ım obr´azku.
17
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Obr´azek 1.8: Principieln´ı sch´ema zapojen´ı THS4504 [2]. Jeho frekvenˇcn´ı sˇ´ırˇka p´asma je 270MHz a je omezena z d˚uvodu v´ysˇe uveden´eho zkreslen´ı OZ OPA356 kondenz´atory ve zpˇetn´e vazbˇe na 10MHz. Spolu s odpory R10 , R11 a kondenz´atorem C87 tvoˇr´ı doln´ı frekvenˇcn´ı propust druh´eho ˇra´ du s mezn´ı frekvenc´ı 10MHz. Tato doln´ı propust z´aroveˇn funguje jako anti-aliasingov´y filtr pro A/D pˇrevodn´ık, uplatn´ı se vˇsak aˇz pro vzorkovac´ı frekvenci 20MHz a vyˇssˇ´ı. Pˇri niˇzsˇ´ıch vzorkovac´ıch frekvenc´ı se neuplatn´ı a m˚uzˇ e tedy doj´ıt ke vzniku aliasing efektu. Tomu by se dalo zabr´anit pˇreladitelnou dolno-frekvenˇcn´ı propust´ı, kter´a zde ale nen´ı realizov´ana.
18
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
1.1.3
19
A/D pˇrevodn´ık
K samotn´emu pˇrevodu analogov´e hodnoty na digit´aln´ı byl vybr´an A/D pˇrevodn´ık ADS6123. Jeho hlavn´ı parametry jsou: • rozliˇsen´ı 12 bit˚u • vzorkovac´ı frekvence v rozsahu 1 − 80MHz • nastaviteln´e vnitˇrn´ı referenˇcn´ı napˇet´ı v rozsahu 1 − 2V celkem v 7-mi kroc´ıch • moˇznost pouˇzit´ı extern´ıho referenˇcn´ıho napˇet´ı • nap´ajec´ı napˇet´ı analogov´e cˇ a´ sti 3, 3V a digit´aln´ı v rozsahu 1, 8 − 3, 3V • stabilizace stˇr´ıdy vstupn´ıho hodinov´eho sign´alu • odstup sign´alu od sˇumu 71.4dB pˇri Fin = 50MHz • celkov´e harmonick´e zkreslen´ı 88dB pˇri Fin = 50Mhz Z nastavitelnosti referenˇcn´ıho napˇet´ı plyne moˇznost mˇenit napˇet’ov´y rozsah.
Obr´azek 1.9: Blokov´e sch´ema ADS6123 [8]. ADS6123 umoˇznˇ uje zmˇenu nˇekter´ych sv´ych parametr˚u, ke kter´ym slouˇz´ı 5 v´yvod˚u. Lze pouˇz´ıt dva zp˚usoby konfigurace. Prvn´ı zp˚usob je konfigurace pˇriveden´ım patˇriˇcn´ych napˇet’ov´ych u´ rovn´ı na tyto v´yvody, kdy v´yvod RESET je trvale pˇripojen na log. 1. Druh´y, kter´y umoˇznˇ uje konfigurovat vˇetˇs´ı sˇk´alu parametr˚u, pˇrij´ım´a konfiguraˇcn´ı data pomoc´ı s´eriov´e sbˇernice. Pro aktivaci t´eto konfigurace je potˇreba prov´est spr´avnˇe reset
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
konfiguraˇcn´ıho rozhran´ı, kter´y spoˇc´ıv´a pˇriveden´ım log. ’1’ na RESET minim´alnˇe 5ms po pˇriveden´ı nap´ajec´ıho napˇet´ı a po minim´alnˇe 10ns pˇriv´est zpˇet log. ’0’, po 6, 5ms je pˇrevodn´ıch schopen pˇrij´ımat data pomoc´ı s´eriov´eho rozhran´ı. Komunikaˇcn´ı prob´ıh´a podobnˇe jako u sbˇernice SPI. Vyuˇz´ıv´a se hodinov´y vstup dat SCLK, v´yvod pro aktivaci pˇr´ıjmu dat SEN a datov´y vstup SDATA. Komunikace je pouze jednosmˇern´a, takˇze pˇrevodn´ık nijak nepotvrzuje pˇrijat´a data a chyb´ı zpˇetn´a kontrola spr´avn´eho zpracov´an´ı instrukce. Hodinov´a frekvence se m˚uzˇ e pohybovat v rozsahu jednotech Hz aˇz po 24MHz. Komunikaˇcn´ı protokol je jednoduch´y, pos´ıl´a se celkem 16 bit˚u dat. Horn´ıch 5 bit˚u obsahuje adresu registru do kter´eho se zap´ısˇou data obsaˇzen´a ve zbyl´ych 11-ti bitech. Pˇrehled moˇznost´ı ukazuje n´asleduj´ıc´ı obr´azek:
Obr´azek 1.10: Moˇznosti konfigurace ADS6123 [8].
K nastavov´an´ı byly pouˇzity registry na adrese 00 a 0C. Registr 00 je vyuˇz´ıv´an k pˇrep´ın´an´ı A/D pˇrevodn´ık˚u do u´ sporn´eho reˇzimu a nastavov´an´ı form´atu v´ystupn´ıch dat a v´ystupn´ıho rozhran´ı. Pˇrevodn´ık je nastavov´an pro pˇrenos dat ve dvojkov´em doplˇnku pˇrez CMOS rozhran´ı. Pˇri deaktivaci pˇrevodn´ıku v ovl´adac´ım softwaru se vyp´ın´a v´ystupn´ı buffer a cˇ a´ st staraj´ıc´ı se o samotn´y A/D pˇrevod.
20
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Registr 0C je pouˇzit k pˇrep´ın´an´ı rozsahu zmˇenou referenˇcn´ıho napˇet´ı. Mˇeˇr´ıc´ı rozsah se zde pˇrep´ın´a mezi 1V a 2V .
1.2
Logick´a cˇ a´ st
Pro v´ybˇer vhodn´eho ˇr´ıd´ıc´ıho cˇ lenu bylo uvaˇzov´ano programovateln´e hradlov´e pole nebo dostateˇcnˇe rychl´y mikrokontrol´er. Napˇr. NXP-LPC1754FBD80 s j´adrem ARM CortexM3. V jeho prospˇech mluv´ı velk´y poˇcet perif´eri´ı vˇcetnˇe USB rozhran´ı a moˇznost programov´an´ı v jazyce C. Nev´yhodou oproti hradlov´ym pol´ım jsou pevnˇe dan´e v´ystupy perif´eri´ı, kter´e by mohly st´ızˇ it n´avrh ploˇsn´eho spoje a nemoˇznost vytvoˇren´ı rychl´ych kombinaˇcn´ıch cˇ a´ st´ı. Hradlov´a pole jsou o nˇeco obt´ızˇ nˇejˇs´ı na programov´an´ı, maj´ı vˇsak velkou v´yhodu pˇri vytv´aˇren´ı logick´ych blok˚u, kter´e mohou pracovat paralelnˇe a umoˇznˇ uj´ı rozm´ıstit v´ystupy vytvoˇren´ych perif´eri´ı tak, aby byl zjednoduˇsen n´avrh ploˇsn´eho spoje. Nakonec byla d´ana pˇrednost hradlov´emu poly FPGA i za cenu sloˇzitˇejˇs´ı implementace algoritm˚u. Jako ˇr´ıd´ı cˇ len vzhledem k rychlosti toku dat z A/D pˇrevodn´ıku bylo zvoleno proˇ ıd´ıc´ı cˇ a´ st gramovateln´e hradlov´e pole FPGA Spartan-3A XC3S50AN od firmy Xilinx. R´ zajiˇst’uje komunikaci s PC, konfiguraci A/D pˇrevodn´ık˚u, pˇrep´ın´an´ı napˇet’ov´ych rozsah˚u, synchronizaci mˇeˇren´ych dat a jejich ukl´ad´an´ı do vnitˇrn´ı SRAM pamˇeti FPGA obvodu. Hodinov´y zdroj sign´alu pro hradlov´e pole m˚uzˇ e b´yt pˇriveden z IO FT232R nebo extern´ıho krystalov´eho oscil´atoru. N´avrh poˇc´ıt´a s obˇema moˇznostmi. Pˇri pouˇzit´ı hodinov´eho sign´alu z IO FT232R odpad´a nutnost pouˇz´ıt extern´ı oscil´ator, ale na druhou stranu extern´ı oscil´ator m˚uzˇ e dosahovat lepˇs´ı stability kmitoˇctu a t´ım i lepˇs´ıch mˇeˇr´ıc´ıch vlastnost´ı. Protoˇze hodinov´y sign´al z IO FT232R nebo extern´ıho oscil´atoru bude niˇzsˇ´ı neˇz poˇzadovan´ych 80MHz, byla pro jeho vytvoˇren´ı vyuˇzita vnitˇrn´ı jednotka DCM FPGA obvodu. Pˇri praktick´e realizaci byl pouˇzit extern´ı krystalov´y oscil´ator na 12MHz a vlasnosti ovˇeˇreny s n´ım.
1.2.1
Spartan 3AN
Programovateln´a hradlov´a pole jsou integrovan´e obvody obsahuj´ıc´ı r˚uzn´e logick´e programovateln´e bloky, kter´e jsou navz´ajem propojen´e konfigurovatelnou matic´ı spoj˚u. Jej´ı konfiguraci je narozd´ıl od mikroprocesor˚u nutn´e prov´est po kaˇzd´em zapnut´ı obvodu [11].
21
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
22
V´yhoda FPGA obvod˚u je v moˇznosti vysok´e paralelizace prov´adˇen´ych u´ loh. V tomto zapojen´ı bude souˇcasnˇe pˇrij´ımat data z kan´alu A i B, ukl´adat je do vnitˇrn´ı pamˇeti RAM, zajiˇst’ovat synchronizaci mˇeˇren´ı a pos´ılat namˇeˇren´a data z RAM pamˇeti do PC a z´aroveˇn pˇrij´ımat a zpracov´avat povely. Obvod Spartan XC3S50AN [3] se vyr´ab´ı ve 144 v´yvodov´em pouzdˇre TGQ144. Jde o nejmenˇs´ı model z rodiny Spartan 3AN, umoˇznˇ uje pouˇz´ıt 108 uˇzivatelsky konfigurovaˇ teln´ych pin˚u, kter´e s rezervou dostaˇcuje pro toto zapojen´ı. Rada obvod˚u Spartan 3AN se od ostatn´ıch 3-kov´ych ˇrad vyznaˇcuje integrovanou flash pamˇet´ı, kter´a je urˇcena pˇredevˇs´ım k uloˇzen´ı a naˇcten´ı konfiguraˇcn´ı matice. Lze ji vˇsak pouˇz´ıt podle potˇreby jako jakoukoliv jinou flash pamˇet’ a napˇr. do n´ı ukl´adat nˇekter´e namˇeˇren´e u´ daje. Z d˚uvodu obsaˇzen´ı t´eto flash pamˇeti vyˇzaduje ˇrada Spartan 3AN napˇet´ı +3, 3V k nap´ajen´ı v´yvod˚u VCCAUX , ostatn´ı ˇrady si vystaˇc´ı s napˇet´ım 2, 5V [4]. Protoˇze nap´ajec´ı cˇ a´ st VCCAUX je citliv´a na zvlnˇen´ı nap´ajec´ıho napˇet´ı [12], je nap´ajena line´arn´ım stabiliz´atorem napˇet´ı. Vˇetˇsinu pin˚u lze nakonfigurovat podle potˇreby jako vstupn´ı, v´ystupn´ı nebo vstupnˇev´ystupn´ı. Dok´azˇ´ı pracovat s napˇet’ov´ymi u´ rovnˇemi 1, 2V , 1, 5V , 1, 8V , 2, 5V a 3, 3V podle napˇet´ı pˇriveden´eho na v´yvody VCCO a r˚uzn´ymi logick´ymi standardy: LVTTL, LVCMOS, PCI, GTL, GTL+, HSTL, SSTL3, SSTL2, SSTL18. Nˇekter´e lze nakonfigurovat jako diferenci´aln´ı vstupn´ı nebo v´ystupn´ı p´ary. V´ystupn´ı diferenci´aln´ı p´ary jsou vˇsak pˇr´ıstupn´e pouze u bank 0 a 2. Piny jsou rozdˇeleny do 4 bank, kaˇzd´a banka je um´ıstˇena na jedn´e stranˇe IO a pro kaˇzdou banku lze nastavit jinou napˇet’ovou u´ roveˇn. Proudov´a zat´ızˇ itelnost v´ystup˚u je nastavena standardnˇe na 12mA, lze nakonfigurovat i vyˇssˇ´ı zat´ızˇ itelnost, maxim´alnˇe 24mA, ale ta nen´ı k dispozici u nˇekter´ych logick´ych standard˚u a napˇet’ov´ych u´ rovn´ı. U pin˚u nakonfigurovan´ych jako vstupy lze nastavit vnitˇrn´ı odpor pˇripojen´y k zemi nebo nap´ajec´ımu napˇet´ı pˇr´ısluˇsn´e banky, nebo lze vstup nechat bez odporu. Spartan 3AN vyˇzaduje r˚uzn´e nap´ajec´ı napˇet´ı pro r˚uzn´e svoje cˇ a´ sti. • VCCINT = 1, 2V – slouˇz´ı k nap´ajen´ı vnitˇrn´ıch logick´ych blok˚u, RAM pamˇeti a n´asobiˇcek. • VCCAUX = 3, 3V – slouˇz´ı k nap´ajen´ı vˇsech konfiguraˇcn´ıch blok˚u, vnitˇrn´ı flash pamˇeti, jednotek DCM a rozhran´ı JTAG. • VCCOX = 1, 2 − 3, 3V – slouˇz´ı k nap´ajen´ı v´ystupn´ıch obvod˚u I/O bank. Obvody Spartan 3AN umoˇznˇ uj´ı nˇekolik zp˚usob˚u konfigurace. Zp˚usob konfigurace se
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
vol´ı pˇriveden´ım patˇriˇcn´ych logick´ych u´ rovn´ı na v´yvody M0, M1 a M2, zde realizovan´ych pˇrep´ın´an´ım pomoc´ı propojek [5]. Protoˇze k pˇrep´ın´an´ı mezi dvˇema pouˇzit´ymi reˇsimi konfigurace postaˇcuje pouze propojka M0, byly zbyl´e dvˇe propojky vynech´any a napevno zap´ajeny do poˇzadovan´e konfigurace. N´asleduj´ıc´ı tabulka ukazuje moˇznosti konfigurace. M[0:1:2]
Zp˚usob konfigurace
0:0:0
Master Serial (Platform Flash) Mode
0:0:1
Master SPI Mode
0:1:0
BPI UP
0:1:1
Internal Master SPI
1:0:1
JTAG Mode
1:1:0
Slave Parallel Mode
1:1:1
Slave Serial Mode
Tabulka 1.2: Moˇznosti konfigurace FPGA.
O pr˚ubˇehu konfigurace informuje v´ystup pinu DONE, kter´y bˇehem konfigurace m´a na v´ystupu log. 0 a po nakonfigurov´an´ı log. 1. Ke konfiguraci jsou pouˇzity Internal Master SPI m´od a JTAG m´od. JTAG m´od je pouˇz´ıv´an pro konfiguraci FPGA a programov´an´ı jeho vnitˇrn´ı Flash pamˇeti a Internal Master SPI m´od je pouˇzit po odladˇen´ı konfigurace FPGA, kdy se konfigurace naˇc´ıt´a z intern´ı Flash pamˇeti. Sprartan 3AN obsahuje jednotku DCM, kter´a realizuje n´asleduj´ıc´ı funkce [4]: • eliminuje sˇpatn´e n´abˇezˇ n´e a sestupn´e hrany vstupn´ıho hodinov´eho sign´alu • zajiˇst’uje cˇ ist´y hodinov´y v´ystup se stˇr´ıdou sign´alu 50% • posunut´ı f´aze hodinov´eho sign´alu o 0◦ , 90◦ , 180◦ , 270◦ tak, aby tato cˇ tveˇrice v´ystup˚u byla spolehlivˇe ve f´azy • posunut´ı f´aze hodinov´eho sign´alu po jemn´ych kroc´ıch • dˇelen´ı a n´asoben´ı frekvence vstupn´ıho sign´alu v rozsahu FOUT = FIN · M D, M = {2, ..., 32} D = {1, ..., 23}. Tato jednotka obsahuje v´ystupn´ı stavov´e bity, kter´e informuj´ı o pˇripravenosti jednotliv´ych v´ystup˚u.
23
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
V tomto zapojen´ı je vyuˇzita k vyn´asoben´ı vstupn´ı hodinov´e frekvence z 12MHz na 80MHz a ke generov´an´ı dvoun´asobn´e frekvnece hodinov´eho sign´alu, kter´a se pouˇz´ıv´a pro taktov´an´ı logick´eho bloku pro s´eriov´y pˇrenos dat.
Obr´azek 1.11: Blokov´e sch´ema DCM jednotky [8].
1.2.2
USB
USB je univerz´aln´ı s´eriov´a sbˇernice s jedn´ım zaˇr´ızen´ım typu Master, kter´y ˇr´ıd´ı veˇskerou komunikaci. USB umoˇznˇ uje nap´ajet pˇripojen´a zaˇr´ızen´ı napˇet´ım 5V s maxim´aln´ım proudov´ym odbˇerem 500mA. Nap´ajec´ı napˇet´ı by mˇelo b´yt odoln´e proti zkratu. USB vyuˇz´ıv´a 4 vodiˇce, 2 datov´e a 2 nap´ajec´ı [10][1]. Nejrozˇs´ıˇrenˇejˇs´ı revize USB rozhran´ı je 2.0. Tento typ sbˇernice umoˇznˇ uje komunikaci ve tˇrech reˇzimech, kter´e se liˇs´ı maxim´aln´ı pˇrenosovou rychlost´ı: • Low speed - maxim´aln´ı rychlost dat je 1, 5Mbps • Full speed - maxim´aln´ı rychlost dat je 12Mbps • High speed - maxim´aln´ı rychlost dat je 480Mbps
1.2.3
FT232R
FT232R je pˇrevodn´ık z rozhran´ı USB na s´eriov´y port. Umoˇznˇ uje komunikace po sbˇernici USB1.1 a USB2.0. Pˇrenosov´a rychlost je nastaviteln´a v rozsahu 300baud aˇz 3Mbaud.
24
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Nap´ajec´ı napˇet´ı je 5V a obsahuje 3, 3V regul´ator napˇet´ı pro rozhran´ı USB. Napˇet’ov´e u´ rovnˇe s´eriov´eho v´ystupu se daj´ı nastavit v rozsahu 1, 8 − 5V pˇriveden´ım dan´eho napˇet´ı na v´yvod VCCIO. Obvod obsahuje vnitˇrn´ı oscil´ator, takˇze nen´ı nutn´e pˇripojovat extern´ı [9]. Pˇrevodn´ık m´a od v´yroby uloˇzeny ve vnitˇrn´ı EEPROM pamˇeti nˇekter´e parametry, kter´e je moˇzn´e zmˇenit. Ovlivnit se d´a poˇzadovan´y proud z USB, identifik´atory VID a PID, s´eriov´e cˇ´ıslo, v´yrobce, n´azev obvodu, invertovat logick´e u´ rovnˇe vstup˚u a v´ystup˚u, a vyv´est hodinov´y sign´al na nˇekter´y z pin˚u sbˇernice SBUS. Lze jeˇstˇe nastavit, zda se m´a po pˇripojen´ı obvodu zav´est v operaˇcn´ım syst´em virtu´aln´ı s´eriov´y port nebo se pouˇzije pˇr´ım´y pˇr´ıstup bez obch´azen´ı pomoc´ı virtu´aln´ıho s´eriov´eho portu a virtu´aln´ı port se vytv´aˇret nebude. Ke konfiguraci vnitˇrn´ı pamˇeti lze vyuˇz´ıt program MProg od v´yrobce tohoto obvodu nebo lze konfiguraci prov´est z vlastn´ıho programu, pokud je pouˇzit pˇr´ım´y pˇr´ıstup k obvodu [9]. Protoˇze podle specifikace USB je zaˇr´ızen´ı standardnˇe umoˇznˇen proudov´y odbˇer maxim´alnˇe 100mA a pro vˇetˇs´ı proud, maxim´alnˇe vˇsak 500mA, by mˇelo zaˇr´ızen´ı o nˇej poˇza´ dat, je k FT232R pˇripojen tranzistor mosfet T1, kter´y pˇripoj´ı napˇet´ı z USB rozhran´ı aˇz po schv´alen´ı poˇzadovan´eho proudu [1].
25
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
1.3
Nap´ajen´ı
Osciloskop byl navrˇzen tak, aby si vystaˇcil s nap´ajen´ım z USB rozran´ı. USB obsahuje 5V napˇet´ı s toleranc´ı ±5% a maxim´aln´ım proudov´ym zat´ızˇ en´ım 500mA. Pro co nejvyˇssˇ´ı efektivitu nap´ajen´ı byly zvoleny sp´ınan´e mˇeniˇce napˇet´ı, aˇz na jednu v´yjimku, kde byl pouˇzit line´arn´ı stabiliz´ator. N´asleduj´ıc´ı tabulka ukazuje pˇredpokl´adan´y maxim´aln´ı odbˇer z jednotliv´ych nap´ajec´ıch vˇetv´ı. Nap´ajec´ı vˇetev Celkov´y proud Icelk [mA] +5V
215
+3,3V (spin.)
274
+3,3V (lin.)
8,1
-3,3V
54
+1,2V
20
Tabulka 1.3: Celkov´y proudov´y odbˇer z jednotliv´ych nap´ajec´ıch vˇetv´ı.
1.3.1
Blok nap´ajen´ı +1,2V a +3,3V
Pro nap´ajec´ı napˇet´ı +3,3V a +1,2V je pouˇzit mˇeniˇc napˇet´ı TPS62040 [15]. Protoˇze blok nap´ajen´ı +1,2V se liˇs´ı od bloku s +3,3V pouze napˇet’ov´ym dˇeliˇcem pro nastaven´ı v´ystupn´ıho napˇet´ı, je d´ale pops´an jen n´avrh pro blok +3,3V.
Obr´azek 1.12: Sch´ema zapojen´ı mˇeniˇce na 3,3V.
26
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
27
TPS62040 je sniˇzuj´ıc´ı sp´ınan´y mˇeniˇc napˇet´ı s nastaviteln´ym v´ystupn´ım napˇet´ım. Umoˇznˇ uje pracovat ve dvou reˇzimech volen´ych pˇripojen´ım v´yvodu MODE na zem nebo nap´ajec´ı napˇet´ı. Pˇri pˇripojen´ı MODE v´yvodu na zem pracuje v reˇzimu pulsnˇe frekvenˇcn´ı modulace, kdy dosahuje vysok´e u´ cˇ innosti i pˇri n´ızk´e z´atˇezˇ i. Pˇri pˇripojen´ı MODE v´yvodu na nap´ajec´ı napˇet´ı pracuje v reˇzimu pulsnˇe sˇ´ıˇrkov´e modulace, kdy nedosahuje tak dobr´e u´ cˇ innosti pˇri mal´em odbˇeru jako pˇredchoz´ı m´od, ale produkuje m´enˇe ruˇsen´ı. Rozsah nap´ajec´ıho napˇet´ı je 2,5 aˇz 6V a maxim´aln´ı v´ystupn´ı proud je 1, 2A. TPS62040 pracuje se sp´ınac´ı frekvenc´ı 1, 25MHz, pˇri kter´e potˇrebuje malou indukˇcnost na v´ystupu a k filtraci napˇet´ı dostaˇcuj´ı keramick´e kondenz´atory. Obvod je zapojen podle doporuˇcen´eho zapojen´ı v´yrobce. Na vstupu vyˇzaduje blokovat nap´ajec´ı napˇet´ı kondenz´atorem s kapacitou alespoˇn 22µF s co nejmenˇs´ım ESR. Tˇemto poˇzadavk˚um vyhovuj´ı keramick´e kondenz´atory. V tomto zapojen´ı byly zvoleny dva 10µF kondenz´atory spojeny paralelnˇe za u´ cˇ elem sn´ızˇ en´ı ESR. V´ystupn´ı napˇet´ı je d´ano velikost´ı odporu R33 a R34 ve zpˇetn´e vazbˇe a hodnoty odpor˚u se vypoˇc´ıtaj´ı podle n´asleduj´ıc´ıho vzorce: VO = 0, 5 · (1 +
R33 )[V ] R34
(1.2)
Kde: VO – je v´ystupn´ı napˇet´ı. R33 , R34 – jsou odpory ve zpˇetn´e vazbˇe. 0, 5 – je referenˇcn´ı napˇet´ı TPS62040 [15] Souˇcet odpor˚u R33 + R34 <= 1MΩ. Pouˇzit´ı kondenz´ator˚u C20 a C21 sniˇzuje v´ystupn´ı sˇum napˇet´ı z regul´atoru. Vypoˇc´ıtaj´ı se podle n´asleduj´ıc´ıho vztahu: C=
1 [F] 2 · π · R · 104
(1.3)
Kde: C – je kapacita kondenz´atoru k pˇr´ısluˇsn´emu odporu. R – je jeden z odpor˚u napˇet’ov´eho dˇeliˇce. Odpor R34 byl zvolen 100kΩ a odpor R33 vyˇsel 560KΩ. Hodnoty kondenz´ator˚u vyˇsly po zaokrouhlen´ı na nejbliˇzsˇ´ı vyr´abˇenou hodnotu C20 = 27pF a C21 = 150pF.
1.3.2
Blok nap´ajen´ı -3,3V
TPS63700 [16] tvoˇr´ı mˇeniˇc z´aporn´eho napˇet´ı −3, 3V , kter´e je potˇreba pro nap´ajen´ı OZ. Pracuje na frekvenci 1, 4MHz a je schopen dodat proud aˇz 360mA, poskytuje v´ykonovou
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
28
rezervu pro pˇredpokl´adan´y odbˇer 54mA pouˇzit´ych OZ. Maxim´aln´ı nap´ajec´ı napˇet´ı je 5, 5V , kter´e je v toleranci napˇet´ı z USB rozhran´ı, kter´e je 5, 00V ±0, 25V [10]. Pro zlepˇsen´ı zvlnˇen´ı v´ystupn´ıho napˇet´ı je na v´ystup pˇripojen LC filtr L4 a C38.
Obr´azek 1.13: Sch´ema zapojen´ı mˇeniˇce na -3,3V.
Zapojen´ı obvodu vych´az´ı z doporuˇcen´eho zapojen´ı v´yrobcem. Na vstupu obvodu je zapojen blokovac´ı keramick´y kondenz´ator s doporuˇcenou kapacitou 10µF. Hodnoty odpor˚u R35 a R39 , kter´e ovlivˇnuj´ı velikost v´ystupn´ıho napˇet´ı se vypoˇc´ıtaj´ı podle n´asleduj´ıc´ıho vztahu: R39 = R35 · (
Vre f −Vout − 1)[Ω] Vre f
(1.4)
Kde: Vout – je v´ystupn´ı napˇet´ı. R35 , R39 – jsou odpory ve zpˇetn´e vazbˇe. Vre f – je referenˇcn´ı napˇet´ı TPS63700, Vre f = 1, 213V [16] Odpor R35 byl zvolen 120KΩ a hodnota odporu R39 vyˇsla po zaokrouhlen´ı na nejbliˇzsˇ´ı vyr´abˇenou hodnotu 330KΩ. V´ystupn´ı napˇet´ı je filtrovan´e kondenz´atory C33 a C34 s celkovou kapacitou 20µF. S touto velikost´ı v´ystupn´ı kapacity bude zvlnˇen´ı v´ystupn´ıho napˇet´ı pˇribliˇznˇe [16]: ∆V =
IOUT ·VOUT [V ] fS ·COUT · (VOUT −VIN )
Kde: VO – je v´ystupn´ı napˇet´ı. VIN – je nap´ajec´ı napˇet´ı. fS – je sp´ınac´ı frekvence mˇeniˇce, f = 1, 4MHz IOUT – je v´ystupn´ı proud
(1.5)
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
29
COUT – je kapacita v´ystupn´ıho kondenz´atoru VOUT – je v´ystupn´ı napˇet´ı mˇeniˇce ∆V =
0, 054 · (−3, 3) 1, 4 · 106 · 20 · 10−6 · (−3, 3 − 5)
= 0, 77mV
K tomuto zvlnˇen´ı je jeˇstˇe potˇreba pˇripoˇc´ıst zvlnˇen´ı zp˚usoben´e ESR v´ystupn´ıch kondenz´ator˚u [16]: ∆VESR = IOUT · RESR
(1.6)
takˇze v´ysledn´e zvlnˇen´ı napˇet´ı bude vˇetˇs´ı. N´asleduj´ıc´ı graf (obr. 3.2) ukazuje u´ cˇ innost obvodu na zat´ızˇ en´ı, v´yrobce ovˇsem uv´ad´ı u´ cˇ innost jen pro v´ystupn´ı napˇet´ı vyˇssˇ´ı (v absolutn´ı hodnotˇe) neˇz −3, 3V . Z d˚uvodu u´ bytku napˇet´ı na diodˇe D7 bude u´ cˇ innost vˇsak u´ cˇ innost mˇeniˇce s niˇzsˇ´ım v´ystupn´ım napˇet´ım kles´a, odhadem by mohla b´yt pˇri −3, 3V pˇribliˇznˇe 66%. Pˇri pˇredpokl´adan´em odbˇeru v´ystupn´ıho proudu 54mA a pouˇzit´ı v´ypoˇct˚u jako v podkapitole s mˇeniˇcem TPS62040 bude vstupn´ı proudov´y odbˇer tak´e 54mA.
´ cinnost TPS63700 na velikosti odeb´ıran´eho proudu [16]. Obr´azek 1.14: Uˇ
V´ysledn´y proudov´y odbˇer z adapt´eru nebo USB rozhran´ı vych´az´ı po seˇcten´ı odbˇer˚u jednotliv´ych mˇeniˇcu˚ a stabiliz´atoru napˇet´ı a rel´e maxim´alnˇe na 489, 1mA. Pˇri mˇeˇren´ı vˇsak t´eto hodnoty dosaˇzeno nebylo a bl´ızˇ e rozepsan´e odbˇery proudu v r˚uzn´ych reˇzimech jsou pops´any v kapitole Vlastnosti.
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
2
30
SOFTWARE - FPGA
Software pro FPGA byl naps´an v jazyce VHDL. VHDL je programovac´ı jazyk slouˇz´ıc´ı pro popis hardware. Pouˇz´ıv´a se pro n´avrh a simulaci digit´aln´ıch integrovan´ych obvod˚u, napˇr´ıklad programovateln´ych hradlov´ych pol´ı (CPLD, FPGA, . . . ), nebo r˚uzn´ych z´akaznick´ych obvod˚u (ASIC). VHDL je standardem IEEE od r. 1987, byl revidov´an v roce 1997 a je pouˇziteln´y i pro n´avrh analogov´ych obvod˚u. Jedn´a se o typovan´y programovac´ı jazyk. VHDL m´a prostˇredky pro popis paralelismu, konektivity a explicitn´ı vyj´adˇren´ı cˇ asu. Jazyk VHDL se pouˇz´ıv´a jak pro simulaci obvod˚u, tak i pro popis integrovan´ych obvod˚u, kter´e se maj´ı vyr´abˇet. Zkratka VHDL znamen´a VHSIC Hardware Description Language (jazyk pro popis hardware), kde VHSIC je zkratka z Very-High-Speed Integrated Circuit (velmi rychl´e integrovan´e obvody) [14]. Pro v´yvoj firmware bylo pouˇzito v´yvojov´e prostˇred´ı Xilinx ISE WebPACK ve verzi 11.1.
2.1
Mˇerˇ en´ı
K ukl´ad´an´ı namˇeˇren´ych dat slouˇz´ı blokov´a RAM v FPGA obvodu. Jej´ı celkov´a kapacita je 54Kb a je sloˇzena ze 3 blok˚u o velikosti 16Kb pro data + 2Kb pro paritn´ı bity. Pro ukl´ad´an´ı obou kan´alu byla zvolena konfigurace o sˇ´ırˇi datov´e sbˇernice 32 bit˚u, kter´a tak umoˇznˇ uje uloˇzit 1536 vzork˚u namˇeˇren´ych dat pro kaˇzd´y mˇeˇr´ıc´ı kan´al. Protoˇze pˇri ukl´ad´an´ı nejsou ukl´ad´any paritn´ı bity, vyuˇz´ıv´a se celkem 48Kb a pˇri sˇ´ıˇrce vstupn´ıch dat 32b vych´az´ı maximum uloˇzen´ych vzork˚u pr´avˇe
48∗1024 32
= 1536.
RAM pamˇet’ umoˇznˇ uje pracovat v konfiguraci jako jedno-portov´a nebo dvou-portov´a s maxim´aln´ı frekvenc´ı 240MHz. Zde byla s v´yhodou vyuˇzit´a dvou-portov´a konfigurace, kdy se data do pamˇeti zapisuj´ı na portu A o frekvenci vzorkov´an´ı a cˇ tou z pamˇeti pˇri pˇrenosu dat do PC o konstatn´ı frekvenci 1MHz. Ukl´ad´an´ı do pamˇeti je zah´ajeno po spouˇstˇec´ı ud´alosti nebo uplynut´ı cˇ asov´eho intervalu. Uloˇz´ı se 1536 vzork˚u z obou kan´al˚u a pot´e se poˇslou po s´eriov´e sbˇernici do PC, kde se zobraz´ı a provedou nˇekter´e mˇeˇr´ıc´ı operace. V´ystup dat byl nakonfigurov´an jako 8 ˇ ı prob´ıh´a bitov´y, takˇze pro pˇreˇcten´ı v´ysledk˚u jednoho mˇeˇren´ı jsou potˇreba 4 cykly. Cten´
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Obr´azek 2.1: Podpora blokov´e RAM pracovat jako dvou-portov´a [4]. od nejniˇzsˇ´ıch bit˚u po nejvyˇssˇ´ı. 8 bitov´y v´ystup dat je v´yhodn´y, protoˇze data do PC po s´eriov´e lince se pˇren´asˇej´ı tak´e po 8 bitech.
Obr´azek 2.2: Organizace pamˇeti.
2.2
Konfigurace A/D pˇrevodn´ıku˚
Pˇrevodn´ıky se konfiguruj´ı podle pˇr´ıkaz˚u z PC. K nastavov´an´ı pˇrevodn´ık˚u byl vytvoˇrena konfiguraˇcn´ı jednotka, kter´a m´a implementov´an protokol pro komunikaci s pˇrevodn´ıky po s´eriov´e lince. Aby pˇrevodn´ıky pˇr´ıjmaly data po s´eriov´em rozhran´ı, konfiguraˇcn´ı jednotka po zapnut´ı osciloskopu provede reset konfiguraˇcn´ıho rozhran´ı. Teprve po proveden´ı resetu umoˇzn´ı pos´ılat konfiguraˇcn´ı data. Aby se omezilo elektromagnetick´e ruˇsen´ı, je zdroj hodin pro konfiguraˇcn´ı rozhran´ı aktivov´an pouze pˇri pos´ıl´an´ı konfiguraˇcn´ıch dat.
31
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Pos´ılan´a konfiguraˇcn´ı data jsou pevnˇe naprogramovan´a v algoritmu. Proto PC pos´ıl´a jen cˇ´ıslo poˇzadovan´e konfigurace, nikoliv konkr´etn´ı data. Takto je to realizov´ano z d˚uvodu spolehlivosti. Kdyby se data pˇri pˇrenosu z PC n´ahodou poˇskodila, tak nem˚uzˇ e nastat situace, zˇ e by se pˇrevodn´ıku poslala nespr´avn´a konfigurace.
2.3
S´eriov´a linka
Realizace s´eriov´e linky byla rozdˇelena do dvou proces˚u, na odes´ılc´ı a pˇrij´ımac´ı. Pˇrenosov´a rychlost je dan´a vstupn´ı hodinovou frekvenc´ı a je 8x niˇzsˇ´ı neˇz je hodinov´a frekvence. Pro pˇrenosovou rychlost 3MBod je potˇrebn´a hodinov´a frekvence 24MHz. Odes´ılac´ı proces je taktov´an 8x niˇzsˇ´ım hodinov´ym sign´alem, neˇz je hodinov´y sign´al cel´eho bloku. Blok obsahuje v´ystup pro odes´ıl´an´ı dat, indikaci moˇznosti poslat dalˇs´ı data, vstup odes´ılan´ych dat a potvrzovac´ı vstup platnosti vstupn´ıch dat. Je naps´an jako jednoduch´y stavov´y automat. V nult´em stavu odes´ıl´a start bit, v dalˇs´ıch stavech postupnˇe jednotliv´e bity vstupn´ıch dat a v posledn´ım stavu stop bit. Pot´e indikuje moˇznost odesl´an´ı nov´ych dat a cˇ ek´a na potvrzen´ı platnosti dat na vstupu. Po pˇr´ıchodu sign´alu platnosti nov´ych dat pˇrep´ısˇe vstupn´ı data do registru, vynuluje indikaci moˇznosti odeslat nov´a data ˇ ıtaˇc stavu se inkremena vynuluje cˇ´ıtaˇc stavu a cel´y cyklus pos´ıl´an´ı dat prob´ıh´a znovu. C´ tuje o 1 po kaˇzd´em hodinov´em taktu aˇz do stavu, kdy jsou data odesl´ana a cˇ ek´a se na odesl´an´ı nov´ych dat. ˇ Pˇr´ıjmac´ı proces je taktov´an pˇr´ımo vstupn´ım hodinov´ym sign´alem. Cinnost se d´a tak´e rozdˇelit do jednotliv´ych stav˚u. V nult´em stavu se vzorkuje vstupn´ı sign´al 8x vyˇssˇ´ı frekvenc´ı, neˇz je pˇrenosov´a rychlost. Je to z d˚uvodu spolehliv´eho rozpozn´an´ı start bitu a eliminaci pˇrechodov´ych dˇej˚u na sbˇernici. Vstupn´ı sign´al je pˇri kaˇzd´em taktu zapisov´an do nejvyˇssˇ´ıho bitu 8-bitov´eho posuvn´eho registru. Tento registr je pˇri kaˇzd´em taktu posunut do prava a vyhodnocuje se jeho obsah. Hodnota ”0001111” je vyhodnocena jako start bit a inkrementuje se hodnota cˇ´ıtaˇce stavu. V n´asleduj´ıc´ım stavu se vynech´a jeden hodinov´y takt, aby se eliminovaly pˇr´ıpadn´e pˇrechodov´e jevy na sbˇernici a pot´e se po kaˇzd´ych dalˇs´ıch 8-mi taktech uloˇz´ı pˇrijat´y bit do registru a inkrementuje se cˇ´ıtaˇc stavu. Po pˇrijet´ı 8 bit˚u se data pˇrep´ısˇou do v´ystupn´ıho registru, vyvol´a se sestupn´a hrana potvrzuj´ıc´ı pˇrijet´ı nov´eho bytu dat, vynuluje se cˇ´ıtaˇc stavu a cel´y cyklus prob´ıh´a znovu.
32
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
2.4
Blok spouˇstˇen´ı
Synchroniza mˇeˇren´ı prob´ıh´a softwarovˇe v FPGA. V FPGA je vytvoˇren proces, kter´y porovn´av´a aktu´alnˇe mˇeˇrenou hodnotu vybran´eho mˇeˇr´ıc´ıho kan´alu s porovn´avac´ı hodnotou pˇrijatou z PC. Tento blok funguje jednoduˇse jako kompar´ator, pokud je namˇeˇren´a hodnota vyˇssˇ´ı neˇz komparaˇcn´ı, je na jeho v´ystupu log. 1. Jeho v´ystup se testuje v dalˇs´ım procesu. Tento proces pracuje na stejn´e hodinov´e frekvenci jako kompar´ator a A/D pˇrevodn´ıky a v pˇr´ıpadˇe volby synchronizace spouˇstˇen´ı na vzestupnou hranu testuje, zda v´ystupn´ı sign´al z kompar´atoru byl v pˇredchoz´ım kroku ’0’ a v souˇcasn´em ’1’ a pˇri splnˇen´ı t´eto podm´ınky nebo uplynut´ı 50000 porovn´avac´ıch sekvenc´ı, odstartuje zah´ajen´ı mˇeˇren´ı. Pˇri nastaven´ı synchronizace na sestupnou hranu funguje proces analogicky obr´acenˇe. V PC se po pˇrijet´ı namˇeˇren´ych dat vypoˇc´ıt´a stˇredn´ı hodnota sign´alu a v´ysledek poˇsle do osciloskopu jako nov´a komparaˇcn´ı hodnota. Lze pˇri troˇse u´ pravy ovl´adac´ıho SW pos´ılat jakoukoliv jinou komparaˇcn´ı hodnotu.
2.5
Odes´ıl´an´ı dat
O odes´ıl´an´ı dat do PC se star´a proces oznaˇcen´y jako "zaznam_a_odesilani_dat". Jeho funkce je rozdˇelena do nˇekolika stav˚u. V 0. stavu cˇ ek´a na povel od PC o moˇznosti poslat nov´a data, pˇri pˇrijmut´ı toho povelu pˇrejde proces do stavu 1. Ve stavu 1 se testuje podm´ınka, jestli je adresa vstupu pamˇeti rovna 1536. Pokud je, znamen´a to, zˇ e je RAM pamˇet’ naplnˇen´a zmˇeˇren´ymi daty a je moˇzno data poslat a proces pˇrejde do dalˇs´ıho stavu. V tomto stavu se uˇz pos´ılaj´ı namˇeˇren´a data do PC, testuje se, zda blok odes´ıl´an´ı dat s´eriov´e linky indikuje moˇznost odeslat data a pˇri splnˇen´ı podm´ınky se poˇsle 1 byte dat. Po odesl´an´ı celkem 6144 bytu pˇrejde proces do dalˇs´ıho stavu, kde se vyhdnocuje u´ daj z PC, zˇ e data byla pˇrijata a proces pˇrech´az´ı do 0. stavu, aby se mohly poslat nov´a zmˇeˇren´a data.
2.6
Pˇr´ıjem povelu˚
Pro vyhodnocen´ı pˇr´ıkaz˚u z PC byl navrˇzen blok, kter´y vyhodnocuje povely ze 3 pˇrijat´ych byt˚u dat. Funguje jako stavov´y automat. Po pˇrijet´ı dat nejdˇr´ıve vyhodnot´ı prvn´ı znak,
33
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
34
podle jeho hodnoty vyhodnot´ı druh´y znak a opˇet podle jeho hodnoty vyhodnot´ı posledn´ı tˇret´ı znak. Na z´akladˇe tˇechto kombinac´ı zmˇen´ı na urˇcit´ych v´ystupech data. V´ystupy z toho bloku potom vedou do patˇriˇcn´ych blok˚u (blok nastaven´ı A/D pˇrevodn´ık˚u, synchronizace mˇeˇren´ı ovl´ad´an´ı rel´e...), kter´e vyhodnocuj´ı tyto kombinace. Prvn´ı pˇrijat´y dat indikuje, co se bude nastavovat, napˇr. parametry A/D pˇrevodn´ıku nebo vzorkovac´ı frekvence. Ve druh´em pˇrijat´em bytu je zpravidla informace o kterou perif´erii se jedn´a, napˇr. prvn´ı nebo druh´y A/D pˇrevodn´ık a ve tˇret´ım bajtu je informace o kter´y parametr se jedn´a. Data 1. Byte
2. Byte
3. Byte
0x72
cˇ´ıslo rel´e
0-rozepnuto, 1-sepnuto
0x74
cˇ´ıslo dˇel´ıc´ıho pomˇeru vzork. frekvence 0-80MHz, 1-40MHz, 2-20Mhz ....
0x6f
1 - poslat namˇeˇren´a data 0 - nic
0x73
0x6b
0 - spouˇstˇen´ı podle kan´alu A 1 - spouˇstˇen´ı podle kan´alu B
0x73
0x68
spouˇstˇec´ı hodnota
0x73
ostatn´ı
0 - spouˇstˇen´ı na sestupnou hranu 1 - spouˇstˇen´ı na vzestupnou hranu
0x70
0 - A/D pˇrevodn´ık A
nastaven´ı
1 - A/D pˇrevodn´ık B 0xff - reset znak, vˇzdy vynuluje pˇrij´ımac´ı blok na pˇrijm´an´ı prvn´ı instrukce Tabulka 2.1: Vyhodnocen´ı instrukc´ı.
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
´ OVLADAC I´ SOFTWARE
3
Ovl´adac´ı program byl navrˇzen s n´asleduj´ıc´ım rozvrˇzen´ım prvk˚u:
Obr´azek 3.1: Ovl´adac´ı program.
V prav´e cˇ a´ sti je ovl´adac´ı panel pro nastavov´an´ı vzorkovac´ı frekvence, reˇzim˚u spouˇstˇen´ı, napˇet’ov´ych rozsah˚u a vazeb sign´al˚u. A ve spodn´ı cˇ a´ sti tohoto panelu se vypisuj´ı spoˇc´ıtan´e hodnoty napˇet´ı. Lev´a cˇ a´ st programu je cel´a urˇcena pro zobrazov´an´ı pr˚ubˇeh˚u sign´al˚u.
3.1
Knihovna Qt
Ovl´adac´ı program pro PC byl naps´an v jazyce C++ za pomoci knihovny Qt v. 4.6. Tato knihovna byla zvolena z d˚uvodu zjednoduˇsen´ı psan´ı multiplatformn´ıch program˚u bez ´ u´ pravy zdrojov´eho k´odu pro jednotliv´e platformy. Upravy k´odu jsou nutn´e pˇri pouˇzit´ı nˇekter´ych jin´ych knihoven neˇz Qt.
35
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
36
Pro psan´ı programu bylo pouˇzito v´yvojov´e prostˇred´ı Nokia Qt SDK ve verzi 2010.02.1, kter´e je ke staˇzen´ı z http://qt.nokia.com/downloads.
3.2
OpenGL
OpenGL je rozhran´ı pro programov´an´ı aplikac´ı, kter´e m˚uzˇ e fungovat nad libovoln´ym hardware, kter´y pracuje s pixely (m´a frame buffer). V OpenGL je vˇse pops´ano stavy a program´ator sv´ymi pˇr´ıkazy tyto stavy mˇen´ı. OpenGL je nez´avisl´e na platformˇe a prostˇrednictv´ım ovladaˇce komunikuje pˇr´ımo s hardware (nikoli pˇres operaˇcn´ı syst´em) [13]. Pro sn´ızˇ en´ı n´arok˚u na v´ypoˇcetn´ı v´ykon procesoru jsou pr˚ubˇehy napˇet´ı vykreslov´any pr´avˇe pomoc´ı rozhran´ı OpenGL, ostatn´ı prvky programu se vykresluj´ı pomoc´ı prostˇredk˚u operaˇcn´ıho syst´emu. O zobrazov´an´ı pr˚ubˇehu dat se star´a tˇr´ıda GLWidget, kter´a dˇed´ı vlastnosti tˇr´ıdy QGLWidget, kter´a je standardn´ı souˇca´ st´ı knihoven Qt a umoˇznˇ uje pouˇz´ıvat rozhran´ı OpenGL. K pˇrijmut´ı namˇeˇren´ych dat je urˇcena metoda (slot) zobraz(float *data1, float *data2), kter´a pˇrijme adresy ukazatel˚u na pole namˇeˇren´ych dat a ty uloˇz´ı. Potom se vyvol´a metoda paintGL(), kter´a pˇrez rozran´ı OpneGL zobraz´ı namˇeˇren´a data. Pomoc´ı cykl˚u poˇsle grafick´e kartˇe pozice jednotliv´ych bod˚u vzork˚u dat. K tomu pouˇz´ıv´a funkci glBegin(GL_LINE_STRIP), kde GL_LINE_STRIP znaˇc´ı, zˇ e jednotliv´e body budou propojeny u´ seˇckami.
3.3
V´ypoˇcty a filtr sign´alu
Ovl´adac´ı program poˇc´ıt´a a zobrazuje stˇredn´ı a efektivn´ı hodnotu mˇeˇren´eho napˇet´ı. V´ypoˇcet stˇredn´ı hodnoty napˇet´ı se prov´ad´ı jako pr˚umˇer zmˇeˇren´ych hodnot. Uavrg =
∑ni=0 (ui ) n
Kde: i – je poˇrad´ı zmˇeˇren´eho vzorku. n – je poˇcet zmˇeˇren´ych vzork˚u.
(3.1)
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Pro v´ypoˇcet efektivn´ı hodnoty napˇet´ı se pouˇzil n´asleduj´ıc´ı vztah [17]: s RT 2 0 u (t)dt Ue f = T kter´y byl upraven pro realizaci v jazyce C na: s ∑ni=0 (u2i ) Ue f = n
37
(3.2)
(3.3)
K filtraci sˇumu v namˇeˇren´ych datech se d´a aktivovat filtr. Tento filtr poˇc´ıt´a plovouc´ı pr˚umˇer pˇeti vzork˚u sign´alu. Filtr dobˇre filtruje napˇet’ov´e sˇpiˇcky sign´alu a uplatnˇen´ı najde pˇredevˇs´ım u pr˚ubˇeh˚u napˇet´ı jako je sinus. U obdeln´ıkov´eho pr˚ubˇehu znaˇcnˇe zaobluje n´abˇezˇ n´e a sestupn´e hrany. Toto zaoblen´ı nar˚ust´a se stoupaj´ıc´ım poˇctem zobrazen´ych period sign´alu.
3.4
Ovladaˇce D2XX
V osciloskopu byl pouˇzit v´ysˇe zm´ınˇen´y pˇrevodn´ık ze s´eˇriov´eho portu na USB FT232R. K nˇemu v´yrobce dod´av´a 2 verze ovladaˇcu˚ . Verze VCP vytv´aˇr´ı v PC virtu´aln´ı s´eriov´y port ke kter´emu lze pˇristupovat jako k jak´emukoliv jin´emu s´eriov´emu portu. Nev´yhodami tohoto ˇreˇsen´ı jsou niˇzsˇn´ı maxim´aln´ı pˇrenosov´a rychlost a nemoˇznost ovlivnit nˇekter´e vlastnosti komunikace. Proto byly vybr´any ovladaˇce D2XX. Tyto ovladaˇce nezpˇr´ıstupˇnuj´ı pˇrevodn´ık pˇrez virtu´aln´ı s´eriov´y port, ale umoˇznˇ uj´ı k nˇemu pˇristupovat pomoc´ı knihovny. Pouˇzit´ım tˇechto ovladaˇcu˚ je nejvyˇssˇ´ı moˇzn´a pˇrenosov´a rychlost 3Mbod, kter´a je zde pouˇzita. Pro pˇrehlednost pˇri programov´an´ı byla naprogramov´ana tˇr´ıda ftdi, kter´a vyuˇz´ıv´a v´ysˇe uveden´e ovladaˇce D2XX ve verzi 2.06.02 pro OS Windows a ve verzi 0.4.16 pro OS Linux. Tˇr´ıda obsahuje nˇekolik metod. Npˇr. metodu vytvorKomunikaci() pro vytvoˇren´ı ˇ komunikace, metodu nastavParametry pro nastaven´ı komunikaˇcn´ıch paramter˚u. Casto pouˇz´ıvan´a metoda je odeslData(char[3]), kter´a se pouˇz´ıv´a pro pos´ıl´an´ı pˇr´ıkaz˚u osciloskopu, jako je zmˇena napˇet’ov´eho rozsahu, vazba sign´alu, vzorkovac´ı frekvence... Pro pˇr´ıjm´an´ı dat z osciloskopu je urˇcena metoda prijData(), kter´a m´a n´avratovou hodnotu typu bool, metoda nejdˇr´ıve zjist´ı, zda je v pˇr´ıjmac´ım bufferu uloˇzen cel´y blok dat a pokud ano, naˇcte pˇrijat´a data a sloˇz´ı data rozdˇelen´a pˇri pos´ıl´an´ı zpˇet do poˇzadovan´e formy,
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
v´ysledn´a data jsou pole dat typu float pro kaˇzd´y mˇeˇr´ıc´ı kan´al v rozsahu <-1;1>, protoˇze takov´y form´at dat vyˇzaduje naprogramovan´a tˇr´ıda pro zobrazen´ı dat. Nav´az´an´ı komunikace s FT232R zaˇc´ın´a pomoc´ı vol´an´ı funkce FT_ListDevices, kter´a zjist´ı poˇcet pˇripojen´ych obvod˚u FTDI. Pokud je nalezen alespoˇn jeden obvod, je otevˇrena komunikace vol´an´ım funkce FT_OpenEx(popis, FT_OPEN_BY_DESCRIPTION, &ftHandle), kde ”popis” je ˇretˇezec znak˚u, ve kter´em je uloˇzen naprogramovan´y n´azev. Funkce tedy otevˇre komunikace jen s obvodem, kter´y m´a ve sv´e pamˇeti nakonfigurovan´y poˇzadovan´y n´azev, v tomto pˇr´ıpadˇe ”osciloskop”. Pokud jsou nalezeny nˇejak´e FTDI obvody, ale zˇ a´ dn´y nem´a naprogramovan´y popis ”osciloskop”, tak k otevˇren´ı komunikace nedojde a dojde ke zobrazen´ı varov´an´ı o nenalezen´ı pˇripojen´eho osciloskopu. Pro zajiˇstˇen´ı optim´aln´ı komunikace byla zmˇenˇena velikost pˇrij´ımac´ıho a odes´ılac´ı bufferu dat vol´an´ım funkce FT_SetUSBParameters(ftHandle, prichozi, odchozi), kde ”prichozi” je velikost pˇrij´ımac´ıho bufferu dat a je nastavena na hodnotu 6144 podle poˇctu pˇrijman´eho bloku dat. Odchoz´ı buffer byl nastaven na nejniˇzsˇ´ı moˇznou velikost 64, protoˇze se do osciloskopu pos´ılaj´ı pouze kr´atk´e povely. Osciloskop je nutn´e pˇripojit pˇred spuˇstˇen´ım ovl´adac´ıho programu v PC, protoˇze detekce pˇripojen´eho osciloskopu prob´ıh´a jen pˇri spuˇstˇen´ı programu a dodateˇcn´a detekce neni naprogramovan´a.
38
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
39
ˇ DOSAZEN E´ VLASTNOSTI
4
Souhrn parametr˚u osciloskopu: • nap´ajen´ı z USB rozhran´ı, max. spotˇreba 490mA • vzorkovac´ı frekvence 1,25 - 80 MHz nastaviteln´a v 7-mi kroc´ıch • rozliˇsen´ı 12 bit˚u • 4 napˇet’ov´e rozsahy: 1V, 2V, 10V, 20V • pˇrep´ınateln´a vazba vstupn´ıho sign´alu • vstupn´ı impedance 1MΩ||19pF • pamˇet dat 1536 vzork˚u na kaˇzd´y kan´al
4.1
Zvlnˇen´ı nap´ajec´ıho napˇet´ı
Pro ovˇeˇren´ı vypoˇc´ıtan´eho zvlnˇen´ı v´ystupn´ıho napˇet´ı mˇeniˇcu˚ bylo zmˇeˇreno skuteˇcn´e zvlnˇen´ı pomoc´ı osciloskopu Agilent pˇri maxim´aln´ım odbˇeru osciloskopu - vzorkovac´ı frekvence 80MHz, vˇsechna rel´e sepnuta. Mˇeniˇc napˇet´ı Uzvl(p−p) [mV ] Uzvl(p−p) [mV ] Uzvl(p−p) [mV ] U+3,3
70
U+1,2
100
U−3,3
20
31 (za L5 )
24 (za L4 )
13 (za L6 )
Tabulka 4.1: Zvlnˇen´ı v´ystupn´ıch napˇet´ı mˇeniˇcu˚ .
Z tabulky namˇeˇren´ych hodnot je vidˇet, zˇ e pouˇzit´ı LC filtr˚u pro filtraci napˇet´ı pro analogovou cˇ a´ st A/D pˇrevodn´ık˚u a nap´ajec´ı napˇet´ı OZ je u´ cˇ eln´e, protoˇze zvlnˇen´ı napˇet´ı u 3, 3V nap´ajen´ı sniˇzuj´ı v´ıce neˇz o polovinu a u z´aporn´eho nap´ajec´ıho napˇet´ı t´emˇeˇr o polovinu. Podle v´ypoˇctu v n´avrhu mˇeniˇce napˇet´ı na −3, 3V vyˇslo v´ystupn´ı zvlnˇen´ı 0, 71mV + zvlnˇen´ı zp˚usoben´e s´eriov´ym odporem kondenz´ator˚u. Pokud bude br´ana tato vypoˇcten´a hodnota jako pravdiv´a, lze dopoˇc´ıtat s´eriov´y odpor pouˇzit´ych kondenz´ator˚u. ∆VESR = ∆Vzmer − ∆V = 20 − 0, 71 = 19, 29mV
(4.1)
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
RESR =
4.2
∆VESR 19, 29 = = 0, 3577Ω IOUT 54
40
(4.2)
Proudov´y odbˇer
Odbˇer proudu byl mˇeˇren pro nˇekolik reˇzim˚u osciloskopu. Aby se nechala vypoˇc´ıtat spotˇreba samotn´eho A/D pˇrevodn´ıku, bylo nutn´e mˇeˇrit spotˇrebu s obouma pˇrevodn´ıkama pˇrepnut´yma do u´ sporn´eho reˇzimu, spotˇreba s jedn´ım aktivn´ım A/D pˇrevodn´ıkem a pro pˇredstavu o celkov´e spotˇrebˇe byly oba A/D pˇrevodn´ıky aktivn´ı. fvzork [MHz] I1 [mA] I2 [mA] I3 [mA] IAD [mA] 1,25
181,9
154,8
127,2
27,6
10,00
196,3
163,6
131,1
32,5
Imin [mA]
20,00
212,0
173,1
135,4
37,6
Imax [mA] 455,3
40,00
245,3
193,0
143,6
49,4
80,00
321,9
233,4
160,5
72,9
127,2
Tabulka 4.2: Odbˇer proudu osciloskopu.
I1 je odbˇer proudu pˇri zapnut´ych obou A/D pˇrevodn´ıc´ıch. I2 je odbˇer proudu pˇri aktivn´ım jednom A/D pˇrevodn´ıku a druh´em v u´ sporn´em reˇzimu. I3 je odbˇer proudu pˇri obou A/D pˇrevodn´ıc´ıch v u´ sporn´em reˇzimu. Rel´e byla pˇri tomto mˇeˇren´ı nech´ana rozepnut´a, kromˇe mˇeˇren´ı maxim´aln´ıho odbˇeru. Napˇet´ı na USB bylo pˇri minim´aln´ı z´atˇezˇ´ı 5, 06V a pˇri maxim´aln´ı z´atˇezˇ i 4, 93V . Z namˇeˇren´ych hodnot plyne, zˇ e se zvyˇsuj´ıc´ı se vzorkovac´ı frekvenc´ı spotˇreba jednotliv´ych cˇ a´ st´ı stoup´a pˇribliˇznˇe line´arnˇe.
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
41
Obr´azek 4.1: Z´avislost odbˇeru proudu na vzorkovac´ı frekvenci.
4.3
Frekvenˇcn´ı rozsah vstupu
K promˇeˇren´ı frekvenˇcn´ı charakteristiky vstupn´ıch obvod˚u byl pouˇzit gener´ator HP 33120A a ke kontrole v´ystupn´ıho napˇet´ı multimetr HP 34401A. Protoˇze frekvenˇcn´ı rozsah multimetru HP 34401A konˇcil u 10MHz, byla velikost amplitudy gener´atoru br´ana od 10MHz pouze z u´ daje gener´atoru. Napˇet’ov´y rozsah osciloskopu byl nastaven na 0,2V/d´ılek. f [kHz]
1
2
5
10
20
50
100
200
500
1000
UG [V ]
0.501
0.501
0.501
0.501
0.501
0.501
0.501
0.501
0.499
0.501
Um [V ]
0.502
0.501
0.497
0.498
0.499
0.501
0.498
0.498
0.497
0.497
Um [dB]
0.017
0.000 -0.070 -0.052
f [kHz]
2000
5000
10000
15000
UG [V ]
0.500
0.500
0.500
0.500
Um [V ]
0.500
0.391
0.185
0.109
Um [dB]
0.000
-2.136 -8.636 -13.231
-0.035 0.000 -0.052
Tabulka 4.3: Frekvenˇcn´ı charakteristika vstupu.
-0.052 -0.035 -0.070
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
42
Hodnota u´ tlumu v dB byla vypoˇc´ıt´ana podle n´asleduj´ıc´ıho vztahu: UmdB = 20 · log
Um [dB] UG
(4.3)
Z n´asleduj´ıc´ıho grafu je vidˇet, zˇ e frekvenˇcn´ı charakteristika odpov´ıd´a vypoˇc´ıtan´ym hodnot´am v kapitole 1.1.2.
Obr´azek 4.2: Frekvenˇcn´ı rozsah vstupn´ı cˇ a´ sti osciloskopu.
4.4
Pˇresnost mˇerˇ en´ı
Pˇresnost mˇeˇren´ı nejv´ıce ovlivˇnuj´ı dva faktory. Prvn´ı je pr˚unik ruˇsen´ı z digit´aln´ı cˇ a´ sti osciloskopu a mˇeniˇcu˚ napˇet´ı do vstupn´ıch obvod˚u, kter´e je viditeln´e pˇredevˇs´ım pˇri dvou nejniˇzsˇ´ıch napˇet’ov´ych rozsaz´ıch, ale pˇri uzemˇen´ı vstupu jeˇstˇe klesne. Druh´ym faktorem je pˇreslech mezi kan´aly, zp˚usoben´y pravdˇebodobnˇe bl´ızkost´ı vstupn´ıch obvod˚u jednotliv´ych kan´al˚u, kter´e se ovlivˇnuj´ı kapacitn´ı a indukˇcn´ı vazbou. Pro vylouˇcen´ı vz´ajemn´eho ovlivnˇen´ı mˇeˇr´ıc´ıch kan´al˚u po spolen´e nap´ajec´ı vˇetvy byl uzemˇen vstup OZ OPA356 mˇeˇr´ıc´ıho kan´alu B pˇres kondenz´ator o kapacitˇe 47nF na zem a mˇeˇr´ıc´ı sign´al pˇriveden na vstup mˇeˇr. kan´alu A.
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Na n´asleduj´ıch obr´azc´ıch jsou vidˇet pˇreslechy mezi mˇeˇr´ıc´ımi kan´aly. Vstupn´ı sign´al je vˇzdy pˇriveden na mˇeˇric´ı kan´al A, kter´y m´a nastaven´y napˇet’ov´y rozsah 2V /div a stejnosmˇernou vazbu sign´alu. Vzorkovac´ı frekvence byla nastavena na 80MHz. U prvn´ıho obr´azku byl mˇeˇr´ıc´ı kan´al B nastaven na napˇet’ov´y rozsah 0, 1V /div a vstup byl neuzemˇen. Na druh´em obr´azku byly nastaveny stejn´e parametry, ale vstup konektoru byl uzemˇen. Tˇret´ı obr´azek ukazuje pokus s uzemˇen´ym vstupem OZ OPA356. Na posledn´ım obr´azku je zobrazen pˇreslech pˇri napˇet’ov´em rozsahu mˇeˇr. kan´alu B 2V /div, pˇri tomto napˇet’ov´em rozsahu je charakter pˇreslechu odliˇsn´y.
Obr´azek 4.3: Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 1.
Obr´azek 4.4: Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 2.
43
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Obr´azek 4.5: Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 3.
Obr´azek 4.6: Pˇreslech mezi mˇeˇr´ıc´ımi kan´aly 4. Pˇreslechy mezi mˇeˇric´ımi kan´aly by se daly minimalizovat u´ pravou n´avrhu ploˇsn´eho spoje, kdy by se souˇca´ stky jednotliv´ych mˇeˇr. kan´alu um´ıstily d´ale od sebe a uzavˇrely se do st´ın´ıc´ıho plechu. Ruˇsen´ı zp˚usoben´e sp´ınan´ymi mˇeniˇci napˇet´ı by se mohlo sn´ızˇ it pouˇzit´ım indukˇcnost´ı s uzavˇren´ym magnetick´ym j´adrem v mˇeniˇc´ıch pro +1, 2V a +3, 3V , protoˇze v realizovan´em prototypu byly pouˇzity indukˇcnosti s otevˇren´ym magnetick´ym j´adrem. V mˇeniˇci na −3, 3V byl pouˇzit jin´y typ indukˇcnosti s uzavˇren´ym mag. j´adrem.
44
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
45
ˇ Casov´ y rozsah stupnice a obnovovac´ı frekvence
4.5
Zmˇena cˇ asov´e osy (rozsah cˇ asu na d´ılek) se prov´ad´ı zmˇenou vzorkovac´ı frekvence A/D pˇrevodn´ık˚u. Ze vzorkovac´ı frekvence a poˇctu mˇeˇren´ych dat, kter´ych je 1536, vych´az´ı hodnota cˇ asov´e z´akladny. Ta je vypoˇc´ıt´an´a podle T /dilek =
1 fvzork ·(pocet
vzorku)
pocet dilku na stupnici
a napˇr.
µS pro vzorkovac´ı frekvenci 10MHz vych´az´ı rozliˇsen´ı 15, 36 dilek .
Tyto v´ysledn´e hodnoty jsou netypick´e pro osciloskop. Pro zajiˇstˇen´ı obvykl´ych hodnot cˇ asov´e stupnice by se mohl pos´ılat jin´y - menˇs´ı poˇcet vzork˚u, ale t´ım by se nevyuˇzila RAM pamˇet v FPGA obvodu, proto byla d´ana pˇrednost tˇemto cˇ asov´ym rozsah˚um. Obnovovac´ı frekvence mˇeˇren´ych pr˚ubˇehu je ovlivnˇena pˇrenosovou rychlost´ı dat do PC, a jejich poˇctem, vzorkovac´ı frekvenc´ı a synchronizac´ı mˇeˇren´ı. D´a se zpoˇc´ıtat jakou souˇcet doby pˇrenosu dat do PC - t p + doby ukl´ad´an´ı mˇeˇren´ych dat do pamˇeti - tukl + doby do spuˇstˇen´ı mˇeˇren´ı tsp . Pˇrenosov´a rychlost dat je 3MBod, pˇren´asˇ´ı se 1 start bit, 1 stop bit 8 B a 1 byte dat, takˇze pˇrenosov´a rychlost dat je 3E6 10 = 2400000 bit ze s = 350000 s . Protoˇ
se pˇren´asˇ´ı celkem 6144 byt dat, je t p =
6144 350000
= 0, 01755s. Doba ukl´ad´an´ı dat je rovna
1 tukl = 1536 fvzork [s].
Doba spuˇstˇen´ı mˇeˇren´ı z´avis´ı na aktu´aln´ım pr˚ubˇehu vstupn´ıho sign´alu a u´ spˇesˇnosti vyhodnocen´ı spouˇstˇec´ı ud´alosti. V nejide´alnˇejˇs´ım pˇr´ıpadˇe bude trvat dva hodinov´e takty vzorkovac´ı frekvence. Tento pˇr´ıpad nastane, kdyˇz pˇrijde povel z PC o moˇznosti zah´ajit mˇeˇren´ı a v tomto okamˇziku zaˇcne vstupn´ı sign´al pˇrekraˇcovat komparaˇcn´ı u´ roveˇn (pro synchronizaci na vzestupnou hranu). V prvn´ım taktu hodinov´ehu sign´alu mus´ı b´yt tedy v´ystup kompar´atoru ve spouˇstˇec´ım bloku ’0’ a ve druh´em taktu mus´ı kompar´ator vyhodnotit spouˇstˇec´ı podm´ınku jako splnˇenou a na v´ystupu m´ıt hodnotu ’1’. Po splnˇen´ı t´eto podm´ınky se zaˇcnou mˇeˇren´a data ukl´adat do pamˇeti. Nejdelˇs´ı doba spuˇstˇen´ı mˇeˇren´ı nastane v pˇr´ıpadˇe, zˇ e bˇehem 50000 hodinov´ych takt˚u nedojde k vyhodnocen´ı spouˇstˇec´ı ud´alosti a po t´eto dobˇe dojde k automatick´emu spuˇstˇen´ı mˇeˇren´ı. Nejniˇzsˇ´ı moˇzn´a obnovovac´ı frekvence nastane pˇri nejniˇzsˇ´ı vzorkovac´ı frekvenci a nevyhodnocen´ı spouˇstˇec´ı ud´alosti kompar´atorem. 1 1 + 50000 1250000 . = 0, 05878s Tobn = t p + tukl + tsp = 0, 01755 + 1536 1250000
fobn =
1 Tobn
= 17[ snimku s ]
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Nejvyˇssˇ´ı obnovovac´ı frekvence je pˇri maxim´aln´ı vzorkovac´ı frekvenci a okamˇzit´em spuˇstˇen´ı mˇeˇren´ı. 1 1 Tobn = t p + tukl + tsp = 0, 01755 + 1536 80·10 6 + 2 80·106 . = 0, 01757s
fobn =
4.6
1 Tobn
= 56, 9[ snimku s ]
Kalibraˇcn´ı sign´al
Kalibraˇcn´ı obdeln´ıkov´y sign´al je generov´an na v´ystupu FPGA. Jeho frekvence je 1kHz. Aby velikost napˇet´ı byla 1V , je napˇet´ı z v´ystupu FPGA sn´ızˇ eno odporov´ym dˇeliˇcem R36 R37 , v´ystupn´ı odpor dˇeliˇce je d´an paraleln´ı kombinac´ı obou odpor˚u R36 ||R37 a vych´az´ı 150Ω. Pˇri praktick´ych testech se vˇsak projevilo zvlnˇen´ı nap´ajec´ıho napˇet´ı FGPA obvodu a je lepˇs´ı pouˇz´ıt jin´y zdroj kalibraˇcn´ıho sign´alu.
46
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
5
47
´ I´ S OSCILOSKOPY DOSTUPNYMI ´ SROVNAN NA TRHU
Pro v´ybˇer vhodn´eho osciloskopu ke srovn´an´ı byla spoˇc´ıt´ana pˇribliˇzn´a celkov´a cena osciloskopu, za kterou by se nechal sestavit. Ceny souˇca´ stek byly br´any z cen´ık˚u prodejc˚u Farnell a GME. Clekov´a cena by tedy vyˇsla pˇribliˇznˇe na 4000 Kˇc. K porovn´an´ı parametr˚u byl vybr´an osciloskop Voltcraft DSO-2090 USB, 40 MHz [18]. Jeho prodejn´ı cena je pˇribliˇznˇe 5500 Kˇc. Parametr
Osciloskop Voltcraft
Osciloskop bak. pr.
Napˇet’ov´e rozsahy
0 - 35 V
1V, 2V, 10V, 20V
Vzorkovac´ı frekvence
100MHz
80MHz
Rozliˇsen´ı A/D pˇrevodn´ıku
8 bit˚u
12 bit˚u
Pamˇet’ dat
32 kbps/kan´al (4000 vzork˚u/kan´al)
1536 vzork˚u/kan´al
Nap´ajen´ı
USB
USB
Vstupn´ı impedance
1MΩ||50pF
1MΩ||19pF
Tabulka 5.1: Porovn´an´ı vlastnost´ı osciloskop˚u.
Parametry osciloskopu Voltcraft jsou podobn´e s navrˇzen´ym osciloskopem ve vzorkovac´ı frekvenci, nap´ajen´ı a napˇet’ov´ych rozsaz´ıch. Voltcraft m´a vˇetˇs´ı pamˇet’ pro mˇeˇren´a data, coˇz se m˚uzˇ e nˇekdy uk´azat jako v´yhoda. Naopak m´a menˇs´ı rozliˇsen´ı A/D pˇrevodn´ık˚u. Frekvenˇcn´ı rozsah vstupu osc. Voltcraft je 40MHz, to je vyˇssˇ´ı hodnota neˇz zde navrˇzen´y osciloskop. Z hlediska softwaru m´a Voltcraft implementov´ano v´ıce matematick´ych funkc´ı, vˇcetnˇe spektr´aln´ı anal´yzy sign´alu a umoˇznˇ uje nastavit delˇs´ı cˇ asy cˇ asov´e z´akladny. Osciloskop Voltcraft pracuje pod OS Windows a m´a moˇznost spolupracovat s programem LabVIEW. Navrˇzen´y osciloskop neumoˇznˇ uje propojen´ı s LabVIEW, ale pracuje i pod OS Linux.
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
6
´ ER ˇ ZAV
C´ılem pr´ace bylo navrhnout kompletn´ı osciloskop pˇripojen´y k PC pˇrez USB rozran´ı spolu s ovl´adac´ım programem. Poˇzadovan´e pramatry byly: minim´aln´ı frekvenˇcn´ı rozsah 5MHz, vzorkovac´ı frekvence alespoˇn 10MHz, rozliˇsen´ı 12 bit˚u a napˇet’ov´y rozsah alespoˇn 1V. Dosaˇzen´e vlastnosti jsou: frekvenˇcn´ı rozsah 10MHz pˇri poklesu sign´alu o 6dB, vzorkovac´ı frekvence 80MHz, rozliˇsen´ı 12 bit˚u a napˇet’ov´y rozsah 1 - 20V. Omezen´ı frekvenˇcn´ıho rozsahu bylo pops´ano v kapitole 1.1.2. Pˇri akceptov´an´ı vyˇssˇ´ıho zkreslen´ı sign´alu pˇri vyˇssˇ´ıch frekvenc´ı je moˇzn´e zv´ysˇit mezn´ı frekvenci v´ymˇenou pˇr´ısluˇsn´ych kondenz´ator˚u a dos´ahnout tak vyˇssˇ´ıho frekvenˇcn´ıho rozsahu. Pouˇzit´e OZ maj´ı sˇ´ıˇrku p´asma 200MHz a 270MHz, takˇze je moˇzn´e ji zvˇetˇsit. Osciloskopu je nap´ajen z USB sbˇernice a proto byl navrˇzen pro nap´ajec´ı napˇet´ı 5V , kter´e m´a USB port k dispozici. V pˇr´ıpadˇe potˇreby je moˇznost nap´ajen´ı z jin´eho zdroje 5V s toleranc´ı napˇet´ı 5%, volba nap´ajen´ı se prov´ad´ı pˇrepnut´ım propojky JP1. Protoˇze se uk´azalo nap´ajen´ı z USB jako spolehliv´e, nebyl vyveden konektor pro extern´ı nap´ajen´ı. S ohledem na maxim´aln´ı povolen´y proudov´y odbˇer z USB byly pouˇzity sp´ınan´e regul´atory napˇet´ı, kter´e maj´ı vyˇssˇ´ı u´ cˇ innost neˇz line´arn´ı regul´atory napˇet´ı. Napˇr. 3, 3V regul´ator m´a dosahovat u´ cˇ innosti 94%, v pˇr´ıpadˇe pouˇzit´ı line´arn´ıho regul´atoru by byla u´ cˇ innost jen 66%. Pˇri porovn´an´ı s vybran´ym prod´avan´ym osciloskopem ztr´ac´ı na frekvenˇcn´ım rozsahu vstupu. Tuto nev´yhodu vˇsak lze odstranit podle v´ysˇe uveden´eho postupu. Velikost pamˇeti dat je zde omezen´a pouˇzit´ym typem hradlov´eho pole. Pamˇet’ dat by se mohla zv´ysˇit pˇrid´an´ım extern´ı RAM pamˇeti nebo v´ymˇenou FPGA obvodu s vyˇssˇ´ı velikost´ı vnitˇrn´ı RAM pamˇeti. Tato u´ prava by se vˇsak neobeˇsla bez nov´eho n´avrhu ploˇsn´eho spoje. Z cˇ asov´eho hlediska nebylo implementov´ano v´ıce matematick´ych funkc´ı nebo delˇs´ı cˇ asov´a z´akladna.
48
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
49
REFERENCE ˇ [1] MATOUSEK, V. USB Prakticky s obvody FTDI - 1. D´ıl 2003, BEN - technick´a literatura. [2] JUNG, Walt. Op Amp application handbook. 2005. 878 s. ISBN 0-7506-7844-5.
[3] Spartan-3AN FPGA Family Data Sheet [online]. XILINX, 2008 , 06/02/2008 [cit. 2010-04-22]. URL:
. [4] Spartan-3 Generation FPGA User Guide [online]. XILINX, 2009, 01/21/2009 [cit. 2010-04-22]. URL: [5] Spartan-3 Generation Configuration User Guide [online], XILINX, 2009, 10/26/2009 [cit. 2010-04-22]. URL: . [6] OPA356 Data Sheet [online]. TEXAS INSTRUMENTS, 07 Nov 2001 [cit. 201004-23]. URL: . [7] THS4504 Data Sheet [online]. TEXAS INSTRUMENTS, 15 May 2008 [cit. 201004-23] URL: . [8] ADS6124 Data Sheet [online]. TEXAS INSTUMENTS, 04 Dec 2007 [cit. 2010-0424] URL: . [9] FT232RL Data Sheet [online]. Future Technology Devices International Limited, 2009 [cit. 2010-04-28] URL: . [10] Universal Serial Bus [online]. , modified on 27 May 2010 at 17:47 [cit. 2010-05-27] URL: . ˇ ’ASTNY, ´ Jakub. Programovateln´a hradlov´a pole [online]. 2008 [cit. 2010-05-17] [11] St URL . [12] ZOUBEK, Ondˇrej. Z´akladn´ı knihovn´ı prvky Spartan 3 [online]. 2006 [cit. 2010-0430] URL .
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
50
´ Luk´asˇ. Programujte [online]. 28. 05. 2006 [cit. 2010-05-17]. Verze [13] CHURY, OpenGL. URL: . [14] WIKIPEDIE : VHDL [online]. 11. 11. 2009 v 23:40 [cit. 2010-05-27]. URL: . [15] TPS62040 Data Sheet [online]. TEXAS INSTRUMENTS, 28 Oct 2005 [cit. 201005-08] URL: . [16] TPS63700 Data Sheet [online]. TEXAS INSTRUMENTS, 12 Nov 2007 [cit. 201005-08] URL: . [17] WIKIPEDIE : Efektivn´ı hodnota [online]. 7. 3. 2010 v 13:48 [cit. 2010-05-08] URL: . [18] Digit´aln´ı osciloskop Voltcraft DSO-2090 USB [online]. [cit. 2010-05-23] URL: .
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
51
ˇ ILOH ´ SEZNAM PR A Sch´ema zapojen´ı
50
B Osazen´ı ploˇsn´eho spoje
53
C V´ysledn´a realizace
54
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
A
´ SCHEMA ZAPOJENI´
Obr´azek A.1: Sch´ema vstupn´ı cˇ a´ sti osciloskopu.
52
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Obr´azek A.2: Sch´ema logick´e cˇ a´ sti osciloskopu.
53
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
Obr´azek A.3: Sch´ema nap´ajec´ı cˇ a´ sti osciloskopu.
54
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
B
55
ˇ EHO ´ OSAZENI´ PLOSN SPOJE
Obr´azek B.1: Spodn´ı strana ploˇsn´eho spoje. (zmenˇseno)
Obr´azek B.2: Osazen´ı spodn´ı ploˇsn´eho spoje.
strany
Obr´azek B.3: Vrchn´ı strana ploˇsn´eho spoje. (zmenˇseno)
Obr´azek B.4: Osazen´ı vrchn´ı ploˇsn´eho spoje.
strany
´ ˇ I´ TECHNIKY USTAV AUTOMATIZACE A MEˇ RIC Fakulta elektrotechniky a komunikaˇcn´ıch technologi´ı Vysok´e uˇcen´ı technick´e v Brnˇe
C
´ REALIZACE ´ VYSLEDN A
Obr´azek C.1: V´ysledn´a realizace osciloskopu.
56