10/26/2016
DCH1B3 Konfigurasi Perangkat Keras Komputer
Desain Rangkaian Logika Kombinasional
1
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
1
10/26/2016
Inti pembelajaran Bisa merealisasikan persamaan Boolean ke rangkaian logika kombinasional. Bisa menyederhanakan persamaan Boolean atau tabel kebenaran menggunakan metode Karnaugh Map. Memahami kegunaan Decoder, Multiplekser, Adder dan Subtractor. Memahami sintesis decoder, multiplekser, Adder dan Subtractor
2
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
2
10/26/2016
Materi
Rangkaian Logika Kombinasional K-Map Dekoder Multiplekser Rangkaian Aritmatika : Half Adder, Full Adder, Half Subtractor, Full Subtractor
3
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
3
10/26/2016
Elektronika digital Implementasi nilai-nilai dan operator logika ke dalam implementasi elektronika Dalam bentuk gerbang logika dan rangkaiannya Dua fungsi utama yang berguna dalam komputer: Menyimpan nilai logika Mentransmisikan/mengirimkan nilai logika
4
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
4
10/26/2016
Operator logika Tiga operator dasar : AND, OR, NOT
5
A AND B dituliskan A.B A OR B dituliskan A + B NOT A dituliskan A
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
5
10/26/2016
Tabel kebenaran Tabel yang berisi input dan output dari operator atau fungsi logika Menyatakan karakteristik dari operator atau fungsi tersebut
6
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
6
10/26/2016
Rangkaian Kombinasional Rangkaian logika dimana keluarannya hanya ditentukan oleh kombinasi nilai masukanmasukannya. I0
Rangkaian digital yang tidak berubah terhadap waktu. Merupakan kombinasi atau susunan dari gerbang-gerbang dasar atau gerbang-gerbang umum.
Y0
I1
Y1
I2
In-1
. . .
Rangkaian Logika Kombinasional
a. Complete I/O notation
. . .
Y2
In-1 – I0 n
Rangkaian Logika Kombinasional
Ym-1 – Y0 m
Ym-1 b. Abridged I/O notation
Mengimplementasikan suatu fungsi boolean. 7
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
7
10/26/2016
Sintesis Rangkaian kombinasional Merealisasikan persamaan Boolean dengan menyambungkan input dan output gerbang logika dasar sedemikian rupa. Contoh : 𝑌 = 𝐴𝐵𝐶 + 𝐴𝐵𝐶 + 𝐴𝐵𝐶 A
B A
C B
C minterm: ABC minterm: ABC minterm: ABC
Y 8
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
8
10/26/2016
Karnaugh Map (K-Map) Persamaan Boolean dapat disederhanakan/diminimasikan dengan menggabungkan term-term yang sesuai. K-map meminimasikan persamaan Boolean secara grafik. 𝑃𝐴 + 𝑃𝐴 = 𝑃
A 0 0 0 0 1 1 1 1
9
B 0 0 1 1 0 0 1 1
10/26/2016
C 0 1 0 1 0 1 0 1
Y 1 1 0 0 0 0 0 0
Y
Y
AB 00
01
11
10
0
1
0
0
0
1
1
0
0
0
C
AB C
00
01
11
10
0 ABC
ABC
ABC
ABC
1 ABC
ABC
ABC
ABC
DCH1B3 – Konfigurasi Perangkat Keras Komputer
9
10/26/2016
K-Map Lingkari angka 1- angka 1 yang ada di dalam kotak-kotak yang saling berdekatan/tetangganya. in adjacent squares Dalam persamaan Boolean, hanya literal-literal yang memiliki nilai 1(true yang ada dalam lingkaran). Y A 0 0 0 0 1 1 1 1
10
10/26/2016
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 1 1 0 0 0 0 0 0
AB 00
01
11
10
0
1
0
0
0
1
1
0
0
0
C
DCH1B3 – Konfigurasi Perangkat Keras Komputer
10
10/26/2016
K-map 3 input Y
AB C
00
01
11
10
0 ABC
ABC
ABC
ABC
1 ABC
ABC
ABC
ABC
Truth Table A 0 0 0 0 1 1 1 1 11
B 0 0 1 1 0 0 1 1
10/26/2016
C 0 1 0 1 0 1 0 1
K-Map Y 0 0 1 1 0 0 0 1
Y
AB C 0 1
00
01
11
10
0 1 1 0 0 1 0 0
𝑌 = 𝐴𝐵 + 𝐵𝐶
DCH1B3 – Konfigurasi Perangkat Keras Komputer
11
10/26/2016
K-map 4 input A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
12
10/26/2016
B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Y 1 0 1 1 0 1 1 1 1 1 1 0 0 0 0 0
Y AB
00
01
11
10
00
1
0
0
1
01
0
1
0
1
11
1
1
0
0
10
1
1
0
1
CD
Y = AC + ABD + ABC + BD
DCH1B3 – Konfigurasi Perangkat Keras Komputer
12
10/26/2016
Dekoder N input, 2N output Salah satu output aktif, tergantung nilai input 2:4 Decoder A1 A0
A1 0 0 1 1 13
10/26/2016
A0 0 1 0 1
Y3 0 0 0 1
11 10 01 00
Y3 Y2 Y1 Y0
Y2 0 0 1 0
Y1 0 1 0 0
Y0 1 0 0 0 DCH1B3 – Konfigurasi Perangkat Keras Komputer
13
10/26/2016
Implementasi Dekoder 2 to 4 A1
A0
Y3 Y2 Y1 Y0 14
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
14
10/26/2016
Multiplekser (Mux) Mempunyai banyak input tetapi hanya mempunyai satu output.
Multiplekser 2 ke 1 S
Output pada suatu saat nilainya sama dengan salah satu input terpilih. Input dipilih berdasarkan nilai yang dimasukkan pada input selector.
15
10/26/2016
S 0 0 0 0 1 1 1 1
D1 0 0 1 1 0 0 1 1
D0
0
D1
1
D0 0 1 0 1 0 1 0 1
Y 0 1 0 1 0 0 1 1
Y
S 0 1
Y D0 D1
DCH1B3 – Konfigurasi Perangkat Keras Komputer
15
10/26/2016
Implementasi Multiplekser Bentuk Sum of Product Multiplekser 2 ke 1 Y S
D0 D1 00
01
11
10
0
0
0
1
1
1
0
1
1
0
Y = D 0S + D1S
D0
S D1
Y
16
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
16
10/26/2016
Rangkaian Aritmatika (1) Half Adder 𝑠𝑢𝑚 = A⨁𝐵 𝐶𝑎𝑟𝑟𝑦 𝑜𝑢𝑡 = 𝐴. 𝐵
Full Adder
𝑠𝑢𝑚 = A⨁𝐵⨁𝐶𝑎𝑟𝑟𝑦 𝑖𝑛 𝐶𝑎𝑟𝑟𝑦 𝑜𝑢𝑡 = 𝐴. 𝐵 + 𝐴. 𝐶𝑎𝑟𝑟𝑦 𝑖𝑛 + 𝐵. 𝐶𝑎𝑟𝑟𝑦 𝑖𝑛 17
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
17
10/26/2016
Rangkaian Aritmatika (2) Half Subtractor A
B
Sub
Borrow
0 0 1 1
0 1 0 1
0 1 1 0
0 1 0 0
𝑆𝑢𝑏 = A⨁𝐵 Borro𝑤 = 𝐴. 𝐵
Full Subtractor 𝑆𝑢𝑏 = A⨁𝐵⨁𝐵𝑖𝑛 𝐵𝑜𝑢𝑡 = 𝐴. 𝐵 + 𝐴. 𝐵𝑖𝑛 + 𝐵. 𝐵𝑖𝑛
18
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
18
10/26/2016
Referensi David M. Harris & Sarah L. Harris. 2012. “Digital Design and Computer Architecture, 2nd edition: Chapter 2”
19
10/26/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
19
10/26/2016
THANK YOU 10/26/2016 20
DCH1B3 – Konfigurasi Perangkat Keras Komputer
20
