11/2/2016
DCH1B3 Konfigurasi Perangkat Keras Komputer
Rangkaian Sekuensial
1
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
1
11/2/2016
Inti pembelajaran Memahami Pengertian Rangkaian Sekuensial. Menyebutkan dan menjelaskan cara kerja SR Latch, D Latch, D Flip-Flop. Mampu menjelaskan penggunaan Flip-flop sebagai elemen pembentuk sistem komputer.
2
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
2
11/2/2016
Materi
Rangkaian Sekuensial Rangkaian Bistable SR Latch D Latch D Flip-Flop JK Flip-Flop
3
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
3
11/2/2016
Pendahuluan
•
Keluaran-keluaran dari logika sekuensial tergantung kepada semua nilai sekarang dan sebelumnya – Memiliki memori.
•
Beberapa definisi: – State: Semua informasi tentang rangkaian yang diperlukan untuk menjelaskan perilaku masa depan rangkaian tersebut. – Latch dan flip-flop: elemen-elemen state yang menyimpan 1 bit state. – Rangkaian Sekuensial Sinkronous: logika kombinasional yang diikuti dengan sekumpulan flip-flop
4
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
4
11/2/2016
Rangkaian Sekuensial
• • •
5
Memberikan urutan ke event-event Memiliki memori (jangka pendek) Menggunakan umpan balik dari output ke input untuk menyimpan informasi
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
5
11/2/2016
Elemen-elemen State
• •
6
State dari sebuah rangkaian mempengaruhi perilaku masa depan rangkaiannya. Elemen-elemen state menyimpan state – Rangkaian Bistable – SR Latch – D Latch – D Flip-flop
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
6
11/2/2016
Rangkaian Bistable • •
•
2 output: Q, Q Tidak ada input
Anggap ada 2 kemungkinan kasus: – Q = 0: – maka Q = 1, Q = 0 (konsisten)
1 0
0
• • 7
I1
I2
I1
– Q = 1: 1 I2 – maka Q = 0, Q = 1 (konsisten) Menyimpan1 bit state dalam state variable, Q (atau Q) Tapi tidak ada input untuk mengontrol state 11/2/2016
0
1
1
0
Q
Q
Q
Q
DCH1B3 – Konfigurasi Perangkat Keras Komputer
7
11/2/2016
SR (Set/Reset) Latch
•
SR Latch
R
S
•
8
N1
Q
N2
Q
Anggap ada 4 kemungkinan kasus: – S = 1, R = 0 – S = 0, R = 1 – S = 0, R = 0 – S = 1, R = 1 11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
8
11/2/2016
Analisis SR Latch(1)
•
S = 1, R = 0: maka Q = 1 dan Q = 0
R
S
S = 0, R = 1: maka Q = 0 dan Q = 1 Reset output
R
11/2/2016
1
Q
0 1
N2
1 N1
0
0
Q
Q
1
S
9
N1 0
Set output
•
0
0 0
N2
1
Q
DCH1B3 – Konfigurasi Perangkat Keras Komputer
9
11/2/2016
Analisis SR Latch(2)
•
S = 0, R = 0: maka Q = Qprev
Qprev = 0 R
0 N1
Qprev = 1 0
R
Q
0 N1
Q
N2
Q
Memori S
•
10
S = 1, R = 1: maka Q = 0 dan Q = 0 Invalid State Q ≠ NOT Q 11/2/2016
0
N2
R
Q
1 N1
S
0
0
Q
0
S
0 1
N2
0
Q
DCH1B3 – Konfigurasi Perangkat Keras Komputer
10
11/2/2016
Simbol RS Latch(3)
• •
SR singkatan dari Set/Reset Latch – Menyimpan 1 bit state (Q) Mengontrol nilai apa yang sedang disimpan dengan input S, R – Set: Membuat output 1 SR Latch – (S = 1, R = 0, Q = 1) Symbol – Reset: Membuat output 0 – (S = 0, R = 1, Q = 0) R Q
S
11
11/2/2016
Q
DCH1B3 – Konfigurasi Perangkat Keras Komputer
11
11/2/2016
D Latch • •
•
12
2 input: CLK, D – CLK: Mengontrol kapan output berubah – D (data input): mengontrol logik apa yang dikeluarkan ke output Fungsi D Latch – Ketika CLK = 1, Symbol D disalurkan ke Q – When CLK = 0, CLK Q sama dengan keadaan sebelumnya D Q Menghindari kasus invalid ketika Q ≠ NOT Q Q
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
12
11/2/2016
Rangkaian Internal D Latch CLK D
R
R
Q Q
S
S
Q Q
D
CLK D
Q Q
CLK D 0 X 1 0 1 1
13
11/2/2016
D X 1 0
S 0 0 1
R 0 1 0
Q Q Qprev Qprev 0 1 1 0
DCH1B3 – Konfigurasi Perangkat Keras Komputer
13
11/2/2016
D Flip-Flop • •
• •
Input: CLK, D Fungsi – Mencuplik D pada rising edge CLK • Ketika CLK naik dari 0 ke 1, D disalurkan ke Q • Selain kondisi tersebut, Q menahan nilai sebelumnya – Q berubah hanya terjadi pada terjadi perubahan CLK dari 0 ke 1. Disebut edge-triggered Diaktifasi pada transisi-transisi clocknya. Tabel Karakteristik.
D CLK
14
11/2/2016
S C R
Q Q'
D
CLK
Q(t+1)
1 0
1 0
Keterangan Set Reset
DCH1B3 – Konfigurasi Perangkat Keras Komputer
14
11/2/2016
D Latch vs. D Flip-Flop CLK D
Q Q
D
Q Q
CLK D Q (latch) Q (flop)
15
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
15
11/2/2016
Aplikasi D Flip-Flop : Register CLK
CLK
D0
D
Q
Q0
D1
D
Q
Q1
D2
D
Q
Q2
D3
D
Q
Q3
16
11/2/2016
D3:0
4
4
Q3:0
DCH1B3 – Konfigurasi Perangkat Keras Komputer
16
11/2/2016
JK Flip-Flop • •
Tidak ada keadaan terlarang. Termasuk toggle state. J = 1, K = 0 keadaan SET J = 0, K = 1 keadaan RESET J = K = 0 tidak berubah keadaannya J = K = 1 toggle (kebalikan dari keadaan sebelumnya) Tabel Karakteristik. J
K
CLK
Q(t+1)
0
0
Q(t)
0 1 1
1 0 1
0 1 Q(t)'
Keterangan Tidak berubah Reset Set Toggle
Q(t+1) = J.Q' + K'.Q 17
11/2/2016
Q
J K
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
Q(t+1) 0 0 1 1 1 0 1 0
DCH1B3 – Konfigurasi Perangkat Keras Komputer
17
11/2/2016
Referensi David M. Harris & Sarah L. Harris. 2012. “Digital Design and Computer Architecture, 2nd edition: Chapter 3”
18
11/2/2016
DCH1B3 – Konfigurasi Perangkat Keras Komputer
18
11/2/2016
THANK YOU 11/2/2016 19
DCH1B3 – Konfigurasi Perangkat Keras Komputer
19
