ASYNCHRONOUS DAN SYNCHRONOUS BUS Asynchronous Bus Dengan Asynchronous bus, waktu transaksi pada bus adalah suatu fungsi alat individu dari suatu clock tetap khusus di dalam suatu synchronous bus. Didalam suatu Sistem Asynchronous Bus, isyarat handshaking pada umumnya dikenal sebagai Isyarat Master dan Slave. Isyarat ini dihasilkan oleh unsur-unsur sesuai ambil bagian dalam suatu bus transaksi. Suatu keuntungan Asynchronous Bus cepat dan melambat alat dapat dilakukan pada bus tersebut. Kapan isyarat diberlakukan bagi suatu Asynchronous Bus oleh master, suatu sync denyut nadi harus pula diperkenalkan pada bus. Slave kemudian menjawab dengan mengakui adanya isyarat. Secara umum, Asynchronous Bus beroperasi dengan handshaking terjadi antara dua alat didalam data yang memperoleh dari bus. Oleh karena ini handshaking kebutuhan, suatu time out yang aman harus dibangun di dalam agar supaya menggugurkan suatu bus beredar dalam hal suatu kegagalan yang tidak mengakibatkan handshaking tanggapan.
(A) Asynchronous Bus Read Suatu pembacaan Asynchronous Bus digambarkan didalam Gambar 2.4. Di dalam operasi pembacaan, master berada pada alamat bus dan kemudian mempertimbangkan menunjukkan bentuk menstabilkan. Master kemudian aktip, meminta data dari Slave. Slave menempatkan data pada bus dan, selanjutnya mempertimbangkan waktu susunan data, aktip untuk menunjukkan master yang datanya tersedia untuk membaca. Master menerima data dan menandai dengan non-aktip. Data harus stabil untuk suatu waktu pegangan setelah dibaca oleh master. Slave mengakui adanya tanda terima master dari data dengan juga akan status non-aktip. Data kemudian dipindahkan dari data bus.
Bus Intefacing
1
Gambar 2.4 Typical Asynchronous Bus Read (B) Asynchronous Bus Write Untuk Asynchronous Bus Write, seperti ditunjukkan dalam Gambar 2.5 bus master menunjuk dan data pada bus tersebut. Setelah suatu waktu tunda susunan untuk mengijinkan menunjukkan dan bentuk data menjadi stabil, Sinyal master menjadi aktip, menandakan kepada slave data tersedia pada bus. Slave kemudian menerima data dan pergi aktip untuk menunjukkan data tersebut. Data harus yang stabil untuk suatu periode sepadan dengan waktu pegangan setelah slave menerima data itu. Master kemudian pergi ke status yang non-aktip, sebagai tanda terima data dari slave.Slave pada gilirannya, kembali ke status yang non-aktip, untuk diketahui master. Jenis bus protokol untuk yang Asynchronous Bus Read dan Write hanya dikenal sebagai secara penuh disambungkan oleh karena pengakuan dan pernyataan antara Salve dan Master.
Bus Intefacing
2
Gambar 2.5 Typical Asynchronous Bus Write 2.3.2 Synchronous Bus Suatu synchronous bus beroperasi dalam interval clock yang tetap. Begitu meminta untuk data dari Slave oleh Master di dalam suatu periode waktu yang tetap atau "sampah" akan dibaca dari bus. Clock ini dari suatu bus mengakibatkan operasi lebih cepat, karena semua unsur-unsur atau sistem adalah dalam synchronism dan beroperasi di dalam interaksi satu sama lain. Di banyak kejadian Synchronous Bus sudah lebih sedikit bentuk dan lebih mudah untuk memahami. Tingkat propagasi dari
isyarat adalah kritis tertentu dalam
synchronous bus didesain. Clock adalah pemilihan waktu isyarat kunci dalam suatu synchronous bus, kedatangannya pada berbagai poin-poin sepanjang bus kritis. Clock yang dirancang untuk bepergian sepanjang bus dengan yang tidak bisa dipisahkan keterlambatan yang terjadi sebelum menjangkau alat di bus ekstrim atau dapat dirancang untuk tiba secara serempak pada masing-masing connector. Tentu saja ditemani oleh biaya yang ditingkatkan tetapi hasil di dalam suatu higher-speed bus. Synchronous Bus menggunakan handshaking parsial, karena dapat mengambil lebih dari satu clock beredar untuk bereaksi terhadap seorang Master. Jika Time clock
Bus Intefacing
3
siklus adalah tidak cukup untuk slave ke Master, harus meningkatkan waktunya untuk menjawab dengan berbagai clock yang beredar. Hal ini merupakan suatu kerugian berkenaan dengan yang Asynchronous Bus, karena yang Asynchronous Bus memerlukan banyak waktu yang tepat. (A). Synchronous Bus Read And Write Suatu synchronous bus read ditunjukkan didalam Gambar 2.6. Susunan dan kondisi-kondisi pegangan menerapkan seperti dibahas di dalam protokol yang Asynchronous Bus. Contoh menggunakan suatu bukan berfasa double clock yang overlap dengan alamat memperkenalkan pada tahap 1 aktip dan perpindahan data yang terjadi pada tahap 2 aktip. Dengan cara yang sama, suatu synchronous bus write disampaikan dalam Gambar 2.7
. Gambar 2.6 Typical Synchronous Bus Read
Bus Intefacing
4
Gambar 2.7 Typical Synchrnous Bus Write (B). Synchronous Bus Utilizing Wait State (Semisynchronous) Jenis bus ini adalah suatu synchronous bus pendukungan "lambat" alat dengan memperlengkapi suatu status WAIT STATE. WAIT STATE status sangat utama suatu peregangan time clock untuk mengijinkan suatu alat lambat untuk menjawab. Suatu contoh adalah suatu memori lambat yang digabungkan ke suatu mikroprosesor. Gambar 2.8 adalah suatu mikroprosesor synchronous operasi yang dibaca memerlukan semua memori menggunakannya mempunyai suatu waktu akses 500 n atau lebih sedikit. Lebih lanjut berasumsi bahwa mikroprosesor menggunakan suatu berfasa double clock dan memori ditujukan selama tahap 1 dan data ditransfer selama tahap 2.
Bus Intefacing
5
Gambar 2.8 Synchronous Bus With 500 ns access time Di bawah keadaan, suatu Erasable Programmable Read Only Memory (EPROM) dengan suatu waktu akses 1 microsecond tidak bisa secara normal digunakan. Tetapi jika bus mempertimbangkan suatu status WAIT STATE, memori yang lambat bisa digunakan. Secara khusu, mikroprosesor mempunyai suatu READY, manakala diaktipkan, meluas tahap 2 untuk mengijinkan memori yang lambat untuk bereaksi terhadap suatu akses, Perluasan dari tahap 2 clock oleh garis RAEDY rendah yang aktip dilukiskan di dalam Gambar 2.9. Oleh
karena
penggunaan
daftar
dinamis
didalam
mikroprosesor,
dan
menyegarkan kebutuhan, tahap 2 jarak tidak bisa diperluas. Suatu jarak tahap yang maksimum khas 2 adalah 5 µs adalah atau lebih sedikit. Pada suatu semisynchronous tahap basis 2 harus diperluas oleh jumlah yang
akses waktunya alat yang lambat
melebihi synchronous mengakses waktu (500 n). Isyarat READY dihasilkan oleh untaian dihubungkan dengan sistem memori yang lambat. WAIT STATE pilihan mengurangi mikroprosesor pelaksanaan menilai hanya ketika mengakses suatu alat lambat. Didalam contoh ini, kapan alat dengan akses 500 n atau lebih sedikit digunakan, operasi sama halnya dengan suatu synchronous bus.
Bus Intefacing
6
Gambar 2.9 Phase 2 WAIT STATE (B). Thirty-Two-Bit Bus Standards Pada waktu ini ada enam 32-bit utama buses, tidak semua standard. Mereka adalah Multi bus II, Futurebus, Fastbus, Nubus. Versabus, dan VME-32 bus. Fastbus adalah suatu IEEE standard digunakan didalam area percobaan nuklir yang khusus dan Versabus telah menjadi superceded oleh VME-32. Begitu ada empat 32-bit utama buses mengarah pada penggunaan umum. Untuk mendapatkan lebih dahulu suatu perkembangan dari 32-bit tidak bertentangan buses, IEEE Computer Society Microprocessor Standart Commitre tetapkan P896 Futurebus Standardisasi pada tahuan 1978. Beberapa awal persetujuan bahan dari P896 deliberations yang Futurebus akan menggunakan handshaking, didasarkan pada Eurocards. Menggunakan 100-mA pengarah, dan menggunakan 96-pin connector. Sedang P896 pekerjaan maju pada suatu langkah yang lambat, sejumlah 32-bit buses mulai 10 muncul dari pabrikan chip, memanfaatkan sebagian dari P896 bekerja. Bus ini adalah VME bus (Motorola), Nubus (Western Digital/Texas Instrument), dan Multibus II (Intel). VME-32 bit bus diperoleh dari 16-BIT awal VME bus dan dihubungkan dengan 68000 keluarga mikroprosesor. Oleh karena 16-bit, VME-32 tidak menghasilkan individu strobes untuk empat kelompok bytes adalah pada bus. Begitu 24-bit perpindahan tidak bisa terpenuhi pembersih. Untuk memindahkan suatu 24-bit kata, 32-bit kata-kata membariskan pada penempatan memori aneh harus dipancarkan dengan pengiriman byte tunggal diikuti yang 3 bytes. VME bus dikembangkan tahun 1981 dan, oleh karena itu, paling tua dari
32-bit mikroprosesor buses; VME-32 didasarkan pada double-sin
Eurocards, apakah handshaken, dan mempunyai suatu kecepatan maksimum 152 Mb/s untuk perpindahan dibaca tunggal.
Bus Intefacing
7
Oleh karena hubungan dengan Motorola 68000 keluarga pengolah, VME-32 adalah untuk menjadi suatu populer bus. Nubus adalah suatu synchronous 32-bit bus itu diperoleh dari suatu Texas Instrument/Western Digital Synchronous bus pada gilirannya, beradaptasi dari suatu MIT handshaken bus. Nubus adalah serupa dengan Multibus II dalam banyak pengakuan dapat memancarkan 8-, 16-, 24-, dan 32-bit word, menggunakan suatu kartu ukuran rangkap tiga, dan melaksanakan perpindahan dibaca tunggal pada suatu tingkat 106 Mb/s. Nubus digunakan di Texas Numachine Instrumen dan akan mungkin tidak secara luas digunakan atau didukung. P896 Masa depan Bus spesifikasi diselesaikan tahun 1984 yang mempunyai kecepatan yang paling tinggi dari semua empat buses sedang dalam pembicaraan dengan perpindahan dibaca tunggal tingkat 200 Mb/s. Untuk menerapkan dan menggunakan ECL pengarah. Ada pendukung hanya sedikit untuk bus di waktu saat ini didasarkan pada suatu Eurocard rangkap tiga, mempunyai individu byte strobes, dan menggunakan threeway handshaking. Multibus II, yang sedang dikembangkan oleh Intel Corp adalah suatu populer bus dan akan secara luas didukung. Suatu Double-Size Eurocard lebih disukai untuk bus ini. Perpindahan dibaca tunggal tingkat synchronous (10 MHZ) Multibus II adalah 106 Mb/s. A Command And Service Module (CSM) diperlukan pada Multibus II untuk initialisasi dan fungsi clock. Tentang pembahasan bus VME-32 dan Multibus II akan bersaingan untuk ketenaran dan akan hidup pada waktu sama. Intel dan Keluarga Nasional Semiconductor mikroprosesor jadi lebih mudah digunakan pada suatu Multibus II sistem sedang VME32 bus diorientasikan ke arah 68000 keluarga prosesor.
Bus Intefacing
8
