A P EVODNÍK PRO AUDIO S EXTERNÍM OVLÁDÁNÍM POMOCÍ MIKROKONTROLÉRU

VYSOKÉ UýENÍ TECHNICKÉ V BRNċ BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAýNÍCH TECHNOLOGIÍ ÚSTAV RADIOELEKTRONIKY FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF RADIO ELECTRONICS

D/A PěEVODNÍK PRO AUDIO S EXTERNÍM OVLÁDÁNÍM POMOCÍ MIKROKONTROLÉRU AUDIO D/A CONVERTER WITH EXTERNAL CONTROL USING MICROCONTROLLER

DIPLOMOVÁ PRÁCE MASTER THESIS

AUTOR PRÁCE

Bc. JAN ŠPAýEK

AUTHOR

VEDOUCÍ PRÁCE SUPERVISOR

BRNO, 2012

doc. Ing. TOMÁŠ KRATOCHVÍL, Ph.D.

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta elektrotechniky a komunikačních technologií Ústav radioelektroniky

Diplomová práce magisterský navazující studijní obor Elektronika a sdělovací technika Student: Ročník:

Bc. Jan Špaček 2

ID: 106811 Akademický rok: 2011/2012

NÁZEV TÉMATU:

D/A převodník pro audio s externím ovládáním pomocí mikrokontroléru POKYNY PRO VYPRACOVÁNÍ: V teoretické části práce navrhněte blokové schéma D/A převodníku s výstupními audio obvody, který bude doplněn o mikroprocesorové řízení (např. ATmega), ovládací tlačítka a indikaci pracovního režimu (vzorkovací kmitočet, počet bitů pro kvantizaci apod.). Navrhněte algoritmus mikroprocesorového řízení a vývojový diagram řídícího programu. V praktické části práce navrhněte obvodové schéma převodníku včetně výstupních audio obvodů, mikroprocesorového řízení a nutných periférií. Vytvořte kompletní konstrukční podklady pro realizaci (schéma zapojení, návrh desky plošného spoje, soupisku součástek, návrh mechanického uspořádání). V experimentální části práce realizujte převodník formou funkčního prototypu a laboratorním měřením ověřte jeho správnou činnost. Ověřte správnost navrženého programu pro řízení převodníku pomocí mikrokontroléru. Výsledky měření zpracujte formou standardního protokolu o měření. Stanovte technické parametry převodníku. DOPORUČENÁ LITERATURA: [1] WIRSUM, S. Abeceda nf techniky. Praha: BEN – technická literatura, 2003. [2] MATOUŠEK, D. Práce s mikrokontroléry. ATMEL AVR – Atmega16. 4. díl – edice µP a praxe. Praha: BEN – technická literatura, 2006. [3] Analog Devices [online]. Datasheet AD1852 - Stereo, 24-Bit, 192 kHz, Multibit, Sigma-Delta DAC. Analog Devices, Inc., 2009 - [cit. 14. 1. 2011]. Dostupné na www: http://www.analog.com/static/imported-files/data_sheets/AD1852.pdf Termín zadání:

6.2.2012

Termín odevzdání:

Vedoucí práce: doc. Ing. Tomáš Kratochvíl, Ph.D. Konzultanti diplomové práce:

prof. Dr. Ing. Zbyněk Raida Předseda oborové rady

10.8.2012

UPOZORNĚNÍ: Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT Tato diplomová práce je vČnována konstrukci laboratorního pĜípravku s D/A pĜevodníkem pro audio a nízkofrekvenþní signály. V úvodní kapitole je nastínČn teoretický úvod do problematiky A/D a D/A pĜevodĤ. V následujících kapitolách je pak již prezentováno vlastní technické Ĝešení laboratorního pĜípravku, kde obvod s D/A pĜevodníkem AD1852 je doplnČn o digitální pĜijímaþ audio signálu CS8416. Ten zajišĢuje kompatibilitu pĜi pĜipojení k externím audio zaĜízením disponujícím digitálními rozhraními, jako jsou napĜ. SPDIF nebo AES3. Digitální pĜijímaþ i audio D/A pĜevodník jsou navíc opatĜeny sériovým komunikaþním rozhraním, pomocí kterého je možné nastavovat vČtšinu parametrĤ vstupního audio signálu. Toto nastavení je provádČno pomocí navrženého ovládacího softwaru pro externí mikrokontrolér Ĝady ATmega32. V práci je prezentován blokový a obvodový návrh pĜípravku a to vþetnČ technické a konstrukþní dokumentace celého zaĜízení.

KLÍýOVÁ SLOVA D/A pĜevodník, digitální pĜijímaþ, mikrokontrolér, audio, Ĝízení, pĜevod, signál

ABSTRACT This diploma thesis is devoted to the design of a laboratory measurement tool with DAC converter for audio and low frequency signals. In the introduction part a theoretical background of the ADC and DAC conversions are outlined. In the next chapters the technical solution of the laboratory converter is presented, including DAC with integrated circuit AD1852 and completed with digital audio receiver CS8416. This circuit secures compatibility with external audio devices with digital interfaces, like SPDIF or AES3. The digital receiver and audio DAC are added with serial communication interface for setup of the most audio and input parameters. This setup is operated by external microcontroller ATmega32 and original firmware. The thesis presents block diagram and schematic layout of the laboratory converter, including complete technical documentation for the construction and design.

KEYWORDS DAC converter, digital receiver, microcontroller, audio, control, conversion, signal

ŠPAýEK, J. D/A pĜevodník pro audio s externím ovládáním pomocí mikrokontroléru. Brno: Vysoké uþení technické v BrnČ, Fakulta elektrotechniky a komunikaþních technologií. Ústav radioelektroniky, 2012. 73 s., 16 s. pĜíloh. Diplomová práce. Vedoucí práce: doc. Ing. Tomáš Kratochvíl, Ph.D.

PROHLÁŠENÍ Prohlašuji, že svou diplomovou práci na téma D/A pĜevodník pro audio s externím ovládáním pomocí mikrokontroléru jsem vypracoval samostatnČ pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informaþních zdrojĤ, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce. Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvoĜením této diplomové práce jsem neporušil autorská práva tĜetích osob, zejména jsem nezasáhl nedovoleným zpĤsobem do cizích autorských práv osobnostních a/nebo majetkových a jsem si plnČ vČdom následkĤ porušení ustanovení § 11 a následujících zákona þ. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o zmČnČ nČkterých zákonĤ (autorský zákon), ve znČní pozdČjších pĜedpisĤ, vþetnČ možných trestnČprávních dĤsledkĤ vyplývajících z ustanovení þásti druhé, hlavy VI. díl 4 Trestního zákoníku þ. 40/2009 Sb. V BrnČ dne ..............................

.................................... (podpis autora)

PODċKOVÁNÍ DČkuji vedoucímu diplomové práce doc. Ing. Tomáši Kratochvílovi, Ph.D. za úþinnou metodickou, pedagogickou a odbornou pomoc a další cenné rady pĜi zpracování mé diplomové práce. Dále dČkuji mému kolegovi a spolužákovi, Ing. Radomíru Strakovi za zapĤjþení vývojového kitu pro mikrokontrolér ATmega32 a také za drobnou pomoc a spolupráci pĜi zpracování dílþí þásti mé diplomové práce.

V BrnČ dne ..............................

.................................... (podpis autora)

OBSAH Seznam obrázkĤ

viii

Seznam tabulek

xi

Úvod

1

1

2

2

3

Teoretický úvod do problematiky 1.1

Princip A/D pĜevodu ................................................................................. 2

1.2

Princip D/A pĜevodu ................................................................................. 7

1.3

Typy A/D a D/A pĜevodníkĤ .................................................................... 9

1.3.1

A/D pĜevodníky .................................................................................... 9

1.3.2

D/A pĜevodníky .................................................................................. 10

Návrh technického Ĝešení

12

2.1

Obecný popis systému ............................................................................ 12

2.2

Blokové schéma zapojení ....................................................................... 13

2.3

Požadované parametry obvodu............................................................... 13

Konstrukþní Ĝešení projektu 3.1

15

Popis D/A pĜevodníku ............................................................................ 15

3.1.1

Základní popis obvodu AD1852......................................................... 15

3.1.2

Popis funkþních pinĤ obvodu AD1852............................................... 16

3.1.3

Popis Ĝízení pomocí sériového komunikaþního rozhraní.................... 18

3.2

Popis digitálního pĜijímaþe ..................................................................... 20

3.2.1

Základní popis obvodu........................................................................ 20

3.2.2

Popis funkþních pinĤ obvodu CS8416................................................ 22

3.2.3

Popis Ĝízení pomocí sériového komunikaþního rozhraní.................... 24

3.3

Volba Ĝídícího mikrokontroléru .............................................................. 26

3.4

Volba LCD displeje ................................................................................ 26

3.5

Volba výstupních audio obvodĤ ............................................................. 27

3.6

Obvodové schéma zapojení .................................................................... 27

3.6.1

Deska A – schéma zapojení ................................................................ 29

3.6.2

Deska B – schéma zapojení ................................................................ 30

vi

3.6.3 3.7

4

Deska s tlaþítky – schéma zapojení .................................................... 30 Poznámky ke konstrukþní þásti projektu ................................................ 31

3.7.1

Deska A............................................................................................... 31

3.7.2

PĜipojení konektorĤ napájení a Ĝídícího rozhraní ............................... 32

3.7.3

Deska B............................................................................................... 33

Návrh Ĝídícího programu 4.1

Popis zapojení rozhraní SPI.................................................................... 35

4.2

ěízení D/A pĜevodníku AD1852 ............................................................ 36

4.3

ěízení digitálního pĜijímaþe CS8416...................................................... 38

4.3.1

Zápis do kontrolního registru.............................................................. 39

4.3.2

ýtení z kontrolního registru ................................................................ 40

4.3.3

ěídící sekvence pro obvod CS8416.................................................... 40

4.4

Vývojové diagramy Ĝídícího programu................................................... 41

4.5

Popis hlavního Ĝídícího programu........................................................... 45

4.5.1 5

35

Soupis hlaviþek funkcí........................................................................ 46

Výsledky mČĜení obvodu s D/A pĜevodníkem 5.1

48

MČĜení mikroprocesorového Ĝízení......................................................... 48

5.1.1

Oscilogramy Ĝízení digitálního pĜijímaþe CS8416 ............................. 48

5.1.2

Oscilogramy Ĝízení D/A pĜevodníku AD1852.................................... 52

5.2

MČĜení digitálního pĜijímaþe .................................................................. 55

5.3

MČĜení D/A pĜevodníku.......................................................................... 58

5.4

MČĜení výstupních analogových obvodĤ ................................................ 59

5.4.1

MČĜení pĜenosové charakteristiky....................................................... 59

5.4.2

MČĜení frekvenþní modulové charakteristiky ..................................... 61

5.4.3

MČĜení dalších parametrĤ ................................................................... 63

5.5

Fotografie LCD s ovládacím MENU...................................................... 64

ZávČr

67

Literatura

69

Seznam symbolĤ, veliþin a zkratek

71

Seznam pĜíloh

74

6

vii

SEZNAM OBRÁZKģ Obr. 1.1:

Vzorkovaþ s pamČtí........................................................................................ 3

Obr. 1.2:

Výstupní kód a úrovnČ kvantovaného signálu pro 3-bitový digitální signál . 3

Obr. 1.3:

Spektrum analogového spojitého signálu s úzkým, frekvenþnČ neomezeným spektrem................................................................ 5

Obr. 1.4:

Spektrum vzorkovaného spojitého signálu z pĜedchozího obr. K aliasingu zde nedochází ............................................................................. 5

Obr. 1.5:

Spektrum analogového spojitého signálu s širokým, frekvenþnČ neomezeným spektrem................................................................ 6

Obr. 1.6:

Spektrum vzorkovaného spojitého signálu z pĜedchozího obr. V místech oznaþených þervenČ dochází k aliasingu ...................................... 6

Obr. 1.7:

Spektrum analogového spojitého signálu s širokým, ale frekvenþnČ omezeným spektrem .............................................................. 6

Obr. 1.8:

Spektrum vzorkovaného signálu z pĜedchozího obr. K aliasingu zde opČt nedochází...................................................................... 6

Obr. 1.9:

Porovnání analogového (zelený prĤbČh) a kvantovaného signálu (þervený prĤbČh), kvantizaþní šum (modrý prĤbČh)...................................... 7

Obr. 1.10: PĜevodník þísla na napČtí pomocí pĜepínatelných proudových zdrojĤ .......... 8 Obr. 1.11: A/D pĜevodník s modulátorem Sigma-Delta ............................................... 10 Obr. 1.12: a) Spektrum vzorkovaného signálu bČžného pĜevodníku, b) Spektrum vzorkovaného signálu pĜevodníku Sigma-Delta ..................... 10 Obr. 2.1:

Blokové schéma obvodu s D/A pĜevodníkem ............................................. 13

Obr. 3.1:

Blokové schéma integrovaného obvodu AD1852 ....................................... 16

Obr. 3.2:

Zapojení pinĤ D/A pĜevodníku .................................................................... 17

Obr. 3.3:

Blokové schéma digitálního pĜijímaþe CS8416........................................... 22

Obr. 3.4:

Zapojení pinĤ digitálního pĜijímaþe pro nastavení a) "Software Mode" ; b) "Hardware Mode"................................................. 22

Obr. 3.5:

Základní koncepce zapojení obvodu CS8416 pro Ĝízení pomocí mikrokontroléru .............................................................. 26

Obr. 3.6:

Schéma zapojení desky A ............................................................................ 29

Obr. 3.7:

Schéma zapojení desky B ............................................................................ 30

Obr. 3.8:

Schéma zapojení desky s tlaþítky ................................................................ 30

Obr. 3.9:

Zapojení pinĤ v napájecím konektoru (pohled ze strany TOP) ................... 32

viii

Obr. 3.10: Zapojení pinĤ konektoru vstupnČ-výstupního rozhraní (pohled ze strany TOP) ................................................................................ 33 Obr. 4.1:

Zapojení komunikaþního rozhraní SPI mikrokontroléru s Ĝízenými obvody........................................................................................ 36

Obr. 4.2:

ýasový prĤbČh SPI komunikace s obvodem AD1852................................. 37

Obr. 4.3:

ýasový prĤbČh SPI komunikace s obvodem CS8416.................................. 39

Obr. 4.4:

Zápis do kontrolního registru a þtení z kontrolního registru pomocí SPI rozhraní .................................................................................... 40

Obr. 4.5

Vývojový diagram ovládací knihovny „ad1852.c“ pro Ĝízení obvodu AD1852, funkce pro zmČnu hlasitosti levého nebo pravého kanálu ........... 42

Obr. 4.6:

Vývojový diagram ovládací knihovny „ad1852.c“ pro Ĝízení obvodu AD1852, funkce Ĝízení ostatních parametrĤ z kontrolního registru ............ 43

Obr. 4.7:

Vývojový diagram ovládací knihovny „cs8416.c“ pro Ĝízení obvodu CS8416, funkce nastavení parametrĤ v požadovaném kontrolním registru 44

Obr. 4.8:

Vývojový diagram hlavního Ĝídícího programu .......................................... 45

Obr. 5.1:

Poþáteþní nastavení registru 00h digitálního pĜijímaþe CS8416 ................. 48

Obr. 5.2:

Poþáteþní nastavení registru 01h digitálního pĜijímaþe CS8416 ................. 49

Obr. 5.3:

Poþáteþní nastavení registru 02h digitálního pĜijímaþe CS8416 ................. 49

Obr. 5.4:

Poþáteþní nastavení registru 03h digitálního pĜijímaþe CS8416 ................. 49

Obr. 5.5:

Poþáteþní nastavení registru 04h digitálního pĜijímaþe CS8416 ................. 50

Obr. 5.6:

Poþáteþní nastavení registru 05h digitálního pĜijímaþe CS8416 ................. 50

Obr. 5.7:

Poþáteþní nastavení registru 06h digitálního pĜijímaþe CS8416 ................. 50

Obr. 5.8:

Poþáteþní nastavení registru 07h digitálního pĜijímaþe CS8416 ................. 51

Obr. 5.9:

Poþáteþní nastavení registru 08h digitálního pĜijímaþe CS8416 ................. 51

Obr. 5.10: Poþáteþní nastavení registru 09h digitálního pĜijímaþe CS8416 ................. 51 Obr. 5.11: Nastavení hodnoty hlasitosti pro levý kanál, hodnota VOL = 170.............. 52 Obr. 5.12: Nastavení hodnoty hlasitosti pro pravý kanál, hodnota VOL = 170............ 52 Obr. 5.13: Nastavení módu pĜevzorkování INT, hodnota 4X (vzorkovací frekvence 96 kHz).................................................................... 53 Obr. 5.14: Nastavení zarovnání digitálního signálu, mód DSP .................................... 53 Obr. 5.15: Nastavení bitové hloubky signálu v Right-Justified módu, 16 bitĤ............. 53 Obr. 5.16: Nastavení deemfázového filtru, pro frekvenci 48 kHz ................................ 54 Obr. 5.17: Nastavení ztlumení signálu (MUTE) ........................................................... 54 Obr. 5.18: Nastavení Reset (Soft Reset), prĤbČh s aktivním pĜíkazem......................... 54 Obr. 5.19: Nastavení Reset (Soft Reset), prĤbČh s aktivním pĜíkazem a následným vynulováním ........................................................................... 55

ix

Obr. 5.20: Digitální audio signál na vstupu RXP0 digitálního pĜijímaþe CS8416 ....... 55 Obr. 5.21: Hodinový signál pro digitální pĜijímaþ, f = 12,288 MHz ............................ 56 Obr. 5.22: Oscilogramy hodinových signálĤ OMCK a RMCK.................................... 56 Obr. 5.23: Komunikace mezi CS8416 a ATmega32, zarušený signál CDOUT. .......... 57 Obr. 5.24: Komunikace mezi CS8416 a ATmega32, signál CDOUT bez rušení ......... 58 Obr. 5.25: ýasový prĤbČh signálu na pinu GPO1 - globální pĜerušení obvodu CS8416............................................................................................ 58 Obr. 5.26: PĜenosová charakteristika výstupních audio filtrĤ ....................................... 61 Obr. 5.27: Frekvenþní modulová charakteristika výstupních audio filtrĤ..................... 63

x

SEZNAM TABULEK Tab. 1.1:

NejþastČji používané hodnoty vzorkovací frekvence a bitové hloubky v praxi ........................................................................................................... 4

Tab. 2.1:

Stanovené parametry obvodu s D/A pĜevodníkem ...................................... 14

Tab. 3.1:

Základní technické údaje D/A pĜevodníku AD1852 ................................... 15

Tab. 3.2:

PĜehled funkcí jednotlivých pinĤ D/A pĜevodníku AD1852 ....................... 17

Tab. 3.3:

Adresování kontrolních registrĤ .................................................................. 18

Tab. 3.4:

PĜehled funkcí Ĝídícího registru pro ovládání parametrĤ pĜevodníku .......... 19

Tab. 3.5:

Základní technické údaje digitálního pĜijímaþe ........................................... 20

Tab. 3.6:

Popis funkce jednotlivých pinĤ digitálního pĜijímaþe CS8416 – spoleþné piny............................................................................... 23

Tab. 3.7:

Popis funkce jednotlivých pinĤ digitálního pĜijímaþe CS8416 – "Software Mode"......................................................................... 23

Tab. 3.8:

Popis funkce jednotlivých pinĤ digitálního pĜijímaþe CS8416 – "Hardware Mode" ....................................................................... 24

Tab. 3.9:

Struþný pĜehled Ĝídících registrĤ pro nastavování funkcí obvodu CS8416............................................................................................ 24

Tab. 3.10: Základní údaje zvoleného LCD displeje...................................................... 27 Tab. 3.11: Základní údaje zvoleného operaþního zesilovaþe AD797 ........................... 27 Tab. 3.12: Zapojení pinĤ v napájecím konektoru.......................................................... 32 Tab. 3.13: Zapojení pinĤ konektoru vstupnČ-výstupního rozhraní ............................... 33 Tab. 4.1:

Popisy pinĤ mikrokontroléru ATmega32 Ĝídícího rozhraní SPI.................. 35

Tab. 4.2:

PĜíklady Ĝídících sekvencí pro obvod AD1852........................................... 38

Tab. 4.3:

PĜíklad Ĝídících sekvencí pro poþáteþní nastavení registrĤ obvodu CS8416............................................................................................ 41

Tab. 5.1:

Signály namČĜeny na výstupu rozhraní I2S digitálního pĜijímaþe ............... 57

Tab. 5.2:

Signály namČĜeny na pinech D/A pĜevodníku ............................................. 59

Tab. 5.3:

NamČĜené hodnoty pĜenosové charakteristiky výstupních audio filtrĤ ....... 60

Tab. 5.4:

NamČĜené hodnoty frekvenþní modulové charakteristiky výstupních audio filtrĤ ................................................................................. 62

Tab. 5.5:

NamČĜené hodnoty harmonického zkreslení a THD+N............................... 63

Tab. 5.6:

NamČĜené hodnoty pomČru signál-šum ....................................................... 63

Tab. 5.7:

NamČĜené hodnoty mezikanálových pĜeslechĤ ........................................... 64

xi

Tab. 5.8:

Vybrané fotografie LCD s ovládacím MENU (þást 1) ................................ 65

Tab. 5.9:

Vybrané fotografie LCD s ovládacím MENU (þást 2) ................................ 66

xii

ÚVOD V dnešní dobČ patĜí sledování televize, poslech hudby z miniaturních pĜehrávaþĤ, þi napĜ. komunikace s rodinnými pĜíslušníky pomocí mobilního telefonu již mezi samozĜejmost. Od pĤlky 20. století technika navíc dosáhla velkého pokroku pĜi postupném pĜechodu na digitální technologie. Data se v dnešní dobČ uchovávají a pĜenáší témČĜ výhradnČ v digitální podobČ. Formulace digitálního datového formátu je v principu jednoduchá, ale pro þlovČka obecnČ nesrozumitelná. Jelikož smysly þlovČka od pĜírody vyhodnocují pĜijatou informaci analogovČ, je potĜeba digitálnČ zakódovanou informaci pĜevést do analogové podoby, aby bylo možno ji správnČ vyhodnotit. NapĜ. hudba nebo zvuk, který je uložen digitálnČ na optickém médiu, si lze poslechnout, pokud bude pĜeveden do analogové podoby. K tomuto procesu slouží tzv. digitálnČ-analogový pĜevodník (zkrácenČ D/A pĜevodník). V této oblasti, tedy hlavnČ pro potĜeby reprodukce zvukových akustických signálĤ, se v dnešní dobČ nejþastČji používají moderní, tzv. Sigma-Delta pĜevodníky. Jedná se o typ D/A pĜevodníkĤ, které, na rozdíl od klasických pĜevodníkĤ (tedy D/A pĜevodníkĤ s tzv. Nyquistovým vzorkováním) používají metody nČkolikanásobného pĜevzorkování, kdy je použito vzorkovací frekvence nČkolikanásobnČ vyšší než je pro dané vzorkování audio signálu potĜeba. Výhodou tČchto pĜevodníkĤ je mj. i schopnost dosažení mnohem vČtší linearity i dynamiky signálu (tedy i menšího šumu), než u klasických D/A pĜevodníkĤ. Více o této problematice bude zmínČno v následující kapitole této práce. Protože se jedná o pĜevodník tzv. multistandardní, je možno mČnit nČkteré jeho parametry, podmínky pĜíjmu i zpracování vstupního digitálního audio signálu nebo také vlastnosti výstupního analogového audio signálu, v závislosti na daných kritériích použití pĜevodníku, pĜípadnČ na rozhodnutí uživatele. Nabízí se tedy možnost nastavovat pĜevodník (pomocí pĜedem daných postupĤ) takovým zpĤsobem, že mĤže zpracovávat vstupní digitální i výstupní analogový audio signál rĤzné kvality þi o rĤzných parametrech. NapĜ. je možno nastavit rĤzné vzorkovací frekvence þi bitové hloubky zpracovávaného vstupního signálu, též je možno na nČj aplikovat deemfázový filtr, je možno Ĝídit hlasitost zvukového signálu na výstupu a další funkce. KromČ samotného návrhu a konstrukce obvodu s D/A pĜevodníkem a jeho nezbytnými periferiemi bude þást této diplomové práce vČnována také možnostem jeho Ĝízení. Teoretický úvod této práce pojednává o analogovČ-digitálních (A/D) a o digitálnČ-analogových (D/A) pĜevodech a pĜevodnících, pozornost je taktéž vČnována výše zmínČným Sigma-Delta pĜevodníkĤm. Také je zde nastínČna oblast použití zmínČných typĤ pĜevodníkĤ. Dále je pak proveden vlastní návrh konkrétního technického Ĝešení, kterým se tato práce zabývá. Je zde uvedeno základní blokové schéma se struþným popisem celkové funkce a také informace, jaký konkrétní D/A pĜevodník a další nutné periferie k jeho správnému chodu jsou použity. Po struþném seznámení se základním popisem obvodu jsou pĜedloženy konkrétní obvodová schémata pro jednotlivé funkþní bloky. Další kapitola se zabývá softwarovým Ĝízením zvoleného D/A pĜevodníku. Jsou zde uvedeny potĜebné vývojové diagramy a v pĜíloze rovnČž zdrojové kódy pro Ĝízení pomocí zvoleného mikrokontroléru.

1

1

TEORETICKÝ ÚVOD DO PROBLEMATIKY

Následující dvČ podkapitoly jsou vČnovány problematice A/D a D/A pĜevodĤ. V podkapitole 1.3 jsou uvedeny typy A/D a D/A pĜevodníkĤ, které se používají v praxi, vþetnČ Sigma-Delta pĜevodníkĤ, jejichž model bude použit pro konstrukci navrhovaného obvodu, jakožto hlavní náplnČ této diplomové práce.

1.1

Princip A/D pĜevodu

Série technologických pokrokĤ ve 20. století vedly k postupnému pĜechodu záznamu a uchovávání informací z analogové na digitální formu, jelikož zaþala postupnČ pĜevažovat relativnČ citelná nevýhoda pro analogové záznamy, což bylo pomČrnČ komplikované uchovávání a skladování tČchto záznamĤ a také jejich neustálé udržování v pĜijatelné kvalitČ. Také je tĜeba mít na pamČti, že každý analogový záznam, uložený na jakémkoli standardním používaném médiu své doby, jehož pĜehrávání bylo zpravidla vždy alespoĖ z þásti Ĝešeno mechanickou cestou (napĜ. dotykem s nahranou stopou), se s pĜibývajícím poþtem pĜehrávek stával postupnČ ménČ kvalitním a þistým, naopak více zašumČným, zarušeným nebo jinak znehodnoceným. Z tohoto dĤvodu bylo do budoucna potĜeba zaznamenávat a uchovávat data (a to nejen zvuková) takovým zpĤsobem, aby jejich interpretace v „surovém“ formátu byla pokud možno co nejjednodušší. Z toho dĤvodu se od poþátku 60. let 20. století postupnČ zavádČl pĜevod analogových veliþin do digitální podoby. PĜevod z analogové do digitální formy, neboli tzv. digitalizace, je rozdČlena do tĜí fází: •

Vzorkování v þase

•

Kvantování

•

Kódování

Vzorkování analogového signálu v þase spoþívá ve snímání pĤvodní analogové veliþiny v pĜesnČ stanovených þasových intervalech a doþasného uložení sejmuté veliþiny v „mezipamČti“ do doby, než je tato sejmutá hodnota zpracována dalším funkþním blokem. Signál vystupující ze vzorkovaþe je diskretizován v þase (tedy vystupuje po vzorcích) a nabývá libovolných hodnot snímané veliþiny, ovšem vždy v rámci rozsahu mezních hodnot A/D pĜevodníku, kterých analogový signál mĤže nabývat (napĜ. pro linkovou úroveĖ zvukového signálu u spotĜebních audio zaĜízení tento rozsah odpovídá 0 Vp-p až 1 Vp-p). PĜíklad realizace jednoduchého vzorkovaþe s pamČtí je uveden na Obr. 1.1 [1]:

2

Obr. 1.1:

Vzorkovaþ s pamČtí (pĜevzato z [1])

Kvantování vzorkovaného signálu je provádČno tzv. kvantizérem. Jedná se o proces, kdy vzorky s libovolnými úrovnČmi (v þase snímání) jsou nahrazeny urþitými, pĜesnČ nadefinovanými úrovnČmi, na základČ porovnávání vzorkovaného signálu s tzv. rozhodovacími úrovnČmi kvantizéru. Signál na výstupu kvantizéru již tedy dosahuje pouze koneþného poþtu hodnot (tzv. kvantovacích úrovní) a navíc je diskretizován v þase. Kódování kvantovaného signálu probíhá prostĜednictvím funkþního bloku, který na základČ kvantovacích úrovní vyjadĜuje kvantovaný signál pomocí þísla. Toto þíslo lze interpretovat v urþitých formách (binární, hexadecimální apod.) a dále jej pĜenášet nebo zaznamenávat pomocí jednoho dvoustavového þi vícestavového signálu (s rĤzným kódováním, napĜ. TTL nebo CMOS logikou, NRZ, NRZI, RZ, Manchester aj.) anebo pomocí více dvoustavových þi vícestavových signálĤ. ýíslo, vyjadĜující okamžitou hodnotu digitálního signálu v urþitém þasovém okamžiku, tedy vždy nabývá koneþného poþtu hodnot, které odpovídají (v pĜípadČ pĜevodu s lineární charakteristikou) rovnomČrnČ rozloženým úrovním pĜes celé pásmo vstupního napČtí A/D pĜevodníku. Tyto úrovnČ znázorĖuje Obr. 1.2. Vzdálenost sousedních úrovní q vyjadĜuje tzv. kvantovací krok. Tento kvantovací krok odpovídá nejménČ významnému bitu LSB (jedná se o pĜípad unipolárního A/D pĜevodníku). Více informací lze naleznout v dalších podkapitolách a v literatuĜe [1], [2].

Obr. 1.2:

Výstupní kód a úrovnČ kvantovaného signálu pro 3-bitový digitální signál (pĜevzato z [1])

3

Skupina signálĤ (zde oznaþovaných jako bity), která odpovídá vyjádĜení jednoho vzorku digitalizovaného audio signálu, se nazývá slovo. Digitální audio signál formátu PCM, který odpovídá navzorkovanému a digitalizovanému analogovému audio signálu s urþitou kvalitou pĜevodu (bez komprimace), je charakterizován pĜedevším vzorkovací frekvencí (tzn. frekvencí, se kterou byl signál navzorkován) a bitovou hloubkou (tj. poþtem bitĤ, které obsahuje každé slovo digitálního signálu). Vzorkovací frekvence pĜímo udává poþet vzorkĤ za 1 sekundu a tedy je pĜímo úmČrná kvalitČ signálu po pĜevodu zpČt do analogové podoby. Bitová hloubka vyjadĜuje tzv. rozlišovací schopnost (neboli rozlišení) A/D nebo D/A pĜevodníku a je pĜímo úmČrná poþtu diskrétních hodnot, tedy kvantovacích úrovní, kterých mĤže digitální (kvantovaný) signál nabývat. Znamená to, že bitová hloubka je také pĜímo úmČrná kvalitČ signálu po pĜevodu zpČt do analogové podoby. Poþet kvantovacích úrovní (diskrétních hodnot) lze vypoþítat pomocí vztahu: nK = 2 N − 1

(1)

Kde nK vyjadĜuje poþet kvantovacích úrovní digitálního signálu a N vyjadĜuje bitovou hloubku, tedy poþet bitĤ slova digitálního signálu [2]. V praxi se hodnoty vzorkovací frekvence a bitové hloubky pro audio signál vČtšinou volí podle hodnot v Tab. 1.1: Tab. 1.1:

NejþastČji používané hodnoty vzorkovací frekvence a bitové hloubky v praxi

Vzorkovací frekvence fv

ŠíĜka pásma audio signálu B

PĜíklad použití

Bitová hloubka N

Poþet kvantovacích úrovní nK

PĜíklad použití

8 kHz

4 kHz

11,025 kHz

5,5 kHz

ěeþové signály

8 bitĤ

255

ěeþové signály, Rozhlas

22,05 kHz

11,025 kHz

Rozhlas

16 bitĤ

65 535

CD, DVD, MP3, DVD-A, Studio

32 kHz

16 kHz

44,1 kHz

22,05 kHz

CD, MP3, Studio

48 kHz

24 kHz

DVD, Studio

20 bitĤ

1 048 575

DVD-A, Studio

88,2 kHz

44,1 kHz

96 kHz

48 kHz

176,4 kHz

88,2 kHz

192 kHz

96 kHz

24 bitĤ

16 777 215

DVD-A, Studio

DVD-A, Studio

Hlavními dĤsledky digitalizace analogového signálu spojitého v þase jsou vznik periodického frekvenþního spektra a vznik tzv. kvantizaþního šumu neboli kvantizaþní chyby. Vznik periodického spektra je zpĤsoben v dĤsledku vzorkování. Celé spektrum analogového audio signálu (Obr. 1.3, Obr. 1.5) se po procesu vzorkování zaþne zrcadlit ve spektru kolem hodnot vzorkovací frekvence i jejich celoþíselných násobkĤ, a to z obou stran (Obr. 1.4). S pomČrnČ velkou pravdČpodobností mĤže nastat pĜípad, kdy jeden z obrazĤ zrcadlícího se spektra audio signálu se zaþne na vyšších frekvencích pĜekrývat se spektrem pĤvodního analogového vzorkovaného signálu. Tohle nastává v pĜípadČ, kdy maximální frekvence analogového signálu fm je vČtší než polovina

4

vzorkovací frekvence fv / 2 (Obr. 1.5). V dĤsledku toho dojde k nevratnému zkreslení vzorkovaného signálu na vyšších frekvencích, které již dodateþnČ není možno nijak odstranit. Tento jev se nazývá aliasing (Obr. 1.6 – na obrázku vyznaþen þervenou barvou). Aby bylo možno pĜedejít vzniku aliasingu, je potĜeba pĜed procesem vzorkování frekvenþnČ upravit vstupní analogový signál tak, aby byly ponechány pouze veškeré signály s kmitoþty nacházejícími se v pásmu užiteþného signálu (v tomto pĜípadČ se jedná o pásmo slyšitelných kmitoþtĤ) do hodnoty kmitoþtu odpovídajícímu polovinČ vzorkovací frekvence (Obr. 1.7). Jedná se o úpravu signálu filtrem dolní propusti, neboli tzv. antialiasingovým filtrem. V závislosti na zvolené vzorkovací frekvenci pro daný analogový signál je nutno mezní frekvenci antialiasingového filtru nastavit tak, aby se horní okraj spektra vzorkovaného signálu nepĜekrýval se spodním okrajem zperiodizovaného spektra vzorkovaného signálu. V praxi se u Nyquistového vzorkování jako mezní frekvence volí vČtšinou ménČ než polovina vzorkovací frekvence. O tomto problému pojednává mj. i vzorkovací teorém, známý též jako Shannon-KotČlnikovĤv teorém þi NyquistĤv teorém, který Ĝíká, že každý vzorkovaný signál, frekvenþnČ omezený na potĜebnou šíĜku pásma, lze po zpČtném pĜevodu do analogové podoby zrekonstruovat bez zkreslení, pokud bude vzorkovací frekvence minimálnČ dvojnásobná, než je maximální frekvence vzorkovaného signálu (situaci popisuje Obr. 1.8). Matematicky tuto definici vyjadĜuje vztah (pĜevzato z [2]): fv ≥ 2 ⋅ fm

(2)

Kde fv je vzorkovací frekvence a fm je maximální frekvence vzorkovaného signálu. Z výše uvedeného tedy vyplývá, že pro digitalizaci audio signálu s dostateþnou kvalitou (související s šíĜkou pásma digitalizovaného audio signálu B, viz. Tab. 1.1) je potĜeba zvolit dostateþnČ vysokou vzorkovací frekvenci. Pásmo propustnosti antialiasingového filtru by pak mČlo v ideálním pĜípadČ sahat pĜesnČ do poloviny zvolené vzorkovací frekvence [1], [2].

Obr. 1.3:

Spektrum analogového spojitého signálu s úzkým, frekvenþnČ neomezeným spektrem (pĜevzato z [2])

Obr. 1.4:

Spektrum vzorkovaného spojitého signálu z pĜedchozího obr. K aliasingu zde nedochází (pĜevzato z [2])

5

Obr. 1.5:

Spektrum analogového spojitého signálu s širokým, frekvenþnČ neomezeným spektrem (pĜevzato z [2])

Obr. 1.6:

Spektrum vzorkovaného spojitého signálu z pĜedchozího obr. V místech oznaþených þervenČ dochází k aliasingu (pĜevzato z [2])

Obr. 1.7:

Spektrum analogového spojitého signálu s širokým, ale frekvenþnČ omezeným spektrem (pĜevzato z [2])

Obr. 1.8:

Spektrum vzorkovaného signálu z pĜedchozího obr. K aliasingu zde opČt nedochází (pĜevzato z [2])

Kvantizaþní šum, neboli kvantizaþní chyba, vzniká v dĤsledku kvantování. PĜi tomto procesu dochází k nahrazení libovolné hodnoty vzorku sejmutého vzorkovaþem (který drží tuto hodnotu ideálnČ konstantní po celou dobu vzorkovací periody) hodnotou nejbližší vyšší nebo nižší (v závislosti na rozhodovacích úrovních kvantizéru, mezi kterými se aktuální vzorek signálu pohybuje). Jedná se tedy o proces zaokrouhlování hodnot. PĜi porovnání kvantovaného signálu se vstupním analogovým þasovČ spojitým signálem je zĜejmé, že dochází k chybČ pĜi kvantování vyjádĜené rozdílem vstupního a kvantovaného signálu. Tato chyba je tím vČtší, þím více je signál kvantizérem zaokrouhlován. Lze tedy konstatovat, že kvantizaþní šum (neboli kvantizaþní chyba) je ovlivnČn poþtem kvantovacích úrovní, kterých signál nabývá, tedy bitovou hloubkou. Z výše uvedeného vyplývá, že pro dostateþnČ kvalitní digitalizovaný signál (související s poþtem kvantovacích úrovní nK , viz. Tab. 1.1) lze provést omezení kvantizaþního šumu zvýšením poþtu kvantovacích úrovní digitalizovaného signálu, tedy použitím þi nastavením kvantizéru s vyšší bitovou hloubkou. ZpĤsobí se tím také navýšení rozlišovací schopnosti A/D nebo D/A pĜevodníku. Kvantizaþní šum by v ideálním pĜípadČ nemČl pĜesáhnout velikost kvantovaného signálu odpovídající jednomu LSB

6

(tedy nejménČ významnému bitu). Obr. 1.9 znázorĖuje porovnání rozdílu analogového spojitého signálu s kvantovaným signálem a výsledný kvantizaþní šum. Zelená kĜivka pĜedstavuje spojitý analogový signál, prĤbČh þervené kĜivky znaþí kvantovaný signál a modrá kĜivka pĜedstavuje kvantovací nebo též kvantizaþní šum [2], [3]. U [V]

t [ms]

Obr. 1.9:

Porovnání analogového (zelený prĤbČh) a kvantovaného signálu (þervený prĤbČh), kvantizaþní šum (modrý prĤbČh) (pĜevzato z [3])

1.2

Princip D/A pĜevodu

D/A pĜevod pĜedstavuje funkci inverzní k A/D pĜevodu a sice pĜevádí signál z digitální (tedy þísla) zpČt do analogové formy. Samotný pĜevod lze rozdČlit do dvou krokĤ: •

PĜevod þísla na analogovou veliþinu

•

Rekonstrukce analogového signálu

PĜevod þísla na analogovou veliþinu (obvykle napČtí) se provádí nejþastČji prostĜednictvím sþítacího obvodu, ke kterému je pĜipojena soustava Ĝízených spínaþĤ s váhovanými zdroji napČtí nebo proudu. Spínaþe jsou Ĝízeny na základČ jednotlivých bitĤ pĜevádČného slova digitálního signálu. Váhované zdroje, které jsou pĜipojovány tČmito spínaþi ke sþítacímu obvodu, odpovídají vahám jednotlivých bitĤ ve slovČ (tzn. váhovaný zdroj spínaný bitem LSB má nejmenší váhu, váhovaný zdroj spínaný bitem MSB má nejvČtší váhu). Na základČ vstupního slova se ke sþítacímu obvodu pĜipojí odpovídající váhované zdroje a ty se následnČ posþítají [2]. Matematicky se dá tento proces vyjádĜit vztahy (3) a (4) (pĜevzaty z [2]): (3)

uv = M ⋅ d N −1

d = ¦ n =0 an ⋅ z n

, n = 0, 1, 2 ... N − 1

(4)

Kde uv je výstupní analogová veliþina (v tomto pĜípadČ napČtí), M znaþí tzv. míru pĜevodu, d je þíselný ekvivalent vstupního kódového slova (platí pro binární signál), an je bit na pozici n, (þíslo an nabývá hodnot od 0 do z–1, v binární soustavČ tedy 0 nebo 1), pro n = 0 , a0 je LSB (nejménČ významný bit), pro n = N–1 , aN–1 je MSB (nejvíce

7

významný bit), z je pĜirozené þíslo udávající základ uvažované þíselné soustavy (pro binární kód, z = 2), N udává celkový poþet bitĤ ve slovČ. Pro pĜípad jiné než binární soustavy se zmČní hodnota z, napĜ. pro dekadickou soustavu, z = 10, pro hexadecimální soustavu, z = 16 apod. Obr. 1.10 naznaþuje pĜíklad jednoduché realizace popisovaného pĜevodu binárního þísla na výstupní napČtí pomocí pĜepínatelných proudových zdrojĤ [1], [2].

Obr. 1.10: PĜevodník þísla na napČtí pomocí pĜepínatelných proudových zdrojĤ (pĜevzato z [1])

Po samotném pĜevodu þísla na napČtí vykazuje výstupní analogový signál charakter kvantovaného signálu, který je podobný þervenému prĤbČhu na Obr. 1.9. Je to zpĤsobeno zperiodizováním spektra pĜi vzorkování analogového signálu. PĜevedený signál je tedy potĜeba dále zrekonstruovat, aby mČl stejnČ hladký tvar jako analogový signál pĜed digitalizací (podobný zelenému prĤbČhu na Obr. 1.9). Toho lze docílit zaĜazením tzv. rekonstrukþního filtru. Rekonstrukci signálu je možno provést opČt filtrem typu dolní propust, který se zde nazývá rekonstrukþní filtr. Za pĜedpokladu, že byl pĜi vzorkování dodržen vzorkovací teorém a pokud je mezní frekvence tohoto rekonstrukþního filtru rovna polovinČ vzorkovací frekvence, získáme na výstupu filtru pĤvodní vyhlazený analogový signál zcela bez zkreslení. SamozĜejmČ se jedná o ideální pĜípad. V praxi se vždy bude pĤvodní analogový signál do jisté míry lišit od signálu rekonstruovaného po A/D a D/A pĜevodu [1]. Zde je potĜeba zdĤraznit, že v této práci dosud uvedené popisy postupĤ pĜi vzájemných pĜevodech mezi analogovou a digitální formou signálu jsou do jisté míry zjednodušeny. Oba tyto procesy jsou v praxi ponČkud složitČjší a je zapotĜebí uvažovat v daném pĜípadČ vlivy celé Ĝady dalších faktorĤ (jako napĜ. chyba nastavení nuly, pĜesnost, hystereze, nelinearity pĜevodníkĤ, šumy v obvodech, poþet efektivních bitĤ atd.). Více o této problematice lze naleznout napĜ. v pramenech [1] a [2].

8

1.3

Typy A/D a D/A pĜevodníkĤ

1.3.1 A/D pĜevodníky AnalogovČ-digitální (A/D) pĜevodník je obvod, který pĜevádí vstupní hodnotu napČtí na odpovídající þíslo, vyjádĜené obvykle v binárním kódu. Tento obvod, který se vyrábí nejþastČji v integrované formČ, tedy zajišĢuje všechny tĜi fáze pĜevodu signálu z analogové do binární formy (viz. kapitola 1.1). Podle zpĤsobu pĜevodu dČlíme A/D pĜevodníky na integraþní a neintegraþní. Neintegraþní A/D pĜevodník pĜevádí na þíslo vždy okamžitou hodnotu vstupní veliþiny v daném okamžiku doby pĜevodu. Mezi tyto pĜevodníky se Ĝadí mj. i A/D pĜevodníky používané pro akustické pásmo. Integraþní A/D pĜevodník pĜevádí na þíslo vždy hodnotu vstupní veliþiny zprĤmČrovanou za urþitý þasový interval. Používají se napĜ. pro mČĜicí úþely (v multimetrech apod.). Výhodou integraþních pĜevodníkĤ je schopnost potlaþení sériového rušení, napĜ. pĜi mČĜení stejnosmČrného napČtí, na které je superponováno rušivé stĜídavé napČtí. Neintegraþní pĜevodníky dosahují výraznČ kratší doby pĜevodu nežli integraþní, ovšem bČhem vzorkovací periody je nutno, aby vstupní veliþina byla pokud možno po celou dobu pĜevodu konstantní, jinak mĤže být pĜevod na þíslo zatížen chybou [1], [2]. Dále lze A/D pĜevodníky dČlit do dvou skupin: Unipolární A/D pĜevodníky, které mají rozsah vstupní veliþiny sahající pouze do jedné polarity (jinými slovy do jednoho kvadrantu), tedy rozsah napĜ. napČtí od 0 V do +Umax. Bipolární A/D pĜevodníky, které mají rozsah vstupní veliþiny sahající do obou polarit (do dvou kvadrantĤ), tedy rozsah napĜ. napČtí od –Umax do +Umax. Pro audio aplikace je vhodnČjší použít bipolární A/D pĜevodník [2]. Mezi nejvíce rozšíĜené typy A/D pĜevodníkĤ patĜí kompenzaþní (napĜ. A/D pĜevodník s postupnou komparací), integraþní (napĜ. A/D pĜevodník s dvoutaktní integrací) paralelní A/D pĜevodníky (jednostupĖové þi vícestupĖové) nebo sériové A/D pĜevodníky. Nejrychlejší doby pĜevodu dosahují paralelní A/D pĜevodníky (ĜádovČ až v desetinách nanosekund). Proto se používají napĜ. v osciloskopech, kde je zapotĜebí rychlého pĜevodu mČĜených elektrických veliþin [1]. V audio aplikacích však dnes nacházejí nejvČtšího uplatnČní pĜevodníky zvané Sigma-Delta. Jejich výhodou je velmi vysoká linearita pĜevodu a také vysoké rozlišení (až do bitové hloubky 24 bitĤ), díky svým vlastnostem jsou urþeny pro pĜevod právČ nízkofrekvenþních signálĤ. Modulátor Sigma-Delta (oznaþován též Ȉ-ǻ) se skládá z integraþního þlánku, napČĢového komparátoru a klopného obvodu (napĜ. klopný obvod D), který je pĜeklápČn hodinovým signálem K.fVZ , což je hodinový signál o frekvenci vzorkování, vynásobený koeficientem pĜevzorkování K. Z výstupu klopného obvodu pak vede záporná zpČtná vazba s jednobitovým D/A pĜevodníkem, který mĤže pĜedstavovat napĜ. spínací prvek. Signál z výstupu spínaþe (spínajícího mezi referenþními úrovnČmi +UREF , –UREF) se odeþítá od vstupního signálu a tento rozdíl je dále filtrován integraþním þlánkem. Výstup klopného obvodu je poté pĜiveden do decimátoru, který vybírá z výstupního signálu klopného obvodu každý K-tý vzorek. Výstupní signál o vzorkovací frekvenci fVZ by mČl korespondovat se vzorkovacím teorémem aplikovaným na vstupní signál A/D pĜevodníku [1], [4].

9

Obr. 1.11: A/D pĜevodník s modulátorem Sigma-Delta (pĜevzato z [4])

Další nespornou výhodou Sigma-Delta pĜevodníku je v použití nČkolikanásobného pĜevzorkování vstupního signálu koeficientem pĜevzorkování K. Celý obvod tak provádí vzorkování K-krát rychleji než klasický A/D nebo D/A pĜevodník, což má za následek posunutí zperiodizovaných spekter vzorkovaného signálu v celkovém spektru na hodnotu K . fVZ a její celoþíselné násobky. Tím pádem je docíleno i vČtšího prostoru ve spektru mezi maximální vzorkovací frekvencí spojitého vzorkovaného signálu fmax a spodní þástí zperiodizovaného spektra. Antialiasingový filtr umístČný pĜed Sigma-Delta modulátorem tudíž nemusí mít tak ostrý pĜechod do nepropustného pásma, jaký je požadován u filtrĤ pro klasické vzorkovaþe. Nároky na kvalitu tohoto filtru se tak výraznČ snížují. Popisovanou situaci naznaþuje Obr. 1.12 [4]:

Obr. 1.12: a) Spektrum vzorkovaného signálu bČžného pĜevodníku, b) Spektrum vzorkovaného signálu pĜevodníku Sigma-Delta (pĜevzato z [4])

1.3.2 D/A pĜevodníky DigitálnČ-analogový pĜevodník je obvod, který pĜevádí vstupní digitální þíslo (nejþastČji v binární formČ) na výstupní analogovou veliþinu. Vyrábí se ve formČ integrovaného obvodu a zajišĢuje buć pouze fázi pĜevodu þísla na analogovou veliþinu (rekonstrukci analogového signálu je potĜeba zajistit pomocí externích obvodĤ), nebo obČ fáze, tedy jak pĜevod þísla na analogovou veliþinu, tak i rekonstrukci analogového signálu (viz. kapitola 1.2). StejnČ jako u A/D pĜevodníkĤ, i D/A pĜevodníky mĤžeme rozdČlit na unipolární a

10

bipolární. Jedná se tedy o pĜevod v rámci jedné polarity (unipolární) nebo v rámci obou polarit (bipolární). Dále lze D/A pĜevodníky rozdČlit do dvou skupin, a sice D/A pĜevodníky s proudovým výstupem (jedná se o pomČrnČ þastý pĜípad), který, pokud to situace vyžaduje, lze pĜevést na výstup napČĢový pomocí externího pĜevodníku proudu na napČtí (v nejjednodušším pĜípadČ se jedná o rezistor zapojený mezi signálovou cestou a zemí), a také D/A pĜevodníky s napČĢovým výstupem (ménČ þastý pĜípad), které lze použít napĜ. jako digitální zdroj napČtí [2]. Mezi nejrozšíĜenČjší typy D/A pĜevodníkĤ patĜí paralelní D/A pĜevodníky. MĤže se jednat napĜ. o pĜevodníky užívající váhovanou rezistorovou síĢ (tyto nejsou vhodné pro realizaci formou integrovaného obvodu, dĤvodem je mj. narĤstající tolerance každého rezistoru), pĜevodníky užívající žebĜíþkovou rezistorovou síĢ (vhodnČjší, síĢ se skládá obvykle z rezistorĤ R–2R, všechny rezistory mohou mít stejnou toleranci a tedy mohou být vyrábČny i stejným technologickým postupem v pĜípadČ integrované formy), pĜevodníky užívající systém proudových zdrojĤ (také velmi populární Ĝešení, vhodné pro výrobu v integrované formČ, jedná se o bipolární tranzistory s odstupĖovanými plochami PN pĜechodĤ mezi bází a emitorem, pĜíklad realizace znázorĖuje Obr. 1.10) nebo pĜevodníky užívající šíĜkovou modulaci. V pĜípadČ audio aplikací se nejvíce používají typy D/A pĜevodníkĤ s žebĜíþkovou rezistorovou sítí nebo se systémem proudových zdrojĤ [1], [2].

11

2

NÁVRH TECHNICKÉHO ěEŠENÍ

V této kapitole je prezentována vlastní vize technického Ĝešení celého obvodu s D/A pĜevodníkem, jehož návrh, konstrukce a následné oživení tvoĜí hlavní náplĖ této diplomové práce. Jedná se o D/A pĜevodník multistandardní, tedy je možno jej nastavovat podle potĜeby tak, aby zpracovával vstupní a výstupní signál na základČ nastavení uživatele. ěešení Ĝídící þásti obvodu pro nastavování pĜevodníku a dalších jeho nutných periferií pomocí mikrokontroléru je popsáno v další þásti této práce.

2.1

Obecný popis systému

Klíþovou úlohu v celém systému tvoĜí D/A pĜevodník. Tento pĜijímá digitální audio data pomocí rozhraní I2S (tĜívodiþové rozhraní pro posílání audio dat, obsahuje jeden digitální audio signál a dva pomocné hodinové signály) a na základČ nastavení svých kontrolních registrĤ pĜevádí digitální audio signál do odpovídající analogové formy. Protože rozhraní I2S neslouží pro pĜenos digitálních audio dat mezi jednotlivými audio zaĜízeními, ale spíše jako rozhraní pro pĜenos digitálních audio dat mezi vnitĜními periferiemi v rámci jednoho zaĜízení, je nutno zapojit pĜed D/A pĜevodník ještČ digitální audio pĜijímaþ, který je kompatibilní s bČžnČjšími digitálními rozhraními pro pĜenos audio signálu mezi zaĜízeními (jako napĜ. rozhraní SPDIF, AES3 apod.). D/A pĜevodník je nastavován stejným zpĤsobem jako digitální audio pĜijímaþ, tedy pomocí mikrokontroléru. Jako vhodný je pro tyto úþely uvažován nČkterý mikrokontrolér z rodiny ATmega. Tento bude sloužit jako ústĜední þlen pro veškeré Ĝízení obvodu. Dále bude doplnČn o LCD displej a nČkolik ovládacích tlaþítek, pĜípadnČ nČkolik signalizaþních LED diod. Celý ovládací systém bude mít implementováno jednoduché uživatelské rozhraní s ovládacím MENU, zobrazeným na displeji, pomocí kterého bude uživatel moci ovládat jednotlivá nastavení všech dostupných parametrĤ jak D/A pĜevodníku, tak digitálního audio pĜijímaþe. Také se zde nabízí možnost, že mikrokontrolér na základČ komunikace s digitálním audio pĜijímaþem nebo detekce rĤzných pĜíznakových signálĤ z digitálního pĜijímaþe bude automaticky nastavovat potĜebné parametry pro D/A pĜevodník.

12

2.2

Blokové schéma zapojení

Na Obr. 2.1 je vyobrazeno blokové schéma celého zapojení. Podrobný popis funkcí jednotlivých blokĤ bude uveden v kapitole 3. DIGITÁLNÍ AUDIO VSTUP

ANALOGOVÝ AUDIO VÝSTUP 2

SPDIF

IS

Digitální audio pĜijímaþ

AES3 apod.

Výstupní audio obvody

D/A pĜevodník SPI

L P

LCD displej

SPI

Mikrokontrolér DIGITÁLNÍ ěÍDÍCÍ SIGNÁLY (DATA)

Pole tlaþítek

Obr. 2.1:

2.3

Signalizaþní LED

Blokové schéma obvodu s D/A pĜevodníkem

Požadované parametry obvodu

V rámci návrhu celého zapojení je vhodné stanovit si minimální požadované parametry na fungování obvodu a také na pĜenos a zpracování audio signálu, které by mČlo navrhované zapojení splĖovat. Tab. 2.1 popisuje souhrn všech pĜedpokládaných parametrĤ kladených na tento obvod.

13

Tab. 2.1:

Stanovené parametry obvodu s D/A pĜevodníkem

Napájecí napČtí obvodĤ UCC Max. proudový odbČr obvodĤ Imax Kompatibilita s digitálním rozhraním Min. poþet digitálních audio vstupĤ Min. poþet analogových audio výstupĤ Min. rozlišovací schopnost D/A pĜevodníku N Min. rozsah vzorkovacích kmitoþtĤ D/A pĜevodníku fv Min. odstup signál-šum D/A pĜevodníku (20 Hz – 20 kHz) SNR Min. dynamický rozsah D/A pĜevodníku (20 Hz – 20 kHz) DR Celkové harmonické zkreslení D/A pĜev. (Stereo) THD+N Mezikanálové pĜeslechy D/A pĜev. SICC Max. vstupní šumové napČtí výstupního filtru UN Min. vstupní impedance výstupního filtru ZINP Celkový odstup signál-šum výstupního filtru SNR Celkové harmonické zkreslení výstupního filtru THD+N Min. šíĜka pásma výstupního filtru B Max. výstupní impedance výstupního filtru ZOUT Mezikanálové pĜeslechy výstupního filtru SICC Min. napČĢové zesílení OZ pro výstupní filtr AU

14

+3,3 V; +5 V … 200 mA SPDIF 2 2 (Stereo) 16 bitĤ 44,1 kHz až 96 kHz 76 dB 76 dB –72 dB –85 dB 250 nV / ¥Hz 3,3 kȍ / 10 pF –60 dB 0,3 % 75 kHz 600 ȍ –55 dB 10

3

KONSTRUKýNÍ ěEŠENÍ PROJEKTU

Tato kapitola pojednává o konstrukþní stránce celého zapojení. Jsou zde popsány podrobnČji všechny funkþní bloky obvodu a také jsou zde vyobrazena obvodová schémata dílþích þástí zapojení. V úvodu této kapitoly budou podrobnČji popsány dva hlavní funkþní bloky zapojení, a sice D/A pĜevodník a digitální pĜijímaþ.

3.1

Popis D/A pĜevodníku

Jako D/A pĜevodník, aplikovaný v navrhovaném obvodu, byl vybrán obvod AD1852 od firmy Analog Devices. Tento D/A pĜevodník byl vybrán díky svým velmi dobrým vlastnostem, které splĖují, nebo nČkdy dokonce pĜedþí, kritéria zpracování digitálního signálu, která byla stanovena v kapitole 2.3.

3.1.1 Základní popis obvodu AD1852 Jedná se o integrovaný obvod s kvalitním Sigma-Delta D/A pĜevodníkem urþeným obzvláštČ pro audio a nízkofrekvenþní aplikace. V Tab. 3.1 jsou uvedeny jeho základní technické údaje [5], [6]. Tab. 3.1:

Základní technické údaje D/A pĜevodníku AD1852 (pĜevzato z [5], resp. [6])

Parametr Napájecí napČtí (analogová i digitální þást) UCC Maximální rozsah napájecího napČtí UCC Proudový odbČr – analogová þást I Proudový odbČr – analog. þást (pĜi Resetu) I Proudový odbČr – digitální þást I Proudový odbČr – dig. þást (pĜi Resetu) I Odebíraný výkon analogové þásti P Odebíraný výkon digitální þásti P Rozlišovací schopnost pĜevodníku N Vzorkovací frekvence pĜevodníku fv PomČr signál-šum (stereo, bez deemfáz. filtru) SNR Dynamický rozsah (stereo, bez deemfáz. filtru) DR Celkové harmonické zkreslení THD+N (stereo) Celkové harmonické zkreslení THD+N (mono) NapČĢový rozsah symetrického výstupu UR Výstupní impedance pĜevodníku ZINP Mezikanálové pĜeslechy SICC Mezikanálová odchylka fáze ǻij Útlum signálu pĜi funkci MUTE L Chyba zesílení deemfáze ǻAU

15

Hodnota 5,00 V 4,50 až 5,50 V 33 až 40 mA 32 až 46 mA 20 až 30 mA 27 až 37 mA 165 mW 100 mW 16 až 24 bitĤ 32 až 192 kHz 112 dB 107 až 112 dB –94 až –102 dB (0,00079 %) –105 dB (0,00056 %) 5,6 Vp–p 65 ȍ ±30 % –120 dB ±0,1 ° –100 dB ±0,1 dB

Na Obr. 3.1 je uvedeno blokové schéma zvoleného D/A pĜevodníku AD1852. Ten je opatĜen vstupem pro digitální datový signál rĤzné bitové hloubky (16 až 24 bitĤ), další datový vstup poskytuje D/A pĜevodníku informaci o zarovnání bitĤ sériového digitálního signálu. Zvolený pĜevodník AD1852 podporuje þtyĜi zpĤsoby zarovnání bitĤ digitálního audio signálu, a sice „Right-Justified Mode“ (zarovnání bitĤ doprava), „Left-Justified Mode“ (zarovnání bitĤ doleva), „I2S-Justified Mode“ (zarovnání bitĤ podle normy I2S) a „Left-Justified DSP Mode“ (zarovnání bitĤ odpovídající normČ DSP). Na základČ volby zarovnání bitĤ je pĜijímaný digitální audio signál zpracováván dalšími funkþními bloky. ěídící signál RESET je odpovČdný za resetování celého obvodu v pĜípadČ poruchy nebo po pĜipojení napájecího napČtí. Další signály, MUTE a DE-EMPHASIS, mají za úkol zapínat a vypínat vnitĜní funkce MUTE (tedy ztlumení výstupního signálu) a DE-EMPHASIS (tedy deemfázový filtr). Velmi dĤležitý je také vstupní signál CLOCK IN, který pĜedstavuje vstup hlavního hodinového signálu pro obvod AD1852. Zdrojem tohoto hodinového signálu bývá obvykle krystalový oscilátor s vhodnČ zvolenou frekvencí, nebo, v tomto pĜípadČ, hodinový výstup digitálního pĜijímaþe. ěídící signály oznaþeny jako CONTROL DATA INPUT slouží k nastavování parametrĤ (pomocí sériového komunikaþního rozhraní) pro zpracování audio signálu, kterými D/A pĜevodník AD1852 disponuje. Dále, kromČ separovaného analogového a digitálního napájení je pĜevodník opatĜen i nČkolika signálovými výstupy. Mezi hlavní patĜí þtyĜi analogové výstupy pro odbČr výstupního analogového signálu. Jedná se o dvoukanálový (tedy stereo) analogový audio výstup, který je symetrický. Další dva signálové výstupy slouží k identifikaci pĜíznakĤ ZERO FLAG, pomocí kterých lze externČ detekovat chybČjící digitální signál na vstupu pĜevodníku [5], [6].

Obr. 3.1:

Blokové schéma integrovaného obvodu AD1852 (pĜevzato z [5])

3.1.2 Popis funkþních pinĤ obvodu AD1852 Obr. 3.2 popisuje uspoĜádání funkþních pinĤ zvoleného D/A pĜevodníku a také je zde pĜiložena tabulka s popisem funkcí jednotlivých pinĤ. Obrázek byl pĜevzat z katalogového listu D/A pĜevodníku AD1852. Zvolený D/A pĜevodník AD1852 se vyrábí v provedení pouzdra SSOP28 [5].

16

Obr. 3.2:

Zapojení pinĤ D/A pĜevodníku (pĜevzato z [5])

Tab. 3.2 poskytuje informace o funkcích jednotlivých funkþních pinĤ obvodu AD1852 z Obr. 3.2. Tyto funkþní piny, popĜ. dvojice þi trojice pinĤ, odpovídají vČtšinČ Ĝídících signálĤ z Obr. 3.1. Tab. 3.2:

PĜehled funkcí jednotlivých pinĤ D/A pĜevodníku AD1852 (pĜevzato z [5], resp. [6])

DGND MCLK CLATCH CCLK CDATA NC

Vstupní (I) Výstupní (O) I I I I I –

Digitální zem Vstup hlavního hodinového signálu (z dig. pĜijímaþe) Vstup signálu pro potvrzení pĜenosu SPI komunikace Vstup hodinového signálu SPI komunikace Vstup datového signálu SPI komunikace Pin bez pĜipojení

7

192/48

I

Nastavení vzorkovací frekvence (log.1 – fvz = 192 kHz)

8 9

ZEROR DEEMP

O I

Log. 1 = nulový signál v pravém kanálu PĜi log. 1 zapne deemfázi na kmitoþtu 44,1 kHz

10

96/48

I

Nastavení vzorkovací frekvence (log.1 – fvz = 96 kHz)

11 12 13 14 15 16 17 18 19 20 21 22 23

AGND OUTR+ OUTR– FILTR AGND OUTL– OUTL+ AVDD FILTB IDPM1 IDPM0 ZEROL MUTE

I O O O I O O I – I I O I

Analogová zem Výstup analogového signálu HOT pro pravý kanál Výstup analogového signálu COLD pro pravý kanál Pin pro pĜipojení kapacitoru napČĢové reference Analogová zem Výstup analogového signálu COLD pro levý kanál Výstup analogového signálu HOT pro levý kanál Analogové napájecí napČtí Pin pro pĜipojení filtraþních kapacitorĤ Pin 1 pro nastavování zarovnání bitĤ digitálního signálu Pin 0 pro nastavování zarovnání bitĤ digitálního signálu Log. 1 = nulový signál v levém kanálu Nastavení funkce ztlumení obou výstupĤ (pĜi log.1)

24

RESET

I

Resetovací signál. Reset je aktivní pĜi log. 0

25 26 27 28

LRCLK BCLK SDATA DVDD

I I I I

Pin pro hodinový signál jednotlivých slov audio dat Pin pro hodinový signál jednotlivých bitĤ audio dat Pin pro pĜíjem samostatných audio dat Digitální napájecí napČtí

ý. pinu

Zkratka

1 2 3 4 5 6

Popis funkce

17

Popisované funkþní piny v Tab. 3.2 jsou schopny Ĝídit parametry D/A pĜevodníku AD1852 pomocí nastavování logických úrovní 0 a 1 na tČchto funkþních pinech. Další zpĤsob Ĝízení parametrĤ D/A pĜevodníku pĜedstavuje Ĝízení pomocí jeho kontrolních registrĤ, do kterých lze zapisovat Ĝídící povely (sekvence bitĤ) pomocí sériového komunikaþního rozhraní a tím mČnit parametry D/A pĜevodníku, podobným zpĤsobem jako pomocí funkþních pinĤ [5], [6].

3.1.3 Popis Ĝízení pomocí sériového komunikaþního rozhraní D/A pĜevodník AD1852 je vybaven sériovým komunikaþním rozhraním SPI. Pomocí uvedeného komunikaþního rozhraní má uživatel pĜístup ke zmínČným kontrolním registrĤm. Registry jsou celkem tĜi. Podle [5] je možno pomocí posledních dvou bitĤ (Bit 1 a Bit 0) adresovat zvlášĢ registr pro ovládání hlasitosti levého kanálu, registr pro ovládání pravého kanálu a Ĝídící registr pro ovládání všech ostatních funkcí, resp. parametrĤ D/A pĜevodníku. Tab. 3.3:

Adresování kontrolních registrĤ (pĜevzato z [5], resp. [6]) Bit 1 0 1 0

Bit 0 0 0 1

Registr Registr pro ovládání hlasitosti levého kanálu Registr pro ovládání hlasitosti pravého kanálu ěídící registr pro ovládání ostatních funkcí

PĜi adresování daných registrĤ pro ovládání hlasitosti pomocí dvou posledních bitĤ, za pĜedpokladu používání 16-bitového Ĝídícího slova, pro nastavení hlasitosti výstupního signálu z D/A pĜevodníku tedy zbývá sekvence 14-ti bitĤ. Tím je zaruþeno dostateþnČ jemné krokování hladin hlasitosti obou výstupních audio kanálĤ obvodu AD1852. NapĜ. pro nastavení hlasitosti výstupĤ na maximum (tedy 0 dBFS) pro oba kanály budou Ĝídící slova vypadat následovnČ: „D1 = 1111 1111 1111 1100“ (pro levý kanál) a „D2 = 1111 1111 1111 1110“ (pro pravý kanál) [5]. ěídící registr pro ovládání ostatních parametrĤ je tedy adresovatelný pomocí posledních dvou bitĤ sekvencí „01“. Další pozice bitĤ (od 2 do 11) interpretují nastavení jednotlivých funkcí, resp. parametrĤ zpracování signálu podle Tab. 3.4.

18

PĜehled funkcí Ĝídícího registru pro ovládání parametrĤ pĜevodníku (pĜevzato z [5], resp. [6])

Tab. 3.4:

ýíslo (pozice) bitu

Funkce

11

Mód vzorkovací frekvence INT 2X (odpovídá pinu 192/48 v log. 1), výchozí hodnota bitu = log. 0

10

9,8

7 6

5,4

3,2

Mód vzorkovací frekvence INT 4X (odpovídá pinu 96/48 v log. 1), výchozí hodnota bitu = log. 0 Bitová hloubka (pouze pro „Right-Justified“ sériový mód) 0 , 0 = 24 bitĤ 0 , 1 = 20 bitĤ 1 , 0 = 16 bitĤ výchozí hodnota bitĤ = 0 , 0 Reset, výchozí hodnota bitu = log. 0 (aktivní v log. 1) Soft mute – ztlumení signálu, výchozí hodn. bitu = log. 0 (aktivní v log.1) Bity pro nastavování zarovnání digitálního signálu (odpovídá pinĤm IDPM1 , IDPM0) 0 , 0 = „Right-Justified“ 0 , 1 = „I2S Justified“ 1 , 0 = „Left-Justified“ 1 , 1 = „DSP Mode“ Bity pro výbČr deemfázového filtru 0 , 0 = žádný filtr není vybrán 0 , 1 = filtr pro frekvenci 44,1 kHz 1 , 0 = filtr pro frekvenci 32 kHz 1 , 1 = filtr pro frekvenci 48 kHz výchozí hodnota bitĤ = 0 , 0

NČkteré funkþní piny pro ovládání pĜevodníku logickými úrovnČmi a výše popsané bity Ĝídícího registru jsou pĜi ovládání parametrĤ ve vzájemném logickém souþtu (logický OR). To znamená, že funkþní pin, na kterém je trvale nastavena úroveĖ log. 1, trvale nastavuje urþitý parametr D/A pĜevodníku. PĜi zapsání bitu 0 do kontrolního registru pro daný parametr, za úþelem jeho nastavení do jiného stavu, setrvává parametr i nadále v pĤvodní hodnotČ log. 1, (tedy ve stejném stavu). Je tedy potĜeba pĜivést úroveĖ log. 0 i na funkþní pin, aby tento parametr pĜevodníku byl nastaven do jiného stavu. Analogicky to platí i pro nastavování urþitého parametru pomocí funkþního pinu pĜi souþasné trvale nastavené hodnotČ Ĝídícího bitu v kontrolním registru. Proto funkþní piny, které nastavují nČkteré z parametrĤ D/A pĜevodníku, v pĜípadČ, kdy je používáno 3-vodiþové komunikaþní rozhraní SPI, se mohou uzemnit na digitální signálovou zem a není nutné je používat. Pokud naopak Ĝízení obvodu pomocí SPI rozhraní není k dispozici, mĤže být používáno nastavování parametrĤ D/A pĜevodníku pomocí pinĤ. KonkrétnČ se jedná o funkþní pin 192/48 , který je v logickém OR s bitem þ. 11 Ĝídícího registru, dále pin 96/48 , který je v logickém OR s bitem þ. 10 Ĝídícího registru a také piny IDPM1 a IDPM0, které jsou v logickém OR s bity þ. 5 a 4 Ĝídícího registru. PĜivedením log. 1 na pin DEEMP je nastavován deemfázový filtr pouze pro frekvenci 44,1 kHz, tedy pin DEEMP je v logickém OR s bitem 2 Ĝídícího registru. Funkce Soft Mute bitu þ. 6 Ĝídícího registru i funkce MUTE na funkþním pinu provádí stejný úkon. PĜi aktivaci této funkce je úroveĖ výstupního signálu zeslabena nikoli skokovČ, ale je zeslabována postupnČ od nastavené úrovnČ hlasitosti, uložené v pĜíslušných registrech,

19

až po digitální nulu bČhem doby 20 ms. Stejným zpĤsobem se chová úroveĖ výstupního signálu (je postupnČ zesilována) pĜi deaktivaci funkce MUTE (Soft Mute) a stejnČ také pĜi zmČnČ hodnoty úrovnČ hlasitosti v daných registrech. Tento proces eliminuje nežádoucí rušivé zvuky (praskání, cvakání apod.), které by se ve výstupním analogovém signálu objevovaly pĜi skokových zmČnách nastavení úrovnČ výstupního signálu. Funkþní pin RESET i Bit 7 Ĝídícího registru, Reset, provádí stejnou funkci, a sice resetování obvodu AD1852. Jediným rozdílem je, že Bit 7 – Reset nemá vliv na hodnoty uložené v kontrolních registrech D/A pĜevodníku. Pomocí funkþního pinu RESET je celý obvod resetován vþetnČ jeho funkcí a navíc jsou všechny kontrolní registry nastaveny do svých výchozích hodnot [5], [6]. Více informací o obvodu AD1852 lze naleznout v katalogovém listu [5], nebo na webové stránce [6].

3.2

Popis digitálního pĜijímaþe

Jako vhodný digitální pĜijímaþ, který byl vybrán pro tuto aplikaci, je obvod od firmy Cirrus Logic, a sice model CS8416. Protože popis celého obvodu a všech jeho funkcí by sahal nad rámec této práce, bude uveden ve zkrácené podobČ s ohledem na konkrétní aplikaci obvodu.

3.2.1 Základní popis obvodu Obvod CS8416 je pĜijímaþem rĤzných digitálních audio rozhraní. Byl vybrán pro svoje velmi dobré vlastnosti a univerzální použití. Navíc splĖuje všechny požadavky kladené na nČj v kapitole 2.3. Vyrábí se v rĤzných provedeních, pro navrhované zapojení byl poĜízen v pouzdĜe SOIC28. Tab. 3.5 udává základní technické údaje o digitálním pĜijímaþi CS8416. Tab. 3.5:

Základní technické údaje digitálního pĜijímaþe (pĜevzato z [7]) Parametr

Hodnota

Nominální napájecí napČtí UCC (VA, VD) Rozsah napájecího napČtí UCC (VA, VD) Napájecí napČtí UCC (VL) Proudový odbČr I pĜi fv = 48 kHz VA VD VL = 5 V Proudový odbČr I pĜi fv = 192 kHz VA VD VL = 5 V Rozlišovací schopnost digitálního pĜijímaþe N Vzorkovací frekvence digitálního pĜijímaþe fv Kompatibilita s digitálními rozhraními Poþet digitálních vstupĤ

3,3 V 3,13 až 3,46 V 3,3 V nebo 5,0 V IA = 5,7 mA ID = 5,9 mA IL = 4,2 mA IA = 9,4 mA ID = 23 mA IL = 11,8 mA 16 až 24 bitĤ 32 až 192 kHz EIAJ CP 1201, IEC–60958, AES3, SPDIF 8

20

Na Obr. 3.3 je vyobrazeno vnitĜní uspoĜádání obvodu CS8416. Jsou zde vidČt piny RXP0 až RXP7, které odpovídají jednotlivým vstupĤm pro digitální audio signál. Pin RXN je „komplementární“ pin k libovolnému RXP pinu pro pĜipojení druhého vodiþe v pĜípadČ pĜivedení symetrického digitálního rozhraní, napĜ. AES3. Multiplexer na vstupu pĜijímaþe umožní vybrat si pĜedepsaným zpĤsobem jeden z digitálních vstupĤ. Následuje blok obnovy datového toku a hodinového taktu z pĜijímaného datového signálu a dále je pĜíslušný datový tok dekódován. Po úpravČ dekódovaného signálu deemfázovým filtrem (volitelný krok) je dekódovaný signál posílán na tĜívodiþový digitální sériový audio výstup, který je již kompatibilní s digitálním sériovým audio vstupem zvoleného D/A pĜevodníku AD1852. Výstupní pin OLRCK pĜijímaþe odpovídá vstupnímu pinu LRCLK pĜevodníku, výstupní pin OSCLK pĜijímaþe odpovídá vstupnímu pinu BCLK pĜevodníku a výstupní pin SDOUT pĜijímaþe odpovídá vstupnímu pinu SDATA pĜevodníku. Dále jsou z obrázku patrné piny urþené k sériové komunikaci s mikrokontrolérem. Digitální pĜijímaþ je kompatibilní se sériovými komunikaþními rozhraními I2C i SPI. K obousmČrné komunikaci s mikrokontrolérem jsou urþeny piny SDA/CDOUT, SCL/CCLK, AD1/CDIN, AD0/ CS a AD2/GPO2. Piny GPO0, GPO1, GPO2 jsou dále urþeny k pĜenosu pĜíznakových signálĤ digitálního pĜijímaþe, které si uživatel mĤže zvolit. Jedná se o logické výstupy z obvodu CS8416, na kterých mohou být napĜ. mikrokontrolérem detekovány signály poskytující informaci o rĤzných událostech obvodu CS8416 ve formČ pĜíznaku (napĜ. pĜíznak chyby špatnČ pĜijatého vzorku audio signálu, pĜíznak pĜíjmu signálu o vzorkovací frekvenci vyšší než 96 kHz, pĜíznak chybČjícího signálu na vstupu apod.). Pin RST slouží k resetování celého obvodu CS8416. Digitální pĜijímaþ musí být dále vybaven stabilním zdrojem hodinového signálu o urþité frekvenci. Tento zdroj hodinového signálu pak mĤže být pĜipojen na pin OMCK. Hodinový signál pĜivedený na tento pin slouží k taktování celého obvodu. NáslednČ je možno tento hodinový signál podČlit pomocí dČliþky na poloviþní frekvenci a odebírat jej z výstupního pinu RMCK, který by mČl být pĜipojen ke vstupu hlavního hodinového signálu D/A pĜevodníku AD1852 (na pin MCLK). RovnČž je doporuþeno, podle [7], pro fázovou smyþku PLL, kterou je vybaven funkþní blok obnovy hodinového taktu a datového toku, pĜivádČt zvláštní napájecí napČtí (na pinech VA a AGND). Dále je nutno tuto smyþku fázového závČsu opatĜit externím filtraþním obvodem, který tvoĜí RC þlánek 1. Ĝádu a je pĜipojen k pinu FILT. Napájecí napČtí pro zbytek obvodu, tedy celou digitální þást, je k obvodu CS8416 pĜipojeno pomocí pinĤ VD a DGND. Napájecí napČtí VL slouží k urþení napČtí logických úrovní vstupních a výstupních logických signálĤ. TTL logika se vyznaþuje napČtím log. 1 = +5 V, CMOS logika se vyznaþuje napČtím log. 1 = +3,3 V. Pokud obvod AD1852 pracuje s logickými úrovnČmi TTL, je potĜeba na pin VL pĜivést napČtí +5 V.

21

Obr. 3.3:

Blokové schéma digitálního pĜijímaþe CS8416 (pĜevzato z [7])

3.2.2 Popis funkþních pinĤ obvodu CS8416 Digitální pĜijímaþ mĤže fungovat v jednom ze dvou pracovních režimĤ. Aktivní režim se volí pomocí pull-up nebo pull-down rezistorĤ, a pĜijímaþ do zvoleného režimu pĜechází automaticky v okamžiku pĜipojení napájení. Jeden z pracovních režimĤ je tzv. „Software Mode“, který nastaví osm digitálních audio vstupĤ (RXP0 až RXP7) a další Ĝízení obvodu je provádČno prostĜednictvím sériového komunikaþního rozhraní pomocí Ĝídícího mikrokontroléru. Druhý pracovní režim je tzv. „Hardware Mode“, který nastaví þtyĜi digitální audio vstupy (RXP0 až RXP3) a další funkþní piny slouží k Ĝízení pĜijímaþe pomocí pĜivádČní logických úrovní, resp. pĜipojení pull-up nebo pull-down rezistorĤ na dané funkþní piny. Datové a komunikaþní piny mají tedy jiné funkce a v nČkterých pĜípadech i smČry komunikace pro každý pracovní režim. Obr. 3.4 a), b) popisují uspoĜádání funkþních pinĤ digitálního pĜijímaþe pro každý ze zvolených pracovních režimĤ [7].

a) Obr. 3.4:

b)

Zapojení pinĤ digitálního pĜijímaþe pro nastavení a) "Software Mode" ; b) "Hardware Mode" (pĜevzato z [7])

22

Tab. 3.6 až Tab. 3.8 obsahují popis funkþních pinĤ pro oba pracovní režimy. Tab. 3.6:

Popis funkce jednotlivých pinĤ digitálního pĜijímaþe CS8416 – spoleþné piny [7]

ý. pinĤ 1 – 4, (10 – 13) 5 6 7 8

Zkratka RXP0..RXP3 RXP4..RXP7 RXN VA AGND FILT

Vstupní pin symetrického digitálního signálu k RXP Napájecí napČtí pro smyþku fázového závČsu Zem pro smyþku fázového závČsu Pin pro pĜipojení externího filtraþního obvodu pro PLL

9

RST

Resetovací pin

21 22 23 24 25 26 27 28

VL DGND VD RMCK OMCK SDOUT OSCLK OLRCK

Napájecí napČtí pro Ĝídící logiku Digitální zem Digitální napájecí napČtí Výstup hodinového signálu pro D/A pĜevodník Vstup ze zdroje hodinového signálu Výstup samostatných audio dat Výstup hodinového signálu pro jednotlivé bity audio dat Výstup hodinového signálu pro jednotlivá slova audio dat

Tab. 3.7:

Popis funkce Vstupní piny digitálního signálu

Popis funkce jednotlivých pinĤ digitálního pĜijímaþe CS8416 – "Software Mode" [7]

ý. pinĤ

Zkratka

Popis funkce Pro I C rozhraní, pin pro Bit 0 adresy þipu, pro SPI rozhraní, pin pro Chip Select signál Pro I2C rozhraní, pin pro Bit 1 adresy þipu, pro SPI rozhraní, pin pro datový vstup Vstup pro hodinový signál (pro obČ rozhraní) Pro I2C rozhraní, vstupnČ-výstupní komunikaþní kanál, pro SPI rozhraní, pin pro datový výstup Pro I2C rozhraní, pin pro Bit 2 adresy þipu Logické výstupy pro pĜíznaky událostí obvodu CS8416 2

14

AD0/ CS

15

AD1/CDIN

16

SCL/CCLK

17

SDA/CDOUT

18 18 – 20

AD2 GPO0..GPO2

23

Tab. 3.8:

Popis funkce jednotlivých pinĤ digitálního pĜijímaþe CS8416 – "Hardware Mode" [7]

ý. pinĤ

14

Zkratka RXSEL0 RXSEL1 TXSEL0 TXSEL1 NV/RERR

15

AUDIO

16

96KHZ

17 18 19 20

RCBL U C TX

10,11 12,13

Popis funkce VýbČr pĜijímaného digitálního vstupu VýbČr digitálního vstupu, který prochází na pin TX Log. 1 znaþí chybný pĜíjem digitálního signálu Log. 1 znaþí výpadek digitálního signálu na vstupu Log. 1 znaþí zpracování digitálního signálu o vzorkovacím kmitoþtu 96 kHz a vyšším Log. 1 indikuje zaþátek pĜijatého stavového bloku Výstup uživatelských dat pĜijímaného kanálu Výstup stavových dat pĜijímaného kanálu Výstup prĤchozího signálu vybíraného piny TXSEL

Pro úþely této diplomové práce bude digitální pĜijímaþ nastaven pouze do pracovního režimu „Software Mode“, tedy bude možno jej Ĝídit pomocí mikrokontroléru, prostĜednictvím sériového komunikaþního rozhraní a Ĝídících registrĤ. D/A pĜevodník AD1852 je kompatibilní pouze s komunikaþním rozhraním SPI, z toho dĤvodu bude toto komunikaþní rozhraní použito pro komunikaci jak s obvodem AD1852 tak s obvodem CS8416.

3.2.3 Popis Ĝízení pomocí sériového komunikaþního rozhraní Pomocí komunikaþního rozhraní SPI, se kterým je obvod CS8416 kompatibilní, má uživatel možnost adresovat vnitĜní Ĝídící registry tohoto obvodu, pomocí kterých lze provádČt znaþnČ flexibilní a univerzální nastavení. Obvod CS8416 disponuje celkem 40-ti Ĝídícími registry, z toho prvních deset (na hexadecimálních adresách 00h až 09h) je pĜístupno pro þtení i zápis, dalších tĜicet (na hexadecimálních adresách 0Ah až 7Fh) je pĜístupno pouze pro þtení. V této kapitole jsou pro zjednodušení popsány pouze registry, které obsluhují dĤležité funkce, resp. parametry zpracování obvodu CS8416, týkající se hlavnČ pĜenosu a zpracování audio signálu. Kompletní pĜehled všech Ĝídících registrĤ, vþetnČ popisĤ všech dostupných funkcí, lze naleznout v dokumentaci k obvodu CS8416 [7]. Tab. 3.9:

Struþný pĜehled Ĝídících registrĤ pro nastavování funkcí obvodu CS8416 (pĜevzato z [7])

Adr. / Bit

7

6

5

4

3

2

1

0

01h 02h 03h 04h 05h

SWCLK DETCI GPO1SEL3 RUN SOMS

MUTSAO EMPH_C2 GPO1SEL2 RXD SOSF

INT1 EMPH_C1 GPO1SEL1 RXSEL2 SORES1

INT0 EMPH_C0 GPO1SEL0 RXSEL1 SORES0

HOLD1 GPO0SEL3 GPO2SEL3 RXSEL0 SOJUST

HOLD0 GPO0SEL2 GPO2SEL2 TXSEL2 SODEL

RMCKF GPO0SEL1 GPO2SEL1 TXSEL1 SOSPOL

CHS GPO0SEL0 GPO2SEL0 TXSEL0 SOLRPOL

24

•

MUTESAO – ztlumení výstupního audio signálu

•

HOLD – rozhoduje o zpĤsobu nakládání s chybnČ pĜijatými vzorky digitálního audio signálu

•

RMCKF – nastavení frekvence RMCK výstupního hodinového signálu

•

EMPH_C – Ĝízení deemfázového filtru pro audio výstup

•

GPO[0,1,2]SEL – nastavení kódĤ jednotlivých událostí, které reprezentují pĜíznaky na jednotlivých GPO pinech

•

RUN – spuštČní normálního chodu obvodu CS8416, nastavuje se vždy do log. 1, po ustálení napájecího napČtí, frekvence hodinového signálu a po prvotním nastavení všech Ĝídících registrĤ

•

RXSEL – výbČr jednoho z osmi signálových vstupĤ digitálního pĜijímaþe

•

SOSF – volba výstupní frekvence signálu OSCLK

•

SORES – nastavení bitové hloubky výstupních digitálních dat

•

SOJUST – zarovnání výstupních audio dat

•

SODEL – zpoždČní digitálního výstupu oproti signálu OLRCK, pouze pro Left-Justified mód zarovnání audio dat (souvisí s nastavením normy I2S)

•

SOSPOL – polarita hodinového signálu OSCLK

•

SOLRPOL – polarita hodinového signálu OLRCK

Na Obr. 3.5 je uvedena základní koncepce zapojení obvodu digitálního pĜijímaþe CS8416 do navrhovaného zapojení pro pracovní režim „Software Mode“. Je doporuþeno, podle [7], napájení VA pro smyþku fázového závČsu PLL pĜivádČt ze samostatného napájecího zdroje pĜes feritový kroužek. Toto napájení by mČlo být ideálnČ zcela oddČleno od napájení digitální þásti VD, v praxi to ovšem není vždy zcela možné. Napájení VL v pĜípadČ tohoto projektu je voleno +5 V. Zdroje signálu SPDIF a AES3 reprezentuje funkþní blok na levé stranČ obrázku. Jedná se o libovolné zdroje digitálního audio signálu. ěídící prvek, mikrokontrolér, v navrhovaném zapojení je propojen s obvodem CS8416 stejným zpĤsobem jak je znázornČno na Obr. 3.5. Výstup digitálního audio signálu (SDOUT, OLRCK, OSCLK) ve tĜívodiþovém rozhraní je na obrázku pĜipojen k funkþnímu bloku „Serial Audio Input Device“, který v navrhovaném zapojení odpovídá D/A pĜevodníku AD1852. V obrázku je rovnČž naznaþený pull-up rezistor s hodnotou 47 kȍ, který je pĜipojen mezi napČtí VL a pin SDOUT a slouží k nastavení obvodu CS8416 po startu do režimu Ĝízení pomocí mikrokontroléru, tedy „Software Mode“. Blok „Clock Source“ pĜedstavuje zdroj hodinového signálu pĜipojený na pin OMCK, výstup hodinového signálu pro Ĝízení navazující þásti obvodu, tedy zde pĜímo D/A pĜevodníku, je odebírán z pinu RMCK. Piny GPO0, GPO1 a GPO2 pro pĜenos pĜíznakĤ obvodu CS8416 jsou v navrhovaném zapojení propojeny opČt s mikrokontrolérem. Mezi vývody AGND a FILT je pĜipojený externí filtr pro smyþku fázového závČsu tvoĜený externími souþástkami RFLT , CFLT a CRIP. Jaké jsou vlastnosti a požadavky na jednotlivé prvky filtru, vþetnČ jejich doporuþených nominálních hodnot, lze nalézt v dokumentaci k obvodu CS8416 [7]. V navrhovaném zapojení jsou tyto požadavky a doporuþované hodnoty jednotlivých prvkĤ dodrženy. Podle doporuþení v dokumentaci tyto prvky musí být pĜipojeny pĜímo na zem k napájecí vČtvi pro smyþku

25

fázového závČsu, tedy AGND. Spoje mezi jednotlivými souþástkami by mČly být voleny co nejkratší, aby nedocházelo k indukci rušivých signálĤ do tČchto cest. MČlo by to za následek zhoršení vnitĜních vlastností PLL smyþky fázového závČsu, vþetnČ vzniku tzv. jitteru.

Obr. 3.5:

3.3

Základní koncepce zapojení obvodu CS8416 pro Ĝízení pomocí mikrokontroléru (pĜevzato z [7])

Volba Ĝídícího mikrokontroléru

Jako hlavní Ĝídící prvek obvodu s digitálním pĜijímaþem a D/A pĜevodníkem byl zvolen mikrokontrolér od firmy ATMEL, a sice model ATmega32. Jedná se o mikrokonrolér Ĝady AVR v pouzdĜe DIP40. V úvahu by též pĜipadal i model ATmega16 nebo podobný typ mikrokontroléru z této rodiny. Aby byl mikrokontrolér využitelný pro danou aplikaci, musí disponovat pĜedevším dostateþným poþtem vstupnČ-výstupních portĤ. Dále musí mít dostateþnČ velkou programovou pamČĢ a nabízet podporu sériového komunikaþního rozhraní SPI. Tato kritéria jsou v drtivé vČtšinČ pĜípadĤ splnČna.

3.4

Volba LCD displeje

LCD displej je možno vybrat z velké škály typĤ i výrobcĤ. Pro využití v konstruovaném pĜípravku je vhodný displej podporující zobrazování textu (jako je napĜ. typ displeje s Ĝadiþem HD44780 od firmy Everbouquet Wayton Technology). Jako vhodný typ byl vybrán 4-Ĝádkový LCD displej bez podsvČtlení. VýbČr vhodného typu displeje závisí na kompatibilitČ s mikrokontrolérem ATmega32 a na uživatelském prostĜedí hlavního ovládacího menu k Ĝídícímu programu bČžícím v mikrokontroléru. V Tab. 3.10 jsou uvedeny základní údaje zvoleného LCD displeje [8].

26

Tab. 3.10: Základní údaje zvoleného LCD displeje (pĜevzato z [8]) +5 V 4-bitová 16 4 61,8 x 25,2

Napájecí napČtí UCC Komunikace s LCD Poþet znakĤ v Ĝádku nC Poþet ĜádkĤ nL RozmČry LCD displeje (š x v)

3.5

Volba výstupních audio obvodĤ

Protože zvolený D/A pĜevodník, podle informací z [5], není vybaven interním obvodem pro rekonstrukci pĜevedeného audio signálu, je potĜeba za výstup pĜevodníku dále zaĜadit externí výstupní audio obvody pro filtraci, tedy rekonstrukci signálu. Jedná se o zapojení dvou samostatných obvodĤ plnících jak funkci rekonstrukþních filtrĤ (tedy filtru typu dolní propust), tak i pĜedzesilovaþĤ signálu. Jako vhodné hlavní prvky tČchto výstupních obvodĤ byly vybrány operaþní zesilovaþe s oznaþením AD797 od firmy Analog Devices. Jedná se o velmi kvalitní, nízkošumové pĜedzesilovaþe s pomČrnČ nízkým zkreslením. Výstupní obvody zapojené za audio výstup D/A pĜevodníku, kromČ funkce zesílení výstupního signálu z D/A pĜevodníku na potĜebnou úroveĖ, plní rovnČž funkci pĜevodu symetrického signálu na nesymetrický. Navíc slouží k pĜevodu signálu z proudového výstupu na výstup napČĢový a také impedanþnČ pĜizpĤsobují výstupy D/A pĜevodníku fyzickému (napČĢovému) linkovému výstupu. V Tab. 3.11 jsou uvedeny základní údaje o zvolém operaþním zesilovaþi [9]. Tab. 3.11: Základní údaje zvoleného operaþního zesilovaþe AD797 (pĜevzato z [9]) Rozsah napájecích napČtí UCC NapČĢové zesílení (pĜi zátČži 600 ȍ) AU ŠíĜka pásma B Šumové napČtí UN Celkové harmonické zkreslení THD+N Doba ustálení tS Rychlost pĜebČhu SR

3.6

±5 V až ±15 V 5 110 MHz 0,9 nV / ¥Hz –120 dB (@ 20 kHz) 800 ns 20 V / ȝs

Obvodové schéma zapojení

Podkapitoly 3.6.1, 3.6.2 a 3.6.3 obsahují schémata zapojení celého obvodu. Návrhy desek plošných spojĤ a soupisky použitých souþástek jsou umístČny v pĜílohách. Z dĤvodĤ lepší manipulace s výrobkem bČhem oživování (napĜ. kvĤli programování mikrokontroléru), bylo celé zapojení rozdČleno na tĜi desky plošných spojĤ. StČžejní þást celého zapojení tvoĜí hlavní DPS (Deska A). Tato bude zahrnovat digitální pĜijímaþ CS8416, D/A pĜevodník AD1852, výstupní audio obvody, vstupní a výstupní audio konektory, dále konektor sloužící k propojení s Ĝídící deskou (Deskou B) a také konektor pro pĜipojení napájení. Uživatel mĤže pro pĜíjem digitálního signálu

27

zvolit nČkterý z celkem osmi signálových audio vstupĤ, kterými digitální pĜijímaþ disponuje, z toho šest z nich je vyvedeno na fyzické konektory pro rĤzná rozhraní. Jedná se napĜ. o rozhraní SPDIF (prostĜednictvím konektorĤ TOBU3 nebo TOSLINK) nebo symetrické rozhraní AES3 (prostĜednictvím konektorĤ XLR). Další dva signálové vstupy jsou vyvedeny na piny jumperu JP1. V pĜípadČ potĜeby je možno tyto kontakty použít a pĜipojit k obvodu CS8416 prostĜednictvím tČchto pinĤ další dva libovolné digitální vstupy. V pĜípadČ, kdy nejsou používány, jsou tyto jumpery spojkou pĜemostČny a dotyþné vstupy jsou tím uzemnČny. V návrhu desky plošných spojĤ, který je souþástí pĜílohy B, je kladen dĤraz na kvalitu provedení zemních ploch, kdy jsou dĤslednČ oddČleny analogová a digitální zemní plocha. V návrhu je rovnČž využito množství zemních prokovĤ. Cílem je snížení zemního odporu, což zajišĢuje jednak dobré vzájemné odstínČní všech digitálních i analogových signálĤ mezi sebou, jednak dobré vodivé propojení zemních ploch na stranČ TOP i BOTTOM. ěídící obvod s ATmega32 je umístČn na druhou, samostatnou desku, tedy Ĝídící DPS (Deska B). Deska B obsahuje mikrokontrolér s jeho nezbytnými externími souþástkami, resetovacím tlaþítkem (pro pĜípadnou potĜebu ruþního resetování mikrokontroléru), konektory pro pĜipojení tlaþítek, LCD displeje, dále propojovací 16-pinový konektor s deskou A a také 6-pinový programovací konektor pro ISP programátor, který slouží k programování mikrokontroléru bez nutnosti jeho vyjmutí z patice na desce B. K desce B mĤže být rovnČž pĜipevnČn panel s LCD displejem a deska s ovládacími tlaþítky, jejichž þelní þásti budou umístČny na vrchní stranČ šasi hotového prototypu. Deska s tlaþítky je umístČna na samostatnou desku plošného spoje. Obsahuje pČt ovládacích tlaþítek vhodného typu, propojovací kabel s deskou B a také SMD rezistory pro LED podsvícení tlaþítek. Tlaþítka z této desky budou upevnČna na vrchní stranu šasi takovým zpĤsobem, aby bylo docíleno pohodlného ovládání hotového prototypu.

28

3.6.1 Deska A – schéma zapojení Na Obr. 3.6 je prezentováno obvodové schéma zapojení desky A. Schéma zapojení bylo þásteþnČ pĜevzato ze zdrojĤ [5], [7], [10] a [11] a bylo patĜiþnČ modifikováno tak, aby bylo splnČno zadání této diplomové práce.

Obr. 3.6:

Schéma zapojení desky A

29

3.6.2 Deska B – schéma zapojení Na Obr. 3.7 je vyobrazeno obvodové schéma zapojení Ĝídící DPS (deska B). Schéma zapojení bylo z þásti pĜevzato z doporuþeného zapojení ve zdrojích [12], [13] a [14] a bylo modifikováno tak, aby bylo splnČno zadání této diplomové práce.

Obr. 3.7:

Schéma zapojení desky B

3.6.3 Deska s tlaþítky – schéma zapojení Na Obr. 3.8 je uvedeno schéma desky s tlaþítky. Pro ovládání uživatelského MENU bude tlaþítek celkem pČt. Jedná se o þtyĜi tlaþítka s obrázky šipek doleva, doprava, nahoru, dolĤ a jedno tlaþítko s nápisem OK. Jedná se o tlaþítka typu KS01 s matnČ stĜíbrným potahem hmatníkĤ.

Obr. 3.8:

Schéma zapojení desky s tlaþítky

30

3.7

Poznámky ke konstrukþní þásti projektu

3.7.1 Deska A Hlavním kritériem v oblasti návrhu zapojení s D/A pĜevodníkem je striktní oddČlení analogové a digitální þásti obvodu. Vždy je potĜeba umístit na DPS všechny pasivní i aktivní prvky obvodu takovým zpĤsobem, aby mohla být na DPS jasnČ vytyþena þást digitální i analogová. V pĜímé souvislosti s tímto krokem je potĜeba také rozdČlit signálovou zem zvlášĢ na analogovou a digitální. PĜed oživováním je však nutné tyto zemČ spojit nulovou propojkou nebo krátkým vodiþem v jednom místČ, a to nejlépe pĜímo pod pouzdrem D/A pĜevodníku nebo v jeho tČsné blízkosti. K tomuto úþelu jsou urþeny pĜipravené pozice pro nulovací propojky, které jsou na desce navrženy mezi obČma zemČmi, na stranČ TOP i BOTTOM. V pĜípadČ, že by po oživení celého zapojení výstupní audio signál vykazoval nežádoucí vlastnosti, napĜ. silný brum nebo šum, je možno zmiĖovanou propojku odstranit a pĜesunout na jinou pĜipravenou pozici na desce A. Napájecí zdroje pro analogovou i digitální þást by mČly být zcela oddČlené. Dále je také vhodné na DPS oddČlit napájecí vČtev pro každý integrovaný obvod zvlášĢ, nebo alespoĖ separovat napájecí vČtev pro smyþku fázového závČsu digitálního pĜijímaþe a její zem spojit s ostatními zemČmi v jednom bodČ. Také je podle [7] vhodné, pĜi návrhu napájecího okruhu pro smyþku fázového závČsu digitálního pĜijímaþe, vyvarovat se trasování cest tohoto napájení nebo zemČ v blízkosti spojĤ s datovými nebo hodinovými signály. Zamezí se tím pronikání rušení do napájecího napČtí pro smyþku fázového závČsu, které by mČlo za následek vznik tzv. jitteru (tedy fázové nestability hodinového signálu) na výstupu smyþky fázového závČsu. StejnČ tak není vhodné trasovat datové nebo hodinové signály poblíž externího filtru smyþky fázového závČsu. Konektory vstupních signálĤ jsou pĜipojeny k digitální signálové zemi. PĜi návrhu obvodu je zde možnost vyhradit samostatnou zem na desce plošného spoje pouze pro tyto konektory a jejich nejbližší souþásti, hned vedle zemČ digitální, a tyto obČ zemČ pak navzájem propojit v jednom místČ. Za pĜedpokladu, že ke vstupnímu signálu není z vnČjšku indukováno žádné rušení, to ale není nezbytné. Jak bylo uvedeno v kapitole 3.2.2, digitální pĜijímaþ CS8416 je možno nastavit do dvou rĤzných pracovních režimĤ, a sice „Hardware Mode“ nebo „Software Mode“. Nastavení pĜíslušného režimu lze docílit následovnČ: Pro nastavení „Hardware Mode“ je nutno spojit pin SDOUT se zemí (DGND) pĜes rezistor 47 kȍ (tedy pull-down rezistor), pro nastavení „Software Mode“ je nutno spojit pin SDOUT s napájecím napČtím VL pĜes rezistor 47 kȍ (tedy pull-up rezistor). Funkce jednotlivých pinĤ digitálního pĜijímaþe je tak dána na základČ tohoto nastavení. V navrhovaném zapojení na Obr. 3.6 je tento pull-up rezistor oznaþen jako R30. Analogová þást desky A obsahuje audio výstupy D/A pĜevodníku AD1852, dále výstupní filtraþní obvody s operaþními zesilovaþi AD797 a fyzický audio analogový výstup, který je z desky vyveden pomocí dvou konektorĤ CINCH (typ TOBU3). Napájecí napČtí pro operaþní zesilovaþe AD797 je symetrické, mĤže se pohybovat mezi ±5 V až ±15 V, v tomto pĜípadČ je možno hodnotu napájení zvolit napĜ. ±9 V nebo ±12 V [9], [10]. Obvod AD1852 disponuje dvČma piny s oznaþením AGND, z þehož je zĜejmé, že jedna analogová zem je urþena pro pĜipojení zemČ z napájecího zdroje a druhá pro

31

pĜipojení signálové zemČ. Obvod D/A pĜevodníku je vybaven také analogovou napČĢovou referencí, která si žádá pĜipojení filtraþních kapacitorĤ k pĜíslušným pinĤm FILTR a FILTB. Výstupy pro analogový audio signál z obvodu AD1852 jsou symetrické. Piny OUTL+ a OUTL– jsou tedy výstupy pro levý kanál (s pozitivní a negativní polaritou) a stejnČ tak piny OUTR+ a OUTR– jsou výstupy pro pravý kanál. Spoje vedoucí diferenþní páry tČchto výstupních signálĤ je vhodné navrhnout tak, aby obČ cesty vedoucí signály byly trasovány tČsnČ u sebe a kopírovaly pokud možno co nejvíce stejnou dráhu. Plocha mezi smyþkami tČchto spojĤ by tak mČla být co nejmenší, aby se tím zamezilo prĤniku dalších rušivých signálĤ. PĜípadné rušení, které by se do obou diferenþních párĤ indukovalo (za pĜedpokladu, že oba signály jsou zarušeny stejným rušivým signálem þi brumem), by mČlo být vzájemnČ odeþteno v operaþním zesilovaþi výstupního audio obvodu. Docílí se tím dvojnásobné amplitudy užiteþného signálu a naopak velmi kvalitního potlaþení rušivých signálĤ [5], [6], [7], [10], [11]. Protože celé zapojení bude vyrobeno ve formČ prototypu a primárnČ bude urþeno jako laboratorní pĜípravek do laboratoĜe nízkofrekvenþní techniky, nezahrnuje tato diplomová práce žádný návrh napájecího zdroje. Požadovaná napČtí pro celý výrobek bude zajišĢovat vhodný laboratorní zdroj z výukové laboratoĜe.

3.7.2 PĜipojení konektorĤ napájení a Ĝídícího rozhraní Tato podkapitola popisuje propojení napájecích okruhĤ a vstupnČ-výstupních Ĝídících signálĤ z desky A na piny jednotlivých konektorĤ. Na Obr. 3.9 je naznaþeno þíslování pinĤ napájecího konektoru a v Tab. 3.12 se nachází popis jednotlivých druhĤ napČtí na každém pinu.

Obr. 3.9:

Zapojení pinĤ v napájecím konektoru (pohled ze strany TOP)

Tab. 3.12: Zapojení pinĤ v napájecím konektoru ý. pinu 1 2 3 4 5 6 7 8 9 10

Oznaþení ve schématu AGND +VS / V+ –VS / V– DAC–GND / GND VA–DAC / VCC RX–GND / GNDA VL–RX–DAC / VDD VD–RX / VPP VA–RX / VEE DGND

Hodnota napČtí +5 V až +15 V –5 V až –15 V +5 V +5 V +3,3 V +3,3 V

32

Popis signálu Analogová signálová zem Pozitivní vČtev symetrického zdroje Negativní vČtev symetrického zdroje Napájecí zem pro D/A pĜevodník Analogové napájení pro D/A pĜevodník Napájecí zem pro PLL dig. pĜijímaþe Digitální napájecí vČtev obvodĤ Napájecí vČtev pro digitální pĜijímaþ Napájecí vČtev pro PLL dig. pĜijímaþe Digitální signálová zem

ObdobnČ jako v pĜípadČ napájecího konektoru, zde budou pĜehlednČ popsány signály vstupnČ-výstupního rozhraní, které jsou pĜenášeny mezi deskou A a deskou B. Na Obr. 3.10 je naznaþeno þíslování pinĤ a v Tab. 3.13 se nachází popis jednotlivých signálĤ vstupnČ-výstupního rozhraní na každém pinu.

Obr. 3.10: Zapojení pinĤ konektoru vstupnČ-výstupního rozhraní (pohled ze strany TOP) Tab. 3.13: Zapojení pinĤ konektoru vstupnČ-výstupního rozhraní ý. pinu 1 2

Ozn. pinu Dig. pĜ. a DAC DGND CCLK/MCLK

Ozn. pinu ATmega32 GND SCK / PB7

Zemnící pin D.pĜ. , D/A pĜev. – hodinový signál pro SPI rozhraní

3

CS CLATCH CDIN/CDATA CDOUT

T0/XCK / PB0

D.pĜ. – adresovací signál SPI rozhraní pro dig. pĜ.

T1 / PB1 MOSI / PB5 MISO / PB6

D/A pĜev. – potvrzovací signál SPI rozhraní pro D/A pĜev. D.pĜ. , D/A pĜev. – výstupní data SPI rozhraní D.pĜ. – vstupní data SPI rozhraní

RST DGND GPO0 GPO1 GPO2 ZEROL ZEROR

TXD / PD1

D.pĜ. – resetovací pin

GND OC2 / PD7 ICP / PD6 OC1A / PD5 OC1B / PD4 INT1 / PD3

Zemnící pin D. pĜ. – pin þ.0 stavových pĜíznakĤ audio signálu D. pĜ. – pin þ.1 stavových pĜíznakĤ audio signálu D. pĜ. – pin þ.2 stavových pĜíznakĤ audio signálu D/A pĜev. – nulový audio signál v levém kanálu D/A pĜev. – nulový audio signál v pravém kanálu

INT0 / PD2

D/A pĜev. – resetovací pin

GND

Zemnící pin

4 5 6 7 8 9 10 11 12 13 14 15 16

RESET DGND

Popis funkce

3.7.3 Deska B Klíþovým prvkem Ĝídící desky je mikrokontrolér ATmega32 v provedení DIP40. Nezbytnými diskrétními souþástkami nutnými k fungování mikrokontroléru jsou krystal Q1 s frekvencí 16,00 MHz, keramické kondenzátory C1 a C2 s kapacitou 22 pF a resetovací tlaþítko S1 umístČné na levé stranČ desky. KromČ propojovacího konektoru s deskou A, se na desce B nachází ještČ nČkolik dalších propojovacích konektorĤ. Jedná se o konektor pro pĜipojení LCD displeje (pĜipojen k portu A mikrokontroléru), konektor pro pĜipojení tlaþítek (pĜipojen k portu C mikrokontroléru) a konektor s vyvedenými nepoužitými vstupnČ-výstupními piny (þást portu B mikrokontroléru), které mohou být využity k rĤzným úþelĤm, napĜ. pĜipojení signalizaþních diod apod. Tento konektor je oznaþený jako AUX. Všechny konektory pro pĜipojení vnČjších

33

periferií mají vždy na jednom z pinĤ pĜivedenu zem a na druhém z pinĤ napájecí napČtí +5 V. Uvedené Ĝešení umožĖuje komfortní pĜivedení napájecího napČtí ke všem pĜipojovaným periferiím, ovšem v praxi je použitelné pouze pro proudovČ nenároþné aplikace (do proudového odbČru Imax = 100 mA). Dále je na desce umístČn ISP programovací konektor typu MLW06 pro rychlé programování a ladČní programového kódu. Programovací rozhraní mikrokontroléru je vyvedeno pĜes rozhraní SPI a jedná se tak o sdílenou linku s programátorem i obČma þipy na desce A. ISP programátor ovšem není k mikrokontroléru pĜipojen trvale a za normálního chodu obvodu neovlivĖuje funkci desky A. Piny na ISP konektoru jsou zapojeny podle doporuþení firmy ATMEL, jak je prezentováno ve zdrojích [12], [13], [14].

34

4

NÁVRH ěÍDÍCÍHO PROGRAMU

V kapitole 4 bude popsána problematika Ĝízení D/A pĜevodníku a digitálního pĜijímaþe pomocí sériového komunikaþního rozhraní SPI. Budou zde popsány funkce programu, také Ĝídící pĜíkazy pro nastavování parametrĤ digitálního pĜijímaþe i D/A pĜevodníku vþetnČ popisĤ hlaviþek funkcí programového kódu, který je uložen v pĜíloze. Také zde budou popsány þasové prĤbČhy Ĝídících sekvencí.

4.1

Popis zapojení rozhraní SPI

Jak bylo uvedeno v minulých kapitolách (3.1.3 a 3.2.3), k Ĝízení a nastavování všech parametrĤ obou obvodĤ je použito sériové komunikaþní rozhraní, které poskytuje jednosmČrnou (v pĜípadČ D/A pĜevodníku AD1852) a obousmČrnou komunikaci (v pĜípadČ digitálního pĜijímaþe CS8416) s mikrokontrolérem prostĜednictvím þtyĜvodiþového komunikaþního rozhraní SPI. ÚstĜedním prvkem pro inicializaci každé pĜenosové relace je mikrokontrolér ATmega32, který pracuje v režimu Master (tedy nadĜazený prvek). Oba obvody pracují v režimu Slave (tedy podĜazené prvky). PĜi povolení pĜenosového rozhraní SPI v mikrokontroléru ATmega32, jsou pro danou obousmČrnou komunikaci vyhrazeny vstupnČ-výstupní piny na portu B. Tab. 4.1 popisuje funkce jednotlivých pinĤ komunikaþního rozhraní SPI. Tab. 4.1:

Popisy pinĤ mikrokontroléru ATmega32 Ĝídícího rozhraní SPI (pĜevzato z [12])

Oznaþení pinu

Zkratka

Funkce

PB7

SCK

Hodinový signál

PB6

MISO

Vstup dat z vnČjších obvodĤ

PB5

MOSI

Výstup dat k vnČjším obvodĤm

PB4

SS

Signál pro adresování daného Slave zaĜízení

Signál z pinu PB7 (SCK) tak bude pĜiveden ke vstupĤm hodinového signálu pro oba obvody. Stejným zpĤsobem bude pĜiveden signál z pinu PB5 (MOSI). Signál na pin PB6 (MISO) bude pĜiveden pouze z digitálního pĜijímaþe, jelikož obvod D/A pĜevodníku není vybaven pinem pro zpČtnou komunikaci smČrem k mikrokontroléru. NicménČ, i pĜes tento nedostatek lze obvod AD1852 bez problémĤ nastavovat, pokud bude samotný programový kód sestaven takovým zpĤsobem, aby byly v datové pamČti mikrokontroléru uloženy všechny informace o parametrech D/A pĜevodníku, nastavované v pĜedchozích krocích bČhu programu. Digitální pĜijímaþ je možno nastavovat i jiným zpĤsobem, jelikož v prvním kroku je možno pĜeþíst aktuální nastavení požadovaného kontrolního registru a v druhém kroku toto nastavení podle potĜeby zmČnit nebo ponechat. Signál z pinu PB4 ( SS ) je v neþinném stavu SPI pĜenosu v log. 1 a v okamžiku zaþátku pĜenosu je pĜeklopen do log. 0. Po odeslání jednoho Ĝídícího slova je signál SS opČt pĜeklopen do log. 1. Jelikož obvod ATmega32 používá primárnČ pĜi SPI komunikaci velikost pĜenášeného slova 8 bitĤ, a pro Ĝízení obou

35

obvodĤ je potĜeba generovat tento signál nejménČ po pĜenesených 16 bitech, je nutno generovat signál SS (resp. CS nebo CLATCH) za pomocí jiného, samostatného výstupního pinu, který je pĜeklápČn mezi hodnotami log. 0 a log. 1 podle Ĝídícího programu, tedy podle požadavkĤ na Ĝízení každého obvodu. Na Obr. 4.1 je vyobrazeno zjednodušené zapojení komunikaþního rozhraní SPI mezi obvodem ATmega32 (jako Master) a obvody CS8416 a AD1852 (jako Slave).

Obr. 4.1:

4.2

Zapojení komunikaþního rozhraní SPI mikrokontroléru s Ĝízenými obvody

ěízení D/A pĜevodníku AD1852

Jak již bylo Ĝeþeno v podkapitole 3.1, jedním ze zpĤsobĤ Ĝízení D/A pĜevodníku je Ĝízení pomocí jeho funkþních pinĤ. ěízení se provádí pomocí pĜivedení log. 1 (napČtí +5 V) nebo pĜivedením log. 0 (pĜipojení na digitální zem). Tento zpĤsob Ĝízení je sice jednodušší, logický a nenároþný, avšak pro potĜeby tohoto projektu málo efektivní a neobsahuje zcela všechny dostupné parametry nastavitelných funkcí. Druhý zpĤsob Ĝízení D/A pĜevodníku, prostĜednictvím kontrolních registrĤ adresovatelných prostĜednictvím komunikaþního rozhraní SPI, je daleko univerzálnČjší. Tato kapitola popisuje þasové prĤbČhy SPI Ĝídících sekvencí pro D/A pĜevodník AD1852 a jejich základní vlastnosti [5].

36

Maximální frekvence hodinového signálu CCLK pro pĜenos Ĝídících sekvencí, kterou je schopen obvod AD1852 zpracovat, je 25 MHz. Maximální rychlost pĜenosu dat je tedy 25 Mbit/s. Minimální rychlost pĜenosu není stanovena. Maximální frekvence hodinového signálu, kterou je schopen dodat mikrokontrolér ATmega32, je 16 MHz. Pro potĜeby tohoto projektu však mĤže být rychlost pĜenosu zvolena daleko nižší než jsou tyto mezní hranice obou obvodĤ. Menší rychlost pĜenosu dat mĤže být použita, protože objem pĜenášených dat mezi mikrokontrolérem a D/A pĜevodníkem je malý. Tato data bývají zapisována do registrĤ pĜevodníku v nepravidelných intervalech, a to pouze v okamžiku nastavování nČkterého z parametrĤ. Dalším dĤvodem volby menší rychlosti pĜenosu dat jsou ménČ þasté pĜechody mezi logickými stavy, což má za následek menší míru rušení indukovaného do ostatních þástí obvodu [5], [12]. Sériová 16-bitová data pĜenášená prostĜednictvím pinu CDATA obvodu AD1852 jsou nastavována na nábČžné hrany hodinového signálu CCLK a jsou vzorkována pĜi sestupných hranách hodinového signálu CCLK. Signál CLATCH je po celou dobu pĜenosu ve stavu log. 1 a po skonþení celého pĜenosu, tedy tČsnČ pĜed skonþením doby trvání posledního pĜenášeného bitu, je pĜeklopen do log. 0 a v tomto stavu setrvá, dokud není pĜenesen poslední bit a hodinový signál CCLK se nenachází v log. 0. Poté je signál CLATCH pĜeklopen znovu do log. 1. Jedná se v podstatČ o krátký zákmit do log. 0, kterým mikrokontroler vĤþi obvodu AD1852 potvrzuje kompletní pĜenos celé 16-bitové Ĝídící sekvence. Obr. 4.2 naznaþuje celý tento popisovaný proces pĜenosu [5], [6], [12].

Obr. 4.2:

ýasový prĤbČh SPI komunikace s obvodem AD1852 (pĜevzato z [5])

Bit s oznaþením D15 pĜedstavuje MSB, bit s oznaþením D0 pĜedstavuje LSB. Mezní hodnoty þasĤ jednotlivých stavĤ (související obvykle s maximální možnou rychlostí pĜenosu dat) jsou uvedeny v dokumentaci [5]. Tab. 4.2 udává pĜíklady sekvencí, kterými jsou nastavovány jednotlivé parametry pĜevodníku a které budou pĜenášeny pomocí sériového komunikaþního rozhraní. Zleva je vždy uveden název daného parametru a v závorce pĜíklad jeho nastavení. OranžovČ jsou vyznaþeny bity, resp. pozice bitĤ, které jsou zodpovČdné za Ĝízení daného parametru, zelenČ oznaþené dva spodní bity udávají adresu kontrolního registru. PĜi nastavování kontrolního registru s adresou „01“ je možno nastavit všechny dostupné parametry pĜevodníku pomocí jednoho 16-bitového slova. VþetnČ nastavení hlasitosti je možno nastavit pĜevodník ve tĜech krocích. NicménČ, všechny dostupné parametry D/A pĜevodníku budou Ĝídícím programem Ĝízeny každý zvlášĢ [5].

37

Tab. 4.2:

PĜíklady Ĝídících sekvencí pro obvod AD1852

Funkce Volume left (MAX) Volume right (MAX) INT Mode (2X) INT Mode (4X) No. of bits (16) RESET (aktivní) MUTE (aktivní) Serial mode (DSP) De-emphasis f. (44.1)

4.3

CDATA – sériová Ĝídící sekvence D15

D14

D13

D12

D11

D10

D9

D8

D7

D6

D5

D4

D3

D2

D1

D0

1 1 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0

1 1 1 0 0 0 0 0 0

1 1 0 1 0 0 0 0 0

1 1 0 0 1 0 0 0 0

1 1 0 0 0 0 0 0 0

1 1 0 0 0 1 0 0 0

1 1 0 0 0 0 1 0 0

1 1 0 0 0 0 0 1 0

1 1 0 0 0 0 0 1 0

1 1 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 1

0 1 0 0 0 0 0 0 0

0 0 1 1 1 1 1 1 1

ěízení digitálního pĜijímaþe CS8416

Jak bylo uvedeno v kapitole 3.2, podobným zpĤsobem jako u D/A pĜevodníku AD1852, je možno také Ĝídit digitální pĜijímaþ CS8416, a sice pomocí logických signálĤ (0,1) pĜivádČných na dané funkþní piny. Tento zpĤsob Ĝízení pĜijímaþe je z hlediska funkþnosti možný, ovšem je vhodnČjší pro aplikace, které nevyžadují flexibilitu nastavení všech parametrĤ (tj. napĜ. v aplikacích pro domácí kino, zvukový výstup z DVD pĜehrávaþe apod.). Navíc tento zpĤsob Ĝízení skýtá podstatnČ užší spektrum možností než u režimu Ĝízení pomocí mikrokontroléru (tj. než tzv. pracovní režim „Software Mode“) [7]. Další zpĤsob Ĝízení digitálního pĜijímaþe, tedy pomocí sériové komunikaþní sbČrnice, patĜí k velmi univerzálním a pĜináší velkou flexibilitu nastavení obvodu. Sériová komunikace pomocí sbČrnice SPI je zde realizována prostĜednictvím 4 pinĤ, u nichž je jasnČ dán smČr komunikace mezi obvodem a mikrokontrolérem (analogicky jako u D/A pĜevodníku). Na rozdíl od obvodu AD1852, zde je obvod CS8416 vybaven i zpČtným komunikaþním kanálem. Díky tomu lze napĜ. vyþíst z požadovaných kontrolních registrĤ informace o formátu digitálního signálu z pĜijímaného zaĜízení. Tuto informaci poté zpracuje mikrokontrolér a mĤže napĜ. automaticky zmČnit nastavení nČkterého parametru D/A pĜevodníku a také zobrazit patĜiþný údaj na LCD displeji. Jak se dále uvádí v [7], tento obvod podporuje dvoje rozhraní pro sériovou komunikaci, tedy nejen SPI (které bude použito), ale také rozhraní I2C. Pro sériovou komunikaci SPI tedy budou použity piny s oznaþením CDOUT, CCLK, CDIN a CS . Maximální frekvence hodinového signálu SPI rozhraní, kterou je schopen obvod CS8416 zpracovat bez problémĤ, je 6,0 MHz. Maximální rychlost pĜenosu dat je tedy 6 Mbit/s. Minimální rychlost pĜenosu není pĜesnČ stanovena. V každém pĜípadČ, podle dokumentace [7], je doporuþeno volit frekvenci hodinového signálu SPI komunikace ménČ než 4,1 MHz. Mikrokontrolér je schopen dosáhnout maximální frekvence hodinového signálu pro SPI komunikaci 16 MHz. Pro potĜeby tohoto projektu ale tato frekvence bude zvolena nižší. Sériová Ĝídící data na sbČrnici SPI (tedy CDIN a CDOUT) jsou nastavována na sestupné hrany hodinového signálu CCLK a jsou vzorkována pĜi nábČžných hranách hodinového signálu CCLK. Situaci pĜi pĜenosu sériových dat pomocí komunikaþní sbČrnice SPI popisuje dále obrázek Obr. 4.3

38

[7], [12].

Obr. 4.3:

ýasový prĤbČh SPI komunikace s obvodem CS8416 (pĜevzato z [7])

Mezní hodnoty þasĤ jednotlivých stavĤ (související obvykle s maximální možnou rychlostí pĜenosu dat) jsou uvedeny v [7]. Podkapitola 4.3.1 se zabývá popisem zápisu datové sekvence do kontrolních registrĤ a podkapitola 4.3.2 se zabývá popisem þtení datové sekvence z kontrolních registrĤ.

4.3.1 Zápis do kontrolního registru Pro zápis do kontrolního registru obvodu CS8416 je nutné v prvním kroku pĜeklopit signál CS do log. 0 a dále po sbČrnici SPI odeslat tzv. adresu þipu pro tento obvod. Ta je stanovena jako osmice bitĤ „0010000X“. Poslední bit oznaþený X, je bit udávající proces þtení nebo zápisu (tzv. bit R/W ). Pro zápis do kontrolního registru je tedy X = 0. V druhém kroku je potĜeba po SPI sbČrnici odeslat adresu nastavovaného kontrolního registru. Adresa je v obvodu ukládána do promČnné oznaþené MAP (Memory Address Pointer). Obsahuje celkem 7 bitĤ, odesílaná sekvence je osmibitová, MSB je rovno nule. Maximální adresa, kterou je možno takto adresovat, je tedy „01111111“ (tedy „07Fh“). V dalším kroku, po odeslání adresy do promČnné MAP, je možno odeslat samostatnou osmibitovou sekvenci pro nastavení registru na adrese udávané pomocí MAP. Stejný název promČnné (tedy MAP), se stejnou funkcí je pro pĜehlednost použit i ve zdrojovém kódu pro ovládací knihovnu CS8416. Po odeslání osmice bitĤ pomocí SPI je provedeno nastavení registru na adrese MAP. Nyní je v pĜípadČ potĜeby možné odeslat další osmici bitĤ (Ĝídící sekvenci), která nastavuje kontrolní registr na adrese MAP+1, poté lze odeslat další sekvence nastavení kontrolních registrĤ na adresu vždy o jedniþku vyšší než odpovídá adrese registru z pĜedchozí sekvence. PromČnná adresy MAP je totiž vždy bezprostĜednČ po nastavení prvního kontrolního registru navýšena o 1. Po procesu nastavení posledního kontrolního registru je nutné pĜeklopit signál CS do zpČt log. 1, þímž mikrokontrolér signalizuje obvodu CS8416 konec pĜenosu dat v této relaci. Pin CDOUT (výstupní pin obvodu CS8416) je po celou dobu zápisu do kontrolních registrĤ ve stavu vysoké impedance, tedy není možno z nČj þíst jakákoli data. Obr. 4.4 vyobrazuje popisovanou situaci [7].

39

4.3.2 ýtení z kontrolního registru Pro þtení z kontrolního registru obvodu CS8416 je nutné v prvním kroku pĜeklopit signál CS do log. 0 a dále provést zápis adresy þipu pro zmiĖovaný obvod. Tato adresa pĜedstavuje kód „0010000X“. Poslední bit X opČt pĜedstavuje bit oznaþující operaci zápisu nebo þtení. V tomto pĜípadČ, pro þtení z kontrolního registru, bude tedy X = 1. V dalším kroku je potĜeba opČt provést zápis adresy registru, MAP. Sekvence tedy bude pĜedstavovat napĜ. „01111111“ (tedy „07Fh“). Ihned po provedení zápisu adresy MAP je potĜeba pĜeklopit signál CS do log. 1. V dalším kroku, ihned jakmile je mikrokontrolér pĜipraven ke þtení (þekací doba by mČla být nejménČ 1 ȝs), je signál CS pĜeklopen do log. 0 a dále je odeslána opČt adresa þipu s posledním bitem nastaveným pro þtení, tedy „0010001“. BezprostĜednČ po odeslání této adresy pin CDOUT opustí stav vysoké impedance a CS8416 prostĜednictvím tohoto pinu zaþne odesílat data k mikrokontroléru. PodobnČ jako v minulé podkapitole, i zde, v pĜípadČ potĜeby, pokud je hodinový signál stále aktivní a signál CS v log. 0, je možno kontinuálnČ vyþítat data z dalších (následujících) registrĤ na adresách MAP+1, MAP+2 atd. Adresovací promČnná MAP se po pĜeþtení prvního kontrolního registru automaticky okamžitČ navyšuje o 1. Po pĜeþtení jednoho nebo více potĜebných registrĤ je potĜeba pĜeklopit signál CS zpČt do log. 1, þímž se ukonþí relace þtení kontrolních registrĤ obvodu CS8416. Obr. 4.4 vyobrazuje popisovanou situaci [7].

Obr. 4.4:

Zápis do kontrolního registru a þtení z kontrolního registru pomocí SPI rozhraní (pĜevzato z [7])

4.3.3 ěídící sekvence pro obvod CS8416 V podkapitolách 4.3.1 a 4.3.2 byl popsán zpĤsob, jakým lze docílit zápisu dat nebo pĜeþtení dat z nČkterého z kontrolních registrĤ obvodu CS8416. Tato podkapitola se zabývá konkrétním nastavením jednotlivých registrĤ. Bude uveden pĜíklad konkrétního nastavení, které by mČlo být provedeno Ĝídícím programem po startu a inicializaci obvodu. Tab. 4.3 obsahuje souhrn jednotlivých kontrolních registrĤ, do kterých lze data zapisovat, a které budou nastavovány pomocí Ĝídícího programu. V levém sloupci se nachází adresa kontrolního registru v hexadecimálním tvaru, pravá þást tabulky pak obsahuje konkrétní bity Ĝídících sekvencí, které provedou celkové poþáteþní nastavení digitálního pĜijímaþe.

40

Tab. 4.3:

PĜíklad Ĝídících sekvencí pro poþáteþní nastavení registrĤ obvodu CS8416

Adresa kontrolního registru (MAP) 00h 01h 02h 03h 04h 05h 06h 07h 08h 09h

4.4

D7 0 1 0 0 1 1 0 0 0 0

D6 0 0 1 0 0 0 0 1 1 0

CDIN – sériová Ĝídící sekvence D5 D4 D3 D2 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 1 1 1 1 1 0 0 0 0

D1 0 0 0 0 0 0 1 0 1 0

D0 0 0 0 1 1 0 1 1 1 0

Vývojové diagramy Ĝídícího programu

Následující vývojové diagramy blíže specifikují chování Ĝídícího programu mikrokontroléru. ěídící program je koncipován jako hlavní Ĝídící program se svým samostatným jádrem a pĜipojenými ovládacími knihovnami. Jádro aplikace zahrnuje uživatelské rozhraní, tedy výpisy ovládacího MENU a dalších informací na LCD displej, pĜijímání povelĤ z ovládacích tlaþítek, pĜijímání logických signálĤ z datových pinĤ obou obvodĤ a zasílání pĜedem definovaných Ĝídících sekvencí pomocí rozhraní SPI. ěídící sekvence pro ovládání obvodĤ AD1852 a CS8416 jsou uloženy v pomocných ovládacích knihovnách, které obsahují všechny potĜebné ovládací funkce pro oba obvody. Signál na pinu MOSI mikrokontroléru ATmega32 pĜedstavuje datový výstup, který je spoleþný pro oba obvody, podobnČ jako signál na pinu CCLK, který pĜedstavuje hodinový signál. Signál na pinu MISO pĜedstavuje datový vstup, který je odebírán pouze z digitálního pĜijímaþe. Signály pro výbČr daného obvodu, tedy CLATCH (pro AD1852) nebo CS (pro CS8416) mohou být generovány v principu libovolnými vstupnČ-výstupními piny mikrokontroléru, které jsou k dispozici (kromČ pinu PB4, který pĜedstavuje pro tuto aplikaci nevhodný signál SS (SlaveSelect)). Vývojový diagram na Obr. 4.5 popisuje chování programového kódu pĜi volání funkce zmČny hlasitosti pro levý nebo pravý kanál z Ĝídící knihovny pro D/A pĜevodník AD1852, s názvem „ad1852.c“. Vývojový diagram na Obr. 4.6 popisuje chování programového kódu pĜi volání ostatních funkcí pro zmČny parametrĤ z Ĝídící knihovny pro D/A pĜevodník AD1852, s názvem „ad1852.c“. Další vývojový diagram (Obr. 4.7) popisuje chování programového kódu pĜi volání funkce z ovládací knihovny pro digitální pĜijímaþ CS8416, která má název „cs8416.c“. Poslední vývojový diagram na Obr. 4.8 již popisuje chování hlavního ovládacího programu pro Ĝízení celého zapojení.

41

Obr. 4.5

Vývojový diagram ovládací knihovny „ad1852.c“ pro Ĝízení obvodu AD1852, funkce pro zmČnu hlasitosti levého nebo pravého kanálu

42

Obr. 4.6:

Vývojový diagram ovládací knihovny „ad1852.c“ pro Ĝízení obvodu AD1852, funkce Ĝízení ostatních parametrĤ z kontrolního registru

43

Obr. 4.7:

Vývojový diagram ovládací knihovny „cs8416.c“ pro Ĝízení obvodu CS8416, funkce nastavení parametrĤ v požadovaném kontrolním registru

44

Obr. 4.8:

4.5

Vývojový diagram hlavního Ĝídícího programu

Popis hlavního Ĝídícího programu

Hlavní Ĝídící program zajišĢuje správné Ĝízení obou integrovaných obvodĤ na Desce A pomocí sériového komunikaþního rozhraní SPI a také chod uživatelského prostĜedí s ovládacím MENU zobrazovaným na LCD displeji. Toto MENU je svázáno s interními ovládacími funkcemi programu pro každý z obvodĤ. ěídící funkce, které jsou uloženy v ovládacích knihovnách, jsou volány hlavním Ĝídícím programem a informace o nastavení parametrĤ Ĝízených obvodĤ jsou pĜedávány tČmto funkcím pomocí jejich vstupních promČnných. Jedná se o indexy parametrĤ tČchto funkcí, které jsou celoþíselné a jejich rozsah se pohybuje v závislosti na poþtu nastavitelných parametrĤ v dané Ĝídící funkci. Uživatelské prostĜedí s hlavním ovládacím MENU je koncipováno takovým zpĤsobem, že jednotlivé Ĝídící funkce uživatel prochází pomocí šipek nahoru a dolĤ, dostupné parametry tČchto funkcí uživatel prochází pomocí šipek doleva nebo doprava. ZmČna nastavení parametru, který byl uživatelem vybrán, je realizována po stisku tlaþítka OK. PĜed pĜenosem každé Ĝídící sekvence jsou navíc nastaveny správné atributy pro pĜenos Ĝídícího signálu po sbČrnici SPI, v závislosti na obvodu, jehož parametry se mČní. Frekvence hodinového signálu pro pĜenos po SPI sbČrnici byla pro tento projekt zvolena fclk = 500 kHz.

45

4.5.1 Soupis hlaviþek funkcí V této podkapitole jsou sepsány hlaviþky všech funkcí v ovládacích knihovnách (kromČ knihovny „lcd.c“) a v hlavním Ĝídícím programu, které jsou používány. Celý zdrojový kód je uveden v pĜíloze F na CD. •

Ovládací knihovna pro D/A pĜevodník – ad1852.c

void DAC_init(void); //funkce inicializace D/A pĜevodníku void SPI_MasterInit(void); //funkce inicializace SPI rozhraní (pro D/A pĜevodník) void SPI_DA_Tx(char cData2, char cData1); //funkce pro odesílání 16-bitových dat po SPI void set_volume_left(unsigned int vol); //funkce nastavení hlasitosti pro levý kanál void set_volume_right(unsigned int vol); //funkce nastavení hlasitosti pro pravý kanál void set_int_mode(unsigned char im); //funkce nastavení módu vzorkování void set_serial_mode(unsigned char sdim); //funkce nastavení zarovnání signálu void set_no_of_bits(unsigned char nob); //funkce nastavení bitového rozlišení void set_deemp_filter(unsigned char df); //funkce nastavení deemfázového filtru void mute(unsigned char m); //funkce pro ztlumení signálu (MUTE) void soft_reset(void); //funkce pro softwarový reset obvodu AD1852 (RESET)

•

Ovládací knihovna pro digitální pĜijímaþ – cs8416.c

void DRx_init(void); //funkce inicializace digitálního pĜijímaþe void SPI_MasterAndSlaveInit(void); //funkce inicializace SPI rozhraní (pro digitální pĜijímaþ) void SPI_DR_Tx(unsigned char m, unsigned char data); //funkce pro zápis dat do registrĤ pĜijímaþe po SPI char SPI_DR_Rx(unsigned char m); //funkce pro þtení dat z registrĤ pĜijímaþe po SPI void DRx_set_val(void); //funkce pro nastavení výchozích (default) hodnot (parametrĤ pĜenosu audio dat) digitálního pĜijímaþe - druhá þást inicializace void DRx_Run(void); //funkce pro softwarové nastartování digitálního pĜijímaþe (použít až po nastavení defaultních hodnot a ustálení hodinového signálu) void f0_fswclk(unsigned char sclk); //Registr 00h, nastavování funkce FSWCLK void f0_pdur(unsigned char pdu); //Registr 00h, nastavování funkce PDUR void f0_trunc(unsigned char trun); //Registr 00h, nastavování funkce TRUNC void f1_swclk(unsigned char wclk); //Registr 01h, nastavování funkce SWCLK void f1_mutesao(unsigned char muteo); //Registr 01h, nastavování funkce MUTESAO void f1_int(unsigned char intc); //Registr 01h, nastavování funkce INT void f1_hold(unsigned char hold); //Registr 01h, nastavování funkce HOLD void f1_rmckf(unsigned char mck); //Registr 01h, nastavování funkce RMCKF void f1_chs(unsigned char chset); //Registr 01h, nastavování funkce CHS void f2_detci(unsigned char dtc); //Registr 02h, nastavování funkce DETCI void f2_emph_cntl(unsigned char emph); //Registr 02h, nastavování funkce EMPH_CNTL void f2_gpo0sel(unsigned char gpo0c); //Registr 02h, nastavování funkce GPO0SEL void f3_gpo1sel(unsigned char gpo1c); //Registr 03h, nastavování funkce GPO1SEL void f3_gpo2sel(unsigned char gpo2c); //Registr 03h, nastavování funkce GPO2SEL void f4_run(unsigned char run); //Registr 04h, nastavování funkce RUN void f4_rxd(unsigned char rxd); //Registr 04h, nastavování funkce RXD void f4_rxsel(unsigned char inp); //Registr 04h, nastavování funkce RXSEL void f4_txsel(unsigned char pstr);//Registr 04h, nastavování funkce TXSEL void f5_soms(unsigned char msms); //Registr 05h, nastavování funkce SOMS void f5_sosf(unsigned char osclk);//Registr 05h, nastavování funkce SOSF void f5_sores(unsigned char sor); //Registr 05h, nastavování funkce SORES void f5_sojust(unsigned char jsd);//Registr 05h, nastavování funkce SOJUST void f5_sodel(unsigned char dsd); //Registr 05h, nastavování funkce SODEL void f5_sospol(unsigned char osp);//Registr 05h, nastavování funkce SOSPOL void f5_solrpol(unsigned char olrp);//Registr 05h, nastavování funkce SOLRPOL void f6_rerrm_on(unsigned char errmon); //Registr 06h, funkce pro zapínání bitĤ masky chybového registru void f6_rerrm_off(unsigned char errmoff); //Registr 06h, funkce pro vypínání bitĤ masky chybového registru void f7_intm_on(unsigned char intmon); //Registr 07h, funkce pro zapínání bitĤ masky registru pĜerušení void f7_intm_off(unsigned char intmoff); //Registr 07h, funkce pro vypínání bitĤ

46

masky registru pĜerušení void f8_f9_int_mode_msb_lsb(unsigned char status); //Registry 08h a 09h, MSB a LSB bity pro nastavení reakce pĜi vyhodnocení pĜerušení

•

Hlavní Ĝídící program – program.c

int gpo0_event(char g);//funkce obsluhy události pĜerušení pĜi detekci signálu GPO0 int gpo1_event(char g);//funkce obsluhy události pĜerušení pĜi detekci signálu GPO1 int gpo2_event(char g);//funkce obsluhy události pĜerušení pĜi detekci signálu GPO2 int main(void);

//hlavní funkce Ĝídícího programu

47

5

VÝSLEDKY MċěENÍ OBVODU S D/A PěEVODNÍKEM

Tato kapitola obsahuje veškeré namČĜené hodnoty, tabulky, grafy a oscilogramy, které byly pĜi oživení obvodu namČĜeny.

5.1

MČĜení mikroprocesorového Ĝízení

V první fázi oživování bylo provedeno mČĜení mikroprocesorového Ĝízení celého obvodu. Její ústĜední þlen, mikrokontrolér ATmega32, je umístČn na desce B. KromČ úkolu interakce s uživatelem provádí také automatizované kroky pĜi inicializaci jednotlivých periferií obvodu a jejich Ĝízení. V podkapitole 5.1.1 jsou prezentovány namČĜené oscilogramy, které souvisí s Ĝízením obvodu digitálního pĜijímaþe, tedy obvodu CS8416. V podkapitole 5.1.2 jsou prezentovány namČĜené oscilogramy související s Ĝízením obvodu D/A pĜevodníku, tedy obvodu AD1852.

5.1.1 Oscilogramy Ĝízení digitálního pĜijímaþe CS8416 Oscilogramy na Obr. 5.1 až Obr. 5.10 prezentují SPI komunikaci s digitálním pĜijímaþem, a sice Ĝídící sekvence pro obvod CS8416, které byly popsány v kapitole 4.3.3. Poþáteþní nastavení obvodu CS8416 zahrnuje zápis Ĝídících sekvencí do celkem deseti registrĤ, pomocí kterých je obvod nastaven do požadovaného stavu. Jak bylo zjištČno, data odesílaná mikrokontrolérem k obvodu digitálního pĜijímaþe korespondují s požadovanými Ĝídícími bitovými sekvencemi popsanými v kapitole 4.3.3. Signály v oscilogramech jsou následující: Kanál 1 pĜedstavuje signál CCLK / SCK, tedy hodinový signál, kanál 2 pĜedstavuje signál CDIN / MOSI, tedy datový signál a kanál 3 pĜedstavuje signál CS / PB0, tedy adresovací signál pro CS8416. Kurzory znázornČny v oscilogramech vyznaþují celkovou dobu pĜenosu Ĝídící sekvence (tato odpovídá údaji „ǻX“).

Obr. 5.1:

Poþáteþní nastavení registru 00h digitálního pĜijímaþe CS8416

48

Obr. 5.2:

Poþáteþní nastavení registru 01h digitálního pĜijímaþe CS8416

Obr. 5.3:

Poþáteþní nastavení registru 02h digitálního pĜijímaþe CS8416

Obr. 5.4:

Poþáteþní nastavení registru 03h digitálního pĜijímaþe CS8416

49

Obr. 5.5:

Poþáteþní nastavení registru 04h digitálního pĜijímaþe CS8416

Obr. 5.6:

Poþáteþní nastavení registru 05h digitálního pĜijímaþe CS8416

Obr. 5.7:

Poþáteþní nastavení registru 06h digitálního pĜijímaþe CS8416

50

Obr. 5.8:

Poþáteþní nastavení registru 07h digitálního pĜijímaþe CS8416

Obr. 5.9:

Poþáteþní nastavení registru 08h digitálního pĜijímaþe CS8416

Obr. 5.10: Poþáteþní nastavení registru 09h digitálního pĜijímaþe CS8416

Všechny signály jsou pĜenášeny v TTL logice, tedy v log. 1 dosahuje signál úrovnČ +5 V.

51

5.1.2 Oscilogramy Ĝízení D/A pĜevodníku AD1852 Tato kapitola prezentuje oscilogramy Ĝídících sekvencí pro obvod D/A pĜevodníku, tedy AD1852. ěídící sekvence sestává z celkem 16-ti bitĤ, z nichž vždy jeden bit nebo skupiny bitĤ na urþitých pozicích reprezentují nastavení jednotlivých parametrĤ D/A pĜevodníku, jak je podrobnČ popsáno v kapitole 4.2. Oscilogramy na Obr. 5.11 až Obr. 5.19 pĜedstavují pĜenos Ĝídící sekvence pro nastavení jedné funkce, která je uvedena v popisu oscilogramu. Kanál 1 pĜedstavuje hodinový signál CCLK / SCK, kanál 2 pĜedstavuje datový signál CDATA / MOSI a kanál 3 pĜedstavuje potvrzovací signál CLATCH / PB1. Kurzory znázornČny v oscilogramu vyznaþují celkovou dobu pĜenosu Ĝídící sekvence (tato odpovídá údaji „ǻX“).

Obr. 5.11: Nastavení hodnoty hlasitosti pro levý kanál, hodnota VOL = 170

Obr. 5.12: Nastavení hodnoty hlasitosti pro pravý kanál, hodnota VOL = 170

52

Obr. 5.13: Nastavení módu pĜevzorkování INT, hodnota 4X (vzorkovací frekvence 96 kHz)

Obr. 5.14: Nastavení zarovnání digitálního signálu, mód DSP

Obr. 5.15: Nastavení bitové hloubky signálu v Right-Justified módu, 16 bitĤ

53

Obr. 5.16: Nastavení deemfázového filtru, pro frekvenci 48 kHz

Obr. 5.17: Nastavení ztlumení signálu (MUTE)

Obr. 5.18: Nastavení Reset (Soft Reset), prĤbČh s aktivním pĜíkazem

54

Obr. 5.19: Nastavení Reset (Soft Reset), prĤbČh s aktivním pĜíkazem a následným vynulováním

Kurzory posledního oscilogramu na Obr. 5.19 vymezují celkovou dobu resetování obvodu AD1852 pomocí kontrolního registru. Prodleva mezi aktivací soft resetu a jeho následnou deaktivací þiní cca 260 ȝs.

5.2

MČĜení digitálního pĜijímaþe

Ve druhé fázi byl oživen a mČĜen digitální pĜijímaþ CS8416. Po pĜipojení napájecích napČtí byl pĜiveden hodinový signál na vstupní pin OMCK, také bylo provedeno poþáteþní nastavení Ĝídících registrĤ obvodu CS8416 a dále byl na jeho digitální audio vstup RXP0 pĜiveden digitální audio signál PCM (nekomprimovaný), jehož zdrojem byl DVD pĜehrávaþ znaþky Pioneer vybavený výstupním digitálním rozhraním SPDIF. Byl zde pĜehráván zvuk z mČĜicího CD s vygenerovanými tóny rĤzných frekvencí a úrovní. Oscilogram na Obr. 5.20 vyobrazuje prĤbČh tohoto digitálního signálu pĜivádČného na vstup RXP0 digitálního pĜijímaþe.

Obr. 5.20: Digitální audio signál na vstupu RXP0 digitálního pĜijímaþe CS8416

Hodinový signál pro digitální pĜijímaþ, na pinu OMCK, je pĜivádČn z vnČjšího generátoru. Signál je generován pomocí arbitrary generátoru Agilent 33220A. Jedná se o obdélníkový signál s frekvencí 12,288 MHz, vrcholovou hodnotou cca +4 V a se

55

stĜídou 50% ±5%.

Obr. 5.21: Hodinový signál pro digitální pĜijímaþ, f = 12,288 MHz

Po pĜivedení hodinového signálu na pin OMCK digitálního pĜijímaþe a po prvotním nastavení jeho Ĝídících registrĤ se objeví na pinu RMCK hodinový signál, který je výstupem pro další obvody (zde pro D/A pĜevodník). Tuto situaci dokládá oscilogram na Obr. 5.22. Kanál 3 (nahoĜe) pĜedstavuje vstup hodinového signálu na pinu OMCK, kanál 1 (dole) pĜedstavuje výstup hodinového signálu na pinu RMCK.

Obr. 5.22: Oscilogramy hodinových signálĤ OMCK a RMCK

Jak je z oscilogramu patrné, výstup hodinového signálu RMCK je zatížen pomČrnČ silným jitterem (více než 10%), který vážnČ ohrožuje správnost fungování jak D/A pĜevodníku, tak i digitálního pĜijímaþe samotného. MČĜení na pinech pro I2S rozhraní bylo provedeno opČt pomocí osciloskopu, ovšem nebyly namČĜeny žádné smysluplné prĤbČhy. Z této fáze mČĜení lze pouze konstatovat, že byly mČĜeny výstupní piny OSCLK, OLRCK a SDOUT digitálního pĜijímaþe (resp. vstupní piny BCLK, LRCLK, SDATA D/A pĜevodníku), na nichž byly namČĜeny tyto (þasovČ stálé) logické úrovnČ (viz. Tab. 5.1):

56

Tab. 5.1:

Signály namČĜeny na výstupu rozhraní I2S digitálního pĜijímaþe

OSCLK OLRCK SDOUT

Hodinový signál jednotlivých bitĤ Hodinový signál jednotlivých slov Datový signál

Log. 0 (0 V) Log. 0 (0 V) Log. 1 (+5 V)

Tento stav by pĜi normální funkci obvodu CS8416 nemČl vĤbec nastat, jelikož alespoĖ hodinové signály by mČly být na výstupech mČĜitelné. PĜíþinou tohoto stavu je zĜejmČ silný jitter, který postihuje hodinový signál RMCK (viz. Obr. 5.22), kterým jsou Ĝízeny vnitĜní obvody digitálního pĜijímaþe i D/A pĜevodníku. To zĜejmČ zapĜíþinilo uvedený stav na sbČrnici I2S. V další fázi byl mČĜen pĜenos mezi mikrokontrolérem na desce B a digitálním pĜijímaþem na desce A. PĜi ladČní zdrojového kódu ovládacího programu byl ke generování a pĜenosu Ĝídících signálĤ pro digitální pĜijímaþ využit vývojový kit s ATmega32, typ EvB 4.3 v.4. ObČ zaĜízení (jak deska B tohoto zapojení, tak vývojový kit) využívají mikrokontrolér ATmega32. Výsledky mČĜení jsou totožné, nezávisle na tom jaký zdroj Ĝídících signálĤ byl použit. PĜi mČĜení pĜenosu dat mezi mikrokontrolérem a digitálním pĜijímaþem byla v této fázi vČnována pozornost pĜenosu dat smČrem z obvodu CS8416 k mikrokontroléru ATmega32. Tento pĜenos dat byl podrobnČji popsán v kapitole 4.3.2. Následující oscilogramy byly získány mČĜením pĜenosu dat smČrem z digitálního pĜijímaþe k mikrokontroléru. Kanál 1 pĜedstavuje hodinový signál na pinu CCLK, kanál 2 pĜedstavuje adresovací signál na pinu CS a kanál 3 pĜedstavuje zpČtný komunikaþní kanál na pinu CDOUT. Na Obr. 5.23 je patrné pomČrnČ silné rušení v signálu CDOUT. PozdČji bylo zjištČno na desce A nesprávné propojení napájecích zemí mezi digitálním pĜijímaþem a mikrokontrolérem. Tato chyba byla tedy dodateþnČ odstranČna. To dokládá oscilogram na Obr. 5.24. Jak je vidČt z tohoto oscilogramu, digitální pĜijímaþ se pokouší komunikovat s mikrokontrolérem, nicménČ úroveĖ signálu CDOUT není dostateþná pro TTL logiku, která je používána ke komunikaci s obvodem ATmega32 a navíc je v signálu superponován hodinový signál CCLK. Tento problém se pĜes veškerou snahu již nepodaĜilo odstranit.

Obr. 5.23: Komunikace mezi CS8416 a ATmega32, zarušený signál CDOUT.

57

Obr. 5.24: Komunikace mezi CS8416 a ATmega32, signál CDOUT bez rušení

V dalším kroku byly mČĜeny þasové prĤbČhy na pinech GPO. Oscilogram na Obr. 5.25 dokládá þasový prĤbČh signálu na pinu GPO1. V tomto mČĜení byl kontrolním registrem 03h nastaven obvod CS8416 tak, aby signál na GPO1 odpovídal stavu globálních pĜerušení obvodu CS8416.

Obr. 5.25: ýasový prĤbČh signálu na pinu GPO1 - globální pĜerušení obvodu CS8416

5.3

MČĜení D/A pĜevodníku

Ve tĜetí fázi oživování byl promČĜen samotný D/A pĜevodník. KvĤli digitálnímu pĜijímaþi, který nemĤže generovat platný datový signál na pinech tĜívodiþového rozhraní, je komplikované dokázat správnou funkþnost D/A pĜevodníku. ProbČhly i pokusy s pĜipojením externího zdroje signálu I2S z jiného zaĜízení. Signály byly však velmi degradovány šumem a indukovaným rušením ze spínaného zdroje daného zaĜízení, navíc výstup hodinového signálu pĜipojovaný na pin MCLK obvodu AD1852 nesplĖoval parametry pro úroveĖ a strmost hran hodinového signálu, které jsou doporuþovány dokumentací obvodu AD1852 [5]. MČĜení, které probČhlo na pinech D/A pĜevodníku je zaznamenáno do Tab. 5.2. Na obou analogových audio výstupech byl namČĜen pouze kladný napČĢový offset. Dále mČĜení úrovní signálĤ ZERO FLAGS ukázalo, že D/A pĜevodník správnČ detekoval

58

chybČjící platný digitální signál na jeho vstupu. Tab. 5.2:

Signály namČĜeny na pinech D/A pĜevodníku

ý. pinu 2 8 22 14

Zkratka

Popis

ÚroveĖ

MCLK ZEROR ZEROL FILTER

Vstupní hodinový signál Žádný signál v pravém kanále Žádný signál v levém kanále Filtr pro napČĢovou referenci

(viz. Obr. 5.22 – k.1) Log. 1 (+5 V) Log. 1 (+5 V) +2,5 V

24

RESET

Resetovací signál

Log. 1 (+5 V)

12 13 17 16 25 26 27

OUTR+ OUTR– OUTL+ OUTL– LRCLK BCLK SDATA

Výstup pravého kanálu HOT Výstup pravého kanálu COLD Výstup levého kanálu HOT Výstup levého kanálu COLD Hodinový signál jednotlivých slov Hodinový signál jednotlivých bitĤ Datový signál

+2,34 V +2,44 V +2,33 V +2,43 V Log. 0 (0 V) Log. 0 (0 V) Log. 1 (+5 V)

NapČĢový offset (pĜibližnČ +2,4 V), který byl namČĜen na analogových audio výstupech D/A pĜevodníku, je, podle pĜedpokladu, nutný ke správné rekonstrukci audio signálu do jeho záporných pĤlvln. Tento offset je þásteþnČ odeþten v analogových výstupních obvodech, které mj. pĜevádí symetrický signál na nesymetrický. Další napČĢový offset, který by byl i nadále pĜítomen ve výstupním analogovém signálu na fyzickém výstupu, mĤže být eliminován napĜ. sériovým zapojením svitkového nebo elektrolytického kondenzátoru vhodné nominální hodnoty.

5.4

MČĜení výstupních analogových obvodĤ

Ve þtvrté fázi oživování byly zmČĜeny výstupní analogové audio obvody. D/A pĜevodník AD1852 na svých analogových výstupech nemohl posílat signál, který by bylo možno pro mČĜení použít, proto byl k výstupním audio obvodĤm pomocí propojovacích vodiþĤ pĜipojen nízkofrekvenþní generátor signálĤ, pomocí kterého bylo toto mČĜení provedeno. Jedná se o arbitrary generátor Agilent, typ 33220A. MČĜení výstupních analogových audio obvodĤ je doloženo tabulkami namČĜených hodnot a také grafickými závislostmi. MČĜení zahrnuje pĜenosovou charakteristiku, frekvenþní modulovou charakteristiku, mČĜení harmonického zkreslení a THD+N a dále mČĜení pomČru signál-šum (SNR) a také mČĜení mezikanálových pĜeslechĤ SICC. Všechna mČĜení byla provádČna pro oba výstupní kanály.

5.4.1 MČĜení pĜenosové charakteristiky V Tab. 5.3 jsou uvedeny namČĜené hodnoty výstupního obvodu pro oba kanály. Veliþina U1 znaþí napČtí vstupního signálu, veliþina U2 znaþí napČtí výstupního signálu. Dále, na Obr. 5.26 je vyobrazen graf zmČĜené pĜenosové charakteristiky.

59

Tab. 5.3:

NamČĜené hodnoty pĜenosové charakteristiky výstupních audio filtrĤ Levý kanál

U1 [V] 0,0353 0,065 0,092 0,121 0,147 0,175 0,197 0,225 0,253 0,281 0,356 0,4 0,463 0,519 0,569 0,625 0,675 0,75 0,81 0,88 0,91 0,98 1,03 1,09 1,14 1,19 1,23 1,31 1,36 1,41 1,45 1,49 1,59 1,66 1,72 1,88 1,97 2,16 2,22 2,41

Pravý kanál U2 [V] 0,112 0,1406 0,1687 0,1813 0,2125 0,2742 0,3166 0,3384 0,35 0,3752 0,409 0,494 0,531 0,556 0,606 0,65 0,694 0,75 0,8 0,84 0,89 0,94 0,98 1,02 1,06 1,13 1,16 1,21 1,25 1,3 1,36 1,38 1,44 1,49 1,53 1,62 1,71 1,81 1,91 2,06

U1 [V] 0,0372 0,0644 0,0931 0,12 0,147 0,175 0,202 0,228 0,256 0,284 0,338 0,406 0,469 0,519 0,569 0,625 0,675 0,738 0,788 0,844 0,894 0,97 1,05 1,09 1,16 1,19 1,27 1,31 1,36 1,42 1,56 1,7 1,86 1,95 2,16 2,28 2,41 2,56 2,64 2,81

60

U2 [V] 0,103 0,1281 0,1484 0,1813 0,2016 0,2234 0,2483 0,2719 0,3036 0,3382 0,372 0,419 0,469 0,519 0,556 0,606 0,637 0,685 0,732 0,762 0,818 0,87 0,91 0,96 0,98 1,05 1,09 1,13 1,18 1,22 1,33 1,45 1,56 1,64 1,76 1,87 1,98 2,1 2,21 2,35

PĜenosová charakteristika (kanály L a R) 2,4 2,2 2 1,8 1,6

U2 [V]

1,4 1,2 1 0,8 0,6 0,4 0,2 0 0

0,2

0,4

0,6

0,8

1

1,2

1,4

1,6

1,8

2

2,2

2,4

2,6

2,8

3

U1 [V] Kanál L

Kanál R

Obr. 5.26: PĜenosová charakteristika výstupních audio filtrĤ

5.4.2 MČĜení frekvenþní modulové charakteristiky V Tab. 5.4 jsou uvedeny namČĜené hodnoty výstupního obvodu pro oba kanály. Veliþina f znaþí frekvenci vstupního signálu, veliþina U1 znaþí napČtí vstupního signálu, veliþina U2 znaþí napČtí výstupního signálu a veliþina AU znaþí napČĢové zesílení v decibelech.

61

Tab. 5.4:

f [Hz] 10 20 30 50 70 100 200 300 500 700 1k 2k 3k 5k 7k 10k 20k 30k 50k 70k 100k 150k 200k 250k 300k 400k 500k 600k 700k 850k 1M 1,5M 2M 3M 5M

NamČĜené hodnoty frekvenþní modulové charakteristiky výstupních audio filtrĤ Levý kanál U1 [V] U2 [V] 1 0,9 1 0,919 1 0,925 1 0,931 1 0,925 1 0,931 1 0,931 1 0,928 1 0,931 1 0,938 1 0,938 1 0,919 1 0,919 1 0,925 1 0,906 1 0,9 1 0,894 1 0,881 1 0,844 1 0,838 1 0,819 1 0,806 1 0,781 1 0,756 1 0,738 1 0,706 1 0,644 1 0,6 1 0,55 1 0,519 1 0,469 1 0,394 1 0,287 1 0,194 1 0,181

AU [dB] -0,91515 -0,73369 -0,67717 -0,62101 -0,67717 -0,62101 -0,62101 -0,64904 -0,62101 -0,55594 -0,55594 -0,73369 -0,73369 -0,67717 -0,85744 -0,91515 -0,97325 -1,10048 -1,47315 -1,53512 -1,73432 -1,8733 -2,14698 -2,42956 -2,63887 -3,02391 -3,82228 -4,43697 -5,19275 -5,69665 -6,57654 -8,09008 -10,8424 -14,244 -14,8464

f [Hz] 10 20 30 50 70 100 200 300 500 700 1k 2k 3k 5k 7k 10k 20k 30k 50k 70k 100k 150k 200k 250k 300k 400k 500k 600k 700k 850k 1M 1,5M 2M 3M 5M

62

Pravý kanál U1 [V] U2 [V] 1 0,84 1 0,88 1 0,88 1 0,88 1 0,88 1 0,88 1 0,88 1 0,89 1 0,88 1 0,86 1 0,86 1 0,86 1 0,84 1 0,86 1 0,86 1 0,84 1 0,83 1 0,81 1 0,8 1 0,78 1 0,77 1 0,73 1 0,7 1 0,67 1 0,66 1 0,63 1 0,58 1 0,53 1 0,5 1 0,47 1 0,4 1 0,33 1 0,27 1 0,16 1 0,14

AU [dB] -1,51441 -1,11035 -1,11035 -1,11035 -1,11035 -1,11035 -1,11035 -1,0122 -1,11035 -1,31003 -1,31003 -1,31003 -1,51441 -1,31003 -1,31003 -1,51441 -1,61844 -1,8303 -1,9382 -2,15811 -2,27019 -2,73354 -3,09804 -3,4785 -3,60912 -4,01319 -4,73144 -5,51448 -6,0206 -6,55804 -7,9588 -9,62972 -11,3727 -15,9176 -17,0774

Frekvenþní modulová charakteristika (kanály L a R) 10

100

1000

10000

100000

1000000

10000000

0

-2

-4

AU [dB]

-6

-8

-10

-12

-14

-16

-18 f [Hz] Kanál L

Kanál R

Obr. 5.27: Frekvenþní modulová charakteristika výstupních audio filtrĤ

5.4.3 MČĜení dalších parametrĤ Tato podkapitola obsahuje další parametry, které byly zmČĜeny u výstupních audio obvodĤ. Jedná se zejména o mČĜení harmonického zkreslení, THD+N, pomČr signál-šum a mezikanálové pĜeslechy. • Tab. 5.5:

Harmonické zkreslení a THD+N: NamČĜené hodnoty harmonického zkreslení a THD+N

Harmonické zkreslení

Levý kanál Pravý kanál

• Tab. 5.6:

k2 0,510 % 0,566 %

k3 0,161 % 0,121 %

THD+N (@ 1 kHz) 0,182 % 0,283 %

PomČr signál-šum: NamČĜené hodnoty pomČru signál-šum Levý kanál

Pravý kanál

U2–MAX = 3,86 V U2–MIN = 1,70 mV

U2–MAX = 3,90 V U2–MIN = 1,53 mV

SNR = 67,12 dB

SNR = 68,13 dB

63

• Tab. 5.7:

5.5

Mezikanálové pĜeslechy: NamČĜené hodnoty mezikanálových pĜeslechĤ Levý ĺ Pravý

Pravý ĺ Levý

UL = 4,89 V UR = 2,36 mV

UR = 4,77 V UL = 2,28 mV

SICC = –66,33 dB

SICC = –66,41 dB

Fotografie LCD s ovládacím MENU

V této kapitole jsou prezentovány fotografie LCD, prostĜednictvím kterého je zobrazováno ovládací MENU pro Ĝízení digitálního pĜijímaþe CS8416 a D/A pĜevodníku AD1852. V ovládacím MENU se uživatel pohybuje pomocí ovládacích tlaþítek. Jednotlivé ovládací funkce, resp. položky v MENU, se pĜepínají pomocí tlaþítek s šipkami nahoru nebo dolĤ, parametry tČchto funkcí jsou pĜepínány pomocí tlaþítek s šipkami doleva nebo doprava. Tlaþítkem OK je potvrzen výbČr zvoleného parametru a následnČ je provedeno odeslání Ĝídící sekvence pomocí komunikaþního rozhraní SPI. Tab. 5.8 a Tab. 5.9 obsahují fotografie LCD displeje s nČkterými položkami v MENU. V dalším sloupci této tabulky je možno zjistit ostatní parametry daných ovládacích funkcí, které lze nastavit, pĜípadnČ výpisy programu na druhém Ĝádku LCD displeje. Celou fotodokumentaci položek ovládacího MENU lze nalézt v pĜíloze G na CD. Vyobrazené položky ovládacího MENU na fotografiích (v tabulkách i na CD v pĜíloze) odpovídají poþáteþnímu nastavení obou obvodĤ, které je provedeno vždy po pĜipojení napájecího napČtí nebo po provedení funkce pro nastavení výchozích hodnot („SET DEFAULT VAL“).

64

Tab. 5.8: PoĜadí položky v MENU

Vybrané fotografie LCD s ovládacím MENU (þást 1) Název funkce, skoky pomocí šipek Ĺ a Ļ

Fotografie LCD displeje

Další parametry, skoky pomocí šipek ĸaĺ

Úvodní obrazovka po startu programu

01.

INPUT:

Inp. – 01 Inp. – 02 ……….. Inp. – 07 Inp. – 08

02.

VOLUME:

Level – [0 až 255]

04.

DAC–SERIAL MODE:

Right–Justified I2S compatible Left–Justified DSP compatible

05.

DAC–No. of BITS:

24 bit 20 bit 16 bit

09.

DRX–PHASE DET.:

normal upd. rate higher upd. rate

12.

DRX–MUTE S.A. OUT:

SDOUT not muted SDOUT muted

14.

DRX–ERR. SAMPLES:

hold last sample replace w. zeros do not change

65

Tab. 5.9:

Vybrané fotografie LCD s ovládacím MENU (þást 2)

PoĜadí položky v MENU

Název funkce, skoky pomocí šipek Ĺ a Ļ

15.

DRX–R.M.CLK FREQ.:

RMCK = 256 x Fs RMCK = 128 x Fs

18.

DRX–EMPH. CTRL:

emph off 32 kHz set 44,1 kHz set 48 kHz set auto – 50us/15us

22.

DRX–RMCK CONTROL

RMCK – output RMCK – Hi-Z

24.

DRX. MAS./SL. MODE:

S.A.out – slave S.A.out – master

31.

DAC–SOFT RESET:

„Press buton OK“ „Reseting .....“ „DAC Reseted!“

32.

SET DEFAULT VAL:

„Press buton OK“ „Setting def. val.“ „Default SET!“

Fotografie LCD displeje

66

Další parametry, skoky pomocí šipek ĸaĺ

6

ZÁVċR

V první kapitole této diplomové práce bylo provedeno struþné seznámení s problematikou A/D a D/A pĜevodĤ a také s þinností A/D a D/A pĜevodníkĤ, vþetnČ pĜevodníkĤ obsahujících Sigma-Delta modulátor. Dále byla struþnČ objasnČna funkce multistandardních pĜevodníkĤ a bylo uvedeno, jakým zpĤsobem je lze využívat. Další kapitola této práce pak prezentovala vlastní technické Ĝešení návrhu obvodu s D/A pĜevodníkem, vþetnČ mikroprocesorového Ĝízení a byl proveden popis zapojení vþetnČ návrhu blokového schématu. Byly rovnČž stanoveny technické požadavky, které byly kladeny na navrhovaný obvod. V další kapitole byly podrobnČji popsány hlavní funkþní bloky obvodu, tedy obvody digitálního pĜijímaþe a D/A pĜevodníku, vþetnČ zpĤsobu jejich Ĝízení a také Ĝízení jejich dalších nezbytných periferií. Všechny prvky obvodu byly zvoleny tak, aby splĖovaly podmínky kladeny na navrhovaný obvod v kapitole 2.3. Dále bylo navrženo obvodové schéma celého zapojení s D/A pĜevodníkem, digitálním pĜijímaþem, jejich nutnými periferiemi a mikroprocesorovým Ĝízením, vþetnČ kompletní konstrukþní dokumentace pro výrobu funkþního prototypu. ýtvrtá kapitola byla vČnována popisu Ĝízení zapojení z hlediska Ĝídícího prvku pro celé zapojení, tedy mikrokontroléru. Byly rovnČž navrženy a prezentovány vývojové diagramy jednotlivých þástí Ĝídícího programu. Dále byl navržen kompletní algoritmus pro mikroprocesorové Ĝízení, jehož zdrojový kód byl z þásti Ĝešen jakožto výstup projeku pro pĜedmČt Mikrokontroléry pro pĜístrojové aplikace. Jedná se hlavnČ o þást programu pro Ĝízení D/A pĜevodníku. Algoritmus mikroprocesorového Ĝízení také obsahuje uživatelské rozhraní s ovládacím MENU na LCD displeji, pomocí kterého jsou Ĝízeny periferie prototypu a jsou indikovány pracovní režimy digitálního pĜijímaþe a D/A pĜevodníku. Po provedení výroby a zapájení desek plošných spojĤ byl celý výrobek oživován a jeho jednotlivé þásti byly promČĜeny. V páté kapitole této diplomové práce jsou prezentovány namČĜené výsledky všech periferií obvodu, které se podaĜilo oživit. Celý výrobek se nepodaĜilo zprovoznit jakožto celek, nicménČ nČkteré jeho dílþí þásti jsou funkþní. Digitální pĜijímaþ je funkþní pouze z þásti. PĜijímá povely od mikrokontroléru a vykonává je. Tuto skuteþnost dokazuje fakt, že po pĜijmutí povelu pro zapnutí výstupu hodinového signálu pro D/A pĜevodník se na pinu RMCK objevil hodinový signál. Situace je zachycena na Obr. 5.22 v kapitole 5.1. Ovšem z oscilogramu je patrné, že výstup hodinového signálu pro D/A pĜevodník je zatížen silným jitterem. Tato skuteþnost jednak znemožĖuje správnou funkci dekódování vstupního SPDIF signálu digitálním pĜijímaþem a následného pĜenosu ve formČ tĜívodiþového rozhraní k D/A pĜevodníku, jednak je tento zdroj hodinového signálu zcela nepoužitelný pro D/A pĜevodník. Funkþnost D/A pĜevodníku je v této situaci velice tČžké prokázat, jelikož nemá na svém vstupu pĜítomen použitelný vstupní datový signál pro pĜevod do analogové formy a není ani vybaven zpČtným kanálem pro SPI komunikaci. Jeho logické výstupy ZERO FLAG alespoĖ správnČ indikovaly stav chybČjícího signálu na digitálním audio vstupu. ěízení pomocí mikrokontroléru je zcela funkþní, dokládají to namČĜené oscilogramy v kapitole 5.1. Algoritmus mikroprocesorového Ĝízení byl dokonþen a jeho správná funkþnost byla ovČĜena a doložena pomocí oscilogramĤ na Obr. 5.1 až Obr. 5.19. Dále byly poĜízeny fotografie

67

LCD displeje s hlavním ovládacím MENU. Funkce zvoleného LCD displeje nebyla doposud ovČĜena v celkovém zapojení, program byl ovšem odladČn na vývojovém kitu pro ATmega32. Fotografie ovládacího MENU byly poĜízeny z LCD displeje, kterým disponuje vývojový kit. Výstupní analogové obvody jsou zcela funkþní. Byly promČĜeny pomocí nízkofrekvenþního generátoru a výsledné grafické závislosti i další namČĜené hodnoty jsou prezentovány v kapitole 5.4. Kvalitativní parametry tČchto obvodĤ jsou pro funkþnost celého obvodu zcela dostaþující. V pĜípadČ vytvoĜení zcela nového návrhu desky, po pĜedchozích zkušenostech s konstrukcí a oživováním stávajícího zapojení, bych doporuþil provést nČkolik zmČn a dodržet následující doporuþení: VČnovat lepší pozornost trasování napájecích okruhĤ a rozdČlení napájecích i signálových zemí, vytvoĜit si radČji více zemnících sektorĤ pro rĤzné þásti obvodu, které by mČly být zcela oddČleny a posléze propojeny mezi sebou v ideálních místech, popĜ. všechny v jednom bodu (napĜ. pod pouzdrem D/A pĜevodníku), zvláštČ pokud se jedná o signálové zemČ digitální a analogovou. Dále, všechny dĤležité souþástky by mČly být umístČny na desku plošného spoje, na stranu TOP. Pouze nČkteré propojovací spoje a nejnutnČjší souþástky by mČly být umístČny na stranČ BOTTOM. Tento krok výraznČ ulehþuje manipulaci s deskou pĜi oživování i mČĜení celého prototypu. Také by mČla být obzvláštČ velká pozornost pĜi návrhu vČnována citlivým þástem obvodu (náchylným na šum, zvlnČní nebo zmČnu napájecího napČtí, sériové rušení apod., napĜ. návrh externího filtraþního obvodu smyþky fázového závČsu) a s tímto ohledem i navrhovat jejich spoje a odpovídající þásti obvodu. Dalším tipem je používat dostateþnČ robustní a kvalitní konektory a vodiþe pro pĜívod vstupního signálu, napájení, pro odbČr výstupního signálu a pro propojování s dalšími souþástmi obvodu (napĜ. LCD displej).

68

LITERATURA [1] DěÍNOVSKÝ, J., Radioelektronická mČĜení, A/D a D/A pĜevodníky [online]. Brno: Vysoké uþení technické v BrnČ, Fakulta elektrotechniky a komunikaþních technologií. Ústav radioelektroniky, – [cit. 14. kvČtna 2012]. Dostupné na www: [2] VRBA, K., Vzájemný pĜevod analogových a digitálních signálĤ [online]. Brno: Vysoké uþení technické v BrnČ, Fakulta elektrotechniky a komunikaþních technologií. Ústav telekomunikací, – [cit. 11. kvČtna 2012]. Dostupné na www: < https://www.vutbr.cz/elearning/mod/resource/view.php?inpopup=true&id=163140>. [3] PORT, R. Digital Signal Processing Overview: Quantization of amplitude. [online] – [cit. 21. þervence 2012]. Dostupné na www: [4] HANÁK, P. ,VRBA, K., A/D pĜevodníky (kapitola sigma-delta) [online]. Brno: Vysoké uþení technické v BrnČ, Fakulta elektrotechniky a komunikaþních technologií. Ústav telekomunikací, – [cit. 11. kvČtna 2012]. Dostupné na www: < https://www.vutbr.cz/elearning/mod/resource/view.php?id=163149>. [5] Analog Devices [online]. Datasheet AD1852 – Stereo, 24-Bit, 192 kHz, Multibit, SigmaDelta DAC. Analog Devices, Inc., 2009 – [cit. 14. ledna 2011]. Dostupné na www: [6] ŠPAýEK, J. , STRAKA, R., Mikrokontroléry pro pĜístrojové aplikace (MMIA): Ovládací knihovny pro ovládání D/A pĜevodníku pomocí ATmega32 [online]. Vysoké uþení technické v BrnČ, Fakulta elektrotechniky a komunikaþních technologií. Ústav radioelektroniky – [cit. 21. þervence 2012]. Dostupné na www: [7] Cirrus Logic [online]. Datasheet CS8416 – 192 kHz Digital Audio Interface Receiver. Cirrus Logic, Inc., 2007 – [cit. 23. bĜezna 2011]. Dostupné na www: [8] MC1604 Series: Everbouquet / Wayton [online]. EVERBOUQUET INTERNATIONAL CO., LTD. Everbouquet International Wayton Technology. [cit. 27. þervence 2012]. Dostupné na www: [9] Analog Devices [online]. Datasheet AD797 – Ultralow Distortion, Ultralow Noise Op Amp. Analog Devices, Inc., 2010 – [cit. 16. kvČtna 2012]. Dostupné na www: [10] Analog Devices [online]. Datasheet 24-Bit Stereo DAC Evaluation Board. Analog Devices, Inc., 2001 – [cit. 24. þervence 2012]. Dostupné na www: [11] Cirrus Logic [online]. Datasheet Evaluation Board for the CS8416 and CS8406. Cirrus Logic, Inc., 2009 – [cit. 24. þervence 2012]. Dostupné na www: [12] Atmel [online]. Datasheet ATmega32, ATmega32L – 8-bit AVR Microcontroller with 32KBytes In-System Programmable Flash. Atmel, Corp., 2011 – [cit. 16. kvČtna 2012]. Dostupné na www:

69

[13] Atmel [online]. Datasheet AVR, 8-bit RISC Microcontroller – AVR910: In-System Programming. Atmel, Corp., 2008 – [cit. 16. kvČtna 2012]. Dostupné na www: [14] Atmel [online]. Datasheet AVR, 8-bit RISC Microcontroller – AVR151: Setup And Use of The SPI. Atmel, Corp., 2008 – [cit. 16. kvČtna 2012]. Dostupné na www:

70

SEZNAM SYMBOLģ, VELIýIN A ZKRATEK an

Bit na pozici n

AU

NapČĢové zesílení

B

ŠíĜka pásma

d

ýíslo digitálního (kódového) slova

D

ýíslo digitálního (kódového) slova

f

Frekvence

fclk

Frekvence hodinového signálu

fm

Maximální frekvence (signálu)

fmax

Maximální frekvence (signálu)

fv

Vzorkovací frekvence

fVZ

Vzorkovací frekvence

I

Proud, proudový odbČr

Imax

Maximální proud, maximální proudový odbČr

I0

Výstupní proud

K

Koeficient pĜevzorkování

kn

n-tá harmonická složka (audio signálu)

L

Útlum signálu

M

Míra pĜevodu

N

Bitová hloubka, poþet bitĤ digitálního signálu, rozlišovací schopnost

n

ýíselná pozice, poþet hodnot

nC

Poþet znakĤ v Ĝádku (LCD)

nK

Poþet kvantovacích úrovní

nL

Poþet ĜádkĤ (LCD)

P

Výkon odebíraný obvodem

Pmax

Maximální výkon odebíraný obvodem

q

Kvantovací krok

R

Odpor (rezistoru, obvodu)

RINP

Vstupní odpor

ROUT

Výstupní odpor

SICC

Mezikanálové pĜeslechy

71

t

ýas

T

Perioda

ts

Doba ustálení

U

NapČtí

UCC

Napájecí napČtí

Umax

Maximální napČtí

UN

Šumové napČtí

UR

NapČĢový rozsah

UREF

Referenþní napČtí

uR

ěídící napČtí

uv

Výstupní napČtí

U0

Výstupní napČtí

U1 , u1

Vstupní napČtí

U2 , u2

Výstupní napČtí

U2–MIN

Minimální výstupní napČtí

U2–MAX

Maximální výstupní napČtí

Z

Impedance

z

Základ þíselné soustavy

ZINP

Vstupní impedance (obvodu)

ZOUT

Výstupní impedance (obvodu)

ǻAU

Odchylka napČĢového zesílení

ǻX

ýasový úsek (v oscilogramech)

ǻij

Odchylka fáze

A/D

AnalogovČ-digitální (pĜevodník, pĜevod)

ADC

Analog-to-Digital Converter, A/D pĜevodník

AES3

Audio Engeneering Society

AGND

Analogová zem GND

CMOS

Complementary Metal-Oxide Semiconductor, komplementární polovodiþ kov-oxid

D/A

DigitálnČ-analogový (pĜevodník, pĜevod)

DAC

Digital-to-Analog Converter, D/A pĜevodník

DGND

Digitální zem GND

DIP

Dual In-line Package

72

DPS

Deska Plošných SpojĤ

DR

Dynamic Range, dynamický rozsah

GPO

General Purpose Output

I2S

Integrated Interchip Sound, Inter-IC Sound

LSB

Least Significant Bit, nejménČ významný bit

MAP

Memory Address Pointer, ukazatel adresy pamČti

MSB

Most Significant Bit, nejvíce významný bit

NRZ

Non-Return to Zero, kódování bez návratu k nule

NRZI

Non-Return to Zero Inverted, kódování bez návratu k nule, invertováno

OZ

Operaþní Zesilovaþ

PLL

Phase-Locked Loop, smyþka fázového závČsu

RZ

Return to Zero, kódování s návratem k nule

SNR

Signal-to-Noise Ratio, pomČr (odstup) signál-šum

SOIC

Small-Outline Integrated Circuit

SPDIF

Sony / Philips Digital Interface

SR

Slew Rate, rychlost pĜebČhu

SSOP

Shrink Small-Outline Package

THD+N Total Harmonic Distortion + Noise, celkové harmonické zkreslení vþetnČ šumu TTL

Transistor-Transistor Logic, tranzistorová logika

73

SEZNAM PěÍLOH A

Schéma obvodu ............................................................................................ 75

B

Návrhy desek plošných spojĤ ...................................................................... 76

C

Osazovací plány ........................................................................................... 80

D

Soupisky souþástek ...................................................................................... 84

E

CD s pĜílohami............................................................................................. 89

74

A SCHÉMA OBVODU A.1 Celkové obvodové schéma zapojení •

Celkové obvodové schéma zapojení je vytištČno na samostatný list formátu A3.

75

B

NÁVRHY DESEK PLOŠNÝCH SPOJģ

B.1 Deska A – strana TOP

RozmČr desky 105,73 x 146,69 [mm], mČĜítko M1:1

76

B.2 Deska A – strana BOTTOM

RozmČr desky 105,73 x 146,69 [mm], mČĜítko M1:1

77

B.3 Deska B – strana TOP

RozmČr desky 100,33 x 64,14 [mm], mČĜítko M1:1

B.4 Deska B – strana BOTTOM

RozmČr desky 100,33 x 64,14 [mm], mČĜítko M1:1

78

B.5 Deska s tlaþítky – strana BOTTOM

RozmČry desky 100,00 x 25,00 [mm], mČĜítko M1:1

79

C OSAZOVACÍ PLÁNY C.1 Deska A – strana TOP

RozmČr desky 105,73 x 146,69 [mm], mČĜítko M1:1

80

C.2 Deska A – strana BOTTOM

RozmČr desky 105,73 x 146,69 [mm], mČĜítko M1:1

81

C.3 Deska B – strana TOP

RozmČr desky 100,33 x 64,14 [mm], mČĜítko M1:1

C.4 Deska B – strana BOTTOM

RozmČr desky 100,33 x 64,14 [mm], mČĜítko M1:1

82

C.5 Deska s tlaþítky – strana TOP

RozmČry desky 100,00 x 25,00 [mm], mČĜítko M1:1

C.6 Deska s tlaþítky – strana BOTTOM

RozmČry desky 100,00 x 25,00 [mm], mČĜítko M1:1

83

D SOUPISKY SOUýÁSTEK D.1 Deska A Oznaþení

Hodnota

Pouzdro

Popis

C1 C2 C3 C4 C5 C6 C7 C8 C9 C10 C11 C12 C13 C14 C15 C16 C17 C18 C19 C20 C21 C22 C23 C24 C25 C26 C27 C28 C29 C30 C31 C32 C33 C34 C35 C36 C37 C38 C39

10nF 10nF 10nF 10nF 100nF 100nF 100nF 100nF 100nF 100nF 1nF 100nF 1nF 22nF 10uF 100nF 10uF 1nF 2,7nF 270pF 820pF 2,2nF 1nF 2,7nF 270pF 820pF 2,2nF 50pF 50pF 100nF 100nF 100nF 100nF 100nF 100nF 100nF 10uF 100nF 100nF

C0805 C0805 C0805 C0805 C1206 C1206 C1206 C1206 C1206 C1206 C0805 C1206 C0805 C0805 CPOL/6032-28R C1206 CPOL/6032-28R C0805 C0805 C0805 C0805 C0805 C0805 C0805 C0805 C0805 C0805 C0805 C0805 C1206 C1206 C0805K C0805K C0805K C0805K C0805K C1206 C1206 C1206

SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor SMD kapacitor

84

Oznaþení

Hodnota

Pouzdro

Popis

C40 C41 IC1 IC2 JP1 L1 L2 L3 L4 L5 L6 OX1 OX2 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 R15 R16 R17 R18 R19 R20 R21 R22 R23 R24 R25 R26 R27 R28 R29 R30 R31 R32 R33

100nF 100nF AD797N AD797N EXT 47uH 47uH 400Z 400Z 400Z 400Z TORX173 TORX173 75R 75R 10R 10R 91R 10R 10R 91R 3k3 2,8k 806R 499R 1k5 3.01k 549R 1k 2.8k 806R 499R 1k5 3.01k 549R 1k 53,6k 53,6k 100R 100R 100R 100R 47k 0 0 0

C1206 C1206 DIL08 DIL08 JP2Q 0207/2V 0207/2V L3225P L3225P L3225P L3225P TORX173 TORX173 R1206 R1206 M1206 M1206 M1206 M1206 M1206 M1206 M1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 M1206 M1206 R0603 R0603 R0603 R0603 R1206 R1206 R1206 R1206

SMD kapacitor SMD kapacitor Nízkošumový OZ Nízkošumový OZ Jumper – 2x Cívka axiální Cívka axiální SMD tlumivka SMD tlumivka SMD tlumivka SMD tlumivka Optický pĜijímaþ Optický pĜijímaþ SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor Propojovací ploška Propojovací ploška Propojovací ploška

85

Oznaþení

Hodnota

Pouzdro

Popis

R34 R35 R36 R37 R38 R39 R40 R41 R42 R43 R44 R45 R46 R47 R48 R49 R50 SV1 SV3 T1 T2 U1 U2 X1 X2 X3 X4 X5 X6

0 0 0 0 0 0 0 0 0 0 0 100R 100R 100R 100R 100R 100R CONTROL POWER PE-65612 PE-65612 CS8416 AD1852 TOBU3 TOBU3 NC3FD-H-B NC3FD-H-B TOBU3 TOBU3

R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R1206 R0603 R0603 R0603 R0603 R0603 R0603 L16P L10P PE-65612 PE-65612 SOIC-28L SSOP28 TOBU3 TOBU3 NC3FD-H-B NC3FD-H-B TOBU3 TOBU3

Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška Propojovací ploška SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor Konektor 16 pinĤ Konektor 10 pinĤ OddČl. transformátor OddČl. transformátor Digitální pĜijímaþ D/A pĜevodník Konektor CINCH Konektor CINCH Konektor XLR Konektor XLR Konektor CINCH Konektor CINCH

86

D.2 Deska B Oznaþení

Hodnota

Pouzdro

Popis

C1 C2 IC1 PAD1 PAD2 PAD3 Q1 R1 R2 R3 R4 R5 R6 R7 S1 SL1 SL2 SL3 SV1 SV2 SV3

22pF 22pF ATMEGA32-P PAD_1,8mm PAD_1,8mm PAD_1,8mm 16,000 MHz 10k 2k7 2k7 2k7 2k7 2k7 2k7 RESET DISPLAY LED/BUTTONS AUX CONTROL SUPPLY ISP

C050-024X044 C050-024X044 DIL40 PAD_1 PAD_1 PAD_1 HC18U-H 0207/10 M1206 M1206 M1206 M1206 M1206 M1206 REKN 10P 10P 07P L16P L02P ML6

Keramický kapacitor Keramický kapacitor Mikrokontrolér Zemnící ploška Zemnící ploška Zemnící ploška Krystal 16,00 MHz Rezistor axiální SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor Spínaþ resetovací Konektor 10 pinĤ Konektor 10 pinĤ Konektor 7 pinĤ Konektor 16 pinĤ Konektor 2 piny Programovací konektor

87

D.3 Deska s tlaþítky Oznaþení

Hodnota

Pouzdro

Popis

R1 R2 R3 R4 R5 S1 S2 S3 S4 S5 SL1

220 220 220 220 220 LEFT UP DOWN RIGHT OK

R1206 R1206 R1206 R1206 R1206 PVA2R PVA2R PVA2R PVA2R PVA2R 07P

SMD rezistor SMD rezistor SMD rezistor SMD rezistor SMD rezistor Tlaþítko (š. doleva) Tlaþítko (š. nahoru) Tlaþítko (š. dolĤ) Tlaþítko (š. doprava) Tlaþítko (OK) Konektor 7 pinĤ

88

E

CD S PěÍLOHAMI

Obsah CD: •

A

– Elektronická verze dokumentu (formát PDF)

•

B

– Kompletní obvodové schéma zapojení (obrázek PNG)

•

C

– Soubory s DPS vytvoĜené v programu EAGLE (formát SCH a BRD)

•

D

– Soubory s exportem z Post-Scriptu (formáty PS a PDF)

•

E

– Soupisky souþástek vygenerované programem EAGLE (formát TXT)

•

F

– Zdrojové kódy Ĝídícího programu mikrokontroléru

•

G

– Soubory fotodokumentace (fotografie LCD displeje, formát JPEG)

89