TI 2013 IE-204 Elektronika Industri & Otomasi UKM

TI 2013

IE-204 Elektronika Industri & Otomasi

UKM

Lampiran D Analog-to-Digital Converter (How it work). 1. Sampling. Consider the analog signal found on Figure D.1. Let’s assume that it is an audio signal. The “y” axis represents voltage while the “x” axis represents time.

Figure D.1: An analog signal. What the ADC circuit does is to take samples from the analog signal from time to time. Each sample will be converted into a number, based on its voltage level. On Figure D.2. you see an example of some sampling points on our analog signal.

Figure D.2: Sampling points.

Lampiran D – (ADC – DAC)

Halaman D. 1

TI 2013


UKM

The frequency on which the sampling will occur is called sampling rate. If a sampling rate of 44,100 Hz is used for example, it means that 44,100 points will be sampled per second. In this case the distance of each point will be of 1 / 44,100 second (22.675 µs). During the digital-to-analog conversion, the numbers will be converted again into voltages. If you think about it for a while, you will see that the waveform resulted from the digital-toanalog conversion won’t be perfect, as it won’t have all the points from the original analog signal, just some of them. In other words, the digital-to-analog converter will connect all the points captured by the analog-to-digital converter; any values that existed originally between these points will be suppressed. So, the more sampling points we use, the more perfect will be the analog signal produced by the digital-to-analog converter (DAC). However, the more samples we capture more storage space is necessary to store the resulting digital data. For example, an analog-to-digital conversion using a 44,100 Hz sampling rate will generate twice the number of data as a conversion using a 22,050 Hz sampling rate. How can you know the best sampling rate to be used during analog-to-digital conversions to have the best storage/quality balance? The answer is the Nyquist Theorem. This theorem states that the sampling rate on analog-to-digital conversions must be at least two times the value of the highest frequency you want to capture. Since the human ear listens to sounds up to the frequency of 20 KHz, for music we need to use a sampling rate of at least 40,000 Hz. In fact, the CD uses a 44,100 Hz sampling rate, thus capturing more than our ears can hear. The phone system, on the other hand, was created to transmit only human voice, which has a lower frequency range, up to 4 KHz. So on the digital part of the phone system, an 8 KHz sampling rate is used. That’s why if you try to transmit music thru the phone the quality is bad. 2. Resolution. The value of each sampled point will be stored on a fixed-length variable. If this variable uses eight bits, this means it can hold values from 0 to 255. If this variable uses 16 bits, this means it can hold values from 0 to 65,535. And so on. What the ADC does is to divide the “y” axis in “n” possible parts between the maximum and the minimum values of the original analog signal, and this “n” is given by the variable size. If the variable size is too small, what will happen is that two sampling points close to each other will have the same digital representation, thus not corresponding exactly to the original value found on the original analog signal, making the analog waveform available at the DAC output to not have the best quality. Once again, the highest the variable size, the better the quality will be, but more storage space will be needed. Using a 16-bit variable will required twice the storage space if an 8-bit variable was used, but the quality will be far better. In summary, while the sampling rate gives us the analog-to-digital “x” axis resolution, the variable size gives us the “y” axis resolution. By knowing the sampling rate and the variable size, you can compute the storage space required to store the data generated by the ADC. Inside Analog-to-Digital Converter. Since Analog-to-Digital converters were invented, different designs were made to fabricate them. The most five known designs are: Lampiran D – (ADC – DAC)

Halaman D. 2

TI 2013


UKM

1. Parallel design (Flash ADC). The parallel ADC, also called flash ADC, is very easy to understand. It works by comparing the input voltage of the analog signal to a reference voltage, which would be the maximum value achieved by the analog signal. For example, if the reference voltage is of 5 volts, this means that the peak of the analog signal would be 5 volts. On an 8-bit ADC when the input signal reached 5 volts we would find a 255 (11111111) value on the ADC output, i.e. the maximum possible value. Then the voltage reference is lowered thru a resistor network and other comparators added, so the input voltage (analog signal) can be compared to other values. On Figure 6 (next page) you can see a 3-bit Flash ADC. The comparison is done thru an op amp. All resistors have the same value. Even though Flash ADC uses a very simple design, it requires a lot of components. The number of required comparers is 2^n-1, where n is the number of output bits. Thus for an eightbit Flash ADC 255 comparers would be necessary. On the other hand, Flash ADC is the fastest ADC type available. The digital equivalent of the analog signal will be available right away at it output (it will only have the propagation delay inserted by the logic gates) – hence the name “flash”.

Figure

D.3.:

Parallel

ADC

Another advantage(flash). of Flash ADC is that you can create an ADC with non-linear output. Usually ADCs have a linear output, i.e. each digital number corresponds to a fixed voltage increase on the analog input. Since Flash ADC comparisons are set by a set of resistors, one could set different values for the resistors in order to obtain a non-linear output, i.e. one value would represent a different voltage step from the other values.


Halaman D. 3

TI 2013


UKM

2. Digital-to-Analog Converter-based design. There are few ways to design an ADC using a DAC as part of its comparison circuit. We will present one of them: the ramp counter. Ramp counter ADC, also called digital ramp ADC, is shown on Figure 7. V in is the analog input and Dn thru D0 are the digital outputs. The control line found on the counter turns on the counter when it is low and stops the counter when it is high.

Figure

D.4.: Ramp counter

ADC. The basic idea is to increase the counter until the value found on the counter matches the value of the analog signal. When this condition is met, the value on the counter is the digital equivalent of the analog signal. It requires a START pulse for each analog voltage. The END signal represents the end of the conversion for each individual voltage (each sample), and not for the entire analog signal. Each clock pulse moves the counter. Supposing an 8-bit ADC, for converting the analog value for “128” into digital, for example, it would take 128 clock cycles. It works by counting from 0 to the maximum possible value (2^n-1) until it “finds” the correct digital value for the analog voltage present at Vin. When this is true, the END signal is given and the digital value for Vin is for at Dn thru D0. So the main problem with this circuit is that it is very slow, as it would require up to 2^n-1 clock cycles to convert each sample. For an 8-bit ADC, it would take up to 255 clock cycles to convert a single sample. 3. Integrator-based design. There are few ways of designing analog-to-digital converters using an integrator. We will discuss one of them: the single-slope ADC. Lampiran D – (ADC – DAC)

Halaman D. 4

TI 2013


UKM

On Figure 8 you can see a single-slope ADC. If you pay close attention, you will see that it is very similar to a ramp counter ADC, as it uses a counter, but instead of using a DAC for generating the comparison voltage, it uses a circuit called integrator, which is basically formed by a capacitor, a resistor and an operational amplifier (op amp). The MOSFET transistor makes the necessary control circuit.

Figure D.5.: Single-slope ADC. The integrator produces a sawtooth waveform on its output, from zero to the maximum possible analog voltage to be sampled, set by -Vref. The minute the waveform is started, the counter starts counting from 0 to (2^n-1), where n is the number of bits implemented by the ADC. When the voltage found at Vin is equal to the voltage achieved by the triangle waveform generated by the integrator, the control circuit captures the last value produced by the counter, which will be the digital correspondent of the analog sample being converted. At the same time, it resets the counter and the integrator, starting the conversion of the next sample. This circuit uses an output buffer, meaning that the last converted value can be read while the ADC is converting the current value. Even though its design is simpler than ramp counter design, it is still based on a counter, and thus suffering from the same basic problem found on ramp counter design: speed. 4. Sigma-Delta design. The sigma-delta ADC (Figure 9) – also called delta-sigma – uses a different approach. We can divide it into two major blocks: analog modulator (Figure 10), which takes the analog signal and converts it into a stream of bits, and digital filter (Figure 11), which converts the serial stream from the modulator into a “usable” digital number.


Halaman D. 5

TI 2013


UKM

Figure D.6.: Sigma-Delta design.

Figure D.7.: Analog modulator.

Figure D.8.: Digital filter. The problem with sigma-delta ADCs is that with using just 1-bit the SNR would be too low. If you remember our formula SNR = 6.02 x n + 1.76 dB, sigma-delta ADCs would have a SNR of only 7.78 dB. However, due to over-sampling, the quantization noise is thrown to the high frequencies of the spectrum, and not spread all over the spectrum as it occurs with other designs. This effect is called shaped noise. With all the noise concentrated in a specific portion of the spectrum – on a frequency range above the sampled data –, is quite easy to construct a filter to remove it, thus


Halaman D. 6

TI 2013


UKM

improving SNR. This kind of filter is known as low pass filter and this filtering is done on the digital filtering stage. 5. Pipeline design. Pipeline ADC uses two or more steps of subranging. First, a coarse conversion is done. In a second step, the difference to the input signal is determined with a digital to analog converter (DAC). This difference is then converted finer, and the results are combined in a last step. This type of ADC is fast, has a high resolution and only requires a small die size.

Figure

Applications.

D.9.:

12-bit

Pipeline

ADC.

1. Internet. Internet network are connected using telephone networks, which carry analog signals only. For that reason, a modem is required to convert the digital data in the computers into analog signals that can travel within the telephone network. This modem is considered to be an ADC as a DAC.

1101...


1101...

Halaman D. 7

TI 2013


UKM

2. Audio CD. We know that music is actually sound waves (analog). So, to store these analog data in a CD, we have to first convert them into digital storable data. Therefore, ADCs are used. In case of audio CD, a high sampling rate is used (44,100 Hz) to achieve a good sound resolution. So, when we play the audio CD, an inverse proceed is done. A DAC is used to reconvert the digital data stored in the CD back to its original format (analog data). Conclusion. In conclusion, we can see that ADCs play a major role in Computers Communications. The Internet network itself depends on the process of ADCs. Moreover, we saw how the process of ADC is done. In addition to that, we saw that there are many designs for ADCs. The most five known designs are the parallel design (flash ADC), the digital-to-analog converter-based design, the integrator-base design, the sigma-delta design and the pipeline design. All of them perform that same job but differ in their efficiency (speed & space storage).


Halaman D. 8

TI 2013


UKM

2.2 Konversi Digital ke Analog Pengubahan besaran analog ke digital ditentukan oleh besar tegangan input maksimum yang diukur dalam Volt, mVolt atau uVolt, sedang nilai konversi digitalnya juga bebas ditentukan hal ini tergantung berapa bita yang digunakan untuk mengkonversinya. Begitu pula untuk pengubah digital ke analog juga sama dan hasil konversi tergantung pula pada besar tegangan referensinya. Berikut sebuah contoh diagram konversi digital ke analog atau sebaliknya: Teg.(V ) 15 14 13 12 11 10 9 8 7 6 5 4 3 2

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

1010

1011

1100

1101

1110

1111

1

0

1

2

3

4

5

6

7

8

9

1 0

1 1

1 2

1 3

1 4

1 5

Digita l

Gambar D.10. Prinsip pengubah digital ke analog.

Gambar D.10 diatas adalah menunjukan konversi dari 4 bit digital dan diperoleh 16 macam harga konversi analog, bilamana kita gunakan tegangan tertinggi untuk konversi 15 volt maka setiap kenaikan nilai konversi adalah 1 volt jadi bila nilai digital 0100 hasil konversinya adalah Lampiran D – (ADC – DAC)

Halaman D. 9

TI 2013


UKM

4x1volt = 4 volt. Seandainya nilai tertinggi dibuat 4,5 volt maka setiap kenaikan adalah 0,3 volt sehingga bila nilai digital 0100 hasil konversinya adalah 4x0,3volt = 1,2 volt.

Gambar 41. Pengubah digital ke analog (DAC) 4 bit Dari penjelasan diatas dapat ditentukan jumlah harga tegangan atau aplitudo sebagai hasil konversi adalah tergantung pada jumlah bit digital yang dikonversikan, dan besar kecilnya harga analog hasil konversi juga ditentukan oleh besar kecilnya tegangan referensi. Tabel berikut memberikan data jumlah harga amplitudo sebagai hasil konversi dari jumlah bit digital, dimana kita bisa lihat untuk 6 bit akan menhasilkan jumlah harga 64 amplitudo dan untuk 8 bit digital akan menghasilkan 256 harga amplitudo analog dst. Jumlah Bit 4 5 6 7 8 9 10 11 12 13 14 15 16

Biner 0000 - 1111 0 0000 – 1 1111 00 0000 – 00 0000 000 0000 – 111 1111 0000 0000 – 1111 1111 0 0000 0000 – 1 1111 1111 00 0000 0000 – 11 1111 1111 000 0000 0000 – 111 1111 1111 0000 0000 0000 – 1111 1111 1111 0 0000 0000 0000 – 1 1111 1111 1111 00 0000 0000 0000 – 11 1111 1111 1111 000 0000 0000 0000 – 111 1111 1111 1111 0000 0000 0000 0000 – 1111 1111 1111 1111

Jumlah Harga Amplitudo 16 32 64 128 256 512 1024 2048 4096 8192 16384 32768 65536

Makin banyak jumlah bit yang digunakan untuk konversi maka akan semakin banyak jumlah harga amplitudo yang didapat, dan dengan semakin banyaknya jumlah tersebut akan menyebabkan tingkat kehalusan konversi semakin tinggi. Sebagai contoh untuk konversi tegangan analog 10 volt dengan menggunakan jumlah bit 10, maka akan didapatkan jumlah harga amplitudo 1024 dengan demikian akan diperoleh perbedaan setiap tingkat konversi adalah 10volt dibagi (1024-1) yaitu sama dengan 9,77 milivolt dan bila digunakan 8 bit maka perbedaan setiap tingkat konversi adalah 39,21 milivolt. Contoh: Tentukan hasil konversi digital ke analog 5 bit bila input 11111, dimana untuk nilai input 00001 tegangan output 0,2 volt!


Halaman D. 10

TI 2013


UKM

Jawab: Jumlah harga amplitudo untuk DAC 5 bit adalah 32, sedang harga konversi setiap tingkat 0,2 volt maka tegangan untuk konversi 11111 adalah nilai tertinggi yaitu sama dengan (32-1)x0,2volt = 6,2 volt. Dengan cara lain dapat pula kita hitung berdasarkan konversi tiap tingkat, yaitu sebagai berikut: 1111B = 3,2 volt + 1,6 volt + 0,8 volt + 0,4 volt + 0,2 volt = 6,2 volt. Secara struktur dari contoh diatas dapat kita tuliskan sebagai berikut: Tingkat 24 23 22 21 20 Bit 1 1 1 1 1 Digital Konversi (24x0,2) =3,2 (23x0,2) =1,6 (22x0,2) =0,8 (21x0,2) =0,4 0,2 V V V V V Dari contoh diatas dapat kita tuliskan rumus konversi secara umum sebagai berikut: Vo  (2 N 1 a ( N 1)  2 N 1 a ( N 1)  ................... 21 a (1)  2 0 a (0) )Vk

dimana : Vo = tegangan output hasil konversi N = jumlah bit konversi a = logika digit hasil konversi Vk = besar konversi setiap tingkat (volt) 2.3 Resolusi Resolusi dari sebuah DAC ditentukan perubahan terkecil yang terjadi pada output sebagai hasil dari perubahan pada input analog, dari contoh konversi diatas resolusinya adalah 0,2 volt dan selalu diukur berdasar konversi bit terkecil (LSB). Pada DAC 4 bit penghitung (counter) akan memberikan input sebanyak 16 kondisi dan merupakan siklus yang terus menerus yaitu mulai dari 0000 sampai 1111, ketika counter menghitung 0000 maka tegangan output analog adalah 0 volt dan berdasar contoh diatas setiap step adalah 0,2 volt sehingga tegangan ouput maksimum 6,2 volt. Resolusi dinyatakan dalam volt (tegangan) namun demikian dapat juga dinyatakan dalam prosen dari skala penuh output (dalam contoh 6,2 volt saat input digital 1111),

Step x100% SkalaPenuh 0,2 %resolusi = x100% = 3,92% 6,2 %resolusi =

Contoh: 10 bit DAC memiliki step 10 mV, tentukan tegangan skala penuh dan prosesntase resolusinya! Jawab: dengan 10 bit maka jumlah harga amplitudo 1024 dan tegangan terbesar adalah (1024-1) x 10 mV = 10,23 Volt dan resolusi adalah:

%resolusi =

10mV x100% = 0,1% 10,23V

Atau dapat juga kita gunakan rumus melalui jumlah harga amplitudo atau jumlah step dari DAC misal N bit, maka kita tuliskan sebagai berikut: Lampiran D – (ADC – DAC)

Halaman D. 11

TI 2013


%resolusi =

1 210 1

UKM

x100% = 0,1%

Dari kondisi ini dapat kita lihat bahwa jumlah bit merupakan penentu prosentase resolusi, bertambahnya jumlah bit akan menambah jumlah step untuk mencapai skala penuh dan setiap step akanmenjadi semakin kecil, banyak pembuat DAC menspesifikasi resolusi sebagai jumlah bit.

2.4 Kode input BCD Pada umumnya DAC hanya menggunakan kode input biner, akan tetapi sering juga kita jumpai DAC menggunakan kode input BCD yang dikelompokan kedalam 4 bit dalam satu kelompok yaitu 4 bit MSD dan 4 bit LSD (least significant digit), dengan demikian dapat mengilustrasikan bilangan desimal 00 sampai 99 dan step digunakan cara sama dengan biner.

Gambar D.11.. DAC dengan input BCD Misal bit terkecil pada LSD memiliki nilai konversi 0,1 volt, maka bit diatasnya masing-masing akan memiliki nilai konversi 0,2 volt, 0,4 volt dan 0,8 volt sedangkan bit terkecil MSD akan memiliki nilai konversi 1 volt yaitu 10x dari nilai bit terkecil pada LSD. Contoh: bila nilai konversi pada bit terkecil LSD 0,1 volt tentukan step, skala penuh output, prosentasi resolusi dan Vout bila pada LSD = 1000 dan MSD = 0101. Jawab: step adalah sama dengan nilai konversi bit terkecil LSD = 0,1 volt, terdapat 99 jumlah harga amplitudo (jumlah step), maka ouput skala penuh = 99x0,1 = 9,9 volt dan resolusi adalah:

%resolusi

=

0,1 9,9

x 100 % = 1 %

Dapat dihitung yaitu untuk LSD = 0,8 V untuk MSD = 4 V + 1 V = 5,0 V Vout = Lampiran D – (ADC – DAC)

5,8 V Halaman D. 12

TI 2013


UKM

2.5 Rangkaian Pengubah Digital ke Analog

Terdapat beberapa cara dan rangkaian untuk memperoleh operasi D/A seperti yang telah dijelaskan diatas, gambar berikut menunjukan prinsip kerja sebuah pengubah digital ke analog yang menngunakan penjumlah operasional amplifier dimana setiap input dikondisikan dalam dua besaran tegangan logika yaitu 0 volt untuk logika 0 dan 5 volt untuk logika 1. Resistor yang dipasangkan adalah merupakan kelipatan dari bit terkecil 1 k, 2 k, 4 k dan 8 k sedangkan resistor feedback digunakan 1 k, pada percobaan ternyata menghasilkan data pengukuran seperti tabel yaitu dengan memberikan nilai kombinasi pada input A, B, C dan D.

Gambar D.12. DAC menggunakan metoda penjumlah amplifier.


Halaman D. 13

TI 2013


UKM

Tabel hasil konversi pada rangkaian DAC diatas Pada gambar diatas menunjukan DAC dengan 4 bit input yaitu A, B, C dan D yang hanya bisa diberikan logika 0 atau 1 atau 0 volt dan 5 volt, sedangkan op-amp berfungsi sebagai penjumlah semua input. Berdasar sistem operasi op-amp maka pada A terjadi penguatan 0,125 kali, B terjadi penguatan 0,25 kali dan C terjadi penguatan tegangan 0,5 kali sedangkan pada D tidak penguatan artinya tegangan D langsung disalurkan pada output. Tegangan output merupakan komulatif dari semua itu, yaitu: Vout = – ( VD + 0,5xVC + 0,25xVB + 0,125xVA ) Tanda negatif pada rumus diberikan karena penjumlah menggunakan inverting sebagai input amplifier akan tetapi tanda ini bukan merupakan permasalahan disini. Yang jelas bahwa keluaran dari amplifier penjumlah mereprensentasikan harga berupa tegangan analog dari hasil konversi input digital A, B, C dan D. Dari rumus diatas bilamana input digital 1010 maka VD = 5V, VC = 0V, VB = 5V dan VA = 0V, sehingga hasil konversi adalah: Vout = – ( 5 + 0 + 0,25x5 + 0 ) = – 6,25 V Resolusi adalah sama dengan harga konversi pada bit LSB yaitu 0,125 x 5 V = 0,625 volt, sesuai dengan tabel diatas maka output analog akan naik sebesar 0,625 volt setiap kali ada kenaikan input bilangan biner bertambah satu tingkat. Lampiran D – (ADC – DAC)

Halaman D. 14

TI 2013


UKM

2.5.1 Akurasi Konversi Tabel diatas merupakan contoh hasil konversi yang ideal dengan berbagai variasi input, bagaimana mendapatkan rangkaian agar diperoleh nilai seperti pada tabel adalah tergantung pada dua faktor yaitu:  Tingkat kepresisian dari resistor terpasang input dan feedback 

Tingkat kepresisian dari tegangan input.

Gambar D.13. Pengubah digital ke analog 4 bit

Permasalahan resistor mungkin dapat cepat diatasi dengan memilih resistor presisi tinggi misal 0,01 %, akan tetapi level tegangan input selalu kita temui tidak sama oleh karena itu input digital tidak dapat langsung diambil dari FF, gerbang dasar. Hal tersebut disebabkan level output gerbang tidak selalu persis sama dengan 0V atau 5V, untuk itu perlu dipasangkan satu rangkaian amplifier dengan presisi yang tinggi dan dipasang antara resistor input dan output gerbang. Gambar D.13. merupakan rangkaian level amplifier yang menghasilkan level output yang presisi 5 volt dan 0 volt tergantung logika yang diberikan padanya High atau Low, stabil dan presisi sumber tegangan untuk memberikan tegangan referensi sehingga diperoleh output dengan akurasi tinggi. Lampiran D – (ADC – DAC)

Halaman D. 15

TI 2013


UKM

2.5.2 Spesifikasi DAC DAC dapat kita temui dengan spesifikasi yang sangat beragam begitu pula harganya, satu keharusan adalah mengenal spesifikasi yang dekeluarkan oleh pabrik sehubungan dengan penerapan aplikasi dari DAC. Salah satu spesifikasi DAC adalah berhubungan dengan resolusi. Manufaktur DAC menspesifikasikan beberapa macam akurasi spesifikasi, dua yang sering disebut adalah akurasi relatif dan differensial liniaritas, dimana secara normal digunakan istilah prosentase pengubah pada output skala penuh (%FS).

Akurasi relatif adalah deviasi maksimum dari output DAC dari harga ideal, sebagai contoh gambar 45 memiliki akurasi relatif + 0,01 %FS, selama pengubah memiliki output skala penuh 9,375 V maka konversi prosentase adalah: + 0,01 % x 9,375 V = 0,9375 mV. Hal ini berarti bahwa output DAC setiap saat dapat kurang dari harga sebenarnya sampai 0,9375 mV. Differensial liniaritas adalah deviasi maksimum dalam suatu step dari step ideal misal dari tabel konversi didapat step 0,625V dan jika DAC ini memiliki perbedaan liniaritas +0,01%FS berarti bahwa step sebenarnya akan mencapai 0,9375mV. Untuk tujuan yang umum DAC biasanya memiliki akurasi antara 0,01- 0,1%. Hal ini penting untuk dipahami bahwa akurasi dan resolusi dari DAC harus kompatibel, tidak logis bila resolusi 1 persen dan akurasi 0,1 persen atau kebalikannya. Sebagai ilustrasi kita ambil contoh DAC dengan resolusi 1 persen dan skala penuh 10 V dapat menghasilkan tegangan output analog dalam 0,1 V pada suatu kondisi tertentu dengan asumsi akurasi sangat bagus, hal tersebut akan tidak berguna bilamana memiliki akurasi 0,01 persen dari skala penuh (1mV) sedangkan resolusinya mendekati 0,1 V. Kecepatan Operasi biasanya dispesifikasikan sebagai waktu settling yang merupakan interval waktu maksimum yang dibutuhkan output untuk menghasilkan tegangan dari 0V sampai mencapai skala penuh seiring dengan perubahan kode input selama waktu 0 detik sampai 1detik. Umumnya waktu settling pada batas 0-20 µdetik dan secara umum DAC dengan output arus relatif lebih singkat dibanding DAC dengan output tegangan. 2.6 Operasi multiplexing pengubah digital ke analog. Pada banyak aplikasi terdapat lebih dari satu kelompok input digital yang akan diubah menjadi satu besaran analog, sebagai contoh suatu proses kontrol komputer melayani beberapa sinyal kode digital untuk mengendalikan peralatan penggerak yang beragam seperti motor atau katup selenoid. Secara prinsip untuk melakukan itu dapat dilakukan melalui dua cara yaitu: Cara pertama dimana setiap sinyal digital input dikonversikan melalui satu DAC, keuntungannya adalah setiap sinyal digital dikonversikan terus menerus dan tidak diperlukan adanya penyimpan. Akan tetapi sistem atau cara ini sangat mahal karena diperlukan komponen yang presisi berisi anatara lain resistor presisi, sumber referensi, amplifier dsb. pada gambar 46 ditunjukan tiga buah DAC dimana masing-masing memberikan tiga output Vout1, Vout2 dan Vout3 dan 3 kelompok saluran input digital hal ini tentunya membuat saluran input terlalu banyak dan pemberian data input digital sebaiknya dari satu sumber dengan demikian data input digital dari satu sumber dan output disalurkan pada tiga output.


Halaman D. 16

TI 2013


UKM

Gambar D.14. DAC dengan output analog terpisah Cara kedua adalah menggunakan DAC multiplekser, untuk lebih jelasnya dapat kita lihat pada gambar D.14 yaitu data input masuk ke register dari register disalurkan ke sebuah DAC dan selanjutnya disalurkan melalui sebuah saklar multiplekser utnuk disalurka pada tiga buah saluran output analog. Dengan demikian data input digital dapat disalurkan pada saluran yang sama dan outputnya dipilih melalui multiplekser.

Gambar D.15. DAC menggunakan saklar multiplekser Lampiran D – (ADC – DAC)

Halaman D. 17

TI 2013


UKM

Begitu terjadi konversi pada DAC terjadi tegangan V A yang merupakan hasil dari konversi dan bersamaan dengan tertutupnya salah satu saklar misal S 2 maka kapasitor C2 akan diisi muatan listrik. Dengan dimuatinya kapasitor maka tegangan hasil konversi disimpan di dalamnya dan diumpankan pada op-amp yang berimpendansi input tinggi sehingga menghasilkan V OUT. Apabila terdapat 3 buah sinyal yang akan dikonversi dan masing-masing disalurkan melalui S1, S2 dan S3 maka setiap kali selesai konversi multiplekser bekerja dan hasil konversi setiap data disimpan pada kapasitor selanjutnya dikirim ke output masing-masing, dengan adanya penguatan pada op-amp maka kapasitor yang sudah terisi tidak akan terbebani oleh beban luar. Rate multipleksing adalah konversi perdetik saat terhubungnya variasi input digital secara sekuensial ke DAC, satu siklus penuh operasi konversi adalah diawali dengan transfer nilai digital yang baru pada register input, konversi pada DAC sehingga dihasilkan V OUT tertutupnya salah satu saklar, pengisian tegangan pada kapasitor dan perolehan hasil pada output op-amp. Biasanya tanggapan waktu DAC merupakan faktor pembatas utama dari rate multipleksing (konversi perdetik), bila saklar yang digunakan bekerja secara relay elektromekanik berkecepatan tinggi waktu yang dibutuhkan realtif lama (1mdetik). Sedangkan batasnya adalah 1kHz atau lebih cepat lagi, untuk itu diperlukan tipe solidstate seperti yang dibuat dari CMOS saklar bilateral. Harga minimum rate multipleksing (konversi perdetik) ditentukan oleh kemampuan kapasitor mempertahankan tegangan yang diisikan padanya, sebagai contoh misal DAC memiliki 4 kanal saat tertentu satu kapasitor diisi melalui saklar yang terhubung padanya on maka kapasitor harus mampu mempertahankan satu siklus penuh saklar on dari tiga saklar lainnya.


Halaman D. 18

TI 2013 IE-204 Elektronika Industri & Otomasi UKM

Recommend Documents