Propojení FPGA s USB portem

ˇ ´ vysoke ´ uc ˇen´ı technicke ´ v Praze Cesk e ´ Fakulta elektrotechnicka ˇ´ıd´ıc´ı techniky Katedra r

´ RSK ˇ ´ PRACE ´ BAKALA A

Propojen´ı FPGA s USB portem poˇ c´ıtaˇ ce

Studijn´ı rogram: Kybernetika a robotika Obor: Syst´ emy a ˇ r´ızen´ı ˇ Vedouc´ı pr´ ace: Ing. Richard Susta, Ph.D.

Praha, 2015

Autor: Jiˇ r´ı Kerner

Prohl´ aˇ sen´ı Prohlaˇsuji, ˇze jsem pˇredloˇzenou práci vypracoval samostatnˇe a ˇze jsem uvedl veˇskeré pouˇzité informaˇcn´ı zdroje v souladu s Metodick´ ym pokynem o dodrˇzován´ı etick´ ych princip˚ u pˇri pˇr´ıpravˇe vysokoˇskolsk´ ych závˇereˇcn´ ych prac´ı.

V Praze dne podpis

Podˇ ekov´ an´ı ˇ Rád bych podˇekoval panu Ing. Richardu Sustovi, Ph.D. za odborné veden´ı, za pomoc a rady pˇri zpracován´ı této práce. Dále bych rád podˇekoval své rodinˇe a pˇr´ıtelkyni za podporu bˇehem celého mého studia.

Abstrakt Bakaláˇrská práce se zab´ yvá USB komunikac´ı mezi v´ yvojovou deskou DE2-115 s FPGA a osobn´ım poˇc´ıtaˇcem s operaˇcn´ım systémem Windows. Práce seznamuje s USB standardem a USB ˇcipem ISP 1362, kter´ ym je osazena deska DE2-115. Dále popisuje USB modul napsan´ y ve VHDL a uˇzivatelské rozhran´ı pro Windows urˇcené ke komunikaci s t´ımto modulem. Souˇca´st´ı práce jsou dále ukázky zapojen´ı modulu do projektu v programu Quartus II a popis ovládán´ı uˇzivatelského rozhran´ı. Kl´ıˇ cov´ a slova: USB, USB standard, USB komunikace, DE2-115, ISP 1362

Abstract This bachelor thesis deals with USB communication between development board DE2115 with FPGA and personal computer running Windows. This thesis introduces USB standard and USB chip ISP 1362, which is placed on DE2-115. It also describes USB module written in VHDL and user interface running under Windows that communicates with this module. Examples of connecting this module to project in Quartus II and description of user interface are next part of this thesis. Key words: USB, USB standard, USB communication, DE2-115, ISP 1362

Obsah ´ 1 Uvod

1

1.1

2

Motivace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2 Teoretick´ aˇ c´ ast 2.1

3

USB standard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3

2.1.1

Vznik a historie . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3

2.1.2

Základn´ı technická specifikace . . . . . . . . . . . . . . . . . . . .

4

2.1.3

Koncové body a roury . . . . . . . . . . . . . . . . . . . . . . . .

5

2.1.4

5

2.1.5

USB adresace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ˇ ıd´ıc´ı pˇrenos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . R´

2.1.6

Blokov´ y pˇrenos . . . . . . . . . . . . . . . . . . . . . . . . . . . .

6

2.1.7

USB deskriptory . . . . . . . . . . . . . . . . . . . . . . . . . . .

7

2.1.7.1

Deskriptor zaˇr´ızen´ı . . . . . . . . . . . . . . . . . . . . .

8

2.1.7.2

Deskriptor konfigurace . . . . . . . . . . . . . . . . . . .

9

2.1.7.3

Deskriptor rozhran´ı . . . . . . . . . . . . . . . . . . . . .

9

2.1.7.4

Deskriptor koncového bodu . . . . . . . . . . . . . . . .

10

Enumerace zaˇr´ızen´ı . . . . . . . . . . . . . . . . . . . . . . . . . .

12

2.2

Altera DE2-115 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

13

2.3

ISP1362 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

14

2.3.1

15

2.1.8

Device controller . . . . . . . . . . . . . . . . . . . . . . . . . . .

ˇ sen´ı projektu 3 Reˇ

6

18

3.1

V´ ychoz´ı stav projektu . . . . . . . . . . . . . . . . . . . . . . . . . . . .

18

3.2

Souhrn ˇreˇsen´ ych problém˚ u . . . . . . . . . . . . . . . . . . . . . . . . . .

19

3.3

USB modul . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

20

3.3.1

Metoda pro strukturovan´ y VHDL design . . . . . . . . . . . . . .

20

3.3.2

hal.vhd

22

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iv

3.4

3.5

3.3.3

devreq.vhd . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

23

3.3.4

drv.vhd . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ˇ ı dat z EP01 . . . . . . . . . . . . . . . . . . . . . . 3.3.4.1 Cten´

24 27

3.3.4.2

Zápis dat na EP02 . . . . . . . . . . . . . . . . . . . . .

27

3.3.5

usb inc.vhd . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

27

3.3.6

isp inc.vhd . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

27

3.3.7

usb.vhd . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

28

3.3.7.1

Zapojen´ı se zpˇetnou vazbou . . . . . . . . . . . . . . . .

30

3.3.7.2

Zapojen´ı s periodick´ ym zápisem . . . . . . . . . . . . . .

30

3.3.7.3

Zapojen´ı s ˇr´ıd´ıc´ım obvodem . . . . . . . . . . . . . . . .

31

Uˇzivatelské rozhran´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

32

3.4.1

DE2 USB Interface . . . . . . . . . . . . . . . . . . . . . . . . . .

32

3.4.2

DE2 USB Interface Table . . . . . . . . . . . . . . . . . . . . . .

33

3.4.3

DE2 USB Interface Mouse . . . . . . . . . . . . . . . . . . . . . .

34

Návod na zprovoznˇen´ı USB modulu a uˇzivatelského rozhran´ı . . . . . . .

35

4 Testov´ an´ı

36

4.1

Rychlost zápisu do USB modulu . . . . . . . . . . . . . . . . . . . . . . .

37

4.2

Rychlost ˇcten´ı z USB modulu . . . . . . . . . . . . . . . . . . . . . . . .

38

4.3

V´ ypoˇcet maximáln´ı rychlosti . . . . . . . . . . . . . . . . . . . . . . . . .

38

4.4

Spolehlivost pˇrenosu dat . . . . . . . . . . . . . . . . . . . . . . . . . . .

39

5 Z´ avˇ er

40

Literatura

42

A Seznam pouˇ zit´ ych zkratek

43

B Obsah pˇ riloˇ zen´ eho CD

44

C Grafick´ e uˇ zivatelsk´ e prostˇ red´ı

45

C.1 DE2 USB Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

45

C.2 DE2 USB Interface Table . . . . . . . . . . . . . . . . . . . . . . . . . .

46

C.3 DE2 USB Interface Mouse . . . . . . . . . . . . . . . . . . . . . . . . . .

47

Seznam obr´ azk˚ u 2.1

Typy USB konektor˚ u [6] . . . . . . . . . . . . . . . . . . . . . . . . . . .

5

2.2

Zapojen´ı hostitele a zaˇr´ızen´ı[6] . . . . . . . . . . . . . . . . . . . . . . . .

6

2.3

Propojeni FPGA a ISP1362 [5] . . . . . . . . . . . . . . . . . . . . . . .

14

2.4

ISP1362 [4] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

16

3.1

Blokové schéma USB modulu . . . . . . . . . . . . . . . . . . . . . . . .

20

3.2

Generick´ y obvod s dvˇema procesy . . . . . . . . . . . . . . . . . . . . . .

21

3.3

Koneˇcn´ y stavov´ y automat entity HAL . . . . . . . . . . . . . . . . . . .

23

3.4

Koneˇcn´ y stavov´ y automat entity DEVREQ . . . . . . . . . . . . . . . . .

24

3.5

Koneˇcn´ y stavov´ y automat entity DRV, automat GLOBAL . . . . . . . .

25

3.6

Koneˇcn´ y stavov´ y automat entity DRV, automat IRQ . . . . . . . . . . .

26

3.7

Symbol pro USB modul . . . . . . . . . . . . . . . . . . . . . . . . . . .

29

3.8

Zapojen´ı se zpˇetnou vazbou . . . . . . . . . . . . . . . . . . . . . . . . .

30

3.9

Zapojen´ı s periodick´ ym zápisem . . . . . . . . . . . . . . . . . . . . . . .

31

3.10 Zapojen´ı s ˇr´ıd´ıc´ım obvodem . . . . . . . . . . . . . . . . . . . . . . . . .

31

4.1

Graf hustoty pravdˇepodobnosti - rychlost zápisu . . . . . . . . . . . . . .

37

4.2

Graf hustoty pravdˇepodobnosti - rychlost ˇcten´ı . . . . . . . . . . . . . . .

38

C.1 DE2 USB Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

45

C.2 DE2 USB Interface Table . . . . . . . . . . . . . . . . . . . . . . . . . .

46

C.3 DE2 USB Interface Mouse . . . . . . . . . . . . . . . . . . . . . . . . . .

47

vi

Seznam tabulek 2.1

Deskriptor zaˇr´ızen´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

8

2.2

Deskriptor konfigurace . . . . . . . . . . . . . . . . . . . . . . . . . . . .

9

2.3

Deskriptor rozhran´ı . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

10

2.4

Deskriptor koncového bodu . . . . . . . . . . . . . . . . . . . . . . . . .

11

2.5

Propojen´ı FPGA a ISP1362 [5] . . . . . . . . . . . . . . . . . . . . . . .

15

2.6

Adresace na I/O portu [4] . . . . . . . . . . . . . . . . . . . . . . . . . .

17

vii

Kapitola 1 ´ Uvod Bakaláˇrská práce se zab´ yvá komunikac´ı mezi poˇc´ıtaˇcem s operaˇcn´ım systémem Windows a v´ yvojovou deskou DE2-115 [1]. Pro tento u ´ˇcel vyuˇz´ıvá sbˇernici USB. V teoretické ˇca´sti je uveden popis USB standardu se zamˇeˇren´ım na popis USB zaˇr´ızen´ı. Je vysvˇetleno, jak je USB zaˇr´ızen´ı popsáno sv´ ymi deskriptory, a také jak´ ym zp˚ usobem prob´ıhá pˇripojen´ı zaˇr´ızen´ı k hostiteli a následná komunikace. Dále je krátce pˇredstavena v´ yvojová deska DE2-115 a USB ˇcip ISP1362, kter´ ym je deska osazena. Následuj´ıc´ı kapitoly jsou zamˇeˇreny na v´ yvoj USB modulu a popisuj´ı jeho fungován´ı a zp˚ usob propojen´ı s dalˇs´ımi ˇcástmi projektu v programu Quartus II, kter´ y se pouˇz´ıvá pro v´ yvoj program˚ u pro DE2-115. Následuje popis uˇzivatelského rozhran´ı pro operaˇcn´ı systém Windows. V závˇeru práce je cel´ y systém podroben testován´ı na rychlost a spolehlivost pˇrenosu. C´ılem bakaláˇrské práce je vytvoˇrit funkˇcn´ı USB modul v jazyce VHDL pro DE2-115, kter´ y bude snadno pouˇziteln´ y, spolehliv´ y a jednoduˇse zaˇcleniteln´ y do projektu v programu Quartus II. Dále pak vytvoˇrit program pro ovládán´ı VHDL modulu s grafick´ ym uˇzivatelsk´ ym prostˇred´ım, kter´ y umoˇzn´ı komunikaci mezi v´ yvojovou deskou a poˇc´ıtaˇcem.

1

´ KAPITOLA 1. UVOD

1.1

2

Motivace

Jednou z motivac´ı pro vytvoˇren´ı USB modulu ve VHDL je jeho pouˇzit´ı pro v´ yuku v pˇredmˇetu Struktury poˇc´ıtaˇcov´ ych systému (A0B35SPS), kter´ y se vyuˇcuje na Katedˇre ˇ ˇr´ıd´ıc´ı techniky na FEL CVUT. Pro tento u ´ˇcel je zcela nedostaˇcuj´ıc´ı ˇreˇsen´ı od v´ yrobce DE2-115, firmy Altera. Ta ˇreˇs´ı USB komunikaci pomoc´ı ovladaˇce naprogramovaného pro procesor Nios II [2]. Toto ˇreˇsen´ı je nároˇcné na pouˇzitou logiku a pro jeho zprovoznˇen´ı je nutné b´ yt podrobnˇe seznámen s fungován´ım procesoru Nios II a t´ım, jak se programuje. Nav´ıc toto ˇreˇsen´ı nelze pouˇz´ıt pro projekty psané ve VHDL, které studenti v rámci pˇredmˇetu zpracovávaj´ı. Bˇehem hledán´ı stávaj´ıc´ıch ˇreˇsen´ı byl nalezen pouze jeden projekt, kter´ y se tvorbou USB modulu ve VHDL pro DE2 zab´ yval, jedná se o ISP1362 VHDL interface for DE2 v1.0 od Mikhaila Zakhaova [3], pˇr´ıstupné pod GNU GPL licenc´ı [10]. Tento projekt byl znaˇcnˇe nedokonˇcen´ y, ale poskytoval dobr´ y v´ ychoz´ı bod pro dalˇs´ı v´ yvoj a tato práce z nˇej vycház´ı. Bliˇzˇs´ı popis stavu projektu pˇri pˇrevzet´ı poskytuje kapitola 3.1.

Kapitola 2 Teoretick´ aˇ c´ ast 2.1

USB standard

2.1.1

Vznik a historie

USB je technick´ y standard, kter´ y vznikl pˇribliˇznˇe v polovinˇe devadesát´ ych let minulého stolet´ı. D˚ uvodem jeho v´ yvoje byla snaha standardizovat pˇripojen´ı pro poˇc´ıtaˇcové periferie, které dokáˇze nejen zprostˇredkovat komunikaci, ale zároveˇ n i napájet pˇripojené zaˇr´ızen´ı. Standard definuje konektory, kabeláˇz, komunikaˇcn´ı protokol a také pravidla pro zm´ınˇené napájen´ı zaˇr´ızen´ı. V dneˇsn´ı dobˇe se USB standard pouˇz´ıvá prakticky na vˇsech zaˇr´ızen´ıch, které se pˇripojuj´ı k osobn´ım poˇc´ıtaˇc˚ um. Zároveˇ n vˇsak nacház´ı své uplatnˇen´ı v mnoha dalˇs´ıch odvˇetv´ıch, pˇredevˇs´ım pˇri programován´ı mikrokontrolér˚ u nebo FPGA ˇcip˚ u. USB standard se neustále vyv´ıj´ı a existuje v nˇekolika verz´ıch, které jsou spolu zpˇetnˇe kompatibiln´ı. • USB 1.1 - Existuj´ı dva typy zaˇr´ızen´ı, pomalá (Low-Speed) s rychlost´ı 1,5 Mbit/s a rychlá (Full-Speed) s pˇrenosovou rychlost´ı 12 Mbit/s. • USB 2.0 - Druhá generace USB pˇriˇsla s nov´ ym reˇzimem Hi-Speed, kter´ y nab´ız´ı pˇrenosovou rychlost 480 Mbit/s. • USB 3.0 - Pˇrináˇs´ı do svˇeta USB zmˇenu v podobˇe dev´ıti vodiˇc˚ u m´ısto p˚ uvodn´ıch ˇctyˇr a d´ıky tomu nab´ız´ı rychlost aˇz 5 Gbit/s. Konektor je ovˇsem stále navrˇzen tak, aby zachoval kompatibilitu se starˇs´ımi verzemi zaˇr´ızen´ı.

3

´ C ˇ AST ´ KAPITOLA 2. TEORETICKA

4

Vzhledem k rozsáhlosti materiál˚ u, které popisuj´ı USB standard (640 stran + pˇr´ılohy) by bylo nad rámec této práce popsat vˇsechny detaily fungován´ı. Pozornost je proto zamˇeˇrena na témata, která jsou kl´ıˇcová pro pochopen´ı dalˇs´ıch ˇca´st´ı práce. Ostatn´ı informace lze nalézt bud’ v kompletn´ı technické dokumentaci [7], nebo ve zkráceném v´ ytahu popisuj´ıc´ım kl´ıˇcové vlastnosti [6].

2.1.2

Z´ akladn´ı technick´ a specifikace

Pˇr´ıstroje zapojené pˇres USB se dˇel´ı na hostitele a zaˇr´ızen´ı. Hostitel je vˇzdy pouze jeden1 a ˇr´ıd´ı pohyb dat na sbˇernici, nacház´ı se tedy v roli master. USB sbˇernice má hvˇezdicovou topologii a k jednomu hostiteli lze pˇripojit aˇz 127 zaˇr´ızen´ı. Tato zaˇr´ızen´ı jsou v roli slave a nemohou sama vyvolat komunikaci, pouze ˇcekaj´ı na poˇzadavky od hostitele. Do verze USB 2.0 jsou v USB kabelu pouˇzity ˇctyˇri vodiˇce. Prvn´ı dva jsou napájec´ı (+5V a GND) a druhé dva jsou kroucené dvojlinky slouˇz´ıc´ı jako datové vodiˇce. Konektory pro pˇripojen´ı k hostiteli a zaˇr´ızen´ı jsou mechanicky nezamˇenitelné. Nejv´ıce pouˇz´ıvané typy konektor˚ u se znaˇc´ı jako typ A (pouˇz´ıvá se na stranˇe hostitele) a typ B (pouˇz´ıvá se pro pˇripojen´ı zaˇr´ızen´ı), jak ukazuje obrázek 2.1. Od verze USB 2.0 dále existuje miniUSB B konektor pouˇz´ıvan´ y napˇr´ıklad pro telefony a tablety. Pro zakódován´ı sériového pˇrenosu se pouˇz´ıvá NRZI (Not Return to Zero Invert) kódován´ı. USB zaˇr´ızen´ı je typu plug’n’play, uˇzivatel tedy pouze pˇripoj´ı zaˇr´ızen´ı k hostiteli, ten provede proces enumerace, naˇcte následnˇe pˇr´ısluˇsn´ y ovladaˇc a zaˇr´ızen´ı je pˇripraveno k pouˇzit´ı. Ovladaˇce k danému zaˇr´ızen´ı jsou rozliˇsovány pomoc´ı PID/VID (Product ID/Vendor ID). VID jsou obchodovatelná ˇc´ısla a je nutno takové ˇc´ıslo zakoupit, jestliˇze chceme na trh uvést vlastn´ı USB zaˇr´ızen´ı. Pro nekomerˇcn´ı vyuˇzit´ı vˇetˇsinou v´ yrobci ˇcip˚ u dávaj´ı k dispozici VID/PID o kterém se v´ı, ˇze nen´ı pouˇzito v komerˇcn´ıch zaˇr´ızen´ıch. Jin´ı v´ yrobci ˇcip˚ u pak prodávaj´ı práva na pouˇzit´ı PID s jejich VID pro v´ yrobu komerˇcn´ıch zaˇr´ızen´ı. Dalˇs´ım aspektem, ve kterém se USB odliˇsuje od jin´ ych pˇrenosov´ ych standard˚ u, jsou ˇ ıd´ıc´ı mód slouˇz´ı pˇredevˇs´ım pro enumeraci zaˇr´ızen´ı po pˇripojen´ı, zat´ımco pˇrenosové módy. R´ izochronn´ı mód pro pˇrenos stream˚ u (audio, video). Blokov´ y pˇrenos je urˇcen pro spolehliv´ y pˇrenos vˇetˇs´ıch blok˚ u dat bez podm´ınky pˇrenosu v reálném ˇcase, ale na rozd´ıl od 1

Neplat´ı pro USB On the Go, kde se role mohou mˇenit za bˇehu


5

izochronn´ıho garantuje doruˇcen´ı vˇsech paket˚ u ve správnem poˇrad´ı. Pˇreruˇsovac´ı pˇrenos je vyuˇzit v pˇr´ıpadˇe, kdy zaˇr´ızen´ı potˇrebuje odeslat data zˇr´ıdka, ale poˇzaduj´ı rychlé doruˇcen´ı. Tento typ pˇrenosu garantuje pˇrenos dat v daném ˇcase a v pˇr´ıpadˇe chyby opakované odeslán´ı dat.

Obr´ azek 2.1: Typy USB konektor˚ u [6]

2.1.3

Koncov´ e body a roury

USB zaˇr´ızen´ı odes´ılá a pˇrij´ımá data na definovan´ ych koncov´ ych bodech, hostitel pˇrenáˇs´ı data pomoc´ı rour. Roura je logické spojen´ı mezi hostitelem a koncov´ ym bodem zaˇr´ızen´ı. Roury lze podle typu pˇrenos˚ u rozdˇelit na dva druhy. • Stream pipes - Vyuˇz´ıvaj´ı se pro pˇrenosy typu blokové, izochronn´ı a pˇreruˇsovac´ı. Jsou pouze jednosmˇerné a pˇrenáˇs´ı nestrukturovaná data. • Message pipes - Slouˇz´ı pro ˇr´ıd´ıc´ı pˇrenosy, jsou obousmˇerné a typicky pos´ılaj´ı strukturovaná data. Jednotlivé pˇrenosy prob´ıhaj´ı v sekvenci ˇza´dost - data - potvrzen´ı. Koncové body si lze pˇredstavit jako u ´st´ı roury, at’ uˇz vstupn´ı, nebo v´ ystupn´ı. Koncové body jsou oznaˇcovány IN a OUT podle smˇeru pˇrenosu dat. Pokud hostitel odes´ılá data na koncov´ y bod s oznaˇcen´ım EP01, pak se koncov´ y bod oznaˇcuje EP01 OUT. Zaˇr´ızen´ı nem˚ uˇze samo iniciovat pˇrenos, protoˇze USB sbˇernice je typu Master-Slave, a proto zapisuje data do vyrovnávac´ı pamˇeti na koncovém bodu EP01 IN a následnˇe ˇceká, dokud hostitel nezaˇsle IN paket s poˇzadavkem na data. Kaˇzd´ y koncov´ y bod je pˇresnˇe popsán sv´ ym deskriptorem koncového budu, o kterém bude ˇreˇc dále.

2.1.4

USB adresace

Na obrázku:2.2 vid´ıme zp˚ usob pˇripojen´ı USB zaˇr´ızen´ı k hostiteli (blok ”Host”). V bloku ”My Function”se pro kaˇzd´ y koncov´ y bod nacház´ı vyrovnávac´ı pamˇet’, která ukládá pˇrijatá


6

data, nebo data ˇcekaj´ıc´ı na odeslán´ı. Pr˚ ubˇeh USB pˇrenosu m˚ uˇze vypadat napˇr´ıklad následovnˇe. Hostitel vyˇsle paket na sbˇernici. USB zaˇr´ızen´ı podle adresy rozpoznaj´ı, pro které z nich je paket urˇcen a následnˇe dané zaˇr´ızen´ı nakop´ıruje pˇrijatá data do pamˇeti koncového bodu, kterému byl pˇrenos adresován. Zaˇr´ızen´ı po u ´spˇeˇsném uloˇzen´ı dat odeˇsle hostiteli ACK signál informuj´ıc´ı o u ´spˇeˇsném pˇrijet´ı (pouze izochronn´ı pˇrenos neinformuje hostitele o pˇrijet´ı, m˚ uˇze tedy doj´ıt ke ztrátˇe dat). Zároveˇ n se v zaˇr´ızen´ı vytvoˇr´ı pˇreruˇsen´ı pro dan´ y koncov´ y bod, které informuje zaˇr´ızen´ı o pˇr´ıtomnosti dat ve vyrovnávac´ı pamˇeti koncového bodu.

Obr´ azek 2.2: Zapojen´ı hostitele a zaˇr´ızen´ı[6]

2.1.5

ˇ ıd´ıc´ı pˇ R´ renos

ˇ ıd´ıc´ı pˇrenos je vˇetˇsinou pouˇzit pro enumeraci zaˇr´ızen´ı po pˇripojen´ı k hostiteli. Pro R´ Low-speed zaˇr´ızen´ı je délka paketu dána na 8 byt˚ u, pro High-speed zaˇr´ızen´ı m˚ uˇze b´ yt délka paketu 8, 16, 32 nebo 64 byt˚ u (definuje se v koncovém bodu). Pˇri tomto pˇrenosu se pouˇz´ıvá r˚ uznˇe dlouh´ ych blok˚ u dat a protokol se snaˇz´ı zajistit co nejvˇetˇs´ı pravdˇepodobnost správného doruˇcen´ı pomoc´ı sekvence ˇza´dost - data - potvrzen´ı.

2.1.6

Blokov´ y pˇ renos

Blokov´ y pˇrenos se typicky pouˇz´ıvá pro pˇrenos velkého objemu dat, u kterého záleˇz´ı na spolehlivém doruˇcen´ı vˇsech paket˚ u ve správném poˇrad´ı. M˚ uˇze se jednat napˇr´ıklad o dokument k vytisknut´ı odes´ılan´ y tiskárnˇe. Blokov´ y pˇrenos je moˇzné pouˇz´ıt pouze u Full a High-speed zaˇr´ızen´ı. Pˇrenos je jednosmˇern´ y a nen´ı garantovaná pˇrenosová rychlost nebo minimáln´ı latence, d˚ uleˇzit´ ym parametrem je bezchybn´ y pˇrenos vˇsech dat. K tomu se


7

vyuˇz´ıvá CRC kódován´ı, které kontroluje vˇsechny pˇrijaté pakety a pˇri chybˇe se pˇrenos opakuje.

2.1.7

USB deskriptory

Kaˇzdé USB zaˇr´ızen´ı vyuˇz´ıvá deskriptory k tomu, aby o sobˇe hostiteli podalo potˇrebné informace k enumeraci zaˇr´ızen´ı pˇri pˇripojen´ı. Tyto deskriptory obsahuj´ı napˇr´ıklad informaci o v´ yrobci, podporované verzi USB, poˇctu koncov´ ych bod˚ u a typu konfigurace. USB zaˇr´ızen´ı popisuj´ı následuj´ıc´ı deskriptory. • Deskriptor zaˇr´ızen´ı • Deskriptor konfigurace • Deskriptor rozhran´ı • Deskriptor koncového bodu • Textov´ y deskriptor

´ C ˇ AST ´ KAPITOLA 2. TEORETICKA 2.1.7.1

8

Deskriptor zaˇ r´ızen´ı

USB zaˇr´ızen´ı m˚ uˇze m´ıt pouze jeden deskriptor zaˇr´ızen´ı. Ten udává informace o v´ yrobci, VID, PID atd. Celkovou podobu deskriptoru zaˇr´ızen´ı ukazuje tabulka 2.1. Tabulka 2.1: Deskriptor zaˇr´ızen´ı

Offset

Pole

Velikost

Hodnota

Popis

0

bLength

1

Number

Velikost deskriptoru v bytech

1

bDescriptorType

1

Constant Deskriptor zaˇr´ızen´ı (0x01)

2

vcdUSB

2

BCD

Verze USB specifikace se kterou zaˇr´ızen´ı pracuje

4

bDeviceClass

1

Class

Kód tˇr´ıdy. Pokud je nulov´ y, kaˇzdé rozhran´ı si specifikuje svou vlastn´ı tˇr´ıdu. Pokud je roven 0xFF, pak je kód tˇr´ıdy specifikován v´ yrobcem.

5

bDeviceSubClass

1

SubClass

Subclass code pˇridˇelen od USB Org

6

bDeviceProtocol

1

Protocol

Protocol code pˇridˇelen od USB Org

7

bMaxPacketSize

1

Number

Maximáln´ı velikost paketu pro Endpoint 0

8

idVendor

2

ID

ID v´ yrobce (pˇridˇeluje USB Org)

10

idProduct

2

ID

ID produktu (pˇridˇeluje v´ yrobce)

12

bcdDevice

2

BCD

Verze zaˇr´ızen´ı

14

iManufacturer

1

Index

Index textového deskriptoru popisuj´ıc´ı v´ yrobce

15

iProduct

1

Index

Index textového deskriptoru popisuj´ıc´ı produkt

16

iSerialNumber

1

Index

Index textového deskriptoru obsahuj´ıc´ıho seriové ˇc´ıslo

17

bNumConfiguratons

1

Integer

Poˇcet moˇzn´ ych konfigurac´ı

Textové deskriptory slouˇz´ı k poskytnut´ı bliˇzˇs´ıch informac´ı o v´ yrobci, produktu a sériovém ˇc´ısle zaˇr´ızen´ı. Tyto poloˇzky jsou nepovinné, a pokud nejsou uvedeny, mˇel by pro nˇe b´ yt pouˇzit v deskriptoru nulov´ y index.

´ C ˇ AST ´ KAPITOLA 2. TEORETICKA 2.1.7.2

9

Deskriptor konfigurace

Zaˇr´ızen´ı m˚ uˇze m´ıt v´ıce deskriptor˚ u konfigurace. Pˇr´ıkladem m˚ uˇze b´ yt zaˇr´ızen´ı, které má vlastn´ı zdroj napájen´ı, ale m˚ uˇze b´ yt napájeno i pˇres USB bez pˇripojen´ı extern´ıho zdroje. U takovéhoto zaˇr´ızen´ı se hostitel rozhodne mezi tˇemito dvˇema konfiguracemi podle toho, jak je zrovna zaˇr´ızen´ı zapojeno. Dalˇs´ım pˇr´ıpadem odliˇsn´ ych konfigurac´ı m˚ uˇze b´ yt pˇr´ıpad, kdy se dva konfiguraˇcn´ı deskriptory liˇs´ı v deskriptorech rozhran´ı a koncov´ ych bod˚ u. Vˇetˇsina pouˇz´ıvan´ ych zaˇr´ızen´ı je vˇsak jednoduchá a maj´ı pouze jeden deskriptor konfigurace. Jeho strukturu ukazuje tabulka 2.2. Jakmile hostitel pˇrijme vˇsechny informace o konfiguraci zaˇr´ızen´ı, odeˇsle do zaˇr´ızen´ı pˇr´ıkaz SetConfiguration s nenulovou hodnotou, která se rovná bConfigurationValue jedné z konfigurac´ı. Ve chv´ıli, kdy hostitel pˇreˇcte a potvrd´ı deskriptor konfigurace, vrát´ı zaˇr´ızen´ı celou konfiguraˇcn´ı hierarchii, tedy vˇsechny deskriptory rozhran´ı a koncov´ ych bod˚ u spadaj´ıc´ı pod danou konfiguraci. Celková délka odeslan´ ych dat je pak vyjádˇrena v poli wTotalLength. Tabulka 2.2: Deskriptor konfigurace

Offset

Pole

Velikost

Hodnota

Popis

0

bLength

1

Number


1

bDescriptorType

1

Constant Konfiguraˇcn´ı deskriptor (0x02)

2

wTotalLength

2

Number

Celková délka odeslan´ ych dat

4

bNumberInterfaces

1

Number

Poˇcet rozhran´ı

5

bConfigurationValue

1

Number

Hodnota, která se pouˇzije jako argument pro vybrán´ı dané konfigurace

6

iConfiguration

1

Index

Index textového deskriptoru popisuj´ıc´ı tuto konfiguraci

7

bmAttributes

1

Bitmap

D7 Napájen´ı pˇres sbˇernici, D6 Vlastn´ı napájen´ı, D5 Remote wakeup 2 , D4-D0 Rezervované (0)

8

bMaxPower

2.1.7.3

1

mA

Maximáln´ı spotˇreba energie

Deskriptor rozhran´ı

Deskriptor rozhran´ı si lze pˇredstavit jako hlaviˇckov´ y soubor pro skupinu koncov´ ych bod˚ u. Napˇr´ıklad u tiskárny lze m´ıt jedno rozhran´ı pro tisk, druhé pro skener atd. Struk2

Zaˇr´ızen´ı m˚ uˇze probudit hostitele, kter´ y se nacház´ı v suspend state


10

turu deskriptoru rozhran´ı ukazuje tabulka 2.3. Tabulka 2.3: Deskriptor rozhran´ı

Offset

Pole

Velikost

Hodnota

Popis

0

bLength

1

Number


1

bDescriptorType

1

Constant Deskriptor rozhran´ı (0x04)

2

bInterfaceNumber

1

Number

Index daného rozhran´ı

3

bAlternateSetting

1

Number

Hodnota pro v´ ybˇer alternativn´ıho nastaven´ı

4

bNumEndpoints

1

Number

Poˇcet koncov´ ych bod˚ u daného interface

5

bInterfaceClass

1

Class

Class code (pˇridˇelen USB Org)

6

bInterfaceSubClass

1

SubClass

Subclass code (Pˇridˇelen USB Org)

7

bInterfaceProtocol

1

Protocol

Protocol code

8

iInterface

1

Index

Index textového deskriptoru popisuj´ıc´ıho toto rozhran´ı

BInterfaceClass, bInterfaceSubClass a bInterfaceProtocol lze pouˇz´ıt pro specifikaci typu zaˇr´ızen´ı (napˇr´ıklad Mass storage device). D´ıky tomu lze vyuˇz´ıt ovladaˇce pro danou tˇr´ıdu zaˇr´ızen´ı a nen´ı nutné vytváˇret specifické ovladaˇce. 2.1.7.4

Deskriptor koncov´ eho bodu

Deskriptor koncového bodu urˇcuje typ pˇrenosu, smˇer a maximáln´ı velikost paketu, kterou je schopen dan´ y koncov´ y bod pˇrijmout. Kontroln´ı koncov´ y bod EP0, pˇres kter´ y komunikuje hostitel se zaˇr´ızen´ım pˇri enumeraci, odpov´ıda na pakety s adresou nula a je ve standardu pˇresnˇe definován, proto pro nˇej nen´ı potˇreba definovat deskriptor koncového bodu. Strukturu deskriptoru popisuje tabulka 2.4.


11

Tabulka 2.4: Deskriptor koncového bodu

Offset

Pole

Velikost

Hodnota

Popis

0

bLength

1

Number


1

bDescriptorType

1

Constant

Deskriptor koncového bodu (0x05)

2

bIEndpointAdress

1

Endpoint Adresa koncového bodu

3

bmAttributes

1

Bitmap

Vlastnosti koncového bodu

4

wMaxPacketSize

2

Number

Maximáln´ı velikost paketu, kter´ y je koncov´ y bod schopen odeslat, nebo pˇrijmout

6

bInterval

1

Number

Interval pro kontrolu koncového bodu hostitelem. Udává se v poˇctu rámc˚ u. Pro blokové a kontroln´ı pˇrenosy se nevyuˇz´ıvá, pro izochronn´ı je 1 a pro pˇreruˇsovac´ı m˚ uˇze nab´ yvat hodnoty 1 aˇz 255.

Adresa koncového bodu je kódovaná následuj´ıc´ım zp˚ usobem. Bity 0 aˇz 3 udávaj´ı ˇc´ıslo koncového bodu, bity 4 aˇz 6 jsou rezervované, hodnota se nastavuje na 0. Bit 7 udává smˇer. Pro OUT koncov´ y bod je hodnota 0 a pro IN koncov´ y bod 1. Vlastnosti koncového bodu jsou zakódované v bytu takto. Bity 0 aˇz 1 udávaj´ı typ pˇrenosu. Kontroln´ı = 00, izochronn´ı = 01, blokov´ y = 10 a pˇreruˇsovac´ı = 11. Bity 2 aˇz 7 jsou rezervované pro izochronn´ı koncové body.


2.1.8

12

Enumerace zaˇ r´ızen´ı

Enumerace je proces, pˇri kterém hostitel zjiˇst’uje, jaké zaˇr´ızen´ı bylo pˇripojeno na sbˇernici a jaké má parametry. Typická enumerace zaˇr´ızen´ı v prostˇred´ı Windows prob´ıhá následovnˇe [8]. 1. Stabilizace portu - po dobu alespoˇ n 100ms nesm´ı nastat na portu zmˇena pˇripojen´ı. 2. Reset portu - hostitel resetuje port a um´ıst´ı zaˇr´ızen´ı do základn´ıho stavu, to nyn´ı odpov´ıda na adrese 0. 3. Poˇzadavek na deskriptor zaˇr´ızen´ı - hostitel zaˇsle poˇzadavek na deskriptor zaˇr´ızen´ı, tento poˇzadavek je pouˇzit pouze k urˇcen´ı maximáln´ı velikosti kontroln´ıho paketu a po pˇreˇcten´ı prvn´ıch osmi byt˚ u zaslan´ ych zaˇr´ızen´ım docház´ı k druhému resetu USB portu. 4. Nastaven´ı USB adresy - v tomto kroku je USB zaˇr´ızen´ı pˇridˇelena adresa a hostitel ˇceká 10ms, neˇz se zaˇr´ızen´ı stabilizuje. 5. Druh´ y poˇzadavek na deskriptor zaˇr´ızen´ı - hostitel pˇreˇcte ze zaˇr´ızen´ı cel´ y deskriptor zaˇr´ızen´ı a nastav´ı pole bLength a bDescriptorType podle z´ıskan´ ych hodnot. 6. Poˇzadavek na konfiguraˇcn´ı deskriptor - z d˚ uvod˚ u kompatibility oˇcekává hostitel délku konfiguraˇcn´ıho deskriptoru 255 byt˚ u. Po pˇreˇcten´ı celého deskriptoru se správnost pˇrijat´ ych dat ovˇeˇr´ı tak, ˇze poˇcet pˇrijat´ ych byt˚ u mus´ı b´ yt vˇetˇs´ı nebo roven poli wTotalLength. Pˇri správném pˇreˇcten´ı celého deskriptoru docház´ı k validaci zaˇr´ızen´ı a Windows zaˇcne hledat ovladaˇc pro dané zaˇr´ızen´ı pomoc´ı sluˇzby Windows update.


2.2

13

Altera DE2-115

Tato kapitola krátce seznamuje s v´ yvojovou a v´ yukovou deskou DE2-115 od firmy Altera [5], která je urˇcena pro v´ yuku struktur poˇc´ıtaˇcov´ ych systém˚ u, digitáln´ı logiky a FPGA technologie. Jedná se o zaˇr´ızen´ı s velk´ ym mnoˇzstv´ım periferi´ı a ˇsirok´ ym spektrem vyuˇzit´ı. Lze ho pouˇz´ıt na drobné ˇskoln´ı projekty, i na ˇreˇsen´ı komplexn´ıch problém˚ u a pro sloˇzitˇejˇs´ı návrhy. Deska je osazena FPGA ˇcipem Cyclone IV EP4CE115F29C7 a disponuje nˇekolika druhy pamˇet´ı, jmenovitˇe 128 MB SDRAM, 2MB SRAM a 8MB Flash. Dále je moˇzné pamˇet’ rozˇs´ıˇrit pomoc´ı SD karty. Hodinov´ y signál je generován 50 MHz oscilátorem, ale lze vyuˇz´ıt i extern´ı SMA vstup a v´ ystup. Zaˇr´ızen´ı je vybaveno I/O porty pro zprostˇredkován´ı komunikace s okol´ım. • Zabudovan´ y USB-Blaster pro konfiguraci FPGA • Mikrofon (24-bitov´ y Audio CODEC) • Video Out (VGA 8-bit DAC) • Video IN (NTSC/PAL/Multi-format) • RS232 • Vstupn´ı infraˇcerven´ y port • PS/2 port pro myˇs nebo klávesnici • 2x 10/100/1000 Ethernet • USB 2.0 (Typ A a B) • HSMC Zároveˇ n jsou k dispozici periferie pro zobrazován´ı dat a ovládán´ı v´ yvojové desky. Pro zobrazen´ı lze vyuˇz´ıt osm sedmisegmentov´ ych displej˚ u a 16 x 2 LCD displej. Dále pak 18 ˇcerven´ ych LED a 9 zelen´ ych LED. Pro ovládán´ı je pˇripraveno 18 switch˚ u a 4 tlaˇc´ıtka.


2.3

14

ISP1362

Pro zprostˇredkován´ı USB komunikace u DE2-115 je na v´ yvojové desce Philips ISP1362 single-chip Universal Serial Bus (USB) On-The-Go (OTG) controller (dále ISP1362) [4]. Tento ˇcip je tvoˇren z Philips slave host controller (dále HC) a ISP1811B Device controller (dále DC). K ISP1362 jsou pˇripojeny dva USB porty, prvn´ı z nich je typu A a slouˇz´ı k pˇripojen´ı USB zaˇr´ızen´ı, pokud ˇcip slouˇz´ı jako hostitel. Druh´ y port je typu B a USB zaˇr´ızen´ı se pˇres nˇej pˇripojuje USB kabelem k hostiteli. ISP1362 podporuje i OTG specifikaci, která umoˇzn ˇuje stˇr´ıdán´ı rol´ı (Master-Slave) mezi dvˇema zaˇr´ızen´ımi na základˇe vyjednávac´ıho protokolu k tomu urˇceného. ISP1362 je plnˇe kompatibiln´ı s USB specifikac´ı 2.0 a v reˇzimu Full-speed podporuje pˇrenos dat v rychlosti 12 Mbit/s. Na obrázku 2.3 lze vidˇet jak je FPGA Cyclone pˇripojen k ISP1362.

Obr´ azek 2.3: Propojeni FPGA a ISP1362 [5]


15

Tabulka 2.5 popisuje jednotlivé signály pouˇzité pˇri propojen´ı a jejich roli pˇri komunikaci mezi FPGA Cyclone a ISP1362. Tabulka 2.5: Propojen´ı FPGA a ISP1362 [5]

Signál

Smˇer

OTG ADDR[0]

output

Pouˇzit´ı Rozhoduje, zda se jedná o pˇr´ıkazovou ˇci datovou fázi pˇri zápisu, nebo ˇcten´ı registru.

OTG ADDR[1]

output

Vyb´ırá mezi Host controller a Device controller (viz. obr.2.4).

OTG DATA[15..0] bidirectional Obousmˇerná datová sbˇernice, pomoc´ı které se lze pˇripojit k vnitˇrn´ım registr˚ um a k vyrovnávac´ım pamˇet´ım v ISP1362. OTG CS N

output

Chip select rozhoduje, zda se pˇristupuje do registru, nebo do vyrovnávac´ı pamˇeti.

OTG WR N

output

Pokud je OTG WR N aktivn´ı, lze zapisovat je do registru, nebo vyrovnávac´ı pamˇeti

OTG RD N

output

Pokud je OTG RD N aktivn´ı, lze ˇc´ıst z registru nebo vyrovnávac´ı pamˇeti.

OTG RST N

output

Vstupn´ı reset signál restartuje zaˇr´ızen´ı, to je znovu nakonfigurováno a pˇripojeno k hostiteli.

OTG INT[1..0]

input

Pˇreruˇsovac´ı signál od ISP1362, kter´ y informuje o zmˇenˇe ve vyrovnávac´ı pamˇeti koncového bodu

OTG DACK[1..0]

output

Vstup pro DMA - nen´ı pouˇzit

OTG DREQ[1..0]

input

V´ ystup pro DMA - nen´ı pouˇzit

OTG FSPEED

bidirectional USB Full Speed, 0 = Enable, Z = Disable

OTG LSPEED

bidirectional USB Low Speed, 0 = Enable, Z = Disable

2.3.1

Device controller

V bakaláˇrské práci funguje DE2-115 v roli USB zaˇr´ızen´ı, komunikace je tedy ˇr´ızena obvodem ISP1811B Device controller. DC obsahuje 14 programovateln´ ych koncov´ ych bod˚ u a 2 kontroln´ı IN/OUT koncové body. Pˇr´ımo na ˇcipu je integrováno 2462 byt˚ u multikonfiguraˇcn´ı vyrovnávac´ı pamˇeti a je podporován double buffering pro zv´ yˇsen´ı propustnosti a ulehˇcen´ı pˇrenos˚ u v reálném ˇcase. ISP1362 se pˇripojuje k mikrokontroléru, nebo FPGA


16

ˇcipu (dále zmiˇ nováno jen jako mikrokontrolér) pomoc´ı vysokorychlostn´ı ˇsestnácti bitové sbˇernice s rychlost´ı pˇrenosu aˇz 10 MB/s. Na obrázku 2.4 se je vidˇet blokové schéma USB ˇcipu.

Obrázek 2.4: ISP1362 [4]

ISP1362 pouˇz´ıvá I/O mód pro pˇr´ıstup k vnitˇrn´ım registr˚ um a vyrovnávac´ı pamˇet´ı pomoc´ı extern´ıho mikrokontroléru. Vyuˇz´ıvá k tomu signály popsané v tabulce2.5. ISP1362 nab´ız´ı i Direct Memory Acces (DMA) pˇr´ıstup, neboli pˇr´ım´ y pˇr´ıstup do pamˇeti, ale tento zp˚ usob nebude v práci pouˇzit, proto nen´ı bl´ıˇze popsán. V´ıce informac´ı lze nalézt v datasheetu v´ yrobku. Vyrovnávac´ı pamˇet’ pro zaˇr´ızen´ı je rozdˇelená do ˇsestnácti blok˚ u. Prvn´ı dva jsou urˇceny pro kontroln´ı vstupn´ı a v´ ystupn´ı koncové body a následuje prostor pro dalˇs´ıch ˇctrnáct programovateln´ ych koncov´ ych bod˚ u. Pˇrestoˇze kontroln´ı koncové body maj´ı fixn´ı velikost danou v datasheetu produktu, je potˇreba urˇcit prostor ve vyrovnávac´ı pamˇet´ı pro vˇsech ˇsestnáct koncov´ ych bod˚ u, neˇz dojde k rozdˇelen´ı vnitˇrn´ı vyrovnávac´ı pamˇeti. Programova-


17

telné koncové body mohou m´ıt velikost od 16 do 1023 byt˚ u. D˚ uleˇzité je ale nepˇresáhnout v souˇctu celkovou velikost vyrovnávac´ı pamˇeti 2462 byt˚ u. Tabulka 2.6 ukazuje jednotlivé kombinace na vstupu pro pˇr´ıstup do intern´ıch registr˚ u zaˇr´ızen´ı, nebo do vyrovnávac´ı pamˇeti. Zat´ımco adresa pro pˇr´ıstup je dekódována ze signálu CS, A0 a A1, smˇer signálu je urˇcen pomoc´ı signál˚ u RD a WR. Pro u ´plnost je nutno dodat, ˇze oznaˇcen´ı L znaˇc´ı stav LOW(logická nula), zat´ımco H je zkratka pro stav HIGH(logická jedna).

Tabulka 2.6: Adresace na I/O portu [4]

CS A1

ˇıˇrka datové sbˇernice A0 Druh pˇr´ıstupu S´

Popis

L

L

L

R/W

16 bit˚ u

HC data port

L

L

H

W

16 bit˚ u

HC command port

L

H

L

R/W

16 bit˚ u

DC data port

L

H

H

W

16 bit˚ u

DC command port

Pˇr´ıstup k registru nebo do vyrovnávac´ı pamˇeti zaˇr´ızen´ı prob´ıhá ve dvou fáz´ıch. V prvn´ı fázi se vyˇsle 16bitov´ y pˇr´ıkaz, kter´ y slouˇz´ı jako adresa registru, se kter´ ym bude komunikováno v datové fázi. Pro urˇcen´ı registru se vyuˇz´ıvá pouze niˇzˇs´ı byte, data ve vyˇsˇs´ım bytu jsou ignorována. Pˇri druhé fázi docház´ı pˇrenosu dat mezi mikrokontrolérem a vnitˇrn´ım registrem ISP1362. Vˇetˇsina registr˚ u v ISP1362 je 16bitová, ale ˇcip obsahuje i nˇekolik 32bitov´ ych registr˚ u. V jejich pˇr´ıpadˇe pak za pˇr´ıkazovou fáz´ı následuj´ı dvˇe fáze datové. Kompletn´ı seznam DC registr˚ u vˇcetnˇe jejich jmen, adres a v´ yznam˚ u jednotliv´ ych bit˚ uv nich lze nalézt v datasheetu, kap. 16. O zmˇenách ve vyrovnávac´ı pamˇeti koncov´ ych bod˚ u informuje ISP1362 pˇr´ısluˇsn´ y mikrokontrolér pomoc´ı hardwarového pˇreruˇsen´ı. V základn´ım nastaven´ı slouˇz´ı signál OTG INT[0] k pˇrenosu pˇreruˇsen´ı od HC a OTG INT[1] informuje o pˇreruˇsen´ı od DC. Pro kaˇzd´ y koncov´ y bod lze nastavit, zda má pos´ılat pˇreruˇsen´ı, kdyˇz dojde ke zmˇenˇe ve vyrovnávac´ı pamˇeti.

Kapitola 3 ˇ sen´ı projektu Reˇ Praktická ˇca´st bakaláˇrské práce sestává ze dvou hlavn´ıch ˇca´st´ı. Prvn´ı z nich je vytvoˇrit USB modul napsan´ y ve VHDL do v´ yvojové desky, kter´ y bude snadno pouˇziteln´ y, spolehliv´ y a nenároˇcn´ y na pouˇzitou logiku. Druh´ ym u ´kolem je vytvoˇren´ı programu pro Windows, kter´ y bude zajiˇst’ovat komunikaci s v´ yvojovou deskou a poskytne uˇzivateli pohodlné rozhran´ı pro ˇr´ızen´ı komunikace. Jak jiˇz bylo zm´ınˇeno v u ´vodu práce, jako v´ ychoz´ı bod pro splnˇen´ı tˇechto u ´kol˚ u je pouˇzit projekt ISP1362 VHDL interface for DE2 v1.0 od Mikhaila Zakhaova. Tento projekt je volnˇe dostupn´ y k pouˇzit´ı a u ´pravˇe pod GNU GPL licenc´ı.

3.1

V´ ychoz´ı stav projektu

Zdrojové kódy projektu jsou dostupné z [3]. Projekt byl naposled upraven v záˇr´ı roku 2012 a pˇri pˇrevzet´ı se nacházel v následuj´ıc´ım stavu v´ yvoje. • VHDL modul lze nahrát do v´ yvojové desky DE2 pomoc´ı softwaru Quartus II. Po jej´ım pˇripojen´ı dojde k u ´spˇeˇsné enumeraci zaˇr´ızen´ı. Modul operuje pouze ve smyˇcce. To znamená, ˇze data odeslána hostitelem do zaˇr´ızen´ı, jsou zaˇr´ızen´ım pˇrijata a odeslána zpˇet hostiteli. Zcela chyb´ı moˇznost pˇripojit k modulu vstupn´ı signál, nebo z modulu pˇreˇc´ıst data. Na jeden USB pˇrenos lze odeslat nebo pˇrijmout dva byty dat pomoc´ı blokového pˇrenosu. • Je navrhnuto pouˇzit´ı knihovny libusb-win32 v programovac´ım jazyce C pro obsluhu USB portu na stranˇe hostitele, tedy v osobn´ım poˇc´ıtaˇci [9].

18

ˇ SEN ˇ Í PROJEKTU KAPITOLA 3. RE

19

• Jako program pro pˇripojen´ı k USB zaˇr´ızen´ı a následnou komunikaci je pouˇzit upraven´ y ukázkov´ y program dodávan´ y spolu s libusb-win32. Tento program nab´ız´ı pouze moˇznost jednorázového pˇripojen´ı zaˇr´ızen´ı, odes´ılán´ı pˇredem dan´ ych dat do zaˇr´ızen´ı a jejich následné pˇreˇcten´ı a vypsán´ı do konzole. Poté je zaˇr´ızen´ı odpojeno a program konˇc´ı.

3.2

Souhrn ˇ reˇ sen´ ych probl´ em˚ u

USB modul v p˚ uvodn´ı verzi mˇel nˇekolik nedostatk˚ u, které bránili jeho propojen´ı s jin´ ymi ˇcástmi projektu. Proto na nˇem byly uˇcinˇeny následuj´ıc´ı zmˇeny. • Dávka dat pˇrenáˇsená v jednom USB pˇrenosu byla zv´ yˇsena z dvou byt˚ u na ˇctyˇri byty. D´ıky tomu lze pˇrenáˇset vˇetˇs´ı mnoˇzstv´ı informac´ı a zároveˇ n lze zakódovat v´ıce u ´daj˚ u do jednoho pˇrenosu. Lze tak napˇr´ıklad pˇrenést v jednom pˇrenosu informaci o poloze kurzoru a stavu tlaˇc´ıtek na myˇsi. • Ovladaˇc USB modulu byl pˇrepsán tak, aby generoval ACK signály pˇri pˇrijet´ı pˇreruˇsen´ı z koncov´ ych bod˚ u. • Pro propojen´ı USB modulu s projektem v Quartus II, bylo vytvoˇreno rozhran´ı umoˇzn ˇuj´ıc´ı rychle vloˇzen´ı modulu do projektu. Byl dopsán proces, kter´ y ˇr´ıd´ı pˇrenos dat ze vstupu USB modulu do vyrovnávac´ı pamˇeti koncového bodu EP02 a zápis dat z koncového bodu EP01 na v´ ystup modulu. O zmˇenách na koncov´ ych bodech je nyn´ı uˇzivatel informován pomoc´ı ACK signál˚ u a zápis dat do pamˇeti lze ˇr´ıdit pomoc´ı vstupu DATA SEND REQ. • Pro ˇr´ızen´ı odes´ılán´ı dat hostiteli byly navrhnuty a implementovány tˇri odes´ılac´ı módy. • Pro Windows bylo vytvoˇreno uˇzivatelské rozhran´ı, které umoˇzn ˇuje pˇripojen´ı k USB zaˇr´ızen´ı a zároveˇ n funguje jako TCP server. Uˇzivatel pak m˚ uˇze vyuˇz´ıt jednu z aplikac´ı, která byla v rámci této práce vytvoˇrena, nebo si m˚ uˇze napsat svou vlastn´ı a pomoc´ı socket˚ u se k rozhran´ı pˇripojit a komunikovat s v´ yvojovou deskou.


3.3

20

USB modul

USB modul je popsan´ y ˇsesti VHDL zdrojov´ ymi soubory. Jednotlivé soubory jsou usb inc.vhd (bal´ıˇcek obsahuj´ıc´ı USB deskriptory, konstanty a datové struktury), isp inc.vhd (bal´ıˇcek obsahuj´ıc´ı názvy a adresy registr˚ u v ISP1362). Dále pak drv.vhd, devreq.vhd, hal.vhd a usb.vhd. Na obr. fig:modul je blokové schéma USB modulu. Propojen´ı jednotliv´ ych blok˚ u a propojen´ı s top-level entity je definováno v usb.vhd.

Obr´ azek 3.1: Blokové schéma USB modulu

3.3.1

Metoda pro strukturovan´ y VHDL design

Pˇri psan´ı souboru bylo vyuˇzito strukturované metody pro psan´ı VHDL od Jiˇr´ıho Gaislera [11]. Podstatou této metody je pouˇz´ıt´ı dvou proces˚ u pro kaˇzdou entitu. Graficky je tato myˇslenka zobrazena na obrázku 3.2. Vstupy entity jsou oznaˇceny D a jsou pˇripojeny k procesu ”Combinational”. Vstupy pro proces ”Sequential”jsou oznaˇceny rin.


21

V procesu ”Sequential”je vstup zkop´ırován na v´ ystup pˇri nábˇeˇzné hranˇe hodin. C´ılem této metody je pˇredevˇs´ım zlepˇsit ˇcitelnost kódu a sjednotit design jednotliv´ ych VHDL entit. Prvn´ı proces, v obrázku 3.2 oznaˇcen´ y jako ”Combinational”obsahuje vˇsechnu asynchronn´ı logiku, zat´ımco proces ”Sequential”obsahuje vˇsechnu sekvenˇcn´ı logiku (registry).

Obr´ azek 3.2: Generick´ y obvod s dvˇema procesy

V pˇr´ıpadˇe této práce je v entitách drv.vhd, devreq.vhd a hal.vhd definován v´ yˇctov´ y typ y obsahuje mnoˇzinu vˇsech stav˚ u a promˇenn´ ych. V architektuˇre dané entity jsou reg t, kter´ definovány signály r a rin typu reg t. V procesu ”Combinational”je vytvoˇrená promnˇená v typu reg t. Proces ”Combinational”má typovˇe následuj´ıc´ı strukturu. comb : process(r, D) variable v : reg_t; begin v := r; finite state machine; Q <= r; rin <= v; end process;


22

Proces ”Sequential”kop´ıruje vstupy (rin) na v´ ystup (r ) pˇri nábˇeˇzné hranˇe hodin. Zároveˇ n pˇri kaˇzdém pr˚ uchodu procesem kontroluje, zda uˇzivatel nepoˇza´dal o reset obvodu. Pokud ano, USB modul je resetován. seq : process(reset, clk) begin if (reset= ’1’) then r <= reset; elsif rising_edge(clk) then r <= rin end if; end process;

3.3.2

hal.vhd

HAL, neboli Hardware Abstract Layer se stará o správné ˇcasován´ı I/O operac´ı. Koneˇcn´ y stavov´ y automat typu Moore implementuje I/O ˇcasován´ı dané datasheetem ISP1362 (kapitola 20.1.2). Ten ˇr´ıká, ˇze jeden cyklus ˇcten´ı mus´ı trvat minimálnˇe 180 ns a jeden cyklus zápisu mus´ı trvat minimálnˇe 180 ns. V pˇr´ıkazové ˇcásti zápisu do registru je minimáln´ı délka cyklu 205 ns. Hal z´ıskává pˇr´ıkazy a data od ovladaˇce USB modulu (drv.vhd) a slouˇz´ı jako prostˇredn´ık pˇri komunikaci mezi ovladaˇcem a ISP1362. Koneˇcn´ y stavov´ y automat jak bylo ˇreˇceno je typu Moore 3.3, to znamená, ˇze v´ ystup je generován na základˇe souˇcasného stavu automatu a zmˇena na vstupu se na v´ ystupu projev´ı aˇz v následuj´ıc´ıc´ım stavu. Sekvenˇcn´ı proces je ˇr´ızen hodinami o frekvenci 25MHz, proto kaˇzd´ y pˇrechod mezi stavy trvá 40 ns. Po nahran´ı modulu do v´ yvojové desky vyˇsle HAL signál POR (power on reset), ˇc´ımˇz resetuje ISP1362 a pˇrecház´ı do stavu idle st, ve kterém ˇceká na pˇr´ıkazy od ovladaˇce. Pokud ovladaˇc odeˇsle pˇr´ıkaz pro ˇcten´ı nebo zápis, pˇrejde stavov´ y automat do následuj´ıc´ıho stavu (write st,nebo read st), nastav´ı pˇr´ısluˇsné hodnoty ˇr´ıd´ıch signál˚ u a provede poˇzadovanou akci. Následuj´ıc´ı stavy slouˇz´ı jako ˇcasová v´ yplˇ n pro dodrˇzen´ı poˇzadavk˚ u ISP1362 na délku cykl˚ u a pˇrechod mezi stavy prob´ıhá pˇri nábˇeˇzné hranˇe hodin.


23

Obr´ azek 3.3: Koneˇcn´ y stavov´ y automat entity HAL

3.3.3

devreq.vhd

Entita DEVREQ obsluhuje poˇzadavky na deskriptory odeslané hostitelem na kontroln´ı koncov´ y bod pˇri enumeraci zaˇr´ızen´ı a odes´ılá deskriptory uloˇzené v usb inc. Komunikace s hostitelem bˇehem enumerace je ˇr´ızena koneˇcn´ ym stavov´ ym automatem typu Moore (obrázek 3.4). Kdyˇz ovladaˇc obdrˇz´ı poˇzadavek na kontroln´ım koncovém bodu, signalizuje tuto skuteˇcnost zmˇenou u ´rovnˇe na portu reg rdy na logickou jedna. Stavov´ y automat pˇrejde do stavu decode a pˇreloˇz´ı aktuáln´ı poˇzadavek hostitele. Následnˇe pˇrejde do stavu wait rdy, ve kterém setrvá, dokud nen´ı aktuáln´ı poˇzadavek vyˇr´ızen. Poté pˇrecház´ı do stavu idle a z nˇej do stavu decode. Tento cyklus se opakuje, dokud nejsou vˇsechny deskriptory odeslány a hostitel nepotvrd´ı konfiguraci. Následnˇe entita DEVREQ ohlás´ı ovladaˇci, ˇze je zaˇr´ızen´ı nakonfigurováno a pˇredá mu zpˇet ˇr´ızen´ı.


24

Obr´ azek 3.4: Koneˇcn´ y stavov´ y automat entity DEVREQ

3.3.4

drv.vhd

Entita DRV (v textu dále jako ovladaˇc) ˇr´ıd´ı komunikaci mezi USB modulem a ISP1362 pomoc´ı pˇeti stavov´ ych automat˚ u typu Moore. • CFG - nakonfiguruje ISP1362 • GLOBAL - uchovává aktuáln´ı stav modulu • DEV - uchovává aktuáln´ı stav zaˇr´ızen´ı • IRQ - ˇr´ıd´ı zápis na koncové body a obsluhuje pˇreruˇsen´ı od ISP1362 • TXFSM - pˇrij´ımá data od uˇzivatele modulu a pˇredává je k zápisu do vyrovnávac´ı pamˇeti EP02 USB modul se m˚ uˇze nacházet ve tˇrech stavech, konfigurován´ı ISP1362, enumerace zaˇr´ızen´ı hostitelem a zaˇr´ızen´ı ˇcekaj´ıc´ı na poˇzadavky od hostitele. Informace o aktuáln´ım stavu je uchována ve stavovém automatu GLOBAL. Stavov´ y diagram tohoto automatu je na obrázku 3.5. Dále je potˇreba znát i aktuáln´ı stav USB zaˇr´ızen´ı. Tato informace je z´ıskávána z aktuáln´ıho stavu automatu DEV. Ten m˚ uˇze nab´ yvat bud’ stavu in reset (konfigurace ISP a enumerace), nebo stavu configured (zaˇr´ızen´ı je nakonfigurováno a pˇripojeno


25

k hostiteli).

Obr´ azek 3.5: Koneˇcn´ y stavov´ y automat entity DRV, automat GLOBAL

Po nahrán´ı modulu do v´ yvojové desky se zaˇr´ızen´ı nacház´ı ve stavu configure. V tomto stavu prob´ıhá konfigurace ISP1362, o kterou se stará koneˇcn´ y stavov´ y automat CFG. Ten nejdˇr´ıve nakonfiguruje USB ˇcip (povol´ı generován´ı pˇreruˇsen´ı a softconnect v registru DcMode a zakáˇze pˇrechod zaˇr´ızen´ı do suspend state pˇri neˇcinnosti v registru DcHardwareConfiguration). Následnˇe se konfiguruj´ı jednotlivé koncové body pomoc´ı zápisu do jejich DcEndpointConfiguration registru. Pro kontroln´ı koncové body a koncové body EP01 a EP02 je vyˇclenˇena ˇcást vyrovnávac´ı pamˇeti a nastaven jejich smˇer. Ostatn´ı koncové body je nutné také nakonfigurovat a oznaˇcit je jako neaktivn´ı. Posledn´ım krokem konfigurace ISP1362 je zápis do DcInterruptEnable registru a povolen´ı generován´ı pˇreruˇsen´ı na aktivn´ıch koncov´ ych bodech. T´ım je konfigurace ISP1362 kompletn´ı a zaˇr´ızen´ı pˇrejde do globáln´ıho stavu handle irq, ve kterém ˇceká na pˇripojen´ı k hostiteli a jeho následné poˇzadavky na deskriptory zaˇr´ızen´ı pˇri enumeraci. O zachycen´ı pˇreruˇsen´ı od ISP1362 a jeho obsluhu se stará koneˇcn´ y stavov´ y automat IRQ. Jeho stavov´ y diagram je na obrázku 3.6. Vzhledem k mnoˇzstv´ı stav˚ u daného automatu jsou nˇekteré stavy v diagramu sdruˇzeny do skupin. Mezi stavy v jednotliv´ ych skupinách se pˇrecház´ı ve chv´ıli, kdy entita HAL signalizuje na vstupn´ım portu rdy dokonˇcen´ı I/O operace s ISP1362. Pokud dan´ y stav neobsahuje I/O operaci, mezi stavy se pˇrecház´ı pˇri nábˇeˇzné hranˇe hodin. Po nakonfigurován´ı ISP1362 je stavov´ y automat IRQ ve stavu wait irq a ˇceká na pˇreruˇsen´ı od ISP1362. Po zachycen´ı pˇreruˇsen´ı naˇcte ovladaˇc hodnotu z DcInterrupt registru (stavy serve irq - serve irq2). Ve stavu serve irq3 zjist´ı ovladaˇc, kter´ y koncov´ y bod pˇreruˇsen´ı vyvolal (pˇr´ıznakov´ y bit daného koncového bodu je v logické jedna), a následnˇe obslouˇz´ı tento koncov´ y bod. Pˇred u ´spˇeˇsnou enumerac´ı


26

Obr´ azek 3.6: Koneˇcn´ y stavov´ y automat entity DRV, automat IRQ

zaˇr´ızen´ı lze komunikovat s hostitelem pouze na kontroln´ıch koncov´ ych bodech. Po vyhodnocen´ı, kter´ y koncov´ y bod vyslal pˇreruˇsen´ı, pˇreˇcte ovladaˇc DcEndpointStatus registr daného koncového bodu, t´ım vynuluje pˇreruˇsovac´ı bit v DcInterrupt registru. Následnˇe vyhodnot´ı byte z´ıskan´ y z DcEndpointStatus registru. Pokud se jednalo o kontroln´ı kocov´ y bod a ve vyrovnávac´ı pamˇeti koncového bodu je pˇr´ıtomen set-up paket, pak pˇrejde do stavu ctrl, kde ˇcte obsah kontroln´ıho koncového bodu (poˇzadavky na deskriptor zaˇr´ızen´ı) a následnˇe pˇredá ˇr´ızen´ı entitˇe DEVREQ. Koneˇcn´ y stavov´ y automat GLOBAL pˇrecház´ı do stavu gdev reg a v nˇem setrvá, dokud nen´ı enumerace zaˇr´ızen´ı dokonˇcena. ´ eˇsná enumerace je signalizována entitou DEVREQ na portu done logickou jedna. Uspˇ Koneˇcn´ y stavov´ y automat GLOBAL pˇrecház´ı zpˇet do stavu handle irq a ˇr´ızen´ı je pˇredáno automatu IRQ. Ten pˇrejde za stavu wait irq do stavu TxIni a inicializuje vyrovnávac´ı pamˇet koncového bodu EP02 zápisem ˇctyˇr nulov´ ych byt˚ u. V tuto chv´ıli je USB modul plnˇe nakonfigurován a pˇripraven pˇrij´ımat a odes´ılat data. Nakonfigurovan´ y a pˇripojen´ y USB modul je ˇr´ızen automatem IRQ. Ten setrvává ve stavu wait irq a ˇceká na pˇreruˇsen´ı od ISP1362, nebo na pokyn pro zápis dat do vyrovnávac´ı pamˇeti koncového bodu EP02.

ˇ SEN ˇ Í PROJEKTU KAPITOLA 3. RE 3.3.4.1

27

ˇ Cten´ ı dat z EP01

Pokud hostitel zap´ıˇse nová data na koncov´ y bod EP01, USB modul je o této skuteˇcnosti informován pomoc´ı pˇreruˇsen´ı. Automat IRQ pˇreˇcte obsah DcInterrupt registru a zjist´ı, ˇze pˇreruˇsen´ı pˇriˇslo z koncovéhé bodu EP01. Ovladaˇc pˇreˇcte DcEndpointStatus registr daného koncového bodu, t´ım vynuluje interrupt bit z DcInterrupt registru, poté vyˇsle poˇzadavek pro pˇr´ıstup k vyrovnávac´ı pamˇeti koncového bodu EP01. Poté z pamˇeti pˇreˇcte pˇrijatá data a zap´ıˇse je na v´ ystup SData. Nakonec vymaˇze obsah vyrovnávac´ı pamˇeti a odeˇslˇe ACK signál Dfrom host ack entitˇe USB. 3.3.4.2

Z´ apis dat na EP02

Poˇzadavek na zápis dat do EP02 vyjadˇruje entita USB pomoc´ı signálu RDy v logické jedna. Koneˇcn´ y stavov´ y automat TXFSM typu Moore ve stavu TxIdle ˇceká na tento RDy signál. Ve chv´ıli, kdy ho obdrˇz´ı, zap´ıˇse data ze vstupu do promˇenné Din a automat pˇrejde do stavu TxLoad. T´ım signalizuje automatu IRQ, ˇze data jsou pˇripravená k zápisu do vyrovnávac´ı pamˇeti EP02. Zároveˇ n se tak zabrán´ı entitˇe USB poˇzadovat zápis dalˇs´ıch dat, dokud nejsou aktuáln´ı data u ´spˇeˇsnˇe zapsána do vyrovnávac´ı pamˇeti. Automat IRQ pˇrejde do stavu TxLoads, pˇreˇcte DcEndpointStatus registr, t´ım vynuluje interrupt bit koncového bodu. Následnˇe zap´ıˇse data a validuje obsah vyrovnávac´ı pamˇeti. Validovaná data jsou pˇripravena k odeslán´ı, jakmile pˇrijde poˇzadavek od hostitele. Automat TXFSM pˇrejde do stavu TxIdle a ˇceká na dalˇs´ı poˇzadavek pro zápis od entity USB a automat IRQ pˇrejde do stavu wait irq.

3.3.5

usb inc.vhd

Obsahuje deskriptory zaˇr´ızen´ı, konfigurace, rozhran´ı a koncového bodu. Vytváˇr´ı z nich bal´ıˇcek, ze kterého ˇcerpá entita DEVREQ data pˇri enumeraci zaˇr´ızen´ı.

3.3.6

isp inc.vhd

Obsahuje názvy a adresy registr˚ u a konstant DC interpretovan´ ych pro VHDL. Jednotlivé registry a jejich podrobn´ y popis lze nalézt v datasheetu ISP1362, kapitola 16.


3.3.7

28

usb.vhd

Slouˇz´ı k propojen´ı entit modulu, a zároveˇ n poskytuje rozhran´ı pro komunikaci mezi modulem a projektem, ve kterém je vloˇzen´ y. Pro pˇridán´ı USB modulu do projektu je pˇripraven symbol usb.bsf (obr. 3.7), kter´ y lze snadno vloˇzit do blokového schématu v libovolném Quartus II projektu. Porty OTG se pˇripoj´ı k pˇr´ısluˇsn´ ym pin˚ um podle tabulky pin assignments dané DE2 (pro r˚ uzné verze desek se m˚ uˇze liˇsit). Tyto piny se mus´ı nacházet v top-level entity daného projektu, aby jim mohli b´ yt pˇriˇrazeny pˇr´ısluˇsné assignmenty. Ostatn´ı porty se pˇripojuj´ı následovnˇe. • CLOCK50 - Vstup pro pˇrijen´ı hodinového signálu o frekvenci 50MHz. • RESET USB - pokud je na vstup pˇrivedena logická nula, cel´ y USB modul je resetován, následnˇe se automaticky znovu nakonfiguruje a ˇceká na enumeraci od hostitele. Na tento port je doporuˇceno pˇripojit jedno z tlaˇc´ıtek, lze ale pouˇz´ıt i sp´ınaˇc. ˇ ri byty dat • DATA TO HOST[31..0] - vstupn´ı port pro odes´ılan´ı dat hostiteli. Ctyˇ z portu jsou nahrány do vyrovnávac´ı pamˇeti koncového bodu EP02 a následnˇe ISP1362 ˇceká na poˇzadavek (IN token) od hostitele pro jejich odeslán´ı. • DATA FROM HOST[31..0] - na v´ ystupn´ım portu lze pˇreˇc´ıst data odeslaná hostitelem. Pˇr´ıtomnost nov´ ych dat je ohláˇsena na v´ ystupn´ım portu DATA RECEIVED ACK. • DATA RECEIVED ACK - Pokud jsou z vyrovnávac´ı pamˇeti koncového bodu EP01 pˇreˇctena nová data, pak je tato skuteˇcnost oznámena zmˇenou u ´rovnˇe na tomto v´ ystupn´ım portu do logické jedna po dobu jedné periody hodinového signálu. • DATA SEND REQ - Tento port slouˇz´ı k ovládán´ı zápisu do vyrovnávac´ı pamˇeti koncového bodu EP02. • DATA SEND ACK - Ve chv´ıli kdy hostitel pˇreˇcte data z vyrovnávac´ı pamˇeti koncového bodu EP02, je tato událost signalizována zmˇenou u ´rovnˇe na logickou jedna a v té setrvá, dokud logická u ´roveˇ n na portu DATA SEND REQ nen´ı nula.


29

Obr´ azek 3.7: Symbol pro USB modul

Proces p send ˇr´ıd´ı komunikaci mezi vnitˇrn´ı logikou USB modulu a vstupn´ımi signály a pˇrenáˇs´ı data z USB modulu na v´ ystupn´ı porty. Pokud hostitel odeslal data na koncov´ y bod EP01, proces p send pˇreˇcte data z entity DRV a zap´ıˇse je na v´ ystupn´ı port DATA FROM HOST. Zároveˇ n je vygenerován potvrzovac´ı ACK signál a ten je odeslán na port DATA RECEIVED ACK. Odeslán´ı poˇzadavku na zápis dat z portu DATA TO HOST do USB modulu je ˇr´ızeno pomoc´ı vstupu DATA SEND REQ. Pokud je DATA SEND REQ v u ´rovni logické jedna a pˇr´ıznakové bity bufferfull a acknowledge jsou v nule, data ze vstupn´ıho portu jsou odeslána do vyrovnávac´ı pamˇeti koncového bodu EP02 a je nastaven pˇr´ıznakov´ y bit bufferfull do logické jedna. Ve chv´ıli, kdy hostitel pˇreˇcte data z koncového bodu, USB modul vyˇsle acknowledge signál a DATA SEND ACK je nastaven do u ´rovnˇe jedna, pˇr´ıznakov´ y bit acknowledge je nastaven do u ´rovnˇe jedna a bufferfull je vynulován. Pˇri pˇrechodu DATA SEND REQ do logické nuly jsou pˇr´ıznakové bity vynulovány a modul je pˇripraven pro dalˇs´ı zápis. USB modul lze zapojit tˇremi r˚ uzn´ ymi zp˚ usoby a z´ıskat tak rozd´ılné chován´ı.

ˇ SEN ˇ Í PROJEKTU KAPITOLA 3. RE 3.3.7.1

30

Zapojen´ı se zpˇ etnou vazbou

V´ ystup DATA SEND ACK se pˇres hradlo NOT pˇripoj´ı ke vstupu DATA SEND REQ, jako na obrázku 3.8. Pokaˇzdé, kdyˇz hostitel pˇreˇcte data ze zaˇr´ızen´ı, nahraj´ı se do vyrovnávac´ı pamˇeti koncového bodu nová data ze vstupu DATA TO HOST. Pˇr´ıklad takového zapojen´ı v Quartus II se nacház´ı na pˇriloˇzeném CD v projektu USB Module Method 1. V tomto i následuj´ıc´ıch dvou ukázkov´ ych projektech nejsou pouˇzity zdrojové soubory jak byly popsány vyˇse, ale pro vˇetˇs´ı uˇzivatelské pohodl´ı jsou sdruˇzeny do jednoho souboru, kter´ y lze do Quartus II projektu vloˇzit jako knihovnu. Modul se pak s projektem propojuje v blokovém schématu pomoc´ı bloku usb.bsf.

Obr´ azek 3.8: Zapojen´ı se zpˇetnou vazbou

V´ yhodou tohoto zapojen´ı je jeho jednoduchost. Nev´ yhodou je pak fakt, ˇze nelze reagovat na pˇr´ıchod nov´ ych dat na port DATA TO HOST a nelze ani pos´ılán´ı nov´ ych dat ˇr´ıdit, pokud ˇr´ıd´ıc´ı blok pouˇz´ıvá jiné hodiny neˇz 50 MHz. 3.3.7.2

Zapojen´ı s periodick´ ym z´ apisem

Na vstup DATA SEND REQ se pˇrivede hodinov´ y signál s maximáln´ı frekvenc´ı 0,625 MHz, viz. obrázek 3.9. Tato frekvence nesm´ı b´ yt pˇrekroˇcena, protoˇze pˇri vyˇsˇs´ı frekvenci uvázne modul v nekoneˇcné smyˇcce, kdy stále dokola pˇrepisuje data ve vyrovnávac´ı pamˇeti EP02. Pˇri kaˇzdé zmˇenˇe hodin z logické nula do logické jedna dojde k pˇrepsan´ı aktuáln´ı hodnoty ve vyrovnávac´ı pamˇeti EP02 novou hodnotou ze vstupu DATA TO HOST. Pˇr´ıklad takového zapojen´ı se nacház´ı na pˇriloˇzeném CD v projektu USB Module Method 2. Toto zapojen´ı je ideáln´ı pro projekty, kde chceme pˇri kaˇzdém ˇcten´ı znát aktuáln´ı hodnotu na portu DATA TO HOST v ˇcase ˇcten´ı.


31

Obr´ azek 3.9: Zapojen´ı s periodick´ ym zápisem

3.3.7.3

Zapojen´ı s ˇ r´ıd´ıc´ım obvodem

Uˇzival modulu vytvoˇr´ı zapisovac´ı entitu, která ˇr´ıd´ı zápis dat na port DATA TO HOST. K modulu se pˇripoj´ı jako na obr. 3.10

Obr´ azek 3.10: Zapojen´ı s ˇr´ıd´ıc´ım obvodem

Entita control send obsahuje proces, kter´ y podle stavu na vstupu ACK upravuje v´ ystupy. V logické u ´rovni nula na vstupu ACK se zap´ıˇse jedna na DATA SEND REQ. Poté se ˇceká, dokud na vstupn´ım portu ACK nen´ı logická jedna od DATA SEND ACK (hostitel pˇreˇcetl data z EP02). Následnˇe se zap´ıˇse nula na port DATA SEND REQ a entita USB zmˇen´ı hodnotu DATA SEND ACK na nula, ˇc´ımˇz signalizuje pˇripravenost na dalˇs´ı zápis dat. Odes´ılac´ı rychlost je pak omezena pouze t´ım, jak rychle dokáˇze hostitel data ˇc´ıst. Pˇri pouˇzit´ı tohoto postupu nedojde k závislosti na dvou hodinách a budou pˇreˇctena vˇsechna data ve správném poˇrad´ı. Pˇr´ıklad takového zapojen´ı v Quartus II se nacház´ı na pˇriloˇzeném CD v projektu USB Module Method 3. Pro správné fungován´ı modulu v tomto zapojen´ı mus´ı uˇzivatel zajistit, aby frekvence vstupn´ıch hodin entity control send byla alespoˇ n o ˇra´d vˇetˇs´ı, neˇz pˇredpokládaná frekvence pˇr´ıchoz´ıch poˇzadavk˚ u od hostitele. Pokud napˇr´ıklad pˇredpokládáme frekvenci poˇzadavk˚ u


32

od hostitele 1 kHz, frekvence ˇr´ıd´ıc´ıch hodin pro entitu control send by mˇela b´ yt alespoˇ n v ˇra´du des´ıtek kHz. Pˇri nedodrˇzen´ı této podm´ınky m˚ uˇze doj´ıt k poklesu pˇrenosové rychlosti a nesprávnému fungován´ı modulu.

3.4

Uˇ zivatelsk´ e rozhran´ı

Uˇzivatelské rozhran´ı a aplikace jsou naprogramovány v jazyce C/C++. Pro tvorbu grafického uˇzivatelského prostˇred´ı byla pouˇzita knihovna Qt. Jedná se o multiplatformn´ı knihovnu urˇcenou pro tvorbu grafického uˇzivatelského rozhran´ı. Pro programován´ı bylo vyuˇzito v´ yvojové prostˇred´ı Qt Creator. Ukázka grafiky vytvoˇren´ ych program˚ u se nacház´ı v pˇr´ıloze C. Pro komunikaci s USB zaˇr´ızen´ım je uˇzita knihovna libusb-win32, která poskytuje jednoduché programátorské rozhran´ı pro pˇr´ıstup k USB zaˇr´ızen´ı. Jedná se o verzi knihovny libusb-1.0 pˇrepsané pro operaˇcn´ı systém Windows. V´ yhodou této knihovny je pˇriloˇzen´ y program inf wizard, kter´ y vytvoˇr´ı ovladaˇc pro vybrané USB zaˇr´ızen´ı a následnˇe tento ovladaˇc nainstaluje. D´ıky tomu m˚ uˇze uˇzivatel rychle zaˇc´ıt pouˇz´ıvat USB komunikaci s DE2-115 aniˇz by musel podrobnˇe rozumˇet USB standardu.

3.4.1

DE2 USB Interface

DE2 USB Interface slouˇz´ı jako komunikaˇcn´ı rozhran´ı mezi DE2-115 a uˇzivatelskou aplikac´ı. Pˇri spuˇstˇen´ı programu je spuˇstˇen TCP server, kter´ y poslouchá v m´ıstn´ı s´ıti (IP 127.0.0.1) na portu 4444 (pokud je port zabrán, zkouˇs´ı dalˇs´ı porty, dokud nenajde voln´ y port). Uˇzivatelská aplikace se m˚ uˇze k tomuto serveru pˇripojit a odes´ılat poˇzadavky na zápis ˇci ˇcten´ı z DE2-115. V dan´ y ˇcas m˚ uˇze b´ yt k serveru pˇripojen maximálnˇe jeden klient. Toto ˇreˇsen´ı bylo zvoleno pˇredevˇs´ım pro zv´ yˇsen´ı variability vyuˇzit´ı spojen´ı s DE2-115. K DE2 USB Interface se m˚ uˇze pˇripojit program s TCP klientem napsan´ ym v jakémkoliv programovac´ım jazyce a studenti um´ı s TCP sockety pracovat uˇz z kurz˚ u programován´ı. To jim dává moˇznost vytvoˇrit si vlastn´ı program pro jejich konkrétn´ı projekt, pokud by jim nestaˇcili moˇznosti program˚ u vytvoˇren´ ych v rámci této práce. Pro pˇr´ıpadné pˇr´ımo spojen´ı jsou funkce pouˇz´ıvané pro pˇripojen´ı a komunikaci s USB zaˇr´ızen´ım ve zdrojovém


33

souboru usbhandler.cpp. Pˇri startu programu je odeslán poˇzadavek na pˇripojen´ı k DE2-115. Pokud USB zaˇr´ızen´ı nen´ı pˇripojeno, program odpov´ıdá na poˇzadavky od TCP klienta zprávou ”USBdevice not connected”. Program pˇri svém bˇehu odchytává zprávy systému Windows o zmˇenách v pˇripojen´ ych zaˇr´ızen´ıch. Pokud je zachycena zpráva t´ ykaj´ıc´ı se pˇripojen´ı, ˇci odpojen´ı USB zaˇr´ızen´ı (program rozezná DE2-115 podle VID a PID), je provedena pˇr´ısluˇsná akce. Pˇripojován´ı a odpojován´ı zaˇr´ızen´ı je tedy automatizované a uˇzivatel programu nemus´ı nic sloˇzitˇe nastavovat. Pro jednoduché aplikace, nebo pro moˇznost rychlého ovˇeˇren´ı funkˇcnosti USB modulu jsou v programu k dispozici tlaˇc´ıtka Read a Write. Tlaˇc´ıtko Write odeˇsle data z textového pole (lze zadat pouze maximálnˇe 32 bit˚ u v hexadecimáln´ım tvaru). Tlaˇc´ıtko read pˇreˇcte data z USB modulu a zap´ıˇse je do konzole programu. TCP server reaguje na následuj´ıc´ı poˇzadavky od klient˚ u. Pokud klient zaˇsle poˇzadavek zaˇc´ınaj´ıc´ı na ’w’ (0x77) následovan´ y aˇz ˇctyˇrmi byty dat, tato data jsou následnˇe zapsána do DE2-115 a klientovi je odeslána zpráva potvrzovac´ı zpráva ”write”. Pokud je v poˇzadavku odesláno ménˇe dat neˇz ˇctyˇri byty, server dopln´ı odes´ılaná data nulov´ ymi byty. Pokud je odesláno v´ıce byt˚ u neˇz ˇctyˇri, jsou nadbyteˇcná data serverem ignorována. Pro ˇcten´ı dat z DE2-115 odes´ılá klient poˇzadavek ’r’ (0x72). Server pˇreˇcte ˇctyˇri byty dat z DE2115 a odeˇsle je klientovi. Pˇri ˇspatném formátu poˇzadavku vrac´ı server návod na zadán´ı poˇzadavku ve správném tvaru.

3.4.2

DE2 USB Interface Table

Uˇzivatelská aplikace s tabulkov´ ym editorem urˇcená k pouˇzit´ı s DE2 USB Interface (dále server). Umoˇzn ˇuje vytváˇret, otev´ırat a ukládat textové soubory obsahuj´ıc´ı 32 bitová ˇcisla v hexadecimáln´ım tvaru. Do tabulky lze také zadávat z klávesnice 32 bitová ˇc´ısla v hexadecimáln´ım tvaru. Pomoc´ı TCP klienta se lze pˇripojit k serveru a následnˇe odes´ılat hodnoty z tabulky do DE2-115 pomoc´ı tlaˇc´ıtka Write a to i opakovanˇe. Stisknut´ım tlaˇc´ıtka Read je odeslán poˇzadavek na server pro pˇreˇcten´ı hodnoty z DE2-115, hodnota vrácená serverem je zapsána do vybraného ˇra´dku tabulky. ˇ ı a zápis lze provádˇet i periodicky a periodu lze nastavit v rozmez´ı 1-1000 ms. Cten´


34

Pro periodické ˇcten´ı ˇci zápis je nutno zaˇskrtnout CheckBox v pravém doln´ım rohu programu. Kliknut´ım na poˇzadovanou akci je spuˇstˇen ˇcasovaˇc, kter´ y vˇzdy po uplynut´ı dané periody provede poˇzadovanou akci. Pouˇzit´ y ˇcasovaˇc garantuje minimáln´ı dobu periody, tedy pˇri nastaven´ı periody 25 ms je tento u ´daj minimáln´ı doba mezi proveden´ım dvou akc´ı, skuteˇcná doba mezi akcemi vˇsak m˚ uˇze b´ yt delˇs´ı.

3.4.3

DE2 USB Interface Mouse

Uˇzivatelská aplikace pro sledován´ı polohy kurzoru myˇsi. Zmáˇcknut´ım tlaˇc´ıtka Start se zaˇcne s periodou 40 Hz zjiˇst’ovat aktuáln´ı poloha kurzoru myˇsi. Poloha je mˇeˇrena v rámci textového pole ve stˇredu programu. Nezávisle na velikosti okna programu je pouˇzit pˇrepoˇcet na rozliˇsen´ı daného monitoru a data jsou kódována podle kl´ıˇce, kter´ y je uveden v programu. Pokud se kurzor nacház´ı mimo textové pole, je odeslána posledn´ı známá poloha kurzoru v rámci textového pole.


3.5

35

N´ avod na zprovoznˇ en´ı USB modulu a uˇ zivatelsk´ eho rozhran´ı

Návod na zprovoznˇen´ı USB modulu a ovládac´ıch program˚ u na poˇc´ıtaˇci s operaˇcn´ım systémem Windows. Návod se odkazuje na soubory na pˇriloˇzeném CD. 1. Nejprve je potˇreba vytvoˇrit projekt v programu Quartus II a do jeho top-level entity vloˇzit USB modul a pˇripojit piny na pˇr´ısluˇsné porty. Návod na pˇripojen´ı jednotliv´ ych port˚ u je v 3.3.7. Lze téˇz pouˇz´ıt jeden z ukázkov´ ych projekt˚ u pˇripraven´ y na pˇriloˇzeném CD. Hotov´ y projekt zkompilujte a nahrajte do desky. 2. Ve chv´ıli, kdy je program s USB modulem nahrán v DE2-115, propojte USB kabelem port osobn´ıho poˇc´ıtaˇce s USB portem s oznaˇcen´ım DEVICE na DE2-115. Lze pouˇz´ıt kabel pomoc´ı kterého jste desku programovali, nebo i druh´ y nezávisl´ y kabel. Operaˇcn´ı systém Windows by mˇel zaznamenat pˇripojen´ı nového zaˇr´ızen´ı a zaˇc´ıt hledat ovladaˇc pro dané zaˇr´ızen´ı. 3. Ve sloˇzce libusb-win32-bin-1.2.6.0 ve sloˇzce bin zpust’te program inf-wizard, ze seznamu vyberte neznámé zaˇr´ızen´ı s Vendor ID 0x09FB a Product ID 0x600A, vytvoˇrte ovladaˇc a nainstalujte ho na sv˚ uj poˇc´ıtaˇc. Po u ´spˇeˇsné instalaci lze dan´ y ovladaˇc nalézt ve Správci zaˇr´ızen´ı pod libusb-win32 devices. 4. Nyn´ı spust’te program DE2Interface.exe. Po spuˇstˇen´ı programu se USB zaˇr´ızen´ı automaticky pˇripoj´ı a lze zaˇc´ıt komunikovat s DE2-115. Pokud pˇri spuˇstˇen´ı programu Windows nahlás´ı chybˇej´ıc´ı knihovnu MSVCx110.dll, je nutno doinstalovat Visual C++ Redistributable Packages for Visual Studio 2013.

Kapitola 4 Testov´ an´ı V této kapitole experimentálnˇe ovˇeˇr´ım správnou funkˇcnost modulu a zjist´ım maximáln´ı rychlosti pro zápis a ˇcten´ı jak experimentálnˇe, tak v´ ypoˇctem. Pro experimentáln´ı mˇeˇren´ı jsem USB modul zapojil podle 3.3.7.3 a jako data se odes´ılaj´ı hodnoty ˇsestnácti bitového ˇc´ıtaˇce, kter´ y se inkrementuje po kaˇzdém zápisu dat do USB modulu. Data jsou pos´ılána v rámci dvou niˇzˇs´ıch byt˚ u, dva vyˇsˇs´ı byty jsou nulové. Testovac´ı schéma dále obsahuje ˇsestnácti bitov´ y ˇc´ıtaˇc, kter´ y se inkrementuje pˇri kaˇzdém pˇr´ıjet´ı potvrzovac´ıho pulsu DATA RECEIVED ACK a zobrazuje svou hodnotu na sedmisegmentové displeje (HEX7 - HEX4). Pˇrijatá data (dva doln´ı byty) z portu DATA FROM HOST jsou zobrazována na zbyl´ ych ˇctyˇrech sedmisegmentov´ ych displej´ıch (HEX3 - HEX0). Pro testován´ı jsem pouˇzil notebook ASUS N55S s operaˇcn´ım systémem Windows 7 Home Premium, procesorem Intel(R) Core(TM) i7 - 2670QM CPU @ 2.20 GHz a pamˇet´ı RAM 6GB. Dále bylo vyuˇzito uˇzivatelské rozhran´ı DE2 USB Interface vytvoˇrené v rámci této práce. Testovac´ı program se pˇres TCP socket pˇripoj´ı k rozhran´ı a spust´ı for cyklus, ˇ se mˇeˇr´ı od okamˇziku vstupu do for kter´ y provede 50 000 akc´ı (zápis, nebo ˇcten´ı). Cas cyklu aˇz po jeho dokonˇcen´ı. 1. Pro mˇeˇren´ı rychlosti ˇcten´ı z DE2-115 je v kaˇzdém pr˚ uchodu for cyklem odeslán poˇzadavek na pˇreˇcten´ı hodnoty a ta je následnˇe uloˇzena do pole integer˚ u. 2. Pro mˇeˇren´ı rychlosti zápisu je v kaˇzdém pr˚ uchodu for cyklem zapsán do DE2-115 integer z pˇredem inicializovaného pole. 3. Pro ovˇeˇren´ı správnosti pˇrenosu je v kaˇzdém pr˚ uchodu for cyklem pˇreˇctena hodnota z DE2-115 a následnˇe je tato hodnota zapsána zpˇet. Pˇri správném fungován´ı 36

´ Í KAPITOLA 4. TESTOVAN

37

je oˇcekáváno, ˇze poˇcet pr˚ uchod˚ u for cyklem bude roven poˇctu zápis˚ u naˇc´ıtan´ ych ˇc´ıtaˇcem a posledn´ı pˇreˇctená hodnota se bude rovnat posledn´ı zapsané hodnotˇe. Pro kaˇzd´ y z test˚ u bylo provedeno deset nezávisl´ ych mˇeˇren´ı. Pro kaˇzdé mˇeˇren´ı bylo odesláno nebo pˇrijato 200 KB. V´ ysledné ˇcasy byly pˇrepoˇc´ıtány na pˇrenosové rychlosti. Pˇrenosová rychlost je spojitá náhodná veliˇcina u které pˇredpokládám normáln´ı rozdˇelen´ı. Z namˇeˇren´ ych dat byla vypoˇctena stˇredn´ı hodnota a v´ ybˇerová smˇerodatná odchylka a z nich byl vytvoˇren graf hustoty pravdˇepodobnosti normáln´ıho rozdˇelen´ı. Pˇrenosová rychlost je pˇri kaˇzdém spuˇstˇen´ı testovac´ıho programu r˚ uzná. Jej´ı hodnotu ovlivˇ nuje mnoho faktor˚ u, jako napˇr´ıklad zat´ıˇzen´ı CPU, obsazen´ı pamˇeti a v´ ypoˇcetn´ı ˇcas pˇridˇelen´ y operaˇcn´ım systémem. Toto mˇeˇren´ı slouˇz´ı pouze pro vytvoˇren´ı pˇredstavy, jaké maximáln´ı rychlosti m˚ uˇzeme pˇri pouˇz´ıván´ı USB modulu oˇcekávat.

4.1

Rychlost z´ apisu do USB modulu

Stˇredn´ı hodnota rychlosti zápisu je 9,87 KB/s. V´ ybˇerová smˇerodatná odchylka je rovna 1,10 KB/s. V´ ysledn´ y graf hustoty pravdˇepodobnosti pˇrenosové rychlosti je na obrázku 4.1. Graf hustoty pravdepodobnosti − rychlost zapisu 0.5 0.45 0.4 0.35 0.3 0.25 0.2 0.15 0.1 0.05 0 5

6

7

8

9

10

11

Prenosova rychlost [KB/s]

12

13

14

Obr´ azek 4.1: Graf hustoty pravdˇepodobnosti - rychlost zápisu

15


4.2

38

Rychlost ˇ cten´ı z USB modulu

Stˇredn´ı hodnota rychlosti zápisu je 9,93 KB/s. V´ ybˇerová smˇerodatná odchylka je rovna 0,74 KB/s. V´ ysledn´ y graf hustoty pravdˇepodobnosti pˇrenosové rychlosti je na obrázku 4.2.

Graf hustoty pravdepodobnosti − rychlost cteni 0.7

0.6

0.5

0.4

0.3

0.2

0.1

0 5

6

7

8

9

10

11

Prenosova rychlost [KB/s]

12

13

14

15

Obr´ azek 4.2: Graf hustoty pravdˇepodobnosti - rychlost ˇcten´ı

4.3

V´ ypoˇ cet maxim´ aln´ı rychlosti

Maximáln´ı rychlost pro ˇcten´ı a zápis lze teoreticky vypoˇc´ıtat, protoˇze známe dobu, po kterou ovladaˇc setrvává v daném stavu pˇr´ısluˇsného stavového automatu IRQ. Seˇctou-li se ˇcasy pro jednotlivé stavy stavového automatu, v´ ysledkem je ˇcas, kter´ y ovladaˇc potˇrebuje, aby provedl kompletn´ı zápis nebo ˇcten´ı na koncovém bodu. Pro ˇcten´ı z pamˇeti koncového bodu EP01 je celkov´ y ˇcas I/O operac´ı roven 2200 ns. Pro tento ˇcas by maximáln´ı frekvence pˇrenosu byla pˇribliˇznˇe 0,45 MHz, to odpov´ıdá pˇrenosové rychlosti 13,7 Mbit/s. Maximáln´ı rychlost pro USB 2.0 ve full-speed reˇzimu je ovˇsem pouze 12 Mbit/s.


39

Pro zápis do pamˇeti koncového bodu EP02 je celkov´ y ˇcas I/O operac´ı roven 1560 ns. Teoreticka maximáln´ı frekvence je tedy jeˇstˇe vyˇsˇs´ı neˇz v pˇredchoz´ım pˇr´ıpadˇe. Stejnˇe jako v pˇr´ıpadˇe ˇcten´ı teoretická rychlost zápisu pˇresahuje moˇznosti pouˇzitého USB ˇcipu. USB modul je tedy teoreticky schopen ˇcten´ı a zápisu maximáln´ı moˇznou rychlost´ı 12 Mbit/s.

4.4

Spolehlivost pˇ renosu dat

Testován´ı na spolehlivost pˇrenosu bylo provedeno v des´ıtce nezávisl´ ych test˚ u a pˇri ˇza´dném z test˚ u nebyla zaznamenána ztráta dat, neproveden´ı akce, nebo pˇrijet´ı chybn´ ych dat. Zároveˇ n byla sledována správnost pˇrenesen´ ych dat i pˇri testech rychlosti zápisu a ˇcten´ı a ani pˇri nich nebyl pozorován chybn´ y pˇrenos.

Kapitola 5 Z´ avˇ er V rámci bakaláˇrské práce byl vytvoˇren USB modul napsan´ y v jazyce VHDL, kter´ y umoˇzn ˇuje komunikovat s osobn´ım poˇc´ıtaˇcem bˇeˇz´ıc´ım pod operaˇcn´ım systémem Windows. Na jeden pˇrenos lze odeslat ˇctyˇri byty dat v blokovém pˇrenosu. Je implementováno rozhran´ı pro ˇr´ızen´ı komunikace mezi modulem a zbytkem projektu. Modul lze do projektu zapojit ve tˇrech ˇr´ıd´ıc´ıch módech podle plánovaného pouˇzit´ı. Pˇri zapojen´ı s ˇr´ıd´ıc´ım obvodem lze kontrolovat pˇrenos dat a zajistit jejich spolehlivé doruˇcen´ı pˇri pr˚ umˇerné rychlosti pˇrenosu okolo 10 kB/s. Tato rychlost je pˇr´ımo závislá na frekvenci, s jakou hostitel vys´ılá poˇzadavky. Pro jednoduché ovládán´ı pˇrenosu v osobn´ım poˇc´ıtaˇci byl napsán program s grafick´ ym uˇzivatelsk´ ym prostˇred´ım, kter´ y je pˇripojen k DE2-115 a zároveˇ n funguje jako TCP server v lokáln´ı s´ıti. D´ıky tomu si kaˇzd´ y uˇzivatel m˚ uˇze napsat vlastn´ı program a s pomoc´ı jednoduché instrukˇcn´ı sady komunikovat se serverem, respektive s DE2-115. Pro základn´ı u ´lohy a práci byly vytvoˇreny dva ukázkové uˇzivatelské programy. Jedn´ım z nich je program umoˇzn ˇuj´ıc´ı odes´ılat periodicky u ´daj o poloze kurzoru myˇsi. Druh´ y je jednoduch´ y tabulkov´ y editor, kter´ y dovoluje práci s daty v tabulce, práci se soubory, odes´ılán´ı ˇci ˇcten´ı dat. Moˇzné dalˇs´ı rozˇs´ıˇren´ı této práce vid´ım v implementován´ı dalˇs´ıch koncov´ ych bod˚ u a jin´ ych typ˚ u USB pˇrenos˚ u. Zaj´ımav´ y by byl i projekt USB modulu v roli hostitele a propojen´ı dvou v´ yvojov´ ych desek pˇres USB.

40

Literatura [1] Altera: 2015.

DE2-115 [cit.

Development

2015-5-13].

and

Dostupné

Educational z:

Board.

[online],

http://www.terasic.com.tw/cgi-

bin/page/archive.pl?Language=English&No=502 [2] Altera:

Procesor

NIOS.

[online],

2015.

[cit.

2015-5-13].

Dostupné

z:

Dostupné

z:

http://www.altera.com/devices/processor/nios2/ni2-index.html [3] ISP1362

VHDL

interface

for

DE2

v1.0.

[online],

2012.

https://github.com/mzakharo/usb-de2-fpga [4] Philips:

ISP1362 datasheet.

http://www.cs.columbia.edu/

[online],

2004.

[cit.

2015-5-13].

Dostupné z:

sedwards/classes/2008/4840/Philips-ISP1362-USB-

controller.pdf [5] Altera:

DE2-115

stupné

z:

User

manual.

[online],

2010.

[cit.

2015-5-13].

Do-

ftp://ftp.altera.com/up/pub/Altera Material/12.1/Boards/DE2-

115/DE2 115 User Manual.pdf [6] Craig Peacock: USB in nutshell. [online], 2002. [cit. 2015-5-13]. Dostupné z:http://www.ru.lv/ peter/macibas/datoru arhitektura/usb.pdf [7] USB

-

oficiáln´ı

webové

stránky.

[online],

2015.

Dostupné

z:http://www.usb.org/developers/docs/ [8] USB Blog: USB enumerace ve Windows. [online], 2009. [cit. 2015-5-13]. Dostupné z:http://blogs.msdn.com/b/usbcoreblog/archive/2009/10/31/how-does-usbstack-enumerate-a-device.aspx [9] Libusb-win32.

[online],

2014.

Dostupné

win32/wiki/Home/

41

z:http://sourceforge.net/p/libusb-

LITERATURA [10] GNU

42 GPL.

[online],

2015.

[cit.

2015-5-13].

Dostupné

z:https://www.gnu.org/copyleft/gpl.html [11] Jiri Gaisler: A structured VHDL design method. [online], 2015. [cit. 2015-5-13]. Dostupné z:http://www.gaisler.com/doc/vhdl2proc.pdf

Pˇ r´ıloha A Seznam pouˇ zit´ ych zkratek USB - Universal Serial Bus ISP1362 - Philips ISP1362 single-chip Universal Serial Bus (USB) On-The-Go (OTG) controller DE2-115 - Altera DE2-115 Development and Education Board EP01 - koncov´ y bod 01 EP02 - koncov´ y bod 02 OUT koncov´ y bod - smˇer toku dat je od hostitele k zaˇr´ızen´ı IN koncov´ y bod - smˇer toku dat je od zaˇr´ızen´ı k hostiteli VHDL - Very High Speed Integrated Circuit Hardware Description Language GNU GPL - GNU General Public License FPGA - Field Programmable Gate Array VID - Vendor ID PID - Product ID OTG - On The Go HC - Host Controller DC - Device Controller DMA - Direct Memory Access ACK - Acknowledge TCP - Transmission Control Protocol I/O - Input/Output POR - Power On Reset

43

Pˇ r´ıloha B Obsah pˇ riloˇ zen´ eho CD / GUI Executables ....................................... Uˇzivatelské programy GUI Source Codes......................Zdrojové kódy uˇzivatelsk´ ych program˚ u DE2 USB Interface DE2 USB Interface Mouse DE2 USB Interface Table libusb-win32-bin-1.2.6.0....................................USB knihovna Text Bakal´ aˇ rsk´ a pr´ ace Jiˇ r´ ı Kerner 2015.pdf USB Module Method 1 .......... Quartus II projekt - zapojen´ı se zpˇetnou vazbou USB Module Method 2 ...... Quartus II projekt - zapojen´ı s periodick´ ym zápisem USB Module Method 3 .......... Quartus II projekt - zapojen´ı s ˇr´ıd´ıc´ım obvodem VHDL Module Library.....Knihovna modulu pro vloˇzen´ı do Quartus II projektu VHDL Module Source Codes.......................Zdrojové kódy USB modulu

44

Pˇ r´ıloha C Grafick´ e uˇ zivatelsk´ e prostˇ red´ı C.1

DE2 USB Interface

Obr´ azek C.1: DE2 USB Interface

45

ˇ ÍLOHA C. GRAFICKE ´ UZIVATELSK ˇ ´ PROSTRED ˇ Í PR E

C.2

DE2 USB Interface Table

Obr´ azek C.2: DE2 USB Interface Table

46

ˇ ÍLOHA C. GRAFICKE ´ UZIVATELSK ˇ ´ PROSTRED ˇ Í PR E

C.3

DE2 USB Interface Mouse

Obr´ azek C.3: DE2 USB Interface Mouse

47

Propojení FPGA s USB portem

Recommend Documents