A
B A R A N Y A I
H I R A D A S K C N H I X A I
T U D O M Í M Y O S
IGYESUlCI
IAHA
A T T I L A
H í r a d á s t e c h n i k a i Ipari K u t a t ó
Intézet
MOS logikai rendszerek statikus és dinamikus tulajdonságai ETO-621.315.592.4:
A MOS logikai rendszerek tervezése során nagy fon tossága van az á r a m k ö r statikus és dinamikus tulaj donságai előzetes meghatározásának, egyrészt a rend szer kompatibilitásának, másrészt a k í v á n t működési sebességének biztosítása szempontjából. A cikkben a MOS tranzisztor karakterisztikáiból és dinamikus működését leíró alapegyenletekből kiindulva meg vizsgáljuk a MOS logikai rendszerek főbb kapcsolási paramétereit.
V cf =V -V G
D
a) íj c) d)
a a a a
bemenet kimenet bemenet kimenet
a
Geff
V
P
logikai szintjeinek, logikai szintjeinek, által képviselt terhelésnek, terhelhetőségének
f
D
0 V
T
= = = = = = =
lineáris tart
Telitéses tart. tf^—~"
%
•
3
'Geff
A p-csatornájú növekményes módú MOS tranzisz torok k a r a k t e r i s z t i k á j á t ( 1 . á b r a ) vizsgálva megálla p í t h a t j u k , hogy ez k é t egymástól lényegesen eltérő jellegű t a r t o m á n y r a osztható. D
a drain á r a m a drain-source feszültség a tényleges gate feszültség a h a t á s o s gate feszültség az erősítési tényező a görbültségi tényező a kapcsolási küszöbfeszültsé
Az (1) egyenlet zárójelében szereplő harmadik ta got csak az á t v á l t á s i pont közvetlen környezetében kell figyelembe venni, hogy a feszültség megnöveke déséből adódó fizikai effektusok linearitásrontó ha tását is figyelembe vehessük.
méretezéséhez szükséges. Vizsgálataink során a MOS tranzisztorokra, és az ezekből felépített inverterekre érvényes összefüggése ket h a t á r o z z u k meg, mely ismeretek alapján viszony lag k ö n n y e n levezethetők egyéb logikai rendszerek egyenletei is.
Az első t a r t o m á n y r a , amelyre a V ^s V f egyen lőtlenség érvényes, V feszültség változásával közel linerálisan változik az I á r a m is V ff állandó é r t é ken való t a r t á s a mellett. E z t a szakaszt lineáris tar t o m á n y n a k szokás nevezni. Ihantola j a p á n k u t a t ó elméleti vizsgálatai szerint a lineáris t a r t o m á n y r a
(1)
T
ahol:
V
A MOS tranzisztorokból felépített logikai rend szerek statikus tulajdonságainak meghatározása
681.32S.65
érvényes matematikai összefüggés alakja a k ö v e t k e ző:
v 1. A MOS logikai rendszerek statikus tulajdonságainak meghatározása
621.382.3:
2
/
1
•
Gef
D
D
Ge
1Ar ^ /
1. ábra. B e é r k e z e t t : 1972. j a n u á r 26.
Tipikus p - c s a t o r n á s , n ö v e k m é n y e s m o d ú MOS tran zisztor k a r a k t e r i s z t i k á j a
161
H Í R A D Á S T E C H N I K A X X I I I . ÉVF. 6. SZ.
zuk meg:
A lineáris t a r t o m á n y b a n , a kimenő ellenállás é r t é két meghatározó összefüggést az (1) összefüggés diffe renciálásával nyerjük. 1
R DS~
l+0,03V
(2)
PCVteff-Vn)
L = L
A második t a r t o m á n y b a n , amelyre a V &: V ff egyenlőtlenség érvényes, a V feszültség v á l t o z t a t á sával csak nagyon kis m é r t é k b e n változik az I á r a m , V ff állandó értéken való t a r t á s a mellett. Ezt a szakaszt telítési t a r t o m á n y n a k szokás nevezni, amely t a r t o m á n y r a az elméleti megfontosokból le vezetett matemaitkai összefüggés a k ö v e t k e z ő : D
-
H
G e / /
(4)
' L
Y-Vp-Vaeff
(5)
ahol:
Ge
D
D
W
Ge
T
PV* ff
Ez az összefüggés a tapasztalati tényekkel csak abban az esetben mutat jó egyezést, ha fi tényező é r t é k é t a következő empirikus összefüggések alapján h a t á r o z 8(1 + 0,3 V eff)(L G
Voeff 0 V-nál m é r t erősítési tényező a csatorna szélessége pim-ben a csatorna névleges hossza [jim-ben a csatorna hatásos hossza p.m-ben
A telítési t a r t o m á n y b a n érvényes kimenő ellen állás értékét meghatározó összefüggést ú g y nyerjük, hogy a (3) képletbe a (4) és (5) összefüggést behe lyettesítjük, és az így nyert függvényt differenciál j u k . A kapott összefüggést bizonyos tapasztalati konstansokkal kiegészítjük, s így a következő össze függést nyerjük:
(3)
at
= = = =
+ 0,5 V V - V + 0 7 ) Y V - Vge/f + 0,7 )S„-WVgOeff 2
0
D
A 2. á b r á n n é h á n y tipikus telítéses ü z e m m ó d b a n dolgozó MOS tranzisztor feszültség-kimenőellenállás diagramja l á t h a t ó . A MOS tranzisztorokból felépített in ver terek k ö zül a 3a á b r á n l á t h a t ó ohmikus munkaellenállású rendszerek a legegyszerűbbek. Á l t a l á b a n az integrált á r a m k ö r i rendszerek kimeneti fokozatában alkal m a z z á k (az ú n . fan-out növelésre) oly módon, hogy a munkaellenállás a tokon kívül kerül felszerelésre. Az ohmikus munkaellenállású MOS inverterek mun kapontjainak grafikus meghatározása a 3b á b r á n l á t h a t ó . Erre a kapcsolásra a munkaegyenes teljesen lineáris jellege jellemző. A matematikai összefüggések levezetésekor k i i n dulásként az (1) összefüggést használhatjuk, mivel
Geff
D
(fi)
az á t v á l t á s ideje alatt a T tranzisztor végig a line áris t a r t o m á n y b a n dolgozik. A V' =V —I R összefüggést az (1) egyenletbe behelyettesítve és I -t kifejezve a másodfokú tagot elhanyagolva az x
D
D
D
0
D
v ft\v -±v D
Geff
D
l+R (V -V ) 0
Geff
(7)
D
összefüggést kapjuk. A V feszültség növelésével közel arányosan csök ken V' , így a telítéses t a r t o m á n y b ó l a lineáris sza kaszba j u t u n k , amikor a (7) egyenlet nevezőjében levő 1 elhanyagolható és az G
D
I
d
~ r .
(8)
összefüggéshez j u t u n k . A MOS logikai integrált á r a m k ö r i egységeken be lül szinte kizárólagosan az ú n . tranzisztor-munka ellenállású invertereket alkalmazzák, hogy az ohmi kus ellenállások integrált á r a m k ö r i technológiával való előállítási nehézségeit kiküszöbölhessék.
5Y
m
-ffV
20 V V [V] D
\HVr7-BA2\
2.
ábra. Telítéses ü z e m m ó d b a n m ű k ö d ő MOS tranzisztorok k i m e n ő ellenállás-feszültség diagramja
162
3. ábra.
Ohmikus m u n k a e l l e n á l l á s ú MOS inver ter k a p c s o l á s a és m u n k a p o n t j á n a k grafikus m e g h a t á rozása
B A R A N Y A I A . : MOS L O G I K A I R E N D S Z E R E K S T A T I K U S É S D I N A M I K U S TULAJDONSÁGAI
A 4a á b r á n l á t h a t ó kapcsolásban m ű k ö d ő inverterben a közös gate-drain kapcsolású T tranzisztor a működés folyamán végig a telítési t a r t o m á n y b a n működik, mivel a
A matematikai összefüggések levezetéséhez a V' =
2
v = v > v - •v =v,Geff D
0
(9)
T
G
egyenlőtlenség mindig teljesül. A kimenet logikai O-szintjét a 7\ és T tranzisztor kimenő ellenállásának a r á n y a h a t á r o z z a meg. A k i menő ellenállást befolyásoló tényezők közül V és /3 nagysága nem v á l t o z t a t h a t ó , mivel ezek egy chipben kb. 10 %-on belül állandóak. A z egy chipben kialakí t a n d ó különböző /S tényezőjű tranzisztorok előállítása azok eltérő L/W a r á n y á n a k biztosításával válik lehe tővé. A telítéses t a r t o m á n y b a n m ű k ö d ő tranzisztor munkaellenállású kapcsolás munkapontjainak gra fikus m e g h a t á r o z á s á t a 4b á b r a szemlélteti. E b b ő l kiderül, hogy a munakegyenes elveszíti lineáris jelle gét T tranzisztor feszültségfüggő kimenő ellenállása miatt.
D
0
2
A matematikai összefüggések levezetéséhez a
D
KI
T-V
(12) KI
összefüggéseket az (1) egyenletbe behelyettesítjük. Az így kapott összefüggés alakja:
2
T
V -V
(V G-V )(V -V ) G
In = -
T
D
KI
+
KI
(1 + 0 , 0 3 V C O X V O Q -
V
T
-
- 4]w v
V )L
(13)
KI
Az összefüggéseket analizálva megállapíthatjuk, a MOS tranzisztorokból felépített inverterekre érvé nyes általános s z a b á l y o k a t : a) A bemeneti logikai szintek n a g y s á g á t a V küszöbfeszültség és a kapcsoló tranzisztor g mere deksége h a t á r o z z a meg. V feszültség növekedésével nő a bemenő jel minimálisan megengedhető logikai 0-szintje (ez jó i r á n y ú változás), de nő a minimálisan szükséges logikai 1-szint is (ez rossz irányú változás). A meredekség növekedésével lecsökken az á r a m kör transzfer k a r a k t e r i s z t i k á j á n értelmezett á t v á l t á si t a r t o m á n y szélessége, s így azonos V feszültség mellett csökken a bemenő jel minimálisan szükséges logikai 1-szintje. b) A kimeneti j e l logikai O-szintjét a kapcsoló és a munkaellenállás-tranzisztor ellenállásának a r á n y a ha tározza meg. A munkaellenállás-tranzisztor kimenő ellenállásának növekedésével lecsökken a logikai 0szint és a disszipáció, viszont az á r a m k ö r később t á r gyalandó tulajdonságai leromlanak. A kimenő j e l logikai 1-szintjét a kapcsoló tranzisz tor lezárt á l l a p o t á b a n m é r t visszaárama és a munka ellenállás-tranzisztor nagysága és küszöbfeszültsége h a t á r o z z a meg. N ö v e k v ő munkaellenállás és vissz á r a m a kimenő j e l logikai 1-szintjének csökkené sét eredményezi. c) A bemenet terhelését a szigetelő réteg és az átütési effektust kiküszöbölő zener-dióda szivárgási á r a m a , valamint az á r a m k ö r i és a szórt kapacitások képezik. d) A kimenet terhelhetőségét a munkaellenállás, vagy a munkaellenállás, tranzisztor nagysága h a t á rozza meg. A munkaellenállás csökkenése a terhelT
m
T
T
VD =
V
0
- V ,Ki
(10)
Va =V -V -V e/f
D
T
KI
kifejezéseket a (3), (4), (5) egyenletekbe behelyette sítjük, s így megkapjuk a telítéses t a r t o m á n y b a n m ű k ö d ő tranzisztor-inverter I á r a m á n a k a t ö b b i á r a m k ö r i p a r a m é t e r t ő l való függését. D
3Q(VD-VT-VKJ)
2
(1+0,03V ).(V -V -V G
D
T
K /
)L
(11)
Az 5a á b r á n bemutatott inverter annyiban t é r el az előbb t á r g y a l t kapcsolástól, hogy a T tranzisztor gate-elektródája magasabb V a feszültségre van kötve, mint a drain-je, így az végig a lineáris tarto mányban működik. Az 5b á b r á n bemutatott kapcsolás grafikus terve zésének módja csupán annyiban tér el az előzőtől, hogy a „munkaellenállás egyenesét" a lineáris tarto m á n y b a n dolgozó T tranzisztor kimenő-ellenállás feszültség függvénye képezi. 2
G
2
163
H Í R A D Á S T E C H N I K A X X I I I . É V F . 6. S2.
^
Telltéses tart.
köre nem korlátozza, ezért az átkapcsolást a csator na-oldal h a t á r o z z a meg. A vezérlőelektróda á r a m a a kezdeti pillanatban r e n d k í v ü l nagy és aszimptoti kusan csökken nullára. A c s a t o r n á b a n folyó á r a m sűrűség a source-tól m é r t távolság függvényében vál tozik. A tranziens lefolyását az eszköz belső struk túrája egyértelműen m e g h a t á r o z z a . Ebben az esetben a tranzisztor intrinsic tranzien seiről beszélünk. A feldúsított réteg hely és idő sze r i n t i v á l t o z á s á t az eszköz numerikus módszerrel megoldható parciális differenciál egyenlete h a t á r o z za meg, melynek megoldásai a 7. á b r á n vannak fel tüntetve.
, Átváltási tart. , Leiárt tart
A diagramban szereplő: 6. ófcra. MOS í n v e r erek transzfer k a r a k t e r i s z t i k á j a
hetőség növekedését eredményezi, de n ő a disszipáeiós teljesítmény is. A MOS i n ver tereknek a 6. á b r á n bemutatott transzfer k a r a k t e r i s z t i k á j á t vizsgálva m e g á l l a p í t h a t j u k , hogy az á t v á l t á s i t a r t o m á n y szélessége lénye gesen nagyobb ( Z l í 7 = 4V) a bipoláris rendszerek ben szokásos ( Z I { 7 B = 1 0 0 m V ) értéknél. Összetett logikai rendszerek tervezésénél gyakor latilag csak az inverterekre érvényes összefüggéseket kell alkalmazni, mivel azokat zömmel inverter-elemek különböző variációban való kötéséből alakítják ki.
I = a csatorna source-tól m é r t relatív távolsága, Z = a z inverziós réteg relatív mélysége, T = a MOS tranzisztor időállandója. 0
Amennyiben a vezérlőelektróda á r a m k ö r e a ve zérlőelektróda á r a m á t korlátozza extrinsic tranzien sekről beszélünk. Ezekben az esetekben m á r komoly
BE
e
2. A MOS logikai rendszerek dinamikus tulajdonságainak meghatározása A MOS tranzisztorokból felépített logikai rendsze rek dinamikus tulajdonságainak m e g h a t á r o z á s a az á r a m k ö r ö k v á r h a t ó sebességének méretezéséhez szük séges. Az előző fejezethez hasonlóan csak a MOS t r a n zisztorokra és az egyszerű MOS inverterekre vonat kozó matematikai összefüggéseket ismertetjük, mert az összetett logikai rendszerek analízise ezek alapján elvégezhető. A MOS tranzisztorok dinamikus tulajdonságait az átkapcsoláskor lezajló töltésvándorlásokhoz szüksé ges idők h a t á r o z z á k meg. E b b ő l kifolyólag ezt a k é r dést az ú n . töltés-koncepció alapján érdemes vizs gálni, a töltések hely és idő szerinti v á l t o z á s á t leíró differenciálegyenletek segítségével. Mielőtt vizsgálatainkat elkezdjük, deffiniáljuk a térvezérléses tranzisztor kapcsolási időállandóját, mint az átkapcsoláshoz szükséges töltésmennyiség változás I á r a m m a l végzett i d ő t r a n s z p o r t j á t . Á l t a l á b a n e l m o n d h a t ó , hogy
t-1-T
0
^0^0—Qlezárt
Qn yitott
0A
(14)
ahol: /„ = a tranzisztor csatorna-oldali telítési á r a m a , T =& tranzisztor kapcsolási időállandója.
0,2
0
A tranziensek lefolyását egyrészt a vezérlőelekt róda felőli m e g h a j t ó hálózat, m á s r é s z t a csatorna oldali maximális á r a m h a t á r o z z a meg. Ideális feszültségforrásból t ö r t é n ő vezérlésnél a vezérlőelektróda á r a m á t a vezérlőelektróda á r a m
164
0,2
0A
0,6
0,8
i0\
\HM7-BA7\
7. ábra. A t é r v e z é r l é s e s tranzisztor á t m e n e t i f o l y a m a t á t leíró parciális d i f f e r e n c i á l e g y e n l e t m e g o l d á s a i n a k diagramja
B A R A N Y A I A.: MOS L O G I K A ] R E N D S Z E R E K S T A T I K U S É S D I N A M I K U S T U L A J D O N S Á G A I
befolyást gyakorol a tranzisztor dinamikus viselke désére a) a gate-kapacitás, b) a szórt kapacitások, c) a p—n á t m e n e t e k feszültségfüggő is,
%szM—L 20V
kapacitása
HV2
G
0
ox
£
= = = = =
a a a a a
0
Az alumínium összeköttetések k a p a c i t á s a az esetek többségében lényegesen kisebb a g a t e - k a p a c i t á sánál. Ezek n a g y s á g á t úgy számítjuk k i , hogy a (15)' képletbe a vastag-oxid v a s t a g s á g á t helyettesítjük be. A drain és a source bevezetéseknél levő p—n á t menet k a p a c i t á s á t a záróirányú diódák k a p a c i t á s á t meghatározó összefüggésekből n y e r h e t j ü k . p
n
—A
a)
H
100
150
200 r[nS]
72
T1
(16)
2(V +V)
50
b)
10. ábra. Lineáris t a r t o m á n y b a n m ű k ö d ő m u n k a e l l e n á l l á s tranzisztort t a r t a l m a z ó MOS inverterek dinamikus tulajdon ságainak vizsgálata
gate-substrate kapacitás, csatorna hossza, csatorna szélessége, vékony-oxid dielektromos állandója vékony-oxid vastagsága.
C_
11L
(15)
L-WsJt .
ahol: C L W
-20 V ( *
mert nem mindegy, hogy a korlátozott t ö l t ő á r a m o k nak mekkora kapacitások esetenkénti átpolarizálásáról kell gondoskodniuk. A gate-kapacitást m e g h a t á r o z ó összefüggés: C =
I
L | T3<
a)
\HHT-BA 111
D
A MOS tranzisztorokból felépített inverterek viszgálata során megállapíthatjuk, hogy a dinamikus tulajdonságaikat zömmel a külső hálózat (beleértve a gate-, szórt-, és a p—n á t m e n e t e k k a p a c i t á s á t is) időállandói h a t á r o z z á k meg, mivel a MOS tranziszto-
11. ábra. A MOS inverterek b e k a p c s o l á s i folyamatainak vizs g á l a t á t e l ő s e g í t ő h e l y e t t e s í t ő ábra és diagram
rok felépítéséből adódó felső határfrekvencia t ö b b GHz-re adódik. A 8. á b r á n az ohmos munkaellenállás inverter kap csolási raiza és dinamikus helyettesítő képe l á t h a t ó a kialakult hullámformák feltüntetésével e g y ü t t . A V feszültség időfüggését megadó összefüggés: c
V (0=V c
S. ábra.
Ohmos m u n k a e l l e n á l l á s ú invcrter dinamikus tulaj donságainak vizsgálata
V =20¥ V *3V C-OSpf s
D
A (17) összefüggésből l á t h a t ó , hogy a munkaellenállás és a k a p a c i t á s csökkenése az á r a m k ö r gyorsabb m ű ködését eredményezi. A 9. á b r á n a telítési t a r t o m á n y b a n m ű k ö d ő mun kaellenállás-tranzisztort t a r t a l m a z ó inverter dina mikus helyettesítő képe és hullámformái l á t h a t ó k . A matematikai összefüggéseket az
T
- D —2
--C V,GejfA)
40
80
120
<=)
(17)
exp|
160 ' 200 t[nS]
9. ábra. Telítési t a r t o m á n y b a n m ű k ö d ő m u n k a e l l e n á l l á s t tar t a l m a z ó MOS inverterek dinamikus t u l a j d o n s á g a i n a k v i z s g á lata
Qeff
V
dV át
(18)
v -y -v D
r
c
egyenletekből nyerjük és az e r e d m é n y : V (t) V c
D
WC]V [Pf/C]V
(19)
D
2+
D
165
H Í R A D Á S T E C H N I K A X X I I I . É V F . 6. SZ.
A 10. á b r á n lineáris t a r t o m á n y b a n m ű k ö d ő mun kaellenállás-tranzisztort alkalmazó inverter dinami kus helyettesítő képe és hullámfokai l á t h a t ó k . A matematikai összefüggéseket az
egyenlőtlenséggel jellemezhető lineáris t a r t o m á n y b a j u t u n k . A T tranzisztor lineáris t a r t o m á n y b e l i kisü tési idejének n a g y s á g á t a 1
Vdeff'
- A
^ egyenletből nyerjük (20)
v =v -v DS
D
G ű
-V -V )J T
s
C
(V -V -V ) GQ
D
T
he —
D
P Geff V
V -2V -2V T
GG
A 10. á b r á n l á t h a t ó h u l l á m f o r m á k a t vizsgálva megállapítható, hogy a lineáris t a r t o m á n y b a n m ű k ö dő tranzisztor-munkaellenállású inverterek kapcso lási sebessége nagyobb a telítéses üzemű invertereknél, ami egyrészt a lecsökkent munkaellenállással, m á s r é s z t a telítéses t a r t o m á n y b a n fellépő t ö l t é s t á r o lási effektusok e l m a r a d á s á v a l m a g y a r á z h a t ó . Az eddigiek során főleg a munkaellenállás, illetve a munkaellenállás-tranzisztor h a t á s a i t vizsgáltuk és m e g á l l a p í t o t t u k , hogy azok főleg a kikapcsolás fo l y a m á n lezajló tranziensek jellegét befolyásolják. A kapcsoló tranzisztor h a t á s a i t vizsgálva a k ö v e t kezőkben k i fogjuk mutatni, hogy az főleg a bekap csolási tranziensek jellegét h a t á r o z z a meg. A MOS inverterek T t r a n z i s z t o r á n a k bekapcsolási tranziense k é t szakaszra oszlik. A bekapcsolás meg kezdése előtt a 11a á b á r á n l á t h a t ó C kapacitás V feszültségre van feltöltődve. A z á t m e n e t i folyamatok beindulásakor először a V
c c
K Í
Iát
K1
(25)
c
2V,Geff-
' CO
-2,95
(26)
'Geff
Összetett logikai rendszereknél a dinamikus tulaj donságok m e g h a t á r o z á s á n a k igen egyszerű módja a t á b l á z a t o k alapján t ö r t é n ő tervezés. Ezekben a t á b l á z a t o k b a n fel van t ü n t e t v e az összes logikai alapáramkör-elem késleltetési faktora, ami nek alapján viszonylag k ö n n y e n m e g h a t á r o z h a t ó a teljes logikai rendszer késleltetése. A késleltetési faktor — az esetek többségében 2 pF-os terhelő kapacitás és 25 °C-os környezeti h ő mérséklet mellett m é r h e t ő késleltetési idő, mely ér tékekből a valóságos késleltetési idő a következő összefüggés alapján s z á m í t h a t ó : U C-F; t-n — 2pF
(27)
ahol: t t C F
v t
T
= a s z á m í t o t t késleltetési idő, = a táblázatból nyert késleltetési faktor, = a z á r a m k ö r t terhelő összes kapacitás, =.a hőmérsékleti faktor.
A (27) összefüggést vizsgálva megállapítható, hogy a terhelés és hőmérséklet növekedésével nő az illető elem késleltetési ideje is, t e h á t a tervezést célszerű e x t r é m nagy környezeti hőmérsékletre és terhelésre elvégezni.
(22)
I R O D A L O M
JVleff
[1] William Penney: System development with American Micro-systems June 1968.
összefüggések segítségével h a t á r o z h a t j u k meg a v é ges munkaellenállás kisütési időt növelő h a t á s á n a k figyelembevételével. A kapott összefüggés alakja: CR
log (l+2V -V ) e
aeff
D
(23)
mVaeff
A bekapcsolás folyamán a V feszültség növeke dése a V feszültséget csökkenti, így a V =- V = V G
Kl
Geff
1
v =v, ccr
fsat —
Vr 2V -V
A bekapcsolási tranziens lefolyásának jellege a 116 á b r á n l á t h a t ó , és a bekapcsolási időt leíró mate matikai összefüggés: (21)
Í + V e x p J^-
G
e
Geff
l-exp[-^(V
D
log
Hin -
c
egyenletekből nyerjük és e r e d m é n y ü l
Vc(0
(24)
át
-áV, DS
l
G
D
c
[2] L . A. Taylor:
MOS-LSI,
Introduction to System Designing Using
M O S - L S I , American Micro-systems December 1969. [3] H o w reliable are MOS IG'-s? Electronics J u n 1969. [4] G. Ireson: Relyability handbook. Mc G r a w - H i l l Book Gompany 1967. [5] MOS Integrated Circuits a n d their Applications, Philips Applicationt Book 1970. [6] Baranyai A.: A k é t f á z i s ú MOS logikai i n t e g r á l t á r a m k ö rök elektromos t u l a j d o n s á g a i n a k v i z s g á l a t a . Automati zálás 1971. m á r c .
