MODUL II DASAR DAN TERMINOLOGI SISTEM DIGITAL

MODUL II DASAR DAN TERMINOLOGI SISTEM DIGITAL 1. Aljabar Boolean Aljabar Boolean memuat aturan-aturan umum (postulat) yang menyatakan hubungan antara input-input suatu rangkaian logika dengan output-outputnya. Aturan-aturan itu dinyatakan dalam sebuah persamaan Boolean. Teori Aljabar Boolean Elementer

1. x + 0 = x

1d. x . 1 = x

2. x + x’ = 1

2d. x . x’ = 0

3. x + x = x

3d. x . x = x

4. x + 1 = 1

4d. x . 0 = 0

5, (x’)’ = x Commutative

6. x + y = y + x

6d. x . y = y . x

Assocoative

7. x+(y+z)=(x+y)+z

7d. x(yz)=(xy)z

Distributive

8. x(y+z)=xy+xz

8d. x+(yz)=(x+y)(x+z)

Teori De Morgan

9. (x + y)’ = x’y’

9d. (xy)’ = x’ + y’

Absorption

10. x + xy = x

10d. x(x+y) = x

Secara umum teori De Morgan dapat ditulis sebagai: F’(X1,X2,…,Xn,0,1,+,◦) = F(X1’,X2’,…,Xn’,1,0, ◦,+) Dualitas suatu pernyataan logika didapatkan dengan mengganti 1 dengan 0, 0 dengan 1, + dengan ◦, ◦ dengan +, dengan semua variabel tetap F(X1,X2,…,Xn,0,1,+,◦) ⇔ F(X1,X2,…,Xn,1,0, ◦,+)

PUSAT PENGEMBANGAN BAHAN AJAR-UMB

Trie Maya Kadarina, ST, MT.

PERENCANAAN SISTEM DIGITAL

1

Bukti teori De Morgan: (x + y)’ = x’y’ Dengan tabel kebenaran x

y

x+y

(x+y)’

x’

y’

x’y’

0

0

0

1

1

1

1

0

1

1

0

1

0

0

1

0

1

0

0

1

0

1

1

1

0

0

0

0

Dengan Diagram Venn

x’y’ x

y (x+y)

2. Bentuk kanonis Sum Of Product (SOP) & Product Of Sum (POS) Des

A

B

C

F1

0

0

0

0

0

1

0

0

1

0

2

0

1

0

0

3

0

1

1

1

4

1

0

0

1

5

1

0

1

1

6

1

1

0

1

7

1

1

1

1

Dalam bentuk SOP: F1=A’BC+AB’C’+AB’C+ABC’+ABC = ∑(m3,m4,m5,m6,m7) = ∑(3,4,5,6,7) Dalam bentuk POS: F1=(A+B+C)(A+B+C’)(A+B’+C) = Л(M0,M1,M2) = Л(0,1,2)

Pemetaan antar SOP & POS 1. Konversi dari Minterm ke Maxterm a. Tulis ulang simbol minterm menggunakan simbol maxterm b. Ubah indeks minterm menjadi indeks yang belum digunakan Contoh : F(A,B,C) = ∑m(3,4,5,6,7) = ЛM(0,1,2) 2. Konversi dari Maxterm ke Minterm a. Tulis ulang simbol maxterm menggunakan simbol minterm




2

b. Ubah indeks maxterm menjadi indeks yang belum digunakan Contoh : F(A,B,C) = ЛM(0,1,2) = ∑m(3,4,5,6,7) 3. Ekspansi Minterm F menjadi ekspansi Minterm F’ Menggunakan simbol minterm, gunakan indeks yang belum digunakan dalam F Contoh : F(A,B,C)

= ∑m(3,4,5,6,7)

Æ

= ЛM(0,1,2)

Æ

F’(A,B,C)

= ∑m(0,1,2) = ЛM(3,4,5,6,7)

4. Ekspansi Minterm F menjadi ekspansi Maxterm F’ Tulis ulang menggunakan bentuk Maxterm menggunakan indeks yang sama dengan F Contoh : F(A,B,C)

= ∑m(3,4,5,6,7)

Æ

= ЛM(0,1,2)

Æ

F’(A,B,C)

= ЛM(3,4,5,6,7) = ∑m(0,1,2)

Contoh: Adder 1 bit Binary Adder 1 bit

+

A B Cin

S Cout

Input : A, B, Carry-in Output : Sum, Carry-out

Tabel Kebenaran A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

Cin 0 1 0 1 0 1 0 1

S 0 1 1 0 1 0 0 1

Cout 0 0 0 1 0 1 1 1

Bentuk Kanonik Sum-of-Products (SOP) S = A’B’Cin + A’BCin’ + ABCin Cout = A’BCin + AB’Cin + ABCin’ + ABCin

Product term (minterm) -

Penerapan AND dari kombinasi input yang memiliki output true

-

Tiap variabel hanya muncul sekali, dalam bentuk true atau bentuk negasinya (tapi tidak keduanya)




3

Penyederhanaan Cout

= A’BCin + AB’Cin + ABCin’ + ABCin = A’BCin + ABCin + AB’Cin + ABCin + ABCin’ + ABCin = (A’ + A)BCin + A(B’ + B) Cin + AB(Cin’ + Cin) = BCin + ACin + AB = (B + A) Cin + AB

S

= A’B’Cin + A’BCin’ + AB’Cin’ + ABCin = (A’B’ + AB) Cin + (AB’ + A’B) Cin’ = (A ⊕ B)’ Cin + (A ⊕ B) Cin’ = A ⊕ B ⊕ Cin

3. Penyederhanaan menggunakan Peta-K (Karnaugh Map) Peta-K dengan 2 variabel y x

y 0

x

1

0

m0

m1

1

m2

m3

y 0

x

1

0

x'y'

x'y

1

xy’

xy

0

1

0

1

1

1 x'y + xy = (x’ + x)y = y

Peta-K dengan 3 Variabel yz

yz 01

11

10

0 x’y’z’

x’y’z

x’yz

x’yz’

0

1

xy’z

xyz

xyz’

1

x

00

xy’z’

x

00

01

11 1

1

1

1

x F = ∑(3,4,5,6,7) = x + yz


10


1 yz


4

Peta-K dengan 4 Variabel

C

1

A’CD’

1

1 1

A

1

1 B’C’

B

1 D

B’D’

F = A’B’C’ + B’CD’ + A’BCD’ + AB’C’ = B’C’ + B’D’ + A’CD’ Peta-K dengan 5 Variabel

CDE

AB

A

D

2

6

11

10

25

27

17

19

0

1

3

8

9

24 16

7

5

4

14

15

13

12

26

30

31

29

28

18

22

23

21

20

E D

1

1

B

E

C

1

A

D

D

1

1

1

1

1

1

1

1

1

B

1

1 E

C

E

F(A,B,C,D,E) = ∑(0,2,4,6,9,11,13,15,17,21,25,27,29,31) = BE + AD’E + A’B’E’




5

4. Kondisi Hazard Rangkaian yang memiliki kondisi hazard sudah memiliki logika yang benar namun dapat menghasilkan output yang keliru (glitch) ketika terjadi perubahan pada salah satu inputnya. Hal ini terjadi jika propagation delays tidak seimbang. Atau dengan kata lain perubahan output dari tiap gerbang tidak terjadi bersamaan begitu input berubah. Sehingga selama waktu tertentu output akhir yang dihasilkan tidak sesuai dengan yang diharapkan. Klasifikasi Hazard -

static-zero hazard; Sinyal output yang diharapkan adalah selalu 0 Namun terjadi glitch berupa output bernilai 1

-

static-one hazard; Sinyal output yang diharapkan adalah selalu 1 Namun terjadi glitch berupa output bernilai 0

-

dynamic hazard; Sinyal output berubah-ubah

Contoh Rangkaian dengan Hazard

Rangkaian di atas (xy + yz) memiliki static 1 hazard. Rangkaian tersebut memiliki output static 1 yang ditentukan oleh kontrol input y. Jika input y berubah dari 0 menjadi 1 atau sebaliknya, maka kontrol dari output gerbang OR akan bergeser dari satu gerbang AND ke yang lainnya. Maka setiap delay perubahan antara kedua gerbang AND akan menghasilkan glitch pada output OR




6

Deteksi Hazard dengan K-Map

Deteksi Hazard static 1 : Sederhanakan fungsi logika menjadi persamaan prime implicant paling sederhana. K-Map yang memiliki prime implicant yang bersebelahan dan tidak beririsan merupakan indikasi hazard static 1 Pada prime implicant yang bersebelahan hanya satu variabel yang perlu diubah untuk pindah dari prime implicant yang satu ke yang sebelahnya Pada prime implicant yang tidak beririsan tidak ada prime implicant yang mencakup kedua prime implicant yang tidak beririsan dan berhubungan dengan gerbanggerbang AND yang harus mengubah kedua outputnya ketika input tertentu berubah




7

Eliminasi Hazard dengan K-Map

Eliminasi hazard dengan K-Map adalah dengan cara menambahkan satu pasangan lagi sehingga seluruh kombinasi variabel terpenuhi.




8

MODUL II DASAR DAN TERMINOLOGI SISTEM DIGITAL

Recommend Documents