K0963-1.qxd
6
24.6.2005
14:03
StrÆnka 6
Obsah
ČÁST 2
Mikroprocesory osobních počítačů
105
KAPITOLA 2
Základy technologie mikroprocesorů Polem řízený tranzistor Základy strojového zobrazení informací Desítková a dvojková soustava Kód ASCII Záporná celá čísla a dvojkový doplněk Šestnáctková čísla BCD čísla Notace Little-Endian a Big-Endian
Hradla Základní logické prvky Invertory CMOS jako prvky s nízkým příkonem (Low-Power) Jeden příklad: 1bitová sčítačka
CPU jako centrální součást všech počítačů
107 108 111 112 113 113 114 115 115
116 116 118 120
121
KAPITOLA 3
Všechno začalo u praotce 8086 Kontakty a signály 8086 AD15–AD0 (I/O) A19–A16/S6–S3 (O) BHE____/S7 (O) CLK (I) INTR (I) MN/MX___ (I) NMI (I) RD (O) READY (I) RESET (I) TEST_____ (I) Vcc (I) GND S2__, S1__, S0__ (O) RQ___/GT0____, RQ___/GT1____ (I/O) LOCK______ (O) QS1, QS0 (O) ALE DEN (O) DT/R_ (O) HOLD, HLDA (I, O)
125 126 126 127 127 127 127 127 127 128 128 128 128 128 128 128 129 129 129 129 129 129 130
K0963-1.qxd
24.6.2005
14:03
StrÆnka 5
Obsah ČÁST 1
Základní a obecné informace
41
KAPITOLA 1
Komponenty PC
43
Vnitřní struktura PC
47
Skříň Zdroj napájení Základní deska CMOS-RAM BIOS Mechaniky Grafický adaptér Zvuk
47 50 54 59 60 63 68 70
Konektory Vícekanálový zvuk Přehled funkcí zvukových karet Vzorkování Standard MIDI Syntezátor
Sítě a LAN adaptéry
Periférie PC Monitor Klávesnice Myš Tiskárna a paralelní rozhraní Paralelní rozhraní
Skener Modemy a sériové rozhraní Modemy Sériové rozhraní
ISDN a ADSL ISDN ADSL
70 72 73 75 76 79
81
84 84 89 90 91 92
94 96 96 99
100 100 101
K0963-1.qxd
10
24.6.2005
14:03
StrÆnka 10
Obsah
Real Mode, High Memory Area a HIMEM.SYS Interrupts (přerušení) a Exceptions (výjimky) Softwarová přerušení Hardwarová přerušení Výjimky
Protected Mode Selektory segmentů, deskriptory segmentů a úrovně oprávnění Globální a lokální tabulka deskriptorů Přepnutí do režimu Protected Mode Adresování paměti v režimu Protected Mode Předání řízení a Call Gates (brány pro předání řízení) Tabulka deskriptorů přerušení Multitasking, TSS a Task Gate Ochrana adresového prostoru I/O Příznak IOPL I/O – Permission Bit Map
Výjimky a ochranné mechanismy v režimu Protected Mode
Stránkování Logické, lineární, fyzikální adresy a stránkování Page Directory, Page Tables a Page Frames Testovací registry TR6 a TR7
Režim Virtual-8086-Mode Virtuální stroje a Virtual-8086-Monitor Adresy v režimu Virtual-8086-Mode Vstup do režimu Virtual-8086-Mode a výstup z něj Procesy v režimu Virtual-8086-Mode
190 192 192 194 194
196 196 201 204 204 205 209 210 214 214 214
216
217 217 219 223
225 225 225 226 227
KAPITOLA 7
Rychlá vyrovnávací pamě – cache Princip a strategie cache Organizace paměti cache a asociativní pamě Tag Set (sada) Cesta Cache line Asociativní pamě
Stanovení úspěšného zásahu a optimální velikost cache
Strategie nahrazování Paměti cache na čipu a second level cache Koherence cache a protokol MESI Čtyři stavy MESI Modified M (modifikovaný) Exclusive E (výlučný)
231 232 234 235 236 236 236 236
237
239 240 241 241 241 241
K0963-1.qxd
24.6.2005
14:03
StrÆnka 7
Obsah INTA_____ (O) M/IO___, W/R_ (O, O)
Provozní režimy a řadič sběrnice 8288 8086 Real Mode Přístup k paměti T1 T2 T3 T4 T1 T2 T3 T4
Hranice slov Přístup k adresovému prostoru I/O Reset 8086 Procesor 8088 Procesor 80186/88
130 130
130 131 131 131 131 131 132 133 133 133 133
133 134 134 134 136
KAPITOLA 4
Sestupná kompatibilita – 80286 Kontakty a signály procesoru 80286 A23–A0 (O) BHE____ (O) BUSY______, ERROR_______, (I, I) CAP (I) CLK (I) COD/INTA_____, M/IO___, S1__, S0__ (O, O, O, O) D15–D0 (I/O) HOLD, HLDA (I, O) INTR (I) LOCK______ (O) NMI (I) PEREQ, PEA____CK____ (I, O) REA_____DY___ (I) RESET (I) Vcc (I) GND (I)
137 138 139 139 139 139 139 139 140 140 140 140 140 140 140 140 141 141
Registry 80286 Protected Mode procesoru 80286
141 141
Registr pro správu paměti u 80286 Deskriptory segmentů 80286 Typy segmentů a přístupů u 80286
141 142 143
Aplikační segmenty
143
7
K0963-1.qxd
8
24.6.2005
14:03
StrÆnka 8
Obsah Systémové segmenty a brány
Multitasking, 80286 TSS a Task Gate 80286 Ochrana 80286 pro adresový prostor I/O
Cykly sběrnice a pipelining u 80286 Zvláštní cykly Pipelining
Hranice slov Reset 80286
143
144 144
145 145 146
146 147
KAPITOLA 5
Vstup do 32bitového světa – Procesor 80386 Kontakty a signály procesoru 80386 A31–A2 (O) ADS____ (O) BE0____–BE3____ (O) BS16 (I) BUSY______, ERROR_______ (I, I) CLK2 (I) D31–D0 (I/O) HOLD, HLDA (I, O) INTR (I) LOCK______ (O) M/IO___, D/C_, W/R_ (O, O, O) NA___ (I) NMI (I) PEREQ (I) REA_____DY___ (I) RESET (I) Vcc (I) GND (I) volný
Fyzikální přístup k paměti a na porty Cyklus sběrnice pro čtecí přístup Cyklus sběrnice pro zápisový přístup Čekací cykly neboli Waitstates Pipelining a adresování s pipeliningem Hranice dvojslova Zvláštní cykly Datová sběrnice a duplikace zapisovaných dat Adresový prostor I/O a periférie Adresování I/O Cykly I/O
Registry
149 150 150 150 151 151 152 152 152 152 152 152 152 153 153 153 153 153 153 154 154
154 155 157 158 159 160 162 163 164 164 165
165
K0963-1.qxd
24.6.2005
14:03
StrÆnka 9
Obsah Přehled registrů Segmentování Víceúčelové a segmentové registry
166 167 170
Akumulátor EAX Bázový registr EBX Registr čítače ECX Datový registr EDX Bázový ukazatel EBP Adresa zdroje (Source-Index) ESI Adresa cíle (Destination-Index) EDI Kódový segment CS Datový segment DS Segment zásobníku SS Extra segmenty ES, FS, GS
171 172 172 172 172 173 173 174 174 174 174
Příznaky Carry (přenos; od 8086) Parity (parita; od 8086) Auxiliary Carry (dodatečný přenos; od 8086) Zero (nula; od 8086) Sign (znaménko; od 8086) Trap (jednotlivý krok; od 8086) Interrupt Enable (povolit přerušení; od 8086) Direction (směr; od 8086) Overflow (přetečení; od 8086) I/O-Protection-Level (úroveň ochrany I/O; od 80286) Nested Task (vnořený proces; 80286) Resume (opakovaný start; od 80386) Virtual-80386-Mode (virtuální režim 8086; od 80386)
Řídicí registr a registr pro správu paměti PE (Protection Enable, aktivovat Protected Mode; od 80286) MP (Monitor Coprocessor, kontrola koprocesoru; od 80286) EM (Emulate Coprocessor, emulace koprocesoru; od 80286) TS (Task Switched, přepínání procesů; od 80286) ET (Extension Type; od 80386) PG (Paging; od 80386)
174 175 175 175 175 175 175 175 176 176 176 176 176 176
177 177 178 178 178 178 178
KAPITOLA 6
Programování a druhy režimů Kódový segment a čítač instrukcí Segment zásobníku a ukazatel zásobníku Datový segment DS a adresování Druhy adresování a kódování příkazů Programování na úrovni procesoru: Mnemonics a Assembler Druhy adresování Kódování příkazů Načítání příkazů a prefetching
181 182 183 185 185 185 186 187 189
9
K0963-1.qxd
24.6.2005
14:03
StrÆnka 11
Obsah Shared S (sdílený) Invalid I (neplatný)
241 242
Stavové přechody MESI
242
Zápisové přístupy: Dotazovací cykly (snooping):
Subsystémy L2 cache a koherentní protokol MESI pro pamě cache
Pipelined Burst cache
243 244
244
246
KAPITOLA 8
Všechno v jednom – procesor i486 Kontakty a signály procesoru i486 A31–A2 (O; A31–A4:I/O) A20M______ (I) ADS____ (O) AHOLD (I) BE0____–BE3____ (O) BLA____ST__ (O;) BOFF______ (I) BRDY______ (I) BREQ (O) BS16_____, BS8____ (I, I) CLK (I) D31–D0 (I/O) DP0–DP3 (I/O) EADS______ (I) FERR______ (O) FLU____SH___ (I) HOLD, HLDA (I, O) IGN____NE___ (I) INTR (I) KEN____ (I) LOCK______ (O) M/IO___, D/C_, W/R_ (O, O, O) NMI (I) PCHK______ (O) PLO____CK___ (O) PWT, PCD (O, O) RDY____ (I) RESET (I) Vcc (I) GND (I) Volný
Vnitřní struktura i486 RISC nebo CISC? Mikrokódování
247 248 249 249 250 250 250 251 251 251 251 251 251 251 252 252 252 252 252 252 252 252 253 253 253 253 253 253 254 254 254 254 254
254 256 256
11
K0963-1.qxd
12
24.6.2005
14:03
StrÆnka 12
Obsah Redukce na to nejpodstatnější Zredukovaná sada instrukcí a pevně propojené příkazy Pipelining příkazů Blokování pipeline neboli interlocky Horizontální formát strojového příkazu Registrové soubory
Zvláštnosti procesorů RISC na úrovni softwaru Procesor RISC a kompilátor jako nedělitelná jednota Delayed Jump, Delayed branch a Branch Delay Slots
Pipeline Pamě cache na čipu Rozdílné a společné znaky procesorů i486 a 80386/80387 Rozdíly ve struktuře registrů Rozdíly ve správě paměti Reset procesoru i486 Režim Real Mode u procesoru i486 Režim Protected Mode u procesoru i486 Režim Virtual-8086-Mode u procesoru i486 Integer Core a jednotka s pohyblivou řádovou čárkou Výjimky FPU Translation Lookaside Buffer (TLB)
260 261 261 263 264 264
265 265 266
267 269 271 271 273 274 275 275 275 275 276 276
Sběrnice procesoru i486
276
Burst cykly Zvláštní cykly Cykly zrušení platnosti
276 278 278
Testovací funkce Interní automatický test BIST Kontrola TLB Kontrola paměti cache na čipu Přístupy k vyrovnávací paměti cache Zápis do paměti cache Vyprázdnění paměti cache
Testovací režim Tristate JTAG Boundary Scan Test TCK (I) TDI (I) TDO (O) TRST_____ (I) TMS (I)
Adresový prostor procesoru i486
279 279 279 280 281 282 282
282 282 283 283 283 283 283
286
K0963-1.qxd
24.6.2005
14:03
StrÆnka 13
Obsah
KAPITOLA 9
Koprocesory a deriváty CPU 386/486 Matematické koprocesory Exkurze za čísly – zobrazení čísel s pohyblivou řádovou čárkou Vědecká notace a zobrazení s posunutím o „n“
Standard – formáty IEEE Funkce a struktura Výjimky koprocesoru 80387 Protected Mode a výpisy paměti ukazatelů příkazů a datových ukazatelů
Deriváty procesoru 386 Odtučňovací kúra – SX-varianty procesorů Jednotky CPU 386 od jiných výrobců Procesory AMD 386 Am386DX/Am386SX Am386DXL/Am386SXL Am386DXLV/Am386SXLV
Procesory Cyrix 386 (486xLC) CPU 386 a 486 v přehledu
Deriváty procesoru 486 i486SX a i487SX Varianty pouzder JTAG Boundary Scan Test
Upgrade i486SX – i487SX Procesory i486DX2 s interním zdvojnásobením taktu Problémy s taktovacími rychlostmi Interní zdvojnásobení taktu
i486DX4 Připojovací schéma Příznaky, řídicí registr s rozšíření režimu Virtual-8086-Mode Identifikace i486DX4 s CPUID Možnosti úspory elektrického proudu Stop Clock Mode
Další CPU 486 Am486DX/Am486SX Am486DXLV/Am486SXLV Am486DX2 Am486DX4 Am5x86 a CPUID u AMD CPU Cyrix CPU od IBM
287 288 290 290
292 294 300 301
303 303 305 305 305 305 306
307 307
309 309 309 311
311 313 313 314
316 316 318 319 320 320
321 321 321 322 322 322 323 323
13
K0963-1.qxd
14
24.6.2005
14:03
StrÆnka 14
Obsah
KAPITOLA 10
Pentium Kontakty a signály A20M______ (I) A31–A3 (O; A31–A5: I/O) ADS____ (O; Dual: I/O) ADSC______ (O; Dual: I/O) AHO____LD____ (I) AP (I/O) APC____HK___ (O) BE7____–BE0____ (O; Reset: BE4____–BE0____ I/O) BF1, BF0 (I) BOFF______ (I) BP3–BP2, PM1/BP1–PM0/BP0 (O) BRDY______ (I) BRD____YC___ (I) BREQ (O) BUS____CHK_____ (I) CAC____HE___ (O; Dual: I/O) CLK (I) CPUTYP (I) D63–D0 (I/O) D/C_, M/IO___, W/R_ (O, O, O; Dual: I/O, I/O, I/O) D/P__,(O) DP7–DP0 (I/O) EADS______ (I) EWBE______ (I) FERR______ (O) FLU____SH___ (I) FRC____MC___ (I) HIT____ (O; Dual: I/O) HITM_____ (O; Dual: I/O) HOLD, HLDA (I, O; Dual: I/O) IERR_____ (O) IGN____NE___ (I) INIT (I) INTR/LINT0 (I) INV (I) KEN____ (I) LOCK______ (O; Dual: I/O) NA___ (I) NMI/LINT (I) PBR____EQ___, PBG____NT___ (I/O) PCD, PWT (O, O) PCHK______ (O) PEN____ (I) PHIT_____, PHI____TM___ (I/O) PICCLK (I)
325 326 327 327 328 328 329 329 329 329 329 330 330 330 330 330 331 331 331 331 331 332 332 332 332 333 333 333 333 333 333 334 334 334 334 334 335 335 335 335 335 336 336 336 336 336 336
K0963-1.qxd
24.6.2005
14:03
StrÆnka 15
Obsah PICD0/DPEN______ (I/O) PICD1/APICEN (I/O; RESET: I) PRDY (O) RESET (I) R/S_ (I) SCYC (O; Dual: I/O) SMI____(I) SMI_____ACT____(O) STP____CLK____ (I) TCK (I) TDI (I) TDO (O) TMS (I) TRST_____ (I) WB/WT___ (I) volný INC Vcc (I) GND (I)
337 337 337 337 337 337 338 338 338 338 338 338 338 338 339 339 339 339 339
Vnitřní stavba Pentia
339
Integer pipeline U a V
341
Struktura pipeline Instrukční pipelining a přerušení
341 343
Párování příkazů v integer pipeline
343
Pravidla pro párování Pravidlo 1 Pravidlo 2 Pravidlo 3 Pravidlo 4 Pravidlo 5 Pravidlo 6 Výjimky Odchylka od pravidla 1 Odchylka od pravidla 4 Implicitní párování příkazů mikrokódem CISC
Pipeline s pohyblivou řádovou čárkou Struktura pipeline s pohyblivou řádovou čárkou Párování příkazů Pravidlo 1 Pravidlo 2 Pravidlo 3 Pravidlo 4
Serializace příkazů Dynamická předpově větvení, Branch Prediction Logic Struktura a funkce logiky pro předpovídání větvení Důsledky předpovědi větvení – příklad
Paměti cache na čipu u Pentia Datová a kódová pamě cache na čipu Translation Lookaside Buffer
344 344 344 344 344 345 345 345 346 346 346
346 346 348 348 348 348 348
348 349 349 350
351 351 351
15
K0963-1.qxd
16
24.6.2005
14:03
StrÆnka 16
Obsah Provozní režimy a řídicí registry pamětí cache na čipu Cachování na úrovni stránky
Kompatibilita Pentia Rozšíření registrů u Pentia Příznaky EFlags u Pentia Řídicí registr CR4
Modelové registry Řídicí registr TR12 (Feature) Režim Real Mode u Pentia Režim Protected Mode u Pentia Režim Virtual-8086-Mode u Pentia Režim Virtual-8086-Mode u Pentia kompatibilní s i386/i486 Rozšíření režimu Virtual-8086-Mode u Pentia
Pentium a stránkování Rozšíření pomocí debug registru Reset u Pentia, Init u Pentia a automatický test Identifikace CPU pomocí CPUID Nové výjimky u Pentia
Sběrnice Pentia Cykly jednotlivého přenosu Burst cykly Adresový pipelining u Pentia Zvláštní cykly Dotazovací cykly a interní snooping Interní vyrovnávací pamě sběrnice u Pentia
System Management Mode u Pentia Struktura SMM-RAM Provádění programů v režimu System Management Mode Návrat z režimu System Management Mode
Optimalizace kódů Jednoduché optimalizace Straight Forward Interlocky AGI při vytváření adres Zarovnání dat Předpony Registry Jednocyklové příkazy
Optimalizace a sledování výkonu (Performance Monitoring) Hardwarové prvky pro sledování výkonu Přístupy přes Test Access Port
Testovací funkce Pentia JTAG Boundary Scan Test u Pentia Zaznamenávání interních chyb Zaznamenávání chyb sběrnice Chyba v datové paritě Chyba v adresové paritě
352 354
355 355 355 356
357 358 359 359 359 360 360
361 362 362 364 365
365 366 366 368 369 370 371
371 372 374 374
374 374 374 375 375 376 376
376 376 379
379 379 380 380 380 381
K0963-1.qxd
24.6.2005
14:03
StrÆnka 17
Obsah Sledování provádění programu neboli Execution Tracing Hardwarová podpora pro debugging a Probe Mode Machine Check Exception
Adresový prostor I/O u Pentia Dual Processing Obecná struktura Dual Processing se dvěma procesory Pentium Arbitrace sběrnice Konzistence paměti cache On-Chip-APIC
Pentium třetí generace – MMX Patice a signály FRC____MC___ (I) NC/INC (I) Vcc2 (I) Vcc2_____DET____ (O) Vcc3 (I)
Technologie MMX Datové typy SIMD a MMX Registry MMX Příkazy MMX
381 382 382
382 383 383 383 385 385
386 387 387 387 387 387 387
388 389 389 390
KAPITOLA 11
Mikroprocesory kompatibilní s Pentiem CPU od firmy Cyrix Cyrix 6x86 Kontakty a signály Vnitřní struktura Integer pipeline Párování instrukcí Jednotka s pohyblivou řádovou čárkou Pokročilé strategie proti zablokování pipeline Přejmenování registrů Předávání operandů Předávání výsledků Data Bypassing Dynamická předpově větvení a spekulativní provádění příkazů Ukončení příkazů mimo pořadí Paměti cache na čipu Konfigurační registry 6x86 Rozhraní Scatter/Gather Provozní režimy procesoru 6x86 Režimy Real, Protected a Virtual-8086-Mode Stránkování System Management Mode Sběrnice 6x86
393 394 394 394 396 397 397 398 398 398 399 399 400 400 402 402 402 407 407 407 407 408 409
17
K0963-1.qxd
18
24.6.2005
14:03
StrÆnka 18
Obsah CPUID Doby provádění
Cyrix 6x86MX Pentium Rating
410 411
411 412
CPU od AMD
412
K5 – 5K86
413
Kontakty a signály Vnitřní struktura Předzpracování (prefetching) a předdekódování Integer pipeline a ROP Párování příkazů Jednotka s pohyblivou řádovou čárkou Paměti cache na čipu Rozšíření a modelové registry Řídicí registr CR4 a globální stránky Registr Array Access AAR a konfigurační registr Hardwaru HWCR Kompatibilita s Pentiem Provozní režimy Sběrnice AMD5K86 Testovací funkce BIST Testovací režim Output Float Functional Redundancy Checking Cykly Branch Trace JTAG Boundary Scan Test Hardware Debug Tool CPUID
Procesor AMD K6 AMD K6 II a AMD K6 III se Super Socket 7
IDT WinChip C6 Přehled CPU a parametry nastavení
413 413 414 414 416 417 417 417 418 418 420 420 420 421 421 421 421 421 422 422 422
423 424
425 426
KAPITOLA 12
Čistě 32bitová technologie – PentiumPro Kontakty a signály A35–A3 (I/O) A20M (I) ADS____ (O; Multi: I) AERR (I/O) AP1____, AP0____ (I/O) ASZ1______, ASZ0______ (I/O) ATT_____R7___–ATT_____R0___ (I/O) BCLK (I) BE7____–BE0____ (I/O) BERR______ (I/O) BINIT______ (I/O)
429 431 431 431 432 432 433 433 433 433 434 434 434
K0963-1.qxd
24.6.2005
14:03
StrÆnka 19
Obsah BNR_____ (I/O) BP3____, BP2____, BPM1______, BPM0______ (I/O) BPRI_____ (I) BR3____–BR0____ (I, I, I, O) CPU______PRES______ (O) D63–D0 (I/O) DBSY______ (I/O) D/C_ (I/O) DEF_____ER___ (I) DEN_____ (I/O) DEP7______–DEP0______ (I/O) DID7______–DID0______ (I/O) DRDY______ (I/O) DSZ1______, DSZ0______ (I/O) EXF4______–EXF0______ (I/O) FERR______ (O) FLU____SH___ (I) FRCERR (I/O) HIT____ (O; Multi: I/O) HITM_____ (O; Multi: I/O) IERR_____ (O) IGN____NE___ (I) INIT_____ (I) INTR/LINT0 (I) LEN1_____, LEN0______ (I/O) LOCK______ (O; Multi: I/O) NMI/LINT (I) PICCLK (I) PICD1, PICD0 (I/O) PLL2, PLL1 PRDY______ (O) PWRGOOD (I) REQ4______–REQ0______ (I/O) RES_____ET__ (I) RP___ (I/O) RS2____–RS0____ (I) RSP____ (I) SMI____ (I) SMM_____EM____ (I/O) SPL____CK___ (I/O) STP____CLK____ (I) TCK (I) TDI (I) TDO (O) TESTHI (I) TESTLO THER______MTRIP_______ (O) TMS (I) TR___DY____ (I) TRST_____ (I)
434 435 435 435 435 435 435 435 436 436 436 436 436 436 436 437 437 437 437 437 437 437 437 438 438 438 438 438 439 439 439 439 439 440 440 440 440 441 441 441 441 441 441 441 441 441 441 442 442 442
19
K0963-1.qxd
20
24.6.2005
14:03
StrÆnka 20
Obsah UP___ (O) VID3–VID0 W/WB____ (I/O) Vcc5 (I) VccP (I) VccS (I) Vref0–Vref7 (I) GND (I) RES
Vnitřní struktura
442 442 442 443 443 443 443 443 443
443
Funkční jednotky PentiaPro Instruction Pool a mikrooperace Paměti L1 a L2 cache
444 445 447
Vlastnosti procesoru PentiumPro
447
Příkazy Řídicí funkce v CR4 36bitová adresová sběrnice Globální stránky
Modelové registry Registry MTRR Konfigurační registry Architektura Machine Check Performance Monitoring Podpora pro debugging pomocí modelových registrů
Reset a konfigurace při zapnutí Sběrnice procesoru PentiumPro Fáze sběrnice Arbitrace Request (požadavek) Error (chyba) Snoop (dotazování) Response (odpově ) Data
Arbitrace sběrnice Odložené transakce (deferred) Bus pipelining a burst cykly u procesoru PentiumPro
CPUID
447 448 448 451
451 453 458 459 460 463
464 465 466 466 466 466 466 466 467
467 469 470
471
KAPITOLA 13
Pentium II, Pentium III a Celeron Pentium II Kontakty a signály BR1____, BR0____ (I/O) BSEL_____ (I)
473 474 475 479 479
K0963-1.qxd
24.6.2005
14:03
StrÆnka 21
Obsah EMI SLOT______OCC_____ (O) SLP____ (I) THER______MDP_____, THER______MDN______ (O) VID4_____–VID0_____ (O)
Sběrnice Pentia II (GTL+) AGTL+
Celeron Kontakty a signály Celeron pro patici 370
Pentium III Generační parta Pentium III pro patici 370 Kontakty a signály
Celeron III a Celeron 4 Procesory VIA Parametry pro nastavení
479 479 479 480 480
481 482
482 483 484
485 485 486 487
490 490 492
KAPITOLA 14
Athlon a Duron Protokol sběrnice Kontakty a signály A20M______ (I) CLKFWDRST (I) CONNECT (I) COREFB, COR_____EFB_____ (O) FERR (O) FID[3:0] (O) IGN____NE___ (I) INIT_____ (I) INTR (I) NMI (I) PICCLK (I), PICD[1:0] (I/O) PROCRDY (O) PWROK (I) RES_____ET__ (I) SAD_____DIN_____[14:2]_______ (I) SAD_____DIN_____CLK____ (I) SADD_______OUT_____[14:2]_______ (O) SADD_______OUT_____CLK______ (O) SCH______ECK_____[7:0]_____ (I) SDATA________[63:0]_______ (I/O) SDATA________INCL_______K[3:0]______ (I) SDAT_______AIN______VAL___ (I) SDATA________OUT______CLK_____[3:0]______ (O)
495 497 498 502 502 502 502 502 502 503 503 503 503 503 503 503 504 504 504 504 504 504 504 504 504 505
21
K0963-1.qxd
22
24.6.2005
14:03
StrÆnka 22
Obsah SDATA________OUT______VAL____ (I) SFILL______VAL_____ (I) SMI____ (I) STP____CLK______ (I) SYSCLK, SYS____CLK______ (I) Vcc2SEL (O) VID[3:0] (O)
Vnitřní struktura CPU pro patici A Kontakty a signály CLKIN, CLKIN_______, RSTCLK, RST____CLK_____ (I, I, O, O) DBRDY, DBR_____EQ____ (O, I) FLU____SH___ (O) K7CLKOUT, K7____CLK___OUT_____ (I/O) PLL____TEST_____, PLL____BYP____ASS_____, PLLMON1, PLLMON2, PLLBYPASSCLK, PLL____BYP____ASS_____CLK_____ (I, I, I, I, O, O) SYSVREFMODE (I) TCK, TMS, TDI, TRST, TDO (I, I, I, I, O) VccA
VID[4:0] (O)
Athlon XP
505 505 505 505 505 505 505
506 508 508 509 510 510 511 511 511 511 511
511
512
KAPITOLA 15
Pentium 4 Vnitřní struktura Paměti cache Aritmetické jednotky a pipeline SSE2 Sběrnicové rozhraní a pamě Hyper Threading
Kontakty a signály A35____–A3___ (I/O) A20M______ (I) ADS____ (I/O) ADST______B[1:0]______ (I/O) AP___[1:0]_____ (I/O) BCLK [1:0] (I) BINIT______ (I/O) BNR_____ (I/O) BPM_____[5:0] (I/O) BPRI_____ (I) BR0____ (I/O) BSEL[1:0] (I/O) COMP[1:0] (analogový) D63____–D0___ (I/O) DBI____[3:0]______ (I/O)
515 517 517 518 519 519 520
521 522 523 523 523 523 523 523 523 523 524 524 524 524 524 524
K0963-1.qxd
24.6.2005
14:03
StrÆnka 23
Obsah DBR_____ (O) DBSY______ (I/O) DFER______ (I) DP___[3:0]______ (I/O) DRDY______ (I/O) DST____BN____[3:0]_____, DST____BP____[3:0]_____ (I/O) FERR______ (O) GTLREF (analogový vstup) HIT____ , HITM_____ (I/O) IERR_____ (I) IGN____NE___ (I) INIT_____ (I) ITP___CLK____OUT_____[1:0]_____ (O) ITP_____CLK_____[1:0]_____ (I) LINT[1:0] (I) LOCK______ (I/O) MCE_____RR___ (I/O) PRO_____CHOT______ (O) PWRGOOD (I) REQ_____[4:0]_____ (I) Reserved RES_____ET__ (I) RS___[2:0]_____ (I) RSP____ (I) SKT____OCC_____ (O) SLP____ (I) SMI____(I) STP____CLK____ (I) TCK (I) TDI (I) TDO (O) TESTHI[12:8], TESTHI[5:0] (I) THERMDA (O) THERMDC (O) THER______MTRIP_______ (O) TMS (I) TRDY______ (I) VCC (I) VCCA (I) VCCIOPLL (I) VCCSENSE (O) VCCVid (I) VID[4:0] (O) VSS (I) VSSSense (O)
Program CPUID
525 525 525 525 525 525 525 525 525 525 526 526 526 526 526 526 526 526 526 527 527 527 527 527 527 527 527 527 527 528 528 528 528 528 528 528 528 528 528 529 529 529 529 529 529
530
23
K0963-1.qxd
24
24.6.2005
14:03
StrÆnka 24
Obsah
ČÁST 3
Paměti, čipové sady a support čipy
543
KAPITOLA 16
Paměové čipy – pamě počítače Dynamic Random Access Memory – DRAM A9–A0 (I) LCAS______, UCAS______ (I) IO15–IO0 (I/O) RAS____ (I) WE____ (I) OE___ (I) Vcc (I) GND
Princip funkce Struktura Struktury vrstev Refresh – obnovení RAS-only-Refresh CAS-před-RAS-Refresh Hidden Refresh
Organizační formy Provozní režimy Page Mode Hyper Page mode (EDO) Static Column Mode Nibble Mode Serial Mode Interleaving
Paměové moduly A0–A11 (I) CAS3______–CAS0______ (I) DQ34–DQ27, DQ25–DQ18, DQ16–DQ9, DQ7–DQ0 (I/O) PD4–PD1(I) PQ8, PQ17, PQ26, PQ35 (O; jen moduly s paritou) RAS3______–RAS0______ (I) WE___ (I) Vcc GND
Parita Moduly DIMM WE (I) A0–A11 (I) BA0, BA1 (I) CLK0–CLK3 (I)
545 546 547 547 547 547 547 548 548 548
548 549 553 555 556 556 556
556 558 558 560 560 560 560 561
562 562 562 562 564 564 564 564 564 564
564 564 565 566 566 566
K0963-1.qxd
24.6.2005
14:03
StrÆnka 25
Obsah CKE0, CKE1 (I) DQ0–DQ63 (I/O) DQMB0–DQMB7 (I/O) RAS_____, CAS_____, WE____ (I) CS0_____, CS2_____, CS3_____ (I) NC SA0–SA2 (I) SDA (I/O) SCL (I) Vcc (I) Vss (I)
Synchronous Dynamic RAM – SDRAM Synchronous Graphic RAM – SGRAM Double Data Rate SDRAM – DDR SDRAM RAMBus
SPD ROM
566 566 566 566 566 566 566 566 567 567 567
567 569 569 572
574
PCX-abc-def
575
Načtení dat SPD
578
Statická RAM – SRAM
582
Flip-flop Přístup k paměovým buňkám SRAM Typická pamě SRAM
Dlouhodobá pamě – ROM, EPROM a jiné paměti ROM EPROM EEPROM Paměti typu flash
583 585 585
586 586 587 589 590
Vnitřní struktura Flash pro BIOS Typická pamě flash Flash disky
591 592 594 595
KAPITOLA 17
Čipové sady
597
Čipová sada 486 PCI Čipové sady Intel Pentium pro patici 7 Alternativní čipové sady pro patici 7 Čipové sady PentiumPro a Pentium II Čipové sady Pentium II/III a Celeron Čipová Čipová Čipová Čipová
sada sada sada sada
Intel Intel Intel Intel
810 820 840 815
– – – –
Whitney Camino Carmel Solano
598 600 602 605 609 610 612 615 615
25
K0963-1.qxd
26
24.6.2005
14:03
StrÆnka 26
Obsah Alternativní čipové sady
617
Čipové sady Pentium 4
618
Čipové sady od Intelu Čipové sady od firem VIA a SiS
Čipové sady Athlon
618 620
623
KAPITOLA 18
Hardwarová přerušení a DMA Hardwarová přerušení a programovatelné řadiče přerušení Výměna dat vyvolaná přerušením a polling Kontakty a signály 8259A A0 (I) CAS0–CAS2 (O) CS___ (I) D7–D0 (I/O) INT (O) INTA______ (I) IR0–IR7 (I) RD____ (I) SP___/EN____ (I/O) WR____ (I) GND Vcc
Vnitřní struktura a sekvence Interrupt Acknowledge Kaskádování Inicializace a programování Maskování NMI Subsystémy přerušení v multiprocesorových systémech a režim APIC Struktura a funkce APIC 82489DX Systémy s Multi APIC a sběrnice ICC Režim APIC
Přímý přístup k paměti u periférie a paměti Standardní čip DMA 8237A Kontakty a signály 8237A Vnitřní struktura a provozní režimy Čekací stav Jednotlivý přenos Demand Transfer Blokový přenos Kaskádování Čtecí přenos
629 630 630 631 631 632 632 632 632 632 632 632 632 633 633 633
633 635 637 643 645 645 646 647
649 651 651 654 657 657 658 658 658 659
K0963-1.qxd
24.6.2005
14:03
StrÆnka 27
Obsah Zápisový přenos Ověřovací přenos Přenos pamě–pamě Komprimované taktování Automatická inicializace Programování
660 660 660 661 662 662
KAPITOLA 19
Periferní jednotky základní desky CMOS RAM a hodiny reálného času Struktura a programování Přístup přes BIOS Přístup přes adresový a datový registr
Časovač Kontakty a signály A0, A1 (I) CLK0, CLK1, CLK2 (I, I, I) CS___ (I) D7–D0 (I/O) GATE0, GATE1, GATE2 (I, I, I) OUT0, OUT1, OUT2 (O, O, O) RD___ (I) WR____ (I) GND (vývod 12) Vcc (vývod 24)
Programování Zápis hodnot čítače Načítání číselných hodnot Režimy počítání Režim 0 (přerušení na konci počítání) Režim 1 (programovatelný monostabilní klopný obvod) Režim 2 (generátor rychlostí) Režim 3 (generátor pravoúhlého signálu) Režim 4 (impulz spouštěný softwarem) Režim 5 (impulz spouštěný hardwarem)
Super I/O řadič Kontrolní čipy (Supervisory Chips) System Management Bus Funkce Adresy Programování
671 673 674 681 682
683 684 685 685 685 685 685 686 686 686 686 686
686 686 688 691 692 692 692 693 693 694
694 695 697 699 701 703
27
K0963-1.qxd
28
24.6.2005
14:03
StrÆnka 28
Obsah
ČÁST 4
Architektury a sběrnicové systémy osobních počítačů
707
KAPITOLA 20
Sběrnicové systémy v PC 8bitová architektura – sběrnice PC 32bitové architektury – EISA a MCA Extended Industry Standard Architecture – EISA Micro Channel Architecture – MCA
Lokální sběrnicové systémy
709 711 715 716 718
722
KAPITOLA 21
16bitová architektura – sběrnice ISA Přerušení I/O porty a adresy Architektura DMA Přenosy pamě–pamě
Bus sloty a signály Signály sběrnice PC a ISA A19–A0 (O) AEN (O) ALE (O) CLK (O) D7–D0 (I/O) DAC_____K3___–DAC_____K0___ (O) DRQ3–DRQ1 (I) I/O _____CH ____CK___ (I) I/O CH RDY (I) IOR____ (O) IOW_____ (O) IRQ2–IRQ7 (I) (S)ME______MR____ (O) (S)ME______MW_____ (O) OSC (O) 0WS (I) RESET DRV (O) TC (O)
Vstupní/výstupní rozhraní Signály rozšíření sběrnice ISA DAC_____K0___, DAC_____K5___–DAC_____K7___ (O)
725 729 730 731 732
733 733 735 735 735 735 735 735 735 735 736 736 736 736 736 736 736 737 737 737
737 738 738
K0963-1.qxd
24.6.2005
14:03
StrÆnka 29
Obsah DRQ0, DRQ5–DRQ7 (I) I/O _____CS16_____ (I) IRQ10–IRQ12, IRQ14, IRQ15 (I) LA17–LA23 (O) MAS_____TER____ (I) MEM _______CS16_____ (I) MEMR_______ (O) ME____MW______ (O) SBHE______ (O) SD8–SD15 (I/O)
16bitové dekódování a programování
ISA Plug&Play Konfigurační mechanismus Linear Feedback Shift Register Isolation protokol Registry ISA Plug&Play Card Control Register
Přístup k zařízením ISA Plug&Play
739 739 740 740 740 740 740 740 741 741
741
742 743 746 747 748 749
752
KAPITOLA 22
Sběrnice PCI Struktura PCI Sběrnicové cykly Arbitrace sběrnice DMA a busmastering Scatter Gather Bus Mastering
Přerušení I/O adresový prostor Konfigurační prostor – Configuration Space Kód základní třídy 04h: Multimediální řadiče
PCI Power Management
Sloty sběrnice PCI Signály sběrnice PCI Standardní 32bitový úsek ACK____64___ (I/O) AD31–AD0 (I/O) C/BE3____–C/BE0____ (I/O) CLK (O) DEV_____SEL____ (I/O) FRA_____ME____ (I/O) GNT_____ (O) IDSEL (O) INTA______, INTB_____, INTC______, INTD______ (I, I, I, I) IRDY______ (I/O)
755 756 759 762 764 765
765 766 768 772
779
781 784 784 784 784 784 785 785 785 785 785 785 785
29
K0963-1.qxd
30
24.6.2005
14:03
StrÆnka 30
Obsah LOCK______ (I/O) PAR (I/O) PERR_____ (I/O) PRS____NT1_____, PRS____NT2_____ REQ_____ (I) REQ_____64___ (I/O) RST____ (O) SBO_____ (I/O) SDONE (I/O) SERR______ (I/O) STOP______ (I/O) TCK, TDI, TDO, TMS, TRST______ (I, O, O, O, O) TRDY______ (I/O)
64bitové rozšíření AD63–AD32 (I/O) C/BE7_______–C/BE4_______ (I/O) PAR64 (I/O)
Rozšíření signálů u specifikací 2.2 a 2.3 PME_____ (I) VAUX_______ (O) SMB_____CLK_____ (O) SMB_____DAT_____ (I/O) PCIX_____CAP_____ (O)
Rutiny BIOSu specifické pro PCI Je přítomen PCI BIOS? Hledat jednotku PCI Hledat jednotku PCI podle kódu třídy Vyvolat zvláštní cyklus Načíst konfigurační bajt/slovo/dvojslovo Zapsat konfigurační bajt/slovo/dvojslovo
Rozhraní k BIOSu Funkce Funkce Funkce Funkce
pci_bios_present find_pci_device find_pci_class_code read_configuration_area
Univerzální jednotka PCI
PCI-X Konfigurační prostor Typy přístupu Split Transactions a atributová fáze
Switched Fabrics InfiniBand PCI Express Lanes a Links Sloty a signály Přenos dat Konfigurace
HyperTransport
785 786 786 786 786 786 786 786 786 786 787 787 787
787 787 788 788
788 788 789 789 789 789
789 789 790 790 790 791 791
792 792 793 795 796
797
816 816 817 818
821 821 822 823 824 824 826
827
K0963-1.qxd
24.6.2005
14:03
StrÆnka 31
Obsah Topologie a linky Pakety a komunikace SeqID[3:0] CMD[5:0] PassPW UnitID[4:0] Konfigurace Rozšíření
827 830 832 832 833 833 835 835
KAPITOLA 23
Accelerated Graphics Port Struktura AGP Sloty AGP Signály AGP Popis signálů AD0–AD31 (I/O) AD_STB0 (I/O) AD______STB0______ (I/O) AD_STB1 (I/O) AD______STB1______ (I/O) CLK (O) GND (I) OVR_____CNT______ (O) PIPE_____ (I) PME (I/O) RBF____ (I) Rezervovaný SBA[7:0] (I) SB_____STB_____ (I) SB_STB (I) ST[2:0] (O) TYPE_____DET_____ (O) USB+ (I/O) USB- (I/O) Vcc3.3 (I) Vddq (I) WBF_____ (I)
Standard AGP 3.0 Registry
837 838 839 840 843 844 844 844 844 844 844 844 844 844 845 845 845 845 846 846 846 846 846 846 847 847 847
847 850
KAPITOLA 24
Sloty riserů Audio Modem Riser Communication and Networking Riser
855 856 859
31
K0963-1.qxd
32
24.6.2005
14:03
StrÆnka 32
Obsah
Advanced Communication Riser
863
ČÁST 5
Mechaniky a jejich rozhraní – EIDE a SCSI
865
KAPITOLA 25
Základy magnetického záznamu a organizace dat Diamagnetismus a paramagnetismus Feromagnetismus Indukce Princip funkce disket Fyzikální organizace a záznam Metody FM a MFM Synchronizace
867 868 868 871 871 875 876 879
Logická organizace
881
Struktura oddílů
882
Alokační tabulka souborů – FAT Fragmentování
32bitové a jiné alokační tabulky souborů Virtual File Allocation Table – VFAT New Technology File System – NTFS High Performance File System – HPFS
886 888
888 890 890 890
KAPITOLA 26
Pevné disky Struktura a funkce pevných disků Disky Hlavy Aktuátor s krokovacím a lineárním motorem Filtrování vzduchu a větrání Interleaving neboli prokládání sektorů Parametry pevných disků Kapacita paměti Přístupová doba Rychlost přenosu dat Spolehlivost a MTBF
Formáty záznamu
893 894 895 897 898 901 902 904 904 904 905 906
907
K0963-1.qxd
24.6.2005
14:03
StrÆnka 33
Obsah MFM a RLL Translace a zónový záznam Vysokoúrovňové formátování Nízkoúrovňové formátování
Tradiční rozhraní pevných disků ST412/506 Připojení a konfigurace
ESDI
907 909 910 910
911 911 911
913
Připojení a konfigurace
IDE
913
913
Signály Adresy a registry
914 917
Fáze příkazů a programování Enhanced IDE
921 924
Logical Block Addressing Kontakty EIDE Režimy PIO, DMA a Ultra DMA
925 926 927
Serial ATA
928
KAPITOLA 27
SCSI
931
Funkce Signály a přenos dat Fáze sběrnice a zprávy (messages) Fáze Fáze Fáze Fáze Fáze Fáze Fáze Fáze
Sběrnice volná Arbitrace Selection Reselection Command Data Message (zpráva) Stav
Příkazy a programování Advanced SCSI Programming Interface – ASPI Common Access Method – CAM
Různé SCSI standardy SCSI-I a CCS SCSI-II SCSI-III Fast SCSI Wide SCSI Differential SCSI
932 933 935 936 936 936 936 937 937 937 937
940 944 947
948 948 949 949 950 950 950
33
K0963-1.qxd
34
24.6.2005
14:03
StrÆnka 34
Obsah Ultra Ultra Ultra Ultra
SCSI 2 SCSI 160 SCSI 320 SCSI
951 951 953 954
KAPITOLA 28
Optické mechaniky
955
CD-ROM
956
ATAPI
958
CD-R a CD-R/W CD-RW a technologie Phase Change
Magnetooptické mechaniky Digital Versatile Disc Realizace
960 961
961 963 964
ČÁST 6
Rozhraní, LAN a programování
967
KAPITOLA 29
Paralelní rozhraní
969
Struktura a funkce Přímé programování
970 973
Ovládání tiskárny Obecné použití
973 976
Lepší paralelní port: IEEE-1284
978
KAPITOLA 30
Sériové rozhraní Sériový přenos dat Synchronní a asynchronní přenos Parita a přenosová rychlost (baud oprate) Serializace a SDU
Rozhraní RS-232C RTS (Request to Send) CTS (Clear to Send) DCD (Data Carrier Detect) DSR (Data Set Ready) DTR (Data Terminal Ready) RI (Ring Indicator) DSRD (Data Signal Rate Detector)
985 986 986 986 987
988 990 990 990 990 990 990 990
K0963-1.qxd
24.6.2005
14:03
StrÆnka 35
Obsah Simplexní spojení Poloduplexní spojení Duplexní spojení Logická úroveň RS-232C a přenosové rychlosti
Typická spojení – nulový modem Universal Asynchronous Receiver and Transmitter – UART Kontakty a signály A2–A0 (I) AS___ (I) BAUD________OUT______ (O) CS0, CS1, CS2_____ (I, I, I) CSOUT (O) CTS_____ (I) D0–D7 (I/O) DCD______ (I) DDIS (O) DINS______, DINS (I, I) DOU_______TS____, DOUTS (O, O) DSR_____ (I) DTR_____ (O) INTR (O) MR____ (I) OUT1_______ (O) OUT2_______ (O) RCLK (I) RI__ (I) RTS____ (O) SIN (I) SOUT (O) XTAL1, XTAL2 Vcc (I) GND (I)
Struktura a funkce Zachycení start bitu
Registry a programování Registry přijímače a vysílače Registr aktivace přerušení Registr identifikace přerušení Registr datového formátu Řídicí registr modemu Stavový registr serializace Stavový registr modemu Scratch Pad Register
991 991 992 994
995 997 998 998 999 999 999 999 999 999 999 999 999 1000 1000 1000 1000 1000 1000 1000 1000 1000 1000 1001 1001 1001 1001 1001
1001 1003
1005 1006 1007 1007 1009 1010 1011 1012 1013
35
K0963-1.qxd
36
24.6.2005
14:03
StrÆnka 36
Obsah
KAPITOLA 31
PCMCIA a Card Bus Základní funkce a struktura Card a Socket Services Card Information Structure – CIS Konfigurační registry Obsazení kontaktů A25–A0 (O) BVD2, BVD1 (I) CD1_____, CD2_____ (I) CE2_____, CE1_____ (O) D15–D0 (I/O) GND INP_____ACK_____ (I) IOIS_____16___ (I) IORD______ (O) IOWR_______ (O) IREQ______ (I) OE____ (O) RDY_____/BSY_____ (I) REG_____ (O) Res RESET (O) RFSH (I) SPKR______ (I) STS_____CHG_____ (I) Vcc (O) Vpp1, Vpp2 (O) WAIT_______ (I) WE_____/PRGM________ (O) WP (I)
Card Bus
1015 1016 1018 1022 1024 1024 1025 1025 1025 1025 1025 1026 1026 1026 1026 1026 1026 1026 1026 1026 1027 1027 1027 1027 1027 1027 1027 1027 1027 1027
1028
KAPITOLA 32
Universal Serial Bus
1033
Kontakty a signály Identifikace a komunikace Pakety a přenos USB 2.0
1035 1037 1040 1041
K0963-1.qxd
24.6.2005
14:03
StrÆnka 37
Obsah
KAPITOLA 33
FireWire Architektura a topologie Protokol Řadič a PHY
1043 1044 1046 1047
KAPITOLA 34
Lokální sítě
1051
Topologie sítí
1052
Sběrnicová topologie Kruhová topologie Hvězdicová topologie
Metody přístupu CSMA/CD Token Passing Token Bus 100BaseVG-Any-LAN Asynchronous Transfer Mode
Spojovací prvky pro sítě Vrstvený model OSI Fyzikální vrstva – vrstva 1 Vrstva řízení datových spojů – vrstva 2 Síová vrstva – vrstva 3 Transportní vrstva – vrstva 4 Relační vrstva – vrstva 5 Prezentační vrstva – vrstva 6 Aplikační vrstva – vrstva 7
1052 1054 1054
1055 1055 1056 1057 1057 1058
1058 1059 1059 1059 1060 1060 1060 1060 1060
Repeater Hub Switch Bridge Router Brouter Gateway
1060 1061 1061 1062 1062 1062 1063
Token Ring FDDI a CDDI Ethernet
1063 1064 1066
Kolizní domény a maximální rozlohy Síová spojení z mědi Koaxiální kabely Kabely Twisted Pair
1066 1068 1068 1069
37
K0963-1.qxd
38
24.6.2005
14:03
StrÆnka 38
Obsah Thick Ethernet Cheapernet neboli Thin Ethernet Ethernet s kabelem Twisted Pair Fast Ethernet Kódování
Gigabitový ethernet Kódování 8B/10B Multilevel kódování
Optická vlákna 10gigabitový ethernet – 10GE
Struktura a programování síových jednotek Ethernet v modelu OSI Ethernetové rámce Řadiče LAN Autonegotiation Medium Independent Interface TX_CLK (O, Z) TXD[3:0] (I) TX:ER (I) TX_EN (I) MDIO (I, O, Z) MDC (I) COL (I, O, Z) CRS (I, O, Z) RX_EN (I) RX_ER (O, Z) RX_DV (O, Z) RXD[3:0] (O, Z) RX_CLK (O, Z)
Programování
Bluetooth a Wireless LAN Bluetooth IEEE Wireless LAN CSMA/CD a Hidden Nodes Frequency Hopping a Direct Sequence Spread Spectrum Ad-hoc Mode a Access Points
1070 1071 1072 1072 1073
1075 1077 1079
1080 1085
1087 1087 1089 1091 1093 1094 1094 1094 1094 1094 1094 1094 1094 1095 1096 1096 1096 1096 1096
1097
1111 1111 1113 1114 1115 1118
KAPITOLA 35
Programování hardwaru pod Windows Přechod od programů pro DOS k programům pro Windows Port 8255 Program pro Windows
1121 1122 1123 1127
K0963-1.qxd
24.6.2005
14:03
StrÆnka 39
Obsah
Vytvoření DLL A/D převod DLL pro 32bitové operační systémy Vyvolání DLL s pomocí Visual BASIC Vyvolání DLL s pomocí Delphi Několik slov k Assembleru
Přímý přístup k hardwaru pod Windows NT I/O ovladače pro Windows NT
Windows Plug&Play Programování s Windows Driver Model IO Request Packets Driver Stack Struktura Driver Stack Installation Information File Příklad ovladače WDM Device Objects Funkce ovladače Globally Unique Identifier Výpis ovladače Debugging a použití
1128 1134 1136 1140 1142 1142
1143 1145
1150 1152 1153 1153 1154 1154 1157 1158 1158 1158 1159 1167
PŘÍLOHA
Kódy ASCII a klávesové kódy ASCII tabulka Klávesové kódy (rozložení německé klávesnice) Slovníček
Rejstřík
1173 1174 1176 1181
1213
39
