Masterproef Ontwerp van een gatedriver voor flexibele AMOLED-beeldschermen

2013•2014

FACULTEIT INDUSTRIËLE INGENIEURSWETENSCHAPPEN master in de industriële wetenschappen: elektronica-ICT

Masterproef Ontwerp van een gatedriver voor flexibele AMOLED-beeldschermen

Promotor : Prof. dr. ir. Wim DEFERME

Promotor : Prof. dr. ir. JAN GENOE

Gezamenlijke opleiding Universiteit Hasselt en KU Leuven

Pieter Delvaux

Copromotor : ir. FLORIAN DE ROOSE

Proefschrift ingediend tot het behalen van de graad van master in de industriële wetenschappen: elektronica-ICT

2013•2014

Faculteit Industriële ingenieurswetenschappen

master in de industriële wetenschappen: elektronica-ICT

Masterproef Ontwerp van een gatedriver voor flexibele AMOLED-beeldschermen

Promotor : Prof. dr. ir. Wim DEFERME

Promotor : Prof. dr. ir. JAN GENOE

Pieter Delvaux

Copromotor : ir. FLORIAN DE ROOSE

Proefschrift ingediend tot het behalen van de graad van master in de industriële wetenschappen: elektronica-ICT

Voorwoord Gedurende deze masterthesis heb ik kunnen rekenen op de steun van vele personen. Eerst en vooral zou ik imec willen bedanken voor de kans die ik heb gekregen om mijn masterthesis te mogen uitvoeren. Mijn interne promotor Jan Genoe, samen met mijn dagelijkse begeleider Florian De Roose, wil ik bedanken voor hun tijd die ze hebben uitgetrokken om mij in deze masterthesis te begeleiden. Ook dank aan alle collega’s waarbij ik altijd welkom was voor raad of hulp, in het bijzonder Kris Myny en Marc Ameys. Graag wil ik ook alle docenten van de opleiding bedanken. Zij hebben mij de nodige bagage gegeven om dit geheel tot een goed einde te brengen. In het bijzonder wil ik mijn interne promotor Wim Deferme bedanken voor zijn constructieve feedback tijdens de masterproef. Tot slot wil ik mijn ouders, mijn broer en mijn vriendin en alle anderen bedanken voor hun steun en aanmoedigingen voor het maken van deze thesis. Pieter Delvaux Juni 2014

v

Inhoudsopgave Voorwoord

v

Inhoudsopgave

vii

Lijst van tabellen

ix

Lijst van figuren

xi

Gebruikte afkortingen

xiii

Abstract

xv

Summary 1 Inleiding 1.1 Motivatie en achtergrond 1.2 Imec . . . . . . . . . . . 1.3 AMOLED-beeldscherm . 1.4 Doelstellingen . . . . . .

xvii

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

2 Literatuur 2.1 a-IGZO . . . . . . . . . . . . . . . . . . . 2.1.1 Opbouw . . . . . . . . . . . . . . . 2.1.2 Elektrische karakteristieken . . . . 2.1.3 Productie . . . . . . . . . . . . . . 2.1.4 Toekomstige ontwikkelingen . . . . 2.1.5 Toepassingen . . . . . . . . . . . . 2.2 Gatedrivers in de literatuur . . . . . . . . 2.2.1 Digitale PWM-aangestuurde OLED 2.2.2 Verbetering dubbele schrijfpuls . . 3 Materiaal en methode 3.1 Meetopstelling . . . . . . . . . . 3.2 Voorgesteld ontwerp gatedriver 3.3 Timing beperkingen . . . . . . . 3.4 Optimalisaties . . . . . . . . . . 3.5 Lay-out . . . . . . . . . . . . .

. . . . .

. . . . .

. . . . .

. . . . .

. . . . .

. . . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . displays . . . . .

. . . . .

. . . . .

. . . . .

. . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

. . . . . . . . .

. . . . .

. . . .

1 1 2 3 5

. . . . . . . . .

9 9 9 11 12 13 13 14 15 15

. . . . .

21 21 24 27 29 30 vii

INHOUDSOPGAVE 4 Resultaten 33 4.1 Post-lay-out simulatie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4.2 Metingen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 5 Conclusie en discussie 5.1 Werking . . . . . . . . 5.2 Lay-out . . . . . . . . 5.3 Snelheid . . . . . . . . 5.4 Verdere optimalisaties

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

. . . .

45 45 46 46 46

Bibliografie

49

A VHDL-code

53

B Probe interface: schema en PCB-ontwerp

67

Lijst van symbolen

A

viii

Lijst van tabellen 1.1

Schermresoluties en belasting . . . . . . . . . . . . . . . . . . . . . . . . .

6

2.1

Verdeling van de bits bij digitale PWM-driving

3.1

Aansluiting probes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.2

Aansluitingen klokken . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

3.3

Simulatie instellingen . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

3.4

Transistor en condensator eigenschappen in de multiplexer . . . . . . . . . 29

3.5

Transistor en condensator eigenschappen in het shiftregister . . . . . . . . 30

4.1

Aangepaste voedingsspanningen . . . . . . . . . . . . . . . . . . . . . . . . 40

5.1

Minimale tijden . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

5.2

Transistor en condensator eigenschappen in het aangepast shiftregister . . 48

5.3

Transistor en condensator eigenschappen in de aangepaste multiplexer . . . 48

. . . . . . . . . . . . . . . 19

ix

Lijst van figuren 1.1

Luchtfoto imec Heverlee . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2

1.2

Opbouw AMOLED schermen . . . . . . . . . . . . . . . . . . . . . . . . .

3

1.3

Tijdsdiagram gatedriver . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4

1.4

Blokdiagram optimalisatiemethode . . . . . . . . . . . . . . . . . . . . . .

7

2.1

Doorsnede van een a-IGZO ESL transistor . . . . . . . . . . . . . . . . . . 10

2.2

De gemeten transferkarakteristiek van een a-IGZO transistor . . . . . . . . 11

2.3

8-bit microcontroller op folie . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.4

Opbouw schrijf-wis PWM AMOLED-scherm . . . . . . . . . . . . . . . . . 15

2.5

Verdeling van één frame met een schrijf- en wispuls . . . . . . . . . . . . . 16

2.6

Twee schrijfpulsen schema . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.7

Twee schrijfpulsen tijdsdiagram . . . . . . . . . . . . . . . . . . . . . . . . 17

2.8

Vereenvoudigd twee schrijfpulsen schema . . . . . . . . . . . . . . . . . . . 18

2.9

Vereenvoudigd twee schrijfpulsen tijdsdiagram . . . . . . . . . . . . . . . . 18

2.10 Verdeling van één frame met twee schrijfpulsen . . . . . . . . . . . . . . . . 19 3.1

Foto van het probestation . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

3.2

Blokschema van de klokken van de multiplexer . . . . . . . . . . . . . . . . 24

3.3

Blokschema gatedriver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

3.4

Transistorschema shiftregister . . . . . . . . . . . . . . . . . . . . . . . . . 25

3.5

Tijdschema voor de shiftregister klokken . . . . . . . . . . . . . . . . . . . 26

3.6

Transistorschema multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . 27

3.7

Tijdschema voor de multiplexer klokken . . . . . . . . . . . . . . . . . . . 28

3.8

Tijdschema van de uitgang van de gatedriver . . . . . . . . . . . . . . . . . 29

3.9

Lay-out van de gatedriver . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

3.10 Microscoopbeeld van de geproduceerde gatedriver . . . . . . . . . . . . . . 31 xi

LIJST VAN FIGUREN 4.1

Simultaties van de uitgangen 1, 2 en 3 . . . . . . . . . . . . . . . . . . . . 34

4.2

Simulatie van de uitgang tijdens een ongewenste puls . . . . . . . . . . . . 34

4.3

Multiplexer transistorschema . . . . . . . . . . . . . . . . . . . . . . . . . . 35

4.4

Simulatie van C(n) tijdens een ongewenste puls . . . . . . . . . . . . . . . 35

4.5

Simulatie van knoop A tijdens een ongewenste puls . . . . . . . . . . . . . 36

4.6

Reactie van knoop A tijdens een ongewenste puls, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36

4.7

Reactie van de uitgang tijdens een ongewenste puls, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

4.8

Simulatie van de uitgang tijdens een gewenste puls

. . . . . . . . . . . . . 37

4.9

Simulatie van de uitgang tijdens een gewenste puls, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

4.10 Simulaties van de uitgangen 1, 2 en 3 met Vt = +1 V . . . . . . . . . . . . 38 4.11 Simulaties van de uitgangen 1, 2 en 3 met Vt = -1 V . . . . . . . . . . . . . 39 4.12 Metingen van de uitgangen 1, 2 en 3 . . . . . . . . . . . . . . . . . . . . . 40 4.13 Metingen van de uitgangen 1, 2 en 3 met belasting . . . . . . . . . . . . . 41 4.14 Metingen van de uitgang met en zonder belasting . . . . . . . . . . . . . . 41 4.15 Meting van de uitgang tijdens een gewenste puls, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 4.16 Meting van de uitgang tijdens een ongewenste puls, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 4.17 Metingen van een uitgang met klok A, B en C, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 4.18 Metingen van OUT20 met klok A bij verschillende klokfrequenties, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 4.19 Metingen van OUT20 met klok C bij verschillende klokfrequenties, uitgevoerd met aangepaste klok . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

xii

5.1

Metingen van OUT1, OUT2 en OUT3, uitgevoerd met aangepaste klok . . 45

5.2

Aangepast transistorschema shiftregister . . . . . . . . . . . . . . . . . . . 47

Gebruikte afkortingen AMLCD

Active-Matrix Liquid-Crystal Display

AMOLED

Active-Matrix Organic Light-Emitting Diode

a-IGZO

Amorf Indium Gallium Zinc Oxide

a-Si

Amorf Silicium

CPLD

Complex Programmable Logic Device

ESL

Etch-Stop Layer

FHD

Full High Definition

GDS

Graphic Data System II

HD

High Definition

IEEE

Institute of Electrical and Electronics Engineers

MOSFET

Metal-Oxide-Semiconductor Field-Effect Transistor

OLED

Organic Light-Emitting Diode

PWM

Pulse Width Modulation

QQVGA

Quarter Quarter Video Graphics Array

QVGA

Quarter Video Graphics Array

SPICE

Simulation Program for Integrated Circuits Emphasis

TFT

Thin-Film Transistor

VHDL

VHSIC Hardware Description Language

VHSIC

Very High Speed Integrated Circuit

VGA

Video Graphics Array

xiii

Abstract Het doel van deze masterproef is het ontwerpen van de gatedriver voor flexibele actieve matrix OLED-schermen. Voor de aansturing van deze schermen zijn er twee chips nodig: een datadriver op silicium en een gatedriver op flexibele folie. In conventionele schermen wordt de pixelintensiteit ingesteld door een analoge spanning van de datadriver. In dit werk wordt gebruik gemaakt van een PWM-signaal om de efficiëntie van de schermen te verhogen. Hier zit de intensiteit van de OLED in het tijdsdomein. In de a-IGZO-technologie kunnen enkel n-type transistoren geproduceerd worden. Hierdoor kan de robuuste complementaire logica niet gebruikt worden. Door het gebruik van de PWM-aansturing is het nodig om de pixels op verschillende tijdstippen te kunnen aanen uitzetten. Hierdoor is het ontwerp opgesplitst in een multiplexer en een shiftregister. In vergelijking met een conventioneel scherm moet de snelheid van de gatedriver van een digitaal scherm 24 maal hoger liggen. Daarom is er gekozen om een dynamisch circuit te ontwerpen om deze snelheid te kunnen halen. De afmetingen van de gatedriver maakt het mogelijk een 1100 Full HD beeldscherm met ge¨ıntegreerde gatedriver te ontwikkelen. De gemeten gatedriver vertoont een stijgtijd van 5 µs, wat een pulsbreedte van 25 µs betekent. Tot slot worden suggesties gegeven voor een design met een stijgtijd van 1,4 µs en dus een pulsbreedte van 13 µs.

Summary The purpose of this master thesis is to design a gate driver for flexible active matrix OLED displays. To control a display there are two chips needed. One data driver on silicon and one gate driver on flexible foil. In a conventional display the pixel intensity is controlled with an analogue voltage charging a capacitor in the OLED cell. However in this dissertation the display is controlled by a PWM signal. The intensity of the OLED is located in the time domain. The a-IGZO technology uses only n-type transistors. This means that the complementary logic cannot be used. Due to the use of a PWM signal it is necessary to control the OLEDs multiple times in one frame. To accomplish this the gate driver is divided into two parts, a shift register and a multiplexer. In comparison with a conventional display the speed of the gate driver must be 24 times higher. A dynamic circuit is necessary to achieve this speed. This results in a gate driver that can be integrated within a 1100 Full HD display. The proposed gate driver has a rise time of 5 µs, so a pulse width of 25 µs can be achieved. Finally there is a suggestion for a design that has a simulated rise time of 1,4 µs. This results in a pulse width of 13 µs.

Hoofdstuk 1 Inleiding 1.1

Motivatie en achtergrond

De beeldschermindustrie is altijd op zoek naar een grotere resolutie en energiezuinigere schermen. Met de opkomst van smartphones en tablets wordt hier nog meer aandacht aan besteed. De huidige commerciële trend gaat al verder dan de Full High-Definition standaard (FHD-standaard) van 1920x1080 pixels. Omdat ook mobiele apparaten deze trend volgen, is er nood aan kleine en zeer lichte schermen met hoge resolutie. Een gevolg hiervan is dat de pixeldensiteit stijgt, waardoor de oppervlakte van een pixel gereduceerd wordt. Dit heeft geleid tot de optimalisatie van de Thin-Film Transistor technologie (TFT-technologie). Momenteel worden deze schermen vooral op glas geproduceerd. In het geval van smartphones en tablets is het gebruik van glas echter zeer kwetsbaar. Dit is één van de redenen waarom er nu onderzoek verricht wordt naar het maken van een scherm op kunststoffolie. Een scherm op folie heeft meerdere voordelen ten opzichte van de traditionele schermen op glas. Ten eerste is folie veel lichter dan glas. Ten tweede is het minder kwetsbaar door de flexibiliteit van de folie. Verder is het vanuit financieel oogpunt interessanter om op kunststof te produceren. Kunststof maakt het eveneens mogelijk om de dikte van het geheel te verminderen. Tenslotte geeft dit de mogelijkheid om schermen oprolbaar te maken.

1

1.2 Imec

1.2

Imec

Imec (figuur 1.1) is een onderzoekscentrum in Heverlee dat hoofdzakelijk gericht is op de micro- en nano-electronica. In 1982 hebben de Vlaamse overheid, de Vrije Universiteit Brussel, de Universiteit Gent en de Katholieke Universiteit Leuven imec opgericht om het onderzoek in micro-elektronica in Vlaanderen te stimuleren. Op dit ogenblik is het een toonaangevend onderzoekscentrum met meer dan 2000 werknemers en onderzoekers in verschillende landen. De onderzoekers van imec kunnen gebruik maken van drie

Copyright imec

cleanrooms en verschillende labo’s. [1–3]

Figuur 1.1: Luchtfoto imec Heverlee

Er is een groot verschil tussen wat er onderzocht wordt aan de universiteiten en wat in productie gaat bij de industrie. Het werkterrein van imec situeert zich tussen deze twee partijen in en houdt zich vooral bezig met ontwikkelingen die een time-to-market hebben van maximaal 10 jaar. Dit zorgt ervoor dat imec de partner is van toonaangevende technologiebedrijven zoals Intel, Samsung, Panasonic en ASML. Imec doet ook onderzoek in opdracht van deze bedrijven. [1] In 2012 hebben imec en Holst Center hun krachten gebundeld om het onderzoek te bevorderen naar flexibele Active-Matrix Organic Light-Emitting Diode-schermen (AMOLEDschermen). Dit onderzoek is één van de pijlers van de interne groep Large Area Electronics (LAE). Andere onderzoeksdomeinen van deze groep focussen zich onder andere op organische zonnecellen en beeldsensoren. [4]

2

1.3 AMOLED-beeldscherm

1.3

AMOLED-beeldscherm

In 2003 was het vermogenverbruik van een AMOLED-beeldscherm al minder dan dat van een Active-Matrix Liquid-Crystal Display (AMLCD) [5]. Het AMOLED-scherm heeft de laatste jaren aan populariteit gewonnen dankzij de smartphone- en tabletfabrikanten en dit zorgt voor een stimulans van onderzoek naar dit type beeldschermen. Imec heeft vandaag al de technologie in huis om de flexibele variant van een AMOLED-beeldscherm te produceren. [6]

Opbouw AMOLED-beeldscherm Een AMOLED-display bestaat uit drie delen: een matrix van Organic Light-Emitting Diode’s (OLED), een gatedriver en een datadriver. Deze OLED’s worden aangestuurd door een schakeling zoals aangetoond op figuur 1.2a. Door de elektrische lading op de condensator gaat de transistor M2 in geleiding, waardoor de OLED gaat branden. De lading op de condensator C bepaalt de stroom die door de OLED loopt. Deze condensator C wordt opgeladen door de transistor M1. De gate en de drain van deze transistor moeten op dat moment hoog zijn. De uitgangen van een gatedriver zijn in figuur 1.2 in het rood aangeduid terwijl de blauwe lijnen voor de uitgangen van de datadriver staan.

Vdd

Datadriver

M1 M2

OLED GND

(a) AMOLED pixel

Gatedriver

C

OLED-cellen

(b) Blokschema AMOLED schermen

Figuur 1.2: Opbouw AMOLED schermen

3

1.3 AMOLED-beeldscherm Datadriver

De datadriver bevindt zich op figuur 1.2b aan de bovenzijde. Dit is meestal een digitaal naar analoog omvormer welke de digitale intensiteit van een pixel omzet naar een analoog signaal. Dit analoog signaal wordt als een lading in de condensator geladen. Het is nog niet mogelijk om een efficiënte datedriver in Amorf Indium-Gallium-Zinkoxide technologie (aIGZO-technologie) te maken door de complexiteit van het schema en de hoge performantie die vereist is. Gatedriver

De gatedriver wordt ook scandriver of linedriver genoemd, deze dient om de transitor M1 in figuur 1.2a te schakelen. Omdat de beeldweergave lijn per lijn wordt ingeladen, vormen de uitgangen van de gatedriver een shiftregister waarin één enkele puls loopt. De ideale uitgang van een gatedriver is weergegeven in figuur 1.3. Hierin is zichtbaar dat elke lijn één voor één wordt aangestuurd en op dat moment kan de datadriver de correcte lading op de condensator van elke pixel in die lijn zetten. Als twee uitgangen van een gatedriver samen hoog zijn dan worden twee lijnen tegelijk aangestuurd door de datadriver, wat niet de bedoeling is. Een gatedriver werkt meestal met meer dan één kloksignaal en de uitgang of een afgeleide uitgang wordt doorgegeven naar de volgende gatedriver. Door de eenvoud van het circuit is het mogelijk om de gatedriver in de a-IGZO-technologie te maken. [7–13]

OUT(n-1) OUT(n) OUT(n+1) OUT(n+2) Figuur 1.3: Tijdsdiagram gatedriver

De breedte van gatedriver puls voor een Quarter-Video-Graphics-Array resolutie (QVGAresolutie) (320x240 pixels) met 50 beelden per seconde wordt berekend met vergelijking 4

1.4 Doelstellingen 1.1 en 1.2.

Framelengte =

1 1 = = 20 ms 50 Hz 50 s−1

(1.1)

20 ms = 83 µs 240 lijnen

(1.2)

Pulsbreedte =

1.4

Doelstellingen

De doelstelling van deze masterproef is het ontwikkelen van een gatedriver in de a-IGZOtechnologie voor een flexibele AMOLED-display met QVGA-resolutie (320x240 pixels) van 11 inch. De refresh rate is 50 Hz. De breedte van elke pixel mag niet meer zijn dan 100 µm. Omdat de gebruiker een groter effectief scherm wilt, moet de lengte van de gatedriver zo kort mogelijk blijven. De lengte van de gatedriver bepaalt de grootte van de rand rond het display. Verschillende onderzoeken resulteerden reeds in schema’s voor gatedrivers die momenteel reeds ge¨ıntegreerd zijn in de a-IGZO-technologie. [7–11, 14] Het bundelen en evalueren van deze schema’s (met voor- en nadelen) zorgen voor waardevolle input bij het kiezen van het juiste schema voor nieuwe display-specificaties. Doordat imec een eigen a-IGZO-technologie heeft ontwikkeld die niet noodzakelijk overeenkomt met de technologie vermeld in de onderzoeken, is het aangewezen de schema’s te optimaliseren voor de imec-technologie.

Optimalisatiemethode De masterproef vertrekt vanuit een bestaand schema, het simuleren met de imec-technologie en de uitgangen vergelijken met de specificaties. Vervolgens kunnen dan verbeteringen worden aangebracht door bijvoorbeeld een TFT toe te voegen of de grootte van de TFT’s aan te passen. Indien deze aanpassingen voldoen aan de specificaties, dan kan de lay-out uitgetekend worden. Als de lay-out getekend is, wordt het ontwerp opnieuw gesimuleerd omdat de parasitaire condensatoren eventueel invloed kunnen hebben op de werking van de gatedriver. In dit geval wordt de lay-out aangepast om de invloed van 5

1.4 Doelstellingen Tabel 1.1: Schermresoluties en belasting

Display Resolutie [px] QQVGA 160x120 QVGA 320x240 VGA 640x480 HD 1280x720 FHD 1920x1080

Frequentie [kHz] 9,6 19,2 38,4 76,8 115,2

Rload [kΩ] 6,1 12 24 37 55

Cload [pF] 14 29 58 86 130

parasitaire condensatoren te beperken. Hierna wordt dan een Graphic Data System IIfile (GDS) gemaakt om naar de productieafdeling te sturen. Na de productie worden er metingen op uitgevoerd om te vergelijken met de simulaties (figuur 1.4). Ten slotte kan er een verbeterd ontwerp gemaakt worden, met behulp van de metingen op het eerste ontwerp.

Simulatiespecificaties De simulaties maken gebruik van een TFT-model dat in imec beschikbaar is. De veldeffectmobiliteit is 9 cm2 /Vs met een drempelspanning van 0 V. De last van de gatedriver is afhankelijk van de resolutie van het scherm. De klokfrequentie die de gatedriver aanstuurt, wordt opgesomd in tabel 1.1 en varieert van 9,6 kHz voor de kleinste resolutie tot 115,2 kHz voor een FHD-scherm. De invloed van de procesvariaties op de werking van de schakelingen be¨ınvloedt de yield. Deze procesvariaties kunnen in rekening gebracht worden bij het ontwerp en de simulatie van het schema. Op deze manier wordt er een robustere schakeling gebouwd waardoor er minder defecte gatedrivers geproduceerd worden. Dit is van groot belang omdat de gatedriver mee ge¨ıntegreerd wordt op de folie en het volledig scherm dus defect is zodra de gatedriver defect is.

6

1.4 Doelstellingen

Bestaand schema Schema aanpassen

Parameters aanpassen

Simuleren

Voldoet niet Vergelijken met specificaties Voldoet Lay-out

Dimensies aanpassen

Simuleren

Voldoet niet Vergelijken met specificaties Voldoet GDS-file

Productie Metingen Vergelijken met simulaties Verdere optimalisatie Product Figuur 1.4: Blokdiagram optimalisatiemethode

7

Hoofdstuk 2 Literatuur 2.1

a-IGZO

a-IGZO is een halfgeleider materiaal. Deze halfgeleider werd in 2004 gebruikt door Nomura et al. om Thin-Film Transistoren (TFT) te bouwen op een flexibel substraat. [15] Voordien gebruikte men amorf silicium (a-Si) op glas om beeldschermen te maken. a-IGZO heeft twee grote voordelen ten opzichte van a-Si. Zo kan a-IGZO efficiënt geproduceerd worden op kamertemperatuur, zodat het op folie kan afgezet worden zonder dat deze zal smelten. Daarnaast heeft a-IGZO een 10 keer grotere veldeffectmobiliteit. In 2004 werd al een veldeffectmobiliteit gehaald van 9 cm2 /Vs [15]. Sindsdien is er veel onderzoek verricht om deze technologie te verbeteren [16]. De a-IGZO-technologie leent zich dan ook uitstekend voor het maken van AMOLED-schermen. [17] Het grootste nadeel aan deze technologie is dat er geen complementaire circuits kunnen gebouwd worden. Er bestaat namelijk geen a-IGZO-TFT die zich gedraagt als een p-type transistor. Als er een manier wordt gevonden om robuuste, complementaire schakelingen te maken met a-IGZO, zou dit een grote invloed hebben op de snelheid en het verbruik van de circuits.

2.1.1

Opbouw

Binnen imec wordt een bottom-gate a-IGZO-TFT gebruikt. Bij een bottom-gate transistor bevindt zich de gate aan de onderkant van de stack. De opbouw van deze a-IGZO9

2.1 a-IGZO

Metaal SU-8 Gate

Source

Via

Via

Via Drain

ESL

Gate-isolator Gate-metaal Vochtheidsbarrière

Via a-IGZO

Polymeer substraat Tijdelijke adhesief Wafer van glas

Figuur 2.1: Doorsnede van een a-IGZO ESL transistor

transitoren wordt ge¨ıllustreerd in figuur 2.1. De folie van de a-IGZO technologie is niet stevig genoeg om alle processtappen op uit te voeren. Bovendien moet de alliniëring zeer exact zijn, wat nog bemoeilijkt wordt door de temperatuurverschillen in de verschillende stappen, waardoor de folie gaat krimpen en uitzetten. Deze twee problemen worden tegengegaan door een glazen wafer te gebruiken als ondersteuning. Hierop wordt hars verspreid waartegen de folie plakt. Als de verschillende stappen doorlopen zijn, kan de folie van de glazen carrier verwijderd worden. Op de folie wordt een vochtigheidsbarrière aangebracht, omdat de a-IGZO-TFT niet bestand is tegen vocht. De a-IGZO-wafers worden in een stikstof omgeving bewaard, om de ongewenste bijwerkingen van vocht teniet te doen. Als een toestel wordt uitgerust met een beeldscherm, dan wordt het scherm volledig ingecapsuleerd zodat het niet in contact komt met vocht. Boven het gate-metaal bevindt zich een gate-isolator. Boven de gate-isolator wordt het halfgeleider materiaal a-IGZO afgezet. Hierna komen de contacten van de source en de drain. Hiertussen zit ook nog de Etch-Stop Layer (ESL). Deze laag zorgt ervoor dat het etsen op deze laag stopt. Hierboven zijn de metaallagen aangemaakt die verbindingen maken. Tussen de via’s zit SU-8, dit is een isolerend polymeer. De OLED-stack komt 10

2.1 a-IGZO 1

IDS (µA)

0.8 0.6 0.4 0.2 0 −10 −8 −6 −4 −2

0

2

4

6

8

10

VGS (V)

Figuur 2.2: De gemeten transferkarakteristiek van een a-IGZO transistor

hier nog bovenop, maar voor de gatedriver zijn deze lagen niet nodig.

2.1.2

Elektrische karakteristieken

De transferkarakteristiek van een a-IGZO transistor is zichtbaar in figuur 2.2. De geëxtraheerde drempelspanning is -0,06 V. Binnen imec loopt momenteel een onderzoek om een correct transistormodel voor a-IGZO transistoren te maken. Een level 1 Metal-Oxide-Semiconductor Field-Effect Transistor-model (MOSFET-model) toegepast op een a-IGZO transistor wordt beschreven door de volgende vergelijkingen: 2.1, 2.2 en 2.3. De Drain-Source stroom (IDS ) is afhankelijk van de Gate-Source spanning (VGS ), Drain-Source spanning (VDS ), de drempelspanning (VT ) en de constante K, deze laatste variabele wordt bepaald door de gebruikte technologie en wordt experimenteel vastgelegd door middel van metingen op verschillende transistoren. Deze variabele K is analoog aan de µn × Cox × W/L in het standaard silicium-model en zal dus ook veranderen als deze parameters wijzigen. De afmetingen van de transistor zijn verwerkt in de vergelijking met de kanaalbreedte (W ) en de kanaallengte (L) van de MOSFET. Cox is de oxidecapaciteit van de transistor en verandert als de dikte van de oxidelaag of de materiaal eigenschappen veranderen van deze laag. De veldeffectmobiliteit (µn ) is afhankelijk van het gebruikte halfgeleidermateriaal en de verschillende processtap11

2.1 a-IGZO pen. De ideale MOSFET is een perfecte stroombron in saturatie. De λ is een maat voor de parallelweerstand in de stroombron. Hoe groter de waarde λ hoe lager de parasitaire weerstand in de MOSFET zal zijn. [18] In saturatie: IDS = K(VGS − VT )2 (1 + λ VDS )

(2.1)

In lineair gebied: IDS = K(VGS − VT −

VDS )VDS 2

(2.2)

Gate-Source capaciteit: 2 CGS = Cox W L 3

(2.3)

Omwille van het kwadraat gaat dit echter geen goede benadering geven voor een a-IGZOTFT. De werkelijke verhouding is namelijk groter dan kwadratisch. Daarom wordt het alfa-model als oplossing voorgesteld. De Drain-Source stroom (IDS ) is het verschil tussen de voorwaartse en de achterwaartse stroom (vergelijking 2.4).

IDS = If orward − Ireverse

(2.4)

De vergelijking voor de voorwaartse stroom (2.5) bestaat uit een constante K die overeenkomt met constante K in de vergelijkingen 2.1 en 2.2. De α wordt experimenteel vastgelegd door meerdere transistoren op te meten en de parameter zo te kiezen dat de metingen en de vergelijking overeenkomen.

2.1.3

If orward = K(VGS − VT )α

(2.5)

Ireverse = K(VGD − VT )α

(2.6)

Productie

Door de lagere productietemperatuur van a-IGZO is het mogelijk om dit op folie te maken in plaats van op glas. De transistoren op glas zijn beter dan de transistoren op folie want 12

2.1 a-IGZO bij de productiestappen kan er een hogere temperatuur gebruikt worden. Annealing is een productiestap bij de a-IGZO transistoren. Annealing zorgt ervoor dat de materiaaldefecten uit het materiaal verdwijnen waardoor de veldeffectmobiliteit hoger is. Bij een hogere temperatuur verloopt de annealing beter. Dit resulteert in een hogere veldeffectmobiliteit bij dezelfde annealing tijd. [19, 20]

2.1.4

Toekomstige ontwikkelingen

Backgate TFT

In deze a-IGZO-technologie kan een backgate worden ge¨ımplementeerd. De positie van de backgate is dan ofwel in het source drain metaal ofwel in de bovenste metaallaag (zie figuur 2.1). Met deze backgate kan de drempelspanning verplaatst worden. Een positieve spanning op de backgate ten opzichte van de source zorgt ervoor dat de drempelspanning lager wordt. [21] Self-aligned top-gate TFT

Een grote stap voorwaarts in de ontwikkeling van de a-IGZO-technologie zou een bruikbare self-aligned top-gate TFT zijn. De self-aligned technologie wordt al lang toegepast bij silicium-transitoren. Momenteel overlapt de gate een groot deel van de source en de drain. Hierdoor zijn er grote gate-source en gate-drain capaciteiten die de snelheid van het circuit beperken. De self-aligned technologie omvat het doperen van de source en drain door middel van impregmatie. Dit gebeurt nadat al de processtappen voor de gate uitgevoerd zijn. Hierdoor is er maar een kleine overlap tussen gate en source/drain. Dit beperkt de gate-source en gate-drain capaciteiten, met als gevolg een hogere schakelsnelheid. [21, 22]

2.1.5

Toepassingen

Imec heeft de a-IGZO-technologie al bewezen door een 8-bit microcontroller te maken op folie (figuur 2.3). [21] Daarnaast zijn er al meerdere schermen gemaakt binnen imec met 13

Copyright imec

2.2 Gatedrivers in de literatuur

Figuur 2.3: 8-bit microcontroller op folie

behulp van de a-IGZO technologie. De Apple iPad Air is een van de eerste toestellen die a-IGZO-technologie bevat. Het scherm maakt geen gebruik van de AMOLED-technologie en is op glas geproduceerd. Volgens Raymond Soneira van DisplayMate heeft het gebruik van deze technologie geleid tot een afname van 57% op het verbruik van de Apple iPad. De resolutie van het scherm is ook gestegen door het gebruik van de a-IGZO-technologie. Een nadeel hiervan is dat de massaproductie nog met kinderziektes kampt. [23]

2.2

Gatedrivers in de literatuur

Er zijn al verschillende papers verschenen met gatedrivers ontworpen in a-IGZO. Elk ontwerp heeft zijn eigen voor- en nadelen. Omdat de modellen van a-IGZO-TFT kunnen verschillen tussen de onderzoeksgroepen is het niet zeker dat elk circuit dezelfde specificaties haalt wanneer ze ge¨ımplementeerd zouden worden in een imec technologie. [7–13]

14


2.2.1

Digitale PWM-aangestuurde OLED displays

Bij een conventioneel display zit de intensiteit informatie in de hoeveelheid stroom die door de OLED vloeit. Deze wordt gecontroleerd door een TFT die als stroombron wordt gebruikt en verder gebiast wordt met de spanning uitgestuurd door de datadriver. Bij een PWM-aangestuurd display zit de informatie in het tijdsdomein. Het menselijk oog vormt de pulsen om tot een gemiddelde intensiteit van de pixel.

Vdd M1

Datadriver

M2

OLED GND

(a) AMOLED cel

OLED-cellen

Wis-gatedriver

M3

Schrijf-gatedriver

C

(b) Blokschema AMOLED display

Figuur 2.4: Opbouw schrijf-wis PWM AMOLED-scherm

Tanada et al. maakte in 2004 gebruik van een schrijf- en een wispuls. Deze twee pulsen kwamen van twee verschillende gatedrivers, elk aan één kant van het scherm. Figuur 2.4a toont dit aan. De pixel wordt groter door de extra transistor (M3) die verbonden is met de wis-gatedriver (figuur 2.4b). De schrijf- en wispuls volgen elkaar op doorheen heel de gatedriver. Hoe meer tijd tussen de schrijf- en wispuls des te langer de OLED actief is. Dit wordt voorgesteld in figuur 2.5. De figuur geeft ook weer dat één frame nog eens opgedeeld is in zes subframes. Elk van deze subframes zorgt vast voor één van de zes bits. [24]

2.2.2

Verbetering dubbele schrijfpuls

Genoe et al. maken gebruik van een dubbele schrijfoperatie in plaats van een schrijf- en wispuls, waarbij er een nul geschreven wordt waar voorheen gewist werd. [25] Door deze vereenvoudiging van de schrijf- en wispulsen zijn er verschillende verbeteringen mogelijk. 15


1 Frame periode SF 1 32

S

W

SF 2

SF 3

SF 4

SF 5

SF 6

16

8

4

2

1

S W

SW

SW

SW

SW

Figuur 2.5: Verdeling van één frame met een schrijf- en wispuls

Scantijd omzetten naar aantal gatedrivers

De tijd tussen de eerste en tweede schrijfpuls is de tijd die de OLED actief is. Deze twee pulsen zitten op hetzelfde moment op verschillende locaties in de gatedriver. Uit de opbouw van het OLED-scherm volgt dat het ongewenst is dat er twee lijnen op hetzelfde moment aangestuurd worden. Dit wordt vermeden door een multiplexer met verschillende klokken te integreren in de schakeling. De tijd tussen de eerste en tweede schrijfpuls is altijd een macht van twee namelijk 1, 2, 4 enz. Als elke puls verdeeld wordt in drie is het onmogelijk om twee lijnen op een en hetzelfde tijdstip aan te sturen. Dit komt omdat een macht van twee nooit een veelvoud van drie is. Stel bijvoorbeeld een gatedriver waar elke uitgang aangestuurd wordt door afwisselend A, B en C. Om een vertraging van 1 te hebben moet er 1 puls gewacht worden voor de tweede schrijfpuls van boven mag vertrekken. Als de vertraging 4 is dan moet er 4 pulsen gewacht worden. Op deze manier overlappen twee pulsen elkaar nooit. Vereenvoudiging opbouw van de gatedriver

Door de vereenvoudiging naar de twee schrijfpulsen kan de bijkomende transistor M3 voor de wispuls in het pixelcircuit (figuur 2.4) weggelaten worden. Hierdoor wordt er terug een standaard pixelschema bekomen. Om dit te doen moeten ook de twee gatedrivers (één voor de eerste en één voor de tweede schrijfpuls) uitgebreid worden met een multiplexer. De multiplexer gaat op het juiste moment de eerste en tweede schrijfpuls doorgeven zoals weergegeven is in figuur 2.6. De uitgangen zijn te zien in figuur 2.7.

16


Lopende puls A

D

Q

D

Q

D

Q

D

Q

Lopende puls B

D

Q

D

Q

D

Q

D

Q

Klok Output multiplexer

OUT1

OUT2

OUT3

OUT4

Figuur 2.6: Twee schrijfpulsen schema

Schrijf1 Schrijf2

OUT1

OUT2

OUT3

Figuur 2.7: Twee schrijfpulsen tijdsdiagram

De twee gatedrivers met multiplexer kunnen vervangen worden door één shiftregister met als toevoeging een geklokte buffer. Deze buffer wordt vervolgens aangestuurd door klok A,B of C, dit is zichtbaar in figuur 2.8. Deze klokken worden zo gekozen dat ze niet overlappen (figuur 2.9). Verdeling van de bits

Nu er twee keer kan geschreven worden, wordt de scantijd op figuur 2.4 gebruikt om een andere bit erin te zetten in plaats van een nul te schrijven. In de figuur wordt dit getoond met een 6 bit getal. Dat betekent dat de kleinste tijd tussen twee pulsen 1/64ste van een frame bedraagt. Als deze methode zou uitgebreid worden met 8 bits dan zou de kleinste tijd tussen pulsen 1/256ste zijn. De OLED staat maximaal voor de helft aan als 11111111 aangestuurd wordt. Dat wil zeggen dat de OLED tweemaal zo veel licht 17


D

Q

D

Q

D

Q

D

Q

D

Q

Q

D

D

Q

D

Q

Klok CKA

CKB

OUT1

OUT2

OUT3

OUT4

OUT5

OUT6

OUT7

OUT8

k

Figuur 2.8: Vereenvoudigd twee schrijfpulsen schema

CKA CKB CKC

OUT4

OUT5

OUT6

Figuur 2.9: Vereenvoudigd twee schrijfpulsen tijdsdiagram

moet genereren wanneer hij aan staat om dezelfde gemiddelde intensiteit te halen als een volledig uitgestuurd analoog pixel. Als de 8 bits nu verdeeld worden over 256, dan worden er frames van lengte 32 bekomen. Deze worden verdeeld zoals in de tabel 2.1. Met deze techniek gaat er geen tijd verloren aan het scannen. Figuur 2.10 toont hoe één frame opgebouwd is. Door deze methode wordt er maar 1/256ste verloren als de pixel maximaal wordt aangestuurd in tegenstelling tot de helft bij het oorspronkelijk ontwerp.

18


Tabel 2.1: Verdeling van de bits bij digitale PWM-driving

Subframe nummer (α, β) 1 (1, 31) 2 (1, 31) 3 (2, 30) 4 (4, 28) 5 (8, 24) 6 (8, 24) 7 (16, 16) 8 (32, /)

Bit gestuurd achter de eerste selectlijn actief wordt 0 b0 b1 b2 b3 b7 b4 b5

Bit gestuurd achter de tweede selectlijn actief wordt b7 b7 b7 b7 b6 b6 b6 /

1 Frame periode SF 1 31

S1S2 b7

SF 2 1

31

S1S2 b6

SF 3 2

30

S1S2 b5

SF 4 4

28

S1 S2 b4

b3

SF 5 8

24

S1 S2 b2

SF 6 8

24

S1 S2 b1

SF 7 16

S1

SF 8

16

S2

32

S1

b0

Figuur 2.10: Verdeling van één frame met twee schrijfpulsen

19

Hoofdstuk 3 Materiaal en methode 3.1

Meetopstelling

Om de metingen te doen is er een probestation voorzien binnen imec, afgebeeld op figuur 3.1. In dit probestation is er een probekaart met 46 meetpennen beschikbaar. Deze meetpennen zijn geordend in twee rijen op gelijke afstand. Het ontwerp van de gatedriver is aangepast zodat de meetpads op deze afstanden staan.

Figuur 3.1: Foto van het probestation

De probekaart kan worden aangestuurd met een Complex Programmable Logic Device (CPLD) bordje. Dit is een printplaat die vaker binnen imec gebruikt wordt om klok21

3.1 Meetopstelling ken aan te sturen bij de metingen op gatedrivers. De CPLD draagt het typenummer XC95288XL, dit is een CPLD van Xilinx. Op het CPLD-bordje is er een reset en een inkomende klok voorzien. De voedingsspanning van de CPLD bedraagt 3,3 V. [26] De VHDL-code voor de CPLD is terug te vinden in de bijlage A. De code bestaat vooral uit frequentiedelers. De inkomende klok is regelbaar en is standaard ingesteld op 1 MHz, de uitgaande klok is 40 kHz. De spanningen om de gatedriver aan te sturen zijn groter dan de 3,3 V voedingsspanning, tussen de -10 V en de 20 V. Hiervoor is er een probe-interface bordje ontwikkeld. Deze kaart zit tussen de probekaart en het probestation.

Probe-interface kaart Het schema en de printplaat zijn terug te vinden in bijlage B. De drie connectoren JP1, JP2 en JP3 dienen voor de connectie met het probestation. De positie van deze drie connectoren zijn hierdoor ook vastgelegd. De connectie met de probekaart gebeurt via een flatcable op connector JP6. Hierdoor zijn er 16 programmeerbare in- en uitgangen beschikbaar op de probe-interface kaart. In het gatedriver ontwerp zijn er tien klokken en een ingangspuls C(n) nodig om de gatedriver te laten functioneren. De overeenkomstige spanningen en uitgangen staan opgelijst in tabel 3.2. De overige vijf in- en uitgangen zijn verbonden met JP4, voor uitbreidingsmogelijkheden in de toekomst. De kloksignalen worden naar hun respectievelijke spanningen getrokken door een TL4244opamp geschakeld als een spanningsvolger. De TLE2144 is een hogesnelheids-precisieopamp. De nominale stijgtijd van de opamp is 45 V/µs. Dit betekent dat de uitgang van de opamp van -10 V naar 20V stijgt in 0,66 µs. Voor de uiteindelijke spanningsniveaus (-4,3 V tot 8,6 V) die gebruikt worden is dit dan 0,28 µs. [27] De uitgangen worden naar buiten gebracht op connector JP12. Er zijn buffers voorzien om de uitgangen te meten. Deze buffers worden ingeschakeld door een jumper op connecter JP12 te zetten. De buffers bestaan uit een opamp (TLE2144) geschakeld als spanningsvolger. De uitgangen van deze buffers zijn aangesloten op JP5. 22

3.1 Meetopstelling

Tabel 3.1: Aansluiting probes

Pin rechts 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 13 20 21 22 23 24

CKLB CKL CKB CK GND CIN 20V -5V CK2A CK2B CK2C CK1A CK1B CK1C OUT1 OUT3 OUT5 OUT7 OUT9 OUT11 OUT13 OUT15 OUT17 OUT19

OUT2 OUT4 OUT6 OUT8 OUT10 OUT12 OUT14 OUT16 OUT18 OUT20

Pin links 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25

Tabel 3.2: Aansluitingen klokken

Naam Connector pin Spanning CKLB IO1 -10V tot 20V CKL IO2 -10V tot 20V CKB IO3 0V tot 20V CK IO4 0V tot 20V CK2A IO5 -10V tot 20V CK2B IO6 -10V tot 20V CK2C IO7 -10V tot 20V CK1A I08 -10V tot 20V CK1B IO9 -10V tot 20V CK1C IO10 -10V tot 20V Cin IO11 -5V tot 20V

23

3.2 Voorgesteld ontwerp gatedriver

Gatedriver A B C A B C A

OLED-cellen 20 20 20 20 20 20 20

Figuur 3.2: Blokschema van de klokken van de multiplexer

3.2

Voorgesteld ontwerp gatedriver

Voor het ontwerp van de digitale gatedriver is gekozen voor een dynamisch circuit om te kunnen voldoen aan de hogere vereisten voor snelheid. [28] Het ontwerp is opgesplitst in twee delen: een shiftregister om de puls door te geven naar de volgende stage en een multiplexer om de grote puls op te delen in de kleinere pulsen, welke noodzakelijk zijn voor het PWM-signaal. De keuze voor dit ontwerp is onderbouwd in hoofdstuk 2.2.1. Het ontwerp dat volgt uit deze thesis maakt gebruik van 20 opeenvolgende multiplexers met dezelfde klok. Dit is de constante k in figuur 2.8. Een blokschema hiervan wordt getoond in figuur 3.2. Figuur 3.3 toont het blokschema van twee gatedrivers. Hier is ook zichtbaar hoe de klokken zijn aangesloten en elkaar afwisselen bij het shiftregister.

Shiftregister In figuur 3.4 is het gebruikte schema zichtbaar. Dit circuit is gebaseerd op het voorgesteld circuit van Pi et al.. [11] Een transistor is verwijderd uit het oorspronkelijke schema, voor plaatsbesparing in de lay-out. Deze transistor was verbonden met de source en de drain tussen knoop G en de GND, de gate was verbonden met CKLB. Deze transistor diende om knoop G sneller naar beneden te trekken. De componenten M1, M2 en Cb vormen een bootstrap-circuit. De reden hiervoor is dat 24

3.2 Voorgesteld ontwerp gatedriver

CK CKL CKLB

CKB CKLB CKL

C(n-1) Shiftregister 1 C(n-1) CK

CK1

CK1

CKL

CK2

CK2

Multiplexer 1

C(n)

CKLB

OUT1

IN

Shiftregister 2 C(n-1) CK

CK1

CK1

CKL

CK2

CK2

Multiplexer 2

C(n)

CKLB

OUT

OUT

OUT2

IN

C(n+1) Figuur 3.3: Blokschema gatedriver

CK

C(n-1)

M1

M2 G

F Cin

Cb 20V M6

M4

CKL

Cpd H

M3 C(n)

M5 CKLB

M7 GND

-5V

Figuur 3.4: Transistorschema shiftregister

M2 een positieve spanning (VGS > Vt ) op de gate nodig heeft om M2 in geleiding te brengen. Om de transistor in lineair gebied te krijgen is een grotere gate-spanning nodig 25

3.2 Voorgesteld ontwerp gatedriver dan de voedingsspanning. Dit is vooral nodig bij M2 omdat deze transistor de C(n) aanstuurt. Wanneer C(n-1) en CKLB hoog zijn, wordt Cb opgeladen. Als CK dan stijgt naar 20V wordt er een positieve terugkoppeling bekomen door de condensator Cb en gaat hierdoor de gate van M2 hoger duwen met de lading die op Cb staat. Als CK, CKL en knoop F hoog zijn dan is knoop G hoog en M3 is uitgeschakeld. Omdat M6 open is door CKL, wordt C(n) naar het spanningsniveau van knoop G getrokken. Als F laag is, dan is knoop G laag en M3 is ingeschakeld. Als CKB hoog is, wordt C(n) omlaag getrokken door M7. Wanneer M1 afstaat is knoop F capacitief gekoppeld met de dalende flank van CKLB door Cin , hierdoor wordt de spanning op knoop F minder dan de GND. De timing van de klokken van de multiplexer wordt weergegeven in figuur 3.5. CK en CKB zitten tussen 0 V en de 20 V. CKL en CKLB tussen de -10 V en de 20 V. C(n) die wordt aangestuurd, ligt tussen de -5 V en de 20 V. 20V CK 0V 20V CKB 0V 20V CKL -10V 20V CKLB -10V 20V C(n-1)

-5V

Figuur 3.5: Tijdschema voor de shiftregister klokken

26

3.3 Timing beperkingen

Multiplexer In figuur 3.6 is het schema van de multiplexer zichtbaar. Dit schema is gebaseerd op een bootstrap-circuit zoals in het shiftregister schema. Door de positieve terugkoppeling met Cb zal de gate van M2 hoger geduwd worden. De timing van de klokken is weergegeven in figuur 3.7. De multiplexer stuurt de pixellijn aan, hierdoor moet wordt de multiplexer voorzien van een grote uitgangstrap. CK1

C(n)

M1

M2 OUT(n) Cin

Cb

CK2

M3

Figuur 3.6: Transistorschema multiplexer

3.3

Timing beperkingen

De klokfrequentie kan bepaald worden uit de werking van digital driving. Voor een QVGAscherm van 320x240 pixels en een refresh rate van 50 Hz worden de berekeningen gedaan volgens de vergelijkingen 3.1, 3.2 en 3.3. De framelengte blijft dezelfde als bij het traditionele scherm (vergelijking 3.1). Voor de lengte van een subframe moet het nog gedeeld worden door acht subframes (vergelijking 3.2). Omdat in elke subframepuls iedere lijn van pixels wordt aangestuurd, moet dit nog eens gedeeld worden door 240 lijnen.

Framelengte =

1 1 = = 20 ms 50 Hz 50 s−1

(3.1)

10 ms = 83 µs 8 subframes

(3.2)

Subframelengte =

27

3.3 Timing beperkingen

20V CK 0V 20V CK1A -10V 20V CK2A -10V 20V CK1B -10V 20V CK2B -10V 20V CK1C -10V 20V CK2C -10V Figuur 3.7: Tijdschema voor de multiplexer klokken

Pulsbreedte =

1, 25 ms = 10, 4 µs 240 lijnen

(3.3)

De pulsbreedte komt overeen met breedte van T1 in figuur 3.8 en bedraagt 10,4 µs. In deze tijd moeten er drie pulsen zijn. Tijd T2 dient er voor om C(n) voldoende te laten stijgen vooraleer de multiplexer in werking treedt. T3 is de breedte van de kleine puls, de breedte van de A, B en C puls zijn evengroot. T3’ is de stijgtijd van de kleine puls. T3 = 2 x T3’ om er voor te zorgen dat de toeganstransistor lang genoeg wordt opengestuurd. De belastingen en ideale tijden die nodig zijn om de doelstellingen te kunnen halen zijn weergegeven in tabel 3.3.

28

3.4 Optimalisaties

T1

T2

T3’ T3

Figuur 3.8: Tijdschema van de uitgang van de gatedriver Tabel 3.3: Simulatie instellingen

Display QVGA

3.4

Resolutie[px] 320x240 px

Tijd T1 [µs] 100

Rload [kΩ] 12 kΩ

Cload [pF] 29 pF

Optimalisaties

Het optimaliseren van de transistorbreedtes gebeurt via simulaties. Dit is een proces met veel iteraties en testen. De resultaten zijn weergegeven in de tabel 3.4 voor de multiplexer en tabel 3.5 voor het schiftregister. Na de lay-out in KLayout wordt er nog een Simulation Program for Integrated Circuits Emphasis-bestand (SPICE-bestand) gegenereerd met de parasitaire capaciteiten veroorzaakt door de lay-out. Dit SPICE-bestand wordt opnieuw om de invloed te zien van de parasitaire capaciteiten. De weerstand van verbindingen zijn nog niet opgenomen in deze simulatie. De belangrijkste weerstand in een layout is die van de verbinding van verschillende klokken en voedingen. Er is een eenvoudige manier om de weerstand van een lange baan te berekenen. De algemene vergelijking voor het berekenen van de weerstand van een geleider wordt gegeven door vergelijking 3.4. Met de weerstand R uitgedrukt in Ω. ρ Tabel 3.4: Transistor en condensator eigenschappen in de multiplexer

Transistor M1 M2 M3 Condensator Cin Cb

Breedte [µm] 100 675 300 Capaciteit [pF] 0,3 4

29

3.5 Lay-out Tabel 3.5: Transistor en condensator eigenschappen in het shiftregister

Transistor M1 M2 M3 M4 M5 M6 M7 Condensator Cin Cb Cpd

Breedte [µm] 100 100 40 130 80 100 50 Capaciteit [pF] 0,3 4 0,5

de soortelijke weerstand in Ω m. de lengte l in meter en de eenheid van de oppervlakte A is m2 .

R = ρ [Ω m]×

l [m] ρ [Ω m] l [m] l [m] l [m] = ρ [Ω m]× = × = R [Ω]× (3.4) 2 A [m ] h [m] × b [m] h [m] b [m] b [m]

Deze vergelijking wordt vereenvoudigd door de oppervlakte (A) gelijk te stellen aan het product van de breedte (b) en de hoogte (h), beide uitgedrukt in meter. De hoogte van de metaalbanen en de soortelijke weerstand van de technologie dient verder ingevuld te worden. Door de lengte gelijk te stellen aan de breedte wordt de vergelijking voor de vierkante weerstand (R ) bekomen. De soortelijke weerstand gedeeld door de hoogte is bij deze technologie 2 Ω. Er is onderzoek lopende om dit te reduceren naar 0,5 Ω. Dit zorgt voor minder verlies in de interconnecties om zo het rendement te verhogen.

3.5

Lay-out

De lay-out is gemaakt met het programma KLayout. De afmetingen voor één gatedriver zijn 100 µm breed en 1890 µm lang. Dit komt overeen met de doelstellingen beschreven in het hoofdstuk 1.4. Een QVGA-scherm heeft 240 stages nodig, dit prototype bevat 160 stages. De lay-out is zichtbaar in figuur 3.9. De metaallagen zijn niet afgebeeld om de belangrijkste eigenschappen duidelijk weer te geven. Aan de rechterkant zijn er nog

30

3.5 Lay-out bondpaden voorzien om contact te maken met de probes.

Figuur 3.9: Lay-out van de gatedriver

Figuur 3.10 is een microscoopbeeld van de gatedriver. In tegenstelling tot figuur 3.10 zijn hier de metaallagen zichtbaar boven op het circuit. In dit beeld is ook een rij bondpaden zichtbaar aan de rechterkant.

Figuur 3.10: Microscoopbeeld van de geproduceerde gatedriver

31

Hoofdstuk 4 Resultaten 4.1

Post-lay-out simulatie

Nadat er een lay-out gemaakt is, kan er een extractie gedaan worden met de lay-out. Deze extractie resulteert in een SPICE-bestand waarin alle circuitelementen terug te vinden zijn die in de lay-out zitten, zowel de ontworpen transistoren als de parasitaire capaciteiten die zijn gecreëerd door de lay-out. Zo is er bijvoorbeeld tussen twee metaalbanen die langs elkaar liggen een capacitieve koppeling. Dit SPICE-bestand kan weer gesimuleerd worden. De parasitaire capaciteiten zijn belangrijk in een dynamisch circuit want een dynamisch circuit gebaseerd is op het open ontladen van bepaalde capaciteiten. Deze post-lay-out simulaties geven een beter beeld van de werkelijke werking van het schema. Mogelijks functioneert het ontworpen circuit niet meer volgens specificatie door de parasitaire capaciteiten en de lay-out of het ontwerp moet aangepast worden. De stijgtijden worden groter. Omdat de parasitaire condensatoren de snelheid van de gatedriver beperken. Figuur 4.1 toont de uitgangen van de post-lay-out simulatie. Deze simulatie is gebaseerd op de frequenties en spanningen die gebruikt zijn in de metingen. De stijgtijden t.o.v. de pre-extractie simulaties zijn groter geworden. Deze simulatie toont duidelijk dat de spanning van de ongewenste puls te hoog wordt, ze overschrijdt de 3 V. Op deze manier worden er meerdere lijnen tegelijk aangestuurd wat niet de bedoeling is.

33

4.1 Post-lay-out simulatie

Cin OUT1 OUT2 OUT3

8

Spanning (V)

6 4 2 0 −2 −4

0

50

100

150 200 250 Tijd (µs)

300

350

400

Figuur 4.1: Simultaties van de uitgangen 1, 2 en 3

Ongewenste pulsen 10 CK1A CK2A OUT4

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.2: Simulatie van de uitgang tijdens een ongewenste puls

Deze pulsen zijn verschenen na de extractie. De ongewenste puls is uitvergroot weergegeven in figuur 4.2. Om de oorsprong te zoeken van deze puls, wordt er gekeken naar het schema van de multiplexer in figuur 4.3. De ongewenste puls doet zich voor wanneer CK1 hoog is en CK2 laag is. De ingang C(n) ziet er op dat moment uit als aangetoond in figuur 4.4. 34

4.1 Post-lay-out simulatie

CK1 A

M1

C(n)

M2 OUT(n)

Cin

Cb

CK2

M3

Figuur 4.3: Multiplexer transistorschema

10 CK1A CK2A C(n)

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.4: Simulatie van C(n) tijdens een ongewenste puls

De ongewenste puls is dan te verklaren doordat knoop A in figuur 4.3 TFT M2 in geleiding brengt waardoor OUT(n) naar boven wordt getrokken omdat CK1 op dat moment hoog is. Knoop A op dat ogenblik, is zichtbaar in figuur 4.5. De reden van deze puls is de parasitaire capaciteit tussen de gate en de source van M2. In de simulatie is die 2,26 pF. De parasitaire capaciteit is zo groot omdat er een grote overlap is tussen de gate en de source. Capaciteit Cin is door de parasitaire capaciteiten van 0,3 pF naar 0,7 pF gestegen. De spanning van CK1 gaat van -4.3 V tot 8,6 V en CK2 van 8,6 V naar -4,3 V. Door de capacitieve koppeling tussen CK2, node A en CK1

35

4.1 Post-lay-out simulatie 10 CK1A CK2A Node A

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.5: Simulatie van knoop A tijdens een ongewenste puls

wordt knoop A naar de voeding getrokken omdat er tussen knoop A en CKA een drie maal groter capaciteit is dan tussen CK2 en knoop A. 10 CK1A CK2A Node A

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.6: Reactie van knoop A tijdens een ongewenste puls, uitgevoerd met aangepaste klok

De manier om de ongewenste puls te beperken is ervoor zorgen dat eerst CK1 volledig gestegen is voordat CK2 begint te dalen. Hierdoor gaat de capacitieve koppeling nog maar de helft zijn omdat eerst CK1 volledig gestegen is voordat CK2 daalt. Dit is zichtbaar in figuur 4.6, deze figuur toont knoop A van de multiplexer. 36

4.1 Post-lay-out simulatie 10 CK1A CK2A OUT4

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.7: Reactie van de uitgang tijdens een ongewenste puls, uitgevoerd met aangepaste klok

De ongewenste puls wordt hierdoor een heel stuk kleiner, in die mate dat het geen foutieve lijn meer kan aansturen. Zoals zichtbaar is in grafiek 4.7. 10 CK1A CK2A OUT4

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.8: Simulatie van de uitgang tijdens een gewenste puls

Het grote nadeel van deze verschuiving van de klokken is dat de stijgtijd van de gewenste puls verlengt van 2 µs naar 5 µs. Dit verschil is duidelijk zichtbaar in figuur 4.8 en 4.9.

37

4.1 Post-lay-out simulatie 10 CK1A CK2A OUT4

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10

15

20 25 Tijd (µs)

30

35

40

Figuur 4.9: Simulatie van de uitgang tijdens een gewenste puls, uitgevoerd met aangepaste klok

Verschuiving van de drempelspanning Door de verschillende processtappen kan er een verschuiving van de drempelspanning optreden. Hoe beter het circuit tegen deze verschuiving bestand is, hoe robuuster het is. Daarom worden er na de extractie nog simulaties uitgevoerd om het effect van de verschuiving van de drempelspanning in kaart te brengen. Cin OUT1 OUT2 OUT3

8

Spanning (V)

6 4 2 0 −2 −4

0

50

100

150 200 250 Tijd (µs)

300

350

400

Figuur 4.10: Simulaties van de uitgangen 1, 2 en 3 met Vt = +1 V

38

4.2 Metingen In grafiek 4.10 is de drempelspanning van elke transistor verschoven met +1 V. Bij de eerste drie uitgangen is het signaal al zichtbaar zwakker. De reden hiervoor is dat het shiftregister de puls verzwakt doorgeeft en/of de multiplexer de puls niet genoeg versterkt. Bij deze verschuiving gaat de gatedriver dan ook niet binnen de specificaties werken. De ongewenste pulsen zijn kleiner geworden doordat de verschuiving van de drempelspanning ervoor zorgt dat de knoop A uit het multiplexer circuit, de transitor M2 minder in geleiding gaat brengen (figuur 4.3). Cin OUT1 OUT2 OUT3

8

Spanning (V)

6 4 2 0 −2 −4

0

50

100

150 200 250 Tijd (µs)

300

350

400

Figuur 4.11: Simulaties van de uitgangen 1, 2 en 3 met Vt = -1 V

Als de drempelspanning verlaagd wordt met 1 V zien de gesimuleerde uitgangen er uit zoals in figuur 4.11. De pulsen stijgen zeer snel en lopen ook door tot de 160ste lijn. Het nadeel van deze verschuiving is dat de ongewenste pulsen veel te hoog zijn. De pulsen stijgen naar 7 V en sturen dus ook meerdere lijnen tegelijk aan. Hierdoor werkt het circuit ook niet naar behoren.

4.2

Metingen

Door de stroom die door de grote TFT’s loopt, bestaat de kans dat deze opbranden. Daarom zijn de voedingsspanningen verminderd om de stroom door de transistoren te beperken. Deze aangepaste voedingsspanningen zijn weergegeven in tabel 4.1. Door deze

39

4.2 Metingen Tabel 4.1: Aangepaste voedingsspanningen

Oude spanningen [V] 20 -5 -10

Nieuwe spanningen [V] 8,6 -2.1 4,3

daling van de voedingsspanning kan de werking van de gatedriver gemeten worden zonder de TFT’s op te branden. De klokken zijn gekozen zoals weergegeven in figuur 3.5 voor het shiftregister en figuur 3.7 voor de multiplexer. Deze dalen en stijgen op hetzelfde moment, dit zorgt ervoor dat CKL, CKLK en CK, CKB elkaar in de helft snijden. Voor de klokken van de multiplexer is dit hetzelfde. Cin OUT1 OUT2 OUT3

8

Spanning (V)

6 4 2 0 −2 −4

0

50

100 150 200 250 300 350 400 450 Tijd (µs)

Figuur 4.12: Metingen van de uitgangen 1, 2 en 3

In grafiek 4.12 is uitgang 1, 2 en 3 zichtbaar. Deze gatedriver was niet belast op dit moment. De pulsen hebben een heel snelle stijgtijd, namelijk 2 µs zoals zichtbaar op grafiek 4.14. De stijgtijd komt overeen met de stijgtijd van de simulaties. Als de gatedriver belast is met 12 kΩ en 22 pF zien uitgangen 1, 2 en 3 eruit zoals in figuur 4.13. De ongewenste pulsen worden een 1 V kleiner door de belasting maar de stijgsnelheid blijft 2 µs. Het verschil tussen belast en onbelast is zichtbaar in figuur 4.14.

40

4.2 Metingen

Cin OUT1 OUT2 OUT3

8

Spanning (V)

6 4 2 0 −2 −4

0

50

100

150 200 250 Tijd (µs)

300

350

400

Figuur 4.13: Metingen van de uitgangen 1, 2 en 3 met belasting

Onbelast Belast

10

Spanning (V)

8 6 4 2 0 −2 −4

0

5

10

15 Tijd (µs)

20

25

30

Figuur 4.14: Metingen van de uitgang met en zonder belasting

Verbeterde klokken De metingen met de verbeterde klokken worden getoond in figuur 4.15 voor de gewilde puls en 4.16 voor de ongewilde puls. Er is duidelijk zichtbaar dat de stijgtijd groter is geworden namelijk van 2 µs naar 5 µs . De ongewenste puls gaat niet boven de 0 V. Hierdoor worden er geen foutieve lijnen aangestuurd. Het is niet mogelijk om andere uitgangen te meten buiten die van 1 tot en met 20. Om

41

4.2 Metingen 10 CK1A CK2A OUT20

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10 15 Tijd (µs)

20

25

Figuur 4.15: Meting van de uitgang tijdens een gewenste puls, uitgevoerd met aangepaste klok

10 CK1A CK2A OUT20

8 Spanning (V)

6 4 2 0 −2 −4 −6

0

5

10 15 Tijd (µs)

20

25

Figuur 4.16: Meting van de uitgang tijdens een ongewenste puls, uitgevoerd met aangepaste klok

toch een beeld te krijgen wat er gebeurt bij klok B en klok C zijn deze één voor één omgewisseld met klok A. Op deze manier worden de drie pulsen getoond in één figuur 4.17. In deze figuur is duidelijk zichtbaar dat de klokken niet overlappen, en dat klok A, B en C ongeveer dezelfde stijgttijd hebben.

42

4.2 Metingen 10 OUT20 A OUT20 B OUT20 C

Spanning (V)

8 6 4 2 0 −2 −4

0

10

20

30 Tijd (µs)

40

50

60

Figuur 4.17: Metingen van een uitgang met klok A, B en C, uitgevoerd met aangepaste klok

Snelheid De snelheid van de gatedriver is te laag voor een QVGA-scherm van 240x320 pixels bij 50Hz. De T1 zou een breedte moeten hebben van 10 µs. In de metingen in dit hoofdstuk is altijd een T1 gebruikt van 100 µs. Daarom zijn er metingen uitgevoerd om de hoogste klokfrequentie te bepalen. Eerst zijn er metingen gedaan op OUT20 klok A met een T1 van 50 µs (figuur 4.18a), en daarna met een T1 van 33 µs (figuur 4.18b). 10 Spanning (V)

Spanning (V)

10 5 0 −5

0

5 10 Tijd (µs) (a) T1 = 50 µs

5 0 −5

0

2

4 6 Tijd (µs)

8

(b) T1 = 33 µs

Figuur 4.18: Metingen van OUT20 met klok A bij verschillende klokfrequenties, uitgevoerd met aangepaste klok

De spanning van de uitgang zakt bij de 20ste gatedriver al weg en stijgt niet meer tot de voedingsspanning. Deze metingen worden herhaald met de aansluiting van klok C, 43

4.2 Metingen waarvan de resultaten worden weergegeven in grafiek 4.19a en 4.19b. Bij klok C haalt de 20ste gatedriver juist de voedingspanning. Dit verschil tussen klok A en klok C komt doordat C(n) nog aan het stijgen is tijdens klok A en klok C. 10 Spanning (V)

Spanning (V)

10 5 0 −5

0

5 10 Tijd (µs) (a) T1 = 50 µs

5 0 −5

0

2

4 6 Tijd (µs)

8

(b) T1 = 33 µs

Figuur 4.19: Metingen van OUT20 met klok C bij verschillende klokfrequenties, uitgevoerd met aangepaste klok

44

Hoofdstuk 5 Conclusie en discussie 5.1

Werking

De doelstelling was om een a-IGZO gatedriver te onwikkelen op het principe van digital PWM driving, voor een 11 inch QVGA scherm met 50 beelden per seconde. De metingen in het vorig hoofdstuk tonen aan dat de werking voldoet aan de principes van digital PWM driving. De OLED’s worden niet op het verkeerde moment aangezet zoals te zien in figuur 5.1. Er zijn drie duidelijke gescheiden pulsen zichtbaar in figuur 4.17. Cin OUT1 OUT2 OUT3

8

Spanning (V)

6 4 2 0 −2 −4

0

50

100

150 200 250 Tijd (µs)

300

350

400

Figuur 5.1: Metingen van OUT1, OUT2 en OUT3, uitgevoerd met aangepaste klok

45

5.2 Lay-out Tabel 5.1: Minimale tijden

Sim. na lay-out

Metingen

5.2

A B C A B C

T1[µs] 50

T2[µs] 7

T3[µs] 6

50

7

6

T3’[µs] 3,1 2,2 2,0 5,0 4,0 4,0

Lay-out

De lay-out van het ge¨ıntegreerde gatedriver ontwerp is 100 µm breed, dit is zeven keer kleiner dan de pixelsgrootte van een QVGA-beeldscherm op 11 inch (700 µm). Hierdoor kan de resolutie van het scherm verhoogd worden naar een FHD-resolutie (1920x1080) met een beelddiagonaal van 11 inch. De lengte van het ontwerp is 1,9 mm, dit stemt dan overeen met de rand van de behuizing rondom het scherm.

5.3

Snelheid

De snelheid vormt een probleem. De duur van de puls T1 moet onder de 10,4 µs moet liggen. Maar de haalbare minimumgrootte van T1 is 50 µs. In tabel 5.1 staan de gesimuleerde en gemeten tijden. T1, T2 en T3 zijn voor de klokken A, B en C hetzelfde omdat deze tijden bepaald worden door de instellingen van de klokken. T3’ is de stijgtijd van de pulsen. Er is een verschil tussen de doelstelling en de gemeten waarde. Toen dit ontwerp op een wafer gedeponeerd werd, was het nog niet volledig uitgesimuleerd en geoptimaliseerd. Hierdoor zijn er nog verbeteringen mogelijk die hierna beschreven worden.

5.4

Verdere optimalisaties

Om de snelheid van de gatedriver op te voeren moet er eerst worden gekeken naar het shiftregister. Het shiftregister bepaalt de lengte van T1. Als het shiftregister sneller zou 46

5.4 Verdere optimalisaties

CK

C(n-1)

M1

M2 F Cin

C(n) 20V

Cb

M7

M5

CKL

Cpd H

M4

M6 CKLB

M3

GND

M8 -5V

Figuur 5.2: Aangepast transistorschema shiftregister

stijgen, zou de tijd al terugvallen naar T1 = T2 + 3 x T3 = 25 µs. Door deze ingreep wordt T3’ beperkt waardoor de duur van T1 verkort wordt. Om het shiftregister sneller te maken, moeten de transistoren geoptimaliseerd worden. Ook is de transistor M3 toegevoegd om de snelheid te verhogen, zoals zichtbaar in figuur 3.4. De nieuwe groottes van de transistoren in het shiftregister circuit zijn zichtbaar in tabel 5.2. Het schema van de multiplexer is hetzelfde gebleven maar de grootte van de transistoren en condensatoren is minimaal veranderd zoals zichtbaar in tabel 5.3. De verschillen in groottes van de transistoren zijn minimaal maar de snelheid is drastisch verbeterd. T3’ is met de nominale drempelspanning (Vt ) 1,4 µs. Het schema is beter bestand tegen verschuivingen van de Vt . Als de Vt verhoogt met 2 V dan is T3’ 1,6 µs. Een verlaging van 2 V zorgt voor een T3’ van 1,2 µs. Deze simulaties zijn gedaan zonder post-lay-out extractie, dus deze tijden kunnen veranderen bij de post-lay-out simulaties en metingen.

47

5.4 Verdere optimalisaties

Tabel 5.2: Transistor en condensator eigenschappen in het aangepast shiftregister

Transistor M1 M2 M3 M4 M5 M6 M7 M8 Condensator Cin Cb Cpd

Breedte V1 [µm] 100 100 / 140 30 80 100 50 Capaciteit V1 [pF] 0,3 4 0,5

Breedte V2 [µm] 100 100 200 50 130 80 80 50 Capaciteit V2 [pF] 0,3 3 0,5

Tabel 5.3: Transistor en condensator eigenschappen in de aangepaste multiplexer

Transistor M1 M2 M3 Condensator Cin Cb

48

Breedte V1 [µm] 100 675 300 Capaciteit V1 [pF] 0,3 4

Breedte V2 [µm] 160 475 300 Capaciteit V2 [pF] 0,4 4

Bibliografie [1] imec, “Missie en visie.” http://www2.imec.be/be_nl/imec/missie-en-visie. html. Datum van raadpleging: 2013-10-30. [2] imec,

“Infrastructuur.”

http://www2.imec.be/be_nl/imec/infrastructuur.

html. Datum van raadpleging: 2013-10-30. [3] imec,

“Geschiedenis.” http://www2.imec.be/be_nl/imec/geschiedenis.html.

Datum van raadpleging: 2013-10-30. [4] imec, “Spin-offs.” http://www2.imec.be/be_nl/imec/spin-offs.html.

Datum

van raadpleging: 2013-10-30. [5] J. Y. Lee, J. H. Kwon, and H. K. Chung, “High efficiency and low power consumption in active matrix organic light emitting diodes,” Organic Electronics, vol. 4, no. 23, pp. 143 – 148, 2003. High Efficiency Light Emitters. [6] S. Steudel, K. Myny, S. Schols, P. Vicca, S. Smout, A. Tripathi, B. van der Putten, J.-L. van der Steen, M. van Neer, F. Schatze, O. R. Hild, E. van Veenendaal, P. van Lieshout, M. van Mil, J. Genoe, G. Gelinck, and P. Heremans, “Design and realization of a flexible QQVGA AMOLED display with organic TFTs,” Organic Electronics, vol. 13, no. 9, pp. 1729 – 1735, 2012. [7] D. Geng, B.-S. Kim, M. Mativenga, M.-J. Seok, D.-H. Kang, and J. Jang, “40 umpitch IGZO TFT gate driver for high-resolution rollable AMOLED,” SID, vol. 67, pp. 227–230, 2013. [8] Z. Wu, L. Duan, G. Yuan, C. Jiang, Y. Li, L. Yan, J. Cheng, G. Wang, and J. S., “An integrated gate driver circuit employing depletion-mode IGZO TFTs,” SID, vol. 3.2, pp. 5–7, 2012. 49

BIBLIOGRAFIE [9] B. Kim, S.-C. Choi, S.-H. Lee, S.-Y. Kuk, Y.-H. Jang, C.-D. Kim, and H. M.-K., “A depletion-mode a-IGZO TFT shift register with a single low-voltage-level power signal,” IEEE Electron Device Letters, vol. 33, pp. 1092–1094, August 2012. [10] B. Kim, C. Ryoo, S.-J. Kim, J.-U. Bae, H.-S. Seo, C.-D. Kim, and M.-K. Han, “New depletion-mode IGZO TFT shift register,” IEEE Electron Device Letters, vol. 32, pp. 158, 159, 160, 2011. [11] J. Pi, M. Ryu, C. Hwang, S. Yang, S.-H.-K. Park, S.-M. Yoon, H. Leem, Y. Kim, J. Kim, H.-S. Oh, and K. Park, “A low-power scan driver circuit for oxide TFTs,” IEEE Electron Device Letters, vol. 33, pp. 1144, 1145, 1146, August 2012. [12] P. Jin-Seong, K. Tae-Woong, D. Stryakhilev, L. Jae-Sup, A. Sung-Guk, P. YongShin, L. Dong-Bum, M. Yeon Gon, J. Dong-Un, and C. Ho Kyoon, “Flexible full color organic light-emitting diode display on polyimide plastic substrate driven by amorphous indium gallium zinc oxide thin-film transistors.,” Applied Physics Letters, vol. 95, no. 1, p. 013503, 2009. [13] G. R. Chaji, P. Servati, and A. Nathan, “Driving scheme for stable operation of 2-TFT a-Si AMOLED pixel.,” Electronics Letters, vol. 41, no. 8, pp. 499 – 500, 2005. [14] B. Kim, H. N. Cho, W. S. Choi, S.-H. Kuk, Y.-H. Jang, J.-S. Yoo, S.-Y. Yoon, M. Jun, Y.-K. Hwang, and M.-K. Han, “Highly reliable depletion-mode a-IGZO TFT gate driver circuits for high-frequency display applications under light illumination,” Electron Device Letters, IEEE, vol. 33, pp. 528–530, April 2012. [15] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, “Roomtemperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors.,” Nature, vol. 432, no. 7016, pp. 488 – 492, 2004. [16] J.-S. Park, J. K. Jeong, Y.-G. Mo, H. D. Kim, and S.-I. Kim, “Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by air plasma treatment.,” Applied Physics Letters, vol. 90, no. 26, p. 262106, 2007. [17] J. S. Park, W.-J. Maeng, H.-S. Kim, and J.-S. Park, “Review of recent developments in amorphous oxide semiconductor thin-film transistor devices,” Thin Solid Films, vol. 520, no. 6, pp. 1679 – 1693, 2012. 50

BIBLIOGRAFIE [18] A. S. Sedra and K. C. Smith, Microelectronic Circuits. Oxford University Press, international sixth edition ed., 2011. [19] W. Jie, S. Junfei, D. Chengyuan, Z. Zhongfei, C. Yuting, Z. Daxiang, H. Zhe, and Z. Runze, “Effect of active layer deposition temperature on the performance of sputtered amorphous InGaZnO thin film transistors,” Journal of Semiconductors, vol. 35, no. 1, p. 014003, 2014. [20] B.-Y. Su, S.-Y. Chu, Y.-D. Juang, and S.-Y. Liu, “Effects of Mg doping on the gate bias and thermal stability of solution-processed InGaZno thin-film transistors,” Journal of Alloys and Compounds, vol. 580, no. 0, pp. 10 – 14, 2013. [21] K. Myny, Organic Digital Circuits By Technology Improvement And Robust Digital Design. PhD thesis, Katholieke Universiteit Leuven, 2013. [22] R. Chen, W. Zhou, M. Zhang, M. Wong, and H. S. Kwok, “Self-aligned top-gate InGaZno thin film transistors using Sio2/Al2o3 stack gate dielectric,” Thin Solid Films, vol. 548, no. 0, pp. 572 – 575, 2013. [23] R. M. Soneira, “DisplayMate flagship tablet display technology shoot-out.” http: //www.displaymate.com/Tablet_ShootOut_3.htm. Datum van raadpleging: 201009-30. [24] J. H. Jang, M. Kwon, E. Tjandranegara, K. Lee, and B. Jung, “A PDM-based digital driving technique using delta-sigma modulation for QVGA full-color AMOLED display applications,” Display Technology, Journal of, vol. 6, pp. 269–278, July 2010. [25] J. Genoe, K. Obata, M. Ameys, T. Myny, K. Huei Ke, M. Nag, S. Steudel, S. Schols, J. Maas, A. Tripathi, J.-L. van der Steen, T. Ellis, G. H. Gelinck, and P. Heremans, “Digital PWM-driven AMOLED display on flex reducing static power consumption,” 2014 IEEE International Solid-State Circuits Conference, vol. 978-1-47990920-9/14/31.00 2014 IEEE, pp. 488 – 490, 2014. [26] XILINX, XC95288XL High Performance CPLD, Product Specification, April 2007. Datasheet. [27] Texas Instruments, TLE214x, TLE214xA Excalibur low-noise high-speed precision operational amplifiers, february 1997 - revised october 2012 ed. Datasheet. 51

BIBLIOGRAFIE [28] D.-E. Schwartz and T. Nga Ng, “Comparison of static and dynamic printed organic shift registers,” IEEE Electron Device Letters, vol. 34, pp. 271–273, February 2013.

52

Bijlage A VHDL-code −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− −− Company :

imec

−− Engineer :

P i e t e r Delvaux

−− Module Name :

Klokken − B e h a v i o r a l

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− l i b r a r y IEEE ; use IEEE . STD LOGIC 1164 .ALL;

entity Klokken i s Port ( c l k i n : in

STD LOGIC ;

reset

: in

STD LOGIC ;

CKLB

: out

STD LOGIC ;

CKL

: out

STD LOGIC ;

CKB

: out

STD LOGIC ;

CK

: out

STD LOGIC ;

CK2A

: out

STD LOGIC ;

CK2B

: out

STD LOGIC ;

CK2C

: out

STD LOGIC ;

CK1A

: out

STD LOGIC ;

CK1B

: out

STD LOGIC ;

CK1C

: out

STD LOGIC ;

CIN

: out

STD LOGIC ) ; 53

VHDL-code end Klokken ;

architecture B e h a v i o r a l of Klokken i s

−−S i g n a l s signal clk T1

: std logic ;

signal clk A

: std logic ;

signal clk B

: std logic ;

signal clk C

: std logic ;

signal clk Cin : s t d l o g i c ;

−−Components component klok T1 port ( c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

c l k T 1 : out STD LOGIC ) ; end component ;

component k l o k m u l t i p l e x e r generic ( p o s i t i e : i n t e g e r := 0 ) ; port ( c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

c l k o u t : out STD LOGIC ) ; end component ;

component k l o k C i n port (

54

c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

VHDL-code c l k C i n : out STD LOGIC ) ; end component ;

begin

i n i t k l o k T 1 : klok T1 port map( c l k i n , r e s e t , c l k T 1 ) ;

init klok A : klok multiplexer generic map ( p o s i t i e => 0 ) port map( c l k i n , r e s e t , c l k A ) ;

init klok B : klok multiplexer generic map ( p o s i t i e => 1 ) port map( c l k i n , r e s e t , c l k B ) ;

init klok C : klok multiplexer generic map ( p o s i t i e => 2 ) port map( c l k i n , r e s e t , c l k C ) ;

i n i t k l o k C i n : klok Cin port map( c l k i n , r e s e t , c l k C i n ) ;

CKLB <= NOT ( c l k T 1 ) ; CKL <= c l k T 1 ; CKB <= NOT ( c l k T 1 ) ; CK

<= c l k T 1 ;

CK2A <= NOT ( c l k A ) ; CK2B <= NOT ( c l k B ) ; CK2C <= NOT ( c l k C ) ; CK1A <= c l k C ;

55

VHDL-code CK1B <= c l k B ; CK1C <= c l k C ;

CIN <= c l k C i n ;

end B e h a v i o r a l ;

56

VHDL-code −−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− −− Company :

imec

−− Engineer :

P i e t e r Delvaux


klok T1 − Behavioral

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− l i b r a r y IEEE ; use IEEE . STD LOGIC 1164 .ALL;

entity klok T1 i s Port ( c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

c l k T 1 : out STD LOGIC ); end klok T1 ;

architecture B e h a v i o r a l of klok T1 i s

constant f r e q c l k i n

: i n t e g e r := 1 0 0 0 0 0 0 ;

constant f r e q c l k o u t : i n t e g e r := 2 0 0 0 0 ; constant t e l l e r : i n t e g e r := ( f r e q c l k i n / f r e q c l k o u t ) −1; s i g n a l temporal : STD LOGIC ; signal counter

: i n t e g e r range 0 to t e l l e r := 0 ;

begin f r e q u e n c y d i v i d e r : process ( r e s e t , c l k i n ) begin i f ( r e s e t = ’ 1 ’ ) then temporal <= ’ 0 ’ ; counter

<=

0;

e l s i f r i s i n g e d g e ( c l k i n ) then i f ( c o u n t e r = t e l l e r ) then

57

VHDL-code temporal <= NOT( temporal ) ; counter

<= 0 ;

counter

<= c o u n t e r + 1 ;

else

end i f ; end i f ;

end process ;

c l k T 1 <= temporal ;


58


imec

−− Engineer :

P i e t e r Delvaux


klok Cin − Behavioral

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− l i b r a r y IEEE ; use IEEE . STD LOGIC 1164 .ALL; use i e e e . n u m e r i c s t d . a l l ;

entity k l o k C i n i s Port ( c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

c l k C i n : out STD LOGIC ); end k l o k C i n ;

architecture B e h a v i o r a l of k l o k C i n i s


: integer

:= 1 0 0 0 0 0 0 ;

constant f r e q c l k o u t : i n t e g e r

:= 4 0 ;

constant t e l l e r h o o g

: integer

:= 50 −1;

constant v e r t r a g i n g

: integer

:= 3010 −1;

constant t e l l e r : i n t e g e r

:= ( f r e q c l k i n / f r e q c l k o u t ) −1;

s i g n a l temporal : STD LOGIC ; signal extra

: STD LOGIC := ’ 1 ’ ;

signal counter


begin

f r e q u e n c y d i v i d e r : process ( r e s e t , c l k i n , e x t r a ) begin

59

VHDL-code i f ( r e s e t = ’ 1 ’ ) then temporal <= ’ 0 ’ ; counter

<=

0;

extra

<= ’ 1 ’ ;

e l s i f r i s i n g e d g e ( c l k i n ) then i f ( e x t r a = ’ 1 ’ ) then i f ( c o u n t e r = v e r t r a g i n g ) then temporal <= ’ 1 ’ ; counter

<=

0;

extra

<= ’ 0 ’ ;

counter

<= c o u n t e r + 1 ;

else

end i f ; e l s i f ( c o u n t e r = t e l l e r ) then temporal <= NOT( temporal ) ; counter

<= 0 ;

e l s i f ( c o u n t e r = t e l l e r h o o g ) then temporal <= NOT( temporal ) ; counter

<= c o u n t e r + 1 ;

counter

<= c o u n t e r + 1 ;

else

end i f ; end i f ; end process ;

c l k C i n <= temporal ;


60


imec

−− Engineer :

P i e t e r Delvaux


k l o k m u l t i p l e x e r − Behavioral

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− l i b r a r y IEEE ; use IEEE . STD LOGIC 1164 .ALL; use i e e e . n u m e r i c s t d .ALL;

entity k l o k m u l t i p l e x e r i s generic ( p o s i t i e : i n t e g e r :=0 ); Port ( c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

c l k o u t : out STD LOGIC ); end k l o k m u l t i p l e x e r ;

architecture B e h a v i o r a l of k l o k m u l t i p l e x e r i s


: integer

:= 1 0 0 0 0 0 0 ;


:= 2 0 0 0 0 ;


:= (6) −1;

: integer

constant v e r t r a g i n g : i n t e g e r := (9+ p o s i t i e *6+ p o s i t i e * 1) −1; constant t e l l e r

: i n t e g e r := ( f r e q c l k i n / f r e q c l k o u t ) −1;

s i g n a l temporal : STD LOGIC ; s i g n a l e x t r a : STD LOGIC := ’ 1 ’ ;

61

VHDL-code s i g n a l c o u n t e r : i n t e g e r range 0 to t e l l e r := 0 ;

begin f r e q u e n c y d i v i d e r : process ( r e s e t , c l k i n , e x t r a ) begin i f ( r e s e t = ’ 1 ’ ) then temporal <= ’ 0 ’ ; counter

<=

0;

extra

<= ’ 1 ’ ;


<=

0;

extra

<= ’ 0 ’ ;

else c o u n t e r <= c o u n t e r + 1 ; end i f ; e l s i f ( c o u n t e r = t e l l e r ) then temporal <= NOT( temporal ) ; counter

<= 0 ;


<= c o u n t e r + 1 ;

counter

<= c o u n t e r + 1 ;

else

end i f ; end i f ; end process ; c l k A <= temporal ;


62


imec

−− Engineer :

P i e t e r Delvaux


klok Cin − Behavioral

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− l i b r a r y IEEE ; use IEEE . STD LOGIC 1164 .ALL; use i e e e . n u m e r i c s t d . a l l ;

entity k l o k C i n i s Port ( c l k i n : in

STD LOGIC ;

reset

STD LOGIC ;

: in

c l k C i n : out STD LOGIC ); end k l o k C i n ;

architecture B e h a v i o r a l of k l o k C i n i s


: integer

:= 1 0 0 0 0 0 0 ;


:= 4 0 ;


: integer

:= 50 −1;

constant v e r t r a g i n g

: integer

:= 3010 −1;

constant t e l l e r : i n t e g e r

:= ( f r e q c l k i n / f r e q c l k o u t ) −1;

s i g n a l temporal : STD LOGIC ; signal extra

: STD LOGIC := ’ 1 ’ ;

signal counter


begin

f r e q u e n c y d i v i d e r : process ( r e s e t , c l k i n , e x t r a ) begin

63

VHDL-code i f ( r e s e t = ’ 1 ’ ) then temporal <= ’ 0 ’ ; counter

<=

0;

extra

<= ’ 1 ’ ;


<=

0;

extra

<= ’ 0 ’ ;

counter

<= c o u n t e r + 1 ;

else

end i f ; e l s i f ( c o u n t e r = t e l l e r ) then temporal <= NOT( temporal ) ; counter

<= 0 ;


<= c o u n t e r + 1 ;

counter

<= c o u n t e r + 1 ;

else

end i f ; end i f ; end process ;

c l k C i n <= temporal ;


64


imec

−− Engineer :

P i e t e r Delvaux


Meetbord . u c f − B e h a v i o r a l

−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−−− NET ” c l k i n ”

LOC = ”P38”

NET ” r e s e t ”

LOC = ”P143”

NET ”CKLB”

LOC = ”P2” ;

NET ”CKL”

LOC = ”P3” ;

NET ”CKB”

LOC = ”P4” ;

NET ”CK”

LOC = ”P5” ;

NET ”CK2A”

LOC = ”P6” ;

NET ”CK2B”

LOC = ”P7” ;

NET ”CK2C”

LOC = ”P9” ;

NET ”CK1A”

LOC = ”P10” ;

NET ”CK1B”

LOC = ”P11” ;

NET ”CK1C”

LOC = ”P12” ;

NET ”CIN”

LOC = ”P13” ;

| BUFG = SR ;

65

Bijlage B Probe interface: schema en PCB-ontwerp

67

68

D

C

B

A

1

1

PINS32 PINS33 PINS34 PINS35 PINS36 PINS37 PINS38 PINS39 PINS40 PINS41 PINS42 PINS43 PINS44 PINS45 PINS46 PINS47 PINS48 PINS49 PINS50 PINS51 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39

JP1

2

2

2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40

PINS32 PINS33 PINS34 PINS35 PINS36 PINS37 PINS38 PINS39 PINS40 PINS41 PINS42 PINS43 PINS44 PINS45 PINS46 PINS47 PINS48 PINS49 PINS50 PINS51

PINS52 PINS53 PINS54 PINS55 PINS56 PINS57 PINS58 PINS59 PINS60 PINS1 PINS2 PINS3 PINS4 GND PINS6 VDD -5V PINS9 PINS10 PINS11

3

3

1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39

JP2 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40

4

PINS52 PINS53 PINS54 PINS55 PINS56 PINS57 PINS58 PINS59 PINS60 PINS1 PINS2 PINS3 PINS4 GND PINS6 VDD -5V PINS9 PINS10 PINS11

4

PINS12 PINS13 PINS14 PINS15 PINS16 PINS17 PINS18 PINS19 PINS20 PINS21 PINS22 PINS23 PINS24 PINS25 PINS26 PINS27 PINS28 PINS29 PINS30 PINS31 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39

JP3

5

5

2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40

PINS12 PINS13 PINS14 PINS15 PINS16 PINS17 PINS18 PINS19 PINS20 PINS21 PINS22 PINS23 PINS24 PINS25 PINS26 PINS27 PINS28 PINS29 PINS30 PINS31

6

Pieter Delvaux

6

D

C

B

A

Probe interface: schema en PCB-ontwerp

E

D

C

B

C2

JP10

JP9

1

C3

100uF/35V

JP8

100uF/35V

JP7

GND

IO13 IO15

IO9 IO11

IO5 IO7

IO1 IO3

20V

2 4 6 8 10 12 14 16 18 20 22 24 26

C8

GND

IO14 IO16

IO10

IO6 IO8

IO2 IO4

-5V

100uF/35V

+3V3

100uF/35V

C1

D1

D4

A

1 3 5 7 9 11 13 15 17 19 21 23 25

JP6

-10V

+

+

+

+

D2

D3

10nF

C9

C10

10nF

10nF

C11

C12

10nF

2

RV_U2

GND

RV_U3

GND

RV_U4

GND

2

-10V

1 2 3 4 5 6 7 8

1 2 3 4 5 6 7 8

1 2 3 4 5 6 7 8

1 2 3 4 5 6 7 8

PINS1 RV_U1 IO1 VDD IO2 RV_U1 PINS2


PINS6 RV_U3 IO11 VDD


-10V

C7 100nF

OUT_A INPUT_AINPUT_A+ VS+ INPUT_B+ INPUT_BOUT_B NC_2




GND

C6 100nF

C5 100nF

VDD

C4

VDD

100nF

RV_U1

GND

+3V3

GND

GND

GND

GND

VDD

47k

47k

+3V3

R1

R2

+3V3

R3

R4

47k

47k

47k

47k

R5

R6

+3V3

R7

R8

47k

47k

VDD -5V

1

3

3

U4 TLE2144CDWG4

U3 TLE2144CDWG4

U2 TLE2144CDWG4

U1 TLE2144CDWG4

OUT_D INPUT_DINPUT_D+ VSINPUT_C+ INPUT_COUT_C NC




4

4

16 15 14 13 12 11 10 9

16 15 14 13 12 11 10 9

16 15 14 13 12 11 10 9

16 15 14 13 12 11 10 9

GND

-5V

PINS14 RV_U2 IO10 -10V IO9 RV_U2 PINS13

PINS10 RV_U1 IO6 -10V IO5 RV_U1 PINS9

GND

IO16

IO15

IO14

IO13

IO12

GND

5

1 2 3 4 5 6 7 8 9 10 11 12 13

JP4

5

6

6

7

7

8

Pieter Delvaux

8

E

D

C

B

A


69

E

D

C

B

1

PINS15 PINS34 PINS16 PINS33 PINS17 PINS32 PINS18 PINS31 PINS19 PINS30 PINS20 GND PINS29 PINS21 PINS28 PINS22 PINS27 PINS23 PINS26 PINS24 PINS25 PINS35 PINS41 PINS47 PINS48

2

2 3 4 BUFFER_IN10 5 6 BUFFER_OUT107 8

1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41 43 45 47 49

JP12

2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50

BUFFER_IN9

BUFFER_OUT9 1

BUFFER_IN5 VDD BUFFER_IN6

2 3 4 5 6 BUFFER_OUT6 7 8

BUFFER_OUT5 1

8

BUFFER_OUT2 7

6

BUFFER_IN1 3 4 VDD BUFFER_IN2 5

2

BUFFER_OUT1 1

8

BUFFER_OUT227

6

BUFFER_IN213 4 VDD BUFFER_IN225

BUFFER_OUT211

2

BUFFER_IN1 BUFFER_IN2 BUFFER_IN3 BUFFER_IN4 BUFFER_IN5 BUFFER_IN6 BUFFER_IN7 BUFFER_IN8 BUFFER_IN9 BUFFER_IN10 BUFFER_IN11 GND BUFFER_IN12 BUFFER_IN13 BUFFER_IN14 BUFFER_IN15 BUFFER_IN16 BUFFER_IN17 BUFFER_IN18 BUFFER_IN19 BUFFER_IN20 BUFFER_IN21 BUFFER_IN22 BUFFER_IN23 BUFFER_IN24





U7 TLE2144CDWG4

U6 TLE2144CDWG4

U5 TLE2144CDWG4

3





16 15 14 13 12 11 10 9

16 15 14 13 12 11 10 9

16 15 14 13 12 11 10 9

16 15 14 13 12 11 10 9

BUFFER_OUT24

BUFFER_OUT11

BUFFER_IN12 -10V BUFFER_IN11

BUFFER_OUT12

BUFFER_OUT7


BUFFER_OUT8

BUFFER_OUT3


BUFFER_OUT4

BUFFER_OUT23


4

4

1 2 3 4 5 6 7 8

1 2 3 4 5 6 7 8



5

-10V

5

-10V

C14 100nF

C13 100nF

BUFFER_OUT18

BUFFER_OUT17 BUFFER_IN17 VDD BUFFER_IN18

BUFFER_OUT14

BUFFER_IN13 VDD BUFFER_IN14

BUFFER_OUT13

VDD

3

VDD

U10 TLE2144CDWG4

C15

VDD

6

C16

C17

-10V

6

100nF

-10V

100nF

C18

U9 TLE2144CDWG4

U8 TLE2144CDWG4

100nF

-10V

100nF

-10V

VDD

2

VDD

70 VDD

A

1



16 15 BUFFER_OUT20 14 BUFFER_IN20 13 -10V 12 BUFFER_IN19 11 10 BUFFER_OUT19 9

16 BUFFER_OUT16 15 14 BUFFER_IN16 13 -10V 12 BUFFER_IN15 11 10 BUFFER_OUT15 9

7

7

JP5 1 GND BUFFER_OUT1 3 BUFFER_OUT3 5 BUFFER_OUT5 7 BUFFER_OUT7 9 BUFFER_OUT9 11 BUFFER_OUT11 13 BUFFER_OUT13 15 BUFFER_OUT15 17 BUFFER_OUT17 19 BUFFER_OUT19 21 BUFFER_OUT21 23 BUFFER_OUT23 25 27 GND

GND BUFFER_OUT2 BUFFER_OUT4 BUFFER_OUT6 BUFFER_OUT8 BUFFER_OUT10 BUFFER_OUT12 BUFFER_OUT14 BUFFER_OUT16 BUFFER_OUT18 BUFFER_OUT20 BUFFER_OUT22 BUFFER_OUT24 GND

8

Pieter Delvaux

2 4 6 8 10 12 14 16 18 20 22 24 26 28

8

E

D

C

B

A



JP

1

PIN35 PIN34 PIN33 PIN32

PIN41

PIN48 PIN47

PIN31 PIN30 PIN29 PIN28 PIN27 PIN26 PIN25 PIN24 PIN23 PIN22 PIN21 PIN20 PIN19 PIN18 PIN17 PIN16 PIN15 PIN14 CK1C PIN13 CK1B PIN12 CK1A J

P3

TO OP B

CLKB CKL CKB CK GND Cin 20V -5V CK2A CK2B CK2C

PIN1 PIN2 PIN3 PIN4 GND PIN6 20V -5V PIN9 PIN10 PIN11

JP2

C10 C11

C8

* U2

* U3

D4

5C

6C

JP9

C3

* U5

* U6

* U7

* U8

* U9

D3

71 C

61 C

51 C

41 C

31 C

81 C

* U10

C2

JP8

R1 R2 R7 R8

JP10

JP12

BUF1 BUF2 BUF3 BUF4 BUF5 BUF6 BUF7 BUF8 BUF9 BUF10 BUF11 GND BUF12 BUF13 BUF14 BUF15 BUF16 BUF17 BUF18 BUF19 BUF20 XBUF21 XBUF22 XBUF23 XBUF24

C9 C12

R3 R4 R5 R6

D2

4C

C1

JP7

* U1

* U4

7C

D1

JP4

JP6

IO16

IO14

IO12

JP5

GND

IO GND 12 34 GND 56 78 GND 9 10

GND

GND NC

NC IO15 NC

NC IO13 NC

NC GND

GND BUF2 BUF4 BUF6 BUF8 BUF10 BUF12 BUF14 BUF16 BUF18 BUF20 BUF22 BUF24 GND

71

Lijst van symbolen µn

[cm2 /Vs]

veldeffectmobiliteit

ρ

[Ω/m3 ]

soortelijke weerstand

A

[m2 ]

oppervlakte

b

[m]

breedte

CGS

[F]

gate-source capaciteit

Cox

[F]

oxide capaciteit

h

[m]

hoogte

IDS

[A]

drain-source stroom

l

[m]

lengte

L

[m]

kanaallengte

R

[Ω]

weerstand

R

[Ω]

vierkante weerstand

VDS

[V]

drain-source spanning

VGD

[V]

gate-drain spanning

VGS

[V]

gate-source spanning

Vt

[V]

drempelspanning

W

[m]

kanaalbreedte

A

Auteursrechtelijke overeenkomst Ik/wij verlenen het wereldwijde auteursrecht voor de ingediende eindverhandeling: Ontwerp van een gatedriver voor flexibele AMOLED-beeldschermen Richting: master in de industriële wetenschappen: elektronica-ICT Jaar: 2014 in alle mogelijke mediaformaten, Universiteit Hasselt.

-

bestaande

en

in

de

toekomst

te

ontwikkelen

-

,

aan

de

Niet tegenstaand deze toekenning van het auteursrecht aan de Universiteit Hasselt behoud ik als auteur het recht om de eindverhandeling, - in zijn geheel of gedeeltelijk -, vrij te reproduceren, (her)publiceren of distribueren zonder de toelating te moeten verkrijgen van de Universiteit Hasselt. Ik bevestig dat de eindverhandeling mijn origineel werk is, en dat ik het recht heb om de rechten te verlenen die in deze overeenkomst worden beschreven. Ik verklaar tevens dat de eindverhandeling, naar mijn weten, het auteursrecht van anderen niet overtreedt. Ik verklaar tevens dat ik voor het materiaal in de eindverhandeling dat beschermd wordt door het auteursrecht, de nodige toelatingen heb verkregen zodat ik deze ook aan de Universiteit Hasselt kan overdragen en dat dit duidelijk in de tekst en inhoud van de eindverhandeling werd genotificeerd. Universiteit Hasselt zal wijzigingen aanbrengen overeenkomst.

Voor akkoord,

Delvaux, Pieter Datum: 6/06/2014

mij als auteur(s) van de aan de eindverhandeling,

eindverhandeling identificeren en zal uitgezonderd deze toegelaten door

geen deze

Masterproef Ontwerp van een gatedriver voor flexibele AMOLED-beeldschermen

Recommend Documents