LOGICKÉ OBVODY X36LOB

LOGICKÉ OBVODY X36LOB Doc. Ing. Hana Kubátová, CSc. Katedra počítačů FEL ČVUT v Praze 26.9.2008

Logické obvody - 1 - Úvod

1

Obsah a cíle předmětu • Číslicový návrh (digital design) • Číslicové obvody – logické obvody • Realizace základních bloků číslicového počítače – obecněji číslicového systému a jejich komunikace • Kombinační obvody x sekvenční obvody • Práce s moderními návrhovými systémy a programovatelnými obvody 26.9.2008


2

Informace, podmínky Předměty katedry počítačů: http://service.felk.cvut.cz/ odkaz … X36LOB Server HardWeb – přístup pro „přihlášené na předmět“ Katedra počítačů – http://cs.felk.cvut.cz/ Mail: [email protected] 26.9.2008


3

Zápočet, zkouška 1. Ke zkoušce po složení zápočtu 2. Až 50 bodů ze cvičení • • •

2x15 za testy (30 minut, KLO, SLO) 10 domácí práce 10 úspěšná realizace laboratorních úloh

3. Za 45 bodů známka A (výborně) bez zkoušky, 25 bodů nutné pro zápočet, 1 test lze opravit – organizováno centrálně - KOS 4. Až 50 bodů zkouškový test 5. Zkouškové termíny – max. 1 týdně a jen ve zkouškovém období, v létě max. 1 termín 26.9.2008


4

Outline – 1. přednášky • Architektura číslicového počítače a vliv technologie na její změny, Mooreův zákon • Návrhový proces • Příklad (Sčítačka) • Specifikace až realizace pomocí hradel • Rozdíl mezi kombinačními a sekvenčními obvody 26.9.2008


5

Architektura počítače - hierarchie Application Operating System Compiler

Firmware

Instr. Set Proc. I/O system

Instruction Set Architecture

Datapath & Control Digital Design Circuit Design Layout

26.9.2008


6

„von Neumannova“ architektura Od r. 1946: PROCESOR Vstup Řadič Paměť

Datová cesta

26.9.2008

Výstup


7

Síly působící na změny architektury

Technology

Programming Languages

Applications Computer Architecture

Cleverness

Operating Systems

History 26.9.2008


8

Technologie DRAM chip capacity DRAM Year

Size

1980

64 Kb

1983

256 Kb

1986

1 Mb

1989

4 Mb

1992

16 Mb

1996

64 Mb

1999

256 Mb

2002

1 Gb

Microprocessor Logic Density

100000000

10000000 R10000 Pentium R4400

uP-Name

i80486

Transistors

1000000

i80386 i80286

100000

R3010

i8086

SU MIPS

i80x86 M68K

10000

MIPS Alpha i4004 1000 1965

26.9.2008

1970

1975


1980

1985

1990

1995

2000

2005

9

Technologie – dramatický rozvoj, Mooreuv zákon –zdvojnásobení hustoty integrace každých 18 měsíců • Procesory – Logická kapacita: o 30% za rok – Hodinová frekvence: o 20% za rok

• Hlavní paměť – DRAM kapacita: o 60% za rok (4x každé 3 roky) – Rychlost – přístupová doba: o 10% za rok – Cena za bit: snížení o 25% za rok

• Disk – Kapacita: o 60% za rok – Využití dat: o 100% každých 9 měsíců

• Počítačové sítě – – šířka pásma o 100% za rok! 26.9.2008


10

Typy počítačů Supercomputers Mainframes Minicomputers

Microprocessors

Year

1970 26.9.2008

1975

1980

1985

1990


1995 11

Problémy k řešení při návrhu • Specifikace – co chceme realizovat • Hlavně aby to fungovalo • Optimalizace z různých hledisek – – – – – –

Velikost Rychlost Příkon Spolehlivost Cena včetně návrhových prostředků Rychlost návrhu

• Testovatelnost – DFT = design for testability 26.9.2008


12

Jednotlivé fáze návrhového procesu pro číslicové systémy • • • • • • • •

Specifikace Příklad 1, sl. 14 - 17 Určení vstupů a výstupů Pravdivostní tabulky Příklad 1, sl. 18 Booleovské rovnice Návrh realizace na úrovni hradel Příklad 1, sl. 19-22 Simulace na úrovni hradel Realizace číslicového obvodu Ověření návrhu

26.9.2008


13

Příklad 1

Co ?

Chci sčítat …

Co chci dostat?

JAK ???

26.9.2008


14

Příklad 1 Dvojkové číslo S = A+B

Dvojková čísla A a B JAK – číslicově, dvojkově (binárně) Dvojková čísla budou nejprve 1 bitová, tzn.: 0+0=0, 0+1=1, 1+0=1, ale pozor 1+1=10 !!!

26.9.2008


Přenos !!!

15

Příklad 1

A

S=A+B

B

??? A co přenos ???

26.9.2008


16

Příklad 1 a s b p

26.9.2008

Σ


q

17

Příklad 1 a 0 0 0 0 1 1 1 1 26.9.2008

b 0 0 1 1 0 0 1 1

p 0 1 0 1 0 1 0 1

q 0 0 0 1 0 1 1 1

s 0 1 1 0 1 0 0 1

s = abp + abp + abp + abp q = abp + abp + abp + abp Úpravy výrazů na tabuli:


18

Realizace ??? Hradla

A .B = P …. and

C .D = P 26.9.2008

E+F = R … or, V

G xor H = S Logické obvody - 1 - Úvod

19

Funkce hradel, Booleova algebra NAND Gate

NOR Gate

Invertor A

Out

B

In

Out

A

Out

B

Out = In A 0 0 1 1

26.9.2008

B Out 0 1 0 1

1 1 1 0

A

B

Out

In Out

0

0

1

0 1

0

1

0

1

0

0

1

1

0

1 0


20

Funkce hradel, Booleova algebra OR Gate

AND Gate

XOR Gate XOR Gate A

Out

B

Out

B

G

H

S

A

0

0

0

0

1

1

1

0

1

0 0 1 1

1

1

0

26.9.2008

A

B Out 0 1 0 1

0 1 1 1


A 0 0 1 1

B Out 0 1 0 1

0 0 0 1

21

Sčítačka

26.9.2008


22

Implementační báze http://.........service...X36LOB...

26.9.2008


23

• • • • • • • •

Specifikace Určení vstupů a výstupů Pravdivostní tabulky Booleovské rovnice Návrh realizace na úrovni hradel Simulace na úrovni hradel Realizace číslicového obvodu Ověření návrhu

26.9.2008


automatizováno

Programovatelné obvody

24

Kombinační x sekvenční obvody • Kombinační – vystup je dán kombinací vstupů, nezáleží na čase • Sekvenční – výstup závisí na posloupnosti (sekvenci) hodnot na vstupech, realizuje se tzv. zpětnou vazbou • Vše lze matematicky popsat – Logická funkce – Konečný automat - FSM 26.9.2008


25

LOGICKÉ OBVODY X36LOB

Recommend Documents