1
Ladislav Szántó: Integrované obvody Od pohyblivosti elektronů k mikroelektronice a nanoelektronice Deset kapitol předkládané publikace představuje úvod k milníkům na cestě od fyzikální podstaty k metám mikro a nanoelektroniky. Součástí publikace je i počítačový program modelující volt-ampérové charakteristiky diody, bipolárních a MOS tranzistorů ze vstupních údajů technologie (www.integrovaneobvody.euweb.cz).
Obsah: Předmluva 1.0 Prolog 2.0 Fyzika polovodičů 2.1 Krystal 2.2 Intrinsický polovodič 2.3 Donory, akceptory 2.4 Energetické pásy, Fermiho-Diracova rozdělovací funkce 2.5 Rychlost, pohyblivost nábojů a odpor polovodiče 2.6 Doba života elektronů a děr 2.7 Difúzní délka 2.8 Slabě nehomogenní polovodič, potenciál elektrického pole, Einsteinův vztah 3.0 Dioda 3.1 Kvalitativní popis funkce diody 3.2 P-N přechod 3.3 Zákon P-N přechodu 3.4 Proud diody 3.5 Prostorový náboj a kapacita P-N přechodu 3.6 Doba vyprázdnění a zotavení diody 3.7 VA charakteristika a ekvivalentní schéma diody 3.8 Lavinový průraz 4.0 Bipolární tranzistor 4.1 Děje v zesilovacím režimu tranzistoru 4.2 Proudový zisk β 4.3 Nasycený tranzistor 4.4 Ebersův-Mollův model 4.5 Volt-ampérové charakteristiky tranzistoru 4.6 Nábojový model tranzistoru 4.7 Přechodový děj 4.8 Modulace šířky báze tranzistoru kolektorovým napětím 5.0 MOS tranzistor 5.1 Kvalitativní analýza MOS tranzistoru 5.2 Náboje MOS tranzistoru 5.3 Proud kolektoru ID 5.4 Prahové napětí 5.5 Tranzistor řízení emitorovým napětím 5.6 Dynamické vlastnosti invertorů 5.7 Rozměry tranzistorů v invertoru 5.8 CMOS invertor 5.9 MOS tranzistor s elektricky programovatelným prahovým napětím 6.0 Technologie integrovaných obvodů 6.1 Sled výroby integrovaných obvodů
1
3 5 10 10 13 14 16 19 22 23 24 27 27 29 32 33 36 38 41 43 45 45 48 51 52 53 55 56 58 61 61 64 68 70 72 74 75 77 79 81 81
2 6.2 Litografie 6.3 Technologický postup výroby MOS obvodů 6.4 Technologický postup výroby bipolárních obvodů 6.5 Výtěžnost a návrhové pravidla 7.0 Logické prvky MOS obvodů 7.1 Hradlo NAND, NOR, AND a OR 7.2 Sdružená hradla 7.3 Hradlo ekvivalence 7.4 Hradlo XOR 7.5 Přenosový tranzistor 7.6 Multiplexor 7.7 RS klopný obvod 7.8 D klopný obvod 7.9 Paměťová buňka 7.10 Dekodér 7.11 Hradlo s třístavovým výstupem 7.12 Schmittův klopný obvod 8.0 Logické prvky bipolárních obvodů 8.1 Integrované obvody ECL 8.2 Integrované obvody TTL 8.3 Integrované obvody I2L 9.0 Zakázkové integrované obvody 9.1 Plně zakázkové integrované obvody - počátky zakázkových IO 9.2 Navrhování IO na bázi standardních buněk 9.3 Data standardní logické buňky 9.4 Integrovaný obvod na hradlovém poli 9.5 Programovatelné logické pole 9.6 FPGA obvody 9.7 Souhrn 10.0 Nanoelektronika 10.1 Omezení elektroniky mikrometrických rozměrů 10.2 Potenciální jáma 10.3 Rezonančně tunelující dioda 10.4 Rezonančně tunelující tranzistor 10.5 Jednoelektronový tranzistor 10.6 Kvantová tečka 10.7 Epilog Přílohy P1 Odvození Schrödingerovy rovnice P2 Potenciální jáma - řešení Schrödingerovy rovnice P3 Hybridní komponenty P3.1 Hybridní invertor P3.2 Schmittův klopný obvod1 P3.3 Paměťová buňka Reference
2
2
83 84 87 89 90 91 93 95 96 97 98 99 101 102 103 104 105 108 108 110 112 116 117 119 124 125 127 131 131 134 134 135 137 139 140 144 147 149 151 152 152 53 154 155
3
1
Předmluva Sotva uplynulo půl století od prvního patentu na tranzistor (1947) a tranzistor v podobě mikroelektroniky dobyl svět. Integrované obvody zaplavily domácnosti v barevných televizorech, mobilních videotelefonech, počítačích atd.. Bez mikroelektroniky se neobejde pozemní a kosmická komunikace, letectví, zdravotnictví a další obory. Na přelomu dvacátého a jedenadvacátého tisícletí výzkum a vývoj integrovaných obvodů nanometrických rozměrů komponent se nachází v pokročilém stádiu. V souvislosti s mikroelektronikou a nanoelektronikou je často citovaným pravidlem tzv. Mooreův zákon, podle něhož zdvojnásobení počtu tranzistorů na čipu se odehrává v mezích 18 až 24 měsíců v závislosti na typu IO (paměť, mikroprocesor, atd.). První integrovaný obvod patentovaný J. S. Kilbym v roce 1959 obsahoval všehovšudy jeden tranzistor, kondenzátor a rezistor. Od té doby podle Mooreova zákona počet tranzistorů na čipu roste geometrickou řadou, a tudíž k padesátému výročí zrodu integrovaných obvodů v roce 2009 počet tranzistorů na čipu může dosáhnout až N =233 (18 měsíční cyklus pro paměť), což činí cca 10 miliard tranzistorů. Deset kapitol předkládané publikace představuje úvod k milníkům na cestě od fyzikální podstaty k metám mikro a nanoelektroniky. 1. Kapitola - Prolog, je stručný historický přehled hlavních etap vývoje mikroelektroniky od zrodu tranzistoru až k integrovaným obvodům a jejich dopadu na znalosti odborníků. 2. Kapitola - Základy fyziky materiálů komponent IO objasňuje základní pojmy v homogenním polovodiči, které pak jsou používány ve výkladu funkce bipolárních a MOS součástek. Fyzika polovodičů se zakládá na výsledcích kvantové teorie a autor doufá, že se mu podařilo tyto znalosti tlumočit přístupnou formou. 3. Kapitola - P-N Přechod - Dioda, rozšiřuje výklad fyziky polovodiče na výrazně nehomogenní oblast, kterou představuje přechod polovodiče s dotací typu P na polovodič typu N. Přechod P-N má usměrňovací vlastnost proudu a tvoří součástku dioda. Její analýze pro potřeby integrovaných obvodů je věnována zbývající část kapitoly. Odvozuje se voltampérová charakteristika, diferenciální kapacita diody. Pozornost je věnována dějům přechodu diody z vodivého do nevodivého stavu (tranzienta) a s tím spojeným pojmům: doba vyprázdnění a zotavení. 4. Kapitola - Bipolární tranzistor, obsahuje analýzu funkce bipolárního tranzistoru na základě fyzikálních a technologických pojmů objasněných v předešlých dvou kapitolách. Odvozuje se nábojový a Ebersů-Mollův model. Pozornost je věnována analýze přechodu tranzistoru z vodivého do nevodivého stavu (tranzienta) a s tím spojené vlastnosti tranzistoru (doba odčerpání nadbytečných nábojů, doba zotavení). 5. Kapitola - MOS tranzistor, obsahuje analýzu technologické struktury MOS tranzistoru v pojmech uváděných v druhé a třetí kapitole. Jsou odvozeny rovnice obvodového modelu MOS tranzistoru, s jehož použitím pak se analyzuje funkce tranzistoru v různých zapojení základního logického člena - invertoru. Pozornost je věnována optimalizaci rozměrů tranzistorů v invertoru. Objasňují se typy tranzistorů používaných v elektricky programovatelných pamětech ROM a dalších programovatelných součástkách. 6. Kapitola - Technologie integrovaných obvodů, uvádí technologický postup od výroby ingotů polovodičů až po testování a pouzdření integrovaných obvodů. Objasňuje se postup tvorby technologických vrstev bipolárních a MOS obvodů krok po kroku s použitím fotolitografie. Ilustruje se tím role masek integrovaných obvodů, které jsou cílem projektování integrovaných obvodů (viz 9.Kapitola). 7. Kapitola - Prvky MOS obvodů, v této kapitole se zabýváme syntézou topologie logických prvků realizovatelných CMOS technikou. Výchozím členem (praotcem) je invertor a tzv. přechodový tranzistor. Z bezpočetného množství knihovních buněk návrhových systémů se věnujeme základním hradlům (NAND, NOR, AND, OR a komplexním hradlům), asyn3
4
2
chronním a synchronním klopným obvodům (R-S, D, Schmittův klopný obvod.) a buňkám paměti typu RAM. 8. Kapitola - Prvky bipolární obvodů, analyzuje základní logický člen technologie TTL a ECL. Větší pozornost je věnována technologické struktuře obvodů I2L a jejich syntéze, jelikož jejich logická funkce se poněkud liší od funkce TTL a ECL obvodů. Jsou stanovena pravidla syntézy I2L, která jsou pak ilustrována na několika příkladech. 9. Kapitola - Zakázkové integrované obvody podává přehled podstaty projektování zakázkových integrovaných obvodů počínaje plně zakázkovými obvody. Dále pak následují obvody ASIC (Application Specific Integeated Circuit) na bázi standardních buněk a hradlových polí, a zákazníkem programovatelné součástky (FPLD - Field Programmable Logic Device). 10. Kapitola - Nanoelektronika překonává omezení, které jsou kladeny další minimalizaci rozměrů komponent mikroelektroniky. Nanotelektronika využívá jevy kvantové mechaniky jako je tunelování a kvantování energie elektronů. Z pohledu těchto jevů jsou objasněny základní funkce komponent jedné alternatívy nanoelektroniky, která využívá rezonančně tunelující efekty. 11. Přílohy - Fyzikální základy mikroelektroniky a zejména nanoelektroniky spočívají na výsledcích kvantové mechaniky. Je užitečné nejen znát tyto výsledky, ale seznámit se i s jejich původem. V Příloze 1 je nenáročným postupem odvozena Schrödingerova rovnice, která problémy kvantové mechaniky převádí na řešení diferenciální rovnice. V Příloze 2 je aplikována na řešení problému potenciální jámy. V Příloze 3 jsou příklady hybridních jednotranzistorových komponent: invertor, Schmittův klopný obvod a paměťová buňka. Součástí publikace je i program (Odpohyblivosti.exe) pro simulaci statických a dynamických charakteristik diody a tranzistorů, když vstupními údaji jsou fyzikální a technologická data. Volbou těchto údajů lze programem procvičit látku vykládanou v kapitolách 2 až 5. Program se opírá o odvozené rovnice pro zjednodušenou technologickou strukturu komponent. Zjednodušení spočívá hlavně v tom, že model součástky je jednorozměrný a v případě bipolárního tranzistoru je báze homogenně dotovaná příměsí, atd. To umožní popisovat jevy elementárním matematickým aparátem a snadněji pochopit fyzikální pozadí komponenty. Systematický výklad mikro/nanoelektroniky, ač nechtěně, vyznívá i jako historie této disciplíny. Je tomu tak, protože již v padesátých a šedesátých letech dvacátého století byly publikovány práce, které mají trvalou hodnotu i dnes. I pro mikro/nanoelektroniku platí krédo (volně citováno): pokud se tvrdí, že vidím dále než mí současníci, tak proto, že stojím na ramenech mých předchůdců. V oboru mikro/nanoelektroniky byly publikovány stovky a tisícky článků v renomovaných časopisech a sbornících vědeckých konferencí. Mnohé z nich by si zasloužily, aby byly uvedeny jako reference i v této publikaci. Nicméně, kvůli přehlednosti jsem se rozhodl uvádět jenom některé z nich, které stály na počátku bádání. Pro výběr knižních referencí jsem zvolil kritérium dostupnosti publikace. Tyto knížky pak přinášejí nejen rozšíření pohledu, ale i bohatý seznam referencí. Každou z uvedených kapitol lze rozepsat do samostatné knížky s dalšími podrobnostmi. Nicméně snažil jsem se vybrat podstatné informace a v celé šíři podat jejich výklad systematicky, stručně a srozumitelně. Každou kapitolu jsem chtěl napsat tak, aby oborník, avšak v jiné oblasti, našel v ní to podstatné na cestě od fyziky polovodičů až po integrované obvody resp. systémy. V roce 2007
L. Szántó
4
5
1
1. Prolog Za oficiální den zrodu hrotového tranzistoru se považuje 23. prosinec 1947. O několik měsíců později, 20. června 1948, byla podána patentová přihláška na tranzistor s P-N přechodem [Sho]. Vedoucími osobnostmi zrodu nové éry tranzistorů a integrovaných obvodů byli John Bardeen, Walter H. Brattain a Wiliam Shockley v Bellových laboratořích. Každý zrod má svou minulost. Již v třicátých letech dvacátého století Walter Schottky v laboratořích Siemens zkoumal vlastnosti styku kovu a polovodiče. Tato struktura se dodnes využívá v moderních integrovaných obvodech pod názvem Schottkyho dioda. V letech zrodu nové éry "komfort" průměrné rodiny představovalo pět elektronek v superheterodynovém rozhlasovém přijímači. Od té doby elektronika prošla dvěmi inovacemi. První nazýváme tranzistorizace a druhou integrace elektronických obvodů. Tyto inovace způsobily, že dnes elektronické vybavení rodiny reprezentuje nespočetné množství tranzistorů (stovky tisíc a miliony) v integrovaných obvodech barevných televizorů, videomagnetofonů, počítačů, mobilů atd. Tabulka 1.1 Hlavní etapy tranzistorizace Hrotový tranzistor Monokrystal germania Tranzistor s průchodem P-N Tranzistor řízený elektrickým polem s izolací P-N průchodem Monokrystal křemíku Maskování oxidem křemíku Křemíkové tranzistory s průchodem P-N Tranzistory s difúzní bazí Planární tranzistory Epitaxní tranzistory MOS tranzistory Schottkyho dioda
1947 1950 1951 1951 1952 1954 1954 1955 1959 1960 1960 1960
Rozvoj technologie tranzistorů připravil půdu i pro vznik integrovaných obvodů. První integrovaný obvod patentoval Jack S. Kilby v roce 1959 pro firmu Texas Instruments. [Kil]. Hlavní milníky vývoje integrovaných obvodů dokumentuje Tab.1.2. V šedesátých letech výzkum také u nás řešil technologii integrovaných obvodů. Prvý rozhodující úspěch se dosáhl v r. 1968, kdy v Tesle Rožnov začali vyrábět obvody TTL. Tab.1.2 Etapy vývoje integrace obvodů Monolitické IO 1958 Obvody DCTL 1961 Direct Coupled Tranzistor Logic Obvody TTL 1962 Tranzistor Tranzistor Logic Obvody ECL 1962 Emiter Coupled Logic Obvody MOS 1962 Metal Oxide Semiconductor Obvody CMOS 1963 Complementary MOS Obvody analogové 1964 Paměti MOS 1968 Obvody CCD 1969 Charge Coupled Devices Obvody I2L 1972 Integrated Injection Logic
5
6
2
První Kilbyho integrovaný obvod obsahoval jenom jeden tranzistor, kondenzátor a rezistor na germaniovém substrátu, ale způsobil lavinovité množení počtu tranzistorů na čipu. Již v šedesátých letech minulého století, kdy se dosahovalo na čipu okolo 50 součástek, Gordon Moore** vypozoroval pravidlo, podle něhož počet tranzistorů na čipu se zvyšuje každých 24 měsíců. Dnes se má zato, že toto zdvojnásobení tranzistorů se odehrává v mezích 18 až 24 měsíců v závislosti na typu IO (paměť, mikroprocesor, atd.). Podle tohoto pravidla, zvaném „Mooreův zákon”, počet tranzistorů na čipu roste geometrickou řadou, a tudíž k padesátému výročí patentování IO v roce 2009 počet tranzistorů na čipu dosáhne čísla 233 (při 18 měsíčním cyklu pro paměť), což představuje cca. 10 miliard tranzistorů. Prognózy podle Mooreova zákona se naplňují, jak to ilustruje graf na Obr.1.1. Podle počtu tranzistorů na čipů dělíme integrované obvody do kategorií uvedených v Tab.1.3. Každá kategorie, s výjimkou střední integrace (MSI), představuje zvýšení počtu tranzistorů na čipu o dva řády desítkové soustavy čísel. Toto dělení je předmětem dohody, někteří autoři upřednostňují definovat rozsah kategorii pěti řády dvojkové soustavy čísel. Zvětšení počtu tranzistorů na čipu se dosahuje zvětšením plochy čipu a zmenšením rozměrů tranzistorů a jejich propojení sítí. Lépe než počet tranzistorů na čipu, charakterizuje rozvoj mikroelektroniky rozměr detailů na čipu (Tab.1.3, Obr.1.2). Submikronová technologie umožňuje umístit na čip tak velký počet tranzistorů, že počet tranzistorů již přestává být ukazatelem komplexnosti obvodu. Ostatně tranzistor již dávno není v integrované technice nejdražší součástkou. Nejvíc místa na čipu a tudíž "nejdražší komponentou" jsou sítě spojující tranzistory. Tab.1.3 Třídy integrovaných obvodů podle komplexnosti Úroveň integrace Označení Malá integrace Střední integrace
SSI - Small Scale Integration MSI - Medium Scale Integration
Počet tranzistorů <50 <1000
Velká integrace LSI - Large Scale Integration <100.000 Velmi velká integrace VLSI - Very Large scale Integration <10.000.000 Ultra velká integrace ULSI - Ultra Large Scale Integration >10.000.000
Minimální rozměr detailů [µm] 15 <15 1 až 8 1 až 0.1 nano-,kvantová technika
Obr.1.1 Vývoj komplexnosti integrovaných obvodů (potvrzující Mooreův zákon) **
Gordon Moore je spoluzakladatel společnosti Intel v roce 1968. 6
7
3
Zákonitě vzniká otázka, které technologické inovace sehrály rozhodující úlohu při zmenšování rozměrů komponent na čipu (viz 6.kapitolu). V první řadě je to osvojení planární technologie (1959), která umožňuje provádět všechny technologické operace jen z jedné strany substrátu. Tento zásadní pokrok technologie je spojen se jmény J. Hoerni a R. Noyce, zakladateli společnosti Fairchild. Technologie křemíkového hradla MOS obvodů (1968) umožnila zmenšit rozměry díky její samozákrytovým vlastnostem [FaK]. Dalšími inovacemi byly lokální oxidace (1971), výrobní použití iontové implantace (1975) a plazmatické leptání (1975). Přestože se očekávalo, že submikronová technologie si vyžádá elektronovou a rentgenovou litografii, dodnes se používá fotolitografický proces i při výrobě VLSI a ULSI obvodů díky pokrokům optických přístrojů [Wol]. Nesmíme zapomenout ani na výrobu masek, která procházela od řezání rubilitové fólie k optickým generátorům obrazců a počítačovým programem řízeným elektronovým litografům.
Obr.1.2 Zmenšování minimálních rozměrů detailů komponent Integrovaná technika přinesla zlom i do architektury systémů, když v roce 1971 Ted Hoff ve firmě Intel navrhl první mikroprocesor. Je to součástka, která místo projektování speciálních IO umožňuje v celé řadě aplikací použit univerzální komponentu, jejíž funkci lze naprogramovat podle speciální potřeby. Mikroprocesor původně byl vyvinut pouze pro kalkulačky, avšak dnes nachází nejrozmanitější uplatnění od praček až po počítače. Příležitost, kterou poskytoval rozvoj technologie, se mohla využit jenom díky souběžnému (i když poněkud v závěsu) vývoji metod a prostředků projektování integrovaných obvodů. Tato činnost představuje zpracování tak velikého objemu údajů, že bez použití počítačů nelze obvod navrhnout. Kvůli názornosti si představme, že provedeme kvadraturu České Republiky. Znamená to, že plochu ČR (78864 km2) transformujeme na čtverec stejné plochy Jeho jedna strana bude měřit 2,8 105 metrů. Tento čtverec nyní promítneme na čip o rozměrech 5 x 5 mm a objekty ČR zobrazíme v 1 mikronové technologii. Na takto získané mapě bude zobrazen každý objekt, jehož nejkratší lineární rozměr v reálu měří alespoň 11 metrů. Z období před integrovanými obvody jsme zdědili jen základní metody analýzy obvodů na úrovni elektrického a logického schématu. V sedmdesátých letech převládal ruční návrh masek i když byl podporován grafickými počítačovými systémy. Styl projektování nazýváme ručním, protože návrhář musel údaje o maskách do počítače uložit osobně. Prakticky to znamenalo asi 40 7
8
4
až 50 údajů na jeden tranzistor. Člověk je nespolehlivým činitelem v procesu rutinních prací projektování a proto bylo třeba vyvinout inteligentní počítačové systémy na verifikaci návrhu, které si vynutily rozvoj nových teoretických směrů. Vzpomeňme jen rozpoznávání elektrického a logického schématu z údajů definujících masky pro potřeby simulace funkce za účelem verifikace návrhu. [Sza]. Ruční návrh masek na jedné straně a inteligentní počítačový systém na vyhledávání chyb návrhu na straně druhé je paradox, který si uvědomovali tvůrci počítačových programů již v šedesátých a sedmdesátých letech. Programátorské úsilí se proto soustřeďovalo i na rozvoj systémů automatizovaného projektování IO, čím se značně snížila nejen pracnost navrhování, ale také požadavky na verifikaci projektu. V prvním řadě bylo třeba vyvinout programy pro rozmístění a propojení komponent. První systémy umožňovaly navrhnout obvody na bázi standardních buněk a hradlových polí (viz 9.kapitolu). V druhé polovici sedmdesátých let již byly známé všechny principy automatizovaného projektování IO, když obvod je definován svým logickým schématem. Logické schéma definuje strukturu obvodu, tj. komponenty obvodu (buňky) a jejich spojení. Od obvodu se ovšem požaduje určitá funkce, kterou návrhář musel transformovat ve své hlavě na strukturu obvodu. Oznámení technologů koncem sedmdesátých let, že laboratorně zvládli submikronovou technologii, kterou budou schopni výrobně uplatnit koncem osmdesátých let, zaskočil vývojáře systémů navrhovaní. Pro tak velké obvody, jaké umožňuje submikronová technologie, je "ruční" návrh logického schématu nad lidské síly. Tento problém začátkem osmdesátých letech podnítil rozvoj tzv. křemíkových kompilátorů ([MeC],[Ayr1]), které dokážou automatizovaně vygenerovat data masek integrovaného obvodu, když vstupním údajem je popis funkce IO. Křemíkový kompilátor představuje rozšíření programových prostředků sedmdesátých let směrem k syntéze architektury a logického schématu IO. Vysoké náklady a složitost experimentálního vývoje nových technologii podnítily modelování technologických procesů na počítačích. I když kořeny těchto prací sahají do sedmdesátých let, větší pozornost získal tento obor až v osmdesátých letech [Sel]. Integrované obvody umožňují řešit nové systémy, o kterých se v době elektronek a tranzistorů nemohlo ani uvažovat vzhledem na rozměry, spotřebu energie, spolehlivost atd. Inovace systémů se projevuje zejména v tom, že při zpracování a přenosu informací se prosazují číslicové metody i v oblastech, kde tradičně převládaly spojité signály (digitální televize, zvukotechnika atd.). Číslicové obvody sice mají větší počet tranzistorů jako analogové, ale ve výrobě mají větší výtěžnost (jsou levnější), zařízení z nich postavené je spolehlivější a jeho parametry jsou definované s "matematickou přesností". Inovace v podobě tranzistorizace a integrovaných obvodů měly vliv nejen na konečné elektronické systémy, ale i na rozsah požadovaných vědomostí, pracovní metody a návyky odborníků zabývajících se vývojem integrovaných obvodů a systémů. V době elektronek odborníci se dělili na technology a na obvodáře. Tranzistorizace znamenala pro technology přechod z vakuové technologie na úplně novou oblast polovodičů: výroba monokrystalů, difúze, epitaxe, fotolitografie, pouzdření atd. Tranzistorizace znamenala pro obvodáře jenom rozvinutí metod a teorii (teplotní stabilizace, kompenzace zpětných vazeb), které se začaly rozvíjet již v době elektronek. Základním modelem zůstaly obvody z diskrétních součástek, popsaných Kirchoffovými zákony a základním matematickým aparátem obyčejné diferenciální rovnice. Protože na skladu byly k dispozici hotové součástky, teoretický návrh se mohl úspěšně nahradit experimentálním vývojem obvodů. Na růst odborného profilu inženýra měly integrované obvody jiný vliv. Pro technologa přechod od tranzistorů k integrovaným obvodům znamenal další rozvinutí technologie, jejíž základy se pokládaly již v etapě tranzistorizace i když některé postupy jsou typické pro období mikroelektroniky: lokální oxidace křemíku, iontová implantace, elektronová litografie, testování obvodů atd.
8
9
5
Zásadní změny si mikroelektronika vynucuje v myšlení a pracovních návycích obvodáře, který již nenavrhuje obvod z diskrétních tranzistorů, ale celý systém ze standardních subsystémů a speciálně navržených funkčních bloků. Ke své práci má k dispozici sofistikovaný počítačový návrhový systém. Bývalý obvodář se stává systémářem. Sofistikované návrhové systémy jsou typickým produktem éry mikroelektroniky. V těchto systémech jsou zabudovány znalosti ze širokého spektra specializovaných oborů: fyzika a technologie polovodičů, teorie elektrických a logických obvodů, teorie systémů, příslušné matematické znalosti atd. Uživatel návrhového systému musí být erudovaný v jeho používání a je ke prospěchu, když má základní představu o jeho funkčních základech. Na úspěších mikroelektroniky se podílejí tři hlavní obory: fyzika polovodičů, technologie a počítačové návrhové systémy. Podle toho jak výsledky jednotlivých oborů dospěly do stadia průmyslné využití, můžeme mluvit o třech obdobích integrovaných obvodů. • Období LSI obvodů kdy minimální rozměry detailů masek měly mikrometrické rozměry. Bylo to období do roku cca 1980. V tomto období bylo logické schéma vstupním údajem počítačového návrhového systému. Logické schéma definuje strukturu obvodu. • Na přelomu sedmdesátých a osmdesátých let technologové oznámili, že mají k dispozici všechny znalosti a prostředky k tomu, aby ke konci osmdesátých let zavedly do výroby submikronovou techniku, to znamená obvody VLSI. Byla to výzva pro vývoj nových návrhových systémů, které by umožnily návrh z abstraktnější definice obvodu, tj. z úrovně definice jeho funkce. Takové systémy dostaly "poetický"název silikonové kompilátory. Zmenšování rozměrů detailů masek má svou hranici kolem 0.1 mikrometr. Obvody mikronové a submikronové technologie využívají tzv. hromadný efekt (bulk-effect), kdy na proudu, nebo napětí na kondenzátorech se účastní nespočetné množství elektronů a atomů dotací. Pod toto hranici se již výrazně projevují kvantovo mechanické efekty a nerovnoměrnosti rozdělení atomů dotací na povrchu čipu, které spolu s dalšími efekty znehodnocují výrobu. • Omezení mikronové a submikronové techniky překonávají tzv. nanotechnologie a kvantová technologie, které vylučují hromadný efekt a využívají typické efekty kvantové mechaniky: tunelování a kvantování energie. Začátek nanotechnologie a kvantovo mechanické technologie se traduje do roku 1959, kdy R. Feynman ve své přednášce na setkání Americké fyzikální společnosti v Pasadeně [HeP] vyzval k bádání směrem k nanotechnologiím, protože kvantová mechanika nebrání realizací obvodů s atomárními rozměry jejich komponent. V polovině devadesátých let se toto úsilí dostalo do stádia pokročilého výzkumu technologie. Nanotechnologie slibuje možnost umístit na čip víc komponent než je, poeticky řečeno, hvězd ve vesmíru, a kolik jich je, to nevíme. Současně vzniká otázka jak využit nabízenou možnost k navrhování obvodů, lépe řečeno systémů. To je úkol pro programátory a systémové inženýry. Následující devět kapitol představuje repetitorium hlavních znalostí integrovaných obvodů mikro/submikronové technologie. Poslední desátá kapitola nastíní jeden směr, kterým se ubírá nanotechnologie. Je to směr využívající rezonančně tunelující efekt.
9
10
2. Fyzika polovodičů První polovodičové prvky a integrované obvody vznikly na bázi germania. Nicméně, germanium se ukázalo jako nevhodné pro mnohé aplikace, protože parametry prvků na něm vyrobených vykazují velkou tepelnou závislost a navíc oxid germania je rozpustný ve vodě, což je nevhodná vlastnost pro moderní technologie. Uvedených nedostatků je zbaven krystal křemíku a proto se od šedesátých let minulého stolení integrované obvody vyrábějí většinou na báze křemíku, který svého dominantního postavení dosáhl díky svým následujícím vlastnostem: • na povrchu křemíku lze termální cestou nechat narůstat oxidovou vrstvu (SiO2), která má nejen dobré vlastnosti jako dielektrikum, ale má také vhodné chemické vlastnosti, umožňující selektivní leptání. • integrované obvody na křemíku mají i ekonomické výhody. Selektivní leptání oxidu křemíku umožnil vývoj planárních technologií, při kterých se operace provádějí jen z jedné strany plátku křemíku. Navíc, monokrystal křemíku se daří vyrábět v ingotech velkých průměrů, což má za následek snížení ceny, protože počet integrovaných obvodů současně vyráběných na jednom plátku je úměrný druhé mocnině průměru ingotu. Kompaundní polovodiče, zejména galium arzenid (GaAs), mají některé elektrické a optické vlastnosti, které předčí vlastnosti křemíku a předurčují GaAs zejména pro mikrovlnné a optické aplikace. Pro své dobré vlastnosti a cenu, přesto zůstává křemík dominantním materiálem polovodičové techniky. Vzhledem na zaměření této publikace problematikou se GaAs budeme zabývat jen okrajově.
2.1 Krystal V ideálním krystalu křemíku jsou atomy rozmístěné tak, že v něm lze rozpoznat periodicky se opakující seskupení atomů, které jsou ohraničené pomyslnými krychlemi, jak to naznačuje Obr.2.1. Podobně krystalizuje i galium arzenid, germanium a také diamant. Pomyslnou krychlí ohraničené seskupení atomů se nazývá buňka. Atomy v prostoru této buňky tvoří kubickou mřížkovou soustavu [Sze], [Fra]. Rozmístění atomů v buňce objasníme pomocí Obr.2.2.
Obr.2.1 "Skladování" buněk v kubické mřížkové soustavě. Na Obr.2.2a jsou tlustými čarami znázorněny hrany kubické buňky. Tenké čáry představují tří řezy buňkou, které ji rozdělují na osm malých buněk stejné velikosti. Tyto pomyslné řezy zavádíme jen kvůli větší prostorové názornosti. V každém rohu krychli (celkem 8) je znázorněn jeden atom, který budeme nazývat vrcholový atom. Ve středu každé strany krychle se nachází jeden atom (celkem 6), který budeme nazývat plošný atom. Umístění dalších atomů buňky určíme tak, že jeden vrcholový atom a tři atomy ve středu přilehlých stran posuneme ve směru objemové diagonály, vycházejíc ze zmíněného vrcholového atomu, o jednu čtvrtinu délky diagonály. Tyto další atomy se nacházejí v objemu buňky a proto je budeme nazývat objemové atomy. Na Obr.2.2b jsou objemové atomy znázorněny černými kuličkami. 10
1
11
2
Každý objemový atom patří celý k jedné buňce. Plošný atom patří k dané buňce jen svou polovinou, protože druhá polovina patří již k sousední buňce přilehlé k dané ploše buňky. Podobně také každý atom ve vrcholu buňky se dělí s osmi buňkami, které se stýkají v daném vrcholu. Celkový počet atomů jedné buňky tak vychází NB= 4 + 6.1/2 + 8.1/8 = 8 přesto, že na buňky (Obr.2.2b) je jich nakresleno 18.
a) b) Obr.2.2 K objasnění polohy atomů v kubické krystalické mřížce V buňce křemíku jsou všechny atomy, přirozeně, atomy křemíku. Buňka krystalu galium arzenidu má stejnakou strukturu jako i buňka křemíku s tím rozdílem, že objemové atomy buňky (černé kuličky na Obr.2.2b) jsou atomy galia a ostatní jsou atomy arzenidu. Prodloužené hrany krychle buňky, které vycházejí z centra jednoho vrcholového atomu, tvoří pravoúhlou soustavu krystalografických os x, y, z. Vzdálenost dvou vrcholových atomů a na jedné krystalografické ose se nazývá mřížková konstanta. Pro křemík má mřížková konstanta hodnotu a = 5,43 10-10 metrů. Pro galium arzenid je a = 5,63 10-10 m. Počet atomů v jednotce objemu jednoho krychlového metru tak pro křemík vychází 10 30 1 = 5.10 28 m −3 . (2.1) N = NB 3 = 8 2 1,610 a Pro galium arzenid je to o něco méně. Krystal velikosti jednoho kubického metru neexistuje, nicméně v celé této publikaci se přidržujeme zákonné soustavy měrných jednotek SI, kde délkovou jednotkou je metr. Hodnota N je nepředstavitelně velké číslo, avšak je dobré si ho pamatovat aspoň řádově, protože v dalších výkladech budeme uvádět jiná obrovská čísla a jejich velikost budeme schopni ocenit právě velikostí N. Atom křemíku má celkem 14 elektronů, ale pro krystal jsou podstatné čtyři z nich, zvané valenční elektrony, které se zúčastňují na meziatomových vazbách v krystalu. Čtyři valenční elektrony mají i germanium, galium a arzenid. Každý valenční elektron daného atomu je společný s nejbližším sousedním atomem. Například každý jeden valenční elektron objemového atomu d na Obr.2.3 se podílí na vazbě s nejbližším atomem D,H,F a G. Samozřejmě, na oplátku tyto atomy poskytují atomu d taky po jednom valenčním elektronu. Mezi dvěma atomy tak v normálním stavu existuje vazba dvěmi valenčními elektrony, co je na Obr.2.3 znázorněno tlustými čarami. Na Obr.2.3 vpravo je znázorněn objemový atom d a s ním svázané atomy D, H, F a G. Z obrázku Obr.2.3 dále vyplývá, že každý plošný atom je spojen s dvěma objemovými atomy, kterým poskytuje po jednom svých valenčních elektronů. Zbývající dva valenční elektrony plošného atomu tvoří valenční vazbu s objemovými atomy sousední buňky (Obr.2.4). Vrcholový atom F poskytuje jeden valenční elektron atomu d. Zbývající tři valenční elektrony tohoto vrcho-
11
12
3
lového atomu tvoří vazbu s objemovými atomy třech sousedních buněk, z osmi buněk stýkajících se v jednom vrcholovém atomu, jak jsme již uvedli. Je tomu tak proto, že některé vrcholové atomy nejsou valenčně vázány se svými objemovými atomy. Jako příklad uveďme atom E, který v rámci buňky na Obr.2.3 není vázán k žádnému atomu, ale sousedními buňkami je zapojen do celého krystalu (Obr.2,4).
Obr.2.3 Elektronová vazba mezi atomy buňky krystalu.
Obr.2.4 Čtyři buňky krystalu Dnešní počítačovou technikou není žádný problém multiplikovat buňku a tak nakreslit libovolný počet buněk v krystalu. Obrázek by však byl nepřehledný. Proto vzájemně propojené atomy, které jsou v zásadě umístěné v třírozměrném prostoru, kreslíme plošně, jak je to pro skupinu jednoho objemového atomu ukázáno v pravé horní části Obr.2.3. Zde šedě vyznačené plošky naznačují valenční vazby a dvě černé kuličky symbolizují dva valenční elektrony. S touto symbolikou lze znázornit velkou část krystalu, jak je to ukázáno na Obr.2.5. Táto symbolika vyjadřuje podstatu: každý atom v krystalu je vázán čtyřmi valenčními vazbami se sousedními atomy. Výjimku tvoří atomy na krajích krystalu, kde už nejsou okolní atomy, s kterými by se spojily.
Obr.2.5 Symbolické znázornění vazeb mezi atomy krystalu
12
13
4
Monolitické integrované obvody se vyrábějí na plátcích, které se získají rozřezáním ingotu krystalu křemíku (viz. 6.Kapitola). Přestože struktura krystalu je periodická ve všech tří směrech (Obr.2.1), elektrické vlastnosti krystalu nejsou totožné v každém směru, jelikož detailní struktura buňky není invariantní na směr. Proto i vlastnosti obvodu jsou ovlivněné orientací plochy řezu vzhledem na krystalografické osy řezu. Orientace plochy se určuje pomocí Millerových indexů h, k, l, které dostaneme na základě následujícího postupu. Uspokojíme se jen s plochami, které mají diskrétní orientaci v tom smyslu, že protínají krystalografické osy v místech, které jsou celistvým násobkem mřížkové konstanty a. Když celá čísla sx, sy, sz , vynásobená mřížkovou konstantou, určují vzdálenost průsečíku krystalografických os s uvažovanou rovinou, pak Millerovy indexy jsou nejmenší celá čísla h, k, l, která mají stejný vzájemný poměr jako reciproční hodnoty sx, sy, sz 1 1 1 : : h:k :l = sx s y sz
Obr.2.6 Millerové indexy některých význačných ploch vyznačených tlustými čarami
2.2 Intrinsický polovodič Polovodič, jehož všechny atomy jsou křemík, se nazývá intrinsický polovodič, nebo také vlastní polovodič. Takovýto polovodič je jen teoretický model, protože v realitě některé atomy jsou záměrně nahrazeny jinými atomy, které pak nazýváme přídavné atomy, zkráceně příměsi. Ani v intrinsickém polovodiči nejsou všechny valenční elektrony účastněny na meziatomových vazbách. Už i při pokojových teplotách (300 kelvinů) některé elektrony získají vlivem tepla takovou energii, že se odtrhnou od "svých" atomů a poletují v meziatomovém vakuu. Takováto situace je ilustrovaná v bodě A na Obr.2.7. Volně se pohybující elektron nazýváme přiléhavě volný elektron. Jak ještě ukážeme, volný elektron, pohybující se v meziatomovém vakuu, je schopen vytvářet elektrický proud. Odtržený elektron zanechal po sobě nenaplněnou vazbu. Proto kladně nabyté protony příslušných atomových jader nebudou vykompenzovány záporným nábojem chybějícího volného elektronu a tudíž budou se chovat jako fiktivní kladně nabytá částice. Nazýváme ji díra. Zavedený pojem díry je velmi praktický, protože s dírou můžeme pracovat jako se skutečnou kladně nabytou částicí a nemusíme uvádět složitý proces vzniklé situace. Přestože díra je jen fiktivní částice, přiřazujeme jí i hmotu a pohyblivost pod vlivem elektrického pole a difúzních sil. Pohyblivost díry blíže vysvětlíme ve stati 2.6. Z výše uvedeného popisu vzniku volných elektronů a děr vyplývá, že obě částice vznikají současně a proto v intrinsickém polovodiči se hustota volných elektronů ni rovná hustotě děr pi: (2.2) n i = pi Pro pokojovou teplotu 300K v křemíku je ni = 1,64 x 1016 m-3. Přes svou nepředstavitelně velikou hodnotou je toto číslo malé v porovnání s počtem atomů v krychlovém metru křemíku (2.1). Co jsme dosud řekli o intrinsickém křemíku, platí i pro intrinsický galium arzenid s tím, že intrinsická hustota volných elektronů pro pokojovou teplotu je ni = 1,79 x 1012 m-3. Se zvyšující se teplotou, přirozeně v obou polovodičích roste i ni.
13
14
5
Obr.2.7 Vznik volného elektronu a díry v intrinsickém polovodiči K odtržení od jádra atomu potřebuje elektron získat dostatečnou energii, aby se mohl stát volným. Pro křemík je to 1,12 eV (elektronvoltů). Pro polovodič galium arzenid je to 1,42 eV.
2.3 Donory, akceptory Jak jsme uvedli, intrinsický polovodič je jenom teoretický model. V praktických aplikacích relativně malý počet atomů se nahrazuje atomy prvků, které mají pět nebo tři valenční elektrony. Říká se, že se polovodič dopuje příměsným prvkem. Na Obr.2.8 jsou znázorněny dva případy, kdy příměsným prvkem je arzén, nebo bor. V levé části Obr.2.8 příměsným prvkem je arzén, který má pět valenčních elektronů. Čtyři valenční elektrony jsou angažovány na meziatomových vazbách a pátý, který je jaksi navíc, je jen slabě připoután k svému atomu arsenu. Stačí přibrat jen málo energie 0,039 eV a stane se volným elektronem. Generování volných elektronů pokračuje i z vazeb mezi čistě křemíkovými atomy tak, jak jsme to popsali pro intrinsický polovodič. Každý atom arzenu v krystalu křemíku přispěje jedním volným elektronem. Energie 0,039 eV je tak malá, že už při pokojových teplotách prakticky každý atom příměsi je ionizovaný. Arzén v křemíku je "dárcem" volných elektronů a proto se nazývá donorem. Kromě arzénu dalšími donory jsou fosfor P a antimon Sb. Jejich ionizační energie jsou uvedeny na Obr.2.9. Donor ztratí jeden elektron a tím bude vykazovat kladní náboj. Není to však díra, protože tento kladný náboj je pevně vázán v mřížce krystalu a v elektrickém poli se nemůže pohybovat.
Obr.2.8 Schematické znázornění vazby křemíku a) s dotací donoru (arsenu), b) akceptoru (bor) V pravé části Obr.2.8 je znázorněna situace, když atom křemíku je nahrazen atomem boru, který má jenom tři valenční elektrony, ale k vazbám v krystalické mřížce by potřeboval čtyři. Bor není žádná "stydlivka" a příjme chybějící vazebný elektron od křemíku. Tím sice vznikne díra, ale nevznikne žádný volný elektron. K tomuto příjmu elektronu je také potřebná energie, ale malá a v případě boru v křemíku je to jen 0,045 eV. Bor je přijímatel elektronu a proto podle anglického slova je to acceptor. Kromě boru jsou na Obr.2.9 znázorněny ionizační energie dalších acceptorů: galium, aluminium a indium. Protože akceptor přijímá jeden elektron navíc, vykazuje záporný náboj jako elektron. Není to však volný elektron, protože proton je pevně vázán v mřížce krystalu a vlivem elektrického pole se nemůže pohybovat.
14
15
6
Obr.2.9 Energetické pásy a ionizační energie příměsí Obr.2.9 souhrnně znázorňuje to, co jsme řekli o energii elektronů a dotací. Pokud je elektron angažovaný ve vazbách mezi atomy křemíku, má menší energii odpovídající valenčnímu pásu. Když elektron v meziatomové vazbě mezi atomy křemíku získá navíc energii odpovídající ionizační energii intrinsického křemíku 1,12 eV, stane se volným. Volné elektrony vzniknou i ionizací donorů a všechny mají energii odpovídající na Obr.2.9 vodivostnému pásu. Proč se toto pásmo energii nazývá vodivostní je zřejmé z toho, že volné elektrony pod vlivem intenzity elektrického pole se mohou pohybovat a vytvářet elektrický proud. V dotovaných polovodičích koncentrace příměsí podstatně převyšuje hustotu volných elektronů ni, nebo děr pi v intrinsickom krystalu. Proto v polovodiči dotovaném donory převládají volné elektrony nad děrami, a tudíž je nazýváme majoritními (většinovými) nosiči nábojů, zatím co díry jsou minoritní (menšinové) nosiče. Polovodič má elektronovou vodivost a označujeme ho N (negativ). Při dotaci krystalu akceptorem majoritními nosiči jsou kladné díry a minoritními volné elektrony. Polovodič má děrovou vodivost a označujeme ho P (pozitiv). Pro hustotu ni volných elektronů ve vodivostním pásu energií a hustotu pi děr ve valenčním pásu intrinsického polovodiče jsme uvedli triviální vztah ni = pi (2.2). Podobně jednoduché vztahy odvodíme taky pro dotovaný krystal. Jestliže známe koncentraci akceptorů Na, nebo donorů Nd, snadno určíme hustotu majoritních nosičů p resp. n. Jelikož již při pokojových teplotách jsou atomy příměsí ionizované a koncentrace příměsí je podstatně větší než ni, s velikou přesností platí (2.3) n = Nd resp. p = Na. Výraz pro hustotu minoritních nosičů lze odvodit na základě statistických úvah opírajících se o Fermiho-Diracovou rozdělovací funkci. Zde se však omezíme jen na odvození, které je spíš intuitivní, zato však celkem názorné. Vznikání (generování) volných elektronů resp. děr je nepřetržitý proces, protože krystal je podroben stálému působení tepla. Současně s generací volných elektronů a děr probíhá i rekombinace elektronů a děr, kdy volné elektrony "zaujmou své místo" v meziatomové vazbě a tím zruší díru. V tepelně rovnovážném stavu (termodynamická rovnováha) je počet generovaných volných elektronů a děr rovný počtu rekombinovaných nosičů. Intuitivně soudíme, že počet rekombinací r za sekundu je úměrný součinu hustoty děr p a volných elektronů n: r = k np, kde k je konstanta úměrnosti. Koncentrace donorů resp. akceptorů je velmi malá v porovnaní s hustotou atomů v krystalu a tudíž oprávněně soudíme, že uvedený výraz pro rekombinaci platí i pro intrinsický polovodič: r = k nipi = k ni2. Pro hustotu minoritních a majoritních nosičů tak dostaneme (2.4) np = ni2, přičemž nezáleží na tom, které nosiče jsou majoritní resp. minoritní.
15
16
7
2.4 Energetické pásy a Fermiho-Diracova rozdělovací funkce Nyní se budeme podrobněji zabývat energetickými pásy znázorněnými již na Obr.2.9. Podle kvantové teorie Bohrova modelu atomu elektrony mohou obíhat kolem jádra v diskrétních kvantových drahách. V nejvzdálenější dráze od jádra křemíku krouží čtyři elektrony zvané valenční. Na této dráze má elektron určitou energii danou přitažlivostí k jádru a kinetickou energii danou jeho kroužením kolem jádra. Podstatné je, že v samostatném atomu může valenční elektron nabýt jen jednu určitou hodnotu energie. Situace se změní, když se atomy dostanou do vzájemné blízkosti, jako je to v krystalu. Pod vlivem vzájemného působení atomů jedna povolená energetická hladina se rozštěpí na pásmo diskrétních energetických hladin, jak je to načrtnuto na Obr.2.10 .
Obr.2.10 Energetická hladina elektronu samostatného atomu se rozštěpí na pás energetických hladin v krystalu Na Obr.2.11a jsou znázorněny valenční pás energií a vodivostní pás. Při teplotě absolutní nula všechny elektrony polovodiče mají energii, která odpovídá některé energetické hladině ve valenčním pásu. Podle Pauliho vylučovacího principu jen dva elektrony mohou sdílet stejnou energetickou hladinu. Při pokojových teplotách část elektronu získá takovou energie, že překoná zakázaný pás energii a obsadí některou energetickou hladinu (stav) ve vodivostním pásu. Tady taky platí Pauliho vylučovací princip a tudíž jenom dva elektrony mohou být ve stejném energetickém stavu. Na Obr.2.11a nejmenší energie ve vodivostním pásu je označena WC, a největší energie ve valenčním pásu WV.
a) b) c) d)
Obr.2.11 Intrinsický polovodič energetické pásy hustota stavů N v dovolených energetických pásech Fermiho-Diracova rozdělovací funkce F Hustota volných elektronů (-) a děr (+)
Ve vodivostním pásu energetické stavy vyjádříme W = WC + wc, kde wc je přírůstek energie nad WC. Podobně ve valenčním pásu energetické pásy vyjádříme W = WV - wv. Hustota energetických stavů ve vodivostním pásu a valenčním pásu je funkcí jenom wc resp. wv, přičemž tyto funkce se nemění s dotací. Z podrobnější analýzy vyplývá, že hustota energetických stavů ve vodivostním pásu je úměrná odmocnině wc HC(wc) = KC wc1/2 (Obr.2.11b). Podobně hustota
16
17
8
energetických stavů ve valenčním pásu je HV(wv) = KV wv1/2. Rozdíl mezi konstantami KC a KV vyplývá z rozdílné hmotnosti elektronu a díry. Nebudeme se s tím blíže zabývat, protože v dalším je nahradíme jinými konstantami. Existence možných energetických stavů ve vodivostním a valenčním pásu ještě neznamená, že všechny energetické stavy jsou obsazeny elektrony. Generování volných elektronů a jejich rekombinace je statistický proces, jehož výsledek vyjadřuje Fermiho-Diracova rozdělovací funkce. Pravděpodobnost toho, že hladina o energii W je obsazena elektronem (jinými slovy, že některý elektron má energii W) udává Fermiho-Diracova rozdělovací funkce 1 , (2.5) F(W) = W - WF 1 + exp kT -23 kde k = 1,38066x10 J/K je Boltzmannova konstanta a T je teplota ve stupních Kelvina. WF je tzv. Fermiho energie, která je význačnou veličinou v teorii polovodičů, jak se o tom ještě mnohokrát přesvědčíme. Grafický obraz Fermiho-Diracovy funkce je znázorněn na Obr.2.12 pro několik hodnot teploty. Hustota počtu elektronů n(W) ve vodivostním pásu, jako funkci jejich energie W, je dána součinem hustoty stavů H(wc) v tomto pásu a funkce F(W) n(W) = H(wc)F(W) (2.6a) Fermiho-Diracova funkce určuje i ve valenčním pásu pravděpodobnost obsazení energetického stavu elektrony. V tomto pásu se zajímáme o pohybu schopné díry a pravděpodobnost obsazení energetických stavů dírou je 1 - F(W). Hustota děr ve valenčním pásu tak vychází p(W) = H(wv)(1-F(W)) (2.6b) Na Obr.2.11b je schematicky znázorněna závislost H(wc) a H(wv). Celkový počet volných elektronů resp. děr dostaneme integrováním n(W) resp. p(W) v celém příslušném pásu energií. Celkový počet těchto částic je na Obr.2.11d zobrazen šedě vytištěnými plochami. W - WF
600 K 300 K
100 K
Obr.2.12 Fermiho-Diracova rozdělovací funkce pro různé teploty stupňů Kelvina
Ve stati 2.2 jsme uvedli, že pro intrinsický polovodič je počet elektronů rovný počtu děr. Proto i šedě vytištěné plošky na Obr.2.11d jsou téměř stejně veliké. Malý rozdíl má svůj původ v tom, že funkce H(W) je trochu jiná ve valenčním a vodivostním pásu v důsledku, jak jsme uvedli, rozdílnosti hmotnosti elektronu a díry. Fermiho-Diracova funkce je symetrická vzhledem Fermiho energii WF, tudíž s téměř stejné velkosti šedých ploch plyne, že pro intrinsický polovodič je Fermiho energie WF prakticky ve středu zakázaného pásu: WF = 0,56 eV pro křemík. Na Obr.2.13 jsou znázorněny poměry v polovodiči dotovaném donory. Oproti intrinsickému polovodiči (Obr.2.11) v zakázaném pásu vznikne nový pás energetických stavů díky donorům. Hustota těchto dotací je tak malá, že interakce mezi jejími atomy je zanedbatelná a jejich energetický pás se zredukuje jen na singulární stav označený Wd. Již při pokojových teplotách jsou prakticky všechny donory ionizovány, to znamená, že uvolnily elektrony do vodivostního pásu.
17
18
9
V důsledku toho hustota volných elektronů je podstatně větší než hustota děr (Obr.2.13d) a polovodič je vodivosti typu N. V důsledku toho v polovodiči dotovaném donory je Fermiho energie EF posunuta blíže k energetickému stavu Wd donorů. Obrázek v polovodiči dotovaném akceptory je obdobný. Zde akceptory vytvářejí pás energetických stavů blízko nad valenčním pásem, počet děr značně převyšuje počet volných elektronů, Fermiho energie WF je blíž k energetickým stavům akceptorů. V důsledku toho hustota děr je podstatně větší než hustota elektronů a polovodič je vodivosti typu P. Celkový počet volných elektronů dostaneme integrováním n(W) v celém vodivostním pásu. S ohledem na (2.6a) C ⎡C ⎤ W − WF n = ∫ H C (w c )F( WC + w c ) = ⎢ ∫ H C (w C ) exp(-w c )dw c ⎥ exp − C kT 0 ⎣0 ⎦ kde C je horní hranice vodivostního pásu. V uvedené rovnici při použití Fermiho-Diracova funkce jsme zanedbali 1 oproti exponenciální funkce ve jmenovateli (2.5) aniž bychom udělali nějakou pozorovatelnou chybu. Integrál v hranaté závorce je konstanta, kterou označíme NC a nahlížíme na ní jako na efektivní hustotu energetických stavů ve vodivostním pásu. Je to konstanta, která nezávisí na koncentrací dotací. Pro počet elektronů ve vodivostním pásu tak dostáváme W − WF n = N C exp − C (2.7a) kT Pro křemík při teplotě 300 K je NC = 2,8 x 1025 m-3 a pro galium arzenid 4,7 x 1023 m-3. Rovnice (2.7a) platí i pro intrinsický polovodič, kde n = ni a jeho Fermiho-Diracova energie je WFi, což umožňuje z rovnice (2.7a) vyloučit Nc a získat rovnici W − WFi n = n i exp − C (2.7b) kT Analogickým postupem dostaneme pro počet děr ve valenčním pásu W − WV W − WV p = N V exp − F = p i exp − Fi , (2.8) kT kT kde NV je efektivní hustotu energetických stavů ve valenčním pásu. Pro křemík je NV = 1,04 x 1025 m-3 a pro galium arzenid 7,0 x 1024 m-3
Obr.2.13 Dotovaný polovodič a) energetické pásy, b) hustota stavů, c) Fermi-Diracova funkce, d) hustota volných elektronů (-) a děr (+)
18
19
10
2.5 Rychlost, pohyblivost nábojů a odpor polovodiče Volné elektrony se v meziatomovém vakuu pohybují chaoticky jako jeden roj komárů a tudíž jejich pohyb nepředstavuje elektrický proud. Pod působením intenzity E elektrického pole v chaotickém pohybu pole začne převládat směr pohybu, který ukazuje opačným směrem než E, protože elektrony mají záporný náboj. Usměrňovaný chaotický pohyb představuje elektrický proud. Na každý elektron v elektrickém poli o intenzitě E působí síla F = -eE, kde e je elementární náboj. Podle Newtonova zákona, síla působící na těleso hmotnosti m způsobí pohyb se zrychlením a : F = m a. V případě volných elektronů v krystalu to ovšem neplatí. Volný elektron se pohybuje v prostředí plných překážek. Jen co se rozjede v protisměru s intenzitou E už narazí na atom, kterému úplně nebo částečně odevzdá svou kinetickou energii získanou díky intenzitě E. A může se rozjíždět znovu. Elektrony tak neustále zrychlují a zpomalují svou rychlost, nicméně jejích rychlost má střední hodnotu ve v protisměru E, která se nazývá driftová rychlost. Namísto Newtonova zákon pro rychlost volných elektronů platí ve = -µeE , (2.9a) kde konstanta úměrnosti µe se nazývá pohyblivost elektronů. Pokud chápeme díru jako samostatnou částici, pak podobnými úvahy bychom odvodili analogický vztah i pro driftovou rychlost děr vd = µdE, (2.9b) kde µd je diftová pohyblivost děr. Driftová rychlost děr má směr intenzity E. Driftová rychlost děr je menší než driftová rychlost elektronů, protože pojem díra je jen krycí název pro složitý proces, který objasňuje Obr.2.14. Na Obr.2.14 číslem 3 jsou označena jádra křemíku, kterým chybí jeden valenční elektron. To je díra, která je v čase t1 na levé straně obrázku. Pod působením intenzity elektrického pole E tato díra si přisvojí valenční elektron sousedního atomu a tak zdánlivě se jádro s chybějícím valenčním elektronem posune ve směru E v čase t2. Proces driftu děr se opakuje pro další časy. Přestože pojem díra je jen krycí název pro právě popsaný proces, chápeme díru jako samostatně existující částici, která má hmotu a pohyblivost µd. Driftové rychlosti elektronů a děr v rovnicích (2.9) lze považovat za přímo úměrné E jen pro nízké hodnoty intenzity (slabá pole). Měřením odporu polovodiče, jehož princip uvedeme v následující stati, získáme závislost driftových rychlostí na intenzitě E (Obr.2.15). Se zvětšující se intenzitou driftová rychlost se blíží ke své nasycené hodnotě [Gib], [Sze], protože prostředí krystalu klade větší a větší odpor. Připomíná to odpor vzduchu při pohybu auta.
Obr. 2.14 K objasnění driftu děr
19
20
11
Tangens úhlu tečny v grafu pro intenzitu E dává hodnotu pohyblivostí pro malé změny intenzity. Se zvětšující se intenzitou E pohyblivost klesá, přičemž největší je pohyblivost pro E = 0. Říkáme jí počáteční pohyblivost a opatřujeme ji indexem 0: µn0, µd0. Pohyblivost je funkcí intenzity E a obecně se rovná derivaci rychlosti podle E: dv µ= (2.10) dE
Obr.2.15 Závislost driftové rychlosti elektronů a děr na intenzitě elektrického pole v objemu. Počáteční pohyblivost a tudíž celá závislost driftové rychlosti klesá s koncentrací dotací jak to ukazují výsledky měření na Obr,2.16. Na obrázku je zobrazena také difúzní konstanta D pro elektrony a díry, protože mezi touto konstantou a mobilitou je přímá úměrnost, jak ještě ukážeme ve stati 2.9
Obr.2.16 Závislost počáteční mobility elektronů a děr na koncentraci příměsí pro nízké intenzity Na Obr.2.17 je znázorněna idea měření mobility nábojů, která zároveň blíže objasní tento pojem. Na pravé straně obrázku je znázorněna vzorek polovodiče a jeho energetické pásy, kdy není k polovodiči připojen zdroj vnějšího napětí. Znázorněny jsou i volné elektrony a díry v jejich termálně rovnovážném stavu, to znamená, že volné elektrony mají svou nejmenší energii a díry svou největší energii. Polovodič je kvůli konkrétnosti nakreslen jako typu N, ale ke stejným výsledkům bychom dospěli i v případě polovodiče typu P.
20
21
12
Obr.2.17 Princi měření mobility nábojů a vodivosti polovodiče Na levé straně Obr.2.17 je ilustrovaná situace, kdy ke vzorku polovodiče je přiloženo kladné napětí U. Vzorkem poteče proud I, protože náboje se daly do uspořádaného pohybu ve směru určeném intenzitou elektrického pole E. Polovodič je homogenní a vzorek má konstantní průřez o ploše A po celé délce L, a intenzita E je také konstantní po celé délce E = U/L. Proud I, který vznikne pohybem volných elektronů a děr je I = eA(neve + ndvd) -19 kde e = 1,6 x 10 C je elementární náboj, ne - hustota volných elektronů, ve - rychlost volných elektronů, nd - hustota děr a nakonec vd - rychlost děr. Dosazení rychlostí z jejich vyjádření rovnicí (2.9), po elementárních úpravách dostaneme I = eA(neµe + ndµd)E. Po dalších elementárních úpravách dostaneme IL = σ = en e µ e + en d µ d , (2.11a) AU kde σ je vodivost polovodiče. Převrácená hodnota vodivosti je specifický odpor polovodiče ρ = 1/σ. V polovodiči dotovaném jen akceptory, nebo jen donory je dominantní jen jeden člen v rovnici (2.11a) a pro specifický odpor polovodiče typu N resp. typu P dostaneme 1 1 (2.11b) ρe = ρd = en e µ e en d µ d Všechny veličiny na levé straně rovnice (2.11a) jsou měřitelné a tedy popsaná idea měření vodivosti objasňuje i měření pohyblivosti elektronů resp. děr. Nám jde o objasnění důležitých pojmů a proto se omezíme na uvedený způsob měření, i když pro praxi je vhodnější metoda zvaná čtyřbodová, nebo exaktnější metoda založená na Hallovém jevu. V levé spodní části Obr.2.17 je náčrt pásového modelu tyče polovodiče v případě, že k jejímu jednomu konci je přiloženo kladné napětí U. Pod působením tohoto napětí se energetické pásy nakloní. Nakreslený sklon je důsledek definice potenciálu: záporný elektron má tím menší energii, čím je větší potenciál pole, kde se elektron nachází. Nyní budeme sledovat osud jednoho elektronu, který má zpočátku svou nejmenší energii, jak se říká, je ve stavu termické rovnováhy. Pod vlivem intenzity E elektrického pole se elektron dá do pohybu v protisměru intenzity E. Tím mu přibývá kinetická energie a elektron přechází na vyšší energetické stavy. Záhy však dojde ke kolizi s atomem v mřížce krystalu a sledovaný elektron svou kinetickou energii odevzdá mřížce (ta se rozechvěje a stoupne její teplota) a elektron spadne na nižší energetickou úroveň. Proces se opakuje a tento jev se projevuje ve střední hodnotě rychlosti elektronu. Podobný proces se odehrává i s kladnou dírou, jenže ta se posouvá ve směru intenzity E. Je dobré si připomenout, že podle zásad pásové teorie, díra ve valenčním pásu má tím větší energii,
21
22
13
čím dále od stropu WV se nachází. Ve valenčním pásu díra také získává kinetickou energii, ale kolizemi s atomy mřížky padá do svého energeticky nejnižšího stavu. Vodivost σ a specifický odpor ρ podle rovnic (2.11) je funkcí pohyblivostí µ, která zase podle Obr.2.15 je funkcí intenzity elektrického pole E. Mluvíme-li o vodivosti, nebo o odporu, musíme vždy říci o jakou intenzitu E jde. Další řádky se týkají malé intenzity, prakticky o E = 0. Na Obr.2.16 jsou znázorněny počátečné pohyblivosti (pro E = 0) elektronů a děr. Podle tohoto grafu má pohyblivost klesající tendenci se vzrůstají koncentrací dotací. Očekávali bychom, že i vodivost bude klesat. Naše očekávání se nevyplní a to proto, že s koncentrací dotací roste počet volných elektronů ne resp. děr nd prakticky lineárně s koncentrací dotací. Výsledek těchto protichůdných tendencí je znázorněn na Obr.2.18, který ukazuje, že s rostoucí koncentrací příměsí rezistivita polovodiče klesá. Tento graf se v laboratořích často používá k stanovení koncentrace dotací na základě měření odporu.
Obr.2.18 Specifický odpor polovodiče versus koncentrace dotací [Irv]
2.6 Doba života elektronů a děr Dosud jsme uvažovali polovodič v termicky (teplotně) rovnovážném stavu, to znamená, že volné elektrony byly vytrženy z meziatomových vazeb jen působením tepelné energie. Volné elektrony vznikají i v důsledků jiných mechanizmů, např. vstřikováním (injekcí) elektronů polovodiče typu N do polovodiče P, na němž je založena funkce diody, nebo tranzistoru. Vstřiknuté elektrony postupem času rekombinují s děrami, aby nastala termostatická rovnováha vyjádřená rovnicí nepd = ni2 (2.4). Termostatické rovnováha platila ovšem po celou dobu vstřikování, to znamená, že současně se vstříknutými nadbytečnými elektrony ubylo děr. Doba zániku nadbytečných elektronů rekombinací se vyjadřuje tzv. dobou života.
Obr.2.19 Princip měření doby života majoritních nosičů ozářením
22
23
14
Pojem doba života objasníme na principu jeho měření podle Obr.2.19 na vzorku polovodiče typu N, kde většinové (majoritní) nosiče jsou elektrony ne. Nadbytečné většinové nosiče v tomto experimentu vznikají ozářením vzorku. Po přerušení ozařování nadbytečné elektrony exponenciálně ubývají, až dosáhnou svojí termostatickou rovnovážnou hustotu ne0 (Obr.2.19b). Směrnice v grafu vedená v okamžiku přerušení ozařovaní určuje dobu života τn elektronů. Z praktických důvodů je lépe provádět měření impulsním ozařováním, které se periodicky opakuje, než jednorázovým přerušeným ozářením. Při impulsu záření se okamžitě vygenerují nadbytečné elektrony (to se na oscilografu projeví skokem napětí), které pak postupně zanikají a impulsy se opakují.
Obr.2.20 Závislost doby života na koncentraci příměsi zlata Dobu života lze ovlivnit zavedením dalších příměsí do polovodiče. Kromě hlavních příměsí, jako je např. arzén s malou energii ionizace, další příměs je například zlato, pro které je potřebná ionizační energie poměrně veliká 0,54 eV (Obr.2.9). Závislost doby života na koncentraci je zobrazena na Obr.2.20.
2.7 Difúzní délka Difúze je fenomén, s kterým se střetáváme téměř na každém kroku. Nacházejí-li se dva druhy plynů v jedné nádobě odděleny vzduchotěsnou přepážkou, po odstranění přepážky za jistou dobu se plyny promíchají díky difúzi. Difúze je také jeden z jevů, kterému vděčíme za funkci bipolárních diod, nebo tranzistorů. Na Obr.2.21 je znázorněna situace, kdy polovodičový vzorek s koncentrací menšinových nábojů p0 je z jedné strany ozářen, díky čemu na ploše ozáření se generují nadbytečné menšinové náboje. Pro konkrétnost předpokládáme, že jsou to kladné náboje (díry) p, které se difúzí šíří dál od rozhraní. Difúze je důsledek neuspořádaného nahodilého pohybu částic, nicméně v jejich chaotickém pohybu se projeví zákonitost v tom, že při nerovnoměrné hustotě částic převládne pohyb ve směru menší hustoty. Pokud se jedná o částice nesoucí náboj e, vznikne elektrický proud, jehož průtok jednotkovou plochou je: dp( x ) J = eD , (2.12a) dx kde D je difúzní konstanta. Proud J z jedné strany přes jednotkovou plochu vstupuje do elementárního objemu (Obr.2.21b) a na druhé straně vystupuje o dJ pozměněný. V elementárním objemu totiž dochází k rekombinací nábojů a jejich úbytek v elementárním objemu je (p(x) / τ) dx. Protože se jedná o úbytek nábojů, změna proudu dJ vydělená dx je .
23
24
15
dJ p(x) =e dx τ
(2.12b)
kde τ je doba života nábojů. Při limitně malých vzdálenostech dx je výraz na levé straně derivace proudu podle x. Tutéž derivaci dostaneme i derivací rovnice (2.12a), z čeho vyplívá ∂ 2 p(x) p(x) = (2.12c) Dτ ∂2x Řešení této rovnice má tvar p(x ) = p 0 + C1ε x / L + C 2 ε − x / L , (2.13a) kde L je tzv. difúzní délka (2.13b) L = Dτ Hodnota integračních konstant C1, C2 vyplývá jednak z fyzikální podstaty jevu a jednak z okrajových podmínek. Se vzrůstající vzdálenosti x od plochy ozáření nemůže p(x) narůstat a proto C1 = 0. Hodnota C2 pak po případ nekonečně dlouhého vzorku je určena z podmínek, že pro x = 0 je p = p(0) a pro x = ∞. je p(∞) = p0. Pro tyto okrajové podmínky funkce p(x) má tvar x
p(x) = p 0 + [p(0) - p 0 ]ε L (2.13c) Podle této rovnice difúzní délka L je určena průsečíkem tangenty funkce p(x) při x = 0 a přímky p0 na úrovni menšinových nábojů v teplotně rovnovážném stavu. −
Obr.2.21 a) Hustota nadbytečných nábojů v nekonečně dlouhém vzorku, b) k objasnění difúzní délky L.
2.8 Slabě nehomogenní polovodič, potenciál elektrického pole, Einsteinův vztah V souvislosti s energetickými pásy a energiemi volných elektronů a děr jsme měli na mysli homogenní polovodič, ve kterém koncentrace příměsí v celém krystalu byla stejnoměrně rozložena. Nyní budeme předpokládat případ, kdy koncentrace akceptorů rovnoměrně klesá. Tento předpoklad, alespoň v malém okolí, dobře aproximuje častou realitu. To, co řekneme o poměrech v polovodiči dotovaném akceptory, platí i pro donory s pochopitelnými obměnami. Na Obr.2.22a jsou zobrazeny energetické pásy krystalu dotovaného akceptory s rovnoměrně klesající koncentraci. Energii volných elektronů a děr vztahujeme k Fermiho-Diracově energii WF a proto po celé délce krystalu je WF konstantní. Protože v místech s vyšší koncentraci akceptorů je energie valenčního pásu WV blíž k WF, kreslíme energetické pásy zešikmeně. Paralelně s WV zešikmeně musí být nakreslen i dolní okraj vodivostního pásu WC a fiktivní Fermiho-Diracova energie intrinsického polovodiče Wi. Hustota děr p valenčního pásu se prakticky rovná koncentraci akceptorů p = Na (2.3), přičemž podle předpokladu Na rovnoměrně klesá. Průběh hustoty p je nakreslen na Obr.2.22b. Hustota volných elektronů n ve vodivostním pásu vyplývá z rovnosti np=ni2 (2.4), kde ni je hustota elektronů v intrinsickém polovodiči. Znamená to, že n je nejmenší v místech s nejvyšší hustotou děr p.
24
25
16
Na Obr.2.22, podobně jako v předcházejících obrázcích, označujeme písmenem W s příslušnými indexy energetické úrovně, které mohou elektrony nabýt vlivem tepelných kmitů krystalu. Nabudou-li elektrony tolik energie, že překonají zakázaný pás, stanou se volnými a zanechají ionizované atomy. V nehomogenním polovodiči, jak ještě ukážeme, vzniká interní elektrické pole polovodiče. Vektor intenzity E a potenciál Φ jsou dvě fyzikální veličiny, které jsou vlastní elektrickému poli v každém místě prostoru. Potenciál Φ je definován jako práce, kterou vykoná jednotkový kladný náboj posune-li se z daného místa do nekonečna. Nachází-li se díra o kladném náboji e v místě o potenciálu Φ má potenciální energii W = eΦ. Nachází-li se elektron o záporném náboji e v místě o potenciálu Φ, jeho energie je W = -eΦ. Jelikož na Obr.2.22 představuje W energii elektronů, osa potenciálu Φ má opačný směr než W.
Obr.2.22 Dotace akceptory s klesající koncentraci zleva doprava Vektor intenzity elektrického pole E se rovná zápornému gradientu potenciálu E = - gradΦ, což pro náš jednorozměrný model na Obr.2.22 znamená, že intenzita má hodnotu dΦ E= dx Elektrické pole v místě o intenzitě E způsobí hustotu proudu děr JE = evp = eµpE, kde jsme využili vztah (2.9b). Hodnota hustoty proudu (skalár) je JE = eµpE. Pokud ke krystalu není přiloženo vnější napětí, v krystalu neteče proud, protože difúze děr, v důsledku jejich nerovnoměrného rozložení, vyvolává hustotu proudu JD = -grad p(x), která vykompenzuje JE. Pro náš jednorozměrný model je hodnota difúzního proudu podle rovnice (2.12a) dp( x ) J D = eD p dx Zbývá určit derivaci p(x) podle x. S použitím rovnice (2.8) dostaneme ⎡ W − WV ⎞ ⎤ ⎛ d⎜ exp − F ⎟⎥ ⎢ kT dp(x) ⎢ ⎝ ⎠ ⎥ dWV = ⎡ N V exp − WF − WV ⎤ dWV = p(x) dWV = NV ⎢ kT ⎥ dx ⎥ dx ⎢ dWV kT kT dx dx ⎣ ⎦ ⎥ ⎢ ⎦ ⎣ Jak jsme již uvedli, mezi energii W a potenciálem platí jednoduchý vztah Φ = WV / e. Dostaneme tak p(x) dΦ dp(x) =e kT dx dx V polovodiči proud neteče, pokud k němu není připojeno vnější napětí a proto součet vektorů difúzního proudu a proudu od intenzity E pole musí být rovný nule: JD + JE = 0, co dává skalární
25
26
17
rovnici JD = JE. Úpravami této rovnice s využitím výše uvedených závislostí dostaneme Einsteinův vztah mezi difúzní konstantou D a pohyblivostí µ kT µ , (2.14) D= e kde kvůli jeho obecnosti jsme vynechali indexy u D a µ, protože s příslušnými hodnoty je platný jak pro díry, tak i pro volné elektrony. Přímou úměrnost difúzní konstanty D a pohyblivosti µ vyjadřují grafy na Obr.2.16 B
B
B
B
26
27
1
3. Dioda Dioda je obvodový prvek, který je založen na vlastnostech rozhraní v polovodiči mezi oblasti dotovanou akceptory (oblast vodivosti typu P) a oblastí dotovanou donory (oblast vodivosti typu N). Nejen dioda, ale i tranzistory za své vlastnosti vděčí rozhraním v krystalu polovodiče. Protože dioda patří k těm základním obvodovým prkům, využijeme příležitost, abychom na jejím základě současně prohloubili výklad fyzikální podstaty polovodiče (rozhraní) s prudce se měnící typem vodivosti. Kontrastuje to s výkladem v předešlé kapitole, kde jsme uváděli vlastnosti homogenního krystalu, anebo krystalu s pozvolně se měnící koncentrací dotací neměnného typu. Kvůli názornosti a průhlednosti postupu omezíme se na následující zjednodušující předpoklady: a) Přechod typů dotací na rozhraní je skokový. b) Rozhraní je rovinná plocha jejíž lineární rozměry jsou natolik veliké, že okrajové efekty lze zanedbat. Blíže k realitě je šikmý přechod mezi dvěma typy vodivostí krystalu. Nicméně analýza tohoto typu kvalitativně nic nového oproti skokovému typu nepřináší. Výklad je méně přehledný a rozdíly jsou jen kvantitativního rázu. Uvedené předpoklady vedou k parametrům modelu ideální diody. V modelech diody (a také tranzistorů) použitých v počítačových návrhových systémech se pak k těmto parametrům mohou přidávat další opravné parametry zohledňující efekty, které zde zanedbáváme ve jménu průhlednosti výkladu.
3.1 Kvalitativní popis funkce diody Dioda vzniká v krystalu tam, kde se střetávají dvě oblasti, z kterých jedna je dotovaná donory (má vodivost typu N) a druhá akceptory (má vodivost typu P). Navíc koncentrace příměsí jedné z nich je o několik řádů větší než té druhé. Oblasti s větší dotací budeme říkat emitor a té druhé báze. Emitorem může být silněji dotovaná oblast vodivosti typu P, nebo i silněji dotovaná oblast vodivosti N. Kvůli konkrétnosti výkladu, a taky usnadnění popisu, budeme předpokládat, že emitor je vodivosti typu P, pak kladné napětí na emitoru přivede diodu do vodivého stavu. Emitoru se někdy taky říká anoda a oblasti na opačné straně P-N přechodu katoda. Na Obr.3.1 jsou znázorněny jednotlivé kroky, kterými budeme "budovat" model diody. Budeme sledovat, jak již bylo řečeno, tzv. skokový přechod z oblasti s vodivostí typu P do oblasti s vodivostí typu N, kdy se vodivost teoreticky mění skokem. Procesy na rozhraní opíšeme nejdřív kvalitativně a pak je v dalších statích vyjádříme kvantitativně na základě obecných fyzikálních údajů a geometrických rozměrů diody. Procesy v diodě budeme zkoumat v zapojení diody s vnějším obvodem, který na obrázcích Obr.3.1 a dalších je představován odporem R a napětím UF resp. UR. Metodicky je to jedině správné, protože vlastnosti osamocené diody nikoho nezajímají a ani je nelze vyhodnotit. a) Obr.3.1a přestavuje P-N přechod diody, když k diodě není přiloženo vnější napětí. Přímka npo znázorňuje koncentraci menšinových (minoritních) nábojů typu n (elektrony) v oblasti polovodiče typu P. Přímka pno znázorňuje hustotu menšinových (minoritních) nábojů typu p (díry) v oblasti polovodiče typu N. Obrázek naznačuje, že koncentrace menšinových nosičů npo v oblasti P je menší než je koncentrace menšinových nosičů pno v oblasti N, z čehož vyplývá, že oblast P je silněji dotovaná akceptory než oblast N donory a tudíž emitorem je P oblast. Kroužky s kladným resp. záporným znaménkem představují většinové (majoritní) náboje. Šipky představují okamžitý směr pohybu individuálních nábojů. Různost směrů naznačuje, že náboje se pohybují chaoticky v různých směrech a tudíž jako celek nevytvářejí žádný proud. Popsané situaci říkáme, že nosiče jsou v tepelně rovnovážném stavu.
27
28
2
b) Na rozhraní je veliká nerovnost koncentrace nábojů a tudíž difúzní síly nutí kladné většinové náboje P oblasti přecházet na stranu N oblasti. Naopak, záporné většinové náboje z N oblasti přecházejí na stranu P oblasti. Tyto "emigranti" okamžitě rekombinují s většinovými náboji v "hostitelské" oblasti a nepohyblivé ionizované atomy akceptorů resp. donorů zůstanou nevykompenzované. Z obou stran přechodu se tak vytváří dvouvrstva nábojů, která svým elektrickým polem vytváří elektrické napětí VPN, tzv, vestavěné napětí (built-in) alias kontaktní napětí a působí proti difúzním silám čím zabraňuje, aby rozhraní polovodičů působilo jako jistý druh trvalého zdroje elektrického proudu. Dvouvrstva nábojů na rozhraní polovodičů tvoří tzv. oblast prostorového náboje. Říká se jí také vyčerpaná oblast (depletion). Na Obr.3.1 je prostorový náboj dvouvrstvy označen kladným resp. záporným znaménkem. Dvouvrstva nábojů vytváří elektrické pole jen v prostoru mezi vrstvami. Vně dvouvrstvy se pole nevytváří. Připomíná to kondenzátor, ve kterém je elektrické pole soustředěno v dielektriku mezi elektrodami.
Obr.3.1 a) Dioda bez vnějšího napětí, b) s vnějším napětím ve vodivém směru c) Obr.3.1b znázorňuje situaci, kdy k diodě je připojený zdroj napětí UF v takzvaném přímém (vodivém) směru. To znamená, že vnější napětí UF vytvoří v oblasti prostorového náboje napětí U = UF - RIF, které na rozhraní napomáhá přechodu (injekci) většinových nábojů do oblasti na opačné straně rozhraní, kde se stávají nadbytečnými menšinovými náboji. Nazýváme je vstřikované, nebo injektované náboje. Obrázek zachycuje už ustálený stav po dostatečně dlouhé době po připojení vnějšího napětí. Křivky np a pn znázorňují hustotu injektovaných nábojů. Jejich koncentrace se vzdáleností od přechodu klesá v důsledku jejich rekombinace s většinovými náboji. Původně chaotický směr pohybu většinových nábojů (kroužky se šípkami) se uspořádá a většinové náboje "spěchají vstříc" injektovaným nábojům, se kterými jejich část rekombinuje a část přechází do oblasti na opačné straně rozhraní, aby tam tvořila vstříknuté náboje. Díky právě popsanému mechanismu vzniká proud I. Celkový náboj injektovaných nosičů je na obrázku označen Q- resp. Q+. Kromě vzniku injektovaných nábojů způsobí přímý směr vnějšího napětí i to, že se zmenší oblast prostorových nábojů jak co do šířky, tak i velikosti nábojů. d) Obr.3.2a ilustruje děje odehrávající se v diodě po přepnutí vnějšího zdroje na napětí UR, které působí v tzv. závěrném směru, jenž se vyznačuje tím, že po odeznění přechodového děje je napětí U na přechodu stejného směru jako difúzní (vestavěné) napětí VPN. V prvním okamžiku po přepnutí (v čase to) se změní jen to, že většinové nosiče změní svůj pohyb ve směru od rozhraní. Jinak koncentrace všech druhů nábojů v tomto okamžiku je stejná jako před přepnutím vnějšího napětí. Změna směru pohybu většinových nábojů má za následek, že
28
29
3
injektované náboje se již nedoplňují přes přechod. Řekli bychom, že jsou ponechány svému osudu, který spočívá v tom, že část nadbytečných nosičů se rekombinuje s většinovými náboji a část se vrátí přes přechod do své původní oblasti, kde byly většinovými nosiči. Tomuto procesu budeme říkat vyprázdnění nadbytečných menšinových nábojů. V čase t1 jsou v P oblasti nadbytečné menšinové náboje np jíž téměř zlikvidovány, zatímco v N oblasti nadbytečné menšinové náboje pn tvoří ještě velký celkový náboj Q+. Po celou dobu je Q+ větší než Q-, protože podle praxe, jak jsme již uvedli, je P oblast diody podstatně silněji dotovaná akceptory, než N oblast donory. V čase t2 jsou už i injektované náboje pn zlikvidovány (Q+ = 0) a od tohoto okamžiku se začíná druhá etapa přechodového děje. V této druhé etapě menšinové náboje z P oblasti (elektrony) vstupují do N oblasti a vytvářejí tam nadbytečné většinové náboje. Jejich celkový náboj v ustáleném stavu (čas t3) je na Obr.3.2a označen Q-. Tamtéž je znázorněn i průběh jejich koncentrace. e) Na Obr.3.2b je znázorněn časový diagram přechodu napětí U z vodivého do závěrného směru. Napětí U klesá k hodnotě UR, ale teoreticky vzato nikdy jí nedosáhne, protože i v závěrném směru teče diodou tzv. závěrný proud IZ. Obr.3.2c ukazuje příslušný přechod proudu diodou z vodivého do závěrného směru. Doba přechodu diody z vodivého do závěrného stavu dělíme na dvě etapy. V první etapě, která trvá do času t2, se náboj nadbytečných nosičů Q+ odsává až do nuly. Tato doba se nazývá doba vyprázdnění. Druhá etapa, počínaje časem t2, se nazývá doba zotavení.
Obr.3.2 a)Dioda s vnějším napětím v závěrném směru, b) časový průběh napětí na P-N přechodu, c) časový průběh proudu diody v závěrném směru
3.2 P-N přechod Dosud jsme popisovali fyzikální pochody v diodě kvalitativně. Nyní kvantitativně vyhodnotíme klíčové veličiny (VPN, Q+, t2, IZ) na základě fyzikálních vlastností křemíku a geometrických rozměrů diody. Využijeme k tomu poznatky fyziky homogenního polovodiče, které jsme uvedli v předešlé 2. kapitole. Na Obr.3.1 písmenem P a N jsme označovali oblasti s vodivostí P (děr) resp. s vodivostí N (elektronů). V dalším textu, kromě už zavedených označení v Obr.3.1 budeme užívat následující symboly p - koncentrace většinových nábojů (děr) v P oblasti, n - koncentrace většinových nábojů (elektronů) v N oblasti, ND - koncentrace donorových příměsí v N oblasti, NA - koncentrace akceptorových příměsí v P oblasti, ni - koncentrace elektronů (intrinzická) ve vlastním krystalu (bez příměsí), pi - koncentrace děr (intrinzická) ve vlastním krystalu (bez příměsí). pn(0) - koncentrace injektovaných děr (nadbytečných menšinových) do oblasti N na rozhraní. np(0) - koncentrace injektovaných elektronů (nadbytečných menšinových) do oblasti P na rozhraní. 29
30
4
Již při pokojové teplotě (300 kelvinů) prakticky všechny atomy donorových příměsí ztratily po jednom elektronu, které získaly energii odpovídající pásu vodivosti. Podobně si prakticky každý atom akceptorových příměsí stačí doplnit jeden elektron, čím vznikají nosiče typu díra. Z uvedených důvodů pro koncentraci většinových nábojů v tepelně rovnovážném stavu platí n = ND a p = NA (3.1a) Jak jsme již v předešlé kapitole uvedli (2.4), bez ohledu na velikost koncentrace příměsí platí, že počet generovaných párů díra-elektron a rekombinovaných dvojic díra-elektron pro menšinové nosiče v tepelně rovnovážném stavu je npo = ni2 / p = ni2 / NA a pno = pi2 / n = pi2 / ND, přičemž ni = pi . (3.1b)
Obr.3.3 Pásy energií na P-N přechodu. a) samostatné P a N polovodiče, b) P-N přechod v krystalu bez vnějšího napětí, c) P-N přechod v krystalu s vnějším napětím ve vodivém směru Nyní budeme popisovat procesy v polovodiči z hlediska energie elektronů v polovodiči, které jediné jsou schopny se pohybovat a vytvářet elektrický proud. Kvůli stručnosti se sice mluví i o dírách jako o kladných nosičích proudu, ale jsou to jen virtuální (myšlené) částice. Díra je vlastně atom pevně vázaný v struktuře krystalu, který ztratil jeden ze svých elektronů a tím pádem je kladně nabitý. Co se týče pohybu děr, pak ve skutečnosti se nejedná o pohyb kladně nabitých atomů, ale o proces, při kterém kladně nabitý atom získá jeden elektron od sousedního atomu, čím se sám stane neutrálním a sousední atom kladně nabitý a tím se virtuální díra posune. Zopakovali jsme tuto dobře známou podstatu děr uvedenou již v předešlé kapitole (Obr.2.14), protože v dalším výkladu budeme energii vztahovat na elektrony. Symboly na Obr.3.3 označují následující energie a) WV je největší energie elektronů ve valenčním pásu, které jsou vázány k svému "mateřskému" atomu. Jaká je hodnota této energie je nepodstatné. Podstatná je energetická šíře zakázaného pásu WZ. b) WZ je šířka zakázaného pásu, to znamená, že žádný elektron nemůže mít energii, která by odpovídala energetické hodnotě v tomto pásu. Pro křemík je WZ = 1,12 eV (elektronvoltu). c) Symbol WC označuje energii elektronu, který získal přídavnou energii tak velkou, že se odtrhl od atomu a může se volně pohybovat. Důležité je, že jeho energie je větší než WV + WZ. d) WFP je Fermiho energie v krystalu samostatného polovodiče vodivosti typu P, e) WFN je Fermiho energie v krystalu samostatného polovodiče vodivosti typu N, f) WFi označuje Fermiho energii intrinzického polovodiče. Vždy se nachází prakticky v polovině zakázaného pásu. g) WF je Fermiho energie vně prostorového náboje P-N přechodu
30
31
5
h) WFn a WFp jsou rozštěpené Fermiho energie v oblasti prostorového náboje při vnějším napětí U ve vodivém směru. i) Kroužek se znaménkem mínus symbolizuje volné elektrony jejíchž energie je větší než WC (jejich energie se nachází ve pásu vodivosti). j) Kroužek se znaménkem plus představuje díru (atom, který ztratil jeden elektron), která se může pohybovat výše popsaným způsobem (Obr.2.14). k) Čtvereček se znaménkem plus představuje ionizovaný atom donoru. Donor má pět valenčních elektronů, ale pro krystalickou strukturu křemíku potřebuje jen čtyři, tudíž přebytečný elektron se již při pokojových teplotách odpoutá od svého atomu. Pevně usazený atom donoru tak bude kladně nabitý a jeho volný elektron má energii, která vyhovuje pásu vodivosti díky čemu se může volně pohybovat. l) Čtvereček se znaménkem mínus zobrazuje příměs typu akceptor, který má o jeden valenční elektron méně než křemík. Atom akceptoru již při pokojových teplotách si od sousedního atomu křemíku "natrvalo půjčí" chybějící elektron, čím sám se stává nepohyblivou zápornou částicí. Atom křemíku, kterému akceptor odebral elektron. se stává dírou. m) Dvojice osmicípé hvězdy se znaménkem plus nebo mínus představují tzv. prostorové náboje. O nich jsme již mluvili v předešlé stati a ještě podrobněji pojednáme níže, zejména v stati 3.5. Na Obr.3.3a vlevo jsou znázorněny poměry v krystalu legovaném akceptory. Všechny akceptorové atomy si vzaly elektron od křemíkových atomů, takže v polovodiči je mnoho nosičů typu díra. Polovodič je tak typu P, kde většinové (majoritní) nosiče jsou díry. Navíc, některé atomy křemíku ztratily elektron proto, že jejich elektron získal dostatečnou energii, aby překonal zakázaný pás energie WZ. Tyto elektrony jsou volně pohyblivá. Je jich podstatně méně než děr a nazývají se menšinové (minoritní) nosiče. Koncentrace většinových nosičů - děr podle (2.8) je ⎛ W − WV ⎞ p = N V exp⎜⎜ − F P ⎟⎟ , kT ⎝ ⎠ kde NV je efektivní koncentrace stavů děr valenčního pásu energií. Koncentrace NV v dotovaném polovodiči má tu samou hodnotu jako v intrinzickém krystalu a proto ji můžeme vyjádřit pomocí intrinzické hodnoty nosičů pi a Fermiho energie WFi. ⎛ W − Wv ⎞ p i = N V exp⎜⎜ − F i ⎟⎟ kT ⎝ ⎠ Vydělením posledních dvou rovnic a následným logaritmovaním dostaneme p kT ln = WFi − WFP (3.2a) pi Na Obr.3.3a vpravo jsou znázorněny energetické pásy polovodiče typu N. Obdobným postupem jako jsme odvodili rovnici (3.2a) s použitím rovnice (2.7) pro elektrony dostaneme n kT ln = WFN − WFi (3.2b) ni Pro hustotu menšinových nosičů np0 a pn0 v P resp. N oblasti platí samozřejmě vztahy (3.1) Dioda vznikne tehdy, když v rámci jednoho monokrystalu existuje oblast vodivosti typu P a typu N, které na sebe bezprostředně navazují. Nelze vytvořit diodu tím, že dva samostatné kousky krystalu typu P a typu N mechanicky k sobě přiložíme, protože v každém případě takto k sobě přiložené monokrystaly jsou vzájemně odděleny oxidovou vrstvou, která se samovolně vytvořila na jejich povrchu. Obr.3.3b znázorňuje energetické stavy v okolí P-N rozhraní bez vnějšího napětí. Protože v N oblasti je koncentrace elektronů velmi vysoká oproti jejich koncentraci v P oblasti, difúzní síly donutí část elektronů překročit rozhraní a umístit se v P oblasti. Tam okamžitě rekombinují s
31
32
6
dírami, načež záporně ionizované atomy akceptorů zde zůstávají nevykompenzované a vytváří oblast prostorového náboje. Na Obr3.3b jsou znázorněny záporným znaménkem v osmicípé hvězdičce. Difúzní síly tím pádem elektronům v P oblasti zvýšily jejich energii. Přechod elektronů do P oblasti není trvalý, protože i díry v P oblasti díky difúzním silám mohou doplnit svůj chybějící valenční elektron na úkor atomů křemíku v N oblasti. Zdánlivě se tak díry z P oblasti přesunou do N oblasti, kde okamžitě rekombinují s většinovými elektrony, načež kladně ionizované atomy donorů zůstanou nevykompenzované a tvoří kladný prostorový náboj. Na Obr3.3b jsou znázorněny kladným znaménkem v osmicípé hvězdičce. Popsané mechanismy na rozhraní krystalu dvou typů bez vnějšího napětí se projeví v tom, že Fermiho energie v celém krystalu je vyrovnaná. Mezi P a N oblastí vzniká tak energetický skok, na Obr.3.3b označený eVPN, kde VPN se nazývá vestavěné napětí alias kontaktní napětí. Energetický skok eVPN, jak je zřetelné z náčrtu Obr.3.3b, je rozdíl Fermiho energii v oblasti P a N: eVPN = WFN - WFP. Pomocí rovnice (3.2a) až (3.2b) dostaneme
VPN =
kT pn kT N D N A ln = ln . e pi n i e n i pi
(3.3)
Při úpravách těchto rovnic jsme navíc využili skutečnost, že koncentrace většinových nosičů je prakticky rovná koncentraci donorů resp. akceptorů. Jako příklad uveďme hodnotu vestavěného napětí VPN pro Boltzmannova konstanta k = 1,381 x.10-23 Joule.Kelvin-1 pokojová teplota T = 300 K elementární náboj e = 1,6 . 10-19 Coulomb koncentrace akceptorů NA = 1 x 1024 m-3 koncentrace donorů ND = 1 x 1022 m-3 pi = ni = 1,5 x 1016 m-3 Dosazením těchto hodnot do (3.3) dostaneme: VPN = = 0,808V.
3.3 Zákon P-N přechodu Dioda se dostane do stavu vodivého, když vnější napětí UF působí proti vestavěnému napěti VPN (Obr.3.1b). Na rozhraní P-N oblastí tak vznikne napětí U, které působí proti směru difúzního napětí, což má za následek, že skok energetické bariery rozhraní se zmenší na hodnotu e(VPN - U) (Obr.3.3c). Tuto barieru snadněji překonávají většinové elektrony N oblasti a tím vytvářejí jednu složku proudu diodou IEF. Druhá složka pochází od děr, protože přes sníženou energetickou barierou také atomy křemíku nacházející se v P oblasti snadněji získávají elektrony od sousedních atomů křemíku v N oblasti. Jeví se to jako proud IDF děr, který tvoří druhou část proudu diody ve vodivém směru. Do P a N oblasti se uvedeným způsobem vstřikují (injektují) nadbytečné menšinové náboje. Závislost jejich koncentrace na vzdálenosti od rozhraní je na Obr.3.1b označena np resp. pn. Nadbytečné menšinové náboje se dostávají do větších vzdáleností od rozhraní díky difúzním silám (driftu), nicméně jejích koncentrace klesá v důsledku rekombinace s většinovými náboji, které jim "spěchají" naproti a tvoří tak proud i v místech, kde se již nadbytečné menšinové náboje nenacházejí. Nyní odvodíme rovnici nazývanou zákon P-N přechodu. Je to jedna z nejfrekventovaněji používaných rovnic P-N přechodu. Rovnici (3.3) lze jinak napsat pn e = exp VPN (3.4a) 2 ni kT
32
33
7
kde p a n jsou koncentrace většinových bojů v P oblasti (emitoru) resp. N oblasti (báze), a ni = pi je koncentrace nábojů v intrinzickém polovodiči.
Obr.3.4 Ilustrace koncentrace nadbytečných nábojů na rozhraní Vnější napětí směrující od emitoru k bázi způsobí, že krystal přestane být ve stavu tepelné rovnováhy a na rozhraní nyní působí napětí VPN - U. Koncentrace nadbytečných menšinových nábojů na krajích oblasti prostorových nábojů bude pn(0) ze strany N oblasti, resp. np(0) ze strany P oblasti. Koncentrace většinových nábojů báze na kraji prostorového nyní bude n = ni2 / (pn0 + pn) a rovnice (3.4a) nabude tvar n i2 q q p = n i2 exp VPN exp − U (3.4b) p n 0 + p n (0 ) kT kT Vzhledem ke skutečnosti, že emitor je silně dotovaný, vliv np(0) na koncentraci p většinových nábojů emitoru je zanedbatelný a p zůstává nezměněné i při napětí U. Dělením rovnice (3.4b) rovnicí (3.4a) dostaneme n 1 q = 2 exp − U p n 0 + p n (0 ) n i kT a vzhledem ke skutečnosti, že npn0 = ni2 , zákon P-N přechodu po elementárních úpravách dostane konečný tvar q ⎛ ⎞ p n (0 ) = p n 0 ⎜ exp U − 1⎟ (3.4c) kT ⎝ ⎠ Koncentrace děr injektovaných nosičů na kraji N oblasti je přímo úměrná koncentraci původních rovnovážných menšinových nábojů. Přitom koncentrace většinových děr P oblasti, odkud se díry vstřikují do N oblasti, nehraje roli. Podobná závislost platí také pro koncentraci vstřikovaných menšinových nábojů do P oblasti q ⎛ ⎞ n P (0) = n P 0 ⎜ exp U − 1⎟ (3.4d) kT ⎝ ⎠ Koncentrace injektovaných menšinových elektronů v P oblasti opět je úměrná jenom koncentraci rovnovážných menšinových elektronů v P oblasti.
3.4 Proud diody Na Obr.3.5a je schématicky zobrazena P a N oblast P-N přechodu. Šedě vyznačený obdélník představuje skokový přechod z P oblasti do N oblasti. Oblast prostorového náboje na straně donorů má šířku hD. Vzdálenost od okraje prostorového náboje až po konec N oblasti považujeme za šířku báze LB diody. Jak ještě ukážeme v stati 3.6, šířka hD je podstatně menší než LB a tudíž v dalších úvahách této stati můžeme hD zanedbat. Injektované menšinové náboje se od rozhraní dále šíří do P resp. N oblastí. Jejich šíření jsme hlouběji analyzovali v stati 2.8. Na Obr.3.5 je schématicky zobrazena N oblast, do které byly vstříknuty nadbytečné díry o hustotě pn(0) díky napětí U na P-N přechodu (3.4). Díry v N oblasti
33
34
8
se šíří difúzí a vytvářejí tak jednu složku celkového proudu diody IF. V průběhu difúze část z nich rekombinuje s elektrony. Aby se udržela nezměněná koncentrace elektronů v polovodiči, z druhého konce N oblasti naproti nadbytečným děrám "spěchají" naproti nadbytečným děrám elektrony z vnějšího zdroje. Jejich proud tvoří druhou složku proudu diody IF. Pohyb děr a elektronů tak v celé šířce bázi udržuje konstantní proud IF.
Obr.3.5 K vysvětlení proudu diody, a) trojrozměrný pohled na N bázi diody, b) boční pohled na dlouhou N bázi, c) boční pohled na krátkou N bázi , d) náčrt volt-ampérové charakteristiky Celkový proud IF je sice vytvořen ze dvou složek, proud děr a proud elektronů, ale těsně na PN přechodu uplatňuje se jen proud děr, jak to ilustruje Obr.3.5b a c. Protože proud je v každém průřezu polovodiče stejný, celkový proud diody IF je ⎡ dp (x ) ⎤ I F = −eDA ⎢ n ⎥ (3.5) ⎣ dx ⎦ x =0 kde A je plocha P-N přechodu a D - difúzní konstanta. V předešlé kapitole jsme uvedli, že šíření vstříknutých nábojů v bázi se popisuje diferenciální rovnicí (2.12c), která v symbolice podle Obr.3.5 má tvar ∂ 2 p n (x) p n (x) = (3.6a) Dτ ∂2x a její řešení je p n (x ) = C1ε x / L + C 2 ε − x / L , (3.6b) kde L je tzv. difúzní délka (3.6c) L = Dτ Integrační konstanty C1 a C2 lze určit z okrajových podmínek, podle kterých pro x = 0 je pn(0) = C1 + C2 a na konci báze pro x = LB je p(LB) = C1exp(LB/L) + C2exp(-LB/L). S těmito okrajovými podmínkami je průběh koncentrace nadbytečných minoritních nábojů pn(x) vyjádřen hyperbolickou funkcí. Zde se omezíme na dvě krajní řešení: dlouhá báze LB >> L a krátká báze LB << L, a tím se vyhneme hyperbolickým funkcím. Pro dlouhou bázi (teoreticky LB = ∞), má-li být pn(LB) = 0, je C1 = 0 a tudíž p n (x ) = p n (0 )ε − x / L (dlouhá báze) (3.7a) Pro krátkou bázi průběh pn(x) odvodíme, když exponenciální funkce (3.6b) rozvineme do Taylorovy řady a omezíme se na první členy. Výsledek je pn(x) = pn(0)(1 - x / LB) (krátká báze) (3.7b) S těmito výsledky proud báze (3.5) je eDp n (0 ) D = Ae (3.8a) p n (0 ) (dlouhá báze) IF = A τ L 34
35
9
eDp n (0 ) (krátká báze) (3.8b) LB Dosazením (3.4b) za pn(0) dostaneme voltampérovou charakteristiku diody e ⎛ ⎞ I = I Z ⎜ exp U − 1⎟ (3.9a) kT ⎝ ⎠ kde IZ je zbytkový proud diody eD IZ = A p n0 (dlouhá báze) (3.9b) L eD IZ = A pn0 (krátká báze) (3.9c) LB přičemž krátká báze znamená, že délka bázi LB je menší než difúzní délka LB < L. V rovnici proudu (3.9a) jsme vynechali index F u proudu I, protože tato rovnice platí pro napětí U jak ve vodivém tak v závěrném směru. Rovnice proudu byly odvozeny za předpokladu, že napětí U na P-N přechodu nepřevýší difúzní napětí: VPN > U. Tuto podmínku lze splnit návrhem rozměrů diody. Proud IF v zapojení na Obr.3.2 je IF = UF / R, kde jsme zanedbali napětí U na P-N přechodu vzhledem k vnějšímu napětí UF. Při tomto proudu IF musí být napětí U menší než VPN. Z této podmínky a rovnic proudu, po elementárních úpravách, dostaneme pravidlo pro návrh rozměrů plochy P-N přechodu idealizované diody. −1 eVPN U L ⎛ ⎞ A> F 1 exp − (dlouhá báze) (3.10a) ⎜ ⎟ R eDp n 0 ⎝ kT ⎠ IF = A
−1
eV U LB ⎛ ⎞ A> F (krátká báze) (3.10b) ⎜ exp PN − 1⎟ R eDp n 0 ⎝ kT ⎠ Při přechodu diody z vodivého stavu do nevodivého, přepnutím vnějšího napětí UF na UR (Obr.3.1), nejdřív dochází k vyprázdnění ("odsátí") nadbytečných nábojů báze. Jejich celkový náboj na Obr.3.5 je označen QB. V etapě vyprázdnění náboj emitoru se také účastní, nicméně dominantní úlohu hraje náboj báze a proto uvádíme jen jeho hodnotu. Náboj QB dostaneme integrovaním p(x) (3.7) v celé šíři LB báze: ∞ n2 ⎛ e e ⎛ ⎞ ⎞ Q B = Ae∫ p(x ) = eLp(0 ) = AeLp n 0 ⎜ exp U − 1⎟ = AeL i ⎜ exp U − 1⎟ (dlouhá báze) kT ND ⎝ kT ⎝ ⎠ ⎠ 0 n i2 ⎛ 1 1 e e ⎛ ⎞ 1 ⎞ Q B = AeL B p(0 ) = AeL B p n 0 ⎜ exp U − 1⎟ = AeL B U − 1⎟ (krátká báze) ⎜ exp 2 2 kT ND ⎝ kT ⎝ ⎠ 2 ⎠ V integrálu dlouhé báze (3.11a) horní hranice přísně vzato má být LB, nicméně vzhledem k rychlému poklesu exponenciální funkce jsme položili LB = ∞ aniž bychom se dopustili znatelné chyby. Pro další potřeby rovnice ještě upravíme na tvar e ⎛ ⎞ Q B = Q Z ⎜ exp U − 1⎟ , (3.11) kT ⎝ ⎠ kde QZ = AeLni2 / ND při dlouhé bázi, resp. QZ = AeLBni2 / 2ND při krátké bázi. Náboj QZ jakožto i zbytkový proud IZ (3,9b) pro dlouhou bázi jsou prakticky konstanty nezávislé na délce báze. Tato délka přispívá jenom k odporu báze, který ovšem pro zjednodušení neuvažujeme.
35
36
10
3.5 Prostorový náboj a kapacita P-N přechodu V předcházejících statích jsme o prostorovém náboji na rozhraní mluvili hlavně v souvislosti s vestavěným napětím VPN. V této stati VPN kvantifikujeme ještě z jiné stránky a poukážeme na další důsledek prostorového náboje. Jmenovitě na skutečnost, že díky němu má rozhraní také kapacitu, jako kondenzátor, která určuje dobu zotavení diody při její přepnutí z vodivého do závěrného stavu. Kapacitu rozhraní objasníme nejdříve kvalitativně pomocí Obr.3.6. Pod působením difúzních a elektrických sil z obou stran rozhraní vzniká tzv. prostorový náboj, který v oblasti N je kladný a označujeme ho +QD. Na straně vodivosti děr P je to náboj záporný -QA. Jak jsme již uvedli, oba tyto náboje vznikly tím způsobem, že elektrony resp. díry byly "odhrnuty" od rozhraní a nepohyblivé ionizované donory resp. akceptory zůstaly nevykompenzované. Obr.3.6a zobrazuje šířku h prostorového náboje když k diodě není připojeno žádné vnější napětí. Šířka h je menší, když přiložené napětí je polarizováno ve vodivém směru diody (Obr.3.6b). Naopak, šířka prostorového náboje se zvětšuje, když k diodě je přiložené napětí v závěrném směru (Obr.3.6c). Prostorové náboje mimo oblasti šířky h nevytvářejí elektrické pole z čeho vyplývá, že náboje QA a QD co do absolutní hodnoty jsou si rovné. Protože vznikly "odkrytím" příměsových nábojů o koncentraci NA resp. ND, platí rovnost (3.12) NA hA = ND hD kde hA je šířka prostorového náboje v oblasti vodivosti P a hD je šířka prostorového náboje v oblasti N.
Obr.3.6 Šířka prostorového náboje h v závislosti na napětí na diodě. Na Obr.3.7 je zobrazena situace v blízkém okolí prostorových nábojů v závěrném stavu diody. Při níže uvedených úvahách předpokládáme, že P-N rozhraní krystalu je nekonečná plocha v porovnání s rozměry prostorových nábojů ve směru osy x. Ionizované příměsové atomy na straně N oblasti vytvářejí kladný prostorový náboj o hustotě eND a na straně P oblasti záporný prostorový náboj o hustotě eNA. V rámci prostorových nábojů vzniká elektrické pole, představované na obrázku vektorem intenzity E směřujícím od kladných nábojů k záporným. Mimo prostorových nábojů je intenzita elektrického pole nulová, protože se příspěvek od kladných nábojů eliminuje příspěvkem od záporných. Velikost intenzity E elektrického pole v oblasti prostorových nábojů lineárně vzrůstá od nulových hodnot k maximální hodnotě Emax. Snadno to dokážeme pomocí věty, která je přímým důsledkem Maxwellovy rovnice: výtok intenzity E elektrického pole z uzavřené plochy se rovná náboji, který je uzavřen plochou, vydělený dielektrickou permitivitou ε prostředí. Pro naše účely jako uzavřenou plochu zvolíme pravoúhlý šestistěn jehož průmět je na Obr.3.7 označen S. Jeho pravá stěna se nachází mimo prostorový náboj a tudíž touto stěnou žádný vektor intenzity nevytéká. Levá strana zasahuje do prostorového náboje a tudíž intenzita bude eN D (h D − x ) v intervalu 0 <= x <= hD E= (3.13a) ε
36
37
11
kde ε = εr . ε0, přičemž ε0 = 8,854.10-12 [kg-1m-3s4A2] je dielektrická permitivita vakua a εr = 12 je relativní permitivita krystalu křemíku. Intenzitu elektrického pole na straně P typu polovodiče dostaneme podobně, avšak nyní je třeba umístit šestistěn tak, aby se jen jeho pravá strana nacházela v oblasti prostorového náboje: eN A (x + h A ) v intervalu hA <= x <= 0 E= (3.13b) ε Maximální hodnotu intenzity dostaneme, když do (3.13a,b) dosadíme x = 0 eN D eN A E max = hn = hp (3.13c) ε ε
Obr.3.7 K objasnění kapacity přechodu v důsledku prostorových nábojů Nyní vypočítáme šířku h prostorových nábojů v závislosti na napětí na diodě v závěrném směru. Potenciální rozdíl mezi dvěma body A a B prostoru elektrického pole je definován jako práce, kterou vykoná vnější síla, když přenese jednotkový kladný náboj z bodu A do bodu B. V našem případu vnější síla musí překonat sílu vytvářenou intenzitou E elektrického pole. Dráhu zvolíme co nejjednodušší a tudíž přímku po ose od bodu x = -hA do bodu x = hD. Potenciální rozdíl mezi okraji prostorových nábojů se vypočítá integrálem Ψ=
hD
∫ E.dx =
−h A
0
hD
−h A
0
∫ E.dx + ∫ E.dx
(3.14a)
Dosazením za E výrazy (3.13a) až (3.13c) dostaneme E eN D 2 eN A 2 E max (h D + h A ) = max h Ψ= hD + hA = (3.14b) 2ε 2ε 2 2 Prostorové náboje vznikají jednak pod působením vnějšího napětí U přiloženého k diodě a částečně jako reakce na difúzní síly, kteroužto reakci vyjadřujeme jako vestavěné napětí VPN (3.4). Proto platí Ψ = VPN - U, (3.14c) přičemž za kladný směr působení U považujeme napětí způsobující vodivý stav diody (kladný pól na straně P oblasti). Výraz pro Ψ lze ještě zjednodušit. Využijeme k tomu skutečnost, že kladné prostorové náboje se musí rovnat záporným prostorovým nábojům NA.hA = ND.hD (3.12). V praktické realizaci diody je NA >> ND a tudíž hA << hD. To znamená, že celý potenciální rozdíl Ψ připadá prakticky na kladné prostorové náboje v oblasti N, čili na stranu s menší dotací. Při těchto předpokladech pro potenciální Ψ dostaneme E eN D 2 Ψ = VPN − U = max h D = hD (3.15d) 2 2ε
37
38
12
Kapacita C kondenzátoru je definovaná jako kladný náboj Q na jedné z elektrod kondenzátoru k napěťovému rozdílu U mezi elektrodami C = Q/U. Náboj Q musí "dodat" na kondenzátor vnější obvod. V případě P-N přechodu vnější obvod musí "dodat" náboj, který se rovná kladnému prostorovému náboji Q D = AeN D h D = A 2εeN D VPN − U (3.16) kde A je plocha rozhraní, a hD jsme vyjádřili podle (3,15). Pro analýzu nelineárních obvodů se používá tzv. diferenciální kapacita Cdif definovaná jako derivace QD podle U dQ D εeN D 1 (3.17) C dif = =A dU 2 VPN − U Při buzení diody ve vodivém směru je U kladné. V rovnicích (3.16) a (3.17) stojí rozdíl VPN - U pod odmocninou, z čeho vyplývá, že U nesmí převýšit difúzní napětí VPN, jinak by kapacita Cdif vycházela imaginární. Nerovnost (3.10) představuje podmínku pro rozměry plochy diody, aby napětí U nepřekročilo difúzní napětí VPN. Nerovnost (3.10) tým pádem představuje meze platnosti teorie použité k odvození rovnic pro P-N přechod. Difúzní kapacita Cdif se vzrůstajícím kladným napětím U se rapidně zvětšuje a teoreticky dosahuje nekonečnou hodnotu při U = VPN. Nicméně tato velká kapacita praktické využití nemá, protože ve vodivém stavu má dioda malý odpor. V náhradních schématech se to jeví jako kondenzátor přemostěný rezistorem s malým odporem.
3.6 Doba vyprázdnění a zotavení diody Procesy odehrávající se v diodě během přechodu z vodivého do závěrného stavu vysvětlíme pomocí oscilogramu na Obr.3.8 a počítačové simulace na Obr.3.9a. Na obrázcích je znázorněna, kromě schématické značky diody, také vnitřní struktura diody. Navíc oblast prostorového náboje je reprezentována kondenzátorem Cdif. Nyní popíšeme jednotlivé etapy přechodu do nevodivého stavu a procesy vyjádříme vzorci, které jsou použity v počítačovém programu pro simulaci tranzient (Obr.3.9a).
Obr.3.8 Oscilogram zavírání diody a) Poměry v diodě v ustáleném vodivém stavu, tj. v čase t = -0 (t < 0), kdy je obvod buzen vnějším napětím UF jsou proud diody (spád napětí na diodě zanedbáme) I(-0) = IF = UF / R I −I kT log F Z přiložené napětí na diodě (kondenzátoru Cdif) podle (3.9a) U(− 0 ) = e IZ
38
39
13
e ⎛ ⎞ U(− 0) − 1⎟ nadbytečné náboje báze podle (3.11) Q B (− 0) = Q Z ⎜ exp kT ⎝ ⎠ kladný prostorový náboj podle (3.16) Q D (− 0 ) = A 2εeN D VPN − U(− 0 ) Po přepnutí vnějšího napětí do závěrného stavu napětím UR v prvním okamžiku v čase t = 0 QD(0) = QD(-0) QB(0) = QB(-0) U(0) = U(-0) I = - IR(0) = (-UR + U(0)) / R Náboje QD a QB se nezměnily a tudíž ani napětí U na diodě se nezměnilo. Skokem se změnil jen proud I diodou. b) Proud IR(t) zpočátku odčerpává jen náboj QB(t), přičemž prostorový náboj QD(t) zůstává nezměněn a tudíž i napětí a proud zůstávají nezměněný: U(t) = U(0) a IR(t) = IR(0). Náboj báze QB(t) za elementární čas se zmenší v důsledku jeho rekombinace a proudu IR(0) o hodnotu Q (t ) dQ B (t ) = − B dt − I R (0 )dt (3.18) τ kde τ je doba života děr. Řešení této lineární diferenciální rovnice pro okrajovou hodnotu QB(0) je t Q B (t ) = [Q B (0)]exp − − I R (0)t τ Proces vyprázdnění trvá do doby t2, kdy náboj QB dosáhne nulovou hodnotu: QB(t2) = 0. Řešení této rovnice lze dosáhnout numerickou metodou. Nicméně, vzhledem na skutečnost, že vyprázdnění proudem IR(0) je rychlé, příspěvek úbytku náboje od rekombinace lze zanedbat (exp(-t/τ) = 1) a doba vyprázdnění t2 je Q(0) t2 = (3.19) I R (0 ) c) Po vyprázdnění proud diodou je IR(t) = (UR - U(t)) / R, kde U(t) je napětí na diodě. Jelikož v čase t > t2 je nadbytečný náboj báze QB(t) = 0, proud I(t) již nemá odkud brát náboje a začíná nabíjet kondenzátor Cdif. Za elementární dobu dt napětí na kondenzátoru se změní o I (t ) U − U (t ) (3.20) dU(t ) = R dt = R dt C dif RC dif Kdyby kondenzátor byl lineární, pak napětí U(t) by se na něm měnilo exponenciálně a v důsledku toho také proud IR(t) by klesal exponenciálně. Kapacita Cdif (3.17) je funkcí napětí U(t) na diodě a řešení diferenciální rovnice (3.20) lze najít jen numerickými metodami. Rovnice kapacity (3.17) byla odvozena za předpokladu, že vnější napětí U(t) na diodě působí ve vodivém směru. V době zotavení je napětí U(t) zpočátku kladné U(t) < VPN a klesá k záporným hodnotám. V rovnici kapacity (3.17) tak výraz pod odmocninou v době zotavení má vždy kladnou hodnotu. Přechodový děj nabíjení (vybíjení) kondenzátoru přes rezistor, a tudíž doba zotavení, teoreticky trvá nekonečně dlouhou dobu. Prakticky se však považuje dioda za zotavenou v době t3, kdy proud IR(t3) v závěrném směru poklesne na jednu desetinu jeho hodnoty IR(0) na začátku přechodového děje zavírání: IR(t3) = 0,1 IR(0). d) Kapacita oblasti prostorového náboje Cdif souvisí se šířkou prostorového náboje. Prakticky celá šířka připadá na stranu báze a podle (3.15) je
⎛ 2ε ⎞ (VPN − U(t ))⎟⎟ (3.22) h D (t ) = ⎜⎜ ⎝ eN D ⎠ Jak jsme již uvedli, v průběhu zotavení diody má výraz VPN - U(t) kladnou hodnotu.
39
40
14
Na Obr.3.9 je ukázka tranzienty přiloženého napětí a proudu diody při její zavírání, jak byly tyto přechodové děje vypočteny programem, jenž je na CD přiloženém k této publikaci, podle výše uvedené metodiky. Na levé straně obrázku jsou vstupní data pro tento výpočet. Všechna data jsou uváděna v základních jednotkách SI soustavy.
Obr.3.9 Tranzienta přiloženého napětí a proudu při přechodu do závěrného stavu
V horním grafu Obr.3.10 je znázorněna proměna diferenciální kapacity Cdif (3.17) spolu s přiloženým napětím při uzavírání diody. Jak jsme již uvedli, pokud v bázi existují nadbytečné náboje, šířka prostorového náboje se nemění a kapacita Cdid má konstantní hodnotu. Během přechodového děje se diferenciální kapacita mění od své hodnoty při vodivém stavu diody až po hodnotu v závěrném stavu diody. Na dolním grafu Obr.3.10 je vynesena proměna šířky prostorového náboje spolu s proudem diody během uzavírání diody. Doba vyprázdnění a zotavení omezují rychlost funkce obvodu, v němž je dioda zapojena. Zkrátit tyto doby lze jednak vnitřními parametry diody (plocha přechodu, délka báze) a jednak parametry vnějšího obvodu, v našem příkladu je to napětí UF resp. UR a odpor R. Uvedeme několik možností zkrácení přechodové doby a zdůvodnění jejich projevu na grafech. a) Zmenšení odporu R zkrátí dobu zotavení, ale doba vyprázdnění se prakticky nezmění. Napětí UF protlačí diodou větší proud IF, což má za následek malou změnu přiloženého napětí U, ale značnou změnu náboje nadbytečných nábojů QB díky jejich exponenciální závislosti na U (3.11). Tento nárůst náboje se však vykompenzuje rychlejším odsáváním proudem IR v závěrném směru, který se zvětšil díky menšímu odporu R. b) Dobu vyprázdnění lze zmenšit zmenšením přímého proudu IF, čehož v našem obvodu lze docílit zmenšením napětí UF.
40
41
15
c) Zvětšení plochy PN přechodu diody má za následek prodloužení doby zotavení, protože objem prostorového náboje se zvětšuje díky jeho rozšiřování a tudíž i prostorový náboje se zvětšuje. d) Zvětšení plochy PN přechodu diody má za následek jen velmi malé prodloužení doby vyprázdnění, protože při nezměněném proudu IF množství nadbytečného náboje QB naroste jen nepatrně, jelikož přiložené napětí U poklesne. e) Zkrácení délky báze jen nepatrně zkrátí dobu zotavení, zato se však výrazně zkrátí doba vyprázdnění. Všechny uvedené efekty lze sledovat na přiloženém Program CD-exe.
Obr.3.10 Graf diferenciální kapacity a šířky prostorového náboje během uzavírání diody (všechna data v základních jednotkách SI soustavy)
3.7 VA charakteristika a ekvivalentní schéma diody Závislost proudu diody na přiloženém napětí se vyjadřuje exponenciální funkcí (3.9). Zbytkový proud IZ je jediným parametrem, kterým lze ovládat tvar této funkce. Na dolním grafu Obr.3.11 jsou vyneseny volt-ampérové charakteristiky pro tří různá zbytkové proudy. Vzhledem na prudce narůstající hodnoty exponenciální funkce jsou tyto charakteristiky v lineárních souřadnicích znázorněny jen v malém rozsahu přiloženého napětí U v okolí jeho nulové hodnoty. Ty samé volt-ampérové charakteristiky, ovšem v hrubším měřítku proudu I, jsou znázorněny na horním grafu Obr.3.11 pro větší rozsah přiloženého napětí. Volt-ampérové charakteristiky jsou vypočítané pro technologické údaje v levé části Obr.3.11 pro zbytkové proudy uvedené v tabulce. Charakteristiky stoupají tím strměji čím je zbytkový
41
42
16
proud větší. Levé charakteristiky na Obr.11 tím pádem odpovídají zbytkovému proudu IZ = 4,0E-15 a pravé charakteristiky proudu IZ = 4,0E-17. Podle výrazů (3.9b) a (3.9c) zbytkový proud je tím menší čím je délka báze LB větší. Samozřejmě zbytkový proud lineárně roste s plochou A diody. Zbytkový proud úměrně roste taky s koncentrací minoritních děr pn0 v katodě diody. Hodnota minoritních děr se nastavuje koncentrací donorových příměsí katody.
Obr.3.11 Volt-ampérové charakteristiky diody (všechna data jsou uváděna v základních jednotkách SI soustavy)
Pro aplikace, kde se jedná o velké změny napětí a proudy (logické obvody) směrodatné jsou charakteristiky v horní části Obr.3.11, které vykazují prudký nárůst proudu v okolí přiloženého napětí U = Ud = 0,75 V pro široký rozsah koncentrace příměsí donorů. Tato skutečnost opravňuje zavedení náhradního schématu diody podle Obr.3.12a, které se obvykle používá pro elementární elektrickou analýzu obvodu. Symbol D přestavuje ideální diodu, která nepropouští proud, když je napětí na diodě orientováno v závěrném směru. Ideální dioda má velmi malý, prakticky nulový, odpor ve vodivém směru (Obr.3.12b).
Obr.3.12 Náhradní schéma diody
42
43
17
Zdroj napětí Ud je fiktivní prvek náhradního schématu. To znamená, že diodu nelze použit jako zdroj stejnosměrného napětí. Nicméně, v logických obvodech se dioda a její napětí Ud v této roli používá ke zvýšení prahového napětí, protože vnější napětí přiložené k diodě musí převýšit Ud, aby se to projevilo na proudu diodou a vnějšího obvodu. Tuto vlastnost diody využijeme při výkladu charakteristik bipolárních logických integrovaných obvodů v osmé kapitole.
3.8 Lavinový průraz Obr.3.12 ilustruje dvě vlastnosti diody, které ji předurčují jako komponentu integrovaných obvodů ve funkci usměrňovače a fiktivního zdroje napěti Ud. Nyní uvedeme její třetí funkci: ochrana proti krátkodobému přepětí na vstupu integrovaného obvodu typu MOS, které se může na vstupu objevit při manipulaci se součástkou v důsledku elektrostatické elektřiny. Při této funkci diody se využívá lavinový průraz v oblasti prostorového náboje. Lavinovitý průraz nastane při dostatečně vysokém závěrném napětí na P-N přechodu, kdy intenzita elektrického pole v oblasti prostorového náboje urychlí elektrony zbytkového proudu natolik, že jsou schopny při srážce s atomem krystalu "vyrazit" jeho elektrony, které pak přispívají k zbytkovému proudu. Tyto vyražené elektrony se urychlují a jsou schopny taky vyrazit další elektrony. Zbytkový proud tak lavinovitě narůstá (Obr.3.13c).
Obr.3.13 K objasnění funkce diody v roli ochrany proti elektrostatickému přepětí
V souvislosti s Obr.3.7 jsme analyzovali intenzitu elektrického pole v oblasti prostorového náboje, když P-N přechod je rovinný. V reálných podmínkách diody musíme uvažovat tři části přechodu odlišných svým tvarem: rovinná, válcovitá a koulovitá část (Obr.3.13b). Na obrázku Obr.3.13a je ukázán řez technologickými vrstvami. Oblast označená P+ je podstatně silněji dotovaná, než substrát typu N. Proto větší část prostorového náboje připadá na substrát. V plošní části P-N přechodu intenzita pole lineárně vzrůstá (Obr.3.7) až dosáhne svého maxima na rozhraní P a N oblasti. Stejným způsobem jako jsme odvodili průběh intenzity elektrického pole v oblasti prostorového náboje plošného rozhraní, lze odvodit i průběh intenzity v oblasti prostorového náboje válcovitého a koulovitého rozhraní v cylindrických resp. sférických souřadnicích. Ušetříme si tuto námahu, protože analýza těchto idealizovaných struktur nepřinese kvalitativně nic nového. Více informací poskytují grafy na Obr.3.14 [Sze], kde jsou vyneseny experimentální výsledky závislosti průrazného napěti UB na koncentraci příměsí pro různé poloměry rj zakřivení P-N přechodu. Průrazné napětí se zmenšuje se zmenšováním poloměru rj, což se intuicí dá očekávat. Zajímavější je průrazné napěti UB, které se zmenšuje s větší koncentrací příměsí.
43
44
18
Obr.3.14 Grafy naměřených hodnot průrazného napětí UB
Na Obr.3.13a jsou uvedena průrazná napětí, dosahovaná v reálných podmínkách. Další snížení UB se dosáhne uzemněnou hliníkovou (AL) elektrodou, která příznivě deformuje elektrické pole v oblasti prostorového náboje. Napěťový průraz diody se odehrává hlavně v rozích P-N přechodu (koulovitá část). Proto se obrys P+ oblasti navrhuje tak, aby obsahoval co nejvíc koulovitých zakřivení (Obr.3.13d).
44
45
1
4. Bipolární tranzistor Tranzistory jsou hlavní komponenty integrovaných obvodů. V této kapitole odvodíme model bipolárního tranzistoru, který se používá k analýze obvodů, včetně integrovaných, na úrovni tzv. elektrického schématu. Přívlastek bipolární získaly díky své činnosti založené na vlastnostech dvou P-N přechodů mezi různě dotovanými oblastmi v polovodiči: s vodivostí děrovou a s vodivostí elektronovou. Znamenitou vlastností planární technologie integrovaných obvodů je, že všechny operace se vykonávají z jedné strany substrátu. Tímto způsobem se realizují plošné P-N přechody a tudíž plošné tranzistory. Struktura tranzistoru připomíná dvě diody zapojené proti sobě. Nicméně díky tomu, že oba P-N přechody mají společnou velmi úzkou střední vrstvu, zvanou báze, objevuje se u této komponenty efekt zvaný tranzistorový jev. Stávající kapitola sleduje dva cíle a) Vysvětlení tranzistorového fenoménu na bázi fyzikálních pojmů polovodiče, kterým byly věnovány předcházející dvě kapitoly: koncentrace příměsí, pohyblivost děr a elektronů, jejich difúze atd. Jedná se o pohled do "vnitřku" tranzistoru a jeho technologických parametrů zvaných endoparametry b) Druhým cílem je vyjádření vlastností tranzistoru ve formě, která je vhodná pro elektrickou analýzu obvodu s tranzistory. Tranzistor je charakterizován svými tzv. exoprametry, s kterými se prezentuje pro vnější svět: volt-ampérové charakteristiky, zesilovací činitel β atd. Matematický aparát elektrické analýzy je založen na Kirchhoffových zákonech, v kterých vystupují jenom dvě proměnné: proudy a napětí. Exoparametry jsou tudíž také údaje o tranzistoru, které lze změřit na přívodech k součástce pomocí voltmetru a ampérmetru. Dva P-N přechody rozdělují tranzistory na tři oblasti zvané kolektor, báze a emitor [Sze]. Pro tranzistorový fenomén je podstatný tranzit minoritních nosičů nábojů od emitoru ke kolektoru přes bázi. Tento fenomén tranzitu dal jméno polovodičové součástce: tranzistor. Díky skutečnosti, že parametry pohyblivost a difúze jsou větší u elektronů než u děr, vykazují tranzistory s bázovou oblastí typu P (minoritní jsou elektrony) rychlejší přepínací vlastnosti. To je hlavní důvod, proč se používají technologie integrovaných obvodů, v kterých tranzistory vycházejí typu NPN.
4.1 Děje v zesilovacím režimu tranzistoru Technologii výroby bipolárních tranzistorů věnujeme zvláštní kapitolu (6.Kapitola). Nicméně z důvodů názornějšího výkladu, již nyní uvedeme pohled na technologické vrstvy (morfologii) tvořící tranzistor v jeho prostorovém náčrtu na Obr.4.1.
Obr.4.1 Třírozměrný pohled na bipolární tranzistor na substrátu typu P Integrované obvody, a tudíž i jejích komponenty (tranzistory), se vesměs vyrábějí tzv. planární technologii, při které do základního krystalu zvaného substrát z jedné strany se difúzí příměsí 45
46
2
vytvoří oblasti různého typu vodivosti. Jak jsme již uvedli, cílem je vytvářet NPN tranzistory. K tomu se hodí substrát typu P. Následují tyto technologické kroky: a) Do substrátu se nejdřív difundují donory, které vytvoří oblast typu N, budoucí to kolektor tranzistoru. b) Do oblasti typu N se difundují akceptory, které vytvoří bázi typu P tranzistoru. c) V oblasti typu P se difúzí donorů vytvoří silně dotovaná oblast typu N+, která tvoří emitor tranzistoru. d) Celé se to pokryje oxidací izolační vrstvou SiO2 kvůli ochraně před nežádoucími vnějšími vlivy. e) Nakonec do SiO2 se vyleptají otvory, které se pokryjí hliníkem tvořícím kontakty k emitoru, bázi a kolektoru. Hliníkem se vytvářejí také propojení jednotlivých dílů obvodu. Všechny uvedené difúze příměsí se provádějí z jedné strany substrátu, a proto koncentrace těchto příměsí se zmenšuje s hloubkou příslušné oblasti. To vytváří podmínky pro vznik interního elektrického pole, jehož podstatu jsme vysvětlili v stati (2.9). Interní elektrické pole má takový charakter, že urychluje tranzit menšinových nábojů v bázi a tudíž zlepšuje přepínací vlastnosti tranzistoru. Přesto, kvůli zjednodušení výkladu budeme předpokládat homogenní rozložení příměsí v jednotlivých oblastech tranzistoru, zejména v bázi.
Obr.4.2 K objasnění tranzistorového fenoménu Uvedeme seznam označení a jejich význam na Obr.4.2, který budeme používat v celé této stati věnované analýze funkce tranzistoru v zapojení s uzemněným emitorem. a) NC, NB, NE koncentrace příměsí kolektoru, báze a emitoru. b) p0C, n0B, p0E koncentrace menšinových nábojů kolektoru, báze a emitoru v tepelně rovnovážném stavu. c) n(0) je koncentrace nadbytečných elektronů na emitorovém P-N přechodu při napětí UEB > 0 (přechod je polarizován ve vodivém směru). Pro označení těchto elektronů se používají různé adjektivy, které nejlépe vystihují jejich charakter. Při výkladu diody jsme použili název injektované náboje, v terminologii výkladu tranzistoru používá se také adjektiv emitované elektrony (náboje). Nebudeme se vyhýbat ani adjektivu vstříknuté pro jeho názornost. 46
47
3
d) nc(x) - koncentrace elektronů v báze vstříknutých kolektorem v nasyceném režimu, kdy UC < UB (přechod je polarizován ve vodivém směru). e) IEe - proud elektronů vstříknutých do báze emitorem. Má hlavní podíl na proudu IE. f) ICe - proud části elektronů vstříknutých do báze emitorem, kterým se "podařilo" dospět až ke kolektoru. Má hlavní podíl na proudu IC. g) IBe - proud části elektronů vstříknutých do báze emitorem, které v průběhu svého tranzitu bázi rekombinovaly. Má hlavní podíl na proudu IB. h) ICc - proud pocházející od elektronů vstříknutých do báze kolektorem v nasyceném režimu kdy UC < UB. i) IEe - proud pocházející od elektronů vstříknutých do báze kolektorem v nasyceném režimu kdy UC < UB, které dospěly až k emitoru. j) IBe - proud pocházející od elektronů vstříknutých do báze kolektorem v nasyceném režimu kdy UC < UB, které v báze rekombinovaly k) ICd, IEd zbytkový proud P-N přechodu kolektoru resp. emitoru (složka proudů od děr). l) L difúzní délka elektronů. m) HB šířka báze. V dobře navrhnutém tranzistoru, jak ještě ukážeme, platí následující nerovnoměrnosti koncentrací příměsí NE >> NC >> NB (4.1a) Ve stati 4.8 ukážeme, že koncentrace NB příměsí má klíčový význam pro tvar volt-ampérových charakteristik a tudíž z NB je třeba vycházet při naplnění nerovností (4.1a). Pro koncentrace menšinových nábojů n platí známá rovnice n = ni2 / N, kde ni je koncentrace volných elektronů v intrinsickém polovodiči a N je koncentrace příměsí. Z nerovnosti (4.1a) tak pro termicky rovnovážnou koncentraci menšinových nábojů vyplývá n0B >> p0C >> p0E (4.1b) V pravé části Obr.4.2 jsou znázorněny koncentrace prostorových nábojů P-N přechodů. V důsledku nerovností (4.1a) je šířka prostorového náboje v bázi podstatně větší než v emitoru resp. kolektoru. Tranzistor je v zesilovacím režimu, když napětí na jeho vstupech splňují podmínky UC > UB a UEB = UB > 0 (4.2a) Tranzistor je v nasyceném režimu, když napětí na jeho vstupech splňují podmínky UC < UB a UEB = UB > 0 (4.2b) V zesilovacím režimu tranzistoru je emitorový P-N přechod ve vodivém stavu, zatím co kolektorový přechod je v stavu závěrném. V nasyceném režimu oba přechody jsou ve vodivém stavu. Pro oba P-N přechody platí podmínky, které jsme uváděli také při analýze přechodu diody v předešlé kapitole jen s tím rozdílem, že nyní slaběji dotovaná oblast bázi má vodivost typu P. Podstatný je však rozdíl v "osudu" nadbytečných menšinových elektronů v bázi vstříknutých z emitoru. Emitované elektrony u emitorového přechodu představují proud IEe (Obr.4.2a). V průběhu svého driftu ke kolektoru část elektronů rekombinuje s děrami báze, které se do báze doplňují přes bázový přívod a tvoří složku proudu IBe. Pokud je šířka báze HB podstatně menší než je difúzní délka elektronů LB část vstříknutých elektronů dospěje až ke kolektorovému přechodu, a vytváří proud ICe. K úplné bilanci vnitřních proudů tranzistoru patří ještě proudy IEd, ICd, které jsou taktéž znázorněny na Obr.4.2. V dosavadním výkladu jsme uvažovali jenom proudy elektronů vstříknutých do báze z emitoru, kde elektrony jsou většinové nosiče nábojů. Báze má díry jako většinové nosiče, které se vstřikují jednak do emitoru a jednak do kolektoru. Jsou to proudy IEd resp. ICd. Při analý47
48
4
ze vlastností tranzistoru tyto proudy budeme zanedbávat, nicméně hrají podstatou úlohu pro zdůvodnění nerovností (4.1a). Výklad v předešlých odstavcích lze shrnout následovními rovnicemi proudů pro zesilovací režim IE = IEe + IEd (4.3a) IC = ICe + ICd (4.3b) IB = IBe - ICd + IEd (4.3c) V souladu s druhým Kirchhoffovým zákonem platí, že součet kolektorového proudu a bázového proudu se rovná emitorovému proudu: IE = IC + IB. Rovnice (4.3) vyjadřují souvislost vnějších proudů tranzistoru s složkami jeho vnitřních proudů a jsou podkladem pro definování tzv. exoparametrů, kterými se tranzistor prezentuje jako komponenta schématu obvodu. Tyto parametry jsou proudový zisk při uzemněném emitoru β = IC / IB proudový zisk při uzemněné bázi α = IC / IE proudová účinnost emitoru γ = IEe / IE bázový faktor transportu αT = ICe / IEe Cílem dobrého návrhu tranzistoru je přiblížit proudovou účinnost emitoru k hodnotě γ ≈1, aby emitorový proud tvořily jen jeho elektrony vstřiknuté do báze. Jeden z prostředků, jak tento cíl dosáhnout spočívá v nerovnosti (4.2a): NE >> NB. Cílem dobrého návrhu tranzistoru je také hodnotu proudového faktoru transportu přiblížit k hodnotě α ≈ 1, aby co možno nejvíc emitovaných elektronů dospělo ke kolektoru. Jak ještě ukážeme, hlavním prostředkem dosáhnutí tohoto cíle je navrhnout šířku báze HB podstatně menší než je difúzní délka elektronů: HB << L. Při splněných podmínkách α ≈ 1 a γ ≈1, při kterých je IEd = ICd = 0, pak vyplývá souvislost mezi proudovými parametry β α= (4.4) β +1 Při hodnotách β dosahovaných u vyráběných tranzistorů se α blíží k hodnotě α ≈1. V příští stati ukážeme, že hodnotu β lze zvětšovat zkrácením šířky HB bázi.
4.2 Proudový zisk β V zesilovacím režimu tranzistoru je napětí na emitorovém P-N přechodu UEB = UB - UE > 0 a napětí na kolektorovém přechodu UC > UB. Z výsledků analýzy v předešlé kapitole věnované diodě jsme dospěli k závěru (3.4c - zákon P-N přechodu), že koncentrace nadbytečných menšinových nábojů na rozhraní je úměrná koncentraci menšinových nábojů v termicky rovnovážném stavu dané oblasti. Aplikace tohoto poznatku na bázi tranzistoru znamená (Obr.4.2b), že koncentrace elektronů vstříknutých emitorem do báze je e ⎛ ⎞ n (0 ) = n 0 B ⎜ exp (4.5) U EB −1⎟ kT ⎝ ⎠ Díky rekombinaci s většinovými náboji báze jejich koncentrace n(x) se vzdálenosti x od emitorového rozhraní ubývá, což vytváří podmínky pro difúzi nadbytečných elektronů. Hustota proudu J pocházejícího od pohybu elektronů v místě x je dn (x ) J (x ) = −eD (4.6a) dx kde e je elementární náboj a D je difúzní konstanta elektronů. Záporné znaménko je nutné z toho důvodu, že kladný směr proudu je definován jako tok kladných nábojů, zatím co tady mluví48
49
5
me o toku elektronů. Na elementární vzdálenosti dx díky rekombinace elektronů poklesne jejich proud o dJ(x), z čehož vyplívá dJ (x ) en (x ) (4.6b) =− τ dx kde τ je doba života elektronů. Derivací rovnice (4.6a) podle x po elementárních úpravách pomocí (4.6b)dostaneme d 2 n (x ) n (x ) = (4.6c) τD d2x Řešení této rovnice má tvar x L
n (x ) = C 1 ε + C 2 ε
−
x L
(4.7a)
kde L = τD je již známá difúzní délka, a C1, C2 jsou integrační konstanty, které je třeba stanovit z okrajových podmínek. Prvý člen na pravé straně rovnice představuje nárůst koncentrace n(x) což je fyzikálně nemožné, proto C1 = 0. Druhá podmínka pro x = 0 vyplývá z koncentrace emitovaných elektronů na P-N rozhraní (4.5). Výsledek toho je C2 = n(0) a −
x
n (x ) = n (0 )ε L (4.7b) Koncentrace nadbytečných elektronů exponenciálně klesá se vzdálenosti x od emitorového rozhraní. Kdybychom šířku HB udělali velmi širokou, prakticky žádný emitovaný elektron by se nedostal ke kolektoru a tranzistor by se choval jako dvě diody zapojené proti sobě. Proto se tranzistory navrhují s co možná nejužší bázi HB << L. Potom v celé oblasti báze x < HB lze exponenciální funkci (4.7) aproximovat prvními dvěma členy Taylorova rozvoje ⎛ x⎞ n (x ) = n (0 )⎜1 − ⎟ (4.7b) ⎝ L⎠ Tato funkce představuje rovnici tečny k funkci n(x) na emitorovém rozhraní Na Obr.4.2b exponenciální funkce (4.7b) a tečna jsou znázorněny tečkami. Odtud také vyplývá geometrický význam difúzní délky L. Je to vzdálenost průsečíku tečny s přímkou představující úroveň menšinových nábojů báze n0B. V rovnici hustoty proudu (4.6a) vystupuje derivace n(x), která pro (4.7b) vychází dn (x ) n (0 ) =− (4.7c) dx L což je zřejmé i z geometrického významu L na Obr.4.2b V naších úvahách mlčky předpokládáme, že plocha A je stejná pro rozhraní emitoru a bázi, což je hrubé zjednodušení, které je zřejmé již na první pohled z geometrie tranzistoru na Obr.4.1. Děláme to proto, abychom mohli používat jednorozměrný model a tím pádem elementární matematický aparát. V tomto jednorozměrném modelu proud elektronů je I(x) = AJ(x), a s využitím (4.6a) a (4.7c) máme eD ⎛ x⎞ I (x ) = A n (0 )⎜1 − ⎟ (4.8a) L ⎝ L⎠ Proud emitoru IEe od emitovaných elektronů dostaneme v místě x = 0 eD I Ee = A n (0 ) (4.8b) L Proud kolektoru ICe od emitovaných elektronů dostaneme v místě x = HB eD ⎛ H ⎞ (4.8c) I Ce = A n (0 )⎜1 − B ⎟ L L ⎠ ⎝ 49
50
6
Složka proud báze IBe vyplývá z Kirchoffova zákona I Be = IEe - ICe eD I Be = AH B 2 n (0 ) (4.8d) L Zanedbáme-li malé zbytkové proudy ICd a IEd, můžeme považovat proudy od emitovaných elektronů za vnější proudy tranzistoru, to znamená IE = IEe, IC = ICe a IB = IBe. Proudový zisk β tranzistoru s uzemněným emitorem pak vychází I L ⎛ HB ⎞ L β= C = −1 (4.9a) ⎜1 − ⎟= IB HB ⎝ L ⎠ HB a proudový zisk α = IC / IE I H β (4.9b) = 1− B α= C = L IE β + 1 Do rovnice emitorového proudu (4.8b) dosaďme za n(0) výraz (4.5), čím dostaneme eD e ⎛ ⎞ I E = I Ee = A n 0 B ⎜ exp U EB − 1⎟ L kT ⎝ ⎠ Výraz před závorkou eD I ZE = A n 0B (4.9c) L je virtuální zbytkový proud emitorového přechodu, který teče emiterem, když napětí UEB je záporné a dostatečně velké. Zbytkový proud IZE jsme nazvali virtuálním, protože je to jen teoretický proud, který v tranzistorové struktuře se nedá měřením stanovit. Na závěrný proud PN přechodu totiž v tranzistorové struktuře vplývá i kolektorový P-N přechod, jak ještě uvidíme při odvozování Ebersovho-Mollovho modelu v 4.4 stati.. Nyní již můžeme všechny tři proudy tranzistoru vyjádřit pomocí jeho exoparametrů α a β a jeho virtuálního zbytkového proud IZE při napětí na emitorovém P-N přechodu UEB = UB - UE e ⎛ (U B − U E ) − 1⎞⎟ I E = I ZE ⎜ exp (4.10a) kT ⎝ ⎠ (4.10b) IC = α IE I (4.10c) IB = C β Šedě vyznačená plocha na Obr.4.2b ilustruje celkový náboj elektronů QE v bázi vstříknutých sem emitorem. Jeho velikost se rovná objemu báze vynásobenému průměrnou hodnotou koncentrace elektronů pocházejících z emitoru. n (0 ) + n (H B ) 1+ α Q E = eAH B = eAH B n (0 ) (4.11) 2 2 kde α je proudový zisk α = n(0)/n(HB) (4.9b) Příklad 4.1: Pro bázi s dotací NB = 1021 m-3 vypočítáme exoparametry β, α, IZE odečteme z grafu Obr.2.16 D = 3,5 10-3 m2/s, odečteme z grafu Obr.2.20 τ = 3 10-7 s difúzní délka vychází L = 3,24 10-5 m zvolíme HB = 1 10-6 m koncentrace intrinsických nábojů ni = 1,5 1016 elementární náboj e = 1,602 10-19 výsledek (4.9a) β =31,4 výsledek (4.9b) α = 0,97 zbytkový proud na jednotku plochy (4.9c) IZE / A = 3,91 10-6 A/m-2 50
51
7
4.3 Nasycený tranzistor V zesilovacím režimu tranzistoru s uzemněným emitorem (Obr.4.3) s rostoucím napětím UB narůstá i proud kolektoru IC a díky rezistoru R napětí na UC kolektoru klesá, až dosáhne hodnoty, při které již neplatí podmínky zesilovacího režimu tranzistoru. Tranzistor se dostane do stavu nasycení. Podmínkou stavu nasycení NPN tranzistoru je UC < UB. V režimu nasycenosti jsou oba P-N přechody tranzistoru ve vodivém stavu. Vstřikování elektronů do báze ze strany emitoru a z toho plynoucí důsledky na proudy jsme rozebírali v předešlé stati. V nasyceném stavu tranzistoru emituje elektrony do báze také kolektor a pro jejich šíření směrem k emitoru lze uvést stejnou argumentaci, jakou jsme uváděli při analýze proudu emitorového přechodu s tím rozdílem, že pohyb kolektorových elektronů představuje elektrický proud opačného směru. Při odvozování příslušných rovnic kolektorem vstříknutých elektronů postupujeme stejně jako při emitorem vstříknutých elektronech, jenže v inverzním zapojení tranzistoru: uzemněný je kolektor.
Obr.4.3 Tranzistor v nasyceném stavu UCB = UC - UB < 0 Na Obr.4.3 označení nC představuje koncentraci elektronů vstříknutých kolektorem, přičemž nC(HB) je jejich koncentrace u kolektorového P-N přechodu e ⎡ (U B − U C ) − 1⎤⎥ n C (H C ) = n 0 B ⎢exp (4.12a) kT ⎣ ⎦ Jak bylo řečeno, předpokládáme homogenní dotaci báze, v důsledku čeho je koncentrace minoritných nosičů n0B v celé bázi konstantní a tudíž nC(0) u emitorového přechodu je e ⎛ H ⎞⎡ (U B − U C ) − 1⎤⎥ (4.12b) n C (0 ) = n 0 B ⎜1 − C ⎟ ⎢exp L ⎠⎣ kT ⎦ ⎝ Pro složku kolektorového proudu od elektronů vstříknutých do báze kolektorem můžeme psát e ⎡ (U B − U C ) − 1⎤⎥ I Ce = I ZC ⎢exp (4.13a) kT ⎣ ⎦ kde IZC je virtuální závěrný proud kolektorového P-N přechodu. Přívlastek virtuální je použit ze stejného důvodu jako pro IZE (4.9c). Pro náš idealizovaný lineární model tranzistoru s homogenně dotovanou bází je IZC = IZE (4.9c). Virtuální závěrný proud kolektorového přechodu IZC = IZE je stejný jako závěrný proud emitorového přechodu (4.9c). Táto rovnost platí díky tomu, že závěrné proudy jsou záležitostí jenom parametrů báze, jehož koncentrace příměsí je podstatně menší než koncentrace příměsí jak emitoru, tak kolektoru. Navíc stále platí zjednodušující předpoklad, že se jedná o lineární strukturu tranzistoru s homogenní bázi. Z těchto důvodů také parametry β (4.9a) a α (4.9b) jsou platné i pro složky proudů od elektronů emitovaných kolektorem. Nicméně opatříme je indexem i pro
51
52
8
zdůraznění inverzního zapojení a pro snadnější výklad Ebersovho-Mollovho modelu v stati 4.4. Proto složka proudu na emitorové straně je (4.13b) IEe = αi ICe a složka bázového proudu IBe je I Ce I Be = (4.13c) βi Dílčí proudy ICe a IEe mají opačný směr než proudy ICe a IEe elektronů injektovaných emitorem. Avšak dílčí proudy báze IBe a IBe mají stejný směr, protože oba pocházejí od rekombinace injektovaných elektronů. Tmavší plocha na Obr.4.3 ilustruje tzv. náboj nasycení QC. Je to náboj elektronů, který se v bázi udržuje díky kolektorem emitovaným elektronům. Jeho velikost je rovna objemu báze vynásobenému průměrnou hodnotou koncentrace nábojů n (H ) + n C (0 ) 1 + αi Q C = eAH B C B = eAH B n (H B ) (4.14) 2 2 kde αi = nc(0) / nc(HB) je proudový zisk inverzního zapojení, který pro náš lineární model tranzistoru s homogenní bází se rovná α (4.9b)
4.4 Ebersův-Mollův model Transport nábojů (elektronů) v bázi se popisuje lineárními diferenciálními rovnicemi. Proto můžeme aplikovat matematický princip superpozice a tudíž obecné rovnice proudů tranzistoru dostaneme sčítáním dílčích výsledků pro zesilovací režim (4.10a) až (4.10c) a pro nasycený režim (4.13a) až (4.13c). Dostaneme tak soubor rovnic ⎞ ⎛ ⎞ ⎛ U − UC U − UE (4.15a) − 1⎟⎟ I E = I ZE ⎜⎜ exp B − 1⎟⎟ − α i I ZC ⎜⎜ exp B UT UT ⎠ ⎝ ⎠ ⎝
⎞ ⎛ ⎞ ⎛ U − UC U − UE (4.15b) − 1⎟⎟ I C = αI ZE ⎜⎜ exp B − 1⎟⎟ − I ZC ⎜⎜ exp B UT UT ⎠ ⎝ ⎠ ⎝ ⎞ ⎛ ⎞ ⎛ U − UC U − UE (4.15c) − 1⎟⎟ I B = (1 − α )I ZE ⎜⎜ exp B − 1⎟⎟ + (1 − α i )I ZC ⎜⎜ exp B UT UT ⎠ ⎝ ⎠ ⎝ Jak jsme již uvedli, proudy IZE a IZC jsou virtuální, protože nemohou být na svorkách tranzistoru naměřeny. Pro analýzu obvodů jsou potřebné tzv. exoparametry, které se dají zjistit měřením vzorku tranzistoru např. při následujícím uspořádání experimentu. Při velkém napětí na emitorovém přechodu v závěrném směru (UB - UE << 0) a při otevřeném kolektoru (IC = 0) přes emitor teče závěrný proud IE0. Pro tyto údaje experimentu z rovnic (4.15a) a (4.15b) vyplývá IZE = 1/(1- α αi)IE0. Podobně, při velkém napětí na kolektorovém přechodu v závěrném směru (UB UC << 0, uzemněný kolektor, inverzně zapojený tranzistor) a otevřeném emitoru (IE = 0) přes kolektor teče závěrný proud IC0. Pro tyto údaje experimentu z rovnic (4.15a) a (4.15b) vyplývá IZC = 1/(1- α αi)IC0. Dosazením těchto vztahů do rovnic (4.15) dostaneme rovnice EbersovhoMollovho modelu [EbM] v jejich maticové formě U − UE ⎡ ⎤ − 1⎥ exp B ⎢ ⎡I E ⎤ UT ⎥ (4.15d) ⎢I ⎥ = [T ]* ⎢ U ⎢exp B − U C − 1⎥ ⎣ C⎦ ⎢⎣ ⎥⎦ UT
52
53
kde
⎡ I E0 ⎢ [T ] = ⎢1 α− Iαα i E0 ⎢ ⎢⎣1 − αα i
α i I C0 ⎤ 1 − αα i ⎥ ⎥ I C0 ⎥ − 1 − αα i ⎥⎦
9
−
(4.15e)
a podle Kirchhoffovho zákona je IB = IE - IC. Matice [T] patří k tzv. injekční verze Ebersovho-Mollovho modelu tranzistoru. Počet parametrů můžeme zmenšit, když využijeme přibližnou rovnost αIE0 = αiIC0, co umožňuje zavést parametr αI αI E 0 = i C0 IS = 1 − αα i 1 − αα I Dosazením parametru IS do (4.15e) po elementárních úpravách dostaneme matici transportního modelu Eberse-Molla. (1 + 1 / β)I S − IS ⎤ (4.15f) [T] = ⎡⎢ − (1 + 1 / β i )I S ⎥⎦ IS ⎣ Východiskem pro odvození Ebersova-Mollova modelu byly rovnice (4.15a) až (4.15c), které jsme získali analýzou zjednodušené struktury lineárního tranzistoru s homogenní dotací báze. Pro tuto strukturu samozřejmě platí, že α = αi , β = βi a IE0 = IC0. Nicméně Ebersův-Mollův model představuje zobecnění výsledků lineárního tranzistoru a používá se pro modelování charakteristik reálních tranzistorů, pro které uvedené tři rovnice nejsou splněny. Jednak proto, že plocha P-N přechodu na emitorové straně je menší, než plocha na straně kolektoru (Obr.4.1). Navíc, v planární technologii se báze vytváří difúzí akceptorů (máme na mysli NPN tranzistor), což má za následek nehomogenní rozložení dotací. V důsledku toho v bázi panuje interní elektrické pole (viz stať 2.9) jehož intenzita E směřuje od kolektoru k bázi. Emitorem vstříknuté elektrony jsou tak "pobízeny" k pohybu nejenom difúzními silami, ale i elektrickým polem. Naopak, elektrony vstříknuté kolektorem do báze jsou elektrickým polem bržděny. Výsledek těchto skutečností je β > > βi Může být podivné, že závěrný proud P-N přechodu emitoru IZE je v rovnicí Eberse-Molla závislý na proudovém zisku αi, který je parametrem elektronů emitovaných do báze kolektorem. Vysvětlení je prozaické. Elektrony vstříknuté do báze emitorem driftují popsaným způsobem ke kolektoru. Ten je otevřený, nemůže je odvádět a jeho potenciál se automaticky nastaví na takovou úroveň, že kolektor emituje do báze elektrony přesně v takovém množství jaké z báze přijal. Tyto kolektorem vstříknuté elektrony putují popsaným způsobem k emitoru a ovlivňují závěrný proud emitoru. Kolektorový P-N přechod tak působí jako svého druhu zrcadlo pro elektrony od emitoru. Analogicky působí emitorový P-N pro elektrony pocházející od kolektoru při inverzním zapojení tranzistoru s otevřeným emitorem.
4.5 Volt-ampérové charakteristiky tranzistoru Kromě exoparametrů α, αi, β, βi, IE0 a IC0 vlastnosti tranzistoru znázorňují i jeho voltampérovými charakteristikami, které představují závislost kolektorového proudu IC na bázovém proudu IB při uzemněném emitoru (UE = 0). Pro tento případ transportní model (4.15f) udává následovní kolektorový a bázový proud U ⎞ I U ⎛ (4.16a) I C = S exp B ⎜⎜ α i − exp − C ⎟⎟ αi UT ⎝ UT ⎠
53
54
10
IS U ⎞ U ⎛β (4.16c) exp B ⎜⎜ i + exp − C ⎟⎟ βi UT ⎝ β UT ⎠ Kolektorový proud IC je exponenciální funkcí napětí báze UB. Nicméně tato skutečnost se moc nevyužívá a tranzistor se považuje spíš za prvek řízený bázovým proudem IB. Dělením rovnic (4.16a) a (4.16b) vyloučíme bázové napětí UB a elementárními úpravami dostaneme závislost kolektorového proudu na bázovém proudu U α i − exp − C UT 1 (4.16d) I IC = UC B 1 − α i βi + exp − UT β Je-li kolektorové napětí dostatečně veliké (UC > 4UT), pak rovnice přejde na známý vztah Ic = βIB. Pro volt-ampérovou charakteristiku (4.16d) se předpokládá, že proud báze IB je konstantní. Toho lze dosáhnou jenom tím, že napětí báze UB se bude přizpůsobovat napětí kolektoru UC tak, aby každý nárůst (úbytek) elektronů emitovaných do báze kolektorem byl vykompenzován úbytkem (nárůstem) elektronů vstřiknutých emitorem. IB = IE − IC =
Obr.4.4 Volt-ampérové charakteristiky tranzistoru Na Obr.4.4 jsou znázorněny volt-ampérové charakteristiku tranzistoru s uzemněným emitorem vypočítané podle vzorce (4.16d) Programem CD-exe, který je součást této publikace. Program byl vyvinut pro výpočty charakteristik lineárního modelu tranzistoru, to znamená pro β = βi a α =
54
55
11
αi.Volitelné technologické data tranzistoru jsou uvedeny v bílých poličkách a v barevných poličkách jsou data vypočítané podle vzorců uváděných v této publikaci. V rovnici (4.16d) proud IB vystupuje jen jako multiplikativní parametr, takže na vertikální osu grafu lze vynášet poměr proudů IC / IB a proud IB považovat za normalizovaný, který může nabýt hodnoty v mezích 0 až 1. Poměr IC / IB není závislý na ploše P-N přechodů v tranzistoru, proto ji mezi parametry neuvádíme. Volt-ampérové charakteristiky vykazují pro malé hodnoty kolektorového napětí strmý nárůst a pro větší hodnoty (UC > 4 UT) ustálenou hodnotu. Strmá část charakteristiky odpovídá nasycenému režimu tranzistoru a horizontální část režimu zesilovacímu. Na dolním grafu jsou vyneseny ty samé charakteristiky, jako na vrchním grafu, jen v deset krát větším měřítku kolektorového napětí, aby byly vidět detaily charakteristik v nasyceném režimu. V grafech je vynesena také zatěžovací přímka pro napájecí napětí UCC = 5 V a odpor rezistoru R = 300 Ω. Pokud zatěžovací přímka přetíná charakteristiky v jejich nasycené oblasti, pak velkým změnám bázového proud IB odpovídá jen mírná změna napětí kolektoru UC. Protíná-li zatěžovací přímka volt-ampérové charakteristiky v jejich zesilovací části, pak změna UC a kolektorového proud IC jsou úměrné změně bázového proudu tak, jak to má být podle známého vztahu IC = βIB. Tvar volt-ampérové charakteristiky je dán proudovým faktorem α resp. proudovým ziskem β podle vzorce (4.17a). Proudový zisk β je dán podle (4.9a) difúzní délkou L = τD a šířkou báze HB. Doba života elektronů τ a difúzní délka jsou konstanty dané přírodou a tudíž difúzní délka L není volitelná. Zbývá jen šířka báze HB, kterou může projektant tranzistoru ovlivnit velikost β. Charakteristiky nezávisí na koncentraci příměsí emitoru NE a kolektoru NC, protože v průběhu odvozování modelu tranzistoru jsme akceptovali zásadu NE >> NC >> NB (4.1a), která se v technologii dodržuje, aby se proudová účinnost emitoru blížila k γ = 1. Teplota T samozřejmě má vliv na charakteristiky prostřednictvím teplotního potenciálu UT, ale to není parametr, kterým by projektant disponoval.
4.6 Nábojový model tranzistoru Všechny rovnice proudů tranzistoru (4.15) až (4.17) byly odvozené za předpokladu ustáleného stavu proudů, kdy emitorový a kolektorový proud jsou přímo úměrné bázovému proudu. Pro tento stav je oprávněné tvrzení, že tranzistor v zapojení s uzemněným emitorem je komponenta řízená bázovým proudem IB. Platí to ovšem jen pro ustálený stav. Změní-li se bázový proud IB skokem, přejde emitorový a kolektorový proud do nového ustáleného stavu jen pozvolně. Ukazuje se, že skutečným řídícím prvkem není bázový proud, ale náboj báze Q = QE + QC pocházející od elektronů vstříknutých do báze přes emitorový a kolektorový P-N přechod [BeS], [GuP]. Z toho vyplívá, že rovnice proudů tranzistoru lze vyjádřit taky jako funkci náboje Q. Takto formulované rovnice proudů představují tzv. nábojový model tranzistoru, jehož význam spočívá v tom, že umožňuje názorně vysvětlovat přechodné děje v tranzistoru. Náboj QE v bázi (4.11), pocházející od elektronů vstříknutých přes emitorový P-N přechod, lze upravit na tvar U (4.18a) Q E = I Z TB exp B UT LH B (1 + α ) H (1 + α ) =τ B (4.18b) kde TB = 2D 2L Konstanta TB se nazývá časová konstanta báze. Pro odvození rovnic jsme využili výraz (4.9c) udávající zbytkový proud IZ = IZE a známou souvislost L2 = τD. Dále pak jsme použili také zná-
55
56
12
mou rovnici (4.5) pro koncentraci nábojů v bázi na P-N přechodu, přičemž ve výrazu jsme zanedbali jedničku vzhledem k velikosti hodnot exponenciální funkce. Z rovnice (4.18b) je zřejmé, že časová konstanta TB je mnohem menší než doba životnosti τ. Je to pochopitelné, když si uvědomíme, že podle definice je τ doba, za kterou koncentrace vstříknutých nábojů do polovodiče díky rekombinace poklesne o 63%, zatím co v bázi většina elektronů (α) stačí dosáhnou kolektorový P-N přechod a tak se vyhnout rekombinaci.. Pro náboj (4.14), pocházející od elektronů emitovaných do báze přes kolektorový P-N přechod, analogickým postupem odvodíme výraz U U (4.18c) Q C = I Z TB exp B exp − C UT UT kde jsme navíc zohlednili skutečnost, že napětí na kolektorovém přechodu je UB - UC. Dosazením rovnic (4.18) do (4.16) dostaneme 1 (Q E − αQ C ) IE = (4.19a) TB 1 (αQ E − Q C ) IC = (4.19b) TB 1− α (Q E + Q B ) = 1 − α Q , kde Q = QE + QB IB = (4.19c) TB TB Rovnice (4.19) představují nábojový model tranzistoru v ustáleném stavu. Protože bázový proud IB je přímo úměrný celkovému náboji báze Q, statické charakteristiky na Obr.4.4 jsou zároveň platné i pro nábojový model s tím rozdílem, že namísto parametru bázového proud vystupuje náboj Q. Jak jsme již uvedli, nábojový model zavádíme hlavně proto, abychom názorněji vysvětlili proces v tranzistoru z jednoho ustáleného stavu do druhého. Nábojový model tranzistoru je založen na předpokladu, že při skokové změně bázového proudu IB z hodnoty IB1 na hodnotu IB2 se náboj Q v bázi vlivem rekombinace elektronů mění jen postupně z hodnoty Q1 na Q2, přičemž jejich hodnoty udává rovnice (4.19c). Diferenciální rovnice, která tento proces rekombinace popisuje je dQ Q = dt TB a její řešení s uvedenými okrajovými podmínkami je t Q = (Q1 − Q 2 ) exp − + Q2 (4.19d) TB Rovnice (4.19) představují nábojový model platný nejen pro ustálený stav tranzistoru, ale i pro analýzu přechodových dějů. V následující stati je použijeme k úvahám o přechodu tranzistoru z nasyceného stavu do zesilovacího (eventuálně vypnutého) stavu.
4.7 Přechodový děj Grafy na Obr.4.5 ilustrují přechod tranzistoru ze stavu, kdy je buzen bázovým proudem IB1, do nového stavu poté, co se bázový proud skokem změnil na hodnotu IB2. Tranzistor je připojen ke zdroji napětí UCC přes rezistor R podle schématu v levém dolním rohu Obr.4.5. Náčrt zde ukazuje postup výpočtu přechodného děje. Parametry tranzistoru, napětí UCC a odpor R je totožný s údaji na Obr.4.4.
56
57
13
Na Obr.4.5 jsou znázorněny dvě tranzienty. Prvá tranzienta odpovídá skoku normovaného proudu báze z hodnoty IB1 = 1 na hodnotu IB2 (přechod z nasyceného režimu do zesilovacího). Druhá tranzienta představuje přechod při skoku od IB1 = 1 na hodnotu IB2 = 0 (přechod z nasyceného režimu do vypnutého stavu tranzistoru). V programu je realizován následující algoritmus výpočtu v souladu s náčrtem v levém dolním rohu Obr.4.5. a) Podle rovnice (4.19c) pro proud IB1 se vypočítá počáteční hodnota náboje Q. b) Podle rovnice (19d) se počítá průběh Q jako funkce času. c) V každém kroku času t pro okamžitou hodnotu Q se vypočítá příslušný proud IB (4.19c). d) Vypočítá se průsečík volt-ampérové charakteristiky proudu IB a zatěžovací přímky. e) Průsečík určí hodnotu okamžitého kolektorového napětí UC. f) Okamžitá hodnota UC a čas t určí bod diagramu kolektorového napětí UC jako funkci času (diagram v pravém spodním rohu).
Obr.4.5 Tranzienty tranzistoru
Plochý úsek diagramu U(t) znamená, že v odpovídajícím časovém intervalu je tranzistor stále v nasyceném režimu. Odpovídající časový interval se nazývá doba vyprázdnění, protože se odstraňuje ta složka náboje Q, která byla emitovaná do báze kolektorem. Doba vyprázdnění se prodlouží se zmenšením proudu IB2. Po vyprázdnění náboje pocházejícího od kolektoru přejde tranzistor do zesilovacího režimu a U(t) se mění podle exponenciální funkce s časovou konstantou TB (4.18b). Tento interval nazýváme doba zotavení tranzistoru. Konečná doba přechodu tranzistoru z jednoho stavu do druhého limituje rychlost obvodu, v kterém je tranzistor zapojen. Zkrátit dobu vyprázdnění lze dosáhnout zmenšením proudu IB1 na nezbytnou hodnotu. V integrovaných obvodech TTL, jak ještě uvidíme v 8.kapitole, je žádoucí budit tranzistor až do stavu nasycení, aby se tím zajistila spolehlivost funkce obvodu i při rozptylu parametrů komponent, s kterým je třeba vždy počítat. Jiná možnost zkrácení doby vy-
57
58
14
prázdnění spočívá v připojení Schottkyho diody mezi kolektor a bázi, která zabrání, aby napětí UC pokleslo hluboko do nasyceného stavu tranzistoru. Exponenciální průběh tranzienty, když je tranzistor již v zesilovacím režimu, napovídá možnost zkrátit tuto část tranzienty. Ilustruje to experiment znázorněný na Obr.4.6. Napěťové impulsy se k bázi přivádějí přes paralelní RC článek, který se navrhne tak, aby jeho časová konstanta se rovnala časové konstantě báze tranzistoru RBCB = TB.
Obr.4.6 Vliv RC článku na kvalitu přenosu impulsů
Odpor RB se volí tak, aby při daném rozkmitu vstupního napětí tekl bázi tranzistoru proud IB1 resp. IB2. Funkci kondenzátoru CB ilustruje (Obr.4.6), kde a) odezva UC při absenci kondenzátoru CB b) odezva UC při nedostatečné kapacitě kondenzátoru CB c) odezva UC při příliš veliké kapacitě kondenzátoru CB d) odezva UC při optimální kapacitě kondenzátoru CB
4.8 Modulace šířky báze tranzistoru kolektorovým napětím Volt-ampérové charakteristiky Ebersovho-Mollovho modelu tranzistoru (4.16) vykazují v jejich zesilovací části horizontální úsečky (Obr.4.4). Je to důsledek toho, že při odvozovaní uvedeních rovnic jsme zjednodušeně předpokládali, že délka HB báze je neměnná a tudíž proudový zesilovací činitel β je konstantní v celém rozsahu kolektorového napětí UC. Jinými slovy řečeno, zanedbali jsme proměnlivost šířky prostorového náboje na kolektorovém P-N přechodu v závislosti na UC. Tato proměnlivost má za následek modulaci šířky HB báze a následně proudového zesilovacího činitele β. Modulace šířky báze výrazněji se projeví v zesilovací části charakteristik, kde obecná forma (4.4d) pro UC > 4UT se zredukuje na dobře známý vztah IC = βIB. Právě modulace β způsobí, že volt-ampérové charakteristiky mají spíš podobu uvedenou na Obr.4.7, než tvar EbersovhoMollovho modelu tranzistoru (Obr.4.4). Problematikou prostorového náboje jsme se zevrubně zabývali v třetí kapitole, kde jsme pro šířku prostorového náboje odvodili rovnici (3.22) v aplikaci na diodu. Zde uvedeme její repliku ve formě, která je vhodná pro kolektorový P-N přechod tranzistoru NPN. Rozdíl je v tom, že u diody jsme předpokládali silně dotovanou P oblast křemíku a u NPN tranzistoru je silně dotovaná N
58
59
15
oblast kolektoru. Šířka prostorového náboje se proto výrazně projevuje na straně báze. Přiložené napětí na P-N přechodu se rovná rozdílu napětí kolektoru a báze UC - UB. Šířka prostorového náboje h(UC) v báze, jako funkce kolektorového napětí, je ⎛ 2ε ⎞ ⎜⎜ (VNP + (U C − U B ))⎟⎟ (4.20) ⎝ eN B ⎠ kde NB je koncentrace akceptorů báze, NC je koncentrace donorů kolektoru a VNP je vestavěné napětí (3.3) kolektorového P-N přechodu směrující od kolektoru k bázi. Rovnici (3.22) jsme odvodili za předpokladu, že prakticky celá oblast prostorového náboje se nachází na straně P-N přechodu s výrazně menší dotaci. Poměr dotací před odmocninou v rovnici (4.20) je opravný faktor, který z celé šíře prostorového náboje určí část připadající na bázi a tudíž se nevyžaduje výrazný rozdíl mezi NC a NB. h (U C ) =
NC NC + NB
Obr.4.7 Vliv modulaci délky báze prostorovým nábojem kolektorového P-N přechodu na voltampérové charakteristiky
Šíře HB báze, s uvážením šířky prostorového náboje, bude HB = H0 - h(UC), kde H0 je vzájemná vzdálenost kolektorového a emitorového přechodu daná technologii. S uvážením uvedených vztahů a výrazu (4.9a), proudový zesilovací činitel β vychází L β= −1 (4.21) H 0 − h (U C )
59
60
16
S nárůstem šířky prostorového náboje zpočátku β umírněně narůstá a volt-ampérové charakteristiky stoupají skoro lineárně. Stoupání charakteristik výrazně se zrychlí, když h(UC) svou velikostí se přiblíží k H0 a β limituje k nekonečnu. Na Obr.4.7 jsou znázorněny charakteristiky tranzistoru pro technologické údaje uvedené v levé části, když šířka báze je modulována napětím UC podle vzorců (4.20) a (4.21). Horní charakteristiky jsou vypočítané programem v rozsahu napětí 0 V až 5 V. Ty samé charakteristiky v deset krát větším měřítku UC jsou uvedeny v dolní části. Ikona v levé dolní části Obr.4.7 symbolizuje volt-ampérové charakteristiky. Tečkovaně jsou znázorněny tečny ke kvazi lineární části charakteristik. Tečny protínají osu napětí UC v bodě UA zvaném Earlyho napětí. Není třeba se divit, že se všechny tečny protínají v jednom bodě. Je to důsledek rovnice (4.16d) resp.(4.21). Tvar volt-ampérové charakteristiky je totiž dán výrazem na pravé straně rovnice (4.16d), přičemž měřítko vertikální proudové souřadnice je dáno bázovým proudem IB. Jinými slovy, všechny charakteristiky jsou kopie jedné "vzorové" charakteristiky s různým měřítkem na vertikální proudové ose. Z toho pak vyplývá, že všechny tečny se křižují v jednom bodě, pokud patří k stejné hodnotě kolektorového napětí UC. Earlyho napětí je průsečík speciálních tečen, vedených ke kvazi lineární části volt-ampérových charakteristik. Prostorový náboj u kolektorového P-N přechodu zabírá relativně velkou šířku. Chceme-li dosáhnout kvazi lineární část charakteristik ve větším rozsahu kolektorového napětí, máme k dispozici dvě možnosti. • Zvolit větší šířku H0 báze. To má za následek zmenšení proudového zesilovacího činitele β, jelikož difúzní délka L v (4.21) je konstantní a je dána dobou života τ elektronů a jejich difúzní konstantou D: L = τD . Navíc, rozměry tranzistoru se zvětšují. • Zvolit co největší dotaci NB báze, protože podle (4.20) šířka prostorového napětí se tím zmenšuje.
60
61
1
5. MOS tranzistor MOS tranzistory dostaly svůj název podle prvých písmen technologických vrstev prvých tranzistorů tohoto typu: Metal - Oxide - Semiconductor. Dnes se tento název používá přestože řídící elektroda (hradlo) nemusí být kovová (hliník) a izolační vrstva není vždy jen oxid křemíku SiO2. Existuje několik akronymů pro tento typ tranzistorů: MISFET (Metal - Insulator Semiconductor Field-effect Tranzistor), IGFET (Insulated - Gate - Field-effect Tranzistor). MOS tranzistor patří do rodiny unipolárních komponent využívajících povrchové vlastnosti polovodiče na rozdíl od bipolárních tranzistorů, které jsou založeny na vlastnostech P-N přechodu v objemu polovodiče. Do této rodiny unipolárních tranzistorů patří např. JFET (Junction Field-effect Tranzistor), nebo MESFET (Metal - Semiconductor - Fiel-effect Tranzistor). Nicméně, MOS tranzistor je nejdůležitější komponenta pro obvody velké integrace jako je např. mikroprocesor, nebo paměti a logické obvody vůbec. V této kapitole budeme analyzovat funkci MOS tranzistoru na základě jeho geometrických rozměrů a údajů jeho technologických vrstev (endo-parametry). Vycházeje z této analýzy odvodíme jeho exoparametry (volt-ampérové charakteristiky, prahové napětí), které se dají měřit na vývodech součástky pomocí voltmetru a ampérmetru.
5.1 Kvalitativní analýza MOS tranzistoru Technologické vrstvy MOS tranzistoru ilustruje Obr.5.1. Základem každého tranzistoru je tzv. báze. Na jednom čipu integrovaného obvodu mohou se vyskytovat jak tranzistory s bázi vodivosti typu P, tak i typu N. V předstihu uveďme, že typickým příkladem jsou integrované obvody CMOS (Complementary MOS), kde základným polovodičem, zvaným substrát, je polovodič vodivosti typu N, který současně tvoří bázi tranzistorů. Do substrátu se implementují v určených oblastech akceptory, které pak vytvářejí tzv. "jámy" s vodivosti typu P, které slouží jako báze tranzistorů jiného typu.Více o technologickém postupu řekneme v 6. kapitole.
Obr.5.1 Pohled na hlavní technologické vrstvy a jejich rozměry MOS tranzistoru. Na Obr.5.1, kvůli názornosti výkladu, je znázorněna báze vodivosti typu P (akceptory dotovaný polovodič), do které jsou implementovány donory jenž vytvářejí kolektor (drain) a emitor (sourse) tranzistoru s vodivostí N. Horní index v označení N+ naznačuje, že se jedná o dotaci donorů s vysokou koncentrací. Z technologického pohledu, ani rozměrově, není žádný rozdíl mezi emitorem a kolektorem. Co je kolektor a co je emitor určí napětí k ním přivedené. V této kapitole zpočátku budeme předpokládat, že izolační vrstva pod hradlem je oxid křemíku SiO2. Později uvedeme důvody pro komplexnější strukturu izolační vrstvy. Hradlo bývá buď metalické (napařovaný hliník Al), nebo polykrystalický křemík. Geometrické rozměry tranzistoru jsou určeny následujícími údaji 61
62
2
a) L - vzdálenost mezi emitorem a kolektorem, neboli délka inverzního kanálu, kterému je věnována hlavní pozornost v následujících statích. b) Z - šířka inverzního kanálu. c) LH - délka hradla. d) LL - postranní přesah hradla nad inverzním kanálem Na Obr.5.1 je tento přesah znázorněn jen nad délkou inverzního kanálu, avšak přesah existuje i nad jeho šířkou. e) hí - tloušťka izolační vrstvy SiO2. f) h - šířka vyprázdněné oblasti V analýze funkce MOS tranzistoru rozhodující význam má hustota čtyř plošných nábojů: Qef, QG(y), Qh(y), a Qm(y), přičemž velikost posledních tří závisí na vzdálenosti y od emitoru (Obr.5.1). Fyzikální význam uvedených nábojů objasníme pomocí Obr.5.2, kde kromě nábojů jsou znázorněny také energetické pásy. Tento pohled na fyzikální děje v křemíku potřebujeme, abychom mohli kvantifikovat výklad, který bude nejdřív jen popisný, kvalitativní. Náboje a energetické pásy na Obr.5.2 jsou načrtnuty pro tranzistor jehož báze je křemík s vodivosti typu P. Dokumentuje to poloha Fermiho-Diracova energie WF, která je nakreslena pod intrinsickou energetickou hladinou Wi poblíž valenční energetické hladiny WV. Náčrty energetických hladin hradla na Obr.5.2 okazují, že se jedná o hrdlo akceptory silně legovaného poly-krystalického křemíku (vodivost typu P). Díky vysoké koncentrace příměsí (akceptorů) Fermiho-Diracova energetická hladina je velmi blízko valenční energetické hladině a proto na Obr.5.2 na straně hradla kreslíme jen WF. Náboj Qef je "zástupcem" čtyř nábojů, které v izolantu SiO2 vznikají během výroby tranzistoru (Obr.5.2a). 1) Kolečka zobrazují náboje QSS na rozhraní Si - SiO2 v důsledku toho, že periodická krystalická struktura na rozhraní je ukončena. To má za následek, že v zakázaném pásu křemíku vznikají energetické hladiny, na kterých se fixují kladné náboje. Jejich hustota závisí na orientaci krystalu křemíku. Pro orientaci <100> hustota může být menší než 1014 m-2 a pro orientaci křemíku <111> je cca 1013 m-2. 2) Čtverečky symbolizují náboje v SiO2, které se fixují v blízkosti rozhraní Si - SiO2. Jejich plošní hustota je závislá na technologickém procesu a díky jejich blízkosti k rozhraní i na krystalické orientaci Si. Pro <100> se udává 1012 m-2 a pro <111> 5x1012 m-2. 3) Znaménko + symbolizuje náboje roztroušené po celém objemu SiO2 díky defektům. 4) Hvězdičky * představují náboje, které při vysokých teplotách nebo intenzitách elektrického pole se mohou i pohybovat. V teorii modelu MOS tranzistoru uvedené čtyři dílčí náboje se nahrazují jedním plošným nábojem Qef (Obr.5.2b až d), jenž může mít hodnotu (1 až 5)x10-4 Cm-2 a považuje se za nezávislý na napětích UG, UB, US a UD. Náboj Qef je kladný, proto odpudí v křemíku díry v blízkosti rozhraní Si - SiO2 a tak zde zůstanou nevykompenzované záporné atomy akceptorů, které vytvářejí tzv. vyprázdněnou zónu (depletion) záporných nábojů Qh. Vyprázdněná zóna se také nazývá ochuzená zóna. Záporný náboj Qh je znázorněn v levé části Obr.5.2a černým obdélníkem. V reprezentaci energetických hladin křemíku (v pravé části Obr.5.2a) se vyprázdněná zóna projeví ohnutím pásem tak, že energetická úroveň valenčního pásu WV se vzdálí od úrovni Fermiho-Diraca WF. V kapitole 2 jsme odvodili vzorec (2.8), z kterého vyplývá, že koncentrace majoritních děr exponenciálně klesá s energetickým rozdílem WF - WV.a tudíž záporné ionty akceptorů zůstávají nevykompenzované. Pravě jejich plošnou hustotu označujeme Qh.
62
63
3
Obr.5.2. Náboje MOS tranzistoru a jejich vliv na energetické pásy křemíku. Na Obr.5.2b až d jsou znázorněny různé hodnoty náboje QG a jeho vliv na náboje v křemíku Si a energetické pásy. Náboj QG lze ovládat pomocí napěti UG. Pro napětí zobrazené na Obr.5.1 platí tato úmluva. a) Všechna napětí se měří vzhledem k bodu zvaném zem, nebo k jinému vztažnému místu (jak je tomu např. v integrovaných obvodech CMOS) b) Napětí mezi emitorem a bázi, resp. mezi kolektorem a bázi je takové, že příslušné P-N přechody jsou polarizovány v závěrném směru. Pro náš příklad tranzistoru s vodivostí báze typu P (děrová vodivost) to znamená US >= UB a UD > UB. c) V našem příkladu tranzistoru platí UD > US. Obecně za emitor (source) považujeme tu oblast tranzistoru od které náboje v inverzním kanálu "vytékají". Jak ještě uvidíme, v našem příkladu náboje inverzního kanálu jsou elektrony a postupují od emitoru ke kolektoru (drain), tj. v opačném směru než je proud ID. d) Pokud nebude řečeno jinak, pokládáme napětí báze UB = 0. Na Obr.5.2b je napětí UG záporné, co má za následek záporný plošný náboj QG také hodnoty, že QG = -Qef. Vzniká tak rozdělení nábojů, která jsou typické pro nabitý kondenzátor. Mezi dvěma náboji v izolantu panuje elektrické pole, ale mimo tuto dvojici nábojů elektrické pole není. Díky tomu, že v náboji Qef je zahrnuta i jeho složku QSS na rozhraní Si-SiO2, absence elektrického pole v křemíku nevyvolá ochuzenou zónu (Qh = 0) a nezpůsobí zakřivení energetických pásem. Této situaci se říká stav plochých pásů (flat-band). Na Obr.5.2c je zobrazena situace při UG kladném, ale ne příliš velikém. Na hradle tak vzniká kladný plošný náboj QG, který podporuje vliv náboje Qef a spolu s nim způsobuje zakřivení energetických pásů větší než samostatný náboj Qef. Na Obr.5.2d je napětí UG již tak veliké, že příslušný plošný náboj hradla QG nejenže odpudí v křemíku Si díry a vyvolá ochuzenou zónu se zápornými fixními náboji iontů akceptorů Qh, ale 63
64
4
ještě přitáhne k rozhraní Si-SiO2 elektrony s plošnou hustotou Qm Elektrony Qm vytvářejí tzv. inverzní kanál. Elektrony, čili náboje Qm jsou schopny pohybu a tak mezi emitorem a kolektorem vytvářejí vodivou cestu, kde pod vlivem rozdílu kolektorového napětí UD a emitorového napětí US teče proud ID. Vznik inverzního kanálu se projevuje na energetických pásech tím, že intrinsická energetická hladina Wi se ohne natolik, že u rozhraní Si-SiO2 se ocitne pod energetickou hladinou Fermiho-Diraca WF.
5.2 Náboje MOS tranzistoru V předešlé stati jsme uvedli kvalitativní analýzu funkce MOS tranzistoru. V této stati odvodíme rovnice, které kvantifikují vztahy mezi náboji a napětími s konečným cílem vyjádřit kolektorový proud ID jako funkci napětí. Též přesněji specifikujeme podmínky vzniku inverzního kanálu. Na Obr.5.3 jsou znázorněny energetické pásy a hladiny v křemíku, jak jsme je uvedli v zmenšeném měřítku již na Obr.5.2d. Protože v této stati vyjadřujeme závislost nábojů a kolektorového proudu na napětích, namísto pojmu Fermiho-Diracové energie WF budeme používat dva pojmy, které zavedeme podle Obr.5.3 a) Fermiho-Diracův potenciál Φ, který se měří v jednotkách napětí a je definován rozdílem energii Fermiho-Diracové energie intrinsického a legovaného polovodiče pomocí rovnice eΦ = WFi - WF, kde e je elementární náboj (absolutní hodnota náboje elektronu). b) Elektrostatický potenciál ψ, který má podle definice nulovou hodnotu v hloubí polovodiče a měří se vzhledem intrinsické úrovně Fermiho-Diracové energie WFi.
Obr.5.3 Energetické pásy na rozhraní izolant křemík V 2.kapitole, věnované fyzikálním základům křemíku, jsme odvodili rovnice (2.7b) a (2.8), které v právě zavedených pojmech mají tvar W − WFi e (ψ − Φ ) n = n i exp − C = n i exp (5.1a) kT kT WFi − WV e (Φ − ψ ) , = p i exp (5.1b) kT kT kde ni = pi je koncentrace elektronů a děr v intrinsickém polovodiči a n resp. p je koncentrace volných elektronů a děr v legovaném polovodiči. Potenciál Ф snadno určíme, když máme danou koncentraci akceptorů NA, resp. donorů ND. Jak jsme uvedli v 2.kapitole (2.3), již při pokojových p = p i exp −
64
65
5
teplotách platí n = ND, resp. p = NA a v hloubi polovodiče Ψ = 0. Dosazením těchto hodnot do (5.1), elementárními úpravami dostaneme kT N D Φ=− ln pro polovodič N s elektronovou vodivostí, (5.1c) e ni kT N A Φ= ln pro polovodič P s děrovou vodivostí. (5.1d) e pi Záporné znaménko v (5.1c) je v souladu s tím, že v polovodiči dotovaném donory je FermihoDiracova energetická hladina nad hladinou intrinsického polovodiče.. V našem příkladu tranzistoru podle Obr.5.3 je polovodič typu P, tudíž podle rovnic (5.1) koncentrace děr v hloubi polovodiče (daleko od rozhraní s izolantem) převládá nad elektrony. Na rozhraní Si-SiO2 je elektrostatický potenciál ψ = ψs a podle (5.1) převládá koncentrace pohyblivých elektronů, které vytvářejí inverzní kanál. Inverzní kanál se začíná tvořit okamžitě, když elektrostatický potenciál nabude hodnoty větší než nula ψ > 0. Je-li tranzistor určen pro aplikace, kde napájecí napětí je několik voltů (UDD = 5V), pak inverze vodivosti na rozhraní se projeví tehdy, až když elektrostatický potenciál ψs dosáhne dostatečně velkou hodnotu. Říká se tomu silná inverze, která se v teorii modelů tranzistoru definuje ψs = 2Φ. Navíc, v elementární teorii modelu MOS tranzistoru se předpokládá, že v silné inverzi je ψs invariantní vzhledem k napětím. Na Obr.5.4 je v zvětšeném měřítku zobrazen řez tranzistorem ve vzdálenosti y od emitoru. Náboj QG představuje náboj na jednotkové ploše hradla. Snadno ho vyjádříme jako funkci napětí UG hradla a napětí U(y) inverzního kanálu v místě o souřadnici y, když si uvědomíme, že izolační vrstva SiO2 je dielektrikum kondenzátoru, jehož jednou elektrodou je hradlo a druhou inverzní kanál. Rozdíl od běžných kondenzátorů je v tom, že uvedené "elektrody" jsou z materiálů s různým Fermiho-Diracovým potenciálem. Ve výrazu pro náboj QG je tudíž třeba vzít v úvahu rozdíl potenciálu ФG hradla a potenciálu Фk polovodiče v oblasti inverzního kanálu. (5.2a) QG(y) = C (UG - U(y) - ФGi) , kde C je kapacita jednotkové plochy SiO2 ε C= i a ФGi = ФG - Фk = ΦG + Φ , (5.2b) hi kde εi je dielektrická permitivita izolantu pod hradlem. Potenciál Фk inverzního kanálu podle úmluvy o silné inverzi.má opačné znaménko jako potenciál Ф v hloubí polovodiče (Obr.5.3) Фk = - Ф. Hradlo bývá realizováno polykrystalickým křemíkem, nebo aluminiem a ФG má různé hodnoty. a) Je-li hradlo silně dotovaný polykrystalický křemík s vodivostí děr, pak jeho FermihoDiracova energie je prakticky na úrovni energii valenčního pásu a tudíž ФG = 0,55 V. b) Je-li hradlo silně dotovaný polykrystalický křemík s vodivostí elektronů, pak jeho Fermiho-Diracova energie je prakticky na úrovni energie vodivostního pásu a tudíž ФG = -0,55 V. c) Je-li hradlo z hliníku, pak se udává hodnota ФG = -0,6 V. Náboj Qh ochuzené oblasti bázi vzniká vypuzením děr kladnými náboji QG a Qef, čím vzniká ochuzená zóna, kde záporně nabité atomy donorů nejsou kompenzovány kladnými náboji děr. Je to obdobná oblast jakou jsme analyzovali v souvislosti P-N přechodem, jmenovitě kapacity diody v stati 3.5. Jenže v teorii P-N přechodu taková zóna se nazývá oblast prostorového náboje. Výsledky stati 3.5 automaticky bychom mohli aplikovat i na ochuzenou oblast MOS tranzistoru. Nicméně, zde zopakujeme analýzu tentokrát v pojmech obvyklých pro MOS tranzistor. Vypočítáme intenzitu E elektrického pole v ochuzené oblasti, z čeho pak vyplyne rozdíl napětí na okrajích oblasti.
65
66
6
Obr.5.4 Detail řezu tranzistoru ve vzdálenosti y od emitoru a příslušné náboje Analýza elektrického pole v ochuzené oblasti obvykle vychází z Poissanovy rovnice. Je to parciální diferenciální rovnice druhého stupně. Její řešení pro danou aplikaci nepředstavuje problém, nicméně dáváme přednost názornějšímu postupu, založenému na tvrzení jedné z Maxwellových rovnic: výtok F intenzity elektrického pole z uzavřené plochy S se rovná náboji Q plochou uzavřeného a vyděleného dielektrickou permitivitou prostředí ε. V našem případě prostředí je křemík, jehož relativní permitivita je 12. Na Obr.5.4 uzavřená plocha S má tvar pláště krychle zvolené tak, že intenzita E vychází jen její levou stranou, protože pravá strana je v hloubí polovodiče, kde je nulové elektrické pole. Posouvá-li se levá strana z polohy o souřadnici x = h do polohy x = 0, náboj Q obsažený v krychli lineárně narůstá a tudíž vzrůstá i intenzita E. Maximální hodnotu Emax dosáhne intenzita, když souřadnice levé strany krychle je x = 0 a krychle obsahuje celý náboj Qh ochuzené oblasti. Podle Maxwellovy rovnice je Emax = Qh / ε a tudíž intenzita elektrického E se vyjadřuje rovnicí (5.3a) E = Emax(1 - x / h(y)) . Při koncentraci dotací báze NB má Emax hodnotu (5.3b) Emax =eh(y)NB / ε . Rozdíl napětí U mezi okraji ochuzené oblasti dostaneme integrací E v mezích x = h a x = 0. Elementární integrovaní rovnice (5.3a) dává U = Emax h / 2 (plocha pod přímkou E Obr.5.4). Napěťový rozdíl U vyjádříme rozdílem napětí U(y) a UB, přičemž započítáme i skutečnost, že v silně inverzním kanálu podle předpokladu je ψs = 2Φ (5.3c) U = Emax h(y) / 2 = U(y) - UB + 2Φ Dělením rovnice (5.3c) rovnicí (5.3b) dostaneme po elementárních úpravách výraz pro šířku ochuzené oblasti h 2ε (5.3d) h (y ) = abs (U(y ) − U B + 2Φ ) eN B Uvážíme-li, že Qh = ehNB, dostaneme výraz pro náboj ochuzené oblasti Qh(y)= -δ 2εeN B |U(y) - UB + 2Φ|1/2 (5.4) kde δ = 1 pro tranzistor s děrovou vodivostí báze (typu P), a δ = -1 pro tranzistor s elektronovou vodivostí báze (typu N). V rovnicích (5.3d) a (5,4) je pod odmocninou absolutní hodnota výrazu, aby rovnice platily jak pro tranzistor s vodivostí báze typu P, tak i typu N.
66
67
7
Zbývá ještě určit náboj Qm - mobilní náboj v inverzním kanálu. Snadno ho určíme pomocí uvedené Maxwellovy rovnice, když si představíme elementární uzavřenou plochu zahrnující všechny čtyři náboje a výtok intenzity elektrického pole z ní. Na Obr.5.4 je tato plocha označená jako SQ. Zanedbáme-li intenzitu elektrického pole podél inverzního kanálu, pak podle uvedené Maxwellovy rovnice součet čtyř nábojů je rovný nule, protože intenzita elektrického pole mimo uvedenou plochu je nulová. (5.5a) Qm(y) = -QG(y) - Qef - Qh(y) Dosazením (5.2) a (5.4) dostaneme Qm(y) = - C (UG - U(y) - Utx) +δ 2εeN B |U(y) - UB + 2Φ|1/2 , (5.5b) kde Utx = ΦG + Φ - Qef / C (5.5c) Utx nezávisí na napětích, je to konstanta, kterou považujeme za vnitřní parametr tranzistoru (endoparametr). Náboj Qm se co do absolutní hodnoty zmenšuje se vzdáleností y od emitoru přesto, že napětí U(y) vzrůstá s y v důsledku přiblížení se ke kolektoru a jeho napětí. Proud v inverzním kanálu v každém místě musí být stejný, proto rychlost pohybu nábojů Qm vzrůstá se vzdálenosti y. Důsledkům této vzrůstající rychlosti je věnována analýza v následující stati. Příklad 5.1 Určíme náboje QG, Qh a Qm a další Tabulky 5.1 Vstupní údaje koncentrace dotace bázi (akceptory) NB 1 1021 m-3 intrinsická koncentrace nábojů n i , pi 1,5 1016 m-3 tloušťka izolační vrstvy SiO2 hi 1 10-7 m potenciál hradla poly-Si ΦG 0,55 V teplota okolí T 300 K K -10 -1 -3 4 2 permitivita Si (εr = 12) ε 1,06 10 kg m s A permitivita SiO2 (εr = 3,9) εi 3,45 10-11 kg-1m-3s4A2 -4 náboj v SiO2 Qef 1,00 10 Asm-2 napětí emitoru a bázi UE,UB 0 V napětí kolektoru UD 5 V elementární náboj e 1,60 10-19 As Boltzmannova konstanta k 1,38 10-23 JouleK-1 Tabulka 5.2 Výpočet v místě kanálu vzdáleném o y od emitoru, kde U(y) < UD symbol U(y) = 3V U(0) = 0V jednotka potenciál báze Φ 0,29 0,29 V -4 -4 kapacita jednotkové plochy C 3,45 10 3,45 10 Fm-2 pod hradlem náboj hradla QG 5,52 10-5 1,09 10-3 Asm-2 šířka ochuzené oblasti h 2,18 10-6 8,77 10-7 m 6 6 max.intenzita ochuzené obl. Emax 3,2906 10 1,3283 10 Vm-1 vnitrní parametr tranzistoru Utx 0,55 0,55 V náboj inverzního kanálu Qm -5,03 10-4 -1,33 10-3 Asm-2
67
vzorec (5.1d) (5.2b) (5.2a) (5.3d) (5.3b) (5.5c) (5.5b)
68
8
5.3 Proud kolektoru ID Intenzita elektrického pole v inverzním kanálu má dvě složky a) Složka kolmá na rozhraní s poly-Si má svůj původ v napěťovém rozdílu UG - UB a náboji Qef. Tato složka se nepodílí na pohybu elektronů podél kanálu a tudíž ani na proudu v kanálu. b) Složka E(y) podél inverzního kanálu má svůj původ v rozdílu napětí kolektoru UD a emitoru UE. Pod působením intenzity E(y) se náboje Qm(y) (5.5a) pohybují rychlosti v(E) a tvoří elektrický prou ID ID = Zv(E)Qm(y) , (5.6a) kde Z je šířka kanálu. Náboj Qm(y) je závislý na místě y v kanálu a proud ID je konstantní podél celého kanálu. Z toho vyplývá, že intenzita E a tudíž i rychlost v(E) nábojů se mění s místem v kanálu.. V 2. kapitole na Obr.2.15 jsme uvedli experimentální grafy závislosti rychlosti elektronů resp. děr na intenzitě elektrického pole v objemu polovodiče. Na Obr.5.5a jsou tyto grafy aproximovány křivkou, jenž má dvě asymptoty. První asymptota je tečna ke charakteristice rychlosti v bodě E = 0 a její směrnice dv µ0 = (5.6b) dE se nazývá pohyblivost nosičů (elektronů nebo děr). Druhá asymptota je maximální rychlost vmax nosičů v krystalu. Mezi těmito asymptotami závislost rychlosti na intenzitě aproximujeme funkcí E (5.6c) v = µ0 µ0E 1+ v max
Obr.5.5 Závislost rychlosti v volných nábojů v krystalu na intenzitě E elektrického pole
Pro další úvahy spíš než závislost rychlosti na intenzitě potřebujeme výraz závislosti intenzity E na rychlosti. Graficky se tato závislost získá otočením Obr.5.5a o 90 stupňů a zrcadlení vzhledem k osy E (Obr.5.5b). Matematicky se tato závislost aproximuje funkcí 1 v (5.6d) E= v µ0 1− v max V experimentálně naměřených grafech (Obr.2.15) pohyblivost nosičů µ0 a maximální rychlost vmax souvisí s nahodilým pohybem nosičů od srážky ke srážce s atomy v objemu polovodiče. Odtud název objemová pohyblivost. V tranzistoru je pohyb nábojů omezen na inverzní kanál, jehož "stěny" představují další rozptylová centra, na kterých se náboje odrážejí (Obr.5,5c) a jejich driftová rychlost se zpomaluje. Pro nízkou intenzitu elektrického pole E podél kanálu má
68
69
9
toto zpomalení za následek snížení pohyblivosti µ0 nábojů 2 až 3 krát oproti objemové pohyblivosti. V inverzním kanálu se pohyblivost µ0 nazývá povrchová pohyblivost. Při vysokých intenzitách E náboje méně často narážejí na stěny kanálu a jejich rychlost se blíží k rychlosti vmax v objemu polovodiče. Do rovnice (5.6d) dosaďme v(E) z rovnice (5.6a). Po elementárních úpravách dostaneme ⎛ I ⎞ dU(y ) , (5.7) I D = ⎜⎜ ZQ m (y ) − D ⎟⎟µ 0 v max ⎠ dy ⎝ kde jsme použili známou souvislost mezi intenzitou E a gradientem potenciálu E = -dU(y)/dy. Když do této diferenciální rovnice za Qm(y) dosadíme výraz (5.5b) a integrujeme ji v mezích od napětí emitoru UE do napětí kolektoru UD podél délky L kanálu, dostaneme rovnice vyjadřující kolektorový proud ID jako funkci napětí UD, US, UG a UB. ** ID = K{(UG-Utx-UD)2-(UG-Utx-US)2 + k{[abs(UD-UB+2Φ)]3/2-[abs(US-UB+2Φ)]3/2}} (5.8a) µ 0 CZ 1 (5.8b) K= µ0 2L 1+ abs (U D − U S ) v max L 4 2εeN B (5.8c) 3 C V rovnicích (2.8a) a (5.8b) jsme dodatečně zavedli absolutné hodnoty výrazů, aby rovnice byly platné jak pro tranzistor na bázi polovodiče s vodivosti děrovou, tak elektronovou. Pro tranzistor s elektronovou vodivostí báze jsou totiž napětí záporná a pod odmocninou záporné hodnoty nemají fyzikální význam. Toto zobecnění rovnic má ovšem za následek, že proud ID pro oba typy tranzistorů směřuje od kolektoru k emitoru. Rovnice (5.8) tvoří základ pro volt-ampérové charakteristiky MOS tranzistorů. Tyto charakteristiky se obvykle zobrazují jako závislost kolektorového proudu ID na kolektorovém napětí UD pro dané napětí hradla UG při uzemněném emitoru US = 0 a báze UB = 0. Voltampérové charakteristiky podle rovnic (5.8) jsou znázorněny na Obr.5.6, který svědčí o tom, že uvedené rovnice aproximují naměřené charakteristiky jen v omezeném oboru napětí UD, jmenovitě v oboru 0< UD < UDsat. Saturační napětí UDsat na Obr.5.6 je dáno maximální hodnotou kolektorového proudu ID. Při odvození rovnic (5.8) jsme neuvážili situaci na kolektorovém konci inverzního kanálu, která je znázorněna na Obr.5.6b. Po dosažení saturačního napětí UDsat, na konci inverzního kanálu napětí zůstává nezměněno UDsat přesto, že UD > UDsat. Mezi koncem inverzního kanálu a oblastí kolektoru se vytváří tak ochuzená oblast šířky dL, která narůstá s rozdílem UD - UDsat. V rovnicích (5.8) namísto fyzické vzdálenosti L mezi emitorem a kolektorem je třeba dosazovat efektivní délku kanálu Lef = L(1-dL). Na Obr.5.6b je znázorněno několik siločar intenzity elektrického pole v okolí ochuzené oblasti. Analýzu elektrického pole a jeho vliv na dL elementárními matematickými prostředky nelze provést. Nicméně, pro orientační odhad použijeme upravený výraz (5,3d) 2ε dL = α abs (U D − U DSat ) , eN B k=δ
**
Mezivýsledky integrování U ( y )= U D
3 ⎤ ⎡ CZ (U G − U tx − U(y ))2 + 2Z 2εeN B (U(y ) − U B + 2Φ ) 2 − I D U(y )⎥ IDL = µ0 ⎢ v max 3 ⎦ U ( y )= U E ⎣ 2
U( y)=U
D 3 ⎛ µ abs(UD − US ) ⎞ µ0CZ⎡ ⎟⎟ = (⎢ UG − Utx − U(y))2 + 4 2εeNB (U(y) − UB + 2Φ) 2 ⎤⎥ IDL⎜⎜1+ 0 3C L 2 ⎣ ⎦ U( y)=UE ⎝ vmax ⎠
69
70
10
kde α = 0,03 je heuristický koeficient (hodnotu heuristického koeficientu nelze exaktně dokázat, nicméně dosahují se sním uspokojivé výsledky).
Obr.5.6 Volt-ampérové charakteristiky tranzistoru s uzemněným emitorem podle rovnic (5.8)
S popsanými úpravami vypočtené volt-ampérové charakteristiky MOS tranzistoru s uzemněným emitorem jsou znázorněny na Obr.5.7. V nasycené oblasti tyto charakteristiky mírně stoupají, díky zkracování efektivní délky Lef inverzního kanálu.
Obr.5.7 Volt-ampérové charakteristiky MOS tranzistoru
5.4 Prahové napětí Charakteristiky na Obr.5.6 a Obr.5.7 ukazují, že kolektorový proud ID nabude hodnotu větší než nula při dostatečně velkém napětí hradla UG. Napětí hradla, při kterém začíná téct kolektorový proud se nazývá prahové napěti Uth (threshold voltage). Z Obr.5.6 vyplývá, že pro prahové napětí Uth maximum kolektorového proudu nastane již při kolektorovém napětí rovném emitorovému napětí UD = US. Maximum kolektorového proudu dostaneme když derivaci rovnice (5.8a) podle UD položíme rovné nule dI D (U D , U S U G , U B ) = 0. dU D Po dosazení do této rovnice UB = 0, US = 0 a UD = US elementárními úpravami vyjádříme UG, co je právě hledané prahové napětí Uth 2εeN B U th = U tx + δ abs(2Φ ) (5.9) C Na Obr.5.8 jsou podle rovnice (5.9) znázorněny závislosti prahového napětí na koncentraci dotací NB báze vodivosti typu P a N. Prahové napětí je závislé také na materiálu hradla zprostředkovaně jeho Fermiho-Diracovým potenciálem ΦG. Na Obr.5.8 jsou vyneseny grafy pro
70
71
11
hradlo z poly-Si+ dotovaného akceptory a pro hliníkové hradlo. Graf prahového napětí pro hradlo z poly-Si dotovaného donory je prakticky totožný s grafem pro aluminiové hradlo. Prahové napětí Uth kromě uvedených technologických parametrů závisí ještě na fiktivním náboji izolační vrstvy Qef a tloušťce hi izolační vrstvy a jejího materiálu. Grafy na Obr.5.8 byly vypočteny pro Qef = 10-4 Asm-2, hi = 10-7 m a materiál izolace SiO2 s relativní permitivitou εr = 3,9. K výpočtu prahového napětí i pro jiné technologické parametry lze použít Program CD-exe, který je přiložen k této publikaci.
Obr.5.8 Prahové napětí při některých technologických parametrech tranzistoru
Grafy na Obr.5.8 ilustrují změny prahového napětí vyvolané materiálem hradla, přesněji Fermiho-Diracovým potenciálem hradla. Těmito prostředky lze měnit prahové napětí "skokově", protože výběr materiálu je omezen. "Spojitě" lze měnit prahové napětí efektivním nábojem Qef izolantu, nebo tloušťkou hi izolantu. Prahové napětí je podle (5.8) úměrné Utx a to je zase podle (5.5c) úměrné podílu Qef / C, přičemž kapacita C je nepřímo úměrná tloušťce hi. Ve stati 5.10 ukážeme struktury MOS obvodů, v kterých lze prahové napětí nastavit elektricky.
Obr.5.9 Závislost prahového napětí na efektivním náboji izolantu
Grafy na Obr.5.9 ilustrují závislost prahového napětí na efektivním náboji Qef pro tranzistor s elektronovou vodivostí inverzního kanálu. Větší kladný náboj Qef posouvá prahové napětí Uth k záporným hodnotám (k ochuzenému typu tranzistoru Obr.5.10b). Má to názorné fyzikální vysvětlení. Kladný náboj Qef podporuje tvorbu inverzního kanálu, když pohyblivé náboje jsou zde elektrony. Při větších hodnotách Qef sám tento náboj již při nulovém, nebo dokonce záporném hradlovém napětí dokáže vytvořit inverzní kanál a nepotřebuje k tomu kladný náboj hradla QG Opačný vliv má kladný náboj Qef v případě tranzistoru, kde pohyblivé náboje kanálu jsou díry. V tomto případě náboj Qef odpuzuje díry inverzního kanálu a tím brání tvorbě tohoto kanálu.
71
72
12
Prahové napětí se posouvá směrem k záporným hodnotám (k obohacenému typu tranzistoru Obr.5.10a), protože nyní je potřebný větší záporný náboj QG na hradle, aby vykompenzoval účinky kladného náboje Qef. Podobné tendence posuvu prahového napětí jako Qef má i tloušťka hi izolantu. Přitom musíme mít na zřeteli, že s větší tloušťkou klesá vliv napětí hradla (náboje QG) na inverzní kanál. Ve výrazu Utx (5.5c) vystupuje tloušťka izolantu prostřednictvím kapacity hradla C. Proto i permitivita izolantu ovlivňuje prahové napětí. S cílem zvětšit efektivní hodnotu permitivity realizuje se hradlo ze dvou vrstev. Jedna vrstva SiO2 tloušťky 40 nm chrání povrch křemíku a druhá vrstva nitridu křemíku Si3N4 tloušťky 60nm zvyšuje efektivní permitivitu izolantu, protože jeho relativní permitivita je 7. Podle prahového napětí dělíme MOS tranzistory na obohacený typ a na ochuzený typ. Obohacený typ se vyznačuje tím, že při nulovém napětí hradla UG = 0 saturovaný kolektorový proud IDsat je rovný nule (Obr.5.10a). Ochuzený typ vykazuje saturovaný kolektorový proud IDsat nenulové hodnoty i při nulovém hradlovém napětí UG = 0. Obohacený a ochuzený typ tranzistoru se odlišují i svými schématickými značkami.
Obr.5.10 Charakteristiky obohaceného tranzistoru a), ochuzeného tranzistoru b)
5.5 Tranzistor řízen emitorovým napětím Integrované obvody obsahují desítky i stovky tisíc tranzistorů. Nicméně jejich schéma lze za účelem analýzy, jmenovitě logické simulace, rozčlenit na elementární logické prvky. Pravidlo pro takové členění zní: zrušte všechny spoje k hradlům a tranzistory, které zůstanou vzájemně propojeny tvoří jeden logický prvek. Propojení energetickými sběrnicemi (zem a napájení) se nepočítá. V logických prvcích lze rozeznat dva druhy tranzistorů: zatěžovací TZ a aktivní TA tranzistor. Obr.5.11 ilustruje tyto tranzistory na nejjednodušším logickém prvku: invertoru. a) Aktivní tranzistor je ten, jehož hradlo je spojeno s výstupem jiného elementárního logického prvku. Na Obr.5.11 je výstup tohoto jiného prvku představován přepínačem. b) Zatěžovací tranzistor je ten, jehož hradlo je spojeno s energetickými sběrnicemi (UD, UG), nebo s vlastním emitorem. Volt-ampérové charakteristiky aktivních tranzistorů jsme analyzovali v předešlých statích a výsledky jsou znázorněny grafy na Obr.5.7 až Obr.5.9. V této stati se věnujeme charakteristikám zatěžovacího tranzistoru TZ. Invertor v CMOS (Complementary MOS) technologii (Obr.5.11d) zatěžovací tranzistor neobsahuje, zato však jeden z tranzistorů má vodivost báze typu P a druhý typu N. Vlastnosti tranzistorů CMOS invertorů jsou natolik specifické, že je jím věnována samostatná stať 5.9, zejména proto, že patří k nejrozšířenějšímu typu integrovaných obvodů. Napětí U je výstupní napětí invertoru a zároveň je napětí emitoru zatěžovacího tranzistoru. Výstupní napětí logických členů nabývá dva tzv. logické stavy, jejíchž napěťová úroveň je U1, resp. U0, přičemž U1 > U0.. Rozměry (šířka a délka) tranzistorů jsou navrženy tak, aby při napětí U1 na hradle aktivního tranzistoru, kdy je tento ve vodivém stavu, výstupní napětí U bylo menší než je prahové napětí aktivních tranzistorů. Změní-li se napětí na hradle aktivního tranzistoru na hodnotu U0, aktivní tranzistor se stane nevodivým a proud zatěžovacího tranzistoru teče do vždy pří-
72
73 tomného, většinou parazitního, kondenzátoru K. Tím napětí emitoru vzrůstá tak dlouho, pokud zatěžovací tranzistor je vodivý, nebo U nedosáhne hodnoty UDD. Která z těchto dvou možností nastane, závisí na napětí hradla zatěžovacího tranzistoru.
Obr.5.11 Typy invertorů v integrovaných obvodech a) invertor s nenasyceným zatěžovacím tranzistorem b) invertor s nasyceným zatěžovacím tranzistorem c) invertor s ochuzeným zatěžovacím tranzistorem d) CMOS invertor
V zapojení podle Obr.5.11a hradlo zatěžovacího tranzistoru je buzeno ze zvláštní sběrnice napětím UGG podstatně větším, než je napětí sběrnice napětí kolektoru UDD: UGG >> UDD. Na Obr.5.12 charakteristika odpovídající UGG = 9 V říká, že na hradle je dostatečně velké napětí, aby zatěžovací tranzistor byl ve vodivém stavu až do dosažení hodnoty U = UDD = 5 V a tranzistor nedosáhl svého nasyceného stavu. Logický stav výstupního signálu dosáhne tak hodnoty U1 = UDD, což je plné využití napájecího napětí. Poznámka: tato charakteristika je na Obr.5.12 vynesena s menším měřítkem proudu ID než zbývající dvě charakteristiky, aby se všechny umístily do jedné mříže. Důležitý je průběh charakteristik.
Obr.5.12 Kolektorový proud versus napětí emitoru obohaceného zatěžovacího tranzistoru TZ
73
13
74
14
V zapojení podle Obr.5.11b je hradlo zatěžovacího tranzistoru připojeno k společné sběrnici UDD. Tím se ušetří jedna sběrnice, ale za cenu toho, že výstupní napětí U logického člena nedosáhne napětí UDD, jak to ukazuje charakteristika UGG = 5 V. Zatěžovací tranzistor se stane nevodivým když napětí U na jeho emitoru dosáhne hodnotu, která je o prahové napětí UthD menší než UGG. Logický stav U1 má nyní hodnotu U1 = UDD - UthD. Znamená to, že napětí zdroje UDD není využito v plné výši a logický stav U1 je o prahové napětí UthD menší. V zapojení podle Obr.5.11c je zatěžovací tranzistor ochuzeného typu Jak jsme uvedli v spojitosti s Obr.5.10b, tento typ se vyznačuje tím, že tranzistor je ve vodivém stavu i tehdy, když napětí mezi hradlem a emitorem je rovné nule. Dosahuje se to technologickými prostředky zvětšením náboje Qef v izolační vrstvě pod hradlem do té míry, že tento náboj sám osobě je schopen vytvořit inverzní kanál tranzistoru. V tomto zapojení se taky ušetří sběrnice UG, avšak za cenu složitější technologie, protože logický člen obsahuje dva typy tranzistorů: ochuzený a obohacený typ. Protože je zatěžovací tranzistor pro všechny hodnoty emitorového napětí ve vodivém stavu má logický stav U1 napěťovou hodnotu U1 = UDD, jak to potvrzují i charakteristiky na Obr.5.13 pro různé hodnoty náboje Qef.
Obr.5.13 Kolektorový proud versus napětí emitoru ochuzeného zatěžovacího tranzistoru TZ
5.6 Dynamické vlastnosti invertorů Charakteristiky na Obr.5.12 a Obr.5.13 jsou statické charakteristiky, což znamená, že vyjadřují vztah mezi proudem ID invertoru a jeho výstupním napětím U. Na Obr.5.14a jsou tyto charakteristiky symbolicky znázorněny spolu, aby bylo možné porovnávat vliv zatěžovacích tranzistorů na časové charakteristiky přechodu výstupního napětí invertoru U z úrovně U0 na úroveň U1. Předpokládá se kvůli srovnání, že proud ID všech tří invertorů je stejný a konečné napětí U1 je také stejné. U zatěžovacích tranzistorů nenasyceného (a) a ochuzeného (b) to znamená, že UDD = U1, ale pro nasycený tranzistor se vyžaduje vyšší napětí o prahové napětí větší UDD = U1 + UthD
Obr.5.14 Vplyv typu zatěžovacího tranzistoru na časové charakteristiky
Charakteristika invertoru (a) s nenasyceným tranzistorem je nakreslená jako přímka, ke které se blíži reální charakteristika, kdy se volí dostatečně velké napětí UGG. V tom případu zatěžovací tranzistor se chová jako rezistor s konstantním odporem R. Kondenzátor K (Obr.5.12) o kapacitě CK se nabíjí proudem i jako v lineárním RC členu, tedy podle diferenciální rovnice
74
75
15
U −U dU i = = 1 dt C K RC K Její řešení je exponenciální funkce (křivka (a) Obr.5.14b) t U = (U 0 − U 1 ) exp − + U1 . RC K V případě nasyceného zatěžovacího tranzistoru je jeho charakteristika (b) pod (a) což znamená, že proud i je menší než v nenasyceném tranzistoru a tudíž přechod výstupního napětí U z úrovně U0 na U1 je pomalejší. Naopak, v případě ochuzeného zatěžovacího tranzistoru je proud i (c) v celém oboru větší než pro nenasycený tranzistor (a) a přechod mezi dvěma stavy napětí je rychlejší. Přechod výstupního napětí U z úrovně U1 na úroveň U0 se začíná v okamžiku, kdy se aktivní tranzistor stane vodivým. Protože je tento tranzistor tak dimenzován, že v průběhu celé doby přechodu je schopen vést větší proud než zatěžovací tranzistor, tak se kondenzátor K vybíjí. Trvá to tak dlouho, až se proudy zatěžovacího a aktivního tranzistorů vyrovnají. Rovnost těchto proudu při výstupním napětí U = U0 menším než je prahové napětí aktivních tranzistorů logických členů je podmínkou pro dimenzování rozměrů aktivního a zatěžovacího tranzistoru.
5.7 Rozměry tranzistorů v invertoru Rozměry tranzistorů invertoru, o které nám v této stati jde, ilustruje Obr.5.16. Rozměry LZ, ZZ udávají délku resp. šířku zatěžovacího tranzistoru. Rozměry LA, ZA představují délku resp. šířku aktivního tranzistoru. Tyto rozměry je třeba navrhnou tak, aby při napětí U1 na hradle aktivního tranzistoru, výstupní napětí U mělo hodnotu U0. Tyto podmínky vyplývají z požadavku, aby daný invertor mohl být řízen výstupním signálem jiného logického člena a daný invertor mohl řídit jiný logický člen navržený podle stejných zásad. Při napětích podle uvedených požadavků proud tekoucí zatěžovacím tranzistorem IDZ se rovná proudu aktivního tranzistoru IDZ = IDA. Uvedené požadavky na rozměry tranzistorů lze splnit nekonečným množstvím čtveřicí údajů. Tři z nich znázorňuje Obr.5.15. Jedna krajnost je dlouhý zatěžovací tranzistor a úzký aktivní tranzistor. Jiná krajnost je krátký zatěžovací tranzistor a široký aktivní tranzistor. Široké spektrum čtveřice údajů poskytuje možnost vznést další požadavky na rozměry tranzistorů. Mezi těmito krajními rozměry leží optimální rozměry, které určují minimální plochu A součtu plochy hradla zatěžovacího a aktivního tranzistoru. (5.10) A = LAZA + LZZZ
Obr.5.15 Ilustrace optimalizace rozměrů tranzistoru v invertoru
75
76
16
Požadovanou rovnost proudů IDZ = IDA a její souvislost s rozměry tranzistorů lze vyjádřit pomocí rovnic (5.8). ZZ Z 1 1 , (5.11a) =R A LZ ⎡ LA ⎡ ⎤ ⎤ µ0 µ0 abs(U DD − U 0 )⎥ abs (U 0 − U SS )⎥ ⎢1 + ⎢1 + ⎦ ⎦ ⎣ v max L A ⎣ v max L Z kde F (5.11b) R= A , FZ FA = (U1-Utx-U0)2-(U1-Utx-USS)2 + k{[abs(UD-UB+2Φ)]3/2-[abs(USS-UB+2Φ)]3/2} . FZ= (UGZ-Utx-UDD)2-(UGZ-Utx-U0)2 + k{[abs(UDD-UB+2Φ)]3/2-[abs(U0-UB+2Φ)]3/2} kde FA a FZ jsou funkce napětí na vývodech aktivního A resp. zatěžovacího Z tranzistoru podle označení na Obr.5.16.
Obr.5.16 Výpočet optimálních rozměrů tranzistorů
Napětí emitoru USS aktivního tranzistoru a napětí báze obou tranzistorů ve schématu invertorů podle Obr.5.16 je rovné nule USS = UB = 0. Napětí hradla UGZ zatěžovacího tranzistoru je závislé na typu invertoru a) UGZ = UGG pro nenasycený invertor b) UGZ = UDD pro nasycený invertor c) UGZ = U0 pro invertor s ochuzeným zatěžovacím tranzistorem . Podstatné je, že R nezávisí na rozměrech tranzistorů. Rovnici (5.11a) můžeme ještě zjednodušit tím, že zanedbáme efekt proměnlivé rychlostí pohyblivých nábojů v kanálu (položíme vmax = ∞) a výrazy v hranatých závorkách tak mají hodnotu 1.
76
77
17
V případě zatěžovacího tranzistoru lze to obhájit tím, že jeho inverzní kanál LZ pro optimální řešení vychází dlouhý, jak ještě uvidíme. V případě aktivního tranzistoru fyzikálně to vyplývá ze skutečnosti, že aktivní tranzistor je v stavu s nízkým kolektorovým napětí U0 a velikým napětím U1 na hradle a tudíž pohyblivost nábojů v inverzním kanálu není ještě ovlivněna maximální rychlostí vmax. Po uvedeném zjednodušení rovnice (5.11a) nabude jednoduchý tvar Z ZZ =R A (5.11c) LA LZ Jak jsme již uvedli, cílem návrhu integrovaných obvodů a tudíž i invertoru je minimalizovat plochu A obsazovanou tranzistory. Kromě jiného se to dosahuje tzv. návrhovými pravidly, podle kterých je definovaná minimální délka kanálu tranzistoru a minimální šířka kanálu. O návrhových pravidlech ještě pojednáme v příští šesté kapitole v souvislosti s Obr.6.10. Návrhová pravidla se stanovují s ohledem na rozptyl parametrů technologie výroby s cílem dosažení uspokojivé výtěžnosti výroby integrovaných obvodů. V našich úvahách respektujeme doporučení návrhových pravidel a délku LA aktivního tranzistoru, jakožto i šířku ZZ zatěžovacího tranzistoru považujeme minimální, danou návrhovými pravidly. Zbývá určit LZ a ZA tak, aby plocha A (5.10) byla minimální. Dosazením LZ z (5.11c) do (5.10), z podmínky optima dA/dZA = 0 dostaneme optimální volitelné rozměry tranzistorů invertoru Z L ZA = Z a LZ = A (5.11d) R R
5.8 CMOS invertor Logické členy (buňky) vytvořené na bázi CMOS technologie mají vynikající vlastnosti v tom, že v ustáleném stavu signálů neodebírají energii. Na Obr.5.17 jsou znázorněné tři reprezentace nejjednoduššího logického členu - invertoru, z něhož se dají odvodit členy složitějších logických funkcí.
Obr.5.17 Invertor CMOS a) schématická značka, b) ideová technologická struktura, c) charakteristiky
V značce tranzistoru se vývod hradla podle normy kreslí na straně emitoru. Elektrické schéma na Obr.5.1a naznačuje, že invertor CMOS sestává z jednoho tranzistoru N kanálového typu a druhého tranzistoru P kanálového typu. Technologická náročnost s dvěma typy tranzistorů je vyvážená vynikajícími vlastnostmi CMOS integrovaných obvodů.
77
78
18
Na substrátu vodivosti typu P se difúzí donorů vytvoří oblast, zvaná jáma, vodivosti typu N. V substrátu se umístí oblasti emitoru S a kolektoru D tranzistoru s N kanálem. Jsou to oblasti silně dotovaného křemíku vodivosti N+. Podobně se v jámě vytvoří emitor a kolektor ze silně dotované oblasti vodivosti P+. Mezi emitorem a kolektorem se nachází tenká izolační vrstva (SiO2), nad kterou se umístí hradlo. Kolektory tranzistorů jsou odděleny tlustou izolační vrstvou a vzájemně spojeny spojkou ze stejného materiálu jako hradlo. Hradla jsou mezi sebou rovněž spojeny podobnou technikou jako kolektory, i když toto spojení na Obr.5.17b je naznačeno jakoby to bylo spojení vnějškem tranzistoru. V dvojrozměrném náčrtu technologických vrstev nemáme možnost znázornit spoje, které se nacházejí v pozadí řezu. Technologické prostředky a postupy vytváření uvedené struktury CMOS podrobněji uvedeme v 6. kapitole věnované technologii. Parametry technologie se volí tak, aby prahové napětí UthN tranzistoru s N kanálem vycházelo zhruba stejně veliké jako prahové napětí UthP tranzistoru s P kanálem. Vliv těchto parametrů tranzistorů (exoparametry) na vnější projevy invertoru ilustrují charakteristiky na Obr,5.17c. Pokud je napětí UG na hradlech menší než je UthN je tranzistor s N kanálem uzavřen a invertorem neteče proud. V intervalu napětí UthN < UG < (UDD - UthP) oba tranzistory jsou vodivé a invertor odebírá energii ze zdroje napájení. Při napětí UG > (UDD - UthP) je pro změnu tranzistor s P kanálem nevodivý a invertor je ve stavu kdy neodebírá proud. Rozměry tranzistorů nemají vliv na formu popsaných charakteristik, ale jen na velikost odebíraného proudu v přechodovém intervalu. Z tohoto hlediska je žádoucí navrhnout tranzistory s nejmenším podílem šířky Z a délky L inverzního kanálu: Z/L. Toto zmenšování má však své meze. Ke každému logickému členu je připojen alespoň parazitní kondenzátor o kapacitě C, tento se během přechodu z jednoho stavu invertoru nabíjí, nebo vybíjí přes jeden nebo druhý tranzistor. Z toho důvodu se tranzistory navrhují takových rozměrů, aby stačily nabíjet a vybíjet kondenzátor za přijatelnou dobu.
Obr.5.18 Tranzienty napětí a proudu invertoru CMOS
Na Obr.5.18 jsou znázorněny přechodové charakteristiky výstupního napětí U a proudu za předpokladu, že napětí UG na hradlech se skokem změnilo z úrovně USS na UDD. Je to hrubá idealizace, protože ve skutečnosti řídící napětí UG je prakticky dodáváno z logického členu, který byl navržen na stejných zásadách jako právě analyzovaný invertor a tudíž napětí UG má analogický průběh jako je výstupní napětí U na Obr.5.18. Nicméně předpokládáme skokovou změnu UG, poněvadž to podstatně zjednodušuje analýzu. Výstupní napětí U v každém případu má hodnotu U = UDD, pokud je napětí UG = USS = 0, protože kondenzátor K se nabíjí přes vodivý tranzistor TPkaníl a tranzistor TNkanál je nevodivý. Při skokové změně UG na hodnotu UDD tranzistor TPkanál se uzavře, tranzistor TNkanál se otevře a kondenzátor K se začíná vybíjet díky jeho kolektorového proudu ID. Co se týče nabíjení kondenzátoru K přes tranzistor TPkanál, tak přechodové charakteristiky jsou podobné těm na Obr.5.18, protože i tento tranzistor má kolektor spojen s kondenzátorem K a UG = USS = 0 V. Pokud by se rozměry tranzistorů TPkanál a TNkanál navrhly stejnaké, přechod napětí U
78
79
19
z úrovně USS na UDD byl by pomalejší než v opačném směru z toho důvodů, že pohyblivost děr v P kanále je menší než pohyblivost elektronů v N kanále. Stejná doba přechodů z USS na UDD a zpět se dosahuje návrhem kanálu tranzistoru TPkanál 2 až 3 krát širším než je kanál TNkanál. tranzistoru. Na počátku přechodového děje je tranzistor TPkanál resp.TNkanál v nasyceném stavu, což znamená, že proud kolektorový proud se jen málo mění s kolektorovým napětím (Obr.5.7). Tomu odpovídá plochá část charakteristiky proudu na Obr.5.18 a kvazi lineární část charakteristiky napětí na počátku přechodového děje. Po dosažení napětí na kondenzátoru, které přivede tranzistor do nenasyceného stavu, tvar charakteristiky napětí i proud už připomíná exponenciální funkci. Nabíjení a vybíjení kondenzátoru přes odpor, v daném případu přes tranzistor, je teoreticky nekonečně dlouho trvající proces. V logických obvodech spojitě se měnící napětí se v teorii aproximuje skokem signálu z jedné logické úrovně na druhou. Nicméně se předpokládá, že tento přechod nenastane okamžitě, ale až po uplynutí tzv. doby zpoždění τ poté, kdy na vstupu logického obvodu nastaly podmínky pro překlopení výstupního signálu do nového stavu. Za účelem definice doby zpoždění τ se zavádí pojem rozhodovací úroveň. Je to napětí, jehož dosažení výstupním napětím U lze považovat za okamžik, kdy výstupní signál logického členu dosáhne nový stav.
5.9 MOS tranzistor s elektricky programovatelným prahovým napětím Ve stati 5.5 jsme diskutovali otázku vlivu efektivního náboje Qef v izolantu pod hradlem na prahové napětí Uth tranzistoru. V této stati uvedeme tři struktury MOS tranzistoru [Gul[, [Ayr], které umožňují měnit Qef a tím Uth pomocí napětí hradla UG a kolektoru UD při uzemněném emitoru US = 0. Tyto typy tranzistorů mají významnou úlohu v elektricky programovatelných pamětech EPROM (Electricaly programmable Read Only Memory), nebo zakázkových obvodů typu FPLD (Field Pragrammable Logic Device). Aplikacím tranzistoru s elektricky programovatelným prahovým napětím se blíže věnujeme v 9. kapitole.
Obr.5.19 Typy tranzistorů s elektricky programovatelným prahovým napětím
Na Obr.5.19a je uvedena struktura, kde izolant pod hradlem je vytvořen z tenké vrstvy nitridu křemíku Si3N4 a ještě tenčí vrstvy oxidu křemíku SiO2 (3,5 až 4 nanometrů.). Na rozhraní těchto vrstev v Si3N4 vznikají tzv. pasti, které mohou tunelovat elektrony do křemíku přes tenkou vrstvu SiO2, je-li intenzita elektrického pole dostatečně silná. Dosáhne se to uzemněním kolektoru a velkým záporným napětím na hradle. Z pastí se tak stávají kladné náboje a zůstanou jimi i při provozních napětích na kolektoru a hradle, protože při těchto napětích intenzita elektrického pole v oxidu je malá a elektrony se nemohou vrátit k pastem, aby neutralizovaly jejich náboj. Neutralizaci lze dosáhnout ozářením tranzistoru ultrafialovým světlem, nebo velkým kladným napětím hradla při uzemněném kolektoru.
79
80
20
Technologickým postupem je tranzistor navržen tak, aby při neutrálních pastích měl kladné prahové napětí Uth převyšující maximální provozní napětí hradla UG : Uth > UG V provozních podmínkách je tak tranzistor nevodivý a v EPROM, nebo FPLD je tak nefunkční. Velkým záporným napětím na hradle při uzemněném kolektoru se prahové napětí sníží na úroveň 0 < Uth << UG a při provozních napětích se tranzistor stane funkčním. Na Obr.5.19b je znázorněna struktura tranzistoru s tzv. plávajícím hradlem. Je to tenká vrstva kovu (např. Mo molybden) vnořená do izolantu oxidu křemíku SiO2 a odizolovaná od svého okolí. Vrstva izolantu mezi plávajícím hradlem a křemíkem je dostatečně tlustá (60 nm), aby nedocházelo k injekcí elektronů z křemíku tunelováním. Na plávající hradlo se dostanou elektrony jiným mechanizmem, tím že se na hradlo a na kolektor přivede velké kladné napětí. To zapříčiní lavinový průraz a elektrony driftující od emitoru ke kolektoru získají dostačující energii (horké elektrony), aby injektovaly k plávajícímu hradlu. Tím se hradlo nabije zápornými elektrony a prahové napětí tranzistoru se zvýší. Lavinový průraz dal taky jméno tomuto typu tranzistoru FAMOS (Floating gate Avalanche injection MOS - MOS s plávajícím hradlem a lavinovou injekcí). Energie horkých elektronů je ekvivalentní energii volných elektronů v termicky rovnovážném krystalu při teplotě 1.000 až 10.000 kelvinů. FAMOS tranzistory mají dva nedostatky • Neutralizovat plávající hradlo lze dosáhnout ultrafialovým (nebo rentgenovým) ozářením, při kterém SiO2 se stane sice slabě, ale přece jen vodivé, umožňující únik nadbytečných elektronů z plávajícího hradla. • Při opakovaných cyklech se oxid křemíku znehodnotí a způsobí únik nábojů (svod). To limituje počet cyklů mazání. Nedostatků tranzistoru FAMOS je zbavená struktura na Obr.5.19c označovaná FLOTOX. Je to struktura tranzistoru s plávajícím hradlem, ale tranzistor může být recyklovaný neomezeně krát. Plávající hradlo na poměrně tlustém oxidu křemíku sahá až nad kolektor. Zde svým výběžkem zasahuje na velmi tenkou oxidovou vrstvu (3,5 až 4 nm), zvanou tunelový oxid. Proces nabíjení a vybíjení plávajícího hradla tunelováním elektronů kolektoru je obdobný tomu, který jsme popsali v souvislosti se strukturou na Obr.5.19a.
80
81
1
6. Technologie integrovaných obvodů Prudký rozvoj technologie je hnacím motorem úspěchů mikroelektroniky. Globálním ukazatelem pokroku technologie je minimální rozměr detailu obvodu na čipu, například šířky hliníkového vodiče, nebo hradla tranzistoru. Pracovně se tomu říká šířka čary na čipu. S technikou sedmdesátých let bylo možné vyrobit obvod se šířkou čar 2 µm. Na přelomu sedmdesátých a osmdesátých let technologové oznámily, že laboratorně zvládli submikronovou technologii a do konce osmdesátých let ji zavedli do výroby. Kolem roku 1990 se dosahovaly rozměry čar 0,2 µm. Překvapující přitom je, že se to dosahovalo optickými přístroji. Ukazuje se, že s optickými přístroji lze dosáhnout minimální šířku čar až 0,1 µm a menší. Jiný ukazatel pokroku technologie mikroelektroniky je počet hradel na čipu. Začátkem osmdesátých let to byly obvody VLSI do 100 tisíc hradel na čipu. Současná ULSI technologie dovoluje umístit na čip miliony hradel. V této stati se seznámíme se stěžejními postupy technologie IO [Lub], [Was], [Sze], [Wol].
6.1 Sled výroby integrovaných obvodů Pro výrobu integrovaných obvodů má zásadní význam monokrystal křemíku s perfektní krystalickou strukturou. Polykrystalické materiály totiž vykazují nepřijatelně krátkou dobu života minoritních nosičů následkem jejich rozptylu na okrajích zrnek materiálu. Na Obr.4.1 jsou znázorněny hlavní kroky technologického procesu výroby integrovaných obvodů od získání monokrystalu křemíku až po pouzdření čipů.
Obr.6.1 Sled operací výroby IO 1) Z roztaveného křemíku se vytahuje ingot monokrystalického křemíku (Czochralského metoda růstu krystalu). Průměr ingotu v sedmdesátých letech dosahoval 50 milimetrů, zatím co v letech 2000 až 300 milimetrů. Délka ingotu bývá až 1 metr. Typ vodivosti ingotu se dosahuje přidáním příslušné dotační látky (donor, akceptor) do taveniny, nebo protonovým ozařováním původně nedotovaného ingotu. 2) Ingot se rozřeže na plátky, když byl předtím obroušen do válce. Z centimetru délky ingotu lze nařezat cca 8 plátků, které se pak podrobí leptání, leštění atd., takže konečná tloušťka plátku je cca 0,8 mm. 3) Technologické operace na plátku se postupně provádějí z jeho jedné strany (planární technologie) a jsou to hlavně • Oxidace. Jedna z dobrých vlastností křemíku je ta, že jeho oxid (SiO2) je vynikající dielektrikum. Navíc oxid křemíku se snadno tvoří již při přírodních teplotách, jak o tom svědčí křemenný písek. Je-li plátek křemíku vystaven oxidujícímu prostředí (O2, H2O) při zvýšených teplotách, oxidace probíhá rychleji a hlouběji pod povrch plátku. Protože molekula SiO2 zabírá větší molekulární objem než molekula křemíku, cca 40% celkové tloušťky SiO2 roste pod původní úroveň Si a zbývající část nad tuto úroveň.
81
82
2
• Difúze. Je to přírodní jev spočívající v tom, že částice (např. atomy donorů, nebo akceptorů) • •
•
• 4)
5)
6)
7)
se pohybují vlivem spádu (gradientu) jejich koncentrace. Tento jev se v polovodičové technice využívá k vytvoření oblastí kolektoru a emitoru tranzistoru. Implantace. Iontová implantace je proces, při kterém jsou elektricky nabité atomy příměsí vstřelovány do křemíku působením elektrického pole. Energie iontů bývá od několik stovek eV až MeV podle toho, jak hluboko má příměs proniknout. Napařování Nejstarší metoda přípravy tenkých vrstev látek spočívá v tom, že ve vakuu se vzorek látky zahřeje na teplotu jeho nasycených par. Atomy a molekuly odpařené látky se ve vakuu šíří přímočaře k požadovanému povrchu, který je na nižší teplotě a proto páry na něm kondenzují. Depozice. Chemická depozice z plynné fáze (CVD- Chemical Vapor Deposition) je proces tvorby tenkých vrstev na substrátu (podkladu) z plynu látky, kterýžto plyn obsahuje složky z nichž tenká vrstva roste. Rozlišujeme polykrystalickou CVD, používanou např. k vytváření polykrystalického křemíku, a monokrystalickou CVD zvanou epitaxe. Epitaxí rozumíme monokrystalický růst vrstvy na monokrystalickém substrátu (podkladu). Podklad nemusí být plátek křemíku, bývá i safír. Leptání. V mikroelektronice je to proces, kterým se chemickými prostředky odstraní materiál z povrchu křemíkového podkladu, nebo některé tenké vrstvy na podkladě v místech, která nejsou chráněna "maskovací" vrstvou fotorezistu (rezistu). Uvedené technologické operace na povrchu plátku je nutné dělat jen na vyznačených místech plochy, mají-li jako výsledek být tranzistory a jejich propojení. Selekce místa na ploše se zabezpečuje litografií. Tato technika má dva nástroje: fotorezist a masky. Protože masky jsou cílem projektování integrovaných obvodů, kterému věnujeme kapitolu 9, podrobněji se budeme zabývat litografii v příští stati. Po každém litografickém kroku následuje leptání, kterým se odstraní fotorezistem nechráněná vrstva, aby se mohla uskutečnit další operace technologie, jak to naznačuje zpětná vazba na Obr.6.1. Před každou litografickou operací se provádí mezioperační kontrola na speciálních testovacích strukturách s cílem ověřit, zda operace proběhla uspokojivě. Na Obr.6.2 je vidět umístění čtyř kontrolních struktur na plátku. Po provedení všech nezbytných technologických kroků, a může jich být až přes dvacet, plátek je pokryt čipy integrovaných obvodů (Obr.6.2). Žel, ne všechny se povedly a tak je třeba z nich vybrat ty, jejíchž parametry zapadají do stanovených mezí tolerančního pole. Dělá se to testováním plátku. Vadné čipy se označí, načež se jednotlivé čipy ohradí podélnými rýhami v mezerách mezi sloupci a řádky čipů pro snadnější rozlámání plátku na jednotlivé čipy. Čipy, které úspěšně prošly testem (neoznačené) se pustí do dalšího technologického kroku pouzdření. Pouzdření představuje další sérii technologických kroků, nicméně nebudeme je zde probírat.
Obr.6.2 Příklad plátku se čtyřmi testovacími strukturami 82
83
3
6.2 Litografie Původní význam slova litografie, neboli kamenotisk (řecky litos - kámen, grafo - píši), označuje techniku přenosu na papír obrazu nakresleného na hladké tiskové desce. V mikroelektronice slovem litografie se rozumí vyznačení a zpřístupnění oblastí na ploše substrátu, které mají být podrobeny technologickému procesu v daném kroku technologie, zatímco zbývající plochy mají být před účinky procesu uchráněny. Mikroelektronická litografie má k dispozici tři nástroje: fotorezist (obecněji rezist), maska a leptání. Sled použití uvedených nástrojů a jejich důsledky ilustruje Obr.6.3, na kterém v horní části je znázorněna podložka z vrstvy křemíku (Si) a tenké vrstvy oxidu křemíku SiO2. Do této vrstvy se má kopírovat detail z masky. • V prvním kroku se v centrifuze na podložce z kapky rezistu vytvoří povlak. Rezist je polymerová látka, která po vyschnutí dobře přilne na podložku a vyznačuje se tím, že zabraňuje účinkům technologických procesů, o nichž jsme mluvili v předešlé stati, tedy i leptání. Rozlišujeme dva druhy rezistu: pozitivní a negativní. Pozitivní rezist se snadno dá odplavit v místech ozářených elektromagnetickými vlnami (světlem, rentgenovým zářením), nebo částicemi (elektrony, ionty), zatím co na neozářených místech rezist zůstane. U negativního rezistu je to naopak, ozářené místa se snadno odplaví. • Ve druhém kroku se na vyschlý povlak rezistu přiloží maska s obrazci, která se mají překopírovat do oxidu křemíku. V prvním přiblížení si můžeme masku představit v podobě skleněné desky, na které se nacházejí obrazce pro světlo neprůzračné. Svou podstatou se maska podobá deskám používaných ve staré technice fotografování (snad proto se litografii říká taky fotolitografie a rezistu fotorezist). Přes masku se rezist ozáří ultrafialovým světlem. • V třetím kroku se rezist odplaví v nežádoucích místech, takže pokrývá podložku jen v místech, které mají být chránění před účinky leptání. • V posledním čtvrtém kroku se oxid křemíku SiO2 odleptá v místech nechráněných rezistem.
Obr.6.3 Ilustrace operací litografie Uvedli jsme, že v prvním přiblížení si můžeme masku představit v podobě desky s neprůhlednými obrazci (Obr.6.4). První masky v šedesátých letech, podobně jako fotografické desky, měly obrazce z emulze. Později, v sedmdesátých letech, obrazce na masce se začaly dělat z napařeného chrómu, který je odolnější proti oděru. Masky se přikládaly zpočátku přímo na rezist, čím se sice získal nejkvalitnější přenos obrazu na rezist, ale masky se příliš rychle opotřebovaly na "drsném" povrchu rezistu. Proto mezi rezist a masku se vkládala distanční vložka co vnášelo optické zkreslení. Touto technikou nebylo možné dosáhnout rozměr detailu menší než 3 µm.
83
84
4
Obr.6.4 Část masky Aby se dosáhlo rozměrů pod 2 µm, v roce 1974 byla zavedena projekční technika, při které maska se promítala na rezist. Přitom maska obsahuje obrazce jedné technologické úrovně všech čipů, které se mají umístit na plátek (Obr.6.2). Vzhledem k zvětšujícím se rozměrům plátků nároky na optiku byly tak vysoké, že bránily dalšímu zmenšování rozměrů detailů. Další zvýšení rozlišovací schopnosti v roce 1978 přinesla krokovací technika (step-and-repeat). Maska obsahuje detaily jen jednoho čipu a posuvný stůl s plátky krokuje vždy o šířku jednoho čipu plus mezery. Tato technika přežila několik technologických generací od rozměrů detailů 1,2 µm až 0,25 µm. Optická litografie používá pro ozáření ultrafialové světlo. Tato technika se může dále prožívat podle odhadů až do snížení rozměrů detailů 0,1 µm. Nicméně, za touto hranicí, bude nutné používat neoptické technologie, jako je přímo-píšící elektronový paprsek, rentgenová litografie, nebo litografie iontovým paprskem. Při elektronové a iontové litografii masky nemusí být vytvořené fyzicky, stačí když existují v podobě programu, který v litografu řídí vychýlení a intenzitu svazku elektronů/iontů a tak přímo exponuje rezist. V 9. kapitole uvedeme dva způsoby návrhu masek: "ruční" návrh a automatizovaný sofistikovaným počítačovým systémem. V obou případech návrh masky (předloha) vychází v tzv. obrysové reprezentace, kde jednotlivý detail je definován souřadnicemi vrcholů ohraničujícího mnohoúhelníku. Z těchto údajů optický přístroj u nás zvaný GENOB (generátor obrazců) vytvoří tzv. první redukci masky nyní už v plošní reprezentaci. Pracuje tím způsobem, že jeho počítačový program rozloží plochu ohraničenou obrysem na obdélníky tak, aby pokryly plochu vnitřku obrysu. Těmito obdélníky se pak řídí mechanicky nastavitelná štěrbina, přes kterou se obdélníky promítají na fotocitlivou desku. Z první redukci masky se pak optickou cestou vyrobí pracovní masky podle potřeby použité litografie.
6.3 Technologický postup výroby MOS obvodů Zpětná vazba na Obr.6.1 naznačuje, že technologické operace na substrátu se cyklicky opakují. Nyní na zjednodušených technologických postupech ukážeme tento cyklus. Jako příklad jsme si vybrali invertor CMOS s hliníkovým hradlem (AL-CMOS) a s polykrystalickým hradlem (SiCMOS). Zde se vyskytuje tranzistor jak N-kanálový, tak i P-kanálový a z uvedeného postupu pak lze vydedukovat také sled operací pro obvody s jedním typem tranzistoru. Podotýkáme, že převážná většina dnešních zákaznických IO je CMOS. Ukázka technologického postupu je zjednodušena, jelikož vystačíme jen se sedmi resp. osmi maskami, zatímco současné technologie potřebují taky přes dvacet masek.
84
85
5
Obr.6.5 Technologický postup Al-CMOS Východiskem pro technologii AL-CMOS je substrát křemíku typu N s orientací krystalografických os <100>, na kterém je termickou oxidací (1000 C ) vytvořena vrstva SiO2 hroubky d = 500 nm. Technologický postup budeme sledovat na Obr.6.5. a) Litografickým procesem první masky a leptáním se nad oblastmi příštích tranzistorů s kanálem N odstraní SiO2 a iontovou implantací (100 keV) se na povrch křemíku implantuje bor. b) Termickou oxidaci (1000 C) se opět vytvoří souvislá vrstva SiO2 a při teplotě (1200 C) se bor rozdifunduje, čím se vytvoří oblast tzv. jáma, která bude tvořit báze pro tranzistory s kanálem typu N. c) Litografickým procesem druhé masky a leptáním se nad příštími difúzními oblastmi tranzistorů s kanálem P odstraní SiO2 a difúzi boru (980 C) se vytvoří kolektory a emitory P+. Termickou oxidací se opět vytvoří souvislá vrstva SiO2. d) Litografickým procesem třetí masky a leptáním se nad příštími difúzním oblastí tranzistorů s kanálem N odstraní SiO2 a difúzí fosforu (1000 C) se vytvoří kolektory a emitory tranzistorů s kanálem N. e) Litografickým procesem čtvrté masky a leptáním se odstraní hrubý SiO2 nad oblastí příštích tranzistorů obou typů a oxidací (1000 C) se vytvoří tenký oxid o síle 100 nm. f) Litografickým procesem páté masky a leptáním se odstraní rezist nad tranzistory s kanálem P. Iontovou implantací boru (40 keV) a následním žíháním se upraví povrchová hustota dotace substrátu pod hradly tranzistorů s cílem doladit jejích prahové napětí. g) Litografickým procesem šesté masky a leptáním se odstraní SiO2 v místech kontaktů (průchodů) mezi příští hliníkovou vrstvou a křemíkem. h) Po celém povrchu se napaří souvislá vrstva hliníku. Litografickým procesem sedmé masky a leptáním se odstraní hliník v nežádoucích místech povrchu. Zbylý hliník vytváří spoje a hradla tranzistorů. Postup jednotlivých operací vyžaduje velmi přesné vzájemné krytí masek. Obzvlášť kritická je krytí třetí, čtvrté a sedmé masky, aby hliníkové hradlo překrývalo inverzní kanál mezi difúzními oblasti. S cílem dosažení bezpečného překrytí, navrhuje se hliníkové hradlo širší, což má nepříznivý následek v tom, že se zvýší parazitní kapacita mezi hradlem a kolektorem/emitorem tranzistoru. Navíc širší hliník hradla zabírá víc prostoru a tím se zmenšuje hustota tranzistorů. Druhým nedostatkem uvedené technologie je výrazná nerovnoměrnost povrchu z toho důvodu, že vrstva SiO2 mimo hradel musí být dostatečně tlustá, aby se pod ní dosáhlo velké prahové napětí parazitních tranzistorů, které tvoří difúzní oblasti sousedních tranzistorů a hliníkové spoje nad tímto prostorem. Členitost povrchu navíc ohrožuje souvislost hliníkové vrstvy. 85
86
6
Uvedených nedostatků je ušetřena tzv. samozákrytová technologie jakou je technologie křemíkového hradla Si-MOS. Při ní se nejdřív vytvoří polykrystalické hradlo, které ochrání prostor pod ním pro následnou difúzi příměsí. Tato difúze v sousedství hradla vytvoří oblast kolektoru a emitoru. Vrstva polykrystalického křemíku se navíc využije jako jedna technologická úroveň pro spoje. Z většího počtu samozákrytových technologii jsme jako ukázku vybrali technologii tzv. ISOCMOS (Oxid-Isolated CMOS), kde jednotlivé tranzistory jsou isolovány od sebe SiO2 ohradami zabraňujícími vznik parazitních tranzistorů. Tím se před nanášením hliníku dosahuje menší hrbolatost povrchu v porovnání s technologii hliníkového hradla. Kroky technologického postupu ISO-CMOS jsou znázorněny na Obr,6.6. Východiskem je substrát křemíku N <100>, na kterém je vrstva oxidu křemíku SiO2 (50 nm) a nitridu křemíku Si3N4 (60 nm).
Obr.6.6 Technologický postup ISO-CMOS a) Litografii první masky a plazmatickým leptáním se odstraní Si3N4 a SiO2, a částečně i Si v místech příští SiO2 ohrady. b) Ohrada SiO2 se vytvoří termickou oxidací (1000 nm), přičemž vrstva Si3N4 zabraňuje oxidaci v místech pod ní. Pak se odleptá Si3N4, SiO2 a částečně i Si. Litografii druhé masky se v rezistu otevře okno pro iontovou implantaci boru (100 KeV). c) Termickou difúzí boru se vytvoří jáma P, a litografii třetí masky se v rezistu odhalí plochy příštích P-kanálových tranzistorů, aby se implantací boru doladila dotace substrátu pro správné prahové napětí tranzistorů. Načež se oxidací nechá narůst tenká vrstva SiO2 izolantu hradla (100 nm). d) Po celé ploše se depozicí vytvoří vrstva polykrystalického křemíku se silnou dotací fosforu tak, aby se vodivost polykrystalického křemíku blížila k vodivosti hliníku. Litografii čtvrté masky a leptáním se odstraní polykrystalický křemík kromě míst, které tvoří hradla tranzistorů a segmenty propojovacích sítí. e) Litografii páté masky se otevřou okna do rezistu v okolí tranzistorů s kanálem P a iontovou implantací (100 KeV) se implantuje bor jen v oblastech kolektorů a emitorů, jelikož ionty neproniknou přes polykrystalický křemík. Odtud pochází název samozákrytová technologie. f) Litografii šesté masky se do rezistu otevřou okna v okolí jámy a fosfor se implantuje (100 KeV) do oblastí emitorů a kolektorů tranzistorů s kanálem N. Pak se implantovaný bor a fosfor rozdifunduje, čím se teprve vytvoří kolektory a emitory
86
87
7
g) Následuje chemická depozice oxidu křemíku. Litografii sedmé masky a leptáním se do SiO2 udělají kontaktní okna až do úrovně Si.. h) Na celý povrch se napaří vrstva hliníku. Litografii osmé masky a leptáním se odstraní hliník na nežádoucích místech, aby zůstaly jen hliníkové segmenty propojovacích sítí.
6.4 Technologický postup bipolárních integrovaných obvodů Existuje několik technologických postupů, jak realizovat bipolární IO. Nicméně, lze je zařadit do dvou skupin podle toho, jakým způsobem jsou jednotlivé prvky, nebo vhodně vybrané skupiny prvků, vzájemné odizolované s cílem zabránit parazitním vazbám mezi nimi. Uvedeme dvě strategie: izolace s PN přechodem a izolace s SiO2. První z nich se nazývá prostě planární a druhá izoplanární technologie. Zdůrazněme, že obě jsou v širším slova smyslu planární, protože technologické operace se u obou provádějí z jedné strany substrátu. Podobně jako v technologii MOS, také v bipolárních technologiích se pomocí masek a fotolitografického procesu vymezují na substrátu oblasti, které se v průběhu výroby vystavují požadovaným technologickým operacím: leptání, iontové implantaci, difúzi atd. Na Obr.6.7 je znázorněn postup planární technologie NPN tranzistorů, kde kromě tranzistoru je znázorněna také struktura diody a rezistoru. Východiskem pro postupné kroky technologického procesu je plátek s vodivostí P, na kterém je nanesena tenká vrstva SiO2.
Obr.6.7 Postup planární technologie bipolárních obvodů a) Litografii první masky se otevře v rezistu okno pro difúzi N+ ponořené vrstvy. Tato dobře vodivá vrstva se umísťuje v oblasti kolektoru, aby se homogenizovalo elektrické pole v kolektoru pod P-N průchodem k bázi, a tím se snížil kolektorový odpor tranzistoru. b) Odstraní se zbytky SiO2 a epitaxním růstem Si se vytvoří oblast N kolektorů příštích tranzistorů. Opět se nanese vrstva SiO2 a litografií druhé masky se otevřou okna v rezistu pro difúzi P+, která pronikne až do původní úrovně P. Vzniknou tak P-N průchody, které tvoří izolaci pro lůžka N, kde jsou umístěna jednotlivé obvodové prvky. c) V třetím kroku se celý povrch substrátu opět pokryje SiO2 a litografií třetí masky se otevřou okna pro difúzi P. Takto vytvořená oblast bude tvořit bázi příštího tranzistoru, anodu diody, nebo rezistor. 87
88
8
d) Celý povrch substrátu se opět pokryje SiO2 a fotolitografií čtvrté masky se otevřou okna v
rezistu pro difúzi N+. Takto vytvořené oblasti budou tvořit emitor tranzistoru, katodu diody, nebo ostrůvek pod kontaktem, který je potřebný pro ohmický kontakt. e) Celý povrch se opět pokryje SIO2 a fotolitografii páté masky a leptáním se v SiO2 otevřou okna průchodů. Načež celý povrch substrátu se pokryje hliníkem a litografii šesté masky se odleptá hliník v nežádoucích místech, aby zůstal jen v kontaktech a propojovacích sítích. Jiná, izoplanární technologie (1971, 1975), vytváří dokonalejší izolaci součástek pomocí SiO2 co umožňuje navrhovat tranzistory až o 50% menších rozměrů v porovnání s výše popsanou planární technologii. Na Obr.6.8 je zobrazena struktura tranzistoru v izoplanární technologii. Kompaktnost struktury snad lépe vynikne v řezu A-B.
Obr.6.8 Struktura bipolárního tranzistoru v izoplanární technologii V rychlejších verzích integrovaných obvodů TTL (Transistor Transistor Logic) se používají Schottkyho tranzistory, ve kterých paralelně s P-N průchodem báza-kolektor je zapojena Schottkyho dioda. Řez Schottkyho tranzistorem je znázorněn na Obr.6.9. Na rozdíl od tranzistoru na Obr.6.7 je bázový hliníkový kontakt B rozšířen až nad kolektorovou oblast. V integrovaných obvodech TTL (viz 8.kapitolu) jsou tranzistory v nasyceném režimu, když napětí kolektoru UC je ve stavu logické nuly. Znamená to, napětí báze UG je větší než napětí kolektoru: UG > UC. V důsledku rozptylu technologických parametrů v tranzistoru bez Schottkyho diody se tím pádem v bázi může udržovat příliš velký náboj nasycení. Při přepínaní tranzistoru do nevodivého režimu nejdřív je třeba z báze odčerpat tento zbytečně velký náboj nasycení, což zpomaluje přechodový děj, jak to vyplývá z analýzy prezentované ve 4. kapitole. Schottkyho dioda již při malém převýšení napětí UG - UC > 0,2 V představuje zkrat mezi bází a kolektorem a tím zabraňuje přílišnému hromadění nábojů nasycení. Ve velkém rozsahu rozptylu parametrů se tak tranzistor bezpečně udržuje v nasyceném stavu, ale jenom v mírně nasyceném.
Obr.6.9 Schottkyho bipolární tranzistor v planární technologii (a), náhradní schéma (b), voltampérová charakteristika Schottkyho diody (c) Schottkyho diodu tvoří styk technologických vrstev kov/polovodič, na jejichž rozhraní vzniká tzv. Schottkyho potenciální bariera, která má svůj původ v prostorových nábojích, podobně jako u P-N přechodu (stať 3.5). Rozšíření hliníku bázového kontaktu B až nad kolektorovou N oblast křemíku představuje strukturu tří vrstev P-Si/Al/N-Si. Na rozhraní obou styků kov/polovodič tak vznikají potenciální bariery, jejíchž velikost závisí na koncentraci dotací bázové resp. kolektorové oblasti polovodiče. Dotace těchto oblastí jsou navrženy s ohledem na požadované vlastnosti tranzistoru a proto k doladění rozdílu potenciálních barier na požadovanou hodnotu 0,2 V je nutné pozměnit kov nad kolektorovou částí polovodiče. Proto nad kolektorovým polovodičem v 88
89 oblastí překrytí hliníkem se nanáší vrstvička jiného kovu, nejlépe platiny Pt. Tato vrstvička na Obr.6.9 je vyznačení tečkami. Technologické vrstvy kov/polovodič mohou vytvářet nejen Schottkyho diodu, ale i tzv. ohmický kontakt, který vnáší jen velmi malý úbytek připojeného napětí na přechodu. Ohmický kontakt vzniká tehdy, když je polovodič silně dotován. V struktuře tranzistoru na Obr.6.9 je emitor silně dotován N+ už z principu. Pod kolektorovým kontaktem se vytváří silně dotovaná oblast N+ speciálně pro vytvoření ohmického kontaktu.
6.5 Výtěžnost a návrhové pravidla Výtěžností rozumíme procento integrovaných obvodů úspěšně prošlých testování k celkovému počtu vyrobených IO. Degradace výtěžnosti má dvě příčiny • rozptyl technologických parametrů a geometrických rozměrů, • defekty výroby.
Obr.6.10 Ilustrace návrhových pravidel Kromě zdokonalování technologie a její přístrojů, podstatným prostředkem obrany proti degradaci výtěžnosti jsou návrhová pravidla. Je to souhrn údajů definujících nejmenší rozměry detailů masek, nebo vzájemné vzdálenosti detailů. Při stanovení těchto údajů se musí vzít do úvahy i způsob promítnutí masky na povrch substrátu při litografickém procesu. Obr.6.10 ilustruje některé údaje z návrhových pravidel a) šířka difúzní oblasti tranzistoru v technologii polykrystalického křemíku (polysilikonové), b) délka polysilikonového hradla, c) odstup polysilikonové oblasti od otvoru ve vrstvě SiO2, d) šířka otvoru ve vrstvě SiO2, e) překrytí hliníkem otvoru ve vrstvě SiO2, f) šířka signálního vodiče hliníku, g) šířka signálního vodiče polykrystalického křemíku, h) vzdálenost dvou signálních vodičů polykrystalického křemíku, j) rozměr plošky vstupního/výstupního hliníkového kontaktu pro připájení drátku k pouzdru, k) šířka hliníkového vodiče rozvodu energie v čipu musí být navržena tak, aby jeho průřezem neprotékal větší proud než řekneme 1 mA/µm.
89
9
90
1
7. Logické prvky MOS obvodů V předešlých kapitolách jsme pojednávali o fungování tranzistoru a o technologii jeho výroby. Současná kapitola je věnovaná funkci tranzistoru v rámci elementárních logických obvodů. Jsou to buď obvody malé integrace, dostupné ke koupě jako hotové součástky, nebo knihovní buňky systému automatizovaného návrhu obvodů velké integrace (LSI, VLSI, ULSI), kterým je věnovaná 9. kapitola. Současná kapitola je zaměřena na některé logické prvky databází těchto systémů. Základním prvkem MOS obvodů je invertor. V páté kapitole jsme předváděli vlastnosti MOS tranzistorů na čtyřech typech MOS invertorů a) invertor s nenasyceným zatěžovacím tranzistorem b) invertor s nasyceným zatěžovacím tranzistorem c) invertor s ochuzeným zatěžovacím tranzistorem d) CMOS invertor Od invertoru se odvíjí většina logických prvků integrovaných obvodů, které se v posledních letech realizují převážně (až 80%) CMOS technikou. CMOS obvody získaly své dominantní postavení díky nízkému odběru energie, kterou potřebují jen pro změnu logického stavu signálu nikoliv k jeho udržení, na rozdíl od prvních tří typů invertorů a od nich odvozených logických členů. Proto v této kapitole věnujeme pozornost schémotechnice výlučně CMOS logických prvků v dobré víře, že schémata vzešlá z prvních tří typů invertorů lze snadno odvodit podle vzoru CMOS. Databáze projektování integrovaných obvodů (viz. 9. kapitolu) obsahuje stovky logických členů (buněk), stavebních to kamenů logických schémat IO. Jsou to různé typy obvodů malé integrace, které se odlišují nejen schématem na úrovni tranzistorů, ale i velikostí tranzistorů podle výstupního/vstupního větvení (fan out, fan in). V této kapitole budeme diskutovat syntézu topologie na úrovni tranzistorů některých hlavních představitelů knihovních typů. Jsou to elementy, z kterých pak lze sestavit větší celky jako jsou registry, sčítačky pamětí atd. Tyto "vyšší" celky nejsou zahrnuty do stávající kapitoly. Východiskem pro syntézu bude booleovský výraz, nebo pravdivostní tabulka. Boolovská algebra disponuje různými operátory z nichž základními jsou tři: • binární operátor OR obvykle označovaný znakem + a zvaný logický součet,# • binární operátor AND obvykle označovaný znakem * a zvaný logický součin • unární operátor negace NOT. V našem výkladu negaci samostatné logické proměnné budeme označovat podtrhem #, zatímco negaci booleovského výrazu operátorem NOT. Již ze schématu invertoru vyplývá, že přirozená, tranzistory realizovatelná logická operace, je NOT. Jinými slovy tranzistory realizovatelná základní logická funkce má formu Y = NOT(booleovský výraz proměnných A1, A2,…,A1, A2 ,…) (7.1) kde A1, A2,… jsou vstupní signály, A1, A2,…. negované (komplementární, inverzní) hodnoty vstupních signálů, a Y je výstupní signál. Jak ještě ukážeme, např. v souvislosti s logickým členem XOR (exclusive OR), negované hodnoty vstupních signálů ve výrazu (7.1) jsou vnitřní signály logických členů. Znamená to, že v rámci logické buňky se nejdříve vytvoří vnitřní signál, kterým je pak ovládán některý z tranzistorů buňky. #
Obvykle se negace značí pruhem nad proměnnou, avšak oblíbený Word nezná tento typ.
90
1
91
2
Logická funkce buněk bez vnitřních signálů má formu Y = NOT(booleovský výraz proměnných A1, A2,…) (7.2) což znamená, že každý tranzistor buňky je ovládán jedním ze vstupních signálů. Logický signál může nabýt dvě hodnoty, které budeme označovat H (od slova High - horní) a L (od slova Low - dolní). Tyto stavy se označují taky 1 a 0, nicméně pro jejich nevýraznost dáme přednost H a L. Z booleovské algebry připomeneme zde dva poznatky, které ve stávající kapitole použijeme pro optimalizaci topologie schématu logických prvků. Jsou to dvě věty de Morganovy a dualita logických výrazů. de Morganovy věty říkají * Logický součet proměnné A a B se rovná negaci logického součinu inverzních A a B A + B = NOT(A * B) * Logický součin proměnné A a B se rovná negaci logického součtu inverzních A a B A * B = NOT(A + B) Syntéza topologie schémat se zjednoduší, když využijeme dualitu logických výrazů. Omezímeli se jen na výrazy obsahující operace součinu *, součtu + a negace NOT, pak k danému výrazu dostaneme jeho duální výraz následujícím postupem • všechny proměnné v původním výrazu nahradíme jejich komplementy a komplementy původního výrazu příslušnými proměnnými, • operátor součinu * nahradíme operátorem součtu + a naopak, operátor součtu + nahradíme operátorem součinu *, • operátor negace ponecháme bez změny.
7.1 Hradlo NAND, NOR, AND a OR Nejznámější logické obvody malé integrace jsou NOR a NAND. Jsou to obvody "jednoduché", jejíchž booleovská funkce má formu (7.2), protože jejich výstupní signál Y závisí jen na vstupních signálech. Jako příklad uvedeme dvouvstupový NOR a NAND, jejich booleovská funkce a pravdivostní tabulky je: Hradlo NOR Y = NOT(A1+A2) (7.3) A1 A2 H H H L L H L L Hradlo NAND
Y L L L H
Y = NOT(A1*A2)
(7.4)
X1 X2 Y H H L H L H L H H L L H Příklad dvouvstupového hradla NOR a NAND na Obr.7.1 využijeme také k tomu, abychom zformulovali zásady syntézy hradel, jejíchž booleovská forma má tvar (7.2), což znamená, že
91
2
92
3
výstupní signál je funkcí jenom vstupních signálů. Východiskem je pravdivostní tabulka a pravidla syntézy jsou dvě • Tranzistory typu N-kanál se používají v schématu k tomu, aby zajistily vodivou cestu k "zemi" USS, když jsou buzeny vstupními signály jenž v pravdivostní tabulce výstupnímu signálu Y přiřazují stav L. • Tranzistory typu P-kanál se používají ve schématu k tomu, aby zajistily vodivou cestu ke zdroji napětí UDD, když jsou buzeny vstupními signály, jenž v pravdivostní tabulce udávají výstupnímu signálu Y stav H. Tato dvě pravidla syntézy jsou topologickou verzi duality logických výrazů. a topologie Pkanálových tranzistoru je duální k topologii N-kanálových tranzistorů.
Obr.7.1 Schéma hradla NOR a NAND v CMOS technice Podle uvedených zásad v CMOS technice se logická funkce hradla vytváří dvakrát: jednou tranzistory N-kanálovými a podruhé P-kanálovými. Z toho plyne výhoda, že hradlo v ustáleném stavu neodebírá energii ze zdroje, protože mezi UDD a USS není vodivá cesta. Energie se odebírá jen v době přechodu výstupního signálu Y z logického stavu L do stavu H, kdy se nabíjí/vybíjí parazitní kondenzátor spojený s výstupem. Druhá výhoda, která vyplývá z uvedených zásad, spočívá v tom, že se plně využívá napětí zdroje. Napěťová hodnota logické H je UDD a napěťová hodnota logické L je USS. Všimněme si, že topologii hradla NAND dostaneme jako zrcadlový obraz topologie NOR vzhledem horizontální osy vedené přes výstup Y a současně tranzistory P-kanálové zaměníme za N-kanálové a naopak. Na Obr.7.1 jsou znázorněny i logické schématické značky příslušných buněk, které se používají v schématech obvodů a které jsou svým způsobem zkratkovité znázornění schématu na úrovni tranzistorů. Logický člen OR a AND má booleovskou funkci Y = X1 + X2 resp. Y = X1 * X2. Tyto funkce nemají tvar (7.2) a tudíž přímo se nedají realizovat polovodičovou technikou. Musíme je nejdřív upravit následovně Y = NOT(NOT(X1 + X2)) resp. Y = NOT(NOT(X1 * X2)). Vnoření operace A1
1
A2
Y
A1
Y
A2
OR
AND
Obr.7-2 Logický člen OR a AND NOT do operace NOT znamená, že nejdřív je třeba vykonat vnořenou operaci a pak s jejím výsledkem vykonat operaci NOT. Podle Obr.7.2 vnořená operace NOT je realizována obvodem NOR resp. NAND a za nimi v sérii je zapojen invertor.
92
3
93
4
7.2 Sdružená hradla Obvody uvedené v předešlé stati by se daly nazvat "jednoduchá" hradla, na rozdíl od zbývajících hradel, označovaných jako sdružená hradla, jejichž booleovská funkce se dá také vyjádřit formou (7.2). V databázích se uvádějí ve velkém množství a odlišují se svou funkcí, počtem vstupů a větvením (fan out). V této stati uvedeme jako vzor dva z nich (Obr.7.3 a Obr.7.4). Sdružená hradla nemají obecně uznávané názvy a v našem textu je pracovně budeme označovat ORAND3 resp. ANDOR4. Číslice v názvu označuje počet vstupů. Booleovský výraz sdruženého hradla ORAND3 a jeho redukovaná pravdivostní tabulka je následující (kvůli přehlednosti v redukované tabulce jsou uváděny jen stavy, při kterých výstupní signál Y má logickou hodnotu L). ORAND3
Y = NOT((A2 + A3) * A1)
(7.5)
A1 A2 A3 Y H H X L H X H L Kvůli stručnosti jsme v tabulce pro logický stav, na němž nezáleží, zda je ve stavu L nebo H zavedli označení X (do not care). Podle prvního pravidla syntézy, tranzistory typu N-kanálu musí zajistit vodivou cestu za podmínek uvedených v dvou řádcích redukované pravdivostní tabulky. Splní to jeden tranzistor v sérii se dvěma paralelně zapojenými tranzistory. První tranzistor je ovládaný signálem A1 a paralelní tranzistory signály A2 a A3. Podle druhého pravidla syntézy P-kanálové tranzistory mají zajistit vodivou cestu ke zdroji napětí UDD, když jsou buzeny negovanými hodnoty vstupních signálů uvedených v redukované pravdivostní tabulce (výstupní signál je ve stavu H). Zapojení tranzistorů P-kanálových je tudíž duální k zapojení N-kanálových tranzistorů.
Obr.7.3 Sdružené hradlo ORAND3 Uvedeme ještě jeden příklad sdruženého hradla. Následující booleovská rovnice a redukovaná pravdivostní tabulka patří k sdruženému hradlu ANDOR4. Písmeno X v tabulce opět označuje logický stav, na němž nezáleží, zda je ve stavu H, nebo L. Argumentace pro vytvoření schématu na úrovni tranzistorů je analogická k argumentaci, kterou jsme použili i pro ORAND3. 93
4
94
ANDOR4
5
Y = NOT(A3*A4)+(A1+A2)) A1 H X H X
A2 X H H X
A3 X X X H
A4 X X X H
(7.6) Y L L L L
Obr.7.4 Sdružené hradlo ANDOR4 Na Obr.7.5 jsou znázorněny logické značky dvou dalších sdružených logických členů ANDOR3 a ORAND4. Jsou to členy, které svou funkcí a schématem jsou duální k dřivě uvedeným ORAND3 a ANDOR4. Díky dualitě značek, schéma na úrovni tranzistorů členů ANDOR3 a ORAND4 se získá ze schématu na Obr.7.3 resp. Obr.7.4 následujícím postupem: • napětí UDD se zamění na USS a naopak, • tranzistory N-kanálové se zamění na P-kanálové a naopak, • oproti obvyklému kreslení schémat bude to postavení "vzhůru nohama", které natočením postavíme do běžné pozice.
Obr.7.5 Komplementární logické obvody k ORAND3 a ANDOR4
94
5
95
6
7.3 Hradlo ekvivalence Obvod zvaný ekvivalence je hradlo, které na svém výstupu Y vydává signál ve stavu H, když na jeho dvou vstupech A1 a A2 oba signály jsou buď ve stavu H nebo ve stavu L, jinak je výstupní signál Y ve stavu L. Booleovská rovnice pro tuto funkci a příslušná pravdivostní tabulka je uvedena níže. EKVIVALRNCE Y = A1 * A2 + A1 * A2 (7.7) A1 L H L H
A2 L L H H
Y H L L H
Booleovská rovnice (7.7) nemá formu ani jedné z rovnic (7.1) a (7.2) a tudíž se nedá přímo realizovat technikou mikroelektroniky. Nejjednodušší transformace rovnice (7.7) na realizovatelný tvar se docílí dvojí negací Y = NOT(NOT((A1 * A2) + (A1 * A2))) (7.8) Vnořený operátor negace se již dá realizovat sdruženým hradlem se čtyřmi vstupy po dvou logických součinech (Obr.7.6a). Nicméně nutné jsou ještě tři invertory, dva pro vytvoření invertovaných proměnných A1 a A2, a jeden pro inverzi výstupu ze sdruženého hradla. Celkem to činí 14 tranzistorů a tři interní signály hradla. Využitím de Morganovy věty dosáhneme lepší výsledek. První de Morganovou větou lze rovnici (7.7) transformovat na tvar Y = NOT(NOT(A1 * A2) * NOT(A1 * A2) Y = NOT((A1 +A2) * (A1 + A2) (7.9) Funkce (7.9) má předepsanou formu (7.1) a tudíž je realizovatelná technikou mikroelektroniky jako sdružené hradlo se čtyřmi vstupy po dvou logických součtech. Nyní již vystačíme jen se dvěma invertory (Obr.7.6b), které vytvoří dva vnitřní signály A1 a A2. Celkový počet tranzistorů tak vychází na 12.
Obr.7.6 Hradlo EKVIVALENCE se 14 tranzistory a), EKVIVALENCE se 12 tranzistory Další aplikace de Morganovy rovnice pomůže snížit počet vnitřních signálů na jeden. První de Morganovou větou upravíme rovnici (7.9) na tvar Y = NOT((A1 + A2) * NOT(A1 * A2)) (7.10) Vnořený operátor NOT(A1 * A2) se dá realizovat jedním hradlem typu NAND (Obr.7.1b) a vygeneruje jeden vnitřní signál. Booleovská funkce (7.10) nyní potřebuje ještě jedno třívstupové sdružené hradlo ORAND3 (Obr.7.3). Celkový počet tranzistorů tak vychází 10. Struktura logické značky hradla EKVIVALENCE, jakožto i schématu na úrovní tranzistorů je znázorněna na Obr.7.7
95
6
96
7
Obr.7.7 Hradlo EKVIVALENCE s deseti tranzistory
7.4 Hradlo XOR Zkratka XOR hradla pochází z anglického exclusive or (exklusivně alias neekvivalence). Jak ukazuje název hradla, je to komplementární obvod k hradlu EKVIVALENCE Z toho vyplývá, že booleovská rovnice a pravdivostní tabulka je komplementární k těmto údajů hradla EKVIVALENCE. Obvod na výstupu Y produkuje signál ve stavu H tehdy, když vstupní signály A1 a A2 jsou rozdílné. XOR Y = NOT(A1 * A2 + A1 * A2) (7.11) A1 L H L H
A2 L L H H
Y L H H L
Tentokrát je booleovská rovnice (7.11) přímo realizovatelná technikou mikroelektroniky protože má tvar (7.1). Jelikož v ní vystupují dvě invertované proměnné A1 a A2, obvod vyžaduje dva vnitřní signály a tudíž sdružené hradlo se čtyřmi vstupy po dvou logických součinech. Spolu se dvěma invertory to vyžaduje 12 tranzistorů.
Obr.7.8 Hradlo XOR s deseti tranzistory Jednodušší schéma hradla XOR získáme, když v rovnici (7.11) aplikujeme druhou de Morganovou větu na logický součin dvou invertovaných signálů. Dostaneme booleovskou rovnici 96
7
97
8
Y = NOT(A1 * A2 + NOT(A1 + A2)) (7.12) Vnořený operátor NOT je realizovatelný jedním hradlem NOR (Obr.7.1a), které produkuje jeden vnitřní signál a tudíž hradlo XOR je realizovatelné s deseti tranzistory, jelikož sdružené hradlo je třívstupové. Booleovská rovnice hradla XOR je komplementární k rovnici hradla EKVIVALENCE, z čeho pak vyplývá, že i logické značky a schémata na úrovni tranzistorů jsou komplementární (Obr.7.8). Postup tvorby komplementárního schématu jsme vysvětlili v souvislosti s Obr.7.5
7.5 Přenosový tranzistor Topologie obvodů (schémotechnika) prezentovaných v předešlých statích vyplývá z požadavků (omezení) kladených formou booleovských příkazů (7.1) resp. (7.2). Překročit omezení z nich plynoucí dovoluje tzv. přenosový tranzistor. Je to komponenta, která v mnohých případech umožňuje navrhnout kompaktnější obvod s menším počtem tranzistorů. Dřív než přejdeme k samotnému tématu stávající stati, uveďme, že booleovské rovnice, nebo pravdivostní tabulky vyjadřují funkci logického členu v ustáleném stavu jeho signálů. Přechod z jednoho stavu do druhého si vyžádá určitý čas. I když se mezi údaji logických členů na jejich výstupech udává také doba zpoždění signálů, je to údaj prakticky jenom orientační, který navíc je v skutečném obvodu modifikován zapojením logického členu v schématu. Proto ve větších obvodech přechod z jednoho stavu signálů do druhého je určován hodinovými impulsy, jejichž frekvence je zvolena natolik nízká, aby všechny logické členy stačily dosáhnout své ustálené stavy signálů. Logické prvky pracující v taktu s hodinovými impulsy jsou tzv. synchronní. Všechny dosud uvedené obvody jsou podle toho asynchronní. Přenosový tranzistor je typickým prvkem obvodů MOS. Obyčejně má minimální rozměry a svůj přívlastek dostal podle funkce, kterou zastává v obvodě. Jinak je to tranzistor jako každý jiný.Vynikající vlastností tranzistorů MOS, na rozdíl od bipolárních tranzistorů, je fakt, že kolektor a emitor tranzistoru nejsou určeny technologickým procesem a rozměry, ale zapojením ve schématu. Pro tranzistor N-kanálový je kolektor ta z dvou difúzních oblastí, která má větší napětí. Pro tranzistor P-kanálový je to naopak. Univerzálnost difúzních oblastí umožňuje vedení proudu (přenos signálu) tranzistorem se stejným úspěchem v obou směrech mezi difúzními oblasti. Z důvodů neurčitosti emitoru a kolektoru, kreslíme vývod hradla ve schématické značce uprostřed. K objasnění vlastností přenosového tranzistoru uvedeme jeho použití ve funkci synchronního D klopného obvodu (Obr.7.9a) i když přenosový tranzistor se používá i v asynchronních obvodech. Použitím příkladu D klopného obvodu poněkud předbíháme výklad, protože klopným obvodům věnujeme ještě několik dalších statí. Proto zde jen uveďme, že D klopný obvod má jeden výstup, na němž je signál ve stejném stavu jako na jeho vstupu. Nejjednodušší aplikace přenosového tranzistoru je ve funkci synchronního D klopného obvodu (Obr.7.9a). Kondenzátor C (parazitní), který je přirozenou součástí každého obvodu, vystupuje zde v úloze paměťového prvku. Vlivem parazitních svodových proudů je to jen krátkodobá paměť a napětí na kondenzátore třeba periodicky obnovovat. Děje se to pomocí hodinových impulsů CL, které tranzistor periodicky na krátkou dobu učiní vodivým a za tu dobu se kondenzátor C stačí nabít/vybít na napěťovou hodnotu signálu D. V době mezi hodinovými impulsy tranzistor je nevodivý a na kondenzátoru se udržuje stav signálu, který se nastavil v době hodinového impulsu. Nedostatek použití osamoceného přenosového tranzistoru vyplývá z jeho prahového napětí UT. Při vodivém tranzistoru na kondenzátoru C narůstá napětí jen potud, pokud se tranzistor neuza97
8
98
9
vře. Pokud je napětí hodinového impulsu stejné jako napěťová úroveň signálu D, pak napětí na kondenzátoru dosáhne napětí, které je o prahové napět UT menší než je napětí signálu D. Proto se v technologii CMOS obvodů také používá paralelně zapojená dvojice N-kanálového a Pkanálového tranzistoru, která ve svém výsledku je zbavena afektu prahového napětí. Funkci dvojice přenosových tranzistorů objasníme na příkladu znázorněném na Obr.7.9b,c. Na Obr.7.9b je znázorněna situace, kdy se kondenzátor C nabíjí přes přenosové tranzistory z počátečného napětí UQ = 0 V na konečné napětí 5 V při napětí 5 V na vstupu D. Ze strany emitorů jsou k tranzistorům připsány jejich prahová napětí UTN = 1 V resp. UTP = -1 V. Když je napětí UQ signálu Qmenší než 4V, proud teče přes oba tranzistory. Když UQ dosáhne napětí 4 V, tranzistor s kanálem N se uzavře a UQ dosáhne svou konečnou hodnotu 5 V jen pomocí proudu tranzistoru P-kanálového. Na Obr.7.9c je znázorněna situace, když při napětí 0 V na vstupu D se kondenzátor C vybíjí z počátečního napětí 5 V na konečnou hodnotu 0 V. K emitorům tranzistorů jsou opět připsána jejich prahová napětí, ale všimněme si, že nyní jsou emitory na straně dřívějších kolektorů. Zpočátku se kondenzátor vybíjí přes oba tranzistory, ale když napětí UQ dosáhne hodnotu UQ = -UTP = 1 V, tranzistor P-kanálový se uzavře a vybíjení kondenzátoru C se dokončí proudem Nkanálového tranzistoru.
Obr.7.9 Přenosové tranzistory ve funkci dynamického D klopného obvodu Přenosové tranzistory na Obr.7.9 jsou schopny fungovat jako synchronní D klopný obvod díky kondenzátoru jako paměťového elementu. Ve stati věnované D klopným obvodům ukážeme, že přenosové tranzistory se používají i v nesynchronních klopných obvodech a bez kondenzátoru jako paměťového prvku.
7.6 Multiplexor Jeden z rozhodovacích logických prvků (chtělo by se říct nástrojů) má formu Když je splněna podmínka Pak dělej jedno Jinak dělej druhé Konec. V procedurálních programovacích jazycích této formě odpovídá příkaz If……Then…..Else…..End. Analogie k tomuto rozhodovacímu příkazu v obvodové technice je multiplexor. Multiplexor (MUX) je obvod, který přepíná na výstup Y jeden z n vstupních signálů. Omezíme-li se na dva vstupní signály A1, A2, potom multiplexor má tři vstupy. Tím třetím se přivádí signál P - podmínka přepnutí. Je-li P ve stavu H, pak výstupní signál Y je ve stavu A1, jinak ve stavu A2. Booleovská rovnice a pravdivostní tabulka dvou-signálového multiplexoru je
98
9
99 MUX
Y = A1 * P + A2 * P P H H L L
A1 H L X X
A2 X X L H
10
(7.13)
Y H L L H
kde X znamená libovolný stav (d'ont care). Rovnice (7.13) nemá tvar vzoru (7.1) ani (7.2) a tudíž se nedá realizovat jako hradlo. Dvojitou negací můžeme rovnici (7.13) převést na tvar (7.2), který se pak dá realizovat technikou mikroelektroniky Y = NOT(NOT(A1 * P + A2 * P) (7.14) Obvodová realizace booleovské rovnice (7.14) je znázorněna na Obr.7.10a. Obsahuje tři dvouvstupová hradla, což vyžaduje 12 tranzistorů a jeden invertor s dvěma tranzistory. Spolu to dává 14 tranzistorů. Multiplexor realizovaný pomocí přenosových tranzistorů znázorněný na Obr.7.10b má jenom 6 tranzistorů.
Obr.7.10 Multiplexor se dvěma vstupy
7.7 RS klopný obvod V anglicky psané literatuře se tento obvod nazývá RS Flip-Flop. Označení RS pochází od počátečních písmen slov set (nastavit) a reset (obnovit). Flip-Flop imituje pomyslné zvuky, které by vznikaly, kdyby se jednalo o přepínání mechanickým přepínačem. Proto ani vážení jazykový korektoři nebudou namítat, když namísto poněkud těžkopádného názvu "RS klopný obvod" budeme používat RS Flip-Flop. RS Flip-Flop je nejjednodušší sekvenční obvod, nicméně je velmi významný, protože od něho se odvozují všechny sekvenční obvody. Sekvenční obvody mají tu vlastnost, že logické hodnoty jejich výstupních signálů jsou závislé nejen na aktuálním stavu vstupních signálů, ale i na předcházejícím sledu vstupních proměnných. Výstupní signály "znají svou historii".
99
1
100
11
Obr.7.11 Asynchronní RS Flip-Flop s hradly NAND (a), s hradly NOR (b), synchronní RS Flip-Flop (c), RS Flip-Flop synchronizovaný vzestupnou hranou CL (d) Pravdivostní tabulka sekvenčních obvodů je odlišná od kombinačních obvodů prezentovaných v předešlých statích, jelikož pro sekvenční obvody musí vyjádřit i jejich historii. Na Obr.7.11a je zobrazeno schéma RS Flip-Flop s použitím hradel NAND. Jeho pravdivostní tabulka je Tab.7.1 RS Flip-Flop sestavený z NAND hradel R S Q(t+) Q(t+) Poznámka L L H H nedoporučuje se H L L H L H H L H H Q(t) Q(t) RS Flip-Flop má dva vstupy S (Set) a R (Reset) a dva výstupy Q a Q. Symbol Q(t+) označuje hodnotu výstupního signálu, vznikajícího na základě vstupních signálu v přítomném čase. Výstup Q je komplementárním k výstupu Q. Symbolem Q(t) v pravdivostní tabulce označujeme hodnotu výstupního signálu, který vznikl jako reakce na předcházející slovo vstupních signálů. Znamená to, že výstupní signál se nezměnil. Hodnoty Q(t+) a Q(t+) pro R = S = L odporují požadavku komplementárnosti Q a Q výstupních hodnot. Proto se doporučuje používat RS Flip-Flop jen v takovém zapojení, kde nikdy namůže nastat stav R = S = L. V pravdivostní tabulce je pozoruhodný poslední řádek, který vypovídá o tom, že při R = S = H se výstupní signály Q a Q nezmění, což je pochopitelné, protože hodnota H na vstupu hradla NAND nemá vliv na jeho výstupní signál. Výjimku tvoří případ, když ze stavu R = S = L (co se nedoporučuje) se přejde na stav při R = S = H. Potom neznáme, do jakého stavu přejdou výstupní signály Q a Q, protože to závisí od vzájemné rychlosti hradel NAND. Navíc i představa současné změny vstupních signálů je jenom idealizace reality. To je další důvod, proč se nedoporučuje přivádět R = S = L na vstupy RS klopného obvodu. RS Flip-Flop může být realizován i z hradel NOR (Obr.7.11b). Jeho pravdivostní tabulka je Tab.7.2 RS Flip-Flop sestavený z NOR hradel R S Q(t+) Q(t+) Poznámka L L Q(t) Q(t) H L L H L H H L H H L L nedoporučuje se
100
1
101
12
Tabulka říká, že R = S = L nemají na výstupní signály Q a Q vliv, na rozdíl od RS Flip-Flop sestaveném z hradel NAND. Na vstupy se nedoporučuje přivádět signály R = S = H z těch samých důvodů, které jsme uvedli pro RS Flip-Flop z hradel NAND. Důvody pro aplikaci obvodů synchronizovaných hodinovými impulsy CL jsme uvedli ve stati věnované přenosovým tranzistorům. Logické schéma synchronního RS Flip-Flop je zobrazeno na Obr.7.11c. Tento obvod je necitlivý na změny hodnot signálů na vstupech R a S do té doby, dokud má hodinový impuls CL hodnotu L. Výstupní signály reagují na vstupní signály jen v době, kdy CL = H. Pokud je CL = H, pak mohou vstupní informace pronikat na výstupy, což v některých aplikacích je na závadu. Na Obr.7.11d je zobrazeno schéma RS Flip-Flop, ve kterém je uvedený nedostatek odstraněn tím, že výstupní signály reagují na vstupní signály jen v době, kdy hodinové impulsy přecházejí ze stavu L do stavu H. Obvod je složen ze dvou synchronních RS Flip-Flop a jednoho invertoru a reaguje na vstup R a S jen při přechodu hodinových impulsů CL ze stavu H do L. Když je CL = H, může se informace S a R dostat jen na výstupy prvního RS Flip-Flop (master) a nemůže proniknout dál, protože na vstupu hodinových impulsů druhého klopného obvodu je CL = L. Když přejde hodinový impuls do stavu CL = H, změní se CL na H, a S1 a R1 se dostanou až na výstupy druhého RS Flip-Flop (slave), přičemž první klopní obvod (master) je zablokován hodinovým impulsem CL = L. Databáze návrhových systémů obsahují mnoho variací RS Flip-Flop. Zde jsme uvedli jen některé využívající dvou- a třívstupová hradla NAND, nebo NOR. Nic nebrání tomu, aby se použila i hradla s více vstupy.
7.8 D klopný obvod D klopný obvod, alias D Flip-Flop, má jeden vstup D (Obr.7,12a,b), který se invertuje na D a takto vzniklá dvojice signálů budí RS Flip-Flop. Z pravdivostní tabulky RS klopného obvodu (Tab.7.1, Tab.7.2) vyplývá pravdivostní tabulka D Flip-Flop. Jelikož při rozdílných hodnotách vstupních R a S signálů dává RS Flip-Flop na bázi hradel NAND stejné výstupní signály jako na bázi hradel NOR, pravdivostní tabulka Tab.7.3 platí pro oba typy klopných obvodů D. Tab.7.3 Pravdivostní tabulka D Flip-Flop D Q(t+) L L H H
Obr.7.12 Asynchronní D Flip-Flop (a), synchronní D Flip-Flop vytvořený z RS Flip-Flop (b), synchronní D Flip-Flop s přenosovými tranzistory Realizace asynchronního D Flip-Flop potřebuje 10 tranzistorů a synchronní až 14 tranzistorů, pokud se použijí schémata RS klopných obvodů podle Obr.7.11a resp. Obr.7.11c. Podstatně
101
1
102
13
úspornější je schéma synchronního RS Flip-Flop využívající přenosové tranzistory (Obr.7.11c), které potřebuje jen 10 tranzistorů. Jádrem D Flip-Flop na Obr.7.12c jsou invertory D1 a D2, které vytváří zesilovač se silnou pozitivní zpětnou vazbu, pokud je dvojice přenosových tranzistorů T2 vodivá. Jinými slovy, trojice D1, D2 a T2 tvoří monostabilní klopný obvod, který se samočinně překlopí do stavu, do něhož ho spustí vstupní signál D, když dvojice přenosových tranzistorů T1 je vodivá. Stane se to, když hodinový impuls CL je v stavu L. V téže době je zpětnovazební dvojice T2 nevodivá, což znamená, že D1 a D2 působí jenom jako zesilovač signálu D směrem k výstupu Q resp. Q. Když hodinový impuls nabude hodnotu CL = H, tranzistory T1 budou nevodivé a naopak tranzistory T2 se stanou vodivými a tím zajistí zpětnou vazbu pro invertory D1 a D2 čím se obnoví monostabilní klopní obvod, který se udrží ve svém dosaženém stavu. Invertor D3 obstarává komplementární přepínací signály tranzistorům T1 a T2. Kritická je doba kdy hodinový impuls přechází z jednoho stavu do druhého. Tento přechod není v reálných obvodech okamžitý a přenosové tranzistory na přechodnou dobu nejsou ve svém ustáleném stavu. Pro bezproblémové funkci celého obvodu důležitou úlohu hraje parazitní kapacita C spojů, která na krátkou dobu přechodu udrží nastavený stav klopného obvodu.
7.9 Paměťová buňka Paměťová buňka znázorněna na Obr.7.13 svou podstatou připomíná D Flip-Flop (Obr.7.12c) s tím rozdílem, že zpětná vazba dvou sériově zapojených invertorů se neuskutečňuje přes dvojici přenosových tranzistorů, ale spojením "natvrdo". Dále pak má jeden port, označený Z, přes který se uskutečňuje zápis do buňky a taktéž čtení zapsaného obsahu (1 bit).
Obr.7.13 Paměťová buňka Do série zapojené přenosové tranzistory TX a TY umožňují do paměťové buňky zapisovat logický stav z vnějšího obvodu a také číst zapsaný stav. Kvůli zjednodušení výkladu jsou přenosové tranzistory znázorněné jako N-kanálové, ačkoliv mohou být i P-kanálové pokud ostatní bloky paměti jsou k tomu přizpůsobeny. Buňky v paměti jsou uspořádány ve formě matice (Obr.7.14) a selekce požadované buňky se zajišťuje interními sběrnicemi paměti X a Y. Dva do série zapojené invertory v buňce s přímou zpětnou vazbou tvoří bistabilní klopný obvod, jelikož invertor je v podstatě zesilovač. Stačí malý impuls a bistabilní klopný obvod se překlopí z jednoho stavu do druhého. Tento impuls se na vstup bistabilního klopného obvodu dostane přes přenosové tranzistory TX a TY ze vstupu Z, pokud signály interních sběrnic X a Y uvedou tranzistory do vodivého stavu. Zde není třeba použit dvojici přenosových tranzistorů, protože stačí jen částečné napětí signálu Z, aby se klopný obvod sám dotáhl na napěťovou úroveň vstupního signálu Z a tudíž prahové napětí přenosových 102
1
103
14
tranzistorů neovlivní napěťovou úroveň zapsaného údaje. Po převedení přenosových tranzistorů TX a TY do nevodivého stavu signály X a Y se klopný obvod sám udržuje v dosaženém stavu i když je od svého okolí izolován. Zápis do paměťové buňky se uskutečnil díky tomu, že k jejímu portu Z byl připojen signál W přes vstupní/výstupní díl paměti (Obr.7.14), který vnutil svůj stav klopnému obvodu. Čtení paměťové buňky se taky uskutečňuje přes přenosové tranzistory TX a TY. Nyní ovšem vstupní/výstupní díl paměti musí zabezpečit odpojení W a naopak připojení výstupu Z vyselektované paměťové buňky. V ideovém schématu na Obr.7.14 toto přepínání je zabezpečeno ve vstupním/výstupním dílu paměti tranzistorem P-kanálovým a N-kanálovým na povel signálu RW.
Obr.7.14 Ideové schéma šestnácti bitové paměti RAM (Random Access Memory) pro ilustraci aplikace paměťové buňky (Obr.7.13) V matici paměťových buněk jen jedna z nich smí být připojena k interní sběrnici svým vývodem Z. To znamená, že signál jen jedné ze sběrnicí X0,…X4 resp. Y0,…Y4 smí být ve stavu H. O to se má postarat dekodér.
7.10 Dekodér Pravdivostní tabulka dvouvstupového dekodéru A0 A1 Y0 Y1 Y2 Y3 L L H L L L L H L H L L H L L L H L H H L L L H Dekodér je kombinační obvod, který má N vstupů a 2N výstupů. Když na jeho vstupy přivedeme signály představující číslo ve dvojkové soustavě, bude mít signál na jednom z výstupů stav H, a
103
1
104
15
signály na všech ostatních výstupech budou ve stavu L. Jako příklad na Obr.7.14 je uveden dvouvstupový dekodér použitý v ideovém schématu paměti.
7.11 Hradlo s třístavovým výstupem Ke sběrnici může být připojeno několik logických členů svými vývody. Aby nedošlo ke kolizi, v takovém případě je třeba zajistit, aby současně jen jeden logický člen mohl vnucovat sběrnici stav signálu svého vývodu. V matici buněk paměti (Obr.7.14) se o to postarají dekodéry a přenosové tranzistory v samotných buňkách. Univerzálním obvodem pro výstup na sběrnici je tzv. hradlo s třístavovým výstupem. Třetí stav výstupu neznamená stav signálu, ale skutečnost, že příslušný port hradla má nekonečně veliký výstupní odpor. Znamená to, že hradlo je odpojeno od sběrnice. Pravdivostní tabulka hradla s třístavovým výstupem má podobu Z L L H H
A L H L H
Y L H 3 3
kde 3 znamená nekonečný odpor výstupního portu Y. Hradlo má jeden vstup pro přenášený signál A a druhý vstup Z pro požadování třetího stavu výstupního portu. Podle pravdivostní tabulky přenese hradlo signál A beze změny, když vstup Z je ve stavu L. Stav H vstupu Z nastaví výstup hradla do třetího stavu. Schéma neinvertujícího hradla s třístavovým výstupním portem je znázorněno na Obr.7.15
Obr.7.15 Neinvertující hradlo s třístavovým výstupním portem Databáze návrhových systémů obsahují i invertující hradlo s třístavovým výstupným portem. Snadno ho získáme tím, že do schématu Obr.7.15 vložíme invertor za vstupním portem A.
104
1
105
16
7.12 Schmittův klopný obvod Schmittův klopný obvod (trigger) se vyznačuje tím, že jeho charakteristika (výstupní versus vstupní napětí) vykazuje hysterezi (Obr.7.16a). Díky této jeho vlastnosti se používá jako tvarovací obvod pro tvorbu pravoúhlých signálů z periodických signálů (Obr.7.16b), jako úrovňový detektor atp. Při dosažení vstupního signálu UX určité hodnoty UN se výstupní signál UY překlopí z logického stavu H (5 V) do stavu L (0 V). Naopak, při poklesu vstupního signálu UX na hodnotu UP se výstupní signál UY vrátí spět na hodnotu H. Překlopení výstupního napětí z UY = 5 V na hodnotu UY = 0 V se uskuteční při vstupním napětí UX = U50. Skok výstupního napětí z hodnoty UY = 0 V na hodnotu UY = 5 V se odehraje při vstupním napětí UX = U05.
Obr.7.16 Schmittův klopný obvod a) statická charakteristika, b) tvorba pravoúhlých signálů, c) schéma CMOS Schmittův klopný obvod má mnoho obvodových realizací. V každé z nich se jedná o zesilovač se silnou kladnou zpětnou vazbu tvořící monostabilní klopný obvod. Na Obr.7.16c je schéma jednoho provedení Schmittova obvodu v CMOS verzi. Přes jednoduchost schématu, funkce tohoto obvodu není průhledná na první pohled a proto ji věnujeme zaslouženou pozornost. Zapojení P-kanálových tranzistorů je symetrické se zapojením N-kanálových tranzistorů. Není však duální, jak je běžné v hradlech CMOS. Přesto v překlopeném stavu obvod neodebírá proud ze zdroje. Vděčí za to tranzistorům TP2 a TN2, které v ustáleném stavu nikdy nejsou současně vodivé, jak ještě ukážeme. Jsou to zpětněvazebné tranzistory, které ovšem během překlápění jsou oba současně vodivé. Prahové napětí tranzistorů s N-kanálem označíme UTN. Prahové napětí tranzistorů s P-kanálem označíme UTP. Pro zjednodušení předpokládáme, že prahové napětí nezávisí na napětí emitoru. Překlápění obvodu probíhá v následujících fázích. 1 Pokud je vstupní napětí UX menší než prahové napětí N-kanálových tranzistorů, tranzistory TN1 a TN2 jsou nevodivé, zato však tranzistory TP1 a TP2 jsou vodivé. To má za následek, že výstupní napětí UY = UDD je v stavu H (5 V) a tudíž tranzistor TP3 je nevodivý. Svým emitorem je tranzistor TN3 odpojen od zbytku obvodu a neteče jím proud.
105
1
106
2
17
Překročí-li vstupní napětí prahové napětí UX > UTN, tranzistor TN1 se otevře a spolu s tranzistorem TN3 vytvářejí invertor, neboli dělič napětí UDD. Tranzistor TN2 zůstává stále nevodivý, protože pro jeho otevření musí být splněna podmínka UX > UL + UTN, která zatím splněna není, protože napětí UL v invertoru je zatím příliš vysoké. 3 Při dalším zvyšování UX napětí UL klesá, takže při jisté hodnotě UX = U50 podmínka UX > UL + UTN se naplní, tranzistor TN2 se otevře a začne plnit svou úlohu zpětné vazby, přičemž mezi výstupem a zemí je vodivá cesta a napětí UY klesá. 4 Při vodivém tranzistoru TN2 probíhá cyklus nekontrolovaného poklesu výstupního napětí UY spočívající v tom, že při poklesu UY se tranzistor TN3 uzavírá, a naopak tranzistor TP3 otevírá. To má za následek poklesu proudu přes tranzistory TP1 a TP2, což podporuje pokles napětí UY. Cyklus nekontrolovaného poklesu UY se opakuje až výstupní napětí UY dosáhne hodnotu UY = 0 V. 5 Při UY = 0V je stav obvodu následující: Tranzistory TN1, TN2 jsou vodivé a tranzistory TP1, TP2 a TN3 jsou nevodivé. Svým emitorem je tranzistor TP3 odpojen od zbytku obvodu a neteče jím žádný proud. Stav obvodu je přesně inverzní oproti stavu v bodě 1. Popsali jsme proces pro tvorbu hysterezní smyčky v její větve poklesu výstupního napětí z UY = 5 V na UY = 0 V, kdy vstupní napětí stoupalo od hodnoty UX = 0 V do UDD. Jelikož zapojení P-kanálových tranzistorů je analogické jako zapojení N-kanálových tranzistorů, proces překlopení výstupního napětí z hodnoty UY = 0 V na hodnotu UY = UDD je analogický postupu popsanému v bodech 1 až 5. Překlopení výstupního napětí UY z hodnoty UY = 0 V na hodnotu UY = 5 V nastane při vstupním napětí U05. Zde je dobré připomenout, že P-kanálové tranzistory mají emitor na straně většího napětí, což např. pro tranzistor TP1 znamená, že jeho emitor je připojen k napětí UDD. V schématických značkách je emitor označen tím, že vývod hradla je nakreslen na straně emitoru. a) Při hodnotách vstupního napětí UX < (UDD - UTP), tranzistor TP1 je vodivý a spolu s tranzistorem TP3 tvoří invertor (napěťový dělič), díky čemu napětí UH získá definovanou hodnotu. Tranzistor TP2 zůstává nevodivý, pokud vstupní napětí UX nedosáhne hodnotu UX <.(UH - UTP). b) Při splnění podmínky UX < (UH - UTP) se spustí cyklus nekontrolovaného stoupání výstupního napětí UY. Přes tranzistory TP1 a TP2 teče proud a napětí UY stoupá, což má za následek uzavírání tranzistoru TP3 a otvírání tranzistoru TN3, následkem čehož stoupá napětí UL, tranzistor TN2 se uzavírá.a podporuje stoupání výstupního napětí UY. Cyklus pokračuje tak dlouho, pokud výstupní napětí UY nedosáhne své ustálené hodnoty UY = 5 V. c) Překlopení do stavu UY = 5 V se začíná v okamžiku, kdy se otevře tranzistor TP2, to znamená při UX = (UH - UTP). Na Obr.9.16 je toto napětí UX označeno U05 Kvalitativní analýza popsaná v bodech 1 až 5, resp. a) až c) neumožňuje určit hodnotu vstupního napětí U50 resp. U05, při kterém se spustí nekontrolovaný cyklus překlopení výstupního napětí. Model tranzistoru popsaný rovnicemi (5.8), je příliš komplikovaný na to, abychom ho mohli zde použit pro výpočet U50 a U05 s použitím elementárního matematického aparátu. Přesto, na zjednodušeném modelu tranzistoru odvodíme uvedené hodnoty napětí hysterezní smyčky. Nejdřív vypočítáme U50, jenž představuje vstupní napětí UX, při kterém zpětnovazební tranzistor TN2 se stal vodivým. K tomu použijeme maximálně jednoduchý model, který pro N-kanálový tranzistor vyjadřuje skutečnost, že tranzistorem začíná téct proud I, když napětí hradla UG převýší napětí emitoru US o prahové napětí UT, přičemž proud I aproximujeme kvadratickým polynomem I = K(UG - UT)2 (Obr.5.7). Konstanta úměrnosti K je zjednodušený výraz (5.8c), když neu-
106
1
107
18
važujeme omezení rychlosti elektronů v inverzním kanálu: K = µ0CZ/2L a považujeme vmax = ∞. Podle Obr.7.16c, když se zpětnovazební tranzistor TN2 stal vodivým, je jeho emitorové napětí UL, a tudíž U50 = UL + UTN. (7.15a) Zpětnovazební tranzistor je sice otevřený, ale ještě jím neteče proud a tudíž UL vypočítáme z rovnosti proudu tranzistoru TN1 a TN3. KN1(U50 - UTN)2 = KK3(UDD - UL - UTN)2 (7.15b) Tato rovnice respektuje skutečnost, že emitor tranzistoru TN1 je uzemněn a tudíž jeho napětí je 0, a hradlo tranzistoru TN3 je připojeno k výstupu obvodu, který má zatím napětí UDD = 5 V. Do rovnice (7.15b) dosadíme UL z rovnice (7.15a), a dostaneme K N1 U DD + U TN K N3 U 50 = (7.16) K N1 1+ K N3 Analogickým postupem s údaji P-kanálových tranzistorů dostaneme (U DD − U TP ) K P1 K P3 U 05 = (7.17) K P1 1+ K P3 Rovnice (7.16) a (7.17) ukazují možnosti nastavit tvar charakteristiky Schmittova klopného obvodu (Obr.7.16a). Prahové napětí UTN a UTP jsou dány technologii. Délka inverzního kanálu se volí nejmenší jakou povolují návrhová pravidla, takže poměr K lze prakticky měnit jen šířkou kanálu tranzistorů. Jako příklad vypočítejme U50 a U05 pro následující vstupní údaje UDD = 5 V, UTN = 0,6 V, UTP = 0,6 V, KP1/KP3 = 1/3, KN1/KN3 = 1/3 (5 − 0,6) 1 / 3 = 1,61V 5 + 0 ,6 1 / 3 = 3,39V U 05 = výsledek U 50 = 1+ 1/ 3 1+ 1/ 3 Dodejme ještě, že pohyblivost µP děr v inverzním kanálu P-kanálových tranzistorů je cca. 2,5 kát menší než pohyblivost µN elektronů v N-kanálových tranzistorech (Obr.2.16). Aby se dosáhla prakticky stejná rychlost překlápění výstupního napětí ze stavu H do L a opačně, navrhují se P-kanálové tranzistory cca. 2,5 krát širší než odpovídající N-kanálové tranzistory.
107
1
108
1
8. Logické prvky bipolárních obvodů Bipolární integrované obvody rozlišujeme podle toho jak je realizovaný základní logický člen NAND, nebo NOR. Zde se budeme zabývat pouze schématy obvodů ECL (Emiter Coupled Logic), TTL (Transistor Transistor Logic) a I2L (Integrated Injection Logic). Poznamenejme, že všechny uvedené typy se vyrábějí v podstatě stejnou technologii a rozdíl mezi nimi je jen v elektrickém schématu logického členu. Uvedené rozdíly jsou postačující, aby se jednotlivé typy IO lišily od sebe příkonem, rychlostí, velikostí plochy, citlivostí na rozptyl parametrů, výtěžností, cenou atd. Integrované obvody ECL jsou nejrychlejší, avšak nejcitlivější na rozptyl parametrů. Obvody TTL jsou optimálním kompromisem mezi uvedenými, často protichůdnými vlastnostmi a proto se používají nejvíce. Integrované obvody I2L vykazují některé dobré vlastnosti jak bipolárních obvodů (rychlost), tak i unipolárních obvodů (hustota hradel, menší příkon). Uvedené typy obvodů se realizují NPN tranzistory. To znamená, napájecí napětí UCC je kladné a při výkladu budeme předpokládat UCC = 5 V. Pro výklad logické funkce budeme používat terminologii kladné logiky, to znamená, že logickému stavu H (high) odpovídá větší napěťová hodnota jako logickému stavu L (Low). Bipolární tranzistor je tvořen dvěmi P-N přechody se společnou, velmi úzkou P oblastí - bází. Pro elementární výklad funkce a topologie základních členů bipolárních obvodů je podstatný poznatek z 3. kapitoly (Obr.3.11), z něhož vyplývá, že P-N přechodem a tudíž tranzistorem začíná téct větší proud, když napětí báze vzhledem napětí emitoru je větší než Ud = 0,7 V. Fiktivní napětí Ud považujeme za prahové napětí bipolárních logických členů. Pro TTL obvody je podstatný pojem nasycený tranzistor, který jsme zevrubně diskutovali ve čtvrté kapitole. Kolektorovým P-N přechodem teče proud elektronů, které se sem dostaly driftem od emitorového přechodu. Nicméně, kolektor sám taky může emitovat elektrony do báze, pokud bázové napětí převýší napětí kolektoru o Ud. Tranzistor se tehdy dostane do nasyceného stavu. Napětí Ud budeme považovat za kritérium přechodu tranzistoru ze zesilovacího do nasyceného stavu.
8.1 Integrované obvody ECL Základní logický člen ECL je znázorněn na Obr.8.1. Jméno těmto obvodům dala emitorová vazba mezi tranzistory TA, TB a TR. Schéma na Obr.8.1 má jenom dva vstupy A a B, avšak přidáním dalších tranzistorů paralelně k TA lze počet vstupů zvětšit. Odpory rezistorů R1, R2 a R3 jsou navrženy tak, aby tranzistory nikdy nedosáhly nasycený režim pro napětí, které se může vyskytnout na vstupech A, B atd. Napětí UR je konstantní referenční napětí. Funkce emitorových sledovačů (tranzistory T1 a T2) tkví v přizpůsobení napěťové úrovně U4 a U5 tak, aby se mohly těmito napětími přímo budit vstupy A, B atd. dalších logických členů.
Obr.8.1 Logický člen NOR (a), jeho napěťové a proudové charakteristiky (b) 108
109
2
Při analýze obvodu na Obr.8.1 budeme předpokládat, že na vstupu B je nízké napětí (logický stav L), takže tranzistor TB je nevodivý a nemá vliv na další úvahy. Dále budeme předpokládat, že prahové napětí tranzistorů je Ud = 0,7 V a tudíž každý tranzistor se dostane do zesilovacího režimu, když napětí na jeho bázi bude o 0,7 V větší než napětí na jeho emitoru. Z toho kromě jiného vyplývá, že napětí U4 kopíruje napětí U1 s tím rozdílem, že je o Ud menší. Podobně U5 kopíruje napětí na kolektoru tranzistoru TR. Tranzistory by se dostaly do stavu nasycení, kdyby napětí báze bylo o Ud větší než napětí jeho kolektoru. Návrhem odporů v schématu se má tomu předejít a dosáhnout toho, aby byly tranzistory za každých okolností v zesilovacím režimu. Tím se zvýší rychlost přepínání logického obvodů, protože se odstraní doba potřebná k odčerpání nadbytečných nábojů báze (viz kapitolu 4). Na Obr.8.1b je vynesená závislost proudů I1, I2 a napětí U4, U5 na vstupním napětí UA. Charakteristiky jsou nakresleny až do napětí UA = UCC, přestože UA nikdy nedosáhne tuto hodnotu, je-li logický člen buzen z jiného obdobného logického členu. Pro objasňování charakteristik se tak dostaneme až k nasycení tranzistoru TA i když v reálních obvodech tento stav nikdy nenastane, jak uvidíme. Pro malé napětí UA je tranzistor TA uzavřen a přes tranzistor TR teče proud I2. Když UA dosáhne napětí blízké UR, začíná téct tranzistorem TA proud I1 a proud tranzistorem TR klesá na nulovou hodnotu. Tento přechod se uskuteční při poměrně malé změně (0,2 V) napětí UA díky emitorové vazbě mezi tranzistory TA a TR. Po uzavření tranzistoru TR (I2 = 0) proud I1 tranzistoru TA stoupá s napětím UA až po napětí UA = UAS, kdy se tranzistor TA dostane do saturovaného stavu. S dalším zvětšováním UA, kdy kolektorový P-N přechod je polarizován ve vodivém směru, úměrně se zmenšuje napěťový rozdíl mezi UCC a kolektorem tranzistoru TA, načež proud I1 klesá až k nule. Když tranzistorem TA neteče proud (I1 = 0), je U1 = UCC a napětí U4 má hodnotu U4H = UCC - Ud , (8.1) která odpovídá logickému stavu H na výstupu NOR. Současně na rezistoru R3 je napětí UR -Ud a teče jím proud I2 = (UR - Ud)/R3. Tím pádem napětí U5 má hodnotu R2 (UR − U d ) − U d , U5 L = UCC − (8.2) R3 která odpovídá logickému stavu L na výstupu OR. Když tranzistorem TR neteče proud (I2 = 0), je U2 = UCC a napětí U5 má hodnotu (8.3) U5H = UCC - Ud , která odpovídá logickému stavu H. Napěťová hodnota logického stavu H na výstupu OR se rovná napětí H na výstupu NOR: U5H = U4H (samozřejmě obě napětí nejsou současně ve stavu H). Tranzistorem TA teče proud tehdy, když na jeho bázi je napětí od jiného logického členu napětí ve stavu H a má hodnotu U5H (nebo U4H). Na rezistoru R3 je tehdy napětí U4H - Ud a teče jím proud I1 = (U4H - Ud)/R3. Tím pádem napětí U4L má hodnotu R1 (U 4 H − U d ) − U d U 4 L = UCC − (8.4) R3 Poměr odporů musí být navrhnut tak, aby se tranzistor TA nedostal do nasyceného stavu, když je na jeho bázi napětí U4H. To znamená, že musí platit nerovnost U4H - U1L < Ud, kde U1L = UCC - R1 x I1 je napětí na kolektoru tranzistoru TA. Z nerovnosti pomocí rovnice (8.1) dostaneme. Ud R1 = (1 + k ) (8.5) UCC − 2 U d R3 kde parametr k < 1.
109
110
3
Poměr odporů R1/R2 vypočítáme z požadavku, aby logický stav L měl stejnou napěťovou hodnotu na výstupu NOR jako na výstupu OR (U5L = U4L). Z této podmínky vyplývá UR − U d R1 = (8.6) R 2 UCC − 2 U d Ještě třeba určit referenční napětí UR. Vzhledem na požadovanou stejnou šumovou odolnost pro logické H a logické L zvolíme UR jako aritmetický střed UR = (U4H + U4L)/2. Po dosazení rovnic (8.1) a (8.4) s ohledem na (8.6) dostaneme 3+ k UR = UCC − Ud (8.7) 2 Dynamické rozpětí DU výstupních signálů je (8.8) DU = U4H - U4L = (1 + k)Ud a šumová odolnost je (DU - 0,2)/2. Pro úplnost ještě odvodíme výraz pro saturační napětí UAS tranzistoru TA z podmínky, podle níž saturace nastane tehdy, když napětí na bázi tranzistoru TA je o Ud větší než napětí U1 na jeho kolektoru: UCC (8.9) UA S = + Ud R1 1+ R3 Příklad: Vstupní hodnoty výpočtu UCC = 5 V, Ud = 0,7 V, zvolíme k = 0,11. Výpočet R1/R3 = 0,218 (8.5) R1/R2 = 0,87 (8.6) U4H = U5H = 4,3 V (8.1) U4L = U5L = 3,4 V (8.2) UR = 3,92 V (8.7) DU = 0,78 V (8.8) UAS = 4,8 V (5.9) Integrované obvody ECL jsou rychlejší než obvody TTL a I2L protože žádný z tranzistorů nedosáhne saturační režim, čímž se vyloučí doba zpoždění potřebná k odčerpání přebytečných nábojů báze (viz 4. kapitola). Na druhé straně ECL obvody mají několik nedostatků. Na prvním místě třeba vzpomenout velkou spotřebu energie a plochy čipu v porovnání s jinou technikou. Dynamické rozpětí signálů (8.8) je malé, z čehož vyplývá nízká šumová odolnost a kritičnost na rozptyl parametrů.
8.2 Integrované obvody TTL Základní logický člen integrovaných obvodů TTL je znázorněn na Obr.8.2 ve třech verzích. Z dalšího rozboru zjistíme, že znázorněné logické členy vykonávají funkci NAND. Z bipolárních obvodů jsou TTL rozšířeny nejvíce, protože jsou odolné proti rozptylu technologických parametrů, v důsledku čehož mají vysokou výtěžnost ve výrobě a spolehlivost v aplikacích. Na Obr.8.2a je znázorněn NAND v nízkovýkonové verzi a na Obr.8.2b,c jsou verze s výkonným výstupem (fan out). V posledních dvou verzích přes tranzistory T3 a T4 nikdy neteče současně proud v ustáleném stavu a proto se jejich proud plně zúčastňuje na buzení obvodů připojených k výstupu logického členu. Typickou komponentou TTL obvodů je multiemitorový tranzistor T1. Topografie (obrysy detailů masek) tranzistoru se čtyřmi emitory je znázorněna na Obr.8.2e Analýzu funkce obvodů TTL začneme analýzou poměrů na výstupu Y logického členu na Obr.8.2b. Analýza dalších dvou schémat je analogická a nebudeme ji rozvádět. Ať napětí na výstupu Y je na úrovni UYH odpovídajícímu stavu H (high). Stane se tak, když tranzistory T4 a T2 jsou nevodivé a tudíž tranzistor T3 je v nasyceném režimu. Bázový proud
110
111
4
tranzistoru T3 je malý, spád napětí na odporu R2 zanedbáme, takže napětí v bodě 3 je UCC. Pak napětí UYH na výstupu Y se rovná napětí UCC, zmenšenému o napětí Ud emitorového P-N přechodu tranzistoru T3 a o napětí diody D1 (objasnění Ud viz Obr.3.11). UYH = UCC - 2Ud = 5 - 1,4 V Ať nyní napětí na výstupu Y je na nízké úrovni UYL, které odpovídá logickému stavu L (Low). To znamená, že tranzistor T3 je nevodivý a tranzistor T4 je v nasyceném režimu. Aby to mohlo nastat, tranzistor T2 taky musí být nasycený. Rozměry tranzistoru T4 jsou navrženy tak, aby napětí na výstupu bylo UY0 = 0,1 V při typovém proudu 1,6 mA. Protože tranzistor T4 je nasycen, napětí na jeho bázi je U4 = Ud = 0,7 V. Spád napětí na nasyceném tranzistoru T2 je asi 0, 1 V, takže napětí báze U3 tranzistoru T3 je U3 = 0,8 V. Kdyby obvod neobsahoval diodu D1, pak mezi bází a emitorem tranzistoru T3 by bylo napětí cca. 0,7 V, a to je právě na hranici přechodu tranzistoru z nevodivého do zesilovacího režimu. Dioda D1 svým napětím Ud zabezpečuje spolehlivé uzavření tranzistoru T3.
Obr.8.2 Tři verze TTL hradla NAND (a,b,c), charakteristiky hradla (d), topografie hradla (e) Přejděme nyní k tranzistoru T1. Uvažujme nejdřív případ, kdy napětí na všech čtyřech vstupech je na nízké úrovni (stav L), což pro obvody TTL znamená 0,1 V. Protože báze je připojená přes odpor R1 ke kladnému napětí UCC, tranzistor je v nasyceném režimu, a napětí na jeho kolektoru se prakticky rovná napětí na jeho vstupech. To znamená U2 = 0,1 V. Tranzistor T2 je uzavřený a na výstupu Y je vysoké napětí UYH , jak jsme to již popsali. Sledujme nyní napětí v jednotlivých bodech schématu, když napětí na jednom vstupu stoupá od 0 V a na ostatních vstupech je napětí UCC. Tyto vstupy se nyní neúčastní dále popsaných poměrů, protože samy o sobě by tranzistor T1 držely uzavřeným. Pro konkrétnost předpokládejme, že stoupající napětí UA je na vstupu A. Graf na Obr.8.2d znázorňuje závislost UY na UA. Se stoupajícím napětí UA se současně zvětšuje i napětí U2, protože T1 je nasycený. Tato změna nemá vliv na ostatní tranzistory, pokud UA = U2 < Ud = 0,7 V. Když UA překročí hodnotu 0,7 V, tranzistor T2 se dostane do zesilovacího režimu a napětí U3 na jeho kolektoru klesá se stoupáním UA což má za následek stejné klesání výstupního napětí UY. Odpory rezistorů připojené ke kolektoru a emitoru tranzistoru T2 jsou stejné, teda |dUY/dUA| = 1
111
112
5
Napětí na báze tranzistoru T4 také stoupá a dosáhne hodnoty 0,7 V, když napětí UA dosáhne hodnoty 1,4 V. Nyní už i tranzistor T4 se dostane do zesilovacího režimu, proto při dalším stoupáním napětí UA výstupní napětí UY rychle klesá do hodnoty UYL = 0,1 V, kterou dosáhne tehdy, když se tranzistor T3 uzavře a to při UA = 1,5 V. Na Obr.8.2d je znázorněn také proud odebíraný ze zdroje napětí UCC. Špičkovou hodnotu dosahuje tehdy, když jsou oba tranzistory T3 a T4 vodivé. Aby se omezila velikost tohoto proudu, do kolektoru tranzistoru je zapojen rezistor R4. Pro spojení dvou integrovaných obvodů je důležité poznat vstupní odpor hradla TTL. Při nízké úrovni vstupního signálu (stav L) je tranzistor T1 nasycen a kolektor je připojen k vysoké impedanci uzavřeného tranzistoru T2. Proto vstupní odpor hradla při nízkém napětí je Rvst = R1. Při vysokém napětí na vstupu (stav H) je P-N přechod emitor-báze polarizovaný v závěrném směru a impedance Rvst je velmi vysoká (5.104 ohm). Výstupní odpor Rvýst při nízkém napětí na vstupu se rovná nasycenému odporu tranzistoru T4 0 ,1 = 62Ω R výst = 1,6 x10 −3 Při vysokém výstupním napětí se výstupní odpor TTL hradla prakticky rovná paralelnímu spojení R2 a R4, protože tranzistor T3 je v nasyceném režimu.
8.3 Integrované obvody I2L Základní logický člen obvodů I2L lze názorně odvodit od obvodů DCTL (Direct Coupled Transistor Logic). Na Obr.8.3a je v čárkovaném rámečku znázorněno třívstupové hradlo DCTL. Jeho tranzistory jsou uloženy v jednom izolovaném lůžku tak, že mají společnou kolektorovou oblast a emitory nacházející se v samostatných bázových oblastech jsou vzájemně spojené hliníkem. Schéma logického člena DCTL je jednoduchá, nicméně má poměrně složitou technologickou strukturu. Navíc má i funkční nedostatky, které vyplývají z jeho kritičnosti na rozptyl parametrů. Představme si, že tranzistor T1 buzený hradlem DCTL má menší vstupní odpor než tranzistor T2 v důsledku rozptylu parametrů. Pak tranzistor T1 převezme větší část proudu dodávaného budícím logickým členem. V důsledku toho bude tranzistor T1 dobře vybuzen, ale tranzistor T2 zůstane nedostatečně vybuzen pro nedostatek bázového proudu.
Obr.8.3 Odvození logického člen I2L (b) od obvodů typu DCTL (a), mechanický model multikolektorového tranzistoru (c)
112
113
6
Stačí komponenty schématu na Obr.8.3a seskupit jinak, abychom dostali základní logický člen I2L, který má pozoruhodné vlastnosti. Logický člen I2L je na Obr.8.3 znázorněn v rámečku tlusté čáry. Funkci rezistoru možno nahradit tzv. injekčním tranzistorem Ti, čímž vzniká konečná verze základního logického členu na Obr.8.3b, kde tranzistor T má více kolektorů, protože vznikl z tranzistorů T1 a T2, jak to umožňuje jejich spojení bází a emitorů na Obr.8.3a. Na Obr.8.4a je pohled shora na detail čipu, kde jsou znázorněny masky v obrysové reprezentaci. Na Obr.8.4b je znázorněn řez A-B technologickou strukturou. Emitor injekčního tranzistoru I je vytvořen oblastí vodivostí P ve tvaru pásu a je společný pro celou skupinu logických členů. Bázi injekčního tranzistoru tvoří epitaxní oblast N, která je současně společním emitorem pro všechny multikolektorové tranzistory. Kolektor injekčního tranzistoru je současně bází (P) pro multikolektorové tranzistory. Jejich kolektory jsou v této oblasti vytvořeny difúzi N+. Při tomto uspořádání na přepojení jednotlivých oblastí základního logického členu nejsou potřebné žádné hliníkové spoje a kontakty.
Obr.8.4 Topografie masek I2L (a), řez A-B technologickou strukturou (b), symbolická značka multilplektorového tranzistoru (MKT) v technologii I2L (c) Základní logický člen I2L pro stručnost budeme označovat MKT - multikolektorový tranzistor a kreslit jeho značku podle Obr.8.4c, kde rámeček symbolizuje obrys bázové oblasti tranzistoru, tečka znamená kontakt bází (vstup MKT) a čtverečky s tečkami znamenají obrysy kolektorů a kontaktů. Injekční tranzistor nekreslíme, protože jeden "velký" se používá pro několik MKT. Zavedená symbolika je velmi praktická, protože dovoluje kreslit elektrická schéma tak, že je současně podkladem pro topografii masek obvodu. K bázi multikolektorového tranzistoru na Obr.8.3b jsou přivedeny tři signály. ale obecně jich může být až N. Je-li na bázi tranzistoru T velké napětí odpovídající logickému stavu H (High), pak tranzistor je nasycen a všechny kolektory mají nízké napětí odpovídající logickému stavu L (Low), MKT se v tomto případě chová jako invertor. Když k bázi tranzistoru T je přivedené nízké napětí (stav L), pak tranzistor T je nevodivý a jeho kolektory získají také napětí, jaké jim vnucuje k nim připojený obvod a tudíž mohou být v stavu L, nebo H. V tom se zásadně liší MKT od hradla NAND obvodů TTL, kde výstupní napětí hradla je jednoznačně buď v stavu L, nebo H. Mechanický model multikolektorového tranzistoru je na Obr.8.4c, který názorně ilustruje přepínací vlastnosti. Spojení kolektorů dvou, nebo více MKT představuje montážní logickou operaci AND se signály na těchto kolektorech. Je tomu tak proto, protože když alespoň jeden kolektor je na nízké napěťové úrovni (tranzistor je nasycený), pak všechny připojené kolektory budou na nízké úrovni, poněvadž všem nevodivým tranzistorům vnucuje své nízké napětí kolektor nasyceného tranzistoru. Z dosud uvedených vlastností MKT vyplývá, že pro sestavení logického schématu z MKT je třeba dbát těchto pravidel:
113
114
7
1) Vstupní signál budící MKT, pochází-li od obvodu TTL, smí být připojen na vstup MKT jen tehdy, když k tomuto vstupu se již nepřivádí žádný další signál (např. zpětnou vazbou). V opačném případu pří různých úrovních napětí přivedených ke vstupu by mohl vzniknout zkrat. Např. při signálu H od TTL a zpětnovazebního signálu L. 2) Ke vstupu MKT může být přivedeno víc signálů, když všechny pocházejí od kolektorů MKT. 3) Jeden kolektor MKT smí být připojen jen k jednomu vstupu jiného MKT. Technikou multikolektorových tranzistorů lze realizovat dvě logické funkce: • logická funkce NAND se realizuje přímo multikolektorovým tranzistorem, • logická funkce AND se realizuje vodivým spojením kolektorů dvou nebo více MKT (montážní AND). Z toho pak vyplývá, že má-li se logické schéma realizovat technikou I2L, nejdřív je třeba jí upravit tak, aby obsahovala jenom členy NAND a AND. Transformaci logického schématu na formu realizovatelnou technikou I2L ukážeme na třech příkladech. Obr.8.5a znázorňuje logické schéma D překlápěcího obvodu, přičemž předpokládáme, že vstup D je buzen obvodem TTL. Jelikož schéma je sestaveno jenom z členů NAND, její realizace I2L technikou je jednoduchá. Nicméně ani toto schéma nelze realizovat přímo, jelikož jeden vstup hradla NAND2 je buzen obvodem TTL a druhý vstup hradlem NAND1. To znamená narušení pravidla č.1. Proto nejdřív upravíme schéma zařazením dvou invertorů NAND4 a NAND5 mezi vstup D a NAND2 podle Obr.8.5b. Přidané invertory nezmění logickou úroveň signálu D přiváděného k NAND2 a logické schéma splňuje všechny tři požadavky realizace s MKT.
Obr.8.5 Převod logického schématu D klopného obvodu na MKT Hradlo NAND1 můžeme nahradit dvoukolektorovým MKT, protože ani jeden jeho vstup není buzen ze vstupu logického schématu D. Tím je splněno pravidlo č.2. Tento MKT je na Obr.8.5c označen MKT1 a vidíme, že má tolik kolektorů, kolik je rozvětvení na vstupu NAND1 (splněno pravidlo č.3). Podobně hradlo NAND2 lze nahradit MKT2. Hradlo NAND3 lze také nahradit MKT, přestože je buzeno ze vstupu D logického schématu, protože má jen jeden vstup. Tím je splněno pravidlo č.1. Na Obr.8.5c je tento člen označen MKT3 a má jeden kolektor. Analogicky invertory NAND4 a NAND5 jsou nahrazeny MKT4 a MKT5. Jednotlivé MKT na Obr.8.5c jsou rozmístěny tak, aby vycházely krátké spoje mezi kolektory a bázemi. Schéma D klopného obvodu podle Obr.8.5c v I2L technice potřebuje pět tranzistorů, zatímco podle schématu Obr.8.5a realizovaný D klopný obvod v technice TTL by potřeboval mnohem víc. Jako další příklad uvedeme realizaci logické funkci NOR, kterou I2L technikou nelze realizovat přímo. Obvyklou značku dvouvstupového NOR na Obr.8.6a transformujeme na složitější schéma (Obr.8.6b), které už lze převést do techniky I2L (Obr.8.6c), protože obsahuje jenom členy NAND a AND. Přitom se předpokládá, že hradlo AND má dvě výstupní rozvětvení (fan out). Hradlo NAND1 a NAND2 v I2L se realizuje MKT1 a MKT2 a logická operace AND se usku-
114
115
8
teční spojením jejich kolektorů, jelikož na základě de Morganovy věty lze psát A*B = A + B. Protože hradlo AND má dvě rozvětvení, pro každou větev je třeba samostatný kolektor v MKT.
Obr. 8.6 Ilustrace logické operace hradla AND technikou MKT Použití uvedených transformací ukážeme na příkladu logického schématu polosčítačky (součet dvou bitů bez generování přenosu) podle Obr.8.7, přičemž předpokládáme, že vstupy A a B nejsou buzeny obvody TTL, ale MKT. Tím pádem se nemusíme ohlížet na pravidlo č.1. Člen NOR1 je na Obr.8.7b nahrazen MKT 3 a 4. Podobně NOR2 a NOR3 jsou nahrazeny MKT 5 a 6 resp.7 a 8. Schéma na Obr.8.7b lze ještě optimalizovat. Členy MKT 1 a 5 mají společnou bázi, proto je nahradíme jedním MKT se dvěma kolektory, protože budí dva různě MKT 3 resp. 8. Podobně lze nahradit MKT 2 a 6 jedním dvoukolektorovým MKT. Po této topologické optimalizaci schématu optimalizujeme i prostorové rozmístění jednotlivých MKT. Výsledný obvod je na Obr.8.7c, kde je naznačený i obrys injekčního tranzistoru I.
Obr.8.7 Realizace polosčítačky technikou I2L
115
116
1
9. Zakázkové integrované obvody Integrované obvody lze třídit z různých hledisek. Níže uvedený graf představuje třídění podle dostupnosti integrovaných obvodů. Akronymy v grafu jsme ponechali v původní anglické verzi. Kromě obvodů standardní logiky, zbývající obvody jsou tzv. zakázkové integrované obvody, protože jsou vyvíjeny podle požadavků konkrétního zákazníka. I prvý nejznámější představitel plně zakázkových obvodů, Intel mikroprocesor 4004, byl v roce 1972 vyroben na objednávku zákazníka pro kalkulačky. Tím byla zahájena "hvězdná" dráha součástky mikroprocesor. Graf.9.1 Digitální Logika
Standardní Logika
TTL 74xx
CMOS 4xxx
Programovatelná Logika (FPLD)
PLD
FPGA
ASIC
Standardní Buňky
Plně Zakázkové
Hradlové Pole
Mikroprocesor 4004
Obvody typu ASIC (Application Specific Integrated Circuit) lze objednat u specializované projekční firmy, přičemž zákazník specifikuje svou představu o funkci požadovaného obvodu. Vágní představu zákazníka o funkci firma formalizuje, odsimuluje a výsledek nechá odsouhlasit zákazníkem. Odsouhlasený formální požadavek je podkladem pro návrh obvodu do úrovně specifikace masek v mezinárodně uznávaném kódu. Výrobu masek a celého obvodu včetně zapouzdření návrhářská firma objedná u specializované technologicko-výrobní firmě. Data masek spolu s dalšími údaji (testovací sekvence) se mohou předávat výrobní firmě tisícovky kilometrů vzdálené od návrhářské firmy elektronickou formou. Součástky typu programovatelná logika FPLD (Field Programmable Logic Device, což ve volném překladu znamená "v terénu programovatelná logická komponenta") nevyžadují spolupráci návrhářské a výrobní firmy při realizaci zakázky na výrobu konkrétního integrovaného obvodu. Výrobní firma vyrábí "polotovary" integrovaných obvodů, které pak zákazník může konfigurovat (naprogramovat, personifikovat) pro svou potřebu, pokud má k dispozici návrhový systém. Komerční úspěch obvodů tohoto typu je podmíněn existenci sofistikovaného návrhového systému, který je dostupný zákazníkům FPLD. V následujících statích uvedeme podstatné rysy jednotlivých typu zakázkových integrovaných obvodů. V souvislosti s tím zde vymezíme obsah dvou pojmů frekventovaně používaných v souvislosti s projektováním integrovaných obvodů. Jedná se o slova topologie a topografie. Topologie je odvětví matematiky, které zkoumá vlastnosti geometrických konfigurací, které se nezmění, když jsou podrobeny spojitým transformacím. Pojem topografie můžeme použit v spojitosti s elektrickými, logickými, nebo blokovými schématy, které znázorňují jenom prvky schématu a jejich vzájemné spojení. Nezáleží přitom, kde se v prostoru na výkresech tyto prvky nacházejí a jakými trasami jsou propojeny. Uvedená schémata jsou vstupními údaji pro také úkony projektování IO jako je logická simulace obvodu, rozmístění a propojení prvků atd. V anglicky psané literatuře pro topologii schématu se používá slovo netlist. Topografie v geografii znamená způsob nebo zvyk grafického zobrazení detailů, obyčejně na mapách nebo výkresech, vybraných přírodních nebo člověkem vytvořených vlastností prostoru. V souvislosti s návrhem IO pojmem topologie označujeme obrysové, plošné, nebo symbolické znázornění detailů na masce nebo její předloze. Tyto detaily musí být umístěny na přesně vymezených místech v souladu s návrhovými pravidly. Topografie masek je výsledkem úkonů rozmís-
116
1
117
2
tění a propojení topologie schématu. V anglicky psané literatuře pro topografii masek se používá slovo layout.
9.1 Plně zakázkové integrované obvody - počátky zakázkových IO Plně zakázkovým integrovaný obvodům (Full custom IC) se jinak říkalo ruční návrh. Znamená to, že na milimetrovém papíře návrháři kreslili obrysy mnohoúhelníků, které ohraničovaly průsvitné oblasti příštích masek. Masky se přirozeně kreslily ve zvětšeném měřítku, takže výkres zabíral plochu přes 4 m x 4 m. Výkres se pak digitalizoval, což znamenalo, že operátor snímal sondou do počítače souřadnice vrcholů mnohoúhelníků. Touto technikou bylo možné navrhovat jenom poměrně malé obvody LSI (Large Scale Integration) do cca. 10 tisíc tranzistorů v 5-10 mikronové technologii. Návrh takového obvodu vyžadoval několik člověk-roků. Zato se dosahovala největší hustota součástek a největší rychlost, což v době na počátku sedmdesátých let byly důležité ukazatele.
Obr.9.1
Výkres masek úplné sčítačky
Na Obr.9.1 jsou znázorněny čtyři ručně nakreslené masky úplné sčítačky. Jsou to masky pro MOS technologii s hradlem z polykrystalického křemíku. a) Bílé ohraničené plochy patří průhledným obrazcům masky polykrystalického křemíku. b) Vyšrafované plochy a jejich část překryta detaily masky polykrystalického křemíku představují masku difúzních oblastí. c) Čárkovaně jsou znázorněny obrysy detailů masky hliníku. d) Černě vyplněné čtyřúhelníky jsou detaily masky průchodů v izolační vrstvě oxidu křemíku SiO2 Jelikož předloha masek byla kreslena a digitalizovaná ručně, bylo třeba údaje v počítači verifikovat. Proto první programy automatizování projektování byly zaměřeny právě na verifikaci údajů definujících masky. Soudě podle Obr.9.1 zdálo by se, že tuto kontrolu lze provést vykreslením masek počítačem a kontrolovat vizuálně. Pro tak malý obvod jako je sčítačka, jejíž čtyři masky jsou nakresleny na Obr.9.1 samozřejmě je to možné, ale vizuální kontrolu masek obvodu,
117
2
118
3
který má několik tisíc tranzistoru, člověk nemůže zvládnout. Příkladem je jedna maska mikropočítače (Obr.9.2), která taky byla navržena "ručně".
Obr.9.2 Maska mikropočítače Verifikační programy provádějí kontrolu dvojího druhu a) Kontrolují dodržení návrhových pravidel, která stanovují minimální vzdálenosti mezi jednotlivými čarami obrysů detailů masek (viz 6.kapitola) b) Rozpoznávají elektrické a logické schéma z údajů masek, načež následuje elektrická resp. logická simulace verifikující funkčnost obvodu.
Obr.9.3 Elektrické schéma obvodu úplné jednobitové sčítačky představované maskami na Obr.1 Tato kniha není určena k tomu, aby se v ní psalo o algoritmech automatizace projektování integrovaných obvodů. Nicméně, uděláme výjimku a stručně uvedeme podstatu algoritmu rozpoznání elektrického schématu z údajů masek, který využívá logické operátory v netradiční aplikaci. Jedná se hlavně o operátor negace NOT, operátor násobení AND a operátor sčítání OR. V učebnicích se tyto operátory obvykle znázorňují překrývajícími plochami ohraničenými kruhovým obrysem (Vennův diagram). Masky obvodu představují množinu ploch ohraničených mnohoúhelníky a přímo na nich můžeme ilustrovat zmíněné operátory, jakožto i jejich význam v úloze rozpoznávání schématu. Na Obr.9.4 písmeny G jsou značeny detaily masky polykrystalického křemíku, D - masky difúze, P - masky průchodů v oxidu křemíku SiO2 a nakonec AL označuje detail masky hliníku. a) Obr.9.4a znázorňuje í-tý detail Gi masky polykrystalického křemíku a vybarvená oblast výsledek aplikace operátora negace NOT. Jen z důvodů kreslířských je tato vybarvená oblast
118
3
119
4
ohraničena obdélníkem, ale ve skutečnosti všechno, dokonce celý vesmír, je zahrnut do NOT Gi. b) Vybarvená oblast na Obr.9.4b představuje aplikaci operátoru AND na detaily masek polykrystalického křemíku a difúze. Tento průnik určuje hradlo tranzistoru. c) Vybarvená oblast na Obr.9.4c vzniká aplikací operátoru násobení AND na negovaný detail NOT Gi masky polykrystalického křemíku a detail Dj masky difúze. Vybarvené oblasti představují kolektor (drain) a emitor (source) tranzistoru. Která z nich je kolektor resp. emitor závisí na zapojení tranzistoru v schématu. d) Obr.9.4 ilustruje spojení difúzní oblasti jednoho tranzistoru s polykrystalickým křemíkem druhého tranzistoru pomocí dvou průchodů Pk, Pk+q a hliníkem. Detail masky hliníku AL překrývá detaily masky průchodů Pk a Pk+q v oblasti difúze resp. polykrystalického křemíku. Propojení hliníkem vyžaduje tudíž operace logického násobení AND a operce sčítání OR.
Obr.9.4 K objasnění rozpoznání prvků schématu logickými operátory I když jsou údaje masek uloženy na vnějších paměťových médiích ve formě řídkých matic, představuje to obrovský objem dat čítajících desítky, ba stovky tisíc údajů. Je známo několik algoritmů jak tyto údaje "protáhnout" přes počítač a přitom vykonat naznačené logické operace a další úkony. Je to úloha připomínající známé protahování velblouda přes očko jehly (Obr.9.5). Nicméně, jsou to algoritmy algebraické komplexnosti menší než druhé mocniny a tudíž přijatelné rychlosti [Sza].
Obr.9.5 "Náhradní schéma" algoritmu protahování balíku dat přes počítač.
9.2 Navrhování IO na bázi standardních buněk V předešlé stati jsme nastínili postup "ručního" projektování masek integrovaného obvodu (IO). Člověk je nejméně spolehlivý článek ve výrobním procesu a proto ruční návrh masek musí 119
4
120
5
procházet verifikací pomocí sofistikovaných počítačových programů. Je to paradox, kdy návrh se provádí nespolehlivým způsobem, aby pak následovala automatizovaná kontrola na výskyt chyb. Navíc, stále se zvyšující počet tranzistorů, které nabízela technologie, činila ruční návrh masek neúnosně pomalým a náročným na intelekt návrháře. Proto se již v sedmdesátých letech začaly vyvíjet počítačové systémy, které umožňují automatizovaně navrhnout masky, když obvod je popsán na vyšší úrovni abstrakce a tudíž s menším počtem ručně zadávaných dat na vstupu. Vyšší stupeň abstrakce představuje logické schéma, která specifikuje strukturu IO, tj. vypovídá o tom, z jakých elementů je integrovaný obvod sestaven a jak jsou tyto elementy vzájemně spojeny. Všimněme si, že v logickém schématu funkce a další vlastnosti (endoparametry) jednotlivých logických prvků nejsou vyjádřeny. Jejich funkce a vlastnosti jsou uloženy v databázi, s kterými jsou logické prvky schématu vázány jenom jménem typu. Hlavní etapy tohoto druhu projektování a hlavní jeho nástroje jsou znázorněny na Obr.9.6. Základní kameny projektování jsou tzv. standardní buňky, jejichž data jsou uložena v databázi. Jsou to data, která jsou nezbytná jako vstupní konstanty pro nástroje uvedené na Obr.9.6. Jedná se hlavně o tzv. exoparametry, kterými se standardní buňka prezentuje nástrojům: a) Schématická značka pro potřebu grafického editoru. b) Logická funkce pro potřebu logického simulátoru. c) Odpor výstupních vývodů buňky, který pak s kapacitou určuje dobu zpoždění. d) Kapacita vstupních a výstupních vývodů buňky, aby po sečtení kapacit všech vývodů spojených v schématu k aktuálnímu výstupnímu vývodu mohl logický simulátor modifikovat dobu zpoždění. e) Horizontální a vertikální rozměr obrysu standardní buňky pro potřeby nástroje rozmístění f) Souřadnice vývodů standardní buňky na jejím obrysu jsou potřebné jak pro rozmístění, tak pro propojení vývodů definovaných logickým schématem.
Obr.9.6 Hlavní etapy projektování IO od ideje funkce přes strukturu k specifikaci masek Uvedené exoparametry jsou dostatečné pro potřeby návrhářské firmy, pokud má identický sortiment standardních buněk s výrobcem IO. Ten si totiž vnitřnosti buněk může doplnit ze své databáze. Vnitřní údaje standardní buňky, tzv. endoparametry, jsou údaje specifikující masky standardní buňky.
120
5
121
6
Na začátku projektování zakázkového obvodu existuje jen představa o požadované funkci IO, kterou operátor ve své hlavě transformuje na strukturu IO, to jest na logické schéma. Kreslit logické schéma pomáhá operátorovi grafický editor, který schématické značky čerpá z databáze. Logické schéma (Obr.9.7) vyjadřuje strukturu IO (topologii logického schématu - netlist) dvěma množinami: množina standardních buněk a množina spojů, přičemž spoj je množina vývodů buněk, které mají být vodivě propojeny množinou sítí pomocí nástrojů rozmístění a propojení. Přestože operátorovi pomáhá grafický editor, logické schéma je "ručně" navržené lidské dílo. Tudíž je nutné ho podrobit průzkumu na výskyt chyb. K tomu se používá logický simulátor. Na Obr.9.7 je uvedena část výsledků logické simulace. Po jejich vizuálním ohodnocení se přistoupí k dalším úkonům projektování, nebo se operátor musí vrátit k opravě schématu v případě, že ve výsledcích simulace se objevily chyby. Další etapa projektování je rozmístění standardních buněk. Úloha rozmístění standardních buněk je ulehčena tím, že všechny buňky mají jeden rozměr jejich obrysu stejný. Proto se nazývají standardní buňky a mohou se umísťovat ve sloupcích stejné šířky. Cílem modulu rozmístění je uložit buňky do sloupců a v rámci sloupce tak, by trasy propojovacích sítí vycházely co nejkratší. Po vyřešení úlohy rozmístění ještě není určena poloha sloupců. Ta může být stanovena až po vyřešení tras sítí. Topografie IO (layout) se standardními buňkami předpokládá, že trasy sítí se vedou v prostoru mezi sloupci buněk. Sítě se realizují na dvou (nebo více v závislosti na technologii) technologických úrovních. Úsečky trasy podélné buňkám vychází delší a proto se dělají z hliníku, jenž má lepší vodivost. Úsečky trasy kolmé k sloupci buněk se dělají z polykrystalického křemíku. K realizaci sítě jsou tudíž potřebné tři masky: maska pro hliník, maska pro polykrystalický křemík a třetí maska pro průchody mezi dvěma technologickými úrovněmi. Pro vyřešení tras je známo, jak široký prostor zabírají a definitivně lze určit polohu sloupců buněk.
Obr.9.7 Logické schéma a výsledky simulace Nástroji rozmístění a propojení se vyřeší tzv. jádro integrovaného obvodu, které je třeba ještě doplnit vstupními a výstupními kontakty IO. Jsou to buňky, které nemají standardizované rozměry a obsahují ochranné prvky chránící obvod proti přebíjení tranzistorů vnějšími náboji při manipulaci s obvodem, mají výkonové tranzistory a velké hliníkové plochy pro připájení drátu pro spojení s nožičkou pouzdra IO. Rozmístění a propojení kontaktů po obvodu čipu IO řeší programový modul Kontakty IO. Zbývá už jen z předcházejících výsledků vygenerovat údaje masek ve formátu, který akceptuje výrobce IO. Jsou to formáty GDSII, nebo CIF (Caltech Intermediate Form). Stejná data, která obdrží výrobce, poslouží i ke kontrolní kresbě masek. Příklad takové kresby je uveden na Obr.9.8. Simulace logického schématu před vyřešením rozmístění a propojení standardních buněk nemůže postihnout doby zpoždění v sítích obvodu, protože ty jsou v dané etapě projektování
121
6
122
7
ještě neznámé. Po vyřešení tras propojení lze spočítat kapacity a odpory sítě a na základě těchto údajů korigovat doby zpoždění vnesené sítěmi a provést novou simulaci. Anglický název pro to je "post layout simulation", česky by se dalo říct následná topografická simulace.
Obr.9.8 Příklad kontrolní kresby masek integrovaného obvodu na bázi standardních buněk Výroba integrovaných obvodů na bázi standardních buněk vyžaduje vyrobit všechny masky daného technologického procesu. Integrované obvody tohoto druhu tudíž patří k nejdražším v porovnání s dalšími technologiemi, které ještě uvedeme v následujících dvou statích. Na druhé straně integrované obvody na bázi standardních buněk mají několik předností: vykazují nejlepší funkční vlastnosti co do rychlosti (frekvence), počet hradel na čipu je omezen jenom vlastnostmi počítačového návrhového systému a je kompatibilní s jinými návrhovými styly, jak se o tom zmíníme ještě v souvislosti s Obr.9.9. Výsledky jednotlivých etap projektování se podle Obr.9.6 zapisují do databáze. Tím pádem se v databázi ocitne i jádro integrovaného obvodu (bez kontaktů čipu), jak jsme o tom psali výše. Do báze se ukládá taky ohrada jádra a souřadnice jeho vývodů, které jsou potřebné i pro rozmístění a propojení kontaktů čipu po jeho okraji. Právě navrhnuté jádro daného integrovaného obvodu může být použito jako vsazená komponenta do dalšího, nového integrovaného obvodu. Jádro již nemá standardní šíři ohrady a návrhový systém, musí být vybaven programovými moduly rozmístění a propojení bloků nahodilých obdélníkových rozměru. Přitom nezáleží na tom, jakým způsobem bylo jádro navrženo.
122
7
123
8
Jako příklad dobře poslouží Obr.9.9, kde BLK1 a BLK2 jsou ohrady dvou pamětí. Zbývající část obvodu je definována logickým schématem a je navrhnuta na bázi standardních buněk. Jádro tohoto obvodu je pak zkompletováno s pamětí BLK1 BLK2 v konečný obvod. S podlouhlým tvarem obvodu podle (horní Obr.9.9) by výrobce IO asi nebyl příliš spokojen, protože upřednostňuje čtvercové tvary, nebo jím blízké. Naskytuje se tu jedna možnost jak výrobci vyjít vstříc. Logická schéma je graf. Ten lze rozdělit na dva grafy takovým řezem, který dělí logické schéma (topologii schématu - netlist) na dvě části tak, že počet spojů mezi nimi je minimální a plochy výsledních ohrad jsou v zadaném poměru. Naznačeným způsobem bylo logické schéma automatizovaně rozříznuto na dvě části a obě posloužily k návrhu jader obvodů. Tak ze tří komponent vznikly čtyři, které tvoří obvod (dolní Obr.9.9).
Obr.9.9 Kombinace jiného návrhového stylu se standardními buňkami. Výsledný návrh (spodní Obr.9.9), přestože obsahuje čtyři komponenty, vychází plošně menší než původní návrh na Obr.9.9a. Obdobným způsobem byl navržen také obvod na Obr.9.10, kde jsou již vidět rovněž vstupní/výstupní kontakty.
Obr.9.10 Další příklad návrhu IO, který vznikl rozřezáním logického schématu na 4 subgraf V průběhu výkladu návrhových prostředků na Obr.9.6 jsme mluvili o jádru IO. V souvislost s tím je nyní dobrá příležitost k tomu, abychom na příkladech Obr.9.9 a Obr.9.10 objasnili poněkud abstraktní pojem duševní vlastnictví (Intellectual Property - IP), které se dnes využívá v spojitosti se sofistikovanými návrhovými systémy. Submikronové technologie umožňují navrhovat tak komplexní komponenty, že již není namístě nazývat je obvody, ale jsou to celé systémy na
123
8
124
9
čipu (SoC - System on a Chip). Za této situace se nevyplatí navrhovat SoC od začátku, a je účelné použit komponenty, které se již v minulosti. vyvinuly a osvědčily. Pro označení těchto komponent se ujal název jádro IP, makro IP, reusable core, atp. Jádro IP se stává předmětem komerčního využití díky standardizace jeho popisu, který akceptují různé návrhové systémy. Makro IP může být definováno na několika úrovních abstrakce. • Na úrovni popisu topografie (layout). Toto makro může být použito jen ve spojitosti se zakázkovým obvodem, kde se navrhují a vyrobí všechny masky SoC. Podmínkou je, aby spolu s topografii byly dodány i další údaje, které návrhový systém vyžaduje pro integraci jádra IP do nově navrhovaného SoC. Jedná se hlavně o ohradu makra IP potřebnou pro rozmístění a propojení, dále pak o údaje umožňující simulaci funkce nového SoC. Bez těchto údajů bylo by nutné extrahovat elektrické a logické schéma jádra IP z jeho topografie metodou, kterou jsme naznačili v 9.1 stati. • Na úrovni popisu topologie IO (netlist). Toto makro má širší použití a je použitelné i pro programování FPGA • Na úrovni vyšší abstrakce popisu, o kterém se zmíníme v závěru této kapitoly ve stati 9.7. Na závěr této stati uvedeme ještě jeden pohled na IO, který je společný pro všechny typy zakázkových IO. Je to testovatelnost. Už při tvorbě logického schématu je třeba schéma navrhovat tak, aby se čipy na plátku daly testovat a z nich vybrat ty, které splňují požadovanou funkci. Za účelem simulace a následně i testování je třeba navrhnout takovou sekvenci vstupních signálů, která by otestovala návrh a následně i čipy na plátku i finální výrobky. Výrobci IO je proto třeba spolu s topografii obvodu poskytnout i sekvenci vstupních signálů a odpovídající sekvenci výstupních signálů pro testování.
9.3 Data standardní logické buňky Nyní popíšeme data jedné standardní buňky. Na Obr.9.11 je znázorněn příklad katalogového listu s daty standardní buňky uváděné pod typovým názvem A20, na který se může odvolat logické schéma. Jedná se o buňku logické funkce NOR se třemi vstupy technologie CMOS
Obr.9.11 Znázornění dat jedné standardní buňky v databáze V souladu s terminologii, kterou jsme používali v předcházejících kapitolách věnovaným samostatným tranzistorům, údaje uložené v databázi dělíme na exoparametry a endoparametry. a) Exoparametry jsou údaje, kterými se buňka prezentuje pro své okolí: • Pro grafický editor schémat je určena logická značka.
124
9
125
10
•
Pro logický simulátor je určena booleovská funkce. Pro tento modul jsou určeny také kapacity a výstupné odpory vývodu při stavu signálu L resp.H. Zpoždění signálu není uváděno, protože to se vypočítá ze výstupného odporu a součtu kapacit jených ve schématu k výstupnímu vývodu. Na Obr.9.11 jsou uváděny kapacity a odpory v algebraické formě, v databázi jsou přirozeně uvedeny číselně. • Kapacita CI1 patří vstupnímu portu. Na Obr.9.11 je uvedena kapacita jen pro port vstupního signálu I1, protože všechny vstupy jsou identické. CI je kapacita polykrystalického křemíku.. • Kapacita CE1 výstupního portu je uvedena jako součet kapacit jedné difúzní oblasti CP a dvou difúzních oblastí CN. • Výstupní odpor výstupního portu je udáván pro stav signálu L resp. H. • Pro programy rozmístění a propojení je určena obdélníková ohrada buňky definovaná svou šíří L a výškou H. Všechny standardní buňky mají stejnou šířku L. • Programy pro rozmístění a propojení potřebují také dostávat informace o souřadnicích vývodů yE1, yI1, yI2, yI3. b) Endoparametry jsou údaje, kterými je buňka definována svým vnitřkem. Jsou to • Obrysy masek pro návrhový systém podle grafu na Obr.9.6 nejsou nezbytné, když můžeme předpokládat, že výrobce IO má stejný návrhový systém jako návrhářská firma, a tudíž výrobce sám je může vsadit do souboru dat. • Elektrické schéma je na katalogovém listu uváděno kvůli názornosti, ale jinak není potřebné pro návrhový systém podle grafu na Obr.9.6.
9.4 Integrovaný obvod na hradlovém poli Návrh zakázkového obvodu na bázi standardních buněk vyžaduje vyrobit všechny masky obvodu. To je největší a nejspíše jediný nedostatek tohoto stylu projektování, protože zvětšuje počáteční investice do výroby obvodu, což při menších sériích prodražuje konečný produkt. Navíc, výroba masek vyžaduje čas a tím se náběh výroby oddaluje. To jsou dva důvody, které vedly v polovině sedmdesátých let k vývoji a zvládnutí výroby IO na bázi hradlových polí. Základní myšlenka hradlových polí je založena na skutečnosti, že k návrhu tranzistorů stačí jen prvé masky technologického procesu. S těmito maskami se vyrobí plátek křemíku s čipy, které obsahují množství nepropojených, nebo jen částečně propojených tranzistorů (uncommited chip nepropojený čip). Je to svého druhu polotovar, kterému budeme říkat "neangažovaný plátek" (v anglicky psané literatuře se tomu říká master slice a v odborných kruzích u nás se tomu říká také tak). Tranzistory jsou na čipu rozmístěny tak, že je lze vzájemně propojit jednou, nebo několik, maskou/maskami hliníku podle požadavku logického schématu zákazníka.Ve větších hradlových polích se propojování děje hliníkem až ve šesti úrovních, což znamená nejen šest masek hliníku, ale i pět masek meziúrovňových propojovacích průchodů. Výrobce zhotoví "na sklad" velké množství neangažovaných plátků a některé z nich pak maskou/maskami hliníku na objednávku zákazníka "personifikuje". Skloubí se tak výhoda hromadné výroby s malosériovou výrobou.
125
1
126
11
Obr.9.12 Základní buňka CMOS hradlového pole V předešlém odstavci nastíněný princip hradlových polí ilustrujeme na příkladu CMOS hradlového pole propojitelného jednou maskou hliníku [Kon]. Na Obr.9.12 je znázorněna topografie (layout) základní buňky. Šedě vyplněná pole jsou difúzní oblasti, bílá pole představují polykrystalický křemík a černá polička znázorňují přechody (díry) mezi polykrystalickým křemíkem resp. difúzní oblasti a hliníkem, který se pak nanese při personifikaci, což znamená, že neangažovaný plátek a čipy na něm uvede výrobce do konečné funkce podle požadavku zákazníka. Na levé straně jsou tranzistory s P-kanálem a na pravé straně s N-kanálem. Mezi difúzními oblastmi se nacházejí krátké propojky, které se pak využijí k propojení tranzistorů v rámci buňky. Z horní a dolní strany základní buňky se nacházejí dlouhé propojky, které jsou potřebné k tomu, aby bylo možné vést propojovací síť přes sloupec základních buněk, když v tomto sloupci žádný tranzistor není připojen k síti. Čárkované přímky představují osy hliníkových pásů, kterými se k buňkám přivádí napájecí napětí UDD a uzemnění GND.
Obr.9.13 Střední část hradlového pole Základní buňky jsou umístěny v sloupcích mezi nimiž se nachází propojovací kanál, v němž jsou polykrystalické propojky pro horizontální úsečky propojovací sítě. Na Obr.9.13 je znázorněn střední část hradlového pole s několika základními buňkami, přičemž tranzistory jsou reprezentovány jen jejich společnými ohradami. Kromě základních buněk a propojovacích kanálů po okrajích čipu jsou ještě vstupní/výstupní kontakty čipu podobně jako u standardních buněk. Na fotografii masek obvodu hradlového pole na Obr.9.14 jsou vidět vstupní/výstupní kontakty. V horním levém rohu jsou umístěny technologické značky potřebné v průběhu výroby IO pro kontrolu zákrytu masek. V pravém dolním rohu je vidět několik základních buněk a propojovací kanál mezi nimi.
126
1
127
12
Obr.9.14 Fragment fotografie masek hradlového pole Na Obr.9.15 je ukázaná základní buňka personifikovaná hliníkem na třívstupové hradlo NAND. Obrysy detailů hliníku jsou nakresleny tečkovaně. Třívstupové hradlo obsadilo tři dvojice tranzistorů. Čtvrtá dvojice zůstane v personifikovaném čipu nevyužitá. Tranzistory Nkanálové jsou zapojeny do série a P-kanálové paralelně. Topografie nepřepojeného čipu je pevně stanovena, následkem čehož je normální, že se nevyužijí všechny dvojice tranzistorů. Na druhé straně, se může stát, že čip se nedá propojit, protože v propojovacích kanálech není dost místa pro všechny sítě. V tom případu může pomoci pozměněné rozmístění buněk, nebo vzít neangažovaný plátek s víceúrovňovým propojovacím hliníkem.
Obr.9.15 Třívstupový NAND a personifikace jeho topografie maskou hliníku
9.5 Programovatelné logické pole Logické schéma je vstupním údajem pro návrh integrovaného obvodů na bázi standardních buněk resp. hradlových polí. Logické schéma definuje, které knihovní buňky mají být na čipu umístěny a které jejich vývody mají být propojeny, Návrhový systém pak automatizovaně rozmístí buňky na čip a určí trasy jejich propojení. Jinými slovy, návrhový systém vygeneruje topografii (layout) integrovaného obvodu, který v podstatě kopíruje logické schéma. Topografie je popsaná údaji masek, z kterých lze automatizovaně zpětně rekonstruovat topologii logického schématu, a navíc, lze upřesnit doby zpoždění signálů vlivem propojovacích sítí. Společnou charakteristikou obou typů obvodů je, že k jejich personifikaci (naprogramování) se používají masky, z čehož vyplývá jejich společný název MPLD - Mask Programmable Gate Arrays (Maskami programovatelné hradlové pole). Jejich realizace vyžaduje spolupráci návrháře masek a výrobce IO.
127
1
128
13
Paralelně s obvody standardních buněk a hradlových polí se začaly vyvíjet i obvody jejichž vstupními údaji byly booleovské rovnice. Tyto obvody se označují PLD (Programable Logic Devices - programovatelné logické součástky). Některé typy z nich se taky mohou programovat maskou, nicméně jejich přínos spočívá v tom, že jejich funkci zákazník integrovaného obvodu může naprogramovat bez účasti výrobce IO, který na trh dodává nenaprogramované zapouzdřené polotovary. Komerční úspěch PLD závisí na existenci sofistikovaného návrhového systému schopného obvod naprogramovat. Díky těmto systémům vstupním údajem PLD už nejsou jenom booleovské rovnice, ale může to být i logické schéma, nebo architektura popsaná např. jazykem VHDL (Very high speed integrated circuit Hardware Description Language) [Duš], nebo dokonce funkce komponenty popsaná programovacím jazykem jako je C++. Komponenty programovatelné uživatelem (FPLD) můžeme rozdělit do tří skupin • Paměti s náhodným přístupem RAM (Randomly Addressable Memories). O jejich principu jsme se zmínili v 7. kapitole. • Programovatelné logické součástky (PLD) typu ROM (Read Only Memory), FPLA (Field Programable Logic Array) atd. [Haz], [Liš]. Těmto obvodům je věnována stávající stať. • Programovatelná logická pole typu FPGA (Field Programable Gate Array), např. LCA (Logic Cell Array) firmy Xilinx [Xil]. Zmíníme se o nich v následující stati.
Obr.9.16 Architektury PLD typu a) FPLA, b) PROM c) PLA Obr.9.16a ilustruje základní ideu všech PLD. Množina vstupních signálů {x} je přivedena na invertor a tím se získá navíc množina invertovaných signálů {x}. Tyto signály "budí" signální vodiče (horizontální vodiče) matice AND, které se součinovými vodiči (vertikálními vodiči) jsou na vybraných průsečících spojeny spínači. Průsečíky jsou zákazníkem vybírány (naprogramová-
128
1
129
14
ny) podle požadované funkce PLD a spínače jsou dány technologii výroby PLD. Spínač může být dioda, nebo tranzistor speciálního hradla NOR. Na Obr.9.16a aktivní spínače (naprogramované) jsou označeny kolečkem. V matici AND na vertikálních vodičích vzniká signál, který je výsledkem logického součinu (term) připojených vstupních signálů. Součinové vodiče "budí" matici OR, jejíž výstupní vodiče (horizontální vodiče) jsou na naprogramovaných průsečících spojeny spínačem. Na horizontálních vodičích tak vznikají výstupní signály {y}, které představují součet termů (součet součinů). Na Obr.9.16a je uveden příklad výstupních signálů podle naprogramovaných spínačů. Různé typy programovatelných logických součástek (PLD) vznikají podle toho jaké možnosti naprogramovat matici AND a OR součástka poskytuje. • Architektura PLD na Obr.9.16a dovoluje uživatelovi naprogramovat matici AND a také OR. Je to součástka typu FPLA (Field Programmable Logic Array). • Architektura PLD na Obr.9.16b má výrobcem IO pevně naprogramovanou matici AND, což označujeme černými puntíky na průsečících signálních a součinových vodičů. Zákazník může programovat jenom matici OR. Spínače v matici OR jsou vyznačeny hvězdičkou. Tato architektura je typu PROM (Programmable Read Only Memory). • Na Obr.9.16c je znázorněna architektura PLD typu PAL (Programmable Array Logic), pro kterou zákazník může naprogramovat matici AND a matice OR je pevná naprogramovaná výrobcem. Vyznačuje se tím, že k jednomu výstupnímu portu je připojen jen omezený počet součinových termů. Architektury PLD na Obr.9.16 představují kombinační obvody. Z nich lze vytvořit i sekvenční obvody, když některé z výstupních signálů {y}se přivede zpět ke vstupům {x} V souvislosti s Obr.9.16 jsme mluvili o spínačích, kterými se přenášejí signály mezi horizontálními a vertikálními vodiči. Nyní uvedeme tři verze těchto spínačů. • V PLD typu RAM se používá paměťová buňka monostabilního klopného obvodu, jak jsme to nastínili v 7. kapitole. Paměť RAM je PLD energeticky závislá v tom smyslu, že po odepnutí součástky od zdroje napájení informace v paměti se ztratí (vymažou). • Na Obr.9.17a je znázorněn spínač v podobě diody a tavné pojistky NiCr. spojující signální vodič se součinovým vodičem. Tento "neporušený" spínač na Obr.9.16a je představován kroužkem. Odepnutí spínače od vodičů podle požadavku zákazníka při programování PLD se uskuteční odpálením tavné pojistky proudem cca 10mA. Jednou naprogramovaná součástka se nedá uvést do původního stavu. Data uložená v PLD představovaná neporušenými spínači zůstávají zachována i po odpojení součástky od zdroje napájení a tudíž součástka je energetický nezávislá. • Na Obr.9.17b je znázorněno ideové schéma elektricky programovatelné PLD, ve které se informace uchovává i po odpojení součástky od zdroje napájení a navíc je elektricky opakovaně naprogramovatelná.(reprogramovatelná) V elektricky reprogramovatelné PLD na Obr.9.17b úlohu spínačů vykonávají tranzistory, které v nenaprogramovaném stavu mají kladné prahové napětí UTH větší než UDD (UTH > UDD) a tudíž jsou nevodivé (odpojeny) při provozních napětích na jejich hradlech. Zatěžovací odpory R (Pullup rezistors), většinou se nahrazují N-kanálovými tranzistory, které zabírají na čipu menší plochu. V procesu programování se vybraným tranzistorům pozmění prahové napětí na kladnou hodnotu v mezích 0 < UTH > UDD a tak se stanou ovladatelnými příslušnými vstupními signály {x} v matici AND resp. termy součinových vodičů v matici OR. Na Obr.9.17b ovladatelné tranzistory jsou označeny překryvnými šedými obdélníčky. Ovladatelné tranzistory spolu se zatěžovacím rezistorem R (tranzistorem) připojené k jednomu součinovému vodiči představují logickou funkci NOR. Stačí, aby jeden tranzistor v matici AND byl ve stavu vodivém, a příslušný minterm má logickou hodnotu L. Nebo, jeden minterm ve stavu H přivede příslušný výstup matice OR do stavu L.
129
1
130
15
V 5. kapitole jsme uvedli fyzikální podstatu tří druhů tranzistorů s nastavitelným prahovým napětím pomocí napětí hradla. Vysvětlení jejich vlastností spočívá v izolantu pod hliníkovým hradlem, nebo pod hradlem z polykrytalického křemíku. Zde uvedeme pro připomenutí první verzi tranzistorů, ve kterém je izolant vytvořen z tenké vrstvy nitridu křemíku Si3Ni4 a ještě tenčí vrstvy oxidu křemíku SiO2. Na jejich rozhraní v Si3Ni4 existují oblasti zvané pasti, jejichž elektrony tunelovým efektem se mohou tenkou vrstvou SiO2 přesunout do křemíku tranzistoru, když na hradle je dostatečně velké záporné napětí. Z pasti se tak stanou kladně nabité ionty, které napomáhají v tvorbě inverzního kanálu tranzistoru a tím snižují jeho prahové napětí do mezí 0 < UTH > UDD. Tím se tranzistor tzv. naprogramuje. Kladně nabité pasti v pracovním režimu součástky se uchovávají neomezenou dobu. Lze je neutralizovat ozářením ultrafialovým světlem, nebo elektricky tím, že se na hradlo přivede vyšší kladné napětí a PLD se tím pádem stane nenaprogramovanou. Pasti na rozhraní Si3Ni4 a SiO2 dávají jednu možnost vytvořit tranzistor s elektricky programovatelným prahovým napětí. Další možnost spočívá v tzv. plávajícím hradlu. Je to tenká vrstva kovu (například Mo) v izolantu pod hradlem tranzistoru, která je odizolovaná od zbývajících komponent tranzistoru. Vzniká tak tranzistor zvaný FAMOS (Floating gate Avalanche injection MOS - plávající hradlo s lavinovou injekci MOS). Podrobnější informace o fyzikální podstatě těchto tranzistorů lze najít v 5. kapitole a v tam uváděných citacích.
Obr.9.17 Různé provedení spínačů Jeden tranzistor ve funkci spínače podle Obr.9.17b není vždy dostatečně spolehlivé řešení. Může se stát, že při převodu prahového napětí do mezí 0 < UTH > UDD při programování se to přežene až do záporných hodnot prahového napětím. Potom tranzistor zůstane stále vodivý při každé hodnotě vstupního signálu v pracovním režimu a přestane být ovladatelný. Ze důvodů spolehlivosti se proto spínače také dělají ze dvou tranzistorů zapojených do série (Obr.9.17c). Jeden z nich je konvenční MOS ovládaný vstupním signálem a druhý typu FAMOS. Nyní je spínač ovladatelný i když prahové napětí FAMOS nechtěně nabude zápornou hodnotu. V konfiguracích PLD na Obr.9.16 a Obr.9.17 obě matice (AND i OR) jsou zapojeny jako hradla NOR. Avšak v uvedené konfiguraci pomocí de Morganových pravidel zjistíme, že se chovají jako matice AND a za ní zapojené matice OR, čím je zdůvodněn jejich název. 130
1
131
16
9.6 FPGA obvody Rozhodující posun v kvalitě PLD nastal v roce 1985 [Xil], když se na trhu objevily PLD obvody dnes známé pod společním názvem FPGA. Vznikla tak součástka na úrovní VLSI obvodů, kterou může zákazník konfigurovat pro svou potřebu sám bez účasti speciální návrhářské firmy a výrobce. Tím dosáhlo svého vrcholu (zatím) úsilí oddělit zákazníka od výrobce při personifikaci integrovaných obvodů. Podmínkou ovšem je, že zákazník má k dispozici sofistikovaný programový systém pro konfiguraci obvodu. Vývoj takového systému a jeho prodej je v zájmu výrobce FPGA, jinak je nenaprogramovaná součástka neprodejná. Architekturu FPGA tvoří bloky, jejíchž funkce se dá příslušným programovým systémem uživatelem nastavit při personifikaci obvodu, nebo přeprogramovat v případě potřeby. Jsou to tyto hlavní bloky [Xil]. • Vstupní/výstupní kontakty rozmístěné po okraji čipu, podobně jako je tomu u standardních buněk, nebo hradlových polích. V/V kontakty se dají konfigurovat pro spolupráci s vnějšími obvody TTL, nebo MOS. • Konfigurovatelné logické bloky, tvořící matici v prostoru ohraničeném V/V kontakty. Nejjednodušší FPGA např. obsahuje matici 8 x 8 konfigurovatelných logických buněk. • Dvouúrovňová propojovací síť vodičů, kterou se propojují vývody konfigurovatelných logických buněk, podobně jako je tomu u hradlových polí s tým rozdílem, že namísto otvorů přes izolační vrstvu jsou tu tranzistory pro spojení mezi vrstvami. • Nastavená konfigurace a funkce výše uvedených bloku se pamatuje v tzv. konfigurační paměti.
9.7 Souhrn Na velkolepých úspěších integrovaných obvodů se podílejí dvě složky. • úchvatné pokroky technologie od mikronových k submikronovým rozměrům a není tomu ještě konec, pokračuje to k nanometrickým rozměrům. • rozvoj sofistikovaných návrhových počítačových programů, které umožňují navrhovat systémy na křemíku obsahující stovky tisíc a miliony tranzistorů. Na Obr.9.18 je znázorněn hypotetický diagram činností návrhu IO, který zároveň představuje grafický souhrn problematiky zákaznických IO diskutovaných v stávající kapitole. Začátkem sedmdesátých let, v době obvodů LSI (do 10000 tranzistorů), vstupem pro automatizovaný návrh IO bylo logické schéma. Projektant obvodu ve své hlavě transformoval ideu o fungování obvodu na strukturu obvodu v podobě logického schématu, z něhož pak návrhový systém automatizovaně vygeneroval kód definující masky pro výrobu IO (Obr.9.6). Na přelomu sedmdesátých a osmdesátých let technologové oznámili, že laboratorně zvládli submikronovou technologii a koncem osmdesátých let budou schopni ji zavést do výroby. Bylo to v době, kdy vládla tzv. mikronová technologie a integrované obvody VLSI s počtem tranzistorů na čipu cca do sto tisíc. Submikronová technologie slibovala umístit na čip stovky tisíc hradel a realizovat tak IO zvané ULSI (Ultra Large Scale Integration). Dnes ULSI je denní realitou. To již není jeden integrovaný obvod, ale celý systém, jehož návrh nelze zvládnout tím, že operátor v hlavě přetransformuje funkci systému na strukturu obvodu v podobě logického schématu, které pak ručně nakreslí, byť za podpory sofistikovaného grafického editoru. Ohlášená submikronová technologie dala podnět k hledání nových přístupů k projektování IO, které by umožnily automatizovat transformaci funkce na strukturu. Postavený úkol má dvě stránky. 131
1
132
17
a) Jakými prostředky vyjádřit funkci IO, tj. jakým jazykem popsat funkci. b) Jaká je struktura obvodu, která vzejde z automatizované transformace funkce na strukturu. To již nemohou být malé buňky logického schématu, ale velké funkční celky v závislosti na tom, jaký jazyk popisu funkce zvolíme. Za uplynulé období se uskutečnily dva kroky k popisu funkce IO. V rámci IEEE byl v roce 1987 standardizován jazyk VHDL (Very high speed integrated circuit Hardware Description Language), který vznikl z potřeby ministerstva obrany USA za spolupráce předních firem v oblasti mikroelektroniky [Du3]. Jeho syntaxe je odvozena od programovacího jazyka ADA a má dvě hlavní jednotky, zvané entita a architektura. • Entita specifikuje vstupní a výstupní porty modelu a jeho parametry. Jsou to údaje potřebné pro komunikaci modelu s jeho okolím. V předešlých statích jsme je nazývali exoparametry. • V architektuře je uvedena funkce entity, tj. hodnoty signálů na výstupních portech v závislosti na hodnotách signálů na vstupních portech. Mohou to být např. booleovské funkce. Navíc v architektuře může být i popis hierarchické struktury entity, jelikož v ní může být vnořena jiná entita, která taky může mít hierarchickou strukturu. Ačkoliv jazyk VHDL se řadí do rodiny jazyků registrových přenosů RTL (Register Transfer Language), v posledních letech se jím říká spíš prostě HDL - Hardware Description Language). Podle uvedených složek VHDL nezapře svoji příbuznost s procedurálními programovacími jazyky. Jazyk VHDL se dnes převážně používá v Evropě, ač vznikl z iniciativy armády USA. V samotných Spojených státech se dává přednost jazyku Verilog.
Obr.9.18 Hypotetický diagram hlavních nástrojů projektování zakázkových integrovaných obvodů Paralelně s vývojem HDL jazyků pro použití specifikace IO probíhaly i práce, jejíchž cílem bylo vyvinout systém návrhu IO, jehož vstupem je procedurální programovací jazyk. V osmdesátých letech se takové systémy nazývaly křemíkové kompilátory (silicon compiler). Tyto práce dnes vyústily v systém, který jako definiční jazyk používá C++ (Mentor Graphics). Na jednoduchém příkladu ukážeme základní ideu křemíkového kompilátoru. Procedurální programovací jazyky, jako je BASIC, FORTRAN, PASCAL, C, ADA, vznikly jako abstrakce von Neumannovy struktury počítače. Podobně jako lze podle několik gramů vody
132
1
133
18
usoudit na kvalitu vody v jezeře, z nejjednoduššího příkazu programovacího jazyka lze usoudit na strukturu architektury součástky. Z přiřazovacího příkazu A <= B + C vyplývá, že mikropočítač musí mít paměť a v ní paměťové buňky A, B, C v kterých jsou uloženy hodnoty proměnných. Musí existovat jednotka zvaná ALU, aritmeticko-logická jednotka, ve které se vykoná operace sčítání, nebo jiná logická/aritmetická operace. Dále musí existovat sběrnice, kterou/kterými se hodnoty dat přenesou do ALU a odtud do paměti, nebo k dalším složkám architektury. Uvedli jsme jen tři základní bloky, nicméně ze souboru příkazů programu vyplývají další jako je multiplexor, vstupní/výstupné porty atd. Rekonstruovat architekturu z příkazů programovacího jazyka je typická úloha syntézy, která má vždy mnoho možných řešení v závislosti na tom jaké doplňující požadavky vnášíme do procesu syntézy. Chceme-li dosáhnout rychlejší systém, navrhneme ne jen jednu ALU, ale několik podle toho, kolik paralelných procesů umožní sada příkazů daného programu. Z toho pak vyplývá také větší počet sběrníc a pamětí. Použití jazyka C++ jako definičního jazyka zadání projektu má několik výhod • Díky běžným nástrojům programovacího jazyka, pomocí simulace se o několik řádů urychluje verifikace zadání v porovnání se simulacemi na nižších úrovních registrových přenosů. • Díky rychlosti simulace projektant může snadněji ověřit různé verze projektu. • Návrhář IO snadněji ovládne tajemství projektování IO v obecně uznávaném programovacím jazyku než ve speciálním jazyku. Celá naše publikace je zaměřená jednostranně na digitální integrovanou techniku. Nicméně paralelně, i když s jistým odstupem v závěsu, se vyvíjela i technika projektování analogových IO. Umožňuje to navrhovat a vyrábět hybridní obvody, kde na jednom čipu je část analogová a část digitální. Pro hybridní obvody se musí navrhnout a vyrobit všechny masky. Tím se kruh uzavírá. Od zákazníka nezávislého na technologické výrobě se vracíme k systémům pro jejichž realizaci se musí vyrobit masky a tím do tvorby konkrétního zákaznického obvodu zapojit i výrobce. V Prologu jsme uvedli Mooreův zákon, podle kterého počet tranzistorů na čipu se každé dva roky zdvojnásobuje díky technickému pokroku. Během času se tento údaj poopravil a udává se, že každých 18 měsíců se počet tranzistorů zdvojnásobuje. Jak dlouho bude ještě tento trend trvat? Kde jsou rezervy pro další zmenšování komponent obvodu a kde jsou hranice? Pokračování nacházíme v nanoelektronice, které je věnována další, 10. Kapitola.
133
1
134
1
10 Nanoelektronika Jak jsme uvedli již v Prologu, začátek nanoelektroniky se traduje do roku 1959, kdy R. Feynman ve své přednášce na setkání Americké fyzikální společnosti v Pasadeně [HeP] vyzval k bádání směrem k nanotechnologiím, protože kvantová mechanika nebrání realizací obvodů s atomárními rozměry jejich komponent. Podle Obr.1.2 se nanoelektronika na přelomu dvacátého a jedenadvacátého století nachází v pokročilém stadiu výzkumu technologie a hledání výrobních alternativ. V následujících statích se věnujeme elementárnímu líčení fyzikálního pozadí komponent (dioda, tranzistor) jednoho směru nanoelektroniky. Fyzikální pozadí je totiž svého druhu kompas, který umožňuje utřídit znalosti, pochopit rozdíly a společné znaky různých alternativ, a zejména určit hlavní směry dalšího bádání a vývoje.
10.1 Omezení elektroniky mikrometrických rozměrů V Prologu jsme uvedli Mooreův zákon, podle kterého počet tranzistorů na čipu se každé dva roky zdvojnásobuje díky technickému pokroku (Obr.1.1). Během času se tento údaj poopravil a udává se, že každých 18 měsíců se počet tranzistorů zdvojnásobuje. Jak dlouho bude ještě tento trend trvat? Kde jsou rezervy pro další zmenšování komponent obvodu a kde jsou hranice? Mooreův zákon prožíval po deseti léta díky pokrokům technologií, které umožňovaly zmenšovat rozměry (scaling) součástek (diod, tranzistorů, spojů atd.), a tím zvyšovat hustotu komponent na čipu. Zmenšování součástek, při zachování principů uváděných v průběhu předcházejících kapitol, na kterých jsou obvody vytvořeny, má však své meze. Za mez mikrometrové technologie se považuje 0,1 mikrometr (µm), kterou jen s obtížemi lze překročit. Těch důvodů je několik, uvedeme však jenom tři, z nichž poslední dva se bezprostředně dotýkají tématu dané publikace a navazují na nanotechnologii a kvantovou mechaniku, které nastíníme v této kapitole. a) Se zmenšováním rozměrů komponent čipu se sice snižují i proudy v sítích, avšak zvyšující se odpor vodičů a jejich hustoty má za následek, že roste teplo generované na jednotku plochy čipu. Vznikají problémy s rozptylováním tepla. Navíc, tenké vodiče se mohou narušit migrací atomů unášených proudy. b) Mikrometrová technologie využívá hromadný efekt (bulk-effect) elektronů, který se projevuje tím, že na elektrických jevech se účastní nespočetné množství elektronů. Nemáme na mysli jenom elektrický proud, nebo napětí na kondenzátoru, ale i hustotu dotací polovodiče, která podmiňuje funkci součástky (viz 4. a 5.kapitolu). Počítejme např. s hustotou dotací 1022 atomů na metr krychlový. Při rozměru součástky, nebo její části 0,1 µm = 100 nanometr = 10-7m vychází 10 atomů příměsí na objem krychle o délce strany 0,1 µm. Je to dost málo, a proto výrazně se projevuje rozptyl hustoty dotací a tím i rozptyl parametrů součástky. Přitom nanotechnologie aspirují na několika násobně menší rozměry než 0,1 µm. c) Při zmenšování rozměrů se ztenčuje i tloušťka izolační vrstvy SiO2 pod hradlem (Obr.5.2). Zde se mohou v průběhu činnosti tranzistoru zachytávat náboje a tím se funkce tranzistoru degraduje. Dokonce může dojít i k protunelování elektronů, když vrstva SiO2 je dostatečně tenká. Tyto efekty se v mikronové technologii využívají v speciálních tranzistorech s programovatelným prahovým napětí (Obr.5.19). Jsou však škodlivé pro činnost tranzistorů v jiných aplikacích. Diody a tranzistory nanometrické technologie musí být tudíž postaveny na jiných principech než součástky mikronové technologie. Nevyužívá se dotace polovodiče, která způsobuje rozptyl parametrů, a naopak záměrně se využívá tunelující efekt. Namísto efektu dotací se využívá efekt kvantování energie elektronů, což je jeden ze základních projevů kvantové mechaniky. Tunelování a kvantování energie jsou základní efekty, které se využívají pro funkci diody a tranzistoru v různých verzích nanoelektroniky. Efekt kvantování energie elektronů objasníme na Obr.10.1, kde je znázorněna potenciální jáma. 134
135
2
10.2 Potenciální jáma. Komponenty nanoelektroniky většinou využívají vlastnosti potenciální jámy, která vzniká na metalické nebo polovodičové plošce (zvané též ostrůvek) alespoň s jedním rozměrem nanometrické velikosti L. Předpokládejme zatím, že zbývající dva rozměry jsou podstatně větší a tudíž v těchto směrech se principy kvantové mechaniky neprojevují. Na Obr.10.1a je potenciální jáma takového ostrůvku šířky L znázorněna tlustou čarou. Do jámy může elektron proniknout (vstoupit na ostrůvek) a tam setrvat jen v případě, že má požadovanou kinetickou energii mv2/2, kde m je hmotnost elektronu a v je jeho rychlost. Kvantová mechanika dává odpověď na otázku jaké energetické úrovně v jámě jsou pro elektron přípustné. Těmto úrovním říkáme též energetické stavy. V roce 1924 de Broglie vyslovil hypotézu, že každé hmotné částici a teda i elektronu o hmotnosti m pohybujícímu se rychlostí v přísluší vlna zvaná hmotová vlna. Pro tyto vlny vyslovil postuláty pro stanovení jejich frekvenci a vlnovou délku. V roce 1929 za tyto práce de Broglie obdržel Nobelovou cenu. Hmotovou vlnu lze popsat parciální diferenciální rovnici zvanou vlnová rovnice, která popisuje různé druhy vlnění: elekromagnetické vlny TV vysílače, zvukové vlny, nebo stojaté vlny struny vypjaté mezi dvěma pevnými body houslí. V roce 1926 na základě de Broglieho postulátů a vlnové rovnice odvodil Schrödinger nejdůležitější rovnici kvantové mechaniky, která nese jeho jméno Schrödingerova rovnice. Rovnice popisuje amplitudy hmotové vlny ψ jako funkci prostorových souřadnic bez časové souřadnice. Amplitudám hmotové vlny dal Max Born správnou interpretaci. Kvadrát ψ2 představuje pravděpodobnost výskytu elektronu v daném místě. Za svůj přínos ke kvantové mechanice obdržel Schrödinger Nobelovou cenu v roce 1933. Snadně pochopitelné odvození Schrödinger rovnice uvádíme v Příloze 1.
Obr.10.1 Potenciální jáma ( a), hmotové vlny elektronu (b), amplituda hmotové vlny ψ (c), pravděpodobnost výskytu ψ2 (d). Po tomto krátkém ohlédnutí se po historii kvantové mechaniky vraťme se k naší potenciální jámě, kde "pobývá" elektron. Protože elektron nemůže uniknout z jámy a při každém pokusu se odráží od stěny jámy, přísluší mu stojatá hmotová vlna s uzly na stěnách jámy, podobně jako u vypjaté struny houslí. Několik tvarů stojatých hmotových vln je znázorněno na Obr.10.1b. Stojatým vlnám odpovídající amplitudy elektronové vlny ψ jsou znázorněny na Obr.10.1c. Pravděpodobnosti ψ2 polohy výskytu elektronu jsou znázorněny na Obr.10.1d. 135
136
3
Pro tak jednoduchý útvar jako je potenciální jáma snadno lze odvodit hodnoty povolených stavů energií E pomocí Schrödingerovy rovnice (P2.1 v Příloze 2) 2 2 h 2 π2 n2 2 h π [ ] [ ] = = 37 x10 −16 [eV ] , kde n=1,2,3…., (10.1) E − U = n2 J n eV 2 2 2 L 2mL 2mL q kvantová jednotka točivosti ћ =1,05x10-34 [Js] , hmotnost elektronu m = 9.1x10-31 [kg] , e náboj elektronu [As]. Z důvodu názornosti uvádíme energii kromě jednotek SI soustavy (joule) také v jednotkách elektronvoltu. Rozdíl E - U na levé straně rovnice představuje kinetickou energii elektronu K = mv2/2, přičemž U je jeho potenciální energie, a tudíž E je celková energie elektronu E = K + U. Potenciální energie U může mít svůj původ v silovém poli elektronů přítomných v potenciální jámě (Obr.10.3), nebo v napětí na hradlové elektrodě tranzistoru (Obr.10.6). Na Obr.10.1a jsou znázorněny povolené energetické hladiny E pro první kvantová čísla n v případě, že v jámě žádné z uvedených dvou silových polí neexistuje. Energetické úrovně jsou úměrné kvadrátu kvantového čísla n a nepřímo úměrné kvadrátu šířky L potenciální jámy. Malá hodnota číselného faktoru 37x10-16 vysvětluje proč kvantování energie elektronů se výrazněji projevuje jen při nanometrických rozměrech jámy L a tudíž elektronických komponent. Elektron, jehož energie má kvantové číslo n, potřebuje navíc získat energii ∆En,n+1, aby se dostal na úroveň energetické hladiny s kvantovým číslem n + 1. Z rovnice (10.1) vyplývá 2n + 1 ∆E n ,n +1 = 37 x10 −16 [eV ] (10.2) 2 L Abychom se zbavili obtěžujících indexů, namísto ∆En,n+1 budeme prostě psát ∆ε. Případnou potřebu uvést kvantové číslo okomentujeme v textu. Při kreslení stojatých vln na Obr.10.1 jsme mlčky předpokládali, že potenciální jáma má tvar krabice, která má délku, šířku a hloubku. Přitom jen délka L měla malý rozměr nanometrických velikostí. Zbývající dvě strany měly prakticky neomezené rozměry. Amplitudová vlna má tudíž kvantovaný stupeň omezení ve směru nejkratší strany, zatím co ve zbývajících dvou směrech mají vlny spojitý stupeň volnosti. Samozřejmě i ve směru velkých rozměrů mají vlny kvantovanou energii, jenže energetická separace dvou "sousedních" vln je tak malá, že se to jeví jako spojité spektrum energii. Příkladem s jedním kvantovaným stupněm volnosti mohou být kmity struny houslí. Jiné hudební nástroje, jako je např. buben, poskytují příklad pro stojaté vlny s dvěma kvantovanými stupni omezení a s jedním spojitým stupněm volnosti. Na Obr.10.2 je znázorněna jedna možná stojatá vlna "blány obdélníkového bubnu". Stojaté vlny bubnu mají uzly na rámu a ve směru x a y mohou mít různá kvantová čísla. Na Obr.10.2 explicitně jsou nakresleny jen vlny ve směru x s kvantovým číslem nx = 2. Vlny ve směru y kvůli přehlednosti nejsou znázorněny, nicméně je vidět, že jejich kvantové číslo je ny = 1.
Obr.10.2 Stojaté hmotové vlny dvou rozměrů (nx=2 v směru x, ny = 1 v směru y) Amplitudové vlny se dvěma kvantovanými stupni omezení v potenciální jámě vznikají tehdy, když délka Lx a šířka Ly jámy mají rozměry nanometrických velikostí, a třetí hloubka má prakticky neomezenou velikost.
136
137
4
Do třetice, všechny tři strany potenciální jámy mohou mít nanometrické velikosti. Pak vznikají v jámě stojaté vlny bez spojitého stupně volnosti. Nelze zkonstruovat hudebný nástroj, v kterém by vznikaly stojaté vlny bez spojitého stupně volnosti, protože takový nástroj by pro posluchače nevydával žáden zvuk. Co není možné v zvukotechnice je možné v nanoelektronice. Komponenta zvaná kvantová tečka (Quantum Dot QD) je dokladem této možnosti, jak se ještě dočteme v dalším (stať 10.6). Jak bylo uvedeno, energetické úrovně v jámě na Obr.10.1 jsou nakresleny pro případ, že ostrůvek, o jehož potenciální jámu se jedná, není pod vlivem žádného elektrického pole, a tudíž v jámě žádné silové pole není: U = 0. To taky znamená, že v jámě žáden elektron není. Potom pro vstup elektronu do jámy stačí jenom jeho kinetická energie K = mv2/2. Situace se změní, když v jámě už je N elektronů, které spolu představují náboj Q, jenž svou odpudivou silou (Coulombova síla) brání vstupu dalšího N + 1-tého elektronu do jámy. Těchto N elektronů v jámě obsazuje energetické stavy až do úrovně n = N. Další N + 1-tý elektron ke vstupu do jámy kromě kinetické energie K potřebuje ještě navíc potenciální energii U k překonání odpudivých sil náboje Q. N + 1-tý elektron tudíž potřebuje celkovou energie E = K + U. V tomto zvláštním případu budeme potenciální energie U nazývat "Coulombova energie". Posun energetických hladin v jámě v přítomnosti Coulombovy energie U ilustruje Obr.10.3. Rozestup energetických hladin ∆ε se při posunutí o U nezmění.
Obr.10.3 Coulombova energie U v jámě.
10.3 Rezonančně tunelující dioda Na Obr.10.4 je znázorněna technologická struktura diody nanotechnologie podle [Gog]. Ostrůvek galium-arzenidu (GaAs) je tunelujícími bariery izolovaně oddělen od oblastí aluminiumarzenidu (AlAs). Tunelující barieru může tvořit izolant (SiO2), nebo potenciální bariera na styku dvou polovodičů. Ostrůvek představuje potenciální jámou (Obr.10.1). Zbývající dvě oblasti AlAs tvoří emitor a kolektor diody, k nímž se kontakty přivádí vnější napětí Vec. Volt-ampérová charakteristika této technologické struktury je znázorněna v pravé horní části Obr.10.4. I když se znázorněná volt-ampérová charakteristika podstatně odlišuje od charakteristiky diody mikronové technologie, struktura na Obr.10.4 se považuje za diodu s poetickým názvem rezonančně tunelující dioda (resonant tunneling diod). Tvar volt-ampérové charakteristiky jako i nezvyklý název diody objasňují energetické hladiny znázorněné taktéž na Obr.10.4. V jámě není znázorněna Coulombova energie U (Obr.10.3) jelikož předpokládáme, že potenciální jáma má jen jeden rozměr L nanometrické velikosti a tudíž elektrony, respektive jím přiřazeny amplitudové vlny mají dva spojité stupně volnosti. Hustota elektronů v jámě je tudíž malá, odpudivé Coulombovy síly jsou taky malé a energie U je zanedbatelná.
137
138
5
Energetické hladiny emitoru a kolektoru jsou znázorněny jen pro vodivostní pás. Nejvíc jsou obsazeny elektrony energetické hladiny s nejnižšími energiemi, a obsazenost hladin se zvyšujícími energiemi ubývá. Za účelem snadnějšího výkladu rozdělujeme vodivostní pás na oblast obsazených a neobsazených energetických hladin. Díky tomu, že jáma má šířku L podle potřeby v rozmezí 10 až 100 nanometrů, energetické hladiny mají výrazně kvantovaný charakter. Při napětí Vec = 0 není důvod, aby se nějaký elektron z emitoru protuneloval do jámy a odtud do kolektoru. Při zvětšujícím se napětí Vec některým elektronům se podaří protunelovat a proud začíná narůstat. Výraznému nárůstu proudu dojde, kdy se napětí Vec zvýší na úroveň Vec = Vrez1 a některá energetická hladina jámy zapadne do oblasti obsazených energetických hladin vodivostního pásu emitoru. Tím se výrazně zvýší pravděpodobnost protunelování elektronů do jámy a odtud do kolektoru. Při výkladu energetických hladin v jámě podle Obr.10.1 jsme hmotové vlny porovnávali stojatým vlnám struny houslí. Struna se může rozkmitat, když frekvence vnějšího podnětu se blíží v vlastním kmitům struny. Říkáme tomu že struna rezonuje s vnějším podnětem. Podle této analogie říkáme, že při Vec = Vrez1 kvantové úrovně jámy jsou v rezonanci s elektrony vodivostního pásu emitoru, a pravděpodobnost tunelování dosahuje svého maxima; transmitované elektrony a tudíž proud diody dosáhne svého maxima. Dioda se pak nazývá "poeticky" rezonančně tunelující dioda (resonant tunnelig diod), zkráceně RTD .
Obr.10.4 Rezonančně tunelující dioda (RTD). Ideové technologické vrstvy, V-A charakteristika, energetické hladiny Při dalším zvyšování napětí Vec v mezích Vrez1 < Vec < Vrez2 elektrony vodivostního pásu emitoru nejsou v rezonanci se žádnou hladinou jámy a transmitované elektrony a jejich proud dosahuje minimum. K dalšímu maximu se proud blíží a dosáhne svůj vrchol při Vec = Vrez2 když další energetická hladina jámy rezonuje s elektrony vodivostního pásu emitoru. Volt-ampérové charakteristiky komponenty RTD založené na rezonančních účincích energetických hladin jámy vykazují několik maxim. To dává podnět k tvorbě více úrovňové logiky digitálních obvodů. I v mikronové technologii byly učiněny pokusy realizovat víceúrovňovou logiku, protože ta vede ke kompaktnějšímu (méně tranzistorů) obvodu. Nicméně tyto pokusy ztroskotaly
138
139
6
pro sníženou spolehlivost funkce obvodu. Multi-úrovňová logika v nanotechnologii však má přirozenou oporu v podstatě fungování rezonanční komponenty. Nanoelektronika a taky dioda RTD v nejbližší době najde své výrobní uplatnění v podobě hybridního tranzistoru. Na Obr.10.5 je zobrazena struktura MOS tranzistoru (experimentuje se taky s bipolárním tranzistorem), na jehož kolektor jsou "naroubované" dvě diody RTD. Zobrazeny jsou taky volt-ampérové charakteristiky samotného MOS tranzistoru a diody RTD spolu se svými schématickými značkami. Spojením emitoru a kolektoru MOS tranzistoru s odpovídajícími vývody RTD vzniká hybridní tranzistor, jehož kolektorový proud je tvořen ze součtu kolektorového proudu samostatného tranzistoru MOS a samotné RTD.
Obr.10.5 Hybridní tranzistor MOS-RTD Hybridní tranzistor umožňuje vytvářet velmi kompaktní obvodové prvky, jako je např. jednotranzistorová paměťová buňka, nebo Schmittův klopný obvod (viz 3. Příloha). Umožňuje to voltampérová charakteristiky RTD, která má v určitém intervalu napětí Vec negativní diferenciální odpor.
10.4 Rezonančně tunelující tranzistor Z rezonančně tunelující diody RTD (Obr.10.4) vznikne rezonančně tunelující tranzistor RTT, když nad ostrůvek (jámu) umístíme elektrodu zvanou hradlo (Obr.10.6). Tato třetí elektroda svým napětím Veg vytváří v jámě potenciál U, který v jámě posouvá stavy o energii U úměrnou napětí Veg. Pro každou hodnotu napětí hradla Veg lze vydedukovat volt-ampérovou charakteristiku podobně jako jsme to uvedli pro rezonančně tunelující diodu v stati 10.3. Působení hradlového napětí Veg ilustrují volt-ampérové charakteristiky rezonančně tunelujícího tranzistoru RTT v spodní části Obr.10.6. Jednotlivé charakteristiky se liší nejen velikostí proudu, ale i tvarem tím, že maxima se posouvají směrem k větším napětím Vec. Souvisí to s tím, že s rostoucím kvantovým číslem n úměrně roste separace kvantových stavů ∆ε (Obr.10.3). Pro nízká kvantová čísla je hustota energetických stavů větší, a proto se stavy s nárůstem napětí Vec častěji dostávají do rezonance s elektrony emitoru v obsazeném vodivostním pásu. Při každé rezonanci protuneluje víc elektronů na ostrůvek (jámu) a odtud do kolektoru. Přo každé rezonanci nabývá proud extrémní hodnoty, jak jsme to uváděli v souvislosti s Obr.10.4. Tento proces znázorňuje charakteristika s nejnižším proudem na Obr.10.6. S nárůstem potenciálem U v jámě se do stavu rezonance dostávají energetické stavy s větší energetickou separací
139
140
7
∆ε a tudíž je třeba větší nárůst napětí Vec, aby se dostavilo prvé maximum proudu, jak to ukazuje na Obr.10.6 charakteristika s největším proudem.
10.6 Rezonančně tunelující tranzistor. Ideové technologické vrstvy, energetické úrovně, volt-ampérové charakteristiky Dosud jsme neuvažovali hromadění nábojů Q v jámě a z nich pramenící Coulombovy síly, jak jsme o nich psali v souvislosti s Obr.10.3. Tento náboj Q se začne tvořit tehdy, když energetické stavy v jámě s menšími kvantovým čísly se dostanou pod úroveň energii vodivostního pásu kolektoru. Jeden takový stav na Obr.10.6 je označen N. V tomto případě elektrony se sice protunelují z emitoru do nižších energetických stavů v jámě, ale nemohou se protunelovat do kolektoru, protože na jejich úrovni v kolektoru je už zakázaný pás. Coulombovy síly mohou narůst do také velikosti, že zabraňují tunelovaní z emitoru do jámy na nové energetické stavy a při dalším zvyšování napětí Vec proud již nemůže narůstat. Proudu se účastní jenom elektrony na energetických stavech, které byly "činné" před blokádou Coulombových sil.
10.5 Jedno-elektronový tranzistor Jedno-elektronový tranzistor (Single-Electron Transistor) SET patří k největším výzvám nanoelektroniky, protože se jedná o vzrušující vizy, když jeden elektron ovládá přepínání komponenty. Uvedeme fyzikální podstatu realizovatelnosti této vize. Na Obr.10.7 jsou znázorněny dvě koncepce technologické struktury SET. Budeme se přidržovat té níže nakreslené, pro kterou je uvedeno taky náhradní elektrické schéma a energetický diagram. Na rozdíl od rezonančně tunelujících součástek, v SET nevystupuje potenciální jáma, a namísto ní hlavní úlohu hraje tzv. ostrůvek a jeho Coulombova bariera, jak ji ještě podrobněji objasníme v dalším textu. Emitor, ostrůvek a kolektor jsou metalické (Al), nebo polovodičové vrstvy odděleny mezi sebou tunelujícími bariery izolantu. Metalická vrstva nad ostrůvkem oddělená izolantem představuje hradlo tranzistoru. Rozměry ostrůvku jsou natolik veliké, že efekt hmotových vln a kvantování energie elektronů podle Schrödingerovy rovnice je zanedbatelný. Namísto tohoto kvantování vystupuje zde jiný efekt, zvaný Coulombova bariera. Pojem "velký", "malý" rozměr je velmi vágní a závisí na materiálu, kterého se to týká. V polovodiči malé rozměry ostrůvku s rozměry 100 nm již mají dobře separované energetické úrovně elektronů (∆εx, ∆εy a ∆εz), zatím co metalický ostrůvek potřebuje zhruba desetkrát menší rozměry k dosažení stejných kvantových mechanických efektů. Na Obr.10.7 je taky znázorněné elektrické schéma SET, které obsahuje "klasické"
140
141
8
kondenzátory Cg a Cp. Navíc jsou tu elektrické značky tunelujících barier Be a Bc, jejíchž funkci vysvětlíme pomocí energetického diagramu.
Obr.10.7 Jedno-elektronový tranzistor: technologická struktura, náhradní elektrické schéma, diagram energetických hladin Ostrůvek nepředstavuje potenciální jámu a tudíž zde "nevládnou" kvantové hladiny, ale tzv. Coulombova bariera, jejíž účinky spolu s tunelujícími bariery mají taky kvantující účinky. Coulombova bariera představuje klasický efekt, podle něhož náboje stejného znaménka se odpuzují. V aplikaci pro SET to znamená, že elektrony nacházející se na ostrůvku svou odpudivostí brání tomu, aby se na ostrůvek dostaly další elektrony přes tunelující barieru. Podmínky za kterých se přece jen dostane další elektron na ostrůvek vysvětlíme v dalším textu, ale nejdřív určíme energii elektronů nacházejících se již na ostrůvku. V základech elektrotechniky se učí, že kondenzátor o kapacitě C, jenž je nabitý nábojem Q uskladňuje energii E = Q2/2C. Z pohledu ostrůvku P v schématu jsou kondenzátory Cp a Cg paralelně spojeny, takže C = Cp + Cg. Náboj Q na ostrůvku je Q = en, kde e je náboj jednoho elektronu a n je počet elektronů na ostrůvku. Ostrůvek tudíž uskladňuje energii 1 e2n 2 En = . (10.3) 2 C p + Cg Pronikne-li na ostrůvek další elektron, zvýší se energie skladovaná na ostrůvku a tento nárůst je e2 (2n + 1) , n = 0, 1, 2, 3.. . E n +1 − E n = ∆E n = (10.4) 2(C p + C g ) Nyní již můžeme vyslovit podmínku, při které elektron nacházející se na kolektoru může protunelovat na ostrůvek. Jeho energie eVec musí splňovat podmínku (10.5) eVec > En + ∆En = En+1, která říká, že elektron pokud se nachází na kolektoru musí mít vyšší energie než nejbližší volná hladina energie na ostrůvku. Podmínka (10.5) představuje Coulombovou barieru tunelování elektronů. Podle energetického diagramu na Obr.10.7 tuto podmínku nesplňují elektrony kolektoru je-li napětí kolektoru Vec = Vec1. Zvětší-li se napětí kolektoru na hodnotu Vec2 může jeden (n-plus-prvý) elektron protunelovat barieru Bc.
141
142
9
Všechny elektrony na ostrůvku mají větší energii než elektrony emitoru a tak všechny mohou protunelovat barieru Be. Neznamená to, že ostrůvek se tím vyprázdní, protože sem přes barieru Bc protunelovávají další a další elektrony. Vzniká tak tok elektronů od kolektoru k emitoru což znamená elektrický prou I opačného směru. Podle rovnice (10.4) a (10.5) každý nárůst počtu elektronů na ostrůvku o jeden elektron je nutný zvýšit napětí kolektoru o e (2n + 1) . (10.6) ∆Vec = 2(C p + C g ) Odtud plyne, že k zvýšení počtu elektronů z n = 0 na n = 1 je třeba zvětšit napětí kolektoru Vec z nula voltů na e . (10.7) VT 0 = 2(C p + C g ) Nula v indexu vyjadřuje skutečnost, že se jedná o tzv. prahové napětí při napětí hradla Veg = 0. Další zvýšení počtu elektronů z n = 1 na n = 2 si vyžádá zvýšení napětí kolektoru Vec = 3VT0, pak na 5VT0 atd. (Obr.10.8).
Obr.10.8 Počet elektronů na ostrůvku v závislosti na napětí kolektoru Vec, závislost proudu kolektoru na napětí Vec Je-li napětí kolektoru záporné vzhledem značení na Obr.10.7 (ve skutečnosti kladné vzhledem k emitoru), platí stejné úvahy o působení Coulombovy bariery, jen s tím rozdílem, že nyní tunelující bariery Be a Bc si vymění své role. Taky proud I je záporný vzhledem k značení na Obr.10.7. K těmto rošádě ve významu značek dochází proto, že směr toku elektronů je opačný než je směr proudu, který je definován jako proudění kladných nábojů, zatím co elektron má záporný náboj. Rozlišení nábojů kladným a záporným znaménkem zavedl Benjamin Franklin (1709-1790). Naneštěstí záporným označil náboj, který vzniká na ebonitové tyči třené srstí. Jako se okázalo o více než sto let později, tento typ náboje má i elektron, který ve většině aplikací je hlavním aktérem proudu. Kdyby byl býval Franklin označil náboj na ebonitové tyči za kladný, dnes směr toku elektronů a proudu byl by souhlasný, a výklad různých dějů elektroniky by byl snadnější. Zvětšováním kolektorového napětí Vec se počet elektronů na ostrůvku mění skokově, ale jejich rychlost od jedné tunelující bariery ke druhé narůstá úměrně s Vec. Tým pádem i proud I se mění lineárně s Vec, jak to znázorňuje Obr.10.8. Proud začíná téct až když Vec dosáhne hodnoty VT0.
142
143
10
Proto se VT0 oprávněně nazývá prahové napětí. Připomínáme, že se jedná o prahové napětí při Veg = 0. Interval kolektorového napětí, při němž proud I = 0 se nazývá Coulombova mezera. Pro analýzu elektrických schémat obsahujících jedno-elektronový tranzistor SET pomocí stávajících simulačních programů (např. SPICE) je důležité zjištění, že v lineární části volt-ampérové charakteristiky tunelující barieru lze modelovat paralelným RC obvodem. Při dosavadních úvahách jsme mlčky předpokládali, že napětí hradla Veg = 0. Je-li toto napětí od nuly různé, na ostrůvku vzniká vynucený potenciál U Cg U= Veg , C +C p
g
který posouvá energetické úrovně ostrůvku. Následkem toho se posune o U také prahové napětí, které nyní bude . Cg e VT = + Veg . 2(C p + C g ) C p + C g Důležitý poznatek je, že napětí hradla Veg moduluje jenom šířku prahového napětí, ale neovlivní strmost charakteristiky proudu. Coulombova mezera vymizí úplně (Obr.10.8 tečkovaná V-A charakteristika) pro hradlové napětí tehdy, když VT = 0. Z předešlé rovnice pro toto hradlové napětí vyplývá rovnice e , (10.8) Veg 0 = − 2C g kde nula v indexu připomíná, že se jedná o nulovou šířku Coulombovy mezery. Z charakteristik proudu na Obr.10.8 snadno se přesvědčíme, že pro každé napětí kolektoru Vec lze najít hradlové napětí Veg, při kterém tranzistorem teče proud (tranzistor je vodivý), nebo při jiném napětí tranzistorem proud neteče (tranzistor je nevodivý). Tento efekt umožňuje použít SET k vytváření logických obvodů. Na Obr.10.9 je znázorněn logický člen - invertor, sestavený z dvou SET. Jeho struktura připomíná CMOS invertor (Obr.5.17). Tranzistor s uzemněným emitorem funguje jako "n typu" SET, a tranzistor SET s emitorem spojeným s napájecím napětím VCC jako "p typu" SET.
Obr.10.9 Invertor tranzistorů SET Abychom si vytvořili i kvantitativní představu o SET, vypočítejme kapacitu C = Cp + Cg podle vzorce (10.5), když požadujeme prahové napětí Veg0 = 0,3 [V]. Náboj elektronu je e = 1,6x10-19 [As], takže vychází C = 2,6 10-18 [F]. Kvůli porovnáni vypočítejme kapacitu Ch hypotetického plošného kondenzátoru Ch = Sεi / 2d, když S je čtvercová plocha kondenzátoru o straně 100 nanometrů (S = 10-14 [m2]), εi = 3,45 10-11 [kg-1m-3s4A2] je permitivita dielektrika SiO2, d = 2,510-7 [m] je tloušťka dielektrika. Vychází kapacita Ch = 0,69 10-18 [F]. Požadovaná kapacita tak vychází cca. čtyři krát větší jako hypotetického kondenzátoru v našem příkladu. Budeme-li kapacitu snižovat zmenšováním rozměrů ostrůvku, dojdeme k stavu, kdy se u elektronů začnou projevovat efekty de Broglieových hmotových vln a efekt Coulombovy bariery bude potlačen. Namísto energetických hladin této bariery na ostrůvku (Obr.10.7), budou vystu-
143
144
11
povat kvantovo-mechanické energetické hladiny a SET svými vlastnostmi se bude blížit k rezonančně tunelujícímu tranzistoru RTT.
10.6 Kvantová tečka Elektronické prvky, jejíchž alespoň jeden rozměr má velikost délky hmotové vlny elektronu, se nazývají mesoskopické prvky. Energie elektronů v těchto částech součástky mají kvantovanou energii. Rozestup energetických hladin jsme v souvislosti s kvantovou jámou označovali ∆ε (10.2). Na Obr.10.10 jsou zobrazeny tři verze ostrůvků a jim odpovídajících kvantových jam.
Obr.10.10 Verze kvantových jam "Špalek" 3D na Obr.10.10 nemá žáden rozměr srovnatelný s délkou hmotové vlny elektronu. Elektrony se tudíž mohou pohybovat ve všech třech směrech libovolnou rychlostí (energii). Špalek pro elektrony představuje troj-dimenzionální prostor volnosti. Odtud označení 3D. Špalek může být metalický, nebo silně dotovaný polovodič. V struktuře 2D na Obr.10.10 rozměr potenciální jámy ve směru x má nanometrické hodnoty, takže energie elektronů pohybujících se v tomto směru mají kvantovanou energii s rozestupem ∆εx. V dalších dvou směrech y a z se elektrony mohou volně pohybovat. Mají tudíž dvoudimenzionální prostor volnosti, odtud pochází označení 2D. Potenciální jámu 2D mají rezonančně tunelující diody, nebo tranzistory. V struktuře 1D rozměr potenciální jámy ve směru x a y mají nanometrické hodnoty, takže energie elektronů pohybujících se v těchto směrech mají kvantovanou energii s rozestupem ∆εx a ∆εy. Ve směru z se elektrony mohou pohybovat neomezeně, mají tudíž jedeno-dimenzionální stupeň volnosti, odtud pochází označení 1D. Potenciální jámu 1D mají "kvantované spoje" součástek. V struktuře 0D rozměr potenciální jámy ve všech tří směrech x, y a z má tak malé hodnoty, že energie elektronů ve všech směrech mají kvantovanou energii s rozestupem ∆εx, ∆εy a ∆εz. Elektrony v této potenciální jámě nemají žáden stupeň volnosti pohybu. Jsou "uvezněny" v jámě. Odtud pochází označení 0D. Elektronický prvek 0D se nazývá kvantová tečka (quantum dot QD), které je věnována táto stať. Jelikož při popisu kvantové jámy se opíráme o výsledky řešení Schrödingerovy rovnice v kartézských pravoúhlých souřadnicích, přestavujeme si kvantovou tečku jako sloupec čtvercového půdorysu, i když ve skutečnosti se víc blíží ke kruhovému. Strana čtverce je navrhována tak, že energie jednoho elektronu v jámě je cca. 1 elektronvolt. Podle vzorce (10.1) pro energetickou hladinu n = 1 tak délka této strany vychází L = 6x10-8 m = 60 nm. Na Obr.10.11 potenciální jáma je zobrazena jako velmi tenká šedá vrstva, která se vytváří epitaxí. Na obrázku jsou znázorněny taky dvě potenciální hladiny ve směru x a z, jakož i kvadrát amplitudy elektronové vlny (pravděpodobnost výskytu elektronu ψ2) odpovídající příslušné hladině. Z grafických důvodu energetické hladiny ve směru y nejsou zobrazeny. Rozestup energetických hladin ∆εx a ∆εz je záměrně nakreslen rozdílný, aby vynikl vliv rozměrů sloupce. Ve směru x je sloupec podle toho širší než ve směru z. Obvody postavené na bázi tranzistorů všeho druhu, mikrometrických či nanometrických rozměrů, přenášejí a zpracovávají informaci tranzitem elektronů. Konec konců i samotní název tranzistoru je odvozen od slova tranzit. Kvantová tečka nabízí zásadně odlišný způsob zacházení s in-
144
145
12
formacemi. V těchto obvodech se využívá odpudivá síla sousedících elektronů, v důsledku čeho v nich neteče proud a jednotlivé komponenty nejsou spojeny vodiči.
Obr.10.11 Ideová struktura kvantové tečky a energetických hladin v potenciální jámě V souvislosti s kvantovými tečkami běžně se mluví o energii dvou elektronů. Zopakujme si proto základy elektrostatiky, abychom věděli co pod touto energii máme rozumět. Dva elektrony představují soustavu, která má energii díky odpudivým silám dvou nábojů stejného typu. Tato energie se rovná práci, kterou vykoná jeden z nábojů, když se vypudí do nekonečna při fixní poloze druhého elektronu. Vyjádříme-li odpudivou sílu Coulombovým vzorcem a provedeme-li příslušnou integraci, pro energii U soustavy dvou elektronů dostaneme U=e2/4πεR, kde e je náboj elektronu, ε permitivita prostředí a R je vzdálenost dvou elektronů. Jedna alternativa využití odpudivých sil dvou elektronů k tvorbě obvodů je tzv. kvantová buňka KB sestavena z pěti kvantových teček. Na Obr.10.12 jsou znázorněny tři KB, kde kvantové tečky tentokrát mají kruhový půdorys. V spodní části obrázku je zobrazen řez KB po diagonále. Kvantová tečka označená 5 umožňuje vytvořit tunelující barieru, jelikož mezera mezi ní a kvantovými tečkami v rozích je výrazně menší než mezi tečkami v sousedních KB, i když sousední buňky těsně k sobě přiléhají. Ohrada KB znázorněna na obrázku je jenom grafická pomůcka. Její fikce se automaticky vytvoří i když kvantové tečky jsou rovnoměrně rozloženy na povrchu substrátu díky tunelujícím barierám vytvořených tečkou 5.
Obr.10.12 Kvantová buňka s pěti kvantovými tečkami a řez strukturou po diagonále Předpokládejme, že v kvantové buňce se nacházejí dva elektrony. Napětí na hradle vytvoří elektrostatické pole, které přidá elektronům takovou energii, že mohou proniknout tunelujícími barierami. Díky odpudivým silám elektrony mají snahu se usídlit co nejdále od sebe. Elektrony mohou zaujmout se stejnakou pravděpodobností dvě stabilní polohy v rozích KB. Po snížení napětí hradla jejich stav je fixovaný v příslušných kvantových tečkách. Jednomu fixovanému stavu přisuzujeme logickou hodnotu L (low), druhému pak H (high). Kdyby v kvantové buňce bylo víc elektronů, usídlily by se v rozích buňky v rovném počtu v obou kvantových tečkách. V obou fixních stavech dvojice elektronů má v rámci kvantové buňky minimální energii. Minimalizace energie je principem, který platí i mezi buňkami. Přiřadíme-li buňky těsně vedle so-
145
146
13
bě, a u jedné z nich fixujeme její stav, pak druhá buňka se překlopí do stavu první buňky, protože jen v tom případě odpudivé síly mezi elektrony v buňkách minimalizují energii soustavy dvou buněk. Přitom nedochází k tranzitu elektronu z jedné buňky do druhé, nicméně stav buňky se šíří k dalším a dalším buňkám.
Obr.10.13 Elementární logické prvky z kvantových buněk Princip minimalizace energie kvantové buňky a sousedních buněk ilustruje Obr.10.13, kde jsou uvedeny základní sestavy, z nichž lze realizovat složité logické schémata. a) Vodič nahrazuje funkci spojů realizovaných v klasických obvodech metalickými, nebo polovodičovými spoji. Coulombova síla mezi dvěma kvantovými buňkami se šíří rychlosti světla, nicméně překlopení (relaxace) buňky do nového stavu není okamžité. Proto se signál šíří po vodiči kvantových buněk značně pomaleji světla. Přesto se očekává, že komunikace bude rychlejší než metalickými spoji, které při nanometrických rozměrech mají velký odpor. b) Rozvětvení (fanout) na výstupech kopíruje vstupný signál: Y1 = Y2 = X. c) Invertor je tvořen dvěma kvantovými buňkami, které se stýkají ve vrcholech. Znázorněné čtyři stavy představují minimální energii při dané konfiguraci. Invertor je nepostradatelný logický prvek logických obvodů. d) Logický prvek majority Y = MAJ(X1,X2,P) vydá na výstupe signál Y v takovém stavu, jaký má většina vstupních signálů X1, X2, P. Na obrázku je znázorněná taky pravdivostní tabulka funkce majority. Z ní je vidět, že pro signál P zafixovaném na hodnotě P = L, majoritní logický prvek se chová jako logický člen AND. Při P zafixovaném na hodnotě P = H, majoritní logický člen se chová jako OR. Je známo, že ani AND, ani OR neumožňuje vytvořit všechny logické funkce. V kombinaci s invertorem vytvoří logický člen AND, nebo OR logické prvek NANR, resp. NOR (Obr.10.14). Každý z nich může implementovat libovolnou logickou funkci
Obr.10.14 Implementace logické funkce NAND a OR kvantovými buňkami
146
147
14
10.7 Epilog Mikrotechnologie (submikrotechnologie) umožňuje efektivně vyrábět integrované obvody s celkovým rozměrem komponenty (tranzistoru) cca. 100 nanometrů. Integrované obvody této technologie jsou založené na představách "klasické" elektroniky, kdy na tvorbě jednotkové informace se podílejí tisícky elektronů. Některé omezení další miniaturizace mikronovou technologii jsme uvedli v stati 10.1. Pokračování miniaturizace a tím i "prožívání" Mooreova zákona zajišťuje nanotechnologie, která umožní realizaci komponenty celkového rozměru 100 až 10 nanometrů. Tato radikální miniaturizace je založena na fyzikálních základech, kde se výrazně projevují principy kvantové mechaniky. Na Obr.10.15 jsou znázorněny některé alternativy komponent nanotechnologie, jejichž fyzikální podstatu jsme kvalitativně analyzovali v předcházejících statích. Kritériem pro třídění součástek je počet stupňů volnosti elektronů v kvantové jámě resp. v ostrůvku. Mezi alternativy nanotechnologie v grafu na Obr.10.15 je uvedena i molekulární elektronika, o které jsme se v předcházející statích nezmiňovali. Její podstatu načrtneme zde.
Obr.10.15 Taxonomie nanoelektroniky Molekulární elektronika je další etapou miniaturizace integrované elektroniky. Individuální klopní obvody a spoje mohou dosahovat rozměrů 1,5 nanometrů, co může vyústit v terabytové paměti, tj. 1012 klopných obvodů na čipu. K dosažení těchto cílů využívá molekulární elektronika individuální kovalentně vázaných molekul, které mohou bezprostředně komunikovat se svými sousedy (podobně jako kvantová buňka), čím se ušetří plocha čipu vyhrazena spojům. Primární výhoda spočívá v tom, že molekuly jsou přirozenými strukturami nanometrických rozměrů, a tudíž jsou to komponenty, které mohou být vyrobeny v nesmírném počtu s absolutně identickými vlastnostmi. Hranice minaturizace elektroniky nejsou omezeny ani molekulární technologii. Dalším krokem na cestě miniaturizace je kvantová elektronika. Mikro- a nanoelektronika využívají vlastnosti elektronů k vytváření komponent, z kterých se tvoří elementární logické funkce (NAND, NOR, atd.). Nicméně, elektron sám může být nositelem jednotky logického stavu H nebo L (High, Low), a tudíž představovat logickou funkci. Elektron může nabýt dva stavy podle jeho spinu. Jeden stav spinu by mohl odpovídat logické úrovni H a druhý logické úrovni L. Kromě elektronu i další kvantová částice - foton může být nositelem jednotky informace. Vertikální polarizace fotonu může představovat logický stav L a horizontální polarizace stav H.
147
148
15
Již nyní špičkoví fyzici dokážou manipulovat s jednotlivými atomy, nebo elektrony [HeP]. Zní to fantasticky, ale špičkoví fyzici jsou přesvědčeni, že principy kvantových počítačů (systémů) jsou již známé a "zbývá jen" vypracovat technologický postup průmyslového využití těchto principů: objevit kvantovou komponentu odpovídající logické funkci NAND a vyvinout algoritmy projektování kvantových systémů. To si vyžádá ještě pár let. Ale pak na jedné elektronické jednotce bude možné uchovávat více bitů informace než je počet hvězd ve vesmíru. A kolik jich je to nevíme. Nicméně, postupně se naplňuje vize R. Feynmana, kterou nastínil ve své přednášce na setkání Americké fyzikální společnosti v Pasadeně [HeP] v roce 1959, podle které kvantová mechanika nebrání realizací obvodů s atomárními rozměry jejich komponent.
148
149
1
Příloha 1. - Odvození Schrödingerovy rovnice Kvantová mechanika tvoří fyzikální pozadí mikro/nanoelektroniky. Schrödingerova rovnice je matematický základ kvantové mechaniky. V tomto dodatku uvedeme odvození Schrödingerovy rovnice, abychom si aspoň letmo připomněli fyzikální pozadí, na které jsme se odvolávali v předešlých kapitolách. Max Planck v roce 1900 odvodil spektrum energie elektromagnetického záření/absorpce černého tělesa na základě své hypotézy o vyzařování energie v kvantech (nespojité spektrum). Tím se potvrzuje představa, že světlo se jednou chová jako vlnění, jindy jako tok částic (korpuskul) letících rychlostí světla. Elementární částici světla je tzv. foton, jenž má tři vlastnosti: má rychlost světla c, má hmotu mf, a jeho vlnění má frekvenci mf c2 h νf = , z čehož plyne vlnová délka λ f = , h pf -34 kde pf = mfc je hybnost a h Plancková konstanta h = 6,625.10 Js. De Broglie v roce 1924 usoudil, že tyto vlastnosti má nejen foton, ale každé hmotné těleso. Pohybuje-li se těleso rychlostí v a má hmotu m, pak mu přísluší tzv. hmotová vlna. Po analogii s fotonem délka hmotové vlny je h h λ= = , kde p = mv je hybnost (P1.1) mv p mc 2 a frekvence ν= (P1.2) h Odtud pro rychlost V šíření hmotové vlny vyplývá mc 2 c 2 = (P1.3) V = λν = p v V životě přicházíme do styku s různými druhy vlnění: zvukové vlny, chvění houslových strun, elektromagnetické vlny v éteru, elektromagnetické vlny v kabelech atd. Hmotová vlna, právě tak jako uvedené druhy vln, musí vyhovovat tzv. vlnové rovnice, která se v učebnicích obvykle odvozuje ve fyzice akustiky **. Pro pravoúhlé kartézské souřadnice x, y, z a čas t vlnová rovnice má tvar 1 ∂2Ψ ∂ 2Ψ ∂ 2Ψ ∂ 2Ψ = + + , ∂z 2 V 2 ∂t 2 ∂x 2 ∂y 2 kde Ψ je veličina, která charakterizuje výchylku vlnící se veličiny v daném místě a času; např. tlak vzduchu při zvuku, nebo elektrická intenzita elektromagnetické vlny TV vysílače atd. Abychom se vyhnuli těžkopádnému zápisu výrazů ve fyzikálních rovnicích a dali jím matematickou krásu, zavádíme operátor, který pod výstižným názvem a matematickou značkou obsahuje operace vykonávané nad operandem a vydá požadovanou hodnotu. V počítačové mluvě je to funkce (podprogram), jenž v svém těle obsahuje všechny aritmeticko-logické úkony nad parametry funkce. V případě vlnové funkce je to Laplaceův operátor ∂2 ∂2 ∂2 ∆= 2 + 2 + 2 , ∂z ∂y ∂x který představuje součet symbolů druhých derivací, jejichž je třeba vykonat nad operandem Ψ. S touto symbolikou má pak vlnová rovnice tvar 1 ∂ 2Ψ ∆Ψ = 2 2 (P1.4) V ∂t **
Odvození vlnové rovnice v elektromagnetických pojmech lze najít také v [Szb]
149
150
2
Postuláty (P1.1) a (P1.2), jakožto i vlnovou rovnici (P1.4) měl Schrödinger k dispozici, když se na požádání o vysvětlení podivných hmotových vln začal zajímat. Své výsledky v podobě dnes známe Schrödingerovy rovnice uveřejnil v roce 1926. My se pustíme do její odvození nyní [Hor]. Jsou-li kmity veličiny harmonické, pak veličina vlnění Ψ v každém místě vykonává harmonické kmity o amplitudě A a frekvenci ν, jenže s časový zpožděním φ, kteréžto zpoždění je úměrné vzdálenosti od zdroje kmitání. Vyjádříme-li sinusovou funkci v její exponenciální formě, pak pro Ψ můžeme psát Ψ = A exp(i 2πν(t − ϕ)) = A exp(− i 2πνϕ).exp i 2πνt . Zde je veličina Ψ vyjádřena jako součin dvou funkcí. První z nich, tzv. amplitudová funkce ψ(x,y,z) = Aexp(-i2πνφ), je nezávislá na čase a prostřednictvím φ závisí jenom na souřadnicích x, y, z. Druhá funkce exp(i2πνt) je závislá jenom na čase t. Díky této separaci proměnných, po dosazení Ψ do vlnové rovnice (P1.4) a provedení příslušných derivací předepsaných Laplaceovým operátorem dostaneme pro amplitudovou funkci rovnici 4π 2 ν 2 4π 2 ∆ψ + ψ = 0 , a s ohledem na V = λν je ∆ψ + 2 ψ = 0 . V2 λ Toto je amplitudová rovnice, která neobsahuje čas a k její odvození jsme nepotřebovali de Broglieho postuláty (P1.1) a (P1.2). Je tudíž platná pro libovolný druh vlnění. Nyní postuláty použijeme pro napsání amplitudové rovnici pro hmotovou vlnu 8π 2 m 1 2 ∆ψ + 2 mv ψ = 0 . h 2 V této rovnici vystupuje kinetická energie K = mv2/2. Pohybuje-li se hmotný bod v silovém poli (např. gravitační pole, nebo elektrické pole), pak k jeho celkové energii E, kromě kinetické energie K, přispívá i tzv. potenciální energie U: E = K + U. Dosazením do výše uvedené rovnice celkovou energii E namísto kinetické části mv2/2, dostaneme proslulou Schrödingerovou rovnici 2m ∆ψ + 2 (E − U )ψ = 0 , (P1.5) h kterou jsme ještě zjednodušili nahrazením h kvantovou jednotkou točivosti ћ = h/2π. Schrödingerova rovnice je parciálně diferenciální rovnice, a její řešení dává funkci ψ, která je rozprostřena po celém prostoru vymezeném okrajovými podmínkami. Vzniká otázka jak to souvisí s hmotnou částici, která podle zkušeností je soustředěna na omezeně malý prostor? Odpověď na tuto otázku dávají experimenty ukazující na to, že de Broglievy vlny vedou pohyb částice tak, že pravděpodobnost výskytu částice v daném místě je úměrná kvadrátu amplitudy hmotové vlny: ψ2. Nelze určit kde se částice nachází, lze jen stanovit pravděpodobnost ψ2 kde by se částice mohla nacházet. Tento "pesimistický" závěr má praktickou hodnotu jen pro tzv. kvantové částice jako je elektron, nebo foton atd. Pro velké částice jako je fotbalový míč samozřejmě platí také, ale po zdařilém kopu je pravděpodobnost výskytu míče za brankovou čarou tak vysoká, že gól platí.
150
151
3
Příloha 2. - Potenciální jáma - řešení Schrödingerovy rovnice Řešením Schrödingerovy rovnice odvodíme podmínky výskytu elektronu v potenciální jámě. Jak vyplývá z textu 10. kapitoly, tyto podmínky jsou základem fyzikálního pozadí nanoelektronických komponent a hlediskem k jejich třídění (Obr.10.15). Pro jednoduchost si představujeme potenciální jámu jako prostor ohraničený stěnami ve tvaru krabice. Stěny jsou pro elektrony neprostupné (Obr.10.1), a pokud se elektron v jámě vyskytuje, tak se od stěn odráží jako míček ve hře squash. Jáma ať má ve směru x rozměr L (Obr.10.1) a v zbývajících dvou směrech teoreticky nekonečné rozměry. Znamená to, že si představujeme jednorozměrnou potenciální jámu. Pro tento jednoduchý model Schrödingerova rovnice má tvar ∂ 2 ψ 2m (E − U )ψ = 0 + ∂x 2 h 2 Jelikož kvadrát amplitudové funkce ψ2 představuje pravděpodobnost výskytu částice a tento výskyt na stěnách jámy je nulový, amplitudová funkce musí mít hodnotu nula pro x = 0 a x = L. Není těžko uhodnout, že tyto okrajové podmínky splňuje sinusová funkce ψ = Asin(nπx/L), kde n = 1, 2, 3, … Dosazením této amplitudové funkce ψ do Schrödingerovy rovnice, po elementárních úpravách dostaneme 2 2 2 2 2 h π 2 h π [J ] = n [eV] , kde n = 1, 2, 3, … (P2.1) E−U =n 2mL2 2mL2 e kde e je náboj elektronu. Jelikož měrná jednotka elektronvolt [eV] je e krát menší jako zákonní SI jednotka energie joule, v rovnici vystupuje náboj elektronu e jako "kurzovní" koeficient přepočtu jednotek. Připomínáme, že rozdíl E - U na levé straně (P2.1) je kinetická energie hmotné částice mv2/2, přičemž E je celková jeho energie a U jeho potenciální energie, když se částice pohybuje v silovém poli. Zbývá určit amplitudu A amplitudové funkce ψ. Pokud se částice (speciálně elektron) nachází v potenciální jámě, příznakem čehož je A > 0, pak pravděpodobnost jeho výskytu v intervalu 0 < x < L je rovná jistotě, čili rovná 1: L
∫ ψ (x )
2
=1
0
Dosazením za ψ výše uvedenou sinusovou funkci, po rutinních úpravách dostaneme A = 2 / L a tudíž amplitudová funkce hmotové vlny elektronu v potenciální jámě je ψ (x ) =
2 sin(nπx / L ) , kde n = 1, 2, 3,…. L V případě výskytu elektronu v třírozměrné krabici, budou vlnové funkce vynásobené dalšími siny odpovídajících směrům y a z. Jednorozměrná potenciální jáma je nejjednodušší příklad řešení Schrödingerovy rovnice. Nicméně, na něm jsme předvedli podstatné rysy postupu při řešení realističtějších fyzikálně-technických úloh.
151
152
4
Příloha 3. - Hybridní komponenty Hybridní obvody nanoelektroniky jsou sestaveny z tranzistorů MOS, nebo bipolárních tranzistorů a rezonančně tunelujících diod RTD. V této příloze se omezíme na hybridy MOS-RTD. Volt-ampérové charakteristiky MOS tranzistoru jsme odvodili v 5. kapitole a tvar charakteristiky rezonančně tunelující diody jsme naznačili v 10. kapitole. Na Obr.P3.1 je znázorněn MOS tranzistor se dvěma RTD a jejich VA charakteristiky. Na obrázku jsou taktéž znázorněny VA charakteristiky paralelního spojení MOS tranzistoru a jedné RTD. Tyto charakteristiky se získají prostým sčítáním proudů tranzistoru a RTD.
Obr.P3.1 Struktura hybridní komponenty MOS-RTD a jejich VA charakteristiky
Volt-ampérová charakteristika resonančně tunelující diody RTD v určitých úsecích napětí Vec vykazuje negativní diferenciální odpor ( Negative Differential Resistance, NDR). Je to právě tato vlastnost RTD, která umožňuje vytvářet velmi kompaktní schémata hybridních logických obvodů, zejména klopných a paměťových buněk.
P3.1 Hybridní invertor Na Obr.P3.2 je znázorněno schéma hybridního invertoru. Rezonančně tunelující dioda RTD tvoří zatěžující prvek pro tranzistor MOS. Na obrázku je taktéž znázorněn kondenzátor C, který v daném případu představuje vždy přítomnou parazitní složku elektrického pole, a nám nyní usnadní vysvětlit stabilitu (nestabilitu) rovnovážných stavů hybridního invertoru.
Obr.P3.2 Hybridní invertor a jeho volt-ampérové charakteristiky
Volt-ampérová charakteristika RTD přetíná charakteristiky MOS tranzistoru v třech bodech odpovídajících napětí V1, V2 a V3. Jsou to tři rovnovážné stavy invertoru, které znamenají, že proud RTD se rovná proudu tranzistoru. Nicméně stabilní jsou jen stavy V1 a V3. Třetí stav V2 je labilní, to znamená, že v tomto stavu se invertor neudrží, podobně jako se biliárová koule neudr-
152
153
5
ží v postavení na jiné kouli. Vysvětlíme tuto nestabilitu podrobněji, protože s podobnou situaci se v aplikacích hybridních komponent běžně střetáváme. Nachází-li se invertor v stavu V2, nahodilé zvětšení napětí V2 způsobí větší proud RTD vzhledem k proudu tranzistoru. To má za následek zvýšení napětí V na kondenzátoru C a proces pokračuje až do stavu , kdy se napěti na kondenzátoru dostane do stabilní úrovni V3. Podobně, nahodilé zmenšení napětí V2 má za následek větší proud tranzistorem než je proud RTD a zmenšování napěti napětí V pokračuje tak dlouho, až se ustálí na úrovni V1. Napětí V1 a V2 jsou stabilní, protože každé nahodilé vychýlení jejich hodnoty vrací napětí V k jejich rovnovážnému stavu. Při napětí hradla tranzistoru Veg2 je věcí náhody jaký stav dosáhne výstupní napětí V. Má-li hybridní invertor fungovat jako logický obvod NOR, pak napětí hradla smí dosáhnout jen takých hodnot, při nichž volt-ampérové charakteristiky tranzistoru přetínají charakteristiku RTD jenom jednou. Na Obr.P3.2 tuto podmínku splňují charakteristiky Veg1 a Veg3, a výstupní napětí V nabude úroveň VH nebo VL.
P3.2 Schmittův klopný obvod Schmittův klopný obvod se vyznačuje hysterezi charakteristiky výstupního napětí V versus vstupního napětí Vg (Obr.P3.3). Ve funkci Schmittova klopného obvodu poslouží hybridní invertor. Tuto jeho funkci objasňují volt-ampérové charakteristiky na Obr.P3.3. Jeden z ustálených stavů klopného obvodu je výstupní napětí V = VH při vstupním napětí hradla Vg = VgL. Zvětšuje-li se Vg k hodnotě Vg45, prochází obvod stavy 1, 3 atd. Každý z těchto stavů je stabilní. Dosáhne-li obvod stavu 4, kde má proud IRTD maximum při Vg45, další zvýšení Vg přivede obvod do nestability a způsobí skok do stabilního stavu 5 a odtud do bodu 6 při Vg = VgH a V = VL. To je druhý stabilní stav klopného obvodu. Proces překlopení Schmittova obvodu ze stabilního stavu 6 (V = VL) do stavu 2 nastane v bode 7 kdy hradlové napětí dosáhne hodnoty Vg = Vg72 a proud IRTD má minimum.
Obr.P3.3 Schmittův klopný obvod
Elektrické schéma Schmittova klopného obvodu v hybridním provedení je krajně jednoduché v porovnání s provedením s výlučně MOS tranzistory (Obr.7.16). Za tuto obvodovou jednoduchost vděčí hybridní klopný obvod volt-ampérové charakteristice rezonančně tunelující diodě RTD, která v určitém intervalu napětí vykazuje záporný diferenciální odpor. Schmittův klopný obvod v
153
154
6
provedení mikrotechnologie vyžaduje 6 tranzistorů, klopný obvod natotechnologie se dá realizovat jedním hybridním tranzistorem.
P3.3 Paměťová buňka Do série spojeny dvě rezonančně tunelující diody RTD mohou posloužit jako paměťová buňka. Na Obr.P3.4 jsou znázorněny voltampérové charakteristiky dvou RTD při jejich sériovém zapojení při napájecím napětí VCC. Toto zapojení má tři rovnovážné stavy VL, VN a VH, ale jen dva z nich, VL a VN, jsou stabilní. Stav VN je nestabilní což lze dokázat stejnou argumentaci jakou jsme uvedli při objasňování nestability stavu V2 hybridního invertoru (Obr.P.3.2).
Obr.P3.4 Paměťová buňka Do stavu VL resp. VH lze paměťovou buňku uvést MOS tranzistorem. Z porovnání schémat hybridní paměťové buňky s buňkou výlučně na MOS tranzistorech (Obr.7.13) vítězně vychází hybridní verze díky úsekům volt-ampérových charakteristik se záporným diferenciálním odporem. Zatímco paměťová buňka mikrotechnologie obsahuje 6 tranzistorů, paměťová buňka natotechnologie vystačí s jedním hybridním tranzistorem.
154
155
Literatura Zkratka Autor [Ayr] J. E Ayres [Ayr1] [BeS] [Bud] [Duš] [EbM] {FaK] [Fra] [Fri] [Gib] [Gog] [Gos]
[Gul] [GuP] [Haz] [HeP] [Hor] [Irv] [Kil] [Kon] [Liš] [Lub] [MeC]
Název díla Digital Integrated Circuits: Analysis and Design J. E. Ayres Silicon Compilation and the of Art Automatic Microchip Design R. Beaufoy, J. The Junction Transistor as a Charge Sparkers Controlled Devise j. Budínský Polovodičové paměti a jejich použití J. Dušek Jazyk VHDL J. J. Ebers, J. L. Moll Large Signal Behaviour of Junction Transistors. F. Faggin, T. Klein Silicon Gate Technology H. Frank Fyzika a technika polovodičů N. Frištacký a kol. Logické sytémy, 2. vydanie J. F. Gibbon Papers on Carrier drift Velocities in Silicon at High Field Streggth D.Goldhaber-Gordon Overview of Nanoelectronic Devices a kol. K. Goser et all Nanoelectronics and Nanosystems/ From Tramsistors to Molekular and Quantum Devises A.Guldan a kol. Unipolárné integrované obvody H. K. Gummel, H. C. An Integral Charge Control Model Of Poon Bipolar Transistors. P. Hazdra a kol. Návrh zákaznických integrovaných obvodů T. Hey, P. Walters Nový kvantový vesmír Z.Horák Úvod do molekulové a atomové fyziky J. Irvin Resistivity of Bulk Silicon and of Diffused Layers in Silicon J. C. Kilby Invention of the Integrated Circuits
L. Koníř M. Liška a kol. Š. Luby C. A. Mead, L.Convey [Sel] S. Selberherr
[Sho] [Sob] [Sur] [Sza] [Szb] [Sze] [Was] [Wol] [XIL]
Statě v skriptech [Haz] Programovatelná logická pole Statě v knize [Gul] Introduction to VLSI systems
Analysis and Simulation of Semiconductor Devices W. Shockley The Path to the Conception of the Junction Transistor Z. Sobotka Přehled číslicových systémů L Šuraň a kol. Velká integrace v mikroelektronice L. Szántó Automatizácia projektovania integrovaných obvodov L. Szántó Maxwellovy rovnice a jejich názorné odvození S. M. Sze Semiconductor Devices, Physics and Technology R. Wasyluk Statě v knize [Sur] S. Wolf, R.N. Tauber Silicon Processing for the VLSI Era, Volume1 - process Technology XILINX The Programmable Gate Array Data Book
155
Vydavatel Boca Raton: CRC Press
Rok 2004
Prentice-Hall, Engkwood, N. J. 1983 ATE Journal č. 10
1957
SNTL/Alfa Skriptum ČVUT Proc. IRE, Vol. 42, No.12
1977 2003 1954
Solid-State Electronics č.8. SNTL, Praha Alfa, Bratislava Transaction on Electron Devices, Vol AD-14 Proc.of the IEEE, Vol.85, No.4, April 1997 Springer
1970 1990 1990 1967
Alfa, Bratislava The Bell System Technical Journal, May-June Skriptum ČVUT
1980 1970
Argo/Dokořán SNTL Praha The Bell System Technical Journal, Vol. XLI, No 2. IEEE Transactions on Electron Devices, Vol ED-23, No.7 Skriptum ČVUT Grada, Praha Alfa, Bratislava Addison-Wesley
2005 1957 1972
1994 1993 1980 1980
Springer-Verlag, Wien
1983
IEEE Transactions on Electron Devices, Vol ED-23, No.7 SNTL, Praha SNTL, Praha Alfa, Bratislava
1976
BEN - technická literatura, Praha John Wiley & Sons SNTL. Praha Lattice Press, sunset Beach, California XILINX
1997 2004
1994
1976
1981 1987 1985 2003 1985 1987 2000
