FLIP-FLOP FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang erjanya saling bergantian. Fungsinya adalah sebagai berikut: 1. Menyimpan bilangan biner 2. Mencacah pulsa 3. Menyerampakkan/men-sinkronkan rangkaian aritmatika Misalnya : Beberapa full yang dapat dikendalikan FLIP-FLOP bersifat bistable : dua kondisi yang stabil 0 atau 1. Kondisi ini akan tetap stabil tidak akan berubah jika tidak ada pemicu (input) yang masuk.SR FLIP – FLOP (SR-FF)
FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR.
a.
Input SR aktif HIGH
b.
Input SR aktif HIGH
Gambar Simbol SR Flip-Flop
Gambar Rangkaian dasar SR-FF dari
Gambar Rangkaian dasar SR-FF dari gerbang NAND
gerbang NOR
1
Tabel Kebenaran SR-FF S
R
Qn+1
Keterangan
0
0
Qn
Hold
0
1
0
Reset
1
0
1
Set
1
1
Don’t
Tidak Boleh
Gambar Diagram Waktu SR-FF
Care
Keterangan : Qn
: kondisi Q sebelum diberi pulsa clock
Qn+1 : kondisi Q setelah diberi pulsa clock S R
: masukan set : masukan reset
CLOCKED SR FLIP – FLOP (CLOCKED SR-FF)
CLOCKED FF-SR merupakan pengembangan dari.SR-FF, juga disusun dari gerbang NAND atau gerbang NOR tetapi output FF tidak hanya ditentukan oleh input S dan R tetapi juga oleh clock ( C ). Pulsa clock berfungsi sebagai trigger agar input yang diberikan akan dieksekusi dan menghasilkan output Q dan Q. Pada gambar diatas terdapat simbol-simbol clocked SR-FF. gambar a clocked SR-FF yang ditrigger pada saat pulsa clock pada level “1” (HIGH), gambar b clock mentrigger pada saat pulsa dari level “0” (LOW) menuju level “1” (HIGH) dan gambar c clock mentrigger pada saat pulsa dari level “1” (HIGH) menuju level “0” (LOW). Dalam aplikasi clocked SR-FF sudah dalam rangkaian terintegrasi dalam satu kemasan sehingga kita tidak perlu merangkai dari gerbang-gerbang seperti IC 74 yang di dalamnya terdapat dua SRFF. 2
C
a.
c.
b. Gambar Simbol Clocked SR Flip-Flop
Gambar Diagram Waktu Clocked SR-FF
Gambar Rangkaian dasar Clocked SR-FF
Tabel Kebenaran
Keterangan : Qn
: kondisi Q sebelum diberi pulsa clock
C
S
R
Qn+1
0
1
0
Qn
1
1
0
1
S
: masukan set
0
1
0
Qn
R
: masukan reset
0
0
1
Qn
C
; input clock
1
0
1
0
1
1
0
1
1
0
1
0
1
1
1
Don’t Care
Qn+1 : kondisi Q setelah diberi pulsa clock
3
D FLIP – FLOP (D-FF)
D-FF merupakan pengembangan dari.SR-FF, yaitu pada SR-FF input diberikan melalui S dan R tetapi pada D-FF input hanya melalui satu input yaitu dari S yang selanjutnya di sebut input D sedang input ke R diambil dari S yang di invert terlebih dahulu dengan menggunakan gerbang NOT. Pulsa clock berfungsi sebagai trigger agar input yang diberikan akan dieksekusi dan menghasilkan output Q seperti yang terlihat pada gambar
Gambar Simbol D-Flip Flop
Gambar Rangkaian D-FF
Gambar Diagram Waktu D-FF
Tabel Kebenaran Keterangan
Keterangan :
C
D
Qn+1
1
1
1
0
1
Qn
Qn+1 : kondisi Q setelah diberi pulsa clock
0
0
Qn
D
: masukan D
1
0
0
C
: masukan Clock
Qn
: kondisi Q sebelum diberi pulsa clock
4
Dalam aplikasi clocked D-FF sudah dalam rangkaian terintegrasi dalam satu kemasan sehingga kita tidak perlu merangkai dari gerbang-gerbang tetapi cukup dengan menggunakan IC 7474 yang di dalamnya terdapat dua D-FF. JK FLIP – FLOP (JK-FF)
JK-FF dibangun dari dua rangkaian SR-FF, input diberikan melalui S dan R pertama dan output dari output SR-FF yang kedua. Pulsa clock berfungsi sebagai trigger agar input yang diberikan akan dieksekusi dan menghasilkan output Q dan Q seperti yang terlihat pada gambar dibawah
Gambar Simbol JK-Flip Flop
Gambar Rangkaian JK-FF dari gerbang-gerbang
5
Tabel Kebenaran
Keterangan : Keterangan
Qn
: kondisi Q sebelum diberi pulsa clock
C
J
K
Qn+1
1
0
0
Qn
1
0
1
0
J
: masukan J
1
1
0
1
K
: masukan K
1
1
1
Qn
C
: pulsa clock
Qn+1 : kondisi Q setelah diberi pulsa clock
Dalam aplikasi JK-FF sudah dalam rangkaian terintegrasi dalam satu kemasan sehingga kita tidak perlu merangkai dari gerbang-gerbang tetapi cukup dengan menggunakan
IC 7473 yang di
dalamnya terdapat dua JK-FF.
T FLIP – FLOP (T-FF)
T-FF dibangun dari rangkaian JK-FF, input diberikan melalui J yang disebut dengan input T dan K disambung langsung ke input J. Pulsa clock berfungsi sebagai trigger agar input yang diberikan akan dieksekusi dan menghasilkan output Q dan Q seperti yang terlihat pada gambar dibawah
Gambar Simbol T-Flip Flop
6
Gambar Rangkaian JK-FF dari gerbang-gerbang
Tabel Kebenaran Keterangan
Keterangan : Qn
: kondisi Q sebelum diberi pulsa clock
C
T
Qn+1
0
0
Qn
1
0
0
T
: masukan T
0
1
Qn
C
: pulsa clock
1
1
1
Qn+1 : kondisi Q setelah diberi pulsa clock
Dalam aplikasi T-FF di rangkai dari rangkaian terintegrasi dalam satu kemasan IC 7476 yang di dalamnya terdapat dua JK-FF kemudian input K dihubungkan langsung ke input J.
7
