Vstupně – výstupní moduly 13.přednáška
Vstupně-výstupní modul (I/O modul) Přídavná zařízení sloužící ke vstupu a výstupu dat nebo k uchovávání a archivaci dat Nejsou připojována ke sběrnici přímo, ale prostřednictvím vstupně-výstupních modulů. Hlavní důvody: způsoby ovládání jednotlivých zařízení se výrazně liší a vyžadují různé řídící obvody Æ větší univerzalita procesoru přenos dat z přídavných zařízení je podstatně pomalejší než přenos mezi procesorem a hlavní pamětí přídavná zařízení často požadují jiné formáty dat a jinou šířku sběrnice než je systémová
[email protected]
2
Blokové schema I/O modulu
Datová sběrnice
Rozhraní přídavného zařízení
Registr dat
Data Status Řízení
Registr stavu
Registr řízení Adresová sběrnice
Řídící sběrnice
[email protected]
Řídící obvody modulu
Rozhraní přídavného zařízení
Data Status Řízení
3
Adresace I/O modulu Paměťově mapované I/O moduly I/O moduly se adresují jako buňky hlavní paměti nevýhoda: zúžení adresového prostoru HP výhoda: bohatý rejstřík strojových instrukcí Oddělené (izolované) I/O moduly K odlišení, zda se na adresové sběrnici nachází adresa HP nebo I/O modulu, se používá řídící signál. nevýhoda: nutnost zvláštních strojových instrukcí pro I/O moduly výhoda: HP může využívat celý adresový prostor
[email protected]
4
Adresace I/O modulu Procesor musí také modulu oznámit, které z přídavných zařízení k němu připojených, má danou činnost provést – musí uvést adresu přídavného zařízení: adresu modulu definuje jeden či několik nejvýznačnějších bitů adresy adresa zařízení je dána určitým počtem nejméně významných bitů adresy
[email protected]
5
Řízení činnosti I/O modulu Pokud chce procesor začít pracovat s přídavnými zařízeními, je nutné aby si nejdříve zjistil stav, ve kterém se právě nacházejí a podle toho rozhodl, jakým způsobem s nimi bude pracovat. Nejdůležitější stavy zařízení jsou udržované v tzv. stavovém registru: Online - zařízení je v provozu Offline - zařízení je mimo provoz Busy - zařízení plní jinou činnost, je třeba čekat Ready - zařízení je schopno plnit nový požadavek
[email protected]
6
Řízení činnosti I/O modulu Procesor může testovat stavový registr I/O modulu a zadávat mu povely těmito způsoby: přímo číst stavový registr a zapisovat do řídícího registru modulu Jednoduché I/O moduly řídit činnost I/O modulu pomocí příkazů posílaných po datové sběrnici Testovací – test stavového registru I/O modulu Výkonné – přenos dat, řídící povely nebo
Startovací – spustí kanálový program (obsahuje instrukce pro řízení I/O modulu)
[email protected]
7
Způsoby řízení přídavných zařízení Programové řízení nevýhoda: značné plýtvání procesorovým časem Řízení pomocí přerušení nevýhoda: velká zátěž procesoru při větších objemech přenášených dat Přímý přístup do paměti (DMA) (Direct memory acces)
[email protected]
8
Programové řízení přenosu Vydej příkaz ke čtení z přídavného zařízení
Testuj stavový registr I/O modulu busy
Status zařízení ready
Vydej příkaz k přečtení datového registru I/O modulu Zapiš slovo do hlavní paměti
ne
[email protected]
skončeno ? ano
9
Řízení přenosu pomocí přerušení
Zaříz e n í p ř ip r av en o ?
ne
Ch yb a
ano
V y d ej p ř ík az k e č te n í z p ř íd av n éh o z ař íz en í
J in á čin n o s t
p ř e r u š en í
T e s tu j s tav ov ý re g is tr I /O m od u lu ne
D ata p ř ip r av e n a ?
Ch yb a
ano
V yd e j p ř ík az k p ř eč ten í d atov éh o r e g is tru I /O m od u lu Zap iš s lov o d o h lav n í p am ěti
k on ec b lok u ? ne
[email protected]
ano
10
Přímý přístup do paměti (DMA) Příkaz I/O modulu k provedení I/O operace
Jiná činnost
přerušení
Přenos v pořádku ?
ne
chyba
ano
[email protected]
11
Přímý přístup do paměti (DMA) Principy DMA: Slova dat se přenáší přímo mezi přídavným zařízením a hlavní pamětí – bez účasti procesoru Přenos slov řídí I/O modul – žádá o přidělení sběrnice a v okamžiku, kdy ji získá, sám přenese slovo mezi svým datovým registrem a hlavní pamětí Procesor přenos bloku dat pouze zahajuje – zadává I/O modulu odkud kam a kolik datových slov má přenést Po skončení přenosu celého bloku dat I/O modul informuje procesor o skončení přenosu pomocí přerušení
[email protected]
12
Používání sběrnice při DMA Při používání sběrnice se procesor a DMA modul mohou střídat těmito způsoby: Procesor uvolní sběrnici DMA modulu jen pokud ji sám nepotřebuje DMA modul nejdříve přenese celý blok dat z přídavného zařízení do svého registru. Potom požádá procesor o sběrnici a přenese celý blok do paměti. DMA modul získá vždy jen jeden cyklus sběrnice, během kterého přenese jedno slovo dat – metoda kradení cyklů (cycle-stealing)
[email protected]
13
Metoda kradení cyklů Body přerušení DMA
načtení ins trukce
dekódování ins trukce
načtení operandu
vykonání instrukce
uložení výsledku
načtení instrukce
strojový cykl
DMA modul zažádá o sběrnici Činnost procesoru je pozastavena v bodě přerušení DMA a procesor uvolní sběrnici na jeden cyklus sběrnice DMA modul během tohoto cyklu přenese jedno slovo dat Činnost procesoru je obnovena
[email protected]
14
Diskový adaptér s přímým přístupem do paměti H la v n í p a m ěť (H P )
P r o c es o r R e g is tr in s tr u k c e
D a to v ý b u ffe r
HOLD
R e g is tr a d r e s y H P
HOLDA
R e g is tr p ř e s u n ů
IN T
D is k o vý a d a p té r D is k o v á m e c h a n ik a 0
[email protected]
IN TA
D is k o v á m e c h a n ik a 1
15
I/O kanál I/O kanál Přenáší data z přídavných zařízení přímo do paměti technikou DMA Jeho činnost není řízena instrukcemi procesoru, ale kanálovým programem Při přenosu dat procesor pouze zadá I/O kanálu příkaz ke spuštění odpovídajícího kanálového programu Typy I/O kanálů: selektorový multiplexorový
[email protected]
16
I/O procesor I/O procesor I/O kanál realizovaný jako samostatný procesor s vlastní pamětí Může změnit formát přenášených dat nebo provést jejich zakódování (dekódování), kontrolu správnosti nebo komprimaci Někdy používá i vlastní sběrnici pro přístup do hlavní paměti – nezatěžuje systémovou sběrnici
[email protected]
17
Architektura počítače s I/O procesory Hlavní paměť
Procesor
I/O procesor
I/O modul I/O modul
I/O procesor
I/O modul I/O modul
I/O modul
[email protected]
18
Selektorový kanál systémová sběrnice
Selektorový kanál
I/O modul
I/O modul
Používá se pro připojení rychlých přídavných zařízení (např. disků) Přenos dat mezi I/O moduly a hlavní pamětí zprostředkuje I/O kanál tak, že pro přenos vybere vždy pouze jeden modul. I/O kanál řídí činnost I/O modulů podobně jako řídí procesor činnost modulů připojených k systémové sběrnici
[email protected]
19
Multiplexorový kanál systémová sběrnice
Multiplexorový kanál
A1 , A2 , A3 , . . .
B1 , B2 , B3 , . . .
A1 , B1 , C1 , A2 , B2 , C2 , C1 , C2 , C3 , . . .
I/O modul
I/O modul
I/O modul
Používá se pro připojení pomalých přídavných zařízení Každý I/O modul má nezávislé samostatné připojení k I/O kanálu Kanál je schopen pracovat s více moduly najednou a přenášet data mezi nimi a hlavní paměti pomocí časového multiplexu
[email protected]
20
Informace o zkoušce
Obsah zkoušky Obsahem zkoušky bude problematika předmětů Výpočetní systémy I Výpočetní systémy II V rozsahu probíraném na přednáškách a cvičeních Obsah přednášek obou předmětů v systému ELVYS http://kii.pef.czu.cz/Elvys Znalosti ve formě hesel promítaných na přednáškách nejsou pro úspěšné absolvování zkoušky postačující! ano: úplné a smysluplné české věty ne: odborné (cizojazyčné) termíny bez znalosti jejich významu
[email protected]
22
Systém ELVYS
[email protected]
23
Systém ELVYS
[email protected]
24
Systém ELVYS
[email protected]
25
Studijní materiál Veselý A.: Výpočetní systémy I, skripta PEF ČZU, Praha Veselý A.: Výpočetní systémy II, skripta PEF ČZU, Praha Vaníček J.: Výpočetní systémy III, skripta PEF ČZU, Praha Buchtela D., Vynikarová D.: Výpočetní systémy – cvičení, skripta PEF ČZU, Praha Pondělíček, Demlová: Matematická logika, skripta FEL ČVUT, Praha Velebil J.: Karnaughovy mapy, doplněk skript Matematická logika, on-line Pluháček A.: Projektování logiky počítačů, skripta FEL ČVUT, Praha …
[email protected]
26
Forma zkoušky Zkouška se skládá z písemné a ústní části. Od ústní části může být upuštěno. Na písemnou část je 90 minut čistého času. Student zpracovává 4 otázky různých typů: Asouvislý text (esej) na dané širší téma v rozsahu 1-2 stránek A4 – úplné české věty Bstručná faktografická odpověď na užší otázku z teorie Cjednoduchý početní příklad Dkomplexní zpracování jednoduchého algoritmu – popis vstupů/výstupů, plošný strukturogram nebo vývoj.diagram, program v assembleru nebo Pascalu
[email protected]
27
Hodnocení zkoušky Každá z částí A - D hodnocena známkou 1- 4. Výsledný vážený průměr je dán vztahem průměr (P) = (2.A + B + C + 2.D) / 6 Na základě průměru nabídnuta známka: 1 ≤ P ≤ 1.2 Æ výborně 1.2 < P ≤ 2.2 Æ velmi dobře 2.2 < P ≤ 3.2 Æ dobře V těchto případech není ústní zkouška povinná, je však možné zlepšení (zhoršení) navržené známky u dobrovolné ústní zkoušky.
[email protected]
28
Hodnocení zkoušky Povinná ústní zkouška (hodnocení ? ): jedna z otázek typu A nebo D hodnocena známkou 4 obě otázky B a C hodnoceny známkou 4
Hodnocení zkoušky nevyhověl(a) : obě otázky A a D hodnoceny známkou 4 jedna z otázek A nebo D hodnocena známkou 4 a zároveň obě otázky B a C hodnoceny známkou 4 celkový průměr P ≥ 3.5
[email protected]
29
Termíny zkoušek Datum
8:45
10:30
Místnost
31.5.2005
√
√
A IV
1.6.2005
√
×
A IV
prof. Vaníček
8.6.2005
√
√
E III
10.6.2005
√
√
Ing. Buchtela
E III
22.6.2005
×
√
E III
28.6.2005
√
√
E II
29.6.2005
√
√
AI
1.7.2005
√
√
AI
7.9.2005
√
√
E II
14.9.2005
√
√
AI
Zkoušející:
V září pouze opravné termíny aspoň jeden pokus v řádném termínu
?
[email protected]
30
Děkuji za pozornost ! Příští přednáška: Paralelní systémy, superpočítače, neuropočítače