MODIFIKASI LOGICSIM DIGITAL LOGIC CIRCUIT SIMULATOR MENGGUNAKAN JAVA STANDART EDITION
Oleh : VIAN FITRI YAMBODO M3304077
TUGAS AKHIR Ditulis dan diajukan untuk memenuhi sebagian persyaratan memperoleh gelar Ahli Madya Ilmu Komputer
PROGRAM DIPLOMA III ILMU KOMPUTER FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS SEBELAS MARET SURAKARTA 2007
TUGAS AKHIR MODIFIKASI LOGICSIM DIGITAL LOGIC CIRCUIT SIMULATOR MENGGUNAKAN JAVA STANDART EDITION
yang disusun oleh VIAN FITRI YAMBODO M3304077
Dibimbing oleh Pembimbing I
Pembimbing II
Viska Inda Variani, M.Si
Didiek SW, ST
NIP. 132 165 718
NIP. 132 308 420
Telah dipertahankan di depan Dewan Penguji pada hari Jumat tanggal 6 Juli 2007 dan dinyatakan telah memenuhi syarat
Anggota Tim Penguji
Tanda tangan
1. Viska Inda Variani, M.Si
1.
2. Darsono, M.Si
2.
3. Artono Dwijo S, M.Si
3.
Disahkan oleh Fakultas MIPA Dekan,
Ketua Program Studi DIII Ilmu Komputer.
Prof. Drs.Sutarno, M.Sc. PhD
Irwan Susanto, DEA
NIP. 131 649 948
NIP. 132 134 694
ABSTRAK
Vian Fitri Yambodo, 2007, MODIFIKASI LOGICSIM DIGITAL LOGIC CIRCUIT SIMULATOR MENGGUNAKAN JAVA STANDART EDITION. Program Studi Diploma III Ilmu Komputer. Fakultas Matematika dan Ilmu Pengetahuan Alam, Universitas Sebelas Maret Surakarta. Gerbang logika merupakan salah satu cabang ilmu pengetahuan elektronika khususnya elektronika digital yang mutlak harus dipahami untuk dapat menguasai atau memahami pengetahuan mengenai elektonika digital. Namun untuk memahami ilmu tersebut akan menemui beberapa Kendala. Kendala tersebut dapat diatasi dengan adanya perangkat komputer yaitu dengan metode simulasi. Melalui metode ini penguasaan materi mengenai gerbang logika dapat dilakukan secara virtual tanpa bersinggungan langsung dengan perangkat gerbang logika. Metode pokok pengumpulan data dalam penelitian ini adalah studi pustaka. Langkah–langkah menyelesaikan aplikasi dan penelitian ini adalah merancang draft aplikasi, membuat aplikasi, melakukan pengujian, perbaikan dan yang terakhir proses finishing aplikasi. Dengan adanya aplikasi ini diharapkan dapat membantu dalam upaya pemahaman terhadapa konsep dasar gerbang logika dalam elektronika digital dan dapat menjadikan pendorong untuk tumbuh dan berkembangnya pembuatan aplikasi pembelajaran yang lain dengan menggunakan bahasa pemrograman Java.
KATA PENGANTAR
Puji dan syukur penulis panjatkan kepada Allah SWT, karena atas segala berkat dan rahmat-Nya penulis dapat menyelesaikan tugas akhir dengan judul “Modifikasi LogicSim Digital Logic Circuit Simulator Menggunakan Java Standart Edition” ini dengan lancar. Dalam penyusunan tugas akhir ini penulis banyak memperoleh bantuan dan bimbingan dari berbagai pihak, oleh karena itu pada kesempatan ini penulis ingin memberikan penghargaan dan ucapan terima kasih yang sebesar-besarnya kepada semua pihak yang telah membantu penulis dalam menyelesaikan tugas akhir ini. Semoga Allah SWT memberikan balasan yang lebih baik. Penghargaan dan ucapan terima kasih penulis sampaikan pada : 1. Bapak Irwan Susanto, DEA, selaku ketua program Diploma III Ilmu Komputer. 2. Ibu Viska Inda Variani, M.Si dan Bapak Didiek S.W, ST, selaku dosen pembimbing yang telah banyak memberikan saran dan petunjuk dalam pengerjaan tugas akhir ini. 3. Orang tua dan kakak penulis atas segala doa, dukungan serta semangatnya. 4. Paman penulis Yuliadi dan Subandrio atas segala saran dan bantuannya. 5. Teman-teman seperjuangan di Teknik Komputer 2004 serta semua pihak yang telah membantu penulis dalam menyelesaikan tugas akhir dan tidak dapat penulis sebutkan satu persatu. Penulis menyadari tugas akhir ini jauh dari sempurna. Oleh karena itu kritik dan saran membangun akan senantiasa penulis nantikan untuk mencapai hasil yang lebih baik. Akhir kata penulis berharap tugas akhir ini dapat bermanfaat bagi kita semua. Surakarta,
Juli 2007
Penulis
MOTO
“Kalau Bisa Mudah Kenapa Dipersulit?” “Orang yang Maju adalah Orang yang Menghargai Perubahan” “Use the technology for your knowledge” “Let’s go Indonesian IT….!”
PERSEMBAHAN
Untuk Ibu dan Kakakku tercinta Untuk bayangan indah yang ingin kugapai
DAFTAR ISI JUDUL .................................................................................................. i HALAMAN PENGESAHAN ............................................................... ii ABSTRAK............................................................................................. iii KATA PENGANTAR ........................................................................... iv MOTO ................................................................................................... v PERSEMBAHAN ................................................................................. vi DAFTAR ISI ......................................................................................... vii DAFTAR TABEL ................................................................................. xi DAFTAR GAMBAR ............................................................................ xiii BAB І PENDAHULUAN ......................................................................
1
1.1 Latar Belakang Masalah .........................................................
1
1.2 Rumusan Masalah ..................................................................
2
1.3 Batasan Masalah .....................................................................
2
1.4 Tujuan ...................................................................................
2
1.5 Manfaat .................................................................................
2
BAB ІІ LANDASAN TEORI ................................................................
3
2.1 Gerbang Logika ......................................................................
3
2.1.1 Gerbang Logika Dasar ....................................................
3
2.1.1.1 Gerbang AND ...................................................
3
2.1.1.2 Gerbang OR ......................................................
4
2.1.1.3 Gerbang NOT ....................................................
5
2.1.1.4 Gerbang NAND ................................................
5
2.1.1.5 Gerbang NOR ...................................................
6
2.1.1.6 Gerbang XOR ...................................................
7
2.1.1.7 Gerbang XNOR .................................................
7
2.1.2 Flip-Flop .......................................................................
8
2.2 Simulasi ..................................................................................
9
2.3 Bahasa Pemrograman Java .......................................................
10
2.4 Platform Java...........................................................................
11
2.5 Pemodelan (Unified Modelling Language) ...............................
12
BAB ІІІ METODOLOGI PENELITIAN .................................... 17 3.1 Studi Literatur ......................................................................... 17 3.2 Analisis Sistem ........................................................................ 17 3.2.1 Sistem yang akan dikembangkan ................................... 17 3.2.2 Spesifikasi Aplikasi ........................................................ 18 3.2.3 Spesifikasi Pengguna ...................................................... 18 3.3 Perancangan Sistem ................................................................. 18 3.3.1 Desain Awal ................................................................... 18 3.3.2 Perancangan Obyek ........................................................ 19 3.3.2.1 Gerbang Logika .................................................. 19 3.3.2.2 Modul Flip-Flop ................................................. 19 3.3.2.3 Input Output ....................................................... 19 3.3.2.4 Timer ................................................................. 19 3.3.3 Perangkat Pendukung ..................................................... 20 3.4 Implementasi ........................................................................... 21 3.5 Pengujian ................................................................................. 21 BAB IV HASIL DAN PEMBAHASAN................................................ 22 4.1 Pemodelan Sistem ................................................................... 22 4.1.1 Use Case Diagram .......................................................... 22 4.1.2 Class Diagram ................................................................ 24 4.1.3 Daftar Kelas ................................................................... 27 4.1.4 Sequence Diagram.......................................................... 28 4.1.5 Statechart Diagram ......................................................... 30 4.1.6 Activity Diagram ............................................................ 30 4.1.7 Collaboration Diagram ................................................... 31 4.1.8 Component Diagram ...................................................... 31 4.1.6 Deployment Diagram ..................................................... 33 4.2 Pengembangan Aplikasi ........................................................... 33 4.2.1 Perubahan Form ............................................................. 33 4.2.2 Perubahan Fasilitas ......................................................... 34 4.2.2.1 Pengurangan Fasilitas ......................................... 34
4.2.2.2 Penambahan Fasilitas ......................................... 34 4.3 Desain Form ............................................................................ 36 4.3.1 Panel Menubar ............................................................... 36 4.3.1.1 Menu File ........................................................... 37 4.3.1.2 Menu View ........................................................ 37 4.2.1.3 Menu Run .......................................................... 37 4.2.1.4 Menu Modul....................................................... 37 4.2.1.5 Menu help .......................................................... 37 4.3.2 Panel Toolbar ................................................................. 38 4.3.3 Panel Toolbox ................................................................ 38 4.3.3.1 Tab Basic Gate ................................................... 39 4.3.3.2 Tab Input/ Output ............................................... 39 4.3.3.3 Tab Flip-Flop ..................................................... 39 4.3.3.4 Tab Timer .......................................................... 40 4.3.3.5 Tab Modul ......................................................... 40 4.3.4 Panel Canvas .................................................................. 40 4.3.5 Panel Statusbar ............................................................... 40 4.4 Penggunaan Aplikasi ................................................................ 41 4.4.1 Rangkaian Gerbang Logika Dasar .................................. 41 4.4.1.1 Memilih Obyek Gerbang Logika ........................ 41 4.4.1.2 Menghubungkan Obyek Gerbang Logika ........... 42 4.4.1.3 Menyimpan Hasil ............................................... 43 4.4.1.4 Melakukan Simulasi ........................................... 43 4.4.2 Modul Gerbang Logika .................................................. 44 4.4.2.1 Mendefinisikan Modul ....................................... 44 4.4.2.2 Merangkai Modul ............................................... 45 4.4.2.3 Menyimpan Modul ............................................. 46 4.4.2.3 Menggunakan Modul ......................................... 46 4.5 Hasil Pengujian ........................................................................ 47 4.5.1 Pengujian Gerbang Logika AND .................................... 47 4.5.2 Pengujian Gerbang Logika OR ....................................... 50
4.5.3 Pengujian Gerbang Logika NOT .................................... 53 4.5.4 Pengujian Gerbang Logika NAND ................................. 53 4.5.5 Pengujian Gerbang Logika NOR ................................... 56 4.5.6 Pengujian Gerbang Logika XOR .................................... 59 4.5.7 Pengujian Gerbang Logika XNOR ................................. 62 BAB V PENUTUP ................................................................................ 65 5.1 Kesimpulan ............................................................................. 65 5.2 Saran ....................................................................................... 65 DAFTAR PUSTAKA ............................................................................ 66
DAFTAR TABEL
Tabel 2.1 Tabel kebenaran gerbang logika AND .............................................. 4 Tabel 2.2 Tabel kebenaran gerbang logika OR ................................................ 4 Tabel 2.3 Tabel kebenaran gerbang logika NOT ............................................. 5 Tabel 2.4 Tabel kebenaran gerbang logika NAND .......................................... 6 Tabel 2.5 Tabel kebenaran gerbang logika NOR ............................................. 7 Tabel 2.6 Tabel kebenaran gerbang logika XOR ............................................. 7 Tabel 2.7 Tabel kebenaran gerbang logika XNOR .......................................... 8 Tabel 4.1 Deskripsi use case ............................................................................ 23 Tabel 4.2 Daftar Kelas ..................................................................................... 27 Tabel 4.3 Hasil pengujian gerbang logika AND dengan 2 masukan .................. 47 Tabel 4.4 Hasil pengujian gerbang logika AND dengan 3 masukan .................. 47 Tabel 4.5 Hasil pengujian gerbang logika AND dengan 4 masukan ................. 48 Tabel 4.6 Hasil pengujian gerbang logika AND dengan 5 masukan .................. 49 Tabel 4.7 Hasil pengujian gerbang logika OR dengan 2 masukan ..................... 50 Tabel 4.8 Hasil pengujian gerbang logika OR dengan 3 masukan ..................... 50 Tabel 4.9 Hasil pengujian gerbang logika OR dengan 4 masukan ..................... 51 Tabel 4.10 Hasil pengujian gerbang logika OR dengan 5 masukan .................. 52 Tabel 4.11 Hasil pengujian gerbang logika NOT .............................................. 53 Tabel 4.12 Hasil pengujian gerbang logika NAND dengan 2 masukan ............. 53 Tabel 4.13 Hasil pengujian gerbang logika NAND dengan 3 masukan ............. 53 Tabel 4.14 Hasil pengujian gerbang logika NAND dengan 4 masukan ............. 54 Tabel 4.15 Hasil pengujian gerbang logika NAND dengan 5 masukan ............. 55 Tabel 4.16 Hasil pengujian gerbang logika NOR dengan 2 masukan ................ 56 Tabel 4.17 Hasil pengujian gerbang logika NOR dengan 3 masukan ................ 56 Tabel 4.18 Hasil pengujian gerbang logika NOR dengan 4 masukan ................ 57 Tabel 4.19 Hasil pengujian gerbang logika NOR dengan 5 masukan ................ 58 Tabel 4.20 Hasil pengujian gerbang logika XOR dengan 2 masukan ................ 59 Tabel 4.21 Hasil pengujian gerbang logika XOR dengan 3 masukan ................ 59 Tabel 4.22 Hasil pengujian gerbang logika XOR dengan 4 masukan ................ 60
Tabel 4.23 Hasil pengujian gerbang logika XOR dengan 5 masukan ................ 61 Tabel 4.24 Hasil pengujian gerbang logika XNOR dengan 2 masukan ............. 62 Tabel 4.25 Hasil pengujian gerbang logika XNOR dengan 3 masukan ............. 62 Tabel 4.26 Hasil pengujian gerbang logika XNOR dengan 4 masukan ............. 63 Tabel 4.27 Hasil pengujian gerbang logika XNOR dengan 5 masukan .............. 64
DAFTAR GAMBAR
Gambar 2.1 Simbol Gerbang AND................................................................... 3 Gambar 2.2 Simbol Gerbang OR ..................................................................... 4 Gambar 2.3 Simbol Gerbang NOT ................................................................... 5 Gambar 2.4 Simbol Gerbang NAND ................................................................ 6 Gambar 2.5 Simbol Gerbang NOR .................................................................. 6 Gambar 2.6 Simbol Gerbang XOR .................................................................. 7 Gambar 2.7 Simbol Gerbang XNOR ............................................................... 8 Gambar 2.8 SR flip-flop dengan gerbang NOR ................................................ 8 Gambar 2.9 SR flip-flop dengan gerbang NAND ............................................. 9 Gambar 2.10 Platform Java .............................................................................. 11 Gambar 2.11 Program java-Platform Independent ............................................ 12 Gambar 2.12 Notasi UML ................................................................................ 13 Gambar 2.13 Simbol Kelas .............................................................................. 14 Gambar 3.1 Deskripsi Sistem ........................................................................... 17 Gambar 3.2 Desain Umum Interface ................................................................ 18 Gambar 4.1 Use Case Diagram ........................................................................ 22 Gambar 4.2 Class Diagram untuk proses membuat obyek gerbang logika ........ 24 Gambar 4.3 Class Diagram untuk proses membuat modul ................................ 25 Gambar 4.4 Class Diagram Simulasi ................................................................ 26 Gambar 4.5 Sequence Diagram proses pembuatan gerbang logika ................... 28 Gambar 4.6 Sequence diagram proses pembuatan modul ................................. 29 Gambar 4.7 Statechart Diagram ....................................................................... 30 Gambar 4.8 Diagram aktifitas aplikasi secara umum ........................................ 31 Gambar 4.9 Component Diagram Aplikasi ....................................................... 32 Gambar 4.10 Deployment Diagram .................................................................. 33 Gambar 4.11 Form Aplikasi Referensi ............................................................ 34 Gambar 4.12 Penambahan jumlah input gerbang AND .................................... 35 Gambar 4.13 Desain Form Aplikasi ................................................................. 36 Gambar 4.14 panel Toolbox ............................................................................. 38
Gambar 4.15 Penempatan obyek pada canvas .................................................. 41 Gambar 4.16 Menghubungkan antar obyek ...................................................... 42 Gambar 4.17 Menyimpan hasil ........................................................................ 43 Gambar 4.18 Simulasi rangkaian ...................................................................... 44 Gambar 4.19 Definisi modul ............................................................................ 45 Gambar 4.20 Membuat modul.......................................................................... 45 Gambar 4.21 Modul yang telah tersimpan ........................................................ 46 Gambar 4.22 Penggunaan Modul ..................................................................... 46
BAB I PENDAHULUAN
1.1 Latar Belakang Gerbang logika merupakan salah satu bagian dari ilmu pengetahuan elektronika khususnya adalah pada elektronika digital. Gerbang logika bekerja dengan kaidah bilangan biner yang hanya mengenal bilangan 0 dan 1. Kaidah inilah yang digunakan pada rangkaian elektronika digital. Dengan demikian rangkaian elektronika digital dapat terbentuk dari rangkaian-rangkaian gerbang logika yang akan melakukan pengolahan data-data biner. Data-data dalam bentuk bilangan biner ini sangat berpengaruh di dalam menentukan proses kerja pada suatu rangkaian elektronika digital. Oleh karena itu pemahaman mengenai konsep gerbang logika sangat diperlukan untuk dapat memahami rangkaian elektronika digital yang lebih kompleks. Akan tetapi untuk dapat memiliki pemahaman yang baik mengenai konsep gerbang logika, diperlukan banyak praktek yang tentunya akan menyerap banyak biaya pula terutama dalam hal pengadaan alat praktek serta biaya kerusakan yang mungkin terjadi. Pemanfaatan teknologi maju sangat diperlukan untuk mengurangi permasalahan tersebut. Komputer sebagai salah satu produk teknologi maju membawa perubahan yang besar bagi kehidupan manusia. Perangkat komputer menawarkan fasilitas untuk memudahkan pekerjaan manusia. Komputer dapat melakukan pekerjaan yang mungkin sulit atau memakan waktu apabila dikerjakan sendiri oleh manusia. Dengan demikian perangkat komputer memiliki manfaat yang besar dalam kehidupan manusia. Salah satu manfaat dari perangkat komputer adalah dapat digunakan sebagai media pengajaran. Melalui media komputer dimungkinkan suatu konsep ilmu pengetahuan akan lebih mudah untuk dipahami atau dimengerti.
Faktor di atas menjadi dorongan bagi penulis untuk melakukan
modifikasi program aplikasi simulasi gerbang logika yang sebelumnya telah ada menjadi aplikasi baru yang mudah digunakan. Aplikasi simulasi gerbang logika yang dihasilkan dibuat untuk dapat mensimulasikan konsep-konsep rangkaian gerbang logika melalui media
komputer. Dengan memanfaatkan program aplikasi simulasi gerbang logika melalui teknologi komputer diharapkan dapat membantu memudahkan di dalam memahami prinsip-prinsip yang berkaitan dengan gerbang logika.
1.2 Rumusan Masalah Masalah pada penelitian ini adalah bagaimana memodifikasi program simulasi rangkaian gerbang logika yang dapat mensimulasikan konsep dasar rangkaian gerbang logika.
1.3 Batasan Masalah Pada penelitian ini penulis membahas modifikasi program simulasi rangkaian gerbang logika menggunakan pemodelan terbatas memanfaatkan bahasa pemrograman Java.
1.4 Tujuan Tujuan yang hendak dicapai di dalam penelitian ini adalah melakukan modifikasi program aplikasi simulasi gerbang logika.
1.5 Manfaat Manfaat yang dapat diambil dari penyusunan tugas akhir ini adalah : 1. Dapat menambah pengetahuan tentang modifikasi Aplikasi Simulasi Rangkaian Gerbang Logika serta mengetahui konsep atau dasar-dasar mengenai Gerbang Logika. 2. Dengan membaca laporan tugas akhir ini, diharapkan masyarakat IT dapat membuat Aplikasi Simulasi pembelajaran dalam bentuk lain dan dapat mengembangkannya. 3. Sebagai
aplikasi
elektronika digital.
pembantu
dalam
praktek
pembuatan rangkaian
BAB II LANDASAN TEORI
2.1 Gerbang Logika Gerbang Logika adalah rangkaian dasar yang membentuk komputer. Jutaan transistor dalam mikroprosesor membentuk ribuan gerbang logika. Gerbang logika merupakan suatu entitas di dalam elektronika dan matematika Boolean. Entitas gerbang logika digunakan di dalam elektronika digital. Sebuah gerbang logika sederhana mempunyai satu terminal output dan satu atau lebih terminal input. Keluarannya berupa nilai logika yang dapat bernilai tinggi (logika1) atau rendah (logika 0), bergantung level digital atau masukan logika yang diberikan pada terminal input. (Budiharto, 2004:17).
2.1.1. Gerbang Logika Dasar 2.1.1.1. Gerbang AND Gerbang logika AND menerapkan prinsip konjungsi dimana gerbang logika AND ini akan mengeluarkan nilai logika 1 (High) pada terminal outputnya hanya jika seluruh terminal inputnya diberikan masukan logika 1 (High) . Sedangkan apabila salah satu nilai logika dari terminal inputnya bernilai logika 0 (Low) maka gerbang logika ini akan mengeluarkan nilai logika 0 (Low) pada terminal outputnya. Adapun simbol dari gerbang logika AND ditunjukkan pada gambar berikut
Y
Gambar 2.1 Simbol Gerbang AND
Pada gerbang logika AND berlaku aljabar boolean sebagai berikut : Y = A.B
Hasil output untuk tiap masukan pada input dari gerbang logika AND dengan dua buah masukan ditunjukkan pada tabel kebenaran berikut
Tabel 2.1 Tabel kebenaran gerbang logika AND A
B
Y
0
0
0
0
1
0
1
0
0
1
1
1
2.1.1.2. Gerbang OR Gerbang OR merupakan gerbang logika yang akan memberikan keluaran berlogika 1 apabila terdapat salah satu atau seluruh terminal inputnya diberi masukan logika 1.
Y Gambar 2.2 Simbol Gerbang OR
Hasil output untuk tiap masukan pada input dari gerbang logika OR dengan dua buah masukan ditunjukkan pada tabel kebenaran berikut
Tabel 2.2 Tabel kebenaran gerbang logika OR A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
Pada gerbang logika OR berlaku aljabar boolean sebagai berikut : Y=A+B
2.1.1.3. Gerbang NOT Gerbang NOT merupakan gerbang pembalik logika (logic inverter). Gerbang logika NOT akan mengubah nilai logika masukan 1 menjadi nilai logika 0 pada keluaran dan sebaliknya mengubah nilai logika masukan 0 menjadi nilai logika keluaran 1.
Y
Gambar 2.3 Simbol Gerbang NOT
Adapun tabel kebenaran untuk gerbang NOT adalah sebagi berikut
Tabel 2.3 Tabel kebenaran gerbang logika NOT A
Y
0
1
1
0
Sedangkan penulisan aljabar boolean untuk gerbang logika NOT adalah sebagai berikut : Y=A
2.1.1.4. Gerbang NAND Gerbang
logika
NAND
merupakan
gerbang
logika
yang
mengeluarkan output inverting dari gerbang logika AND dimana gerbang logika NAND ini akan mengeluarkan output bernilai logika 0 apabila seluruh masukannya berlogika 1.
Y
Gambar 2.4 Simbol Gerbang NAND
Adapun tabel kebenaran dari gerbang logika NAND ditunjukkan pada tabel di bawah ini.
Tabel 2.4 Tabel kebenaran gerbang logika NAND A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
2.1.1.5. Gerbang NOR Gerbang logika NOR mengeluarkan output sama dengan output gerbang OR namun hasil keluarannya ini dibalik yakni mengeluarkan output berlogika 0 apabila salah satu atau seluruh masukannya berlogika 1.
Y
Gambar 2.5 Simbol Gerbang NOR
Tabel kebenaran untuk gerbang NOR dengan dua buah masukan ditunjukkan pada tabel di bawah ini
Tabel 2.5 Tabel kebenaran gerbang logika NOR A
B
out
0
0
1
0
1
0
1
0
0
1
1
0
2.1.1.6. Gerbang XOR Gerbang XOR merupakan gerbang logika yang bersifat ekslusif, yaitu keluarannya akan berlogika 1 hanya jika satu atau sejumlah ganjil masukannya memiliki nilai logika 1.
A
Y
B Gambar 2.6 Simbol Gerbang XOR
Tabel 2.6 Tabel kebenaran gerbang logika XOR A
B
Y
0
0
0
0
1
1
1
0
1
1
1
0
2.1.1.7. Gerbang XNOR Gerbang logika XNOR akan menghasilkan output berlogika 0 hanya jika satu atau sejumlah ganjil masukannya memiliki nilai logika 1. Prinsip ini merupakan kebalikan dari prinsip pada gerbang logika XOR.
Y
Gambar 2.7 Simbol Gerbang XNOR
Tabel kebenaran dari gerbang XNOR ditunjukkan pada tabel di bawah ini
Tabel 2.7 Tabel kebenaran gerbang logika XNOR A
B
Y
0
0
1
0
1
0
1
0
0
1
1
1
2.1.2. Flip-Flop Flip-flop merupakan rangkaian yang me-latch atau dapat menyimpan data kondisi 1 atau 0. Tipe dari rangkaian ini disebut sebagai sequential logic karena ia dikontrol oleh suatu rangkaian sekaligus mengontrol rangkaian yang lain. Rangkaian paling sederhana dari penyimpan data ini adalah Set-Reset (SR) FlipFlop. Rangkaian ini dikenal juga dengan transparent latches karena output akan merespon secara cepat perubahan pada input dan keadaan input ini akan diingat atau di-latch. Rangkaian SR flip-flop dapat dibuat dengan menggunakan gerbang logika NOR atau NAND.
Gambar 2.8 SR flip-flop dengan gerbang NOR
Gambar 2.9 SR-Flip-flop dengan gerbang NAND
2.2 Simulasi Simulasi adalah upaya untuk memahami atau mengkaji pola-laku (’behaviour’) suatu sistem melalui suatu modelnya. Model yang dimaksud dapat menunjukkan replika beserta perilaku yang dimiliki oleh obyek atau benda yang dimodelkan. Prasyarat untuk melakukan simulasi adalah dimilikinya model dari suatu sistem yang akan disimulasikan. Model dari suatu sistem merupakan rumusan hasil analisis terhadap sistem tersebut, yang pengungkapannya dapat bermacam-macam, mulai dari model naratif sampai kepada model matematis dan ’computer model’ . Kesahihan dari hasil kajian dengan pendekatan simulasi sepenuhnya ditentukan oleh seberapa dekat struktur sistem terwakilkan pada modelnya. Kajian dengan cara simulasi memiliki beberapa ’features’ atau kelebihan yang menarik dan dapat dipandang unggul, karena beberapa hal berikut : 1. Memungkinkan pelacakan terhadap response sistem pada keadaan yang lazimnya sukar diwujudkan, seperti melacak sampai batas-batas mana sistem menjadi sangat tak stabil dan menjadi chaotic, atau terdisintegrasi. Kalau hal ini dilakukan secara langsung terhadap sistemnya, tentunya akan menyebabkan gangguan atau kekacauan atau perusakan. 2. Dapat melakukan berbagai prediksi dengan lebih mudah dan dalam waktu yang lebih singkat.
3. Memungkinkan
dimunculkannya
peristiwa-peristiwa
yang
dengan
pengamatan langsung sukar teramati, karena dengan cara simulasi berbagai stimulus yang belum pernah terjadi tetapi tergagaskan kemungkinannya untuk terjadi, dapat dikaji efeknya terhadap sistem. 4. Memungkinkan dilacaknya efek perubahan parameter ataupun struktur sistem (yang hanya dilakukan terhadap modelnya), terhadap pola-laku sistem, tanpa mengganggu sistem yang sebenarnya. (Pengubahan parameter atau struktur sistem merupakan hal yang lazim dilakukan dalam berteknologi, dengan maksud membentuk sistem yang lebih baik). (Sasmojo,2002)
2.3 Bahasa Pemrograman JAVA Java adalah sebuah bahasa pemrograman komputer berbasiskan kepada Object Oriented Programming. Java diciptakan setelah C++ dan didesain sedemikian sehingga ukurannya kecil, sederhana, dan portable (dapat dipindahpindahkan di antara bermacam platform dan sistem operasi). Program yang dihasilkan dengan bahasa Java dapat berupa APPLET (aplikasi kecil yang jalan di atas web browser), MIDlet (aplikasi yang berjalan di ponsel) maupun berupa aplikasi mandiri yang dijalankan dengan program Java Interpreter (Benyamin, 2004). Salah satu keunggulan Java adalah sifatnya yang platform independence, artinya baik source program maupun hasil kompilasinya, sama sekali tidak bergantung kepada sistem operasi dan platform yang digunakan. Source code sebuah aplikasi dengan bahasa Java yang ditulis di atas sistem Windows NT misalnya, dengan gampang dapat dipindahkan ke sistem operasi UNIX tanpa harus mengedit satu baris kode pun. Ini tentunya merupakan satu nilai tambah tersendiri. Bandingkan dengan bahasa C/C++ misalnya, jika kita bekerja pada UNIX FreeBSD dan ingin memindahkannya pada HP UNIX, kita terkadang harus juga mengedit source code-nya sehingga sesuai dengan HP UNIX, walaupun keduanya masih berada dalam keluarga UNIX.
2.4 Platform JAVA Platform merupakan lingkungan perangkat keras atau perangkat lunak di mana suatu program dijalankan.
Platform Java berbeda dengan kebanyakan
platform yang lain. Dalam platform java, platform perangkat lunak berjalan di atas platform yang berbasis perangkat keras. Kebanyakan platform yang lain merupakan kombinasi antara perangkat keras dan sistem operasi. Hal ini yang menyebabkan paltform lain hanya bisa berjalan pada kondisi dimana program tersebut dibuat. Artinya program tersebut hanya dapat berkerja atau berjalan pada sistem operasi dimana mereka dibuat. Platform java memiliki dua komponen yaitu : 1. Java Virtual Machine (JVM) 2. Java Application Programming Interface (Java API)
Java API merupakan kumpulan komponen perangkat lunak yang siap pakai yang menyediakan berbagai fasilitas, seperti GUI widget. Java API dikelompokkan dalam paket (package) komponen-komponen yang berkaitan.
Java Program Java API Java Virtual Machine
}
Platform Java
Hardware-Based Platform
Gambar 2.10 Platform Java (Sumber: http://java.sun.com/tutorial/index.jsp)
Dari gambar 2.9 di atas dapat diperlihatkan bahwa setiap program Java berjalan di atas platform Java. Platform java mengisolasi program Java dengan perangkat keras, sehingga program java menjadi tidak bergantung dengan perangkat keras yang digunakan(hardware independent).
Berbeda dengan program dalam bahasa pemrograman yang lain, program Java menggunakan kompiler dan intepreter. Dengan menggunakan kompiler, program Java akan diubah menjadi kode antara (intermediate language) disebut dengan Java bytecode. Byte code ini merupakan kode yang tidak tergantung pada platform, yang oleh intepreter akan dijalankan pada komputer. Java bytecode ini merupakan kode instruksi bagi Java Virtual Machine. Intepreter merupakan implementasi dari Java Virtual Machine. Dengan menggunakan Java bytecode yang tidak bergantung pada platform tersebut, java dikenal memiliki jargon ”Write Once Run Anywher”.
Program Java
Kompiler
Intepreter
PC-Windows
Intepreter
Intepreter
PC-Macintosh
PC-Solaris
Gambar 2.11 Program Java-Platform Independent (Sumber: http://java.sun.com/tutorial/index.jsp)
2.5 Pemodelan (Unified Modelling Language) Pemodelan (modelling) adalah proses merancang piranti lunak sebelum melakukan pengkodean (coding).
Unified Modelling Language (UML) adalah
sebuah "bahasa" yang telah menjadi standar dalam industri untuk visualisasi, merancang dan mendokumentasikan sistem piranti lunak. UML menawarkan sebuah standar untuk merancang model dari system. (http://artikel.webgaul.com/iptek/unifiedmodellinglanguage.htm, 2003)
Dengan menggunakan UML, dapat dibuat model untuk semua jenis aplikasi piranti lunak. Aplikasi tersebut dapat berjalan pada piranti keras, sistem operasi dan jaringan apapun, serta ditulis dalam bahasa pemrograman apapun. Tetapi karena UML juga menggunakan class dan operation dalam konsep dasarnya, maka lebih cocok untuk penulisan piranti lunak dalam bahasa-bahasa berorientasi objek seperti C++, Java, C# atau VB.NET. Walaupun demikian, UML tetap dapat digunakan untuk modeling aplikasi prosedural dalam VB atau C.
Gambar 2.12 Notasi UML (Sumber: http://artikel.webgaul.com)
UML mendefinisikan diagram berikut : 1.
Use Case Diagram
2.
Class Diagram
3.
Statechart Diagram
4.
Activity Diagram
5.
Sequence Diagram
6.
Collaboration Diagram
7.
Component Diagram
8.
Deployment Diagram
2.5.1 Use Case Diagram Use case Diagram menggambarkan fungsionalitas yang diharapkan dari sebuah sistem. Sebuah use case merepresentasikan sebuah interaksi antara aktor dengan sistem. Use case merupakan sebuah pekerjaan tertentu. Seorang atau aktor adalah sebuah entitas manusia atau mesin yang berinteraksi dengan sistem untuk melakukan pekerjaan-pekerjaan tertentu. Sebuah use case dapat meng-include fungsionalitas use case lain sebagai bagian dari proses dalam dirinya. Secara umum diasumsikan bahwa use case yang di-include akan dipanggil setiap kali use case yang meng-include dieksekusi secara normal. Sebuah use case dapat diinclude oleh lebih dari satu use case lain.
2.5.2 Class Diagram Class adalah sebuah spesifikasi yang jika diinstansiasi akan menghasilkan sebuah objek dan merupakan inti dari pengembangan dan desain berorientasi objek. Class menggambarkan keadaan (atribut/properti) suatu sistem, sekaligus menawarkan layanan untuk memanipulasi keadaan tersebut (metoda/fungsi). Class Diagram menggambarkan struktur dan deskripsi class, package dan objek beserta hubungan satu sama lain seperti pewarisan, asosiasi, dan lain-lain. Class memiliki tiga area pokok :
Gambar 2.13 Simbol Kelas (Sumber: http://www.rational.com/uml/) Deskripsi : 1. Nama 2. Atribut 3. Metode
Atribut dan metoda dapat memiliki salah satu sifat berikut : 1. Private, tidak dapat dipanggil dari luar class yang bersangkutan. 2. Protected, hanya dapat dipanggil oleh class yang bersangkutan dan subclass yang mewarisinya. 3. Public, dapat dipanggil oleh siapa saja.
Hubungan antar class : 1.
Asosiasi,
yaitu hubungan statis antar class. Umumnya menggambarkan class
yang memiliki atribut berupa class lain, atau class yang harus mengetahui eksistensi class lain.
2. Agregasi, yaitu hubungan yang menyatakan bagian (“terdiri atas..”). 3. Pewarisan, yaitu hubungan hirarkis antar class. Class dapat diturunkan dari class lain dan mewarisi semua atribut dan metoda class asalnya dan menambahkan fungsionalitas baru, sehingga ia disebut anak dari class yang diwarisinya. Kebalikan dari pewarisan adalah generalisasi. 2.5.3 Statechart Diagram Statechart Diagrams menggambarkan keadaan dari nilai variable dalam program aplikasi sistem dimana nilai dari variabel inilah yang menentukan bagaimana program aplikasi bekerja atau beroperasi.
2.5.4 Activity Diagram Activity Diagrams menggambarkan berbagai alir aktivitas dalam sistem yang sedang dirancang, bagaimana masing-masing alir berawal, decision yang mungkin terjadi, dan bagaimana berakhir. Activity Diagrams juga dapat menggambarkan proses paralel yang mungkin terjadi pada beberapa eksekusi. Activity diagram merupakan state diagram khusus, sebagian besar state adalah action dan sebagian besar transisi di-trigger oleh selesainya state sebelumnya (internal processing). Oleh karena itu activity diagram tidak menggambarkan behaviour internal sebuah sistem (dan interaksi antar subsistem).
2.5.5 Sequence Diagram Sequence Diagrams menggambarkan interaksi antar objek di dalam dan di sekitar sistem (termasuk pengguna, display, dan sebagainya) berupa pesan yang digambarkan terhadap waktu. Sequence diagram terdiri atar dimensi vertikal (waktu) dan dimensi horizontal (objek-objek yang terkait). Sequence diagram biasa digunakan untuk menggambarkan skenario atau rangkaian langkah yang dilakukan sebagai respons dari sebuah event untuk menghasilkan output tertentu. Diawali dari apa yang memulai aktivitas tersebut, proses dan perubahan apa saja yang terjadi secara internal dan output yang dihasilkan.
2.5.6 Collaboration Diagram Collaboration Diagrams mendefinisikan kolaborasi antara sistem yang dibuat dengan sistem lain untuk mendukung operasi dari sistem yang dibuat. Collaboration Diagram menggambarkan skenario hubungan atau koneksitas aplikasi dengan aplikasi atau sistem yang lain. Salah satu penggunaan Collaboration Diagrams adalah dalam pendefinisian aplikasi berbasis clientserver.
2.5.7 Component Diagram Component Diagrams digunakan untuk memetakan obyek-obyek yang digunakan dalam sistem yang dibentuk. Obyek-obyek yang dimaksud dapat berupa file class, package, atau file-file lain yang merupakan bagian dari sistem yang dibangun.
2.5.8 Deployment Diagram Deployment diagram menggambarkan bagaimana sistem yang dibangun diimplementasikan. Implementasi dari sistem dapat berupa implementasi pada Personal Computer (PC), Mobile Device, atau Server.
BAB III METODOLOGI PENELITIAN
3.1 Studi Literatur Di dalam penyusunan tugas akhir ini digunakan metode pencarian atau pengumpulan data melalui studi literatur atau studi pustaka. Metode ini dilakukan dengan cara mencari referensi, literatur atau bahan – bahan teori yang diperlukan dari berbagai sumber wacana yang berkaitan dengan penyusunan tugas akhir dalam hal ini adalah mencari buku-buku literatur yang berkaitan dengan cara pembuatan program aplikasi desktop menggunakan bahasa pemrograman Java berbasiskan Java 2 Standart Edition Platform. Selain itu dalam pengumpulan data juga dilakukan pencarian aplikasi referensi yang hendak dikembangkan atau dimodifikasi.
3.2 Analisis Sistem 3.2.1 Sistem yang akan dikembangkan Gambaran umum dari aplikasi dapat ditunjukkan melalui gambar di bawah ini
1 APLIKASI
USER
2
Gambar 3.1 Deskripsi sistem Keterangan : 1. User menggunakan aplikasi dan memberikan command atau perintah pada aplikasi. 2. Aplikasi memberikan respon dengan menampilkan hasil berbentuk grafis atau secara simulasi.
3.2.2 Spesifikasi Aplikasi Aplikasi ini memiliki kemampuan yaitu dapat menampilkan simulasi kondisi output rangkaian gerbang logika yang telah disusun oleh pengguna dengan melakukan perangkaian secara virtual melalui program aplikasi.
3.2.3 Spesifikasi Pengguna Aplikasi ini ditujukan untuk digunakan oleh semua pihak yang ingin
mempelajari
konsep
dasar
gerbang
logika
secara
virtual
menggunakan aplikasi tanpa harus bersinggungan langsung dengan perangkat keras atau hardware dari gerbang logika itu sendiri.
3.3 Perancangan Sistem 3.3.1 Desain Awal Rancangan
awal
antarmuka
dari
program
ditunjukkan pada gambar berikut :
MenuBar Toolbar
Toolbox
Canvas
StatusBar
Gambar 3.2 Desain Umum Interface
aplikasi
dapat
3.3.2 Perancangan Obyek Program aplikasi pada tugas akhir ini dirancang menyediakan beberapa obyek yang dapat digunakan untuk melakukan simulasi konsep rangkaian gerbang logika. Obyek-obyek yang disediakan antara lain sebagai berikut
3.3.2.1 Gerbang Logika Obyek-obyek gerbang logika yang disediakan pada aplikasi untuk dapat disimulasikan merupakan obyek gerbang logika dasar yaitu antara lain adalah AND, OR, NOT, NAND, NOR, XOR, dan XNOR.
3.3.2.2 Modul Flip-Flop Di dalam program aplikasi juga dirancang menyediakan obyek modul flip-flop. Obyek flip-flop ini disusun dari beberapa gerbang logika dasar menjadi sebuah modul flip-flop. Obyek modul flip-flop yang disediakan di dalam aplikasi antara lain adalah Set-Reset (SR) Flip-Flop, D Flip-Flop, T Flip-Flop, JK Flip-Flop, serta JKMS Flip-Flop.
3.3.2.3 Input/Output Selain menyediakan obyek gerbang logika dasar dan flip-flop, pada aplikasi juga dirancang menyediakan obyek input output sebagai obyek yang digunakan untuk memberikan masukan (input) atau sebagai obyek untuk memonitor kondisi output dari obyek gerbang logika saat simulasi.
3.3.2.4 Timer Obyek-obyek yang lain yang disediakan dalam aplikasi adalah obyek input timer. Obyek ini digunakan sebagai obyek pemberi masukan pada obyek gerbang logika saat simulasi. Akan tetapi masukan yang diberikan nantinya tergantung pada waktu.
3.3.3 Perangkat Pendukung Dalam penyusunan tugas akhir ini digunakan beberapa perangkat pendukung baik berupa hardware maupun software antara lain sebagai berikut
3.3.3.1 Desktop PC Perangkat komputer yang digunakan dalam penyusunan tugas akhir ini adalah komputer PC desktop dengan spesifikasi sebagai berikut : 1. Processor AMD Athlon XP 2000+ 1,67 GHz 2. Memori 256 Mb 3. Grafis onboard 4. Harddisk 40 Gb
3.3.3.2 JDK JDK (Java Development Kit) merupakan paket software terpadu yang digunakan untuk mengembangkan program aplikasi Java. Dalam penyusunan tugas akhir ini digunakan JDK 1.6.0_01 dengan versi installer jdk-6u1-ea-bin-b01-windows-i586-p-14_dec_2006.
3.3.3.3 Aplikasi Referensi Aplikasi yang dijadikan sebagai referensi sekaligus sebagai software yang dimodifikasi adalah LogicSim digital logic circuit simulator versi 1.0. Aplikasi referensi yang dimaksud diambil dari internet dengan alamat http://www.tetzl.de/. Aplikasi ini dibuat oleh Andreas Tetzl.
3.3.3.4 Software Editor Dalam penyusunan tugas akhir ini digunakan beberapa software untuk melakukan pengeditan atau penulisan source code dari aplikasi yang dibuat atau disusun. Software yang digunakan antara lain adalah Eclipse SDK versi 3.2.2, NetBaens IDE 5.5, serta Borland JBuilder 2006 Enterprise.
3.3.3.5 Software Pembanding Software pembanding yang digunakan dalam penyusunan tugas akhir ini adalah Electronic Workbench v5.12. Perangkat lunak ini digunakan untuk menguji aplikasi yang dikembangkan dalam tugas akhir ini. Pengujian yang dimaksud adalah membandingkan hasil output dari setiap simulasi obyek pada aplikasi yang dikembangkan dalam penyusunan tugas akhir dengan Electronic Workbench apakah hasilnya sesuai, dalam hal ini Software Electronic Workbench dianggap telah sesuai dengan kaidah atau konsep gerbang logika.
3.4 Implementasi Pada tahap implementasi ini seluruh konsep yang telah diuraikan dalam analisa dan perancangan dilaksanakan dan diwujudkan dalam bentuk program aplikasi. Program aplikasi baru yang dikembangkan dari program aplikasi referensi dibangun dengan penulisan listing yang berbeda sehingga memiliki interface dan fasilitas yang berbeda.
3.5 Pengujian Setelah penyusunan program aplikasi diselesaikan, tahap selanjutnya adalah menguji apakah program aplikasi yang disusun sesuai dengan konsepkonsep yang digunakan dalam hal ini konsep gerbang logika. Pengujian dilakukan dengan membandingkan hasil output yang dikeluarkan oleh program aplikasi yang disusun dengan hasil output program aplikasi pembanding dalam hal ini Software Electronic Workbench.
BAB IV HASIL DAN PEMBAHASAN
4.1
Pemodelan Sistem
Dalam perancangan sistem digunakan metode pemodelan khusus untuk pemrograman berorientasi obyek yakni dengan menggunakan notasi UML dengan mendeskripsikan beberapa diagram yaitu sebagai berikut
4.1.1 Use Case Diagram
Logic Gate Simulator
Membuat Gerbang Logika <<extend>>
Membuat Rangkaian Gerbang Logika <
> <<extend>>
user Membuat Modul Rangkaian
Simulasi Rangkaian
Menyimpan Hasil
Gambar 4.1 Use Case Diagram
Use case mendefinisikan fitur-fitur yang terdapat dalam sistem. Gambar 4.1 menunjukkan adanya interaksi antara aktor dan sistem. Aktor yang berperan adalah user, dan sistem adalah aplikasi simulasi gerbang logika.
Tabel 4.1 Deskripsi use case Aktor
:
Deskripsi :
User 1 Use case Aktor
Membuat Gerbang Logika User -
User dapat membuat atau menampilkan gerbang logika ke dalam kanvas
2 Use case Aktor
Membuat Rangkaian gerbang logika User -
User dapat membuat rangkaian gerbang logika sesuai keinginan.
<<extend>> use case : gerbang logika -
User dapat merangkai gerbang logika dari masing-masing gerbang logika yang ditampilkan
3 Use case Aktor
Membuat Modul Rangkaian user -
User dapat membuat sebuah modul mandiri yang dapat digunakan kembali pada rangkaian gerbang logika yang lain.
<<extend>> use case : rangkaian gerbang logika -
User dapat menjadikan rangkaian gerbang logika yang telah dibuat sebelumnya sebagai modul.
4 Use case Aktor
Simulasi Rangkaian User -
User dapat mensimulasikan rangkaian gerbang logika yang harus telah dibuat sebelumnya.
Aktor
:
Deskripsi :
User 1 Use case Aktor
Menyimpan Hasil User -
User dapat menyimpan rangkaian gerbang logika yang telah dibuat.
4.1.2 Class Diagram
Gambar 4.2 Class Diagram untuk proses membuat obyek gerbang logika
Class Diagram pada gambar 4.2 menunjukkan kelas kelas yang berperan dalam proses membuat gerbang logika hingga dapat ditampilkan pada kanvas. Setiap kelas pada proses ini dihubungkan dengan relasi dependency yakni saling tergantung satu dengan yang lain. Hubungan dependency ditunjukkan pad garis penghubung terputus-putus. Kelas-kelas yang terlibat dalam proses ini juga sekaligus merupakan kelas-kelas yang terlibat di dalam pembuatan atau pembentukan rangkaian gerbang logika yang merupakan gabungan dari beberapa gerbang logika dasar.
Gambar 4.3 Class Diagram untuk proses membuat modul
Class Diagram pada gambar 4.3 menunjukkan hubungan antar kelas yang saling berperan di dalam membentuk proses untuk pembuatan modul gerbang logika.
Gambar 4.4 Class Diagram Simulasi
Class Diagram pada gambar 4.4 menjalankan fungsi simulasi rangkaian gerbang logika yang telah dibuat oleh user. Perintah simulasi diberikan oleh user melalui kelas antarmuka kepada kelas simulasi dengan method start() yang berda pada kelas simulasi.
4.1.3 Daftar Kelas Tabel 4.2 Daftar Kelas No Nama kelas
Keterangan
1
Utama
Kelas utama sebagai inisial aplikasi (main class)
2
Antarmuka
Kelas pengatur user interface
3
Kanvas
Kelas penampil obyek gerbang logika (area kerja)
4
Gerbang
Kelas yang menangani pembuatan instant dari gerbang logika.
5
Db_gerbang
Kelas penyimpan sementara data gerbang logika
6
Module
Kelas yang menangani pembuatan modul rangkaian gerbang logika
7
Simulasi
Kelas yang menangani simulasi rangkaian gerbang logika
8
GerbangModul Kelas pembuat obyek modul gerbang logika
9
Konektor
Kelas penghasil pin input output gerbang logika dan konektor penghubung antar gerbang logika
10
MODIN
Kelas pembentuk input modul rangkaian gerbang logika
11
MODOUT
Kelas pembentuk output modul rangkain gerbang logika
12
About
Kelas yang menampilkan informasi tentang aplikasi
13
Help
Kelas yang menampilkan pilihan bantuan
4.1.4 Sequence Diagram
: user
UserInterface : Antarmuka
canvas : Kanvas
g : Gerbang
k : Konektor
1: pilih tombol pada toolbox
2: setAksi( ) 3: g 4: banyakKakiInput( ) 5: n 6: getPosisiInput( ) 7: return Integer 8: draw( ) 9: banyakKakiOutput( ) 10: n 11: getPosisiOutput( ) 12: return Integer 13: draw( ) 14: cekGambar( ) 15: draw( ) 16: tampilkan hasil
Gambar 4.5 Sequence Diagram proses pembuatn gerbang logika
Dari gambar di atas dapat ditunjukkan bahwa proses pembuatan obyek gerbang logika dimulai ketika user memberikan perintah kepada aplikasi dengan memilih dari toolbox. Toolbox yang dipilih akan memanggil method setAksi() kepada obyek kanvas yang kemudian dianalisa mengenai gerbang apa yang akan dibuat beserta jumlah kaki input dan outputnya.
: user
UserInterface : Antarmuka
canvas : Kanvas
g : Gerbang
k : Konektor
1: pilih menu Modul
2: setAksi( )
3: g = new MODIN() 4: banyakKakiInput( ) 5: 16 6: getPosisiInput( ) 7: return Integer
8: draw( ) 9: banyakKakiOutput( ) 10: 16 11: getPosisiOutput( ) 12: return Integer
13: draw( ) 14: cekGambar( ) 15: draw( )
16: g2 = new MODOUT() 17: banyakKakiInput( ) 18: 16 19: getPosisiInput( ) 20: return Integer 21: draw( ) 22: banyakKakiOutput( ) 23: 16 24: getPosisiOutput( ) 25: return Integer 26: draw( ) 27: cekGambar( ) 28: draw( ) 29: tampilkan hasil
Gambar 4.6 Sequence diagram proses pembuatan modul
Sama halnya dengan proses pembuatan gerbang logika, pada proses pembuatan gerbang modul juga melakukan methode yang sama seperti pada proses pembuatan gerbang logika, namun dengan melibatkan obyek MODIN dan MODOUT sebagai input dan output dari modul.
4.1.5 Statechart Diagram Di dalam proses program aplikasi terdapat beberapa keadaan yang mengatur jalannya aplikasi. Keadaan tersebut berupa keadaan nilai dari suatu variabel yang digunakan oleh program aplikasi untuk memilah proses apa yang harus dikerjakan. Keadaan yang terjadi pada program aplikasi yakni keadaan aksi. Keadaan dari nilai variabel dalam aplikasi ditunjukkan pada statechart diagram berikut.
objectToDraw
read
setAksi
null
gerbang draw
new file
Gambar 4.7 Statechart Diagaram kasus buat gerbang
4.1.6 Activity Diagram Pada diagram aktifitas berikut ditunjukkan proses atau alur dari program aplikasi secara umum tanpa menampilkan obyek-obyek apa saja yang bertanggung jawab dalam proses tersebut. Proses atau alur dari program aplikasi simulasi gerbang logika ditunjukkan pada gambar berikut :
Gambar 4.8 Diagram aktifitas aplikasi secara umum
4.1.7 Collaboration Diagram Pada program aplikasi ini tidak didefinisikan collaboration diagram sebab pada aplikasi yang dibuat tidak melibatkan sistem lain untuk bekerja, melainkan program aplikasi bekerja secara standalone untuk satu PC.
4.1.8 Component Diagram Komponen-komponen yang digunakan dalam program aplikasi ini adalah berupa obyek-obyek kelas dan file yang terlibat dalam program aplikasi. Obyekobyek yang terlibat dalam program aplikasi ditunjukkan pada gambar berikut :
modul aplikasi
Gerbang. class
main
com.library
Utama.cl ass
gerbang
Antarmu ka.class
Kanvas.c lass
Konektor .class
Db_gerba ng.class
Gambar 4.9 Component Diagram Aplikasi
4.1.9 Deployment Diagram PC Desktop
*.jar
Gambar 4.10 Deployment Diagram
Aplikasi yang dibuat dari file *.java, setelah dilakukan kompilasi menghasilkan file *.class yang dapat dijalankan dari console atau command prompt. Dari bentuk file *.class ini kemudian semua file kelas yang terbentuk dipacking atau dijadikan sebuah paket file yaitu sebuah file Java archive (*.jar) yang memiliki sifat executable sehingga dapat dijalankan dengan double klik mouse. File JAR yang sudah siap digunakan dapat dijalankan langsung pada Komputer yang telah terinstall Java Virtual Machine (JVM) dan JRE versi 1.6.0_01.
4.2 Pengembangan Aplikasi Aplikasi referensi yang diperoleh sebelumnya dari internet dikembangkan dengan merubah listing atau kode program sehingga memiliki form dan beberapa fasilitas yang berbeda.
4.2.1 Perubahan Form Salah satu modifikasi dari aplikasi referensi yang dikerjakan adalah perubahan desain form. Form yang baru memiliki interface yang berbeda dengan interface aplikasi referensi. Akan tetapi bentuk dasar interface baru yang dibuat masih mirip dengan bentuk interface dari aplikasi referensi. Adapun interface form dari aplikasi referensi yang digunakan dapat ditunjukkan pada gambar di bawah ini
Gambar 4.11 Form Aplikasi Referensi
Penyusunan interface form yang baru masih menggunakan beberapa gambar dari aplikasi referensi terutama gambar obyek Switch dan obyek LED serta beberapa obyek lain. Interface form pada aplikasi baru dapat dilihat pada subbab Desain Form.
4.2.2 Perubahan Fasilitas Selain perubahan form pengembangan aplikasi yang dikerjakan adalah perubahan terhadap fasilitas aplikasi. Perubahan yang dimaksud berupa pengurangan serta penambahan fasilitas dari aplikasi referensi yang digunakan.
4.2.2.1 Pengurangan Fasilitas Pada pengembangan aplikasi beberapa fasilitas yang ada pada aplikasi referensi dikurangi atau ditiadakan. Fasilitas tersebut adalah fasilitas Add Point dan Del Point. Kedua fasilitas tersebut berfungsi untuk menambah dan mengurangi titik pada garis penghubung antar input dan output obyek gerbang logika. Fasilitas ini pada aplikasi referensi diletakkan pada toolbar.
4.2.2.2 Penambahan Fasilitas Selain melakukan pengurangan fasilitas, pada modifikasi yang dikerjakan juga
melakukan penambahan
fasilitas.
Fasilitas
yang
ditambahkan yaitu penambahan obyek gerbang logika XOR dan XNOR serta penambahan jumlah input masukan dari tiap obyek gerbang logika yang dapat disimulasikan. Jumlah input obyek gerbang logika yang tersedia pada program aplikasi referensi sebelumnya adalah 2 input. Pada aplikasi baru hasil modifikasi yang dikerjakan jumlah input yang dimungkinkan untuk dapat disimulasikan adalah 2, 3, 4, dan 5 kecuali pada gerbang NOT tidak dimungkinkan untuk melakukan perubahan. Konsep yang digunakan dalam penambahan jumlah input gerbang logika adalah dengan menjadikan output dari gerbang logika pertama dengan jumlah input 2 sebagai masukan pertama dari gerbang logika selanjutnya. Sedangkan masukan input ketiga, keempat, serta ke lima adalah input ke dua dari gerbang logika selanjutnya. Konsep yang dimaksudkan dapat ditunjukkan pada gambar berikut
Gambar 4.12 Penambahan jumlah input gerbang AND
Gambar di atas menunjukkan penambahan jumlah input gerbang logika menggunakan dasar gerbang logika dengan jumlah masukan 2. Konsep ini juga diterapkan untuk penambahan jumlah input pada obyek gerbang logika yang lain.
4.3 Desain Form Bentuk dari desain form aplikasi yang disusun hanya memiliki satu buah form yang merupakan interface antara pengguna dan program aplikasi. Adapun desain form yang dimaksud dapat ditunjukkan pada gambar berikut :
Gambar 4.13 Desain Form Aplikasi
Dari gambar di atas dapat ditunjukkan bahwa form terbagi ke dalam 5 kompartemen atau bagian dimana dua bagian di sisi atas terdiri dari menubar dan toolbar. Sedangkan dua bagian di bawahnya terbagi dalam dua letak layout yakni bagian sebelah kiri yang merupakan toolbox dan bagian sebelah kanan yang merupakan kanvas. Selain keempat bagian di atas, bagian yang terakhir terletak pada form posisi paling bawah yang merupakan statusbar. Adapun kegunaan atau fungsi dari masing-masing bagian dari form adalah sebagi berikut :
4.3.1 Panel Menubar Panel ini berisi menu-menu yang dapat digunakan untuk melakukan operasi-operasi atau memberikan perintah kepada program aplikasi. Menu-menu yang terdapat pada menubar antar lain adalah menu File, View, Run, Modul, serta menu Help.
4.3.1.1 Menu File Menu File memiliki item menu New, Open, Save, Print, Exit yang masing-masing memiliki fungsi untuk membuat dokumen baru, membuka dokumen, menyimpan dokumen, mencetak dokumen, serta keluar dari program aplikasi.
4.3.1.2 Menu View Menu View memiliki item menu show Grid yang berfungsi untuk memilih apakah grid hendak ditampilkan atau tidak pada canvas. Selain itu menu View juga memiliki item menu Sample yang berfungsi sebagai link ke rangkaian-rangkaian contoh yang telah dibuat sebelumnya.
4.3.1.3 Menu Run Menu Run memiliki dua buah item menu yaitu menu Simulasi dan Stop Simulasi dimana masing-masing memiliki fungsi untuk menjalankan dan menghentikan Simulasi dari rangkaian yang telah disusun pada canvas.
4.3.1.4 Menu Modul Menu Modul hanya memiliki sebuah item menu yakni menu create modul yang memiliki fungsi untuk membuat sebuah modul rangkaian secara terpadu dimana di dalam modul tersebut telah tercakup atas susunan gerbang-gerbang logika.
4.3.1.5 Menu Help Pada menu help disediakan dua buah item menu yaitu Help serta About Programs dimana masing-masing menu tersebut memiliki fungsi menampilkan jendela bantuan (help) dan menampilkan jendela profil dari program aplikasi.
4.3.2 Panel Toolbar Fungsi dari panel toolbar adalah hampir sama dengan panel menubar melainkan pada panel toolbar interface yang digunakan tidak berupa menu seperti pada menubar, akan tetapi berupa tombol-tombol sehingga dapat langsung digunakan dengan menekan tombol-tombol yang tersedia tersebut. Pada panel toolbar terdapat beberapa tombol antara lain tombol new, open serta tombol save yang masing-masing fungsinya adalah sama dengan fungsi item menu new, open, serta save pada menu File. Selain itu masih terdapat sebuah tombol lagi yaitu tombol Simulasi yang berfungsi untuk menjalankan atau menghentikan simulasi dari rangkaian gerbang logika yang telah dibuat oleh user pada panel canvas.
4.3.3 Panel Toolbox
Gambar 4.14 panel Toolbox
Seperti yang telah dijelaskan pada proses perangkaian gerbang logika, bahwa fungsi dari panel toolbox adalah menyediakan tombol-tombol yang mengintepretasikan bentuk dari obyek-obyek gerbang logika untuk kemudian dapat dipilih oleh user untuk dirangkai pada panel canvas. Interface dari panel toolbox dintunjukkan pada gambar di bawah ini Panel toolbox terdiri atas beberapa tab yang masing-masing berisi tomboltombol yang mewakili ikon dari obyek-obyek apa saja yang dapat digunakan oleh user. Tombol-tombol tersebut berfungsi untuk memerintahkan program aplikasi membuat instance obyek ke dalam panel canvas. Adapun tab yang tersedia dalam toolbox adalah sebagai berikut
4.3.3.1 Tab Basic Gate Pada tab ini berisi tombol-tombol yang mengintepretasikan obyekobyek dasar gerbang logika. Gerbang logika yang tersedia adalah AND, OR, NOT, NAND, NOR, XOR dan XNOR.
4.3.3.2 Tab Input/Output Tab ini berisi tombol-tombol yang menunjukkan obyek-obyek yang berhubungan dengan input dan output yang dapat digunakan pada rangkaian gerbang logika yang akan disimulasikan.
4.3.3.3 Tab Flip-Flop Tab Flip-Flop memberikan rujukan mengenai obyek-obyek berupa modul-modul Flip-Flop. Modul-modul ini pada dasarnya tersusun oleh beberapa Gerbang logika. Namun untuk mempermudah pengguna maka disediakan modul flip-flop yang dapat digunakan langsung tanpa harus menyusun sendiri dengan merangkai gerbang logika dasar.
4.3.3.4 Tab Timer Pada tab timer ini berisi obyek-obyek input yang berhubungan dengan pewaktu. Artinya instance dari obyek-obyek ini nantinya akan disimulasikan sebagai obyek input dari gerbang logika yang kemudian bekerja berdasarkan properti waktu yang diberikan kepadanya.
4.3.3.5 Tab Module Disamping dapat merangkai obyek-obyek dasar yang tersedia, pengguna juga dapat membuat rangkaian terpadu. Maksudnya yaitu obyek-obyek dasar yang tersedia dapat dirangkai menjadi satu obyek. Obyek hasil dari pembuatan modul gerbang nantinya akan ditampilkan pada tab ini.
4.3.4 Panel Canvas Panel canvas merupakan tempat dimana user menyusun rangkaian gerbang logika yang telah disediakan pada panel toolbox. Panel canvas ini juga berfungsi sebagai tempat kerja dari pengguna program apliksai sekaligus menjadi tempat dimana rangkaian gerbang logika yang telah disusun oleh user disimulasikan. Interface dari panel canvas adalah berupa sebuah panel yang memiliki titik-titik grid sebagai tempat untuk meletakkan obyek dari gerbang logika yang hendak dirangkai.
4.3.5 Panel Statusbar Panel statusbar berfungsi untuk menampilkan informasi kepada pengguna atau user mengenai proses yang dijalankan oleh aplikasi. Informasi yang ditampilkan berupa teks.
4.4 Penggunaan Aplikasi
4.4.1 Rangkaian Gerbang Logika Dasar Perancangan rangkaian gerbang logika dasar dapat dilakukan secara langsung melalui interface yang tersedia. Dengan memanfaatkan tool-tool yang ada pada panel-panel di dalam form.
Gambar 4.15 Penempatan obyek pada canvas
4.4.1.1 Memilih Obyek Gerbang Logika Obyek gerbang logika yang dibutuhkan dipilih dengan melakukan penekanan tombol obyek gerbang logika pada toolbox. Obyek yang telah dipilih kemudian ditempatkan pada panel canvas di sebelahnya dengan melakukan klik pada posisi yang diinginkan pada panel canvas. Pemilihan obyek lain dapat dilakukan dengan memilih tab-tab yang disediakan pada panel toolbox. Obyek lain dapat ditemukan pada tab-tab tersebut.
4.4.1.2 Menghubungkan Obyek Gerbang Logika Gerbang logika yang telah dirangkai untuk dapat disimulasikan harus dihubungkan terlebih dahulu. Gerbang-gerbang logika tersebut dihubungkan melalui garis konektor antar titik-titik input dan output dari masing-masing obyek gerbang logika.
Garis konektor dapat dibentuk
dengan melakukan klik pada titik output obyek gerbang logika kemudian menarik garis menuju ke titik input dari obyek gerbang logika yang lain. Garis konektor antar obyek gerbang logika dapat dibuat dalam bentuk garis langsung antar obyek ataupun melalui beberapa titik pada canvas. Untuk membuat garis konektor melalui beberapa titik dapat dilakukan dengan melakukan klik pada titik yang diinginkan pada canvas setelah menarik garis dari titik pin output gerbang logika.
Gambar 4.16 Menghubungkan antar obyek
Untuk
mengetahui apakah garis
yang
kita
bentuk telah
mengkoneksikan obyek-obyek gerbang logika yang telah diletakkan, dapat diamati pada statusbar. Apabila garis yang dibuat terkoneksi dengan benar
ke obyek gerbang logika, maka pada statusbar akan menunjukkan bahwa garis “Terkoneksi…!”.
4.4.1.3 Menyimpan Hasil Rangkaian yang telah dibuat dapat disimpan dan dapat dibuka pada waktu yang lain
Gambar 4.17 Menyimpan hasil
4.4.1.4 Melakukan Simulasi Setelah rangkaian tersusun dengan baik, dapat dilakukan simulasi pada rangkaian yang telah dibuat yaitu untuk menunjukkan hasil output dari masing-masing gerbang logika berdasarkan input yang diberikan kepadanya. Simulasi dilakukan dengan menekan tombol simulasi pada toolbar atau dalam menu Run pada Menubar.
Gambar 4.18 Simulasi rangkaian
4.4.2 Modul Gerbang Logika Rangkaian gerbang logika dapat dibuat menjadi menjadi sebuah modul rangkaian dimana di dalam modul ini terdiri dari susunan atau rangkaian gerbang logika. Rangkaian dari gerbang logika yang dibuat menjadi sebuah modul memiliki interface atau symbol sebagai satu obyek sehingga lebih sederhana dan dapat digunakan kembali untuk menyusun rangkaian yang lain.
4.4.2.1 Mendefinisikan Modul Modul yang akan dibuat harus didefinisikan terlebih dahulu mengenai nama modul serta deskripsi dari modul tersebut. Hal ini bertujuan agar modul dapat dikenali pada program aplikasi serta pada proses simulasi. Interface pada proses ini akan mengeluarkan sebuah kotak dialog yang akan menanyakan tentang nama modul serta deskripsi dari modul yang akan dibuat. Adapun tampilan pada proses ini dapat ditunjukkan pada gambar di bawah ini
Gambar 4.19 Definisi modul
4.4.2.2 Merangkai Modul Setelah mendefinisikan modul, canvas akan menampilkan port-port INPUT dan OUTPUT untuk digunakan sebagai pin penghubung dari modul yang dibuat.
Gambar 4.20 Membuat modul
4.4.2.3 Menyimpan Modul Modul yang telah selesai disusun dapat disimpan dengan memilih menu atau tombol save. Selanjutya modul yang telah tersimpan akan dikenali pada tab modul toolbox.
Gambar 4.21 Modul yang telah tersimpan
4.4.2.4 Menggunakan Modul Modul yang telah disimpan dapat digunakan untuk menyusun rangkaian yang baru atau disimulasikan sendiri.
Gambar 4.22 Penggunaan Modul
4.5 Hasil Pengujian 4.5.1 Pengujian Gerbang Logika AND
Tabel 4.3 Hasil pengujian gerbang logika AND dengan 2 masukan A
B
EWB
APLIKASI
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
Tabel 4.4 Hasil pengujian gerbang logika AND dengan 3 masukan A
B
C
EWB
APLIKASI
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
Tabel 4.5 Hasil pengujian gerbang logika AND dengan 4 masukan A
B
C
D
EWB
APLIKASI
0
0
0
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
1
1
0
0
1
1
0
0
0
0
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
1
1
Tabel 4.6 Hasil pengujian gerbang logika AND dengan 5 masukan A
B
C
D
E
EWB
APLIKASI
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
0
1
1
0
0
0
0
0
1
1
1
0
0
0
1
0
0
0
0
0
0
1
0
0
1
0
0
0
1
0
1
0
0
0
0
1
0
1
1
0
0
0
1
1
0
0
0
0
0
1
1
0
1
0
0
0
1
1
1
0
0
0
0
1
1
1
1
0
0
1
0
0
0
0
0
0
1
0
0
0
1
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
0
1
0
1
1
1
0
0
1
1
0
0
0
0
0
1
1
0
0
1
0
0
1
1
0
1
0
0
0
1
1
0
1
1
0
0
1
1
1
0
0
0
0
1
1
1
0
1
0
0
1
1
1
1
0
0
0
1
1
1
1
1
1
1
4.5.2 Pengujian Gerbang Logika OR Tabel 4.7 Hasil pengujian gerbang logika OR dengan 2 masukan A
B
EWB
APLIKASI
0
0
0
0
0
1
1
1
1
0
1
1
1
1
1
1
Tabel 4.8 Hasil Pengujian gerbang logika OR dengan 3 masukan A
B
C
EWB
APLIKASI
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
1
1
Tabel 4.9 Hasil pengujian gerbang logika OR dengan 4 masukan A
B
C
D
EWB
APLIKASI
0
0
0
0
0
0
0
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
1
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
Tabel 4.10 Hasil pengujian gerbang logika OR dengan 5 masukan A 0
B 0
C 0
D 0
E 0
EWB 0
APLIKASI 0
0 0
0 0
0 0
0 1
1 0
1 1
1 1
0
0
0
1
1
1
1
0 0
0 0
1 1
0 0
0 1
1 1
1 1
0 0 0
0 0 1
1 1 0
1 1 0
0 1 0
1 1 1
1 1 1
0 0
1 1
0 0
0 1
1 0
1 1
1 1
0 0 0
1 1 1
0 1 1
1 0 0
1 0 1
1 1 1
1 1 1
0 0 1 1
1 1 0 0
1 1 0 0
1 1 0 0
0 1 0 1
1 1 1 1
1 1 1 1
1 1
0 0
0 0
1 1
0 1
1 1
1 1
1 1
0 0
1 1
0 0
0 1
1 1
1 1
1
0
1
1
0
1
1
1 1
0 1
1 0
1 0
1 0
1 1
1 1
1
1
0
0
1
1
1
1
1
0
1
0
1
1
1 1 1
1 1 1
0 1 1
1 0 0
1 0 1
1 1 1
1 1 1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
4.5.3 Pengujian Gerbang Logika NOT Tabel 4.11 Hasil pengujian gerbang logika not A
EWB
APLIKASI
0
1
1
1
0
0
4.5.4 Pengujian Gerbang Logika NAND
Tabel 4.12 Hasil pengujian gerbang logika NAND dengan 2 masukan A
B
EWB
APLIKASI
0
0
1
1
0
1
1
1
1
0
1
1
1
1
0
0
Tabel 4.13 Hasil pengujian gerbang logika NAND dengan 3 masukan A
B
C
EWB
APLIKASI
0
0
0
1
1
0
0
1
1
1
0
1
0
1
1
0
1
1
1
1
1
0
0
1
1
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
Tabel 4.14 Hasil pengujian gerbang logika NAND dengan 4 masukan
A
B
C
D
EWB
APLIKASI
0
0
0
0
1
1
0
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
1
1
0
1
0
0
1
1
0
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
1
1
1
1
0
0
1
1
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
0
0
Tabel 4.15 Hasil pengujian gerbang logika NAND dengan 5 masukan A 0
B 0
C 0
D 0
E 0
EWB 1
APLIKASI 1
0 0
0 0
0 0
0 1
1 0
1 1
1 1
0 0 0
0 0 0
0 1 1
1 0 0
1 0 1
1 1 1
1 1 1
0 0
0 0
1 1
1 1
0 1
1 1
1 1
0
1
0
0
0
1
1
0 0 0 0 0
1 1 1 1 1
0 0 0 1 1
0 1 1 0 0
1 0 1 0 1
1 1 1 1 1
1 1 1 1 1
0 0
1 1
1 1
1 1
0 1
1 1
1 1
1 1 1
0 0 0
0 0 0
0 0 1
0 1 0
1 1 1
1 1 1
1
0
0
1
1
1
1
1 1 1 1 1 1 1
0 0 0 0 1 1 1
1 1 1 1 0 0 0
0 0 1 1 0 0 1
0 1 0 1 0 1 0
1 1 1 1 1 1 1
1 1 1 1 1 1 1
1 1
1 1
0 1
1 0
1 0
1 1
1 1
1
1
1
0
1
1
1
1
1
1
1
0
1
1
1
1
1
1
1
0
0
4.5.5 Pengujian Gerbang Logika NOR
Tabel 4.16 Hasil pengujian gerbang logika NOR dengan 2 masukan A
B
EWB
APLIKASI
0
0
1
1
0
1
0
0
1
0
0
0
1
1
0
0
Tabel 4.17 Hasil pengujian gerbang logika NOR dengan 3 masukan A
B
C
EWB
APLIKASI
0
0
0
1
1
0
0
1
0
0
0
1
0
0
0
0
1
1
0
0
1
0
0
0
0
1
0
1
0
0
1
1
0
0
0
1
1
1
0
0
Tabel 4.18 Hasil pengujian gerbang logika NOR dengan 4 masukan A
B
C
D
EWB
APLIKASI
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
1
0
1
0
0
0
1
0
1
1
0
0
1
1
0
0
0
0
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
0
0
Tabel 4.19 Hasil pengujian gerbang logika NOR dengan 5 masukan A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
EWB 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
APLIKASI 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
4.5.6 Pengujian Gerbang Logika XOR Tabel 4.20 Hasil Pengujian gerbang logika XOR dengan 2 masukan A
B
EWB
APLIKASI
0
0
0
0
0
1
1
1
1
0
1
1
1
1
0
0
Tabel 4.21 Hasil pengujian gerbang logika XOR dengan 3 masukan A
B
C
EWB
APLIKASI
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
0
0
1
0
0
1
1
1
0
1
0
0
1
1
0
0
0
1
1
1
1
1
Tabel 4.22 Hasil pengujian gerbang logika XOR dengan 4 masukan A
B
C
D
EWB
APLIKASI
0
0
0
0
0
0
0
0
0
1
1
1
0
0
1
0
1
1
0
0
1
1
0
0
0
1
0
0
1
1
0
1
0
1
0
0
0
1
1
0
0
0
0
1
1
1
1
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
1
0
0
0
1
0
1
1
1
1
1
1
0
0
0
0
1
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
0
0
Tabel 4.23 Hasil pengujian gerbang logika XOR dengan 5 masukan A
B
C
D
E
EWB
APLIKASI
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
1
0
1
1
0
0
0
1
1
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
0
0
1
1
0
0
0
0
0
1
1
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
0
0
0
1
0
1
0
0
0
0
1
0
1
1
1
1
0
1
1
0
0
0
0
0
1
1
0
1
1
1
0
1
1
1
0
1
1
0
1
1
1
1
0
0
1
0
0
0
0
1
1
1 1
0 0
0 0
0 1
1 0
0 0
0 0
1
0
0
1
1
1
1
1
0
1
0
0
0
0
1
0
1
0
1
1
1
1 1
0 0
1 1
1 1
0 1
1 0
1 0
1
1
0
0
0
0
0
1
1
0
0
1
1
1
1
1
0
1
0
1
1
1 1
1 1
0 1
1 0
1 0
0 1
0 1
1
1
1
0
1
0
0
1
1
1
1
0
0
0
1
1
1
1
1
1
1
4.5.7 Pengujian Gerbang Logika XNOR Tabel 4.24 Hasil pengujian gerbang XNOR dengan 2 masukan A
B
EWB
APLIKASI
0
0
1
1
0
1
0
0
1
0
0
0
1
1
1
1
Tabel 4.25 Hasil pengujian gerbang XNOR dengan 3 masukan A
B
C
EWB
APLIKASI
0
0
0
1
1
0
0
1
0
0
0
1
0
0
0
0
1
1
1
1
1
0
0
0
0
1
0
1
1
1
1
1
0
1
1
1
1
1
0
0
Tabel 4.26 Hasil pengujian gerbang logika XNOR dengan 4 masukan A
B
C
D
EWB
APLIKASI
0
0
0
0
1
1
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
1
1
0
1
0
0
0
0
0
1
0
1
1
1
0
1
1
0
1
1
0
1
1
1
0
0
1
0
0
0
0
0
1
0
0
1
1
1
1
0
1
0
1
1
1
0
1
1
0
0
1
1
0
0
1
1
1
1
0
1
0
0
1
1
1
0
0
0
1
1
1
1
1
1
Tabel 4.27 Hasil pengujian gerbang logika XNOR dengan 5 masukan A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
EWB 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
APLIKASI 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
BAB V PENUTUP
5.1 Kesimpulan 1. Program aplikasi simulasi gerbang logika dapat digunakan untuk mempelajari konsep dasar gerbang logika menggunakan pendekatan simulasi. 2. Dengan program aplikasi simulasi gerbang logika, uji coba perangkaian gerbang logika dapat dilakukan secara virtual melalui aplikasi. 3. Penggunaan program aplikasi simulasi gerbang logika yang telah dibuat memerlukan perangkat komputer yang dilengkapi dengan JVM (Java Virtual Machine) serta JRE (Java Runtime Environtment) dengan versi minimal 1.6.0_01 agar aplikasi dapat dijalankan.
5.2 Saran 1. Perlu dilakukan penelitian atau pengembangan selanjutnya untuk kasus gerbang logika yang kompleks meliputi memori dan processor atau microprocessor dan microcontroler. 2. Aplikasi simulasi pembelajaran yang lain perlu dikembangkan, khususnya melalui pemrograman perangkat lunak berbasis obyek (Object Oriented) seperti Java sehingga dapat memungkinkan digunakan di berbagai platform PC.
DAFTAR PUSTAKA
Anonim. 2007. Logic Gate, http://en.wikipedia.org/wiki/Logic_gate ----------. 2007. Sun Java Tutorials. http://java.sun.com/tutorial/index.jsp Budiharto, Widodo. 2004. Interfacing Komputer dan Mikrokontroler. Jakarta : PT Gramedia. Naila.
2003.
UNIFIED
MODELLING
LANGUAGE.
http://artikel.webgaul.com/unifiedmodellinglanguage01.htm Sasmojo, Saswinadi. 2002. Penggunaan Simulasi dalam Membentuk Pemahaman terhadap Complex Social System. ----------------. Sinaga, Benyamin L. 2005. PEMROGRAMAN BERORIENTASI OBJEK DENGAN JAVA. Yogyakarta : Gava Media Tetzl, Andreas. 2001. LogicSim, digital logic circuit simulator V1.0. http://www.tetzl.de/
