BUS KOMPUTER Di susun oleh : Yulius Ardi
(10111033)
Purnomo
(10111001)
Samih atif
(10111016)
Agus tiawan
(10111032)
Candra Gunawan (09112075)
Pengertian bus komputer Bus komputer adalah sebuah subsistem yang mentransfer data atau listrik antar komponen komputer di dalam sebuah komputer atau antar komputer. secara logika bus komputer dapat menghubungkan beberapa alat dalam satu set kabel yang sama. Setiap bus mendefinisikan set konektor ke alat colok fisik, kartu, atau kabel bersamaan.
Cara kerja system bus Setiap bus merupakan jalur data antara beberapa device yang berbeda. RAM, Prosesor, VGA dihubungkan oleh bus utama berkecepatan tinggi yang lebih dikenal dengan nama FSB (Front Side Bus). Sementara perangkat lain yang lebih lambat dihubungkan oleh bus yang berkecepatan lebih rendah yang terhubung dengan bus lain yang lebih cepat sampai ke bus utama. Untuk komunikasi antar bus ini digunakan sebuah bridge.
struktur bus Dalam sebuah bus terdapat 50-100 saluran yang terisah. Masing-masing saluran di tandai dengan arti dan fungsi yang berbeda. Walau pun terdapat sejumlah bus yang berlainan, fungsi saluran bus dapat diklasifikasikan menjadi 3 kelompok yaitu : 1 Saluran data 2 Saluran alamat 3 saluran kntrol Selain saluran-saluran di atas terdapat juga saluran distribusi daya yang yang memberikan kebutuhan daya bagi modul yang terhubung.
1
2
3
saluran data Saluran data memberikan lintasan bagi perpindahan data antara dua modul sistem. Saluran ini secara kolektif disebut bus data. saluran alamat Saluran alamat digunakan untuk menandakan sumber atau tujuan data pada bus data. Misalnya, bila CPU akan membaca sebuah word data dari memori, maka CPU akan menaruh alamat word yang dimaksud pada saluran alamat saluran data Saluran kontrol digunakan untuk mengntrol akses ke saluran alamat dan penggunaan data dan saluran alamat. Karena data dan saluran alamat dipakai bersama oleh seluruh komponen, maka harus ada alat untuk mengontrol penggunaannya
Contoh-contoh bus - PCI - ISA - USB - SCSI
- FIREWIRE - dll
-
-
-
-
Bus PCI Peripheral Component Interconect (PCI) adalah bus yang tidak tergantung prosesor dan berfungsi sebagai bus mezzanine atau bus peripheral, Standar PCI adalah 64 saluran data pada kecepatan 33MHz Bus ISA Industry Standar Architecture(IsA) adalah bus PC/AT yang beroperasi pada 8,33 MHz USB Universal Standard Bus (USB) adalah bus yang dirancang untuk peralatan I/O yang berkecepatan rendah SCSI Small Computer System Interface (SCSI) adalah perangkat peripheral eksternal, SCSI merupakan interface standar untuk drive CD-ROM, peralatan audio, disk, dan perangkat penyimpanan eksternal berukuan besar.
-
FIREWIRE Firewire adalah bus performance tinggi, memiliki kelebihan dibandingkan dengan interface I/O lainnya, yaitu sangat cepat, murah, dan mudah untuk di implementasikan, kelebihan lain nya adalah pengunaan transmisi serial sehingga tidak memerlukan banyak kabel
Fungsi Control Unit
Untuk setiap operasi disediakan kode yang unik Contoh: ADD, MOVE Bagian hardware tertentu menerima kode tersebut kemudian menghasilkan sinyalsinyal kendali
9
Komponen yang diperlukan Control Unit (CU) dan Arithmetic and Logic Unit (ALU) membentuk Central Processing Unit (CPU)
Data dan instruksi harus diberikan ke sistem dan dikeluarkan dari sistem Input/output
Diperlukan tempat untuk menyimpan sementara kode instruksi dan hasil operasi. Main memory 10
Siklus Instruksi Two steps: Fetch
Execute
11
Fetch Cycle Program Counter (PC) berisi address instruksi berikutnya yang akan diambil Processor mengambil instruksi dari memory pada lokasi yang ditunjuk oleh PC Naikkan PC Kecuali ada perintah tertentu
Instruksi dimasukkan ke Instruction Register (IR) Processor meng-interpret dan melakukan tindakan yang diperlukan 12
Execute Cycle Processor-memory Transfer data antara CPU dengan main memory
Processor I/O Transfer data antara CPU dengan I/O module Data processing
Operasi arithmetic dan logical pada data tertentu Control Mengubah urutan operasi Contoh: jump
Kombinasi diatas 13
Interrupt Suatu mekanisme yang disediakan bagi modul-modul lain (mis. I/O) untuk dapat meng-interupsi operasi normal CPU Program Misal: overflow, division by zero
Timer Dihasilkan oleh internal processor timer
Digunakan dalam pre-emptive multi-tasking
I/O dari I/O controller
Hardware failure Misal: memory parity error 14
Connection Semua unit harus tersambung Unit yang beda memiliki sambungan yang beda Memory Input/Output CPU
15
Memori Connection Menerima dan mengirim data Menerima addresses
Menerima sinyal kendali Read Write Timing
16
Input/Output Connection Serupa dengan sambungan memori Output Menerima data dari computer Mengirimkan data ke peripheral
Input Menerima data dari peripheral Mengirimkan data ke computer
17
Input/Output Connection Menerima sinyal kendali dari computer Mengirimkan sinyal kendali ke peripherals
Contoh: spin disk Menerima address dari computer Contoh: nomor port Mengirimkan sinyal interrupt
18
CPU Connection Membaca instruksi dan data Menuliskan data (setelah diproses) Mengirimkan sinyal kendali ke unit-unit lain
Menerima (& menanggapi) interrupt
19
Bus Ada beberapa kemungkinan interkoneksi sistem Yang biasa dipakai: Single Bus dan multiple BUS
PC: Control/Address/Data bus DEC-PDP: Unibus
20
Bus Jalur komunikasi yang di-Share untuk menghubungkan beberapa device Biasanya menggunakan cara broadcast Seringkali dikelompokkan
Satu bus berisi sejumlah kanal (jalur) Contoh bus data 32-bit berisi 32 jalur Jalur sumber tegangan biasanya tidak diperlihatkan 21
BUS Sistem
Sebuah Bus yang menghubungkan komponen-komponen utama komputer Komponen utama komputer :
CPU Memori I/O
22
ORGANISASI BUS Jalur Kontrol Berisi signal request dan sinyal acknowledgements Mengindikasikan tipe informasi pada jalur data.
Jalur Data Membawa informasi antara sumber dan tujuan data dan alamat dan perintah-perintah kompleks 23
MASTER VS SLAVE Suatu transaksi bus meliputi 2 komponen - Mengeluarkan perintah dan alamat – request (permintaan) - Memindahkan data – action (tindakan) Master : Bus yang memulai transaksi bus dengan cara - Mengeluarkan perintah dan alamat Slave : Bus yang bereaksi terhadap alamat dengan cara - Mengirimkan data kepada master jika master meminta data - Menerima data dari master jika master mengirim data 24
STRUKTUR BUS Data Bus
Membawa data ~ Tidak dibedakan antara “data” dan “instruksi” Lebar jalur menentukan performance ~ 8, 16, 32, 64 bit
25
STRUKTUR BUS Address Bus
Menentukan asal atau tujuan dari data Misalkan CPU perlu membaca instruksi (data) dari memori pada lokasi tertentu
Lebar jalur menentukan kapasitas memori maksimum dari sistem Contoh 8080 memiliki 16 bit address bus maka ruang memori maksimum adalah 64k 26
STRUKTUR BUS Control Bus
Mengontrol akses ke saluran alamat dan penggunaan data dan saluran alamat. Informasi kendali dan timing ~ Sinyal read/write memory (MRD/MWR) ~ Interrupt request (IRQ) ~ Clock signals (CK) 27
Skema Interkoneksi Bus
28
Bentuk Fisik Bagaimana bentuk fisik bus? Jalur-jalur parallel PCB Ribbon cables
Strip connectors pada mother boards contoh PCI Kumpulan kabel
29
Problem pada Single Bus Banyak devices pada bus tunggal menyebabkan: Propagation delays
~ Jalur data yg panjang berarti memerlukan koordinasi pemkaian shg berpengaruh pada performance ~ If aggregate data transfer approaches bus capacity Kebanyakan sistem menggunakan multiple bus 30
Bus Traditional (ISA) (menggunakan cache)
31
High Performance Bus
32
Jenis-jenis bus Jenis bus di bagi menjadi 2 yaitu Dedicated bus dan multiplexed :
-
Dedicated bus Bus jenis ini adalah bus yang khusus menyalurkan data tertentu saja, contohnya paket data saja, atau alamat saja. Keuntungan : Throughtput yang tinggi, karena kemacetan lalulintas kecil Kerugian : meningkatnya ukuran dan biaya sistem
- Multiplexed Bus yang di lalui informasi yang berbeda- beda baik data, alamat, dan sinyal kontrol dengan metode multiplkeks data
Keuntungan
:
Memerlukan saluran yang lebih sedikit,
menghemat ruang dan biaya Kerugian
:
Diperlukan rangkaian yang lebih kompleks untuk
setiap modul
34
Arbitrasi Bus Menugaskan sebuah perangkat, CPU atau I/O bertindak sebagai master
Beberapa modul mengendalikan bus contoh CPU dan DMA controller Setiap saat hanya satu modul yg mengendalikan Arbitrasi bisa secara centralised atau distributed 35
1.
Tersentralisasi
Pengontrol bus atau arbitrer bertanggung jawab atas alokasi waktu pada BUS Ada satu hardware device yg mengendalikan akses bus Bus Controller
Arbitrer Bisa berupa bagian dari CPU atau terpisah 36
2. Terdistribusi Modul-modul bekerja sama untuk memakai BUS bersama-sama
Setiap module dapat meng-klaim bus Setiap modules memiliki Control logic
37
Timing Koordinasi event pada bus
Cara terjadinya event dikoordinasikan pada BUS 1. Synchronous
Terjadinya event pada bus ditentukan oleh sebuah clock. 2. Asynchronous Terjadinya event bus mengikuti dan tergantung pada event sebelumnya. 38
Lebar BUS 1. Address Lebar bus alamat mempengaruhi kapasitas.
Semakin lebar bus alamat, semakin besar range lokasi yang dapat direferensi 2. Data Lebar bus data, mempengaruhi kinerja sistem 39
Semakin lebar bus data, semakin besar bit yang dapat ditransfer pada suatu waktu
Jenis Transfer Data 1.
Read Slave menaruh data pada bus data begitu slave mengetahui alamat dan mengambil datanya 2. Write Master menaruh data pada bus data begitu alamat stabil dan slave mempunyai kesempatan untuk mengetahui alamat 3. Read modify Write Operasi Read yang diikuit operasi Write ke alamat yang sama Tujuan untuk melindungi sumber daya memori yang dapat dipakai bersama di dalam multiprogramming 40
4. Read after Write Operasi yang tidak dapat dibagi yang berisi operasi Write diikuti operasi Read dari alamat yang sama 5. Blok Sebuah siklus alamat diikuti oleh n siklus data
41
TIPE-TIPE BUS BUS ISA Bus ISA (Industry Standard Architecture) adalah
sebuah bus PC/AT (16 bit) yang beroperasi pada 8,33 MHz
BUS PCI Bus PCI (Peripheral Component Interconnect bus)
Bus yang beroperasi pada kecepatan 33 MHz BUS Seri Universal
Sebuah bus standart yang disepakati bersama oleh tujuh perusahaan untuk digunakan pada peralatan berkecepatan rendah
42
Bus PCI Peripheral Component Interconnection Dikeluarkan oleh Intel sebagai public domain
32 atau 64 bit 50 Jalur
43
Jalur pada Bus PCI (yg harus) Jalur System ~ clock and reset Address & Data ~ 32 jalur multiplex address/data ~ Jalur validasi Interface Control Arbitrasi ~ Not shared ~ Direct connection to PCI bus arbiter Error lines 44
Jalur Bus PCI (Optional) Interrupt lines ~ Not shared Cache support 64-bit Bus Extension ~ Additional 32 lines ~ Time multiplexed ~ 2 lines to enable devices to agree to use 64-bit transfer JTAG/Boundary Scan ~ For testing procedures 45
Terima Kasih
