2005 created by Hotniar Siringoringo 1

• Model Simulasi

kredibel.

• Representasi kredibel model.

verifikasi dan validasi

• Verifikasi proses pemeriksaan apakah logika operasional model (program komputer) sesuai dengan logika diagram alur. (Hoover dan Perry, 1989) • Verifikasi pemeriksaan program komputer, memeriksa penerjemahan model simulasi konseptual (diagram alur dan asumsi) ke dalam bahasa pemrograman secara benar (Law dan Kelton, 1991). 7/28/2005

created by Hotniar Siringoringo

1

• Validasi adalah proses penentuan apakah model, sebagai konseptualisasi atau abstraksi, merupakan representasi berarti dan akurat dari sistem nyata? (Hoover dan Perry, 1989). • Validasi adalah penentuan apakah model konseptual simulasi (sebagai tandingan program komputer) adalah representasi akurat dari sistem nyata yang sedang dimodelkan (Law dan Kelton, 1991).

7/28/2005


2

validasi

Sistem nyata

Data dan analisis

verifikasi

Model konseptu al

Implementasi hasil

pemrogra man

Program simulasi Menjalankan model

Kirim hasil ke manajemen

validasi

Hasil benar tersedia

Model kredibel terbentuk

Gambar 1. Relasi verifikasi, validasi dan pembentukan model 7/28/2005


3

Aturan Vefikasi dan Validasi Model

Verifikasi

Validasi

Apakah model mengandung Konsepsemua elemen, kejadian dan tual relasi yang sesuai? Apakah model dapat menjawab pertanyaan permodelan? Apakah kejadian Apakah model memuat semua direpresentasikan kejadian yang ada pada model Logika dengan benar? konseptual? Apakah rumus matematika dan relasi benar? Apakah ukuran Apakah model memuat semua statistik relasi yang ada dalam model dirumuskan konseptual? dengan benar?

7/28/2005


4

Model

Verifikasi

Validasi

Komputer atau simulasi

Apakah kode komputer memuat semua asapek mode logika?

Apakah model komputer merupakan representasi valid dari sistem nyata?

Apakah statistik dan rumus dihitung dengan benar?

Dapatkah model komputer menduplikasi kinerja sistem nyata?

Apakah mode mengandung kesalahan pengkodean?

Apakah output model komputer mempunyai kredibilitas dengan ahli sistem dan pembuat keputusan?

7/28/2005


5

Petunjuk umum dalam menentukan tingkat kedetailan yang diperlukan dalam model simulasi : • Hati-hati dalam mendefinisikan • Model-model tidak valid secara universal • Memanfaatkan ‘pakar’ dan analisis sensitivitas untuk membantu menentukan level detil model • Validasi model konseptual tidak petunjuk umum/baku. • Validasi model konseptual dapat dilakukan dg: 1. Representasi kejadian sistem 2. Identifikasi Eksplisit Elemen yang Harus Ada dalam Model 7/28/2005


6

Verifikasi dan Validasi Model Logis: • Identifikasi Eksplisit Elemen yang Harus Ada dalam Model dengan: ¾ Validasi bahwa model logis mengandung semua kejadian dalam model konseptual ¾ Verifikasi hubungan di antara kejadian ¾ Verifikasi bahwa model logis memproses kejadian secara simultan dengan urutan benar ¾ Verifikasi bahwa semua variabel status yang berubah karena terjadinya suatu kejadian diperbaiki dengan benar

• Verifikasi statistik dan ukuran kerja

7/28/2005


7

•Verifikasi rumus dan relasi: Untuk kasus sistem komputer time-shared, periksa kembali rumus dan relasi yang didefinisikan pada model logika berikut: N_CALLS=N_CALLS+1; CUM_CONNECT_TIME=CUM_CONNECT_TIME+(T_NEXT_CAL L_T)*N; T=T_NEXT-CALL; T_NEXT_CALL=T+F_NEXT_CALL; CUM_CONNECT_TIME=CUM_CONNECT_TIME+(T_CALL_END( i)-T)*N; N=N-1;T=T_CALL-END(i); set PORT_STATUS (i) menganggur N=N+1; cari port yang menganggur (i); T_CALL_END(i)=T+F_CONNECT_TIME;CUM_CONNECT=CUM_ CONNECT+1 7/28/2005


8

Verifikasi Model Komputer: Teknik 1. Buatlah dan debug program komputer dalam modul-modul atau subprogramsubprogram Teknik 2. Buatlah program komputer secara bersama-sama (lebih dari satu orang) Teknik 3. Menjalankan simulasi dengan berbagai variasi parameter input dan memeriksa apakah outputnya reasonable Teknik 4. Melakukan “trace”. Teknik ini merupakan salah satu teknik yang powerful yang dapat digunakan untuk mendebug program simulasi event diskrit. Teknik 5. Model sebaiknya dapat dijalankan (jika memugkinkan) dengan asumsi sederhana. 7/28/2005


9

Teknik 6. Untuk beberapa model simulasi, akan lebih bermanfaat untuk melakukan observasi sebuah animasi dari output simulasi. Teknik 7. Tulislah mean sampel dan varinasi sampel untuk setiap probabilitas distribusi input simulasi, dan bandingkan dengan mean dan variansi yang diinginkan (misalnya secara historis) Teknik 8. Gunakan paket simulasi

7/28/2005


10

Verifikasi model komputer dapat dilakukan dengan: 1. Metode pemrograman terstruktur 2. Penelusuran model simulasi 3. Pengujian 4. Pengujian relasi logis 5. Verifikasi dengan model analitis 6. Verifikasi menggunakan grafik Prinsip pemrograman terstruktur termasuk : • desain Atas-Bawah (Top-Down). Program dirancang mulai dari proses level tertinggi yang kemudian didekomposisi menjadi modul pendukung yang kemudian dapat didekomposisi lagi. • modularitas : setiap modul pendukung bertanggung jawab untuk satu fungsi. 7/28/2005


11

• perbaikan langkah demi langkah : setiap modul dikembangkan dengan perbaikan langkah-demilangkah dan diakhiri dengan kode khususbahasa pemrograman. Beberapa langkah perbaikan sudah terjadi pada pengembangan model logis. • pemampatan modul: modul harus pendek. • kontrol terstruktur : semua kode kontrol harus sangat terstruktur menggunakan pernyataan IFTHEN-ELSE, WHILE, REPEAT-UNTIL, FOR DAN CASE. Penggunan pernyataan GOTO harus dihindarkan.

7/28/2005


12

Penelusuran Simulasi • Beberapa bahasa simulasi menyediakan kemampuan terpasang penelusuran simulasi. • Jika menggunakan bahasa umum (spt C++) analisis hrs membangun sendiri penelusuran simulasi. Pengujian • Bottom-up:terendah (spt modul dasar) diuji terlebih dahulu lalu bergerak terus sampai modul utama. • Top down:modul utama diuji terlebih dahulu lalu bergerak terus sampai modul terendah.

7/28/2005


13

Pengujian Relasi Logis • Didasarkan pd hukum konservasi atau statistik. • Jika tdk diperhatikan, maka model bukan implementasi benar model logika. • Saat paling sesuai untuk memeriksa relasi itu adalah ketika model berjalan tahap demi tahap VALIDASI MODEL SIMULASI Persfektif Umum Simulasi: • Eksperimen dengan model simulasi utk eksperimen sistem aktual • Kemudahan atau kesulitan dari proses validasi tgt pada kompleksitas sistem yang dimodelkan 7/28/2005


14

• Model simulasi dari sebuah sistem yg kompleks hanya dpt menjadi pendekatan thd aktual sistem • Model simulasi sebaiknya selalu dibangun untuk sekumpulan tujuan tertentu • Buku catatan dari asumsi model simulasi sebaiknya diperbaharui secara berkala • Model simulasi sebaiknya divalidasi relatif thd ukuran kinerja yg akan digunakan utk pengambilan keputusan • Pembentukan model dan validasi sebaiknya dilakukan sepanjang pensimulasian • Pada umumnya tidak mungkin untuk membentuk validasi statistik secara formal diantara data output model dengan data output sistem aktual 7/28/2005


15

Beberapa metode validasi adalah: • perbandingan output simulasi dengan sistem nyata. • metode Delphi. • pengujian Turing. • perilaku ekstrim Metode Delphi terdiri dari prosedur interaktif berikut: • Kuesioner yg memuat pertanyaan respon sistem nyata terhadap input tertentu atau perubahan struktural dikirim ke setiap anggota panel. • didasarkan pada respon akan kuesioner pertama, kuesioner kedua dibentuk yang akan menarik respon lebih spesifik dari panel. • kuesioner baru dikirimkan ke panel bersamaan dengan pemurnian respon panel akan pertanyaan dari tahap sebelumnya. 7/28/2005


16

2005 created by Hotniar Siringoringo 1

Recommend Documents