ZAŘÍZENÍ PRO ZPRACOVÁNÍ AUDIO SIGNÁLU POMOCÍ SIGNÁLOVÉHO PROCESORU

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ BRNO UNIVERSITY OF TECHNOLOGY

FAKULTA ELEKTROTECHNIKY A KOMUNIKAČNÍCH TECHNOLOGIÍ ÚSTAV RADIOELEKTRONIKY FACULTY OF ELECTRICAL ENGINEERING AND COMMUNICATION DEPARTMENT OF RADIO ELECTRONICS

ZAŘÍZENÍ PRO ZPRACOVÁNÍ AUDIO SIGNÁLU POMOCÍ SIGNÁLOVÉHO PROCESORU DEVICE FOR AUDIO SIGNAL PROCESSING BY MEANS OF SIGNAL PROCESSOR

DIPLOMOVÁ PRÁCE MASTER'S THESIS

AUTOR PRÁCE

Bc. LUKÁŠ LEV

AUTHOR

VEDOUCÍ PRÁCE SUPERVISOR

BRNO 2012

prof. Ing. LUBOMÍR BRANČÍK, CSc.

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ Fakulta elektrotechniky a komunikačních technologií Ústav radioelektroniky

Diplomová práce magisterský navazující studijní obor Elektronika a sdělovací technika Student: Ročník:

Bc. Lukáš Lev 2

ID: 106594 Akademický rok: 2011/2012

NÁZEV TÉMATU:

Zařízení pro zpracování audio signálu pomocí signálového procesoru POKYNY PRO VYPRACOVÁNÍ: Prostudujte problematiku signálových procesorů a proveďte rešerši dostupných typů od různých výrobců. Porovnejte vhodnost použití vybraných procesorů pro účely zpracování audio signálu a navrhněte základní koncepci zařízení. Na základě předchozích rešeršních prací navrhněte celkové obvodové zapojení zařízení pro zpracování audio signálu pomocí signálového procesoru. Oveřte funkci návrhu simulacemi jednotlivých částí zapojení v programu PSpice nebo podobném. Navrhněte plošné spoje zařízení v programu Eagle, proveďte kompletní konstrukci zařízení, navrhněte a optimalizujte program pro signálový procesor. Proveďte laboratorní měření charakteristik navrženého zařízení a porovnejte je s výsledky počítačových simulací. DOPORUČENÁ LITERATURA: [1] SMÉKAL, Z., SYSEL, P. Signálové procesory. Praha: Sdělovací technika, 2006. [2] ZÖLZER, U. Digital Audio Signal Processing. 2nd edition. Chichester: John Wiley & Sons, 2008. Termín zadání:

6.2.2012

Termín odevzdání:

18.5.2012

Vedoucí práce: prof. Ing. Lubomír Brančík, CSc. Konzultanti diplomové práce:

UPOZORNĚNÍ:

prof. Dr. Ing. Zbyněk Raida Předseda oborové rady

Autor diplomové práce nesmí při vytváření diplomové práce porušit autorská práva třetích osob, zejména nesmí zasahovat nedovoleným způsobem do cizích autorských práv osobnostních a musí si být plně vědom následků porušení ustanovení § 11 a následujících autorského zákona č. 121/2000 Sb., včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č.40/2009 Sb.

ABSTRAKT Diplomová práce pojednává o problematice zpracování audio signálu pomocí signálového procesoru. V současné době se signálový procesor vyskytuje téměř ve všech zařízeních, které zpracovávají či nějak upravují zvuk v digitální formě. Cílem této diplomové práce je pak prostudovat signálové procesory od různých výrobců, které jsou v dnešní době na trhu a vybrat z nich vhodný typ pro zařízení, které bude zpracovávat audio signál. Pomocí tohoto signálového procesoru potom navrhnout schéma zapojení pro zařízení, které bude zpracovávat audio signál a v programu PSpice simulovat části zapojení a postavit toto zařízení.

KLÍČOVÁ SLOVA Signálový procesor, DSP , úprava zvuku, zvuk v digitální formě, PSpice

ABSTRACT Master´s work discusses the issue of processing audio signal by means of signal processor. At present, the signal processor occurs in almost all devices that process or somehow modify sound in digital form. The aim of this master´s thesis is to study the signal processors from different producers, which are now on the market and select one suitable type for device that will process the audio signal. With this signal processor then propose a circuit diagram for a device that will process the audio signal and the PSpice simulation of the circuit and construct this device.

KEYWORDS Signal Processor, DSP, audio modify, audio in digital form, PSpice

LEV, Lukáš. Zařízení pro zpracování audio signálu pomocí signálového procesoru. Brno Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky, 2011. 47 s., 14 s. příloh. Diplomová práce. Vedoucí práce: prof. ing. Lubomír Brančík, CSc.

PROHLÁŠENÍ Prohlašuji, že svou diplomovou práci na téma Zařízení pro zpracování audio signálu pomocí signálového procesoru jsem vypracoval samostatně pod vedením vedoucího diplomové práce a s použitím odborné literatury a dalších informačních zdrojů, které jsou všechny citovány v práci a uvedeny v seznamu literatury na konci práce. Jako autor uvedené diplomové práce dále prohlašuji, že v souvislosti s vytvořením této diplomové práce jsem neporušil autorská práva třetích osob, zejména jsem nezasáhl nedovoleným způsobem do cizích autorských práv osobnostních a/nebo majetkových a~jsem si plně vědom následků porušení ustanovení § 11 a následujících zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon), ve znění pozdějších předpisů, včetně možných trestněprávních důsledků vyplývajících z ustanovení části druhé, hlavy VI. díl 4 Trestního zákoníku č. 40/2009 Sb. V Brně dne ..............................

.................................... (podpis autora)

PODĚKOVÁNÍ Děkuji vedoucímu diplomové práce prof. ing. Lubomíru Brančíkovi, CSc. za účinnou metodickou, pedagogickou a odbornou pomoc při zpracování mé diplomové práce.

V Brně dne ..............................

.................................... (podpis autora)

Faculty of Electrical Engineering and Communication Brno University of Technology Purkynova 118, CZ-61200 Brno, Czechia http://www.six.feec.vutbr.cz

Výzkum popsaný v této diplomové práci byl realizován v laboratořích podpořených z projektu SIX; registrační číslo CZ.1.05/2.1.00/03.0072, operační program Výzkum a vývoj pro inovace.

OBSAH Seznam obrázků

vi

Úvod

1

1

2

2

DIGITÁLNÍ SIGNÁLOVÝ PROCESOR 1.1

Architektura DSP ...................................................................................... 2

1.2

Rozdělení DSP .......................................................................................... 3

Výrobci a jejich DSP 2.1

4

Texas Instrument....................................................................................... 4

2.1.1

Jedno jádrové digitální signálové procesory DSP C6000 ..................... 4

2.1.2

Více jádrové procesory DSP C6000 ..................................................... 4

2.1.3

DSP s velmi nízkou spotřebou C5000 .................................................. 5

2.2

Analog Devices ......................................................................................... 6

2.2.1

Signálový procesor Blackfin ................................................................. 6

2.2.2

Signálový procesor Sharc ..................................................................... 7

2.2.3

Signálový procesor SigmaDSP ............................................................. 7

2.3

Freescale ................................................................................................... 9

2.3.1

Freescale StarCore ................................................................................ 9

2.3.2

Freescale DSP56K .............................................................................. 10

3

Výběr vhodného DSP

11

4

Základní koncepce zařízení

12

5

4.1

Zařízení s obvodem ADAU1701 ............................................................ 12

4.2

Zařízení s obvodem ADAU1445 ............................................................ 13

4.3

Výběr vhodné koncepce.......................................................................... 14

Návrh zařízení 5.1

15

Signálový procesor ADAU1445 a převodník ADC/DAC ...................... 15

5.1.1

Signálový procesor ADAU1445 ......................................................... 15

5.1.2

Převodník ADC/DAC ......................................................................... 18

5.2

Vstupní a výstupní filtr ........................................................................... 20

5.3

Část pro komunikaci s okolím ................................................................ 23

iv

5.4

Napájecí část ........................................................................................... 23

6

návrh desky plošných spojů

26

7

Pájení a oživení zařízení

27

8

9

7.1

Pájení ...................................................................................................... 27

7.2

Oživení .................................................................................................... 27

MĚŘENÍ CHARAKTERISTIK ZAPOJENÍ

28

8.1

Měření charakteristik vstupního filtru .................................................... 28

8.2

Měření charakteristik výstupního filtru .................................................. 30

8.3

Programování procesoru ADAU1445 .................................................... 32

Programování v programu sigmastudio 3.5

34

9.1

SigmaStudio 3.5 ...................................................................................... 34

9.2

Měření charakteristik programu na vývojovém kitu ADAU1701MINIZ 39

10 závěr

43

Literatura

45

Seznam symbolů, veličin a zkratek

46

Seznam příloh

47

v

SEZNAM OBRÁZKŮ Obr. 1.1 Základní řetězec pro zpracování signálu pomocí DSP (převzato z [3]). ........... 2 Obr. 2.1 Blokové schéma více jádrového DSP řady C6000 od firmy Texas Instrument ( převzato z [4] ). .............................................................................................. 5 Obr. 2.2 Blokový diagram signálového procesoru Blackfin ADSP-BF561 (převzato z [5]).................................................................................................................. 6 Obr. 2.3 Blokový diagram signálového procesoru SigmaDSP ADAU1445 ( převzato z [5]).................................................................................................................. 8 Obr. 2.4 Program SigmaStudio od firmy Analog Devices ( p5evyato z [5]). .................. 9 Obr. 4.1 Základní koncepce zařízení s obvodem ADAU1701. ...................................... 12 Obr. 4.2 Základní koncepce zařízení s obvodem ADAU1445. ...................................... 13 Obr. 5.1 Blokový diagram signálového procesoru SigmaDSP ADAU1445 ( převzato z [6])................................................................................................................ 16 Obr. 5.2 Rozložení pinů pro signálový procesor ADAU1445 v pouzdře 100-TQFP ( převzato z [6]). ............................................................................................. 18 Obr. 5.3 Blokový diagram ADC/DAC převodníku AD1938 ( převzato z [7]). ............. 19 Obr. 5.4 Rozložení pinů obvodu AD1938 pro pouzdro 48-LQFP (převzato z [7]). ...... 20 Obr. 5.5 Pouzdro operačního zesilovače AD8608 (převzato z [8]). ............................... 21 Obr. 5.6 Vstupní aktivní filtr typu pásmová propust ..................................................... 21 Obr. 5.7 Charakteristika vstupního filtru ........................................................................ 22 Obr. 5.8 Výstupní aktivní filtr typu dolní propust .......................................................... 22 Obr. 5.9 Charakteristika výstupní filtru .......................................................................... 23 Obr. 5.10 Blokové schéma napěťového regulátoru ADP3336 (převzato z [9]). ............ 24 Obr. 5.11Schéma zapojení napěťového regulátoru ADP3336........................................ 24 Obr. 5.12 Blokový diagram napěťového regulátoru ADP3339 (převzato z [10]). ......... 25 Obr. 5.13 Schéma zapojení napěťového regulátoru ADP3339....................................... 25 Obr. 5.14 Schéma napěťového regulátoru pro 1,8V řízeným signálovým procesorem. 25 Obr. 6.1 Rozložení jednotlivých částí zařízení na DPS .................................................. 26 Obr. 8.1 Modulová kmitočtová charakteristika vstupního filtru s AD8608 ................... 29 Obr. 8.2 Modulová kmitočtová charakteristika výstupního filtru s AD8608 ................. 31 Obr. 8.3 Programátor USBi od firmy Analog Devices (převzato z [5]) ......................... 32 Obr. 8.4 Vývojový kit ADAU1701MINIZ (převzato z [5]) ........................................... 33

vi

Obr. 9.1 Základní prostředí programu SigmaStudio 3.5................................................. 34 Obr. 9.2 Nastaveni signálového procesoru v programu SigmaStudio. ........................... 35 Obr. 9.3 Realizace funkce MUTE v programu SigmaStudio. ........................................ 36 Obr. 9.4 Realizace funkce VOLUME v programu SigmaStudio ................................... 36 Obr. 9.5 10-pásmový ekvalizér realizovaný v programu SigmaStudio .......................... 37 Obr. 9.6 Zapojení výhybky v cestě signálu v programu SigmaStudio ........................... 37 Obr. 9.7 Nastavení parametrů výhybky v programu SigmaStudio. ................................ 38 Obr. 9.8 Frekvenční charakteristika programové dolní propusti. ................................... 40 Obr. 9.9 Frekvenční charakteristika programové pásmové propusti. ............................. 41 Obr. 9.10 Frekvenční charakteristika programové horní propusti. ................................. 42

vii

ÚVOD V dnešní době, kdy téměř veškeré vnitřní signály zařízeních, které využíváme jsou v digitální formě ať již datová komunikace, MP3 přehrávače, mobilní telefony, domácí audio systémy či přenosné audio systémy je nutné většinou tyto signály nějak upravit či změnit. Například pokud chceme změnit hlasitost či zvýraznit nižší tóny hudby u televize nebo převádět stereo signál na signál pro více reproduktorů je nutné použít obvod, který nám nebude tento signál zpožďovat a je schopen na tento signál aplikovat složité algoritmy. Tento obvod se nazývá digitální signálový procesor. Cílem této semestrální práce je vybrat vhodný typ signálového procesoru pro zařízení, které bude zpracovávat audio signál na základě ceny koncového zařízení, jeho složitosti a také s co nejjednodušší změnou vnitřního programu signálového procesoru. Na trhu je dnes velké množství výrobců, kteří tyto signálové procesor vyrábějí v mnoha variantách s různým výkonem a rozdílnými perifériemi. Mezi největší výrobce signálových procesorů se řadí firmy Texas Instruments, Analog Devices a Freescale. Rozdíl mezi jednotlivými řadami signálových procesorů od různých výrobců bude rozebrán v dalších kapitolách.

1

1

DIGITÁLNÍ SIGNÁLOVÝ PROCESOR

Digitální signálový procesor ( DSP ) je mikroprocesor, který je speciálně určen pro zpracování signálů v reálném čase neboli zpracování v co nejkratším čase. Signálové procesory byly vytvořeny kvůli náhradě analogových obvodů, jelikož analogové obvody pro tyto účely byly náročné z hlediska návrhu, kdy pro každé zařízení, bylo nutné navrhnout samostatný obvod nastavení a provedení. U analogových obvodů pro zpracování signálů po jejich výrobě, již není možno jejich funkci téměř modifikovat. Tyto problémy však u DSP nenastávají, jelikož vnitřní program těchto signálových procesorů lze kdykoliv změnit. Základní řetězec pro zpracování signálu pomocí signálového procesoru je vidět na obr. 1.1, kdy na vstupu řetězce dochází ke změně analogového signálu na signál digitální pomocí A/D převodníku (v angličtině ADC), který je průběžně zpracováván pomocí DSP s určitým algoritmem a na výstupu je opět změněn na analogový pomocí D/A převodníku (v angličtině DAC).

Obr. 1.1 Základní řetězec pro zpracování signálu pomocí DSP (převzato z [3]).

V některých zařízeních není nutné, aby byl tento řetězec kompletní např. v přehrávači disků CD je použita pouze druhá polovina řetězce, kdy digitální signál je načten z disku CD, zpracován DSP a převeden na analogový signál pomocí DAC.

1.1

Architektura DSP

Většina dnešních signálových procesorů je vystavěna na Harvardské architektuře, kde je oddělena paměť dat od paměti programu. Tímto kód programu a dat využívá vlastní sběrnice a zvyšuje tak propustnost celého systému. Zvláštností signálového procesoru oproti jiným procesorům je ta, že kromě aritmeticko-logické jednotky (ALU) obsahuje navíc rychlou násobičku, která dokáže násobení s přičítáním v jednom kroku. Toto je prakticky základní operace většiny filtrů.

2

Pokud si například vezmeme rovnici filtru s konečnou impulzní odezvou: 𝑦[𝑛] = ℎ[𝑛] ∗ 𝑥[𝑛] = ∑𝑀 𝑘=0 ℎ[𝑘]𝑥[𝑛 − 𝑘]

(1)

tak zde vidíme, že h[k]*x[n-k] reprezentuje součin dvou čísel a suma pak reprezentuje součet. Jak jsme si tedy uvedli, výše signálový procesor v každém cyklu dokáže provést jednu tuto operaci. Toto je oproti normálním procesorům, které nejsou pro tento způsob výpočtu upraveny veliké zrychlení. Normální procesor bez tohoto systému by nejdříve musel vynásobit dvě čísla a poté je ještě přičítat k výsledku, což mu snižuje výpočetní výkon v těchto operacích oproti DSP. Dalšího výrazného zrychlení se docílilo pomocí specializovaných výpočetních jednotek procesoru, které dokážou pracovat paralelně.

Rozdělení DSP

1.2

Základním dělením signálových procesorů, kromě dělení dle výkonu či počtu periférií, je také dělení dle použité aritmetiky, kde DSP pracují: • • •

v celočíselné aritmetice v aritmetice s pevnou řádovou čárkou v aritmetice s plovoucí řádovou čárkou

Procesory pracující s celočíselnou aritmetikou jsou výhodné pouze tam, kde hledáme nejlevnější koncové řešení a nevadí nám výrazně náročnější vývoj algoritmu. V těchto algoritmech je nutné neustále převádět reálná čísla na celá a mezivýsledky výpočtu se musí neustále upravovat. Oproti tomu procesory s plovoucí řádovou čárkou jsou mnohem jednodušší na vývoj aplikací ale jejich cena a spotřeba energie je větší. Kompromisem mezi těmito řešeními jsou pak procesory s pevnou řádovou čárkou, ale prakticky je není možno odlišit od procesorů pracujících v celočíselné aritmetice. Další dělení signálových procesorů je pak: • •

jedno jádrové DSP více jádrové DSP

3

2

VÝROBCI A JEJICH DSP

V této kapitole bude rozebráno několik signálových procesorů od různých výrobců a jejich základní parametry.

2.1

Texas Instrument

Firma Texas Instrument má v dnešní době na trhu několik řad signálových procesorů, které se dělí dle cílového použití. Například řada C5000, což jsou signálové procesory s velmi nízkou spotřebou pro použití v přenosných audio systémech, biometrických zařízeních pro snímání otisků prstů nebo přenosná zdravotnická zařízení. Další řada C6000 je o něco výkonnější řada pro použití v technice: video, audio, hlasové služby, konferenční, testovací a měřící technika. Firma texas Instrument dodává také na trh kombinované systémy DSP + procesor ARM pod označením Integra. Tyto zařízení se hodí například tam, kde potřebujeme zobrazovat rozhraní například na display o což se postará ARM procesor a DSP jádro zařídí okolní výpočty a zpracování signálu. Poslední řadou jsou pak více jádrové procesory C6000, které se používají v telekomunikacích, zdravotnictví, kriticky důležitých zařízeních a základových stanicích.

2.1.1 Jedno jádrové digitální signálové procesory DSP C6000 Jedno jádrové signálové procesory řady C6000 s označením TMS320C6000 se vyrábějí v mnoha variantách s různým výkonem. V dnešní době má Texas Instrument v této řadě 85 DSP s frekvencí od 150 MHz do 1200 MHz. Dále lze vybírat procesory s výkonem 300 - 9600 MMACS, kde 1MACS - provedení jedné operace násobení s akumulací za sekundu, pamětí RAM od 64 KB do 2 MB a dalšími perifériemi jako : pamětí L1, L2, podporou externích pamětí, interním DMA řadičem, komunikačním rozhraním I2C, SPI, UART či hardwarovou akcelerací. Tyto procesory se pak ještě dělí na výpočet s celočíselnou aritmetikou či aritmetikou s plovoucí řádovou čárkou.

2.1.2 Více jádrové procesory DSP C6000 Více jádrové procesory řady C6000 TMS320C6472 pracují na frekvencí až 4,2GHz. Vyrábějí se verze se třemi různými rychlostmi, které umožňují výrobcům vyvinout produkty náročné na rychlost zpracování, které vyžadují maximální energetickou účinnost. Obsahuje šest vysokorychlostních jader C64x+, pracujících na frekvenci 500MHz, 625MHz a 700 MHz. U těchto procesorů je zajištěna zpětná kompatibilita s ostatními signálovými procesory C64x. Nejvýkonnější DSP z této řady pak dosahuje výkonu 33600 MMACS při 4,2 GHz a obsahuje 4,8 MB paměti L1/L2 RAM na čipu. Samozřejmostí jsou pak také ostatní periférie jako je gigabitový Ethernet, DDR2 paměti, Utopia, I2C, GPIO - vstupně / výstupní piny a další. Na dalším obrázku je pak vidět blokové schéma více jádrového procesoru DSP C6000.

4

Obr. 2.1 Blokové schéma více jádrového DSP řady C6000 od firmy Texas Instrument ( převzato z [4] ).

2.1.3 DSP s velmi nízkou spotřebou C5000 Další řada, kterou firma Texas Instrument má na trhu je řada C5000, která se vyznačuje velmi nízkou spotřebou. Tato řada je nejméně výkonná ze všech tří představených řad od firmy Texas Instrument. To je dáno zvláště tím, že řada C5000 je určena pro přenosná zařízení, kde jsou kladeny největší nároky na výdrž baterií. Proto se výkon výrobků z této řady pohybuje mezi 50 až 600 MMACS a frekvence pak mezi 50 a 300MHz.

5

2.2

Analog Devices

Analog devices je další firma na trhu s digitálními signálovými procesory. Portfolio této firmy se dělí na 5 druhů DSP, kde každý druh se vyznačuje jiným výkonem a jiným zaměřením na cílovou skupinu zařízení. Tyto druhy digitálních signálových procesorů jsou Blackfin, Sharc, SigmaDSP, TigerSharc a ADSP-21XX. V této práci nemá cenu rozebírat poslední dvě řešení, a proto se blíže podíváme pouze na první tři.

2.2.1 Signálový procesor Blackfin Výkon signálových procesorů řady Blackfin se pohybuje od 800 MMACS po 2400MMACS při frekvenci jádra 400 až 600 MHz. V této řadě je možno si vybrat jedno či dvou jádrové procesory. Tato řada procesorů se nejvíce hodí pro složitější aplikace, jako jsou telekomunikační sítě, mobilní telefony, IP telefonie, kamerové systémy, Set-Top boxy a digitální media. Dále se procesory Blackfin využívají převážně v automobilovém průmyslu ať již pro navigační systémy, rádia nebo zpracovávání dat a v domácnostech pro multimediální systémy.

Obr. 2.2 Blokový diagram signálového procesoru Blackfin ADSP-BF561 (převzato z [5]).

6

2.2.2 Signálový procesor Sharc Signálový procesor Sharc je středně výkonné DSP od firmy Analog Devices, které používá aritmetiku s plovoucí řádovou čárkou. Výkony těchto procesorů se pohybují od 300 do 800 MMACS. Procesory Sharc mají implementován systém pro akceleraci při výpočtech FIR, IIR filtrů a FFT. Obsahují UART, I2S a mnoho dalších periférií. Nejvyšší modely obsahují 5 Mbit paměti RAM na čipu a 4Mbit paměti ROM. Další věcí, kterou procesory Sharc obsahují, jsou unikátní periférie pro práci se zvukem jako precizní generátor hodinového signálu, S/PDIF vysílač a další.

2.2.3 Signálový procesor SigmaDSP SigmaDSP procesory jsou plně programovatelné digitální signálové procesory určené primárně pro zpracování zvuku. Tyto procesory jsou jednoduše programovatelné přes grafický software SigmaStudio Graphical Developtment Tool a jsou především určeny pro přenosné audio a automobilový průmysl. Některé druhy SigmaDSP procesorů obsahují ADC a DAC převodníky na čipu nebo výstupní zesilovače. Proccesory SigmaDSP se vyrábějí s různými perifériemi, kde například základní model ADAU1701 obsahuje 8 digitálních vstupů a 8 digitálních výstupů a 12 GPIO pinů. Tento model je možno jednoduše naprogramovat pro načtení programu z externí paměti a obsahuje 2 ADC převodníky a 4 DAC převodníky. O něco výkonnější model ADAU1445 pak obsahuje 24 digitálních vstupů a 24 digitálních výstupů a stejný počet GPIO pinů jako model ADAU1701. Hlavním rozdílem mezi ADAU1445 a ADAU1701 je počet digitálních vstupů a výstupů a také ten, že model ADAU1445 neobsahuje ADC a DAC. U tohoto modelu se počítá s připojením externího obvodu s různým počtem ADC a DAC. Další periférie, kterou obsahuje model ADAU1445 je S/PDIF vysílač a přijímač.

7

Obr. 2.3 Blokový diagram signálového procesoru SigmaDSP ADAU1445 ( převzato z [5]).

Další výhodou signálových procesorů z řady SigmaDSP je jejich programování přes grafický program SigmaStudio, který umožňuje nejpoužívanější funkce vložit do programu jako bloky a ty pak propojovat mezi sebou. Na dalším obrázku číslo 2.4 je možné vidět práci s programem SigmaStudio. Tento program je možné volně stáhnout na stránkách firmy Analog Devices a podporuje všechny procesory rodiny SigmaStudio. Jak je vidět z obrázku 2.4 tak programování jednoduchých funkcí jako je například ekvalizér či FIR, IIR filtr je opravdu jednoduché a rychlé. Další výhodou signálových procesorů SigmaDSP je jejich nízká cena a možnost implementace do programu Sigma Studio algoritmy jiných výrobců, jako je například Dolby Laboratories, kteří již mají hotové algoritmy pro úpravu zvuku.

8

Obr. 2.4 Program SigmaStudio od firmy Analog Devices ( p5evyato z [5]).

2.3

Freescale

Firma Freescale má dnes na trhu dvě základní řady signálových procesorů, a to řadu DSP56K a rodinu založenou na technologii StarCore. Zatímco rodina StarCore je zaměřena spíše na oblasti komunikace, letectví a obrana, lékařské a průmyslové technologie, pak řada DSP56K je zaměřena na oblasti hudby.

2.3.1 Freescale StarCore Procesory řady StarCore jsou programovatelné procesory s jedním, dvěma, čtyřmi či šesti jádry dle typu signálového procesoru. Dále je možné si vybrat procesory s podporou 10/100 Mbps Ethernetu. Procesory typu StarCore se programují v programu CodeWarrior, který je možno stáhnout na stránkách Freescale. Nejvyšší řada procesorů rodiny StarCore je DSP MSC8256, což je šest StarCore DSP SC3850 základních subsystémů, z nichž každý má:

9

• • •

SC3850 DSP jádro až na 1GHz 512kb L2 paměti 1056 KB M3 sdílené paměti, která je plně programovatelná

Dále obsahuje rozhraní pro DDR2/3 paměťové moduly do rychlosti 800MHz, vysokorychlostní připojení přes PCI Express 4x / 1x a další periférie jako je UART, I2C, 32GPIO vstupně výstupních pinů a 16 časovačů.

2.3.2 Freescale DSP56K Procesory z rodiny DSP56K s označením Symfonie vynikají zpracováváním zvuku pro automobilový průmysl, spotřební a profesionální audio aplikace vyžadující vysoký výkon pro výpočty. Dále jsou pak tyto DSP vhodné pro profesionální audio trh, který vyžaduje zpracování zvukového záznamu či digitální syntézu zvuku. Procesory Symfonie se vyrábějí ve dvou variantách, a to s jedním či dvěma jádry. V těchto dvou kategoriích je pak ještě několik modelů, které se liší ve velikosti paměti či taktování procesoru. Signálové procesory s označením Symfonie se potom programují pomocí programu Symfonie, který je taktéž možno stáhnout na stránkách výrobce. Program Symfonie je rozšířená vývojová platforma Eclipse, která je open source průmyslový standard.

10

3

VÝBĚR VHODNÉHO DSP

Pro zařízení, které se bude převážně využívat pro zpracování zvuku, jsou nejvhodnější typy signálových procesorů z rodiny DSP56K od firmy Freescale s označením Symfonie, které jsou již pro tento účel vytvořeny. Další možnou volbou jsou pak procesory od firmy Analog Devices z řady SigmaDSP. Pro toto zařízení byly vybrány dva možné signálové procesory a to DSP z řady SigmaDSP od firmy Analog Device. Zde jsou dvě možnosti jak dále postupovat a to použít nižší řadu procesoru s označením ADAU1701, který má výhodu, že již obsahuje dva ADC a čtyři DAC převodníky, tudíž odpadá potřeba umísťovat do zařízení další obvod pro převod ADC a DAC. Další možností je pak obvod ADAU1445, který obsahuje 24 digitálních vstupů a 24 digitálních výstupů a připojit k němu obvod s převodníky ADC a DAC. Obvody od firmy Analog Devices byly vybrány také převážně kvůli jednoduchosti jejich programování přes program SigmaStudio, kde lze provádět jednoduché změny programu velice rychle a je možné měnit parametry nahraného programu za běhu systému bez nutnosti jeho resetování či pozastavení funkce.

11

4

ZÁKLADNÍ KONCEPCE ZAŘÍZENÍ

V předešlé kapitole byly vybrány dva obvody, kde pro každý je nutno vytvořit základní koncepci zařízení pro zpracovávání audio signálu.

4.1

Zařízení s obvodem ADAU1701

Na obrázku 4.1 je vidět základní koncepce zařízení s obvodem ADAU1701. Tento obvod již v sobě obsahuje ADC a DAC převodníky, proto je na vstupu obvodu pouze vstupní filtr typu dolní propust. Na výstup obvodu je pak výstupní rekonstrukční filtr. Napájecí část obvodu pak bude tvořena stabilizátory pro úpravu napájecího napětí na požadovanou úroveň danou obvody. Část komunikace s okolím pak bude tvořena převážně signalizací aktivních vstupů obvodu a jejich přepínáním.

Obr. 4.1 Základní koncepce zařízení s obvodem ADAU1701.

12

4.2

Zařízení s obvodem ADAU1445

Koncepce s obvodem ADAU1445 se bude lišit od předchozí koncepce tím, že do komunikačního řetězce přibude obvod s převodníky ADC a DAC. Tato koncepce je pak vidět na obrázku 4.2. Jako převodník ADC a DAC by byl použit obvod od firmy Analog Devices AD1938, který obsahuje 4 převodníky ADC a 8 převodníků DAC.

Obr. 4.2 Základní koncepce zařízení s obvodem ADAU1445.

13

4.3

Výběr vhodné koncepce

Jelikož je dnes již téměř standardem u domácích kin využití reproduktorů v rozložení 5.1, což znamená použití dvou předních reproduktorů, jednoho středového, dvou zadních a jednoho basového reproduktoru, pak byla zvolena koncepce využívající signálový procesor ADAU1445. Tento procesor bude mít oproti druhé koncepci také tu výhodu, že jeho výkon je přibližně třikrát větší, což nám dovolí použití složitějších algoritmů, které mohou být na signál aplikovány.

14

NÁVRH ZAŘÍZENÍ

5

Návrh zařízeni, pro zpracování audio signálu pomocí signálového procesoru bude rozdělen na několik částí. Jedna část se bude zabývat signálovým procesorem a převodníkem ADC/DAC, další pak vstupním a výstupním filtrem, částí pro komunikaci s okolím a poslední část pak napájecí částí.

5.1

Signálový procesor ADAU1445 a převodník ADC/DAC

5.1.1 Signálový procesor ADAU1445 •

Plně programovatelný audio digitální signálový procesor

•

Programovatelný přes grafické rozhranní SigmaStudio

• • • • • •

Jádro SigmaDSP s taktem 172MHz 3584 instrukcí na vzorek při vzorkovací frekvenci 48 kHz Přizpůsobivá audio směrovací matice 24-kanálový digitální vstup a výstup Možnost načtení programu z externí paměti Jednoduchá implementace algoritmů třetích stran

15

Obr. 5.1 Blokový diagram signálového procesoru SigmaDSP ADAU1445 ( převzato z [6]).

Na obrázku 5.1 je vidět blokový diagram signálového procesoru ADAU1445, kde na levé straně digramu lze pozorovat vstupní části jako je: S/PDIF přijímač, 24kanálový digitální audio vstupy pro připojení ADC převodníku a signály BIT CLOCK, FRAME CLOCK, které jsou nutné pro správný přenos dat z ADC. Na horní straně digramu se poté nachází 1,8V regulátor, který se stará o převod analogového napájení obvodu (3,3 V) na napájení digitální části obvodu (1,8 V). Dále potom piny pro komunikaci přes rozhranní SPI či I2C a pin pro volbu režimu SELFBOOT, který se stará o to, zda se bude nahrávat program z externí paměti či z připojeného zařízení přes jedno ze zmíněných rozhranní. Poté je zde 11 pinů MP, které lze použít pro připojení tlačítek diod a k prvním třem, které je možno přepnout do režimu ADC, lze připojit i potenciometr. Jako poslední jsou ude piny pro připojení externího krystalu. Na pravé straně je zde potom výstupní část, kde se nachází S/PDIF vysílač, 24kanálový digitální audio výstup pro propojení s DAC převodníkem a opět signály BIT CLOCK, FRAME CLOCK, které jsou nutné pro správný přenos dat do DAC. Uvnitř blokového diagramu se nachází programovatelné jádro audio procesoru, přizpůsobivá audio směrovací matice a až 16-kanálový asynchronní vzorkovací převodník. Na dolní straně se poté nachází napájení procesoru. V následující tabulce 5.1 jsou uvedeny základní parametry signálového procesoru ADAU1445. Parametr

Min

Typ

Max

Jednotka

Komentáře

Analogová část Pomocné analogové vstupy Rozlišení

10

Vstupní impedance Vzorkovací frekvence

Bits

200

kΩ

fJÁDRA/896

kHz

Napájení Napájecí napětí Analogové napětí (AVDD)

2,97

3,3

3,63

V

Digitální napětí (DVDD)

1,62

1,8

1,98

V

PLL napětí (PVDD)

2,97

3,3

3,63

V

IOVDD napětí (IOVDD)

2,97

3,3

3,63

V

Napájecí proud Analogový proud (AVDD)

2

mA

PLL proud (PVDD)

10

mA

I/O proud (IOVDD)

10

mA

Velice závislé na počtu aktivních seriových portů a charakteru externí zátěže

Digitální proud (DVDD)

16

Typický program

270

mA

Obsahuje 16 vstupních a výstupních kanálů, 10-pásmový ekvalizér pro každý kanál

Minimální program

115

mA

Obsahuje 2 vstupní a výstupní kanály, 10-pásmový ekvalizér pro každý kanál

Maximální proud (DVDD)

365

mA

Testovací program obsahoval 24 vstupních i výstupních kanálů

Regulátor DVDD napětí

1,65

1,75

1,85

V

Maximálně 500mA odběr

Asynchronní převodních vzorkovacího kmitočtu Dynamický rozsah I/O vzorkovací kmitočet I/O vzorkovací kmitočet (poměr )

139

dB

6

192

1:08

7,75:1

kHz

Frekvence jádra fjádra

172,032

MHz

Tabulka 5.1 Základní parametry signálového procesoru ADAU1445

Na obrázku 5.2 je možné vidět rozložení pinů na pouzdře pro signálové procesory ADAU1442/ADAU1445/ADAU1446.

17

Obr. 5.2 Rozložení pinů pro signálový procesor ADAU1445 v pouzdře 100-TQFP ( převzato z [6]).

5.1.2 Převodník ADC/DAC Pro převod analogového signálu na digitální a opačně byl vybrán obvod od výrobce Analog Devices s označením AD1938. Tento obvod má tu výhodu, že obsahuje 4 analogově-digitální převodníky a zároveň 8 digitálně-analogové převodníky, tudíž není potřeba používat jeden obvod pro převod ADC a další pro DAC. Na obrázku 5.3 je blokový diagram obvodu AD1938, kde jak již bylo řečeno lze vidět čtyři vstupní ADC převodníky na levé straně a osm DAC převodníků na straně pravé. Tento obvod má také tu výhodu, že pomocí SPI komunikačního protokolu jej lze řídit vnějším obvodem a například nastavit výstupní hlasitost signálu.

18

Obr. 5.3 Blokový diagram ADC/DAC převodníku AD1938 ( převzato z [7]).

V tabulce 5.2 jsou vypsány základní parametry obvodu AD1938. Parametry ADC převodníky Rozlišení THD+N Maximální vstupní napětí (diferenční) Offset Izolace mezi jednotlivými kanály Vstupní odpor Vstupní kapacita

Min

-10

DAC převodníky THD+N Použití pouze dvou kanálů Použití osmi kanálů Maximální výstupní napětí Offset Izolace mezi jednotlivými kanály Ovládání hlasitosti (krok) Ovládání hlasitosti (rozsah) Výstupní odpor na každém pinu

-25

Typ 24 -96 1,9 0 -110 14 10

-92 -86 0,88 -4 100 0,375 95 100

Tabulka 5.2 Základní parametry obvodu AD1938( převzato z [5]).

19

Max

-87 10

-75 25

Jednotka Bits dB Vrms mV dB kΩ pF

dB dB Vrms mV dB dB dB Ω

Na obrázku 5.4 lze vidět rozložení pinů obvodu AD1938 pro pozdro 48-LQFP.

Obr. 5.4 Rozložení pinů obvodu AD1938 pro pouzdro 48-LQFP (převzato z [7]).

5.2

Vstupní a výstupní filtr

Jako vstupní a výstupní filtr byl použit filtr, který výrobce doporučuje u daného signálového procesoru použít. Jedná se o aktivní filtry s operačními zesilovači AD8608 od výrobce Analog Devices. V jednom pouzdře 14-SOIC se nacházejí 4 operační zesilovače, jak je vidět na obrázku 5.5

20

Obr. 5.5 Pouzdro operačního zesilovače AD8608 (převzato z [8]).

Pomocí tohoto obvodu výrobce sestavil doporučené aktivní filtry pro vstup do ADC převodníku a výstup z DAC převodníku, které jsou vidět na obrázkách 5.6 a 5.8.

Obr. 5.6 Vstupní aktivní filtr typu pásmová propust

Jelikož obvod AD1938 pro převod analogového signálu na digitální vyžaduje diferenční vstup, je vstupní filtr navržen jako diferenční, kdy druhý signál je stejný jako první, ale otočený o 180°. Obrázek 5.7 ukazuje charakteristiku vstupního filtru, která byla simulována v programu Multisim Analog Devices. Z této charakteristiky je patrné, že se jedná o pásmovou propust, kde propustné pásmo leží mezi frekvencemi 2,5Hz a 200kHz. Sklon charakteristiky vyšší než 200kHz je potom 20dB/dek.

21

Obr. 5.7 Charakteristika vstupního filtru

Obr. 5.8 Výstupní aktivní filtr typu dolní propust

22

Charakteristika výstupního filtru je vidět na obrázku 5.9. Z této charakteristiky je patrné, že se jedná o dolní propust s mezní frekvencí 63kHz a sklon charakteristiky na frekvencích, které jsou vyšší než 63kHz je pak 40dB/dek.

Obr. 5.9 Charakteristika výstupní filtru

5.3

Část pro komunikaci s okolím

Signálový procesor ADAU1445 obsahuje 12 vstupně/výstupních pinů, na které je možné připojit například spínač, diody,potenciometry a popřípadě další obvody. Tyto piny je pak možno programovat pomocí programu SigmaStudio. V zapojení pro tuto práci byly navrženy 4 spínací tlačítka pro ovládání přepínání výstupů, napojeny na piny MP4 - MP7. Dále byly napojeny 4 diody na piny MP8 MP11a také dva potenciometry pro ovládání hlasitosti, které jsou připojeny na piny MP0 a MP1. Procesor ADAU1445 je nutné programovat přes sběrnici I2C, k čemuž slouží převodník USB- I2C přímo prodávaný firmou Analog Devices pod názvem USBi. Toto zařízení je nutné zakoupit, jelikož s ostatními převodníky USB- I2C není možné procesor naprogramovat.

5.4

Napájecí část

Celé zařízení bude napájeno z externího 5V zdroje. Kvůli napájení procesoru a ostatních integrovaných obvodů je však nutné napájení snížit pro potřebu daného obvodu. K tomu slouží dva integrované obvody od firmy Analog Devices s označením ADP3336 a ADP3339. První ze dvou zmiňovaných obvodů bude sloužit pro napájení analogové části obvodu a druhý pro napájení digitální části. Obvod ADP3336 dokáže pracovat se vstupním napětím od +2,6V do +12V a na výstupu dodávat 500mA. Výstupní napětí tohoto regulátoru je pomocí dvou odporů nastaveno no 3,3V, které jsou potřeba pro napájení analogové části signálového procesoru.

23

Na obrázku 5.10 je potom vidět blokový diagram obvodu ADP3336, na dalším obrázku pak schéma jeho zapojení v obvodu (obrázek 5.11).

Obr. 5.10 Blokové schéma napěťového regulátoru ADP3336 (převzato z [9]).

Obr. 5.11Schéma zapojení napěťového regulátoru ADP3336.

Další obvod, který byl použit při návrhu napájení je ADP3339, ten se od předešlého obvodu liší především tím, že odporový dělič pro nastavení napětí je již integrován přímo v obvodě a tudíž toto napětí nelze měnit. Další rozdíl je v dodávaném proudu na výstupu, kde obvod ADP3339 dokáže dodat až 1,5A při vstupním napětí v rozsahu od 2,8V do 6V.

24

Na obrázku 5.12 je možné vidět blokový diagram obvodu ADP3339 a na obrázku 5.13 pak návrh zapojení pro potřeby napájení digitální části signálového procesoru.

Obr. 5.12 Blokový diagram napěťového regulátoru ADP3339 (převzato z [10]).

Obr. 5.13 Schéma zapojení napěťového regulátoru ADP3339.

Další potřebné napájení pro signálový procesor ADAU1445 je 1,8V. Pro potřeby tohoto napájení má v sobě signálový procesor napěťový regulátor, kde stačí k jeho výstupnímu pinu pouze připojit tranzistor a procesor již regulaci tohoto napětí řídí sám. Zapojení tohoto řízení je na obrázku 5.14.

Obr. 5.14 Schéma napěťového regulátoru pro 1,8V řízeným signálovým procesorem.

25

6

NÁVRH DESKY PLOŠNÝCH SPOJŮ

Deska plošného spoje (DPS) byla vytvořena z kompletního schématu, který se nachází v příloze [A.8]. Tato DPS byla navržena jako oboustranná s prokovením, s tím že všechny součástky se nacházejí na straně TOP a ve většině případů se jedná o SMD prvky velikosti 1206. Návrh DPS byl proveden v programu EAGLE 5.0.0. Deska plošných spojů má velikost 256 x 194 mm a její provedení se nachází v příloze [B.1]. V příloze [C.1] je poté možné vidět osazovací plán a v příloze [D.1] je dále seznam použitých součástek. Na obrázku 6.1 je zobrazeno rozložení jednotlivých částí zařízení na desce plošných spojů. Na levé straně se nachází vstupní část zařízení. Výstupní část se poté nachází v levé dolní části a na dolním okraji. Ve střední části se poté nachází signálový procesor a v horní části napájení celého zařízení.

Obr. 6.1 Rozložení jednotlivých částí zařízení na DPS

26

7 7.1

PÁJENÍ A OŽIVENÍ ZAŘÍZENÍ Pájení

Pájení zařízení bylo provedeno ručně pomocí mikropájky ZD-929C a bezoplachové pájecí pasty Microprint 2004 Sn62Pb36Ag2. Nejdříve byly zapájeny odpory a kondenzátory SMD velikosti 1206, po nich následovaly elektrolytické kondenzátory, stabilizátory a konektory. Jako poslední byly zapájeny integrované obvody.

7.2

Oživení

Poté co došlo k osazení desky plošných spojů všemi součástkami, bylo nutno ověřit správnost zapojení a zkontrolovat zda nedošlo někde ke zkratu. Poté došlo k připojení napájení pomocí externího zdroje 6V, kde byl změřen vstupní proud celého zařízení 82,4 mA. Jako další, bylo nutné proměřit, zda je u každého obvodu správné napájecí napětí na daných pinech. Poté byl proměřen primární krystal u obvodu ADAU1445, který kmital na frekvenci 12.288MHz.

27

8

MĚŘENÍ CHARAKTERISTIK ZAPOJENÍ

8.1

Měření charakteristik vstupního filtru

Vstupní filtr zde slouží k odfiltrování nepotřebných frekvencí a pro úpravu signálu pro A/D převodník, který pro svou činnost potřebuje diferenční vstupy od každého signálu. Tedy vstupní signál a k němu signál stejný, ale s fázovým posuvem 180°. Vstupní filtr, jehož zapojení bylo převzato z [6] byl navržen jako pásmová propust s mezními frekvencemi fm1 = 2,5Hz a fm2 = 200kHz. V tabulce 8.1 a na obrázku 8.1 jsou pak vidět data a graf změřené modulové kmitočtové charakteristiky tohoto filtru. Měření bylo provedeno tak, že na vstup byl připojen frekvenční generátor Agilent 33220A s nastaveným výstupním napětím 0,7 V a na výstup tohoto filtru byl pak připojen Digitální osciloskop Tektronix. Tabulka 8.1 Modulová kmitočtová charakteristika vstupního filtru s AD8608

f [Hz] 10 20 30 50 80 100 200 500 800 1000 2000 5000 8000 10000 20000 50000 80000 100000 200000 500000

U2 [V] 0,2 0,82 1,15 1,22 1,23 1,24 1,22 1,23 1,22 1,23 1,22 1,24 1,23 1,22 1,23 1,21 1,18 1,16 0,88 0,15

Au [dB] -10,88 1,37 4,31 4,83 4,90 4,97 4,83 4,90 4,83 4,90 4,83 4,97 4,90 4,83 4,90 4,75 4,54 4,39 1,99 -13,38

28

Příklad výpočtu: 𝑉

0,2

𝐴𝑢[𝑑𝐵] = 20 ∗ log � 𝑉𝑂𝑈𝑇 � = 20 ∗ log �0,7� = −10,88 𝑑𝐵 𝐼𝑁

(2)

Modulová frekvenční charakteristika Au[dB] = f(U2/U1) 10

5

0 Au[dB]

1

10

100

1000

10000

100000

1000000

-5

-10

-15

f[Hz]

Obr. 8.1 Modulová kmitočtová charakteristika vstupního filtru s AD8608

Jak je patrné z obrázku 8.1, tak se dolní mezní frekvence fm1 posunula na hodnotu 21 Hz a horní mezní frekvence zůstala dle navržené na 200kHz. V grafu je červeně vyznačen pokles o 3dB vůči maximální úrovni. Šířka pásma toho filtru je potom tedy B= 199,979 kHz. Poté byla ještě určena strmost filtru, která byla u horního nepropustného pásma 18,68 dB/dek. Zesílení v propustném pásmu pak bylo určeno na několika frekvencích dle tabulky 8.2, kde lze vidět, že zesílení se pohybovalo kolem 1,76. Tabulka 8.2 Zesílení vstupního filtru f [Hz] 100 1000 10000

U2 [V] 1,24 1,23 1,22

Au [-] 1,77 1,76 1,74

29

Příklad výpočtu: 𝑉𝑂𝑈𝑇

𝐴𝑢[−] = �

𝑉𝐼𝑁

1,24

� = � 0,7 � = 1,77

(3)

Měření charakteristik výstupního filtru

8.2

Charakteristika výstupního filtru byla měřena stejně jako charakteristika vstupního filtru, tedy na vstup byl připojen generátor signálu Agilent 33220A s nastaveným výstupním napětím 150 mV a na výstup byl připojen čtyř-kanálový osciloskop Tektronix. V tabulce 8.3 je poté možno nalézt naměřená data. Tabulka 8.3 Modulová kmitočtová charakteristika výstupního filtru s AD8608 f [Hz] 10 20 50 100 200 500 1000 2000 3000 5000 10000 20000 30000 50000 60000 70000 100000 200000

U2 [mV] 140 142 141 141 142 142 142 142 143 142 142 141 135 122 107 95 75 25

Au[dB] -0,59926 -0,47606 -0,53744 -0,53744 -0,47606 -0,47606 -0,47606 -0,47606 -0,4151 -0,47606 -0,47606 -0,53744 -0,91515 -1,79463 -2,93415 -3,96735 -6,0206 -15,563


140

𝐴𝑢[𝑑𝐵] = 20 ∗ log � 𝑉𝑂𝑈𝑇 � = 20 ∗ log �150� = −0,59 𝑑𝐵 𝐼𝑁

30

(4)

Na obrázku 8.2 je poté vidět Modulová kmitočtová charakteristika tohoto výstupního filtru, kde je možné vidět pokles o 3dB na frekvenci fm1 =62 kHz, se sklonem -34 dB/dek. Tyto hodnoty se pak nepatrně liší od hodnot, které byly zjištěny, pomocí simulace v programu PSpice, což mohly způsobit hodnoty použitých SMD součástek, které byly pozměněny z důvodu nedostupnosti stanovených hodnot součástek na trhu

Modulová frekvenční charakteristika Au[dB] = f(U2/U1) 0 -2

10

100

1000

10000

100000

1000000

-4

Au[dB]

-6 -8 -10 -12 -14 -16 -18

f[Hz]

Obr. 8.2 Modulová kmitočtová charakteristika výstupního filtru s AD8608

Dále bylo opět změřeno zesílení na několik vybraných kmitočtech dle následující tabulky 8.4, kde lze vidět, že zesílení se pohybovalo kolem hodnoty 0,95. Tabulka 8.4 Zesílení výstupního filtru f [Hz] 100 1000 10000

U2 [V] 141 142 142

Au [-] 0,94 0,95 0,95

Příklad výpočtu: 𝑉𝑂𝑈𝑇

𝐴𝑢[−] = �

𝑉𝐼𝑁

141

� = �150� = 0,94

(5)

31

8.3

Programování procesoru ADAU1445

Nejdříve bylo zjištěno, zda je přivedeno napájení na správné piny procesoru. Na všech potřebných pinech se nacházelo napětí 3,3 V, kde toto napájení je realizováno pomocí napěťových stabilizátorů ADP3336 a ADP3339. Dále bylo testováno napětí na tranzistoru, který ovládá DSP pro vytvoření napájení digitální části obvodů. Toto napětí se rovnalo 1,78 V což je správné. Poté došlo k nastavení PLL děličky na hodnotu 4 což se nastaví přepínači hodnotou 010. Tímto nastavením dosáhneme výkonu procesoru 3584 instrukcí na vzorek signálu. Dále byl do počítače nainstalován program SigmaStudio 3.5, který slouží pro programování signálových procesorů od firmy Analog Devices. Pomocí USB došlo k připojení programátoru od firmy Analog Devices, který je potřeba pro programování těchto procesorů, programátor USBi převádí komunikaci z USB na I2C a je zobrazen na obrázku 8.3.

Obr. 8.3 Programátor USBi od firmy Analog Devices (převzato z [5])

Problém nastal při snaze zahájit komunikaci se signálovým procesorem ADAU1445, kdy procesor nereagoval na dotazy pro identifikaci ani na žádné jiné. Pro kontrolu funkčnosti byl proveden pokus o zapsání jednoduchého programu do externí paměti, který dopadl úspěšně. Dále byl DSP pomocí přepínače přepnut do režimu, kdy po zapnutí dojde k nahrání programu z externí paměti. Procesor byl resetován pomocí resetovacího obvodu ADM811, ale ani po několika pokusech nebylo možné do procesoru nahrát jakýkoliv program. Nejpravděpodobnější důvod pro selhání komunikace mezi programátorem a signálovým procesorem se jeví chyba v návrhu I2C sběrnice. Jako náhradu pro měření programu pro signálový procesor jsem vybral vývojový kit ADAU1701MINIZ, který se programuje stejným způsobem jako ADAU1445, ale jeho výkon je menší. Tento vývojový kit lze vidět na obrázku 8.4.

32

Obr. 8.4 Vývojový kit ADAU1701MINIZ (převzato z [5])

Tento vývojový kit obsahuje procesor ADAU1701, dva vstupní kanály a čtyři výstupní. Dále obsahuje 3 programovatelná tlačítka a jeden potenciometr.

33

9

9.1

PROGRAMOVÁNÍ V PROGRAMU SIGMASTUDIO 3.5

SigmaStudio 3.5

Program SigmaStudio je možné získat ze stránek Analog Devices [5]. Tento program je určen k programování všech signálových procesorů SigmaDSP. Po prvním spuštění programu dojde k zobrazení úvodního rozhraní, kde je možné provést základní nastavení zařízení, které bude programováno. V levé části se nachází ToolBox, ze kterého bude vybrán typ komunikace počítače a zařízení což v tomto případě bude programátor USBi. Poté bude vybrán signálový procesor ADAU1701 a externí paměť E2PROM. Po přesunutí těchto dvou zařízení do aktivního okna, dojde k jejich propojení s programovacím zařízením USBi a dojde k nastavení jednotlivých adres zařízení, jak je vidět na obrázku 9.1

Obr. 9.1 Základní prostředí programu SigmaStudio 3.5

Dále je zde možno provést nastavení signálového procesoru, jak je vidět na obrázku 9.2. V tomto okně lze nastavit účel GPIO pinů, dále vypnout či zapnout DAC převodníky, či nastavovat polaritu sériové komunikace.

34

Obr. 9.2 Nastaveni signálového procesoru v programu SigmaStudio.

Po provedení základního nastavení signálového procesoru dojde k přepnutí do okna Schematic, kde již dochází k sestavení programu pro DSP. Kompletní zobrazení programu je možné nalézt v příloze [D]. Tento program se skládá z několika základních částí. Jako první je do cesty signálu přivedena násobička, která se stará o násobení vstupního signálu buďto jedničkou či nulou. To zda bude signál násoben jedničkou či nulou je realizováno přepínáním pomocí externího tlačítka, které je připojeno na pin GPIO9. Tímto způsobem lze realizovat funkci MUTE, která po stisknutí tlačítka vypne signál a po jeho opětovném stisku dojde k jeho vrácení na původní úroveň. Blok Togg je zde pro to, aby zajistil přepínání mezi konstantními úrovněmi 1 a 0. Tato část programu je vidět na obrázku 9.3.

35

Obr. 9.3 Realizace funkce MUTE v programu SigmaStudio.

Další část řetězce poté představuje blok, který se stará o regulaci úrovně signálu pomocí externího potenciometru, čímž byla realizována funkce VOLUME. Pro tuto funkci byl použit blok SW vol, kde se nejdříve, vybere počet signálů pro které je blok určen a dále se vybere citlivost na externí potenciometr. Tato část programu je zobrazena na obrázku 9.4.

Obr. 9.4 Realizace funkce VOLUME v programu SigmaStudio

36

Další vložený blok byl 10-pásmový ekvalizér, kde mezní frekvence byly nastaveny na : 50Hz, 100Hz, 500Hz, 700Hz, 1kHz, 2kHz, 5kHz, 10kHz, 15kHz a 20kHz. Výhoda použití tohoto způsobu programování spočívá v jednoduché změně jednotlivých frekvencí ekvalizéru, či snížení nebo zvýšení jeho řádu až na 24-pásem, na obrázku 9.5 je pak vidět zmíněný 10-pásmový ekvalizér.

Obr. 9.5 10-pásmový ekvalizér realizovaný v programu SigmaStudio

V závěrečné části signálové cesty se poté nachází výhybka pro každý ze dvou kanálů. Tato výhybka je sestavena tak, že lze na každý ze dvou výstupů vpustit buď neomezený signál, či signál, který prošel výhybkou. Ze signálů, které prošly výhybkou, máme na výběr: průchod dolní propustí (DP), průchod pásmovou propustí (PP), či průchod horní propustí (HP). Na obrázku 9.6 lze vidět toto zapojení.

Obr. 9.6 Zapojení výhybky v cestě signálu v programu SigmaStudio

37

Na obrázku 9.7 lze potom vidět možnosti nastavení výhybky pro každý signál. V tomto okně lze volit jednotlivé mezní frekvence pro D, PP, HP a dále pak i zesílení na této mezní frekvenci. Další volbou je, zde typ použitého číslicového filtru, který pak má vliv na strmost charakteristiky. Jednotlivé filtry, ze kterých si lze vybírat jsou: Linkwitz-Riley 12, Linkwitz-Riley 24, Linkwitz-Riley 36, Linkwitz-Riley 48, Butterworth 12, Butterworth 18, Butterworth 24, Bessel 12, Bessel 18, Bessel 24.

Obr. 9.7 Nastavení parametrů výhybky v programu SigmaStudio.

Ve výsledném programu [příloha D] jsou pak tyto zapojení použity několikrát, pro využití v jednotlivých kanálech, které jsou rozděleny pro přední reproduktory, centrální reproduktor, zadní reproduktory a basový reproduktor.

38

9.2

Měření charakteristik programu na vývojovém kitu ADAU1701MINIZ

Výše uvedený program byl nahrán do vývojového kitu ADAU1701MINIZ pomocí programátoru USBi. Na jeho vstupní kanál byl připojen generátor a na výstup pak byl připojen osciloskop Tektronix. Byly změřeny 3 charakteristiky pro jednotlivé nastavení výhybky (DP, PP, HP) a nastavení zeslabení pomocí regulace VOLUME. V tabulce 9.1 jsou změřené hodnoty výhybky nastavené na dolní propust s mezní frekvencí fmDP = 250Hz a na obrázku 9.8 je pak vidět frekvenční charakteristika této dolní propusti. Tabulka 9.1 Hodnoty změřené po nastavení výhybky na dolní propust Dolní propust f[Hz] U2[V] Au[dB] 10,00 0,07 -21,11 20,00 0,07 -20,85 30,00 0,07 -21,11 50,00 0,07 -20,85 70,00 0,07 -20,85 100,00 0,07 -20,85 200,00 0,06 -21,51 300,00 0,02 -29,90 500,00 -


0,07

𝐴𝑢[𝑑𝐵] = 20 ∗ log � 𝑉𝑂𝑈𝑇 � = 20 ∗ log �0,75� = −21,11 𝑑𝐵 𝐼𝑁

39

(6)

Frekvenční charakteristika výhybky - DP -20 1

10

100

1000

-22

Au[dB]

-24 -26 -28 -30 -32

f[Hz]

Obr. 9.8 Frekvenční charakteristika programové dolní propusti.

V další tabulce 9.2 se poté nacházejí hodnoty změřené pro programovou pásmovou propust a na obrázku 9.9 je frekvenční charakteristika této pásmové propusti. Tato pásmová propust má dolní mezní frekvenci fm1PP = 260 Hz, což se liší o 10Hz proti původně nastaveným 250 Hz a horní mezní frekvenci fm2PP = 3kHz což odpovídá nastavené hodnotě. Tabulka 9.2 Hodnoty změřené po nastavení výhybky na pásmovou propust

f[Hz] 80 100 200 300 500 700 1000 2000 2200 2500 2800 3000 5000

Pásmová propust U2[V] Au[dB] 0,024 -29,897 0,055 -22,694 0,068 -20,851 0,07 -20,5993 0,073 -20,2348 0,08 -19,4394 0,078 -19,6593 0,0704 -20,5498 0,0592 -22,0548 0,052 -23,1812 -


0,024

𝐴𝑢[𝑑𝐵] = 20 ∗ log � 𝑉𝑂𝑈𝑇 � = 20 ∗ log � 0,75 � = −29,897 𝑑𝐵 𝐼𝑁

40

(7)

Frekvenční charakteristika výhybky - PP -15 -17

100

1000

10000

-19

Au[dB]

-21 -23 -25 -27 -29 -31

f[Hz]

Obr. 9.9 Frekvenční charakteristika programové pásmové propusti.

Jako poslední charakteristika byla změřena horní propust, s mezním kmitočtem fmHP = 3kHz. Změřené hodnoty jsou v tabulce 9.3 a frekvenční charakteristika poté na obrázku 9.10. Tabulka 9.3 Hodnoty změřené po nastavení výhybky na horní propust.

f[Hz] 1000 2000 3000 5000 7000 10000 20000 22000 25000

Horní propust U2[V] Au[dB] 0,0104 -37,1606 0,0472 -24,0224 0,0912 -18,3013 0,0912 -18,3013 0,0912 -18,3013 0,0752 -19,9769 0,0688 -20,7495 0,016 -33,4188


0,0104

𝐴𝑢[𝑑𝐵] = 20 ∗ log � 𝑉𝑂𝑈𝑇 � = 20 ∗ log � 𝐼𝑁

0,75

41

� = −37,1606 𝑑𝐵

(8)

Frekvenční charakteristika výhybky - HP -15 1000

10000

100000

Au[dB]

-20 -25 -30 -35 -40

f[Hz]

Obr. 9.10 Frekvenční charakteristika programové horní propusti.

Jak je patrné z frekvenční charakteristiky horní propusti, mezní frekvence se posunula na hodnotu fmHP = 3,5 kHz. Horní mezní frekvence je zde pak kvůli dodržení vzorkovacího teorému, kdy signálový procesor byl nastaven na vzorkování 48kHz, což by odpovídalo maximálnímu zpracovatelnému signálu 24kHz. Dále byl poté změřen útlum, použitý pomocí regulace VOLUME. Tyto hodnoty se nalézají v tabulce 9.4. Tabulka 9.4 Použitý útlum při měření jednotlivých nastavení výhybky

f[Hz] 100 1000 10000

DP 5,89 -

Útlum [dB] PP 6,37 -

HP 6,47

Tyto hodnoty byly zjištěny tak, že potenciometr byl nastaven na nulovou pozici, aby nevznikal útlum vlivem regulačního bloku VOLUME a pro jednotlivé frekvence byl změřen útlum, který se poté odečetl od hodnot změřených v tabulkách 9.1,9.2 a 9.3. Z těchto hodnot je patrné, že útlum pomocí funkce VOLUME není přes celé frekvenční pásmo lineární.

42

10 ZÁVĚR Tématem této Diplomové práce bylo navrhnout zařízení pro zpracování audio signálu pomocí signálového procesoru. Teoretická část : Řešení návrhu zařízení pro zpracování audio signálu pomocí signálového procesoru bylo rozděleno na několik částí. První část se zabývá výběrem vhodného typu signálového procesoru, kde základní požadavky jsou: nízká cena, jednoduchá programovatelnost a zároveň jednoduchá změna programu procesoru. Nakonec byl vybrán signálový procesor z rodiny SigmaDSP od výrobce Analog Devices s označením ADAU1445. K tomuto procesoru bylo navrženo schéma zapojení, které se nachází v příloze [A.1]. Dále bylo nutno vybrat vhodný typ analogově-digitálního převodníku pro převod vstupního signálu do digitální formy vhodné pro signálový procesor. Pro tento účel byl vybrán ADC/DAC převodník od firmy Analog Devices s označením AD1938, který v sobě kombinuje 4 ADC převodníky a zároveň 8 DAC převodníků. Schéma zapojení pro tento převodník je v příloze [A.2]. Jako další část návrhu bylo nutno vytvořit vstupní a výstupní filtry signálu. Pro tento účel byly tyto filtry použity stejné jaké doporučuje výrobce signálového procesoru a jako jejich základ byl použit operační zesilovač od firmy Analog Device s označením AD8608. Schémata pro zapojení vstupního a výstupního aktivního filtru jsou v příloze [A.3 , A.4]. Ještě bylo nutno navrhnout napájení jednotlivých obvodů. Proto byly vybrány dva napěťové regulátory, které budou na vstupu napájeny externím 5V zdrojem. Výstup těchto napěťových regulátorů je 3,3V, které jsou potřeba pro napájení signálového procesoru a ADC/DAC převodníku. Operační zesilovač AD8608 bude napájen z externího zdroje 5V. Schémata napájecích obvodů je možno nalézt v přílohách [A.5 , A.6]. Poté pak byly navrženy ještě obvody pro ovládání signálového procesoru, jako je resetovací obvod, který je v příloze [A.7]. Dále byly k signálovému procesoru přidány tlačítka, potenciometry a diody pro externí ovládání vnitřního programu signálového procesoru. Praktická část: V této části, bylo nejdříve nutné navrhnout desku plošných spojů, která byla navržena v programu EAGLE 5.0.0 a nachází se v příloze [B.1] strana TOP [B.2] strana BOTTOM a [B.3] osazovací plán. Deska byla navržena jako oboustranná s prokovením a rozměry 256 mm x 194 mm. Dále byla hotová deska osazena všemi součástkami dle osazovacího plánu, oživena a byly změřeny údaje potřebné pro porovnání s teoretickými hodnotami.

43

Vstupní filtr : Vstupní filtr je navržen jako aktivní pásmová propust s mezními frekvencemi fm1PP= 2,5Hz a fm2PP=200kHz. Sklon charakteristiky na frekvenci vyšší než 200kHz je potom 20dB/dek. Při měření reálné pásmové propusti poté došlo ke změně první mezní frekvence, která se posunula na hodnotu fm1PP´=21Hz. Druhá mezní frekvence zůstala dle navržené na 200kHz. 3ířka pásma tohoto filtr je potom tedy B = 199,979 kHz.Dále byla určena strmost tohoto filtru v nepropustném horním pásmu a to na 18,68 dB/dek, což přesně neodpovídá navržené strmosti. Jako poslední bod u vstupního filtru bylo zjištěno zesílení na několika frekvencích, kdy na frekvenci 100Hz bylo zesílení Au[-] = 1,77, na frekvenci 1000Hz Au[-] = 1,76 a na frekvenci 10kHz poté bylo zesílení Au[-]=1,74. Výstupní filtr : Výstupní filtr byl poté navržen jako aktivní dolní propust s mezním kmitočtem fm1DP=63kHz, kde sklon charakteristiky v nepropustném pásmu je 40dB/dek.Reálné měření se však mírně lišilo od teoretické simulace, kdy mezní kmitočet dolní propusti se posunul na frekvenci fm1DP´=62kHz. Sklon charakteristiky v nepropustném pásmu poté také neodpovídal teoretickým předpokladům, když sklon byl naměřen 34dB/dek. Zesílení výstupního filtru bylo změřeno také na třech frekvencích, kdy hodnoty Au[-] byly 0,94 , 0,95 a 0,95 pro frekvence 100Hz, 1kHz a 10kHz. Signálový procesor : Při testování komunikace signálového procesoru a počítače pomocí programátoru USBi došlo k chybě, kdy nebylo možné odeslat data do DSP přes sběrnici I2C. Proto byl program navržený pro tento procesor nahrán do vývojového kitu ADAU1701MINIZ a testování tohoto programu bylo provedeno na tomto kitu. Kompletní program pro signálový procesor vytvořený v programu SigmaStudio se poté nachází v příloze [E]. Jeho jednotlivé části byly popsány a zobrazeny v kapitole 9.1. V kapitole 9.2 poté byl změřen vliv výhybky signálu a její nastavení na výstupní signál. Tato výhybka má 3 nastavení : dolní propust, pásmová propust, horní propust. Jednoduchým rozevřením bloku výhybky lze v programu SigmaStudio měnit parametry, jako je mezní frekvence, zesílení či typ filtru. Poslední měření pak bylo provedeno pro 3 jednoduchá nastavení filtru a výsledky jsou popsány v kapitole 9.2, kdy měřená dolní propust měla mezní frekvenci fmDP=250Hz což odpovídalo nastavené hodnotě. Měření na pásmové propusti ukázalo mezní frekvence fm1PP=260Hz a fm2PP= 3kHz, což se od nastavené fm1PP=250Hz liší o 10Hz. Šířka pásma tohoto filtru pak byla B = 2740Hz. Jako poslední pak byla měřena horní propust s nastavenou mezní frekvencí na fmHP= 3Khz. Tato mezní frekvence se při měření posunula o 500Hz na hodnotu 3,5kHz. Na obrázku 9.10 frekvenční charakteristiky horní propusti pak, lze vidět ještě další mezní frekvenci, která je způsobena vzorkováním.

44

LITERATURA [1] SMÉKAL, Z., SYSEL, P. Signálové procesory. Praha: Sdělovací technika, 2006. ISBN: 80-86645-08- 8. [2] ZÖLZER, U. Digital Audio Signal Processing. 2nd edition. Chichester: John Wiley & Sons, 2008. ISBN-13: 978-0470997857 [3] Digitální Signálový procesor. Dostupné na www: http://cs.wikipedia.org/wiki/DSP/. [4] Texas Instrument. Dostupné na www: http://www.TI.com/. [5] Analog Devices. Dostupné na www: http://www.analog.com/.

[6] ANALOG DEVICES, Katalogové listy ADA1445 SigmaDSP Digital Audio Processor with Flexible Adio Routing Matrix. Analog Devices, Inc 2010, 92s. [cit. 20. Prosince 2011]. Dostupné z WWW: [7] ANALOG DEVICES, Katalogové listy AD1938 4 ADC/8DAC with PLL,192kHz,24-Bit Codec. Analog Devices, Inc 2011, 32s. [cit. 20. Prosince 2011]. Dostupné z WWW: [8] ANALOG DEVICES, Katalogové listy AD8608 Precision,Low Noise ,CMOS, Rail-toRail, Input/Output Operational Amplifiers. Analog Devices, Inc 2011, 24s. [cit. 21. Prosince 2011]. Dostupné z WWW: [9] ANALOG DEVICES, Katalogové listy ADP3336 Adjustable Low Dropout Regulator. Analog Devices, Inc 2011, 9s. [cit. 22. Prosince 2011]. Dostupné z WWW: [10] ANALOG DEVICES, Katalogové listy ADP3339 Low Dropout Regulator. Analog Devices, Inc 2011, 12s. [cit. 22. Prosince 2011]. Dostupné z WWW:

45

SEZNAM SYMBOLŮ, VELIČIN A ZKRATEK

DSP

( Digital signal processor ) Digitální signálový procesor

DAC

Digital / Analog převodník

ADC

Analog / Digital převodník

DPS

Deska plošných spojů

DP

Filtr typu dolní propust

PP

Filtr typu pásmová propust

HP

Filtr typu horní propust

46

SEZNAM PŘÍLOH A Návrh zařízení

48

A.1

Zapojení obvodu signálového procesoru ADAU1445............................ 48

A.2

Zapojení převodníku ADC/DAC AD1938. ............................................ 49

A.3

Zapojení vstupního filtru s obvodem AD8608. ...................................... 50

A.4

Zapojení výstupního filtru s obvodem AD8608. .................................... 50

A.5

Zapojení napěťového regulátoru s obvodem ADP3336. ........................ 51

A.6

Zapojení napěťového regulátoru s obvodem ADP3339. ........................ 51

A.7

Zapojení resetovacího obvodu. ............................................................... 52

A.8

Kompletní schéma zapojení zařízení. ..................................................... 53

B Desky plošných spojů

54

B.1

Deska plošných spojů strana TOP .......................................................... 54

B.2

Deska plošných spojů strana BOTTOM ................................................. 55

B.3

Deska plošných spojů - osazovací plán .................................................. 56

C Seznam součástek

57

D vytvořené zařízení

59

E Program pro signálový procesor

60

F

61

Kompletní schéma zapojení

47

A NÁVRH ZAŘÍZENÍ A.1

Zapojení obvodu signálového procesoru ADAU1445.

48

A.2

Zapojení převodníku ADC/DAC AD1938.

49

A.3

Zapojení vstupního filtru s obvodem AD8608.

A.4

Zapojení výstupního filtru s obvodem AD8608.

50

A.5

Zapojení napěťového regulátoru s obvodem ADP3336.

A.6

Zapojení napěťového regulátoru s obvodem ADP3339.

51

A.7

Zapojení resetovacího obvodu.

52

A.8

Kompletní schéma zapojení zařízení.

53

B

DESKY PLOŠNÝCH SPOJŮ

B.1

Deska plošných spojů strana TOP

54

B.2

Deska plošných spojů strana BOTTOM

55

B.3

Deska plošných spojů - osazovací plán

56

C SEZNAM SOUČÁSTEK Kondenzátory Součástka C1 C2 C5 C9 C15 C35 C36 C37 C41 C42 C47 C48 C57 C58 C59 C66 C67 C68 C75 C76 C77 C82 C84 C86 C119 C121

Hodnota 10uF

Dodatek SMD Electrolyt Pouzdro B

C3 C4 C6 C7 C8 C10 C11 C12 C13 C14 C16 C17 C18 C19 C20 C21 C22 C23 C24 C25 C26 C27 C28 C29 C32 C40 C43 C44 C45 C46 C51 C69 C83 C85 C120 C122 C123 C30 C31 C33 C34 C38 C39 C49 C56 C65 C74 C52 C53 C61 C62 C70 C71 C79 C80 C87 C93 C96 C99 C104 C107 C112 C115 C88 C91 C92 C100 C103 C108 C111 C116 C89 C94 C97 C101 C105 C109 C113 C117 C90 C95 C98 C102 C106 C110 C114 C118

100nF

SMD velikost 1206

22pF 33nF 1,8nF 5,6nF 390pF 120pF 1nF

SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206

150pF

SMD velikost 1206

470pF

SMD velikost 1206

47uF

SMD Electrolyt Pouzdro B

3,3nF

SMD velikost 1206

Součástka R1 R2 R3 R4 R5 R6 R9 R10 R11 R12 R88 R89 R90 R7 R8 R13 R14 R15 R16 R21 R22 R87 R17 R18 R19 R51 R52 R20 R23 R30 R37 R44 R58 R60 R64 R68 R72 R76 R80 R84

Odpory Hodnota 1kΩ 10kΩ 30Ω 562Ω 78,7kΩ 140kΩ 200Ω 100kΩ 49,9kΩ

57

Dodatek SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206 SMD velikost 1206

R24 R25 R26 R27 R31 R32 R33 R34 R38 R39 R40 R41 R45 R46 R47 R48 R28 R29 R35 R36 R42 R43 R49 R50 R53 R54 R55 R56 R61 R62 R65 R66 R69 R70 R73 R74 R77 R78 R80 R81 R57 R59 R63 R67 R71 R75 R79 R83 R85 R86 R91

Součástka D1 D2 IC1 LED1 LED2 LED3 LED4 LED5 Q1 Q2 S1 S2 S3 S4 S11 S12 S13 S5 S6 S7 S8 S9 T1 U$1 U$2 U$3 U$4 U$5 U$6 U$7 U$8 U$9 X1 X2 X3 X4 X5 X6

5,76kΩ

SMD velikost 1206

237Ω

SMD velikost 1206

4,75kΩ

SMD velikost 1206

604Ω

SMD velikost 1206

2kΩ 1,5kΩ

SMD velikost 1206 SMD velikost 1206

Ostatní Hodnota MBRS130LT3 1SMBATG 24LC256SN žlutá 12,288 MHz

MMBT3904LT3GO ADAU1445 ADP3339 ADP3336 ADM811 AD1938 AD8608 AD8608 AD8608 AD8608 konektor

58

Dodatek pouzdro SMB pouzdro SMB Paměť 24LC256-I/SM SMD velikost 1206 krystal přepínač SMD spínač SMD Tranzistor pouzdro SOT23

JACK 3,5mm do DPS

D VYTVOŘENÉ ZAŘÍZENÍ

59

T3_4

ADC In1

T3 Nx1-1 Output1

T3_2

Stimulus2

X1 Crossover1_2

T3_3 SW vol 1 Stimulus1

X1_2 Probe1

T2 center+front

Output2 Input1

Nx1-1_2 Crossover1 GPI1

T1 Togg1 T3_5 Interface Write1

Interface Read1

Nx1-1_3 Output1_2 Crossover1_4

Probe1_2

T2_2 Stimulus2_2

Mid EQ1_2

X1_3

Output2_2 Nx1-1_4

SW vol 1_2 Stimulus1_2

Crossover1_3

X1_4

ADC In1_2 Stimulus2_3

T3_6 X1_5

Nx1-1_5 Output1_3 SW vol 1_3

Stimulus1_3

SW vol 1_4 Crossover1_6

X1_6 Mid EQ1

Probe1_3

T2_3

Output2_3 Nx1-1_6 Crossover1_5

File:

diplom práce.dspproj - Main

Page 1 of 1

X2

PG203J

X1

PG203J

1 2 3 4 5

1 2 3 4 5

GND

GND

L4

L3

L2

L1

R23

GND

C73

100pF

GND

C64

GND

C55

100pF

GND

C46

100pF

100pF

R30

10uF

10uF

+

+

+

GND

C78

100nF

VREF

VREF

5k76

R45

GND

C69

100nF

VREF

VREF

5k76

R38

GND

C60

100nF

VREF

VREF

5k76

R31

GND

C51

100nF

VREF

VREF

5k76

R24

-IN_D

+IN_D

-IN_C

+IN_C

-IN_B

+IN_B

-IN_A

+IN_A

-

+

-

+

-IN_D

+IN_D

-IN_C

+IN_C

-IN_B

+IN_B

-IN_A

+IN_A

-

+

-

+

-

+

-

+

-

+

5k76

R34

5k76

R33

OUT

5k76

R41

5k76

R40

OUT

5k76

5k76

R48

5k76

R47

-

OUT

OUT

5k76

R46

OUT_D

OUT_C

OUT_B

OUT_A

OUT_D

OUT_C

OUT_B

OUT_A

OUT

OUT

5k76

R32

R39

+

OUT

5k76

R27

5k76

R26

OUT

5k76

R25

+

+

+

+

+

+

+

+

237r

R50

237r

R49

237r

R43

237r

R42

237r

R36

237r

R35

237r

R29

237r

R28

J1

1nF

1nF

1nF

1nF

1nF

GND

C80

C79

100pF

C81

C71

C70

100pF

C72

1nF

1nF

GND

C62

C61

100pF

C63

C53

+5V

1nF

100pF

C54

IN1-

IN1+

IN0-

IN0+

1SMBATG

IN3-

IN3+

IN2-

IN2+

+

C83

100nF

AVDD

C4

GND

10uF

C82

GND

OUT2

OUT

C84 100nF

C6

100nF

C119100nF

10uF

C9

GND

S10

2

GND

100nF

1

C123

9 7 5 3 1

3

5

10 8 6 4 2

SV1

10uF C120

4

6 S10

10uF C85

V+

V+

V-

V-

10uF

OUT2

adp3339 OUT

IN

DVDD-3,3V

10uF

C1

V-

C3

100nF

V+

V+

C5 100nF

IN

140k

R18

10nF

V-

MBRS130LT3

GND

75k7

V+ V+ VV-

D2

1 JP2 2 3

FB

+

V+ V+ VV-

D1

+5V

C52

GND

GND

3 2 1

+

GND

GND

GND

GND

C2

R17

OUT3

+

OUT2

200R

FB

+

+

R19 LED5

OUT1

3 2 1

6 7

10uF

EEPROM Array

24LC256SN

A2 A1 A0

SCL WP

IC1

C122

C121 100nF

DVDD

VCC

GND

SDA

GND

5

10uF

C86

GND

200R

OUT3

R51 R52

200R

DVDD

FILTR1 GND

GND

R22

562R

LED1

SDATA_IN0

LED4 LED3

GND

SDA/COUT

SCL/CCLK

CLATCH

ADDR0

MP8

MP9

MP10

MP11

LRCLK0

IOVDD2

DGND2

BCLK0

SDATA_IN0

LRCLK1

BCLK1

SDATA_IN1

LRCLK2

BCLK2

DVDD

GND

100nF

C13

AVDD

GND

GND

100nF

C23

DVDD

3 4

3 4

3 4

3 4

S8

S5

S6

S7

DVDD

ADDR1/CDATA

R13

LRCLK3

BCLK3

IOVDD

DGND

100nF

SDATA_IN2

GND

R15 562R

R14 562R

R16 562R

C21

IOVDD 100nF

LRCLK0 562R

LED2

BCLK0

SDATA_IN1

C18

IOVDD 100nF

DVDD

OUT7

OUT6

OUT5

OUT4

GND

1

ON

GND

MCLKI/XI

AGND

GND

PD/RST

OR4

OL4

OR3

OL3

AVDD

AGND2

GND

GND

DGND

SDATA_OUT3DSDATA4

1 2

1 2

1 2

1 2

AVDD

IOVDD

DVDD

MCLKO/XO

ADDR1/CDATA

SDA/COUT

SCL/CCLK

CLATCH

ADDR0

MP8

MP9

MP10

MP11

LRCLK0

IOVDD2

DGND2

BCLK0

SDATA_IN0

LRCLK1

BCLK1

SDATA_IN1

LRCLK2

BCLK2

SDATA_IN2

LRCLK3

BCLK3

IOVDD

DGND

DVDD

1

ON

GND

DVDD

AVDD

AVDD

DGND

DSDATA4

PD/RST

OR4

OL4

OR3

OL3

AVDD

AGND2

MCLKO/XO

MCLKI/XI

AGND

DVDD

5n6F

C38

IOVDD

GND

10uF

C35

AVDD

GND

10uF

C36

PVDD

+

100nF

OUT2

C7

ADAU1445

390pF

C39

DVDD

IOVDD

DVDD-3,3V

GND

AD1938

GND

SDATA_OUT3

10uF

C37

DVDD

PVDD

GND

DGND2

CCLK

CLATCH

OL1

OR1

OL2

OR2

AGND3

AVDD2

AGND4

FILTR

AGND5

DVDD

22pF

AGND3

AVDD2

AGND4

FILTR

AGND5

DGND2

CCLK

CLATCH

OL1

OR1

OL2

OR2

SDATA_OUT4

SDATA_IN8

BCLK10

LRCLK10

DGND6

IOVDD6

BCLK11

LRCLK11

DGND5

IOVDD5

CLKOUT

RESET

MP3/ADC3

MP2/ADC2

MP1/ADC1

MP0/ADC0

PLL1

PLL0

SDATA_OUT8

GND

GND

BCLK9

LRCLK9

SDATA_OUT7

PVDD

10uF

BCLK8

DVDD3

SDATA_OUT6

33nF

C33

IOVDD

C19 SDATA_OUT5

AVDD

C41

GND

GND

100nF

C40

GND

AVDD

22pF

Q1 12.288MHz C30 C31

DVDD

10uF

C15

IOVDD

+

OUT1

VREF

+

C50

C57

1 JP3 2 3

2k

C49

C56

BCLK4 BCLK4

120pF

120pF

10uF

10uF

C47

C48

C58

C59

10uF

10uF

49k9

49k9

49k9

R37

R44

49k9

C65

C74

C66

C75

10uF

10uF

120pF

120pF

C67

C68

10uF

C76

C77

10uF

10uF

10uF

+

8 4

IOVDD8

+

C8

SD

R85

100nF

SD

2k

DVDD8

ADP3336

100nF 100nF

1 JP1 2 3

Q2 12.288MHz

SDATA_OUT1

+

LRCLK7

IN2

C45

100nF 10k

C44

DGND3

DGND8 DGND8

C17 R88

SDATA_IN3 SDATA_IN3 IOVDD3

BCLK7

IN1

R89

DVDD9 DVDD9

DGND3

C22 R90

1 JP4 2 3

10k

R9

BCLK6 BCLK6

SDATA_OUT0 SELFBOOT

SDATA_OUT0 SDATA_OUT0 SELFBOOT

SDATA_IN4 SDATA_IN4 RSVD RSVD

LRCLK4 LRCLK4 CLKMODE1 2

LRCLK6 LRCLK6

SDATA_OUT1 SDATA_OUT1

10k

CLKMODE0 CLKMODE0

100nF

S2

CLKMODE1

R2 S1

R3 C12

1

1k SWS001 10k R11 C16

IOVDD7

+3V3 DSDATA3

IOVDD3

10k

562R ADC2RN IN3ADC2RN DSDATA2

SDATA_OUT2 DSDATA3

LF

10k R10 100nF

BCLK5 BCLK5 MP6

LRCLK5

R21 LF

ADC2RP IN3+ ADC2RP DSDATA1

SDATA_OUT1 DSDATA2 SDATA_OUT0 DSDATA1

SDATA_IN6 SDATA_IN6

SDATA_OUT2 SDATA_IN5 SDATA_IN5 MP5 MP5

LRCLK5 MP7 MP7

SWS001 R4 10k

MP6

10k

PLL2 PLL2 2 1

10k R12 AVDD4 AVDD4 DVDD DVDD

SDATA_OUT2 SDATA_OUT2 MP4 MP4

IN2ADC2LN ADC2LN DBCLK DBCLK

BCLK9

DGND7

IN2

OUT0

OUT1

OUT2

DVDD

DGND5

IOVDD5

CLKOUT

RESET

MP3/ADC3

MP2/ADC2

MP1/ADC1

MP0/ADC0

PLL1

PLL0

SDATA_OUT8

DGND6

IOVDD6

BCLK11

LRCLK11

SDATA_OUT7

BCLK10

LRCLK10

SDATA_OUT6

BCLK9

LRCLK9

SDATA_OUT5

SDATA_IN8

BCLK8

OUT3

AVDD

1.8nF

C34

GND

100nF DVDD2

DVDD

GND

100nF

IOVDD8 DVDD4 DVDD3

100nF

DGND4 DGND4

C24 IN1ADC1RN ADC1RN

IN2+ ADC2LP ADC2LP DLRCLK DLRCLK

LRCLK9

ASDATA2 ASDATA2

SDATA_IN1

100nF

C43

GND

100nF

C29

GND

GND

10uF

C42

IOVDD

IOVDD

BCLK9

LRCLK9

100nF

C32

100nF

C20

10k

GND

R5

S3 10k

FILTR1

2

S4 SWS001

2

R6 SWS001 1 1

DVDD8 IOVDD4 IOVDD4

100nF

VDRIVE VDRIVE

C25 R1

XTAL0 XTAL0

T1 1k IN0+ ADC1LP ADC1LP

IN0ADC1LN ADC1LN

IN1+ ADC1RP ADC1RP ASDATA1 ASDATA1

ABCLK ABCLK

BCLK0

ALRCLK ALRCLK

LRCLK0 SDATA_IN0

R87

ON ON

SDATA_OUT3 AVDD3

XTAL1 XTAL1 CM CM CIN CIN

562R

PLL_FILT

LRCLK7

100nF

1

1

3 4

GND GNDDVDD S9

DVDD

LRCLK8 AVDD

1 2

GND

S

S

AVDD

AVDD

A E

IN1

C10

SDATA_IN7 SPDIFI

SDATA_OUT4 SPDIFO SPDIFO

BCLK7 PGND

C26

SDATA_OUT3 COUT

C27

LRCLK8 AVDD

100nF

SDATA_IN7 SPDIFI +

PVDD PVDD

100nF

MR

VCC

DVDD

GND

R30 R8

IOVDD7 AGND AGND

100nF

PLL_FILT AVDD3

COUT

+

R30 R7

A E

MR

VCC

GND

RESET

RESET

GND

GND

1k GND

OUT7

OUT6

OUT5

OUT4

OUT3

OUT2

OUT1

OUT0

4k75

R81

4k75

R82

4k75

R78

R77 4k75

4k75

R74

R73 4k75

4k75

R70 4k75

R69

4k75

R66

R65 4k75

4k75

R62

R61 4k75

4k75

R54

R53 4k75

4k75

R56 4k75

R55

GND

C115

100pF

GND

C112

100pF

GND

C107

100pF

GND

C104

100pF

GND

C99

100pF

GND

C96

100pF

GND

C87

100pF

GND

C93

100pF

-IN_D

+IN_D

-IN_C

+IN_C

-IN_B

+IN_B

-IN_A

+IN_A

-IN_D

+IN_D

-IN_C

+IN_C

-IN_B

+IN_B

-IN_A

+IN_A

C92 C88

AVDD

100nF

DGND7

DVDD5

DVDD4

C14

PGND

C11

R20

-

+

-

+

-

+

-

+

-

+

-

+

-

+

-

+ OUT

OUT

OUT

OUT

OUT

OUT

OUT

OUT

OUT_D

OUT_C

OUT_B

OUT_A

OUT_D

OUT_C

OUT_B

OUT_A

604R

R83

604R

R79

604R

R75

604R

R71

604R

R67

604R

R63

604R

R59

604R

R57

+

C94 +

C89

470pF 470pF 470pF 470pF 470pF

C91 C100 C103 C108 C111 C116

470pF 470pF 470pF

+

+

+

+

47uF 47uF 47uF 47uF 47uF

C97 C101 C105 C109 +

+

C113 C117

C118

3n3F

C114

3n3F

C110

3n3F

C106

3n3F

C102

3n3F

C98

3n3F

C90

3n3F

C95

3n3F

GND

R58

GND

R60

GND

R64

GND

R68

GND

R72

GND

R76

GND

R80

GND

R84

47uF 47uF 47uF

49k9 49k9 49k9 49k9 49k9 49k9 49k9 49k9

14/05/2012 10:58:46 f=0.39 C:\Program Files (x86)\EAGLE-5.0.0\projects\semestralka\adau1445.sch (Sheet: 1/1) C28

R86

+

GND

5 4 3 2 1

GND

5 4 3 2 1

GND

5 4 3 2 1

GND

5 4 3 2 1

PG203J

X6

PG203J

X5

PG203J

X4

PG203J

X3

ZAŘÍZENÍ PRO ZPRACOVÁNÍ AUDIO SIGNÁLU POMOCÍ SIGNÁLOVÉHO PROCESORU

Recommend Documents