Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Y36SAP

2007

Y36SAP-4 Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač 2007-Kubátová

Y36SAP-Logické obvody typické

1

Často používané funkce • Majorita: nabývá hodnotu 1, když většina proměnných je rovna 1 • Majorita ze 3 … M3 (2 nebo 3)

M 3 (a, b, c) = a.b.c + a.b.c + a.b.c + a.b.c Úpravami, algebraicky nebo v mapě dostaneme:

M 3 (a, b, c) = a.b + a.c + b.c

2007-Kubátová


2

1

Y36SAP

2007

XOR

a ⊕ b = a b + ab a b + 0 + ab + 0 = a b + a a + ab + bb = a ( a + b ) + b ( a + b ) = a.ab + b.ab

2007-Kubátová


3

Dekodéry

0 2007-Kubátová


4

2

Y36SAP

2007

Dekodéry … obecně, jak navrhnout Dekodér 2z5…. BCD

2007-Kubátová


5

Multiplexor - princip

2007-Kubátová


6

3

Y36SAP

2007

Multiplexor Multiplexor

Y = A1. A0.D 0 + A1. A0.D1 + A1. A0.D 2 + A1. A0.D 3 2007-Kubátová


7

Multiplexor

y

poznámka: v CMOS je 2 vstupový MUX realizován pomocí přenosových hradel, tzn. jen 6 transistorů 2007-Kubátová


8

4

Y36SAP

2007

Demultiplexor

2007-Kubátová


9

2007-Kubátová


10

5

Y36SAP

2007

Sčítačka a 0 0 0 0 1 1 1 1

b 0 0 1 1 0 0 1 1

p 0 1 0 1 0 1 0 1

2007-Kubátová

q 0 0 0 1 0 1 1 1

s 0 1 1 0 1 0 0 1

s = abp + abp + abp + abp q = abp + abp + abp + abp


11

Poloviční sčítačka – half-adder Úplná binární sčítačka:

Poloviční sčítačka (HA):

s = a⊕b q = a.b 2007-Kubátová

a 0 0 1 1


b 0 1 0 1

q

0 0 0 1

s 0 1 1 0 12

6

Y36SAP

2007

Sčítačka pomocí půlsčítaček

a⊕b

p.(a ⊕ b)

a.b

q = ab + p.(a ⊕ b) = ab + p(ab + ab)=ab + ap + bp 2007-Kubátová


13

Paralelní sčítačka S=A+B A= …a2a1a0 B= …b2b1b0

2007-Kubátová


14

7

Y36SAP

2007

Registry • n- klopných obvodů řízené společným hodinovým signálem – zde příklad 4 bitového registru

2007-Kubátová


15

Registr s asynchronním nastavením a nulováním Poznámka: asynchronní nastavení na 1 nebo nulování má přednost před vstupy I3 – I0

2007-Kubátová


16

8

Y36SAP

2007

Registr s řízením zápisu – „paralelní load“

2007-Kubátová


17

Posuvný registr

2007-Kubátová


18

9

Y36SAP

2007

Posuvný registr s řízením zápisu a směrem posuvu

2007-Kubátová


19

Posuvný registr - zjednodušený

2007-Kubátová


20

10

Y36SAP

2007

Čítače • Speciální typ registru, který v sobě zahrnuje funkci inkrementu (dekrementu) – může čítat nahoru nebo (i) dolů • Jsou tzv. úplné a neúplné čítače: – úplné čítače M(modulo) 2n - čítají do 4, 8, 16, 32, .... , neúplné např. do 10, 60, 80, 97,... • Obvykle čítají v binárním kódu • Ale jsou čítače i v jiných kódech (např. v 1 z n nebo v Grayově kódu – aby se měnila jen jedna vnitřní proměnná) • Jsou čítače synchronní i asynchronní 2007-Kubátová


21

Příklad – čítač M4 v binárním kódu Navrhněte čítač M4 – vstup E (enable counting), synchronní, v binárním kódu Moore, graf a tabulka přechodů a výstupů

Q/E 0

0

0/00 1

0

1 3/11

0

1/01 1

1 2/10

2007-Kubátová

1

Y

0

0

1 00

1

1

2 01

2

2

3 10

3

3

0 11

0 Y36SAP-Logické obvody typické

22

11

Y36SAP

2007

Příklad – čítač M4 v binárním kódu E q1q0

00 01 10 11

0

1

00 01 10 11

01 10 11 00

q1 q0

E

1

1

0

1

0

0

1

Dq0 = q0 E + q0 E = q0 ⊕ E q1 q0

Výstupy: Y0 = q0, Y1 = q1 2007-Kubátová

0

E

0

0

1

1

0

1

0

1

Dq1 = q0 q1 + q1 E + q0 q1 E


23

Čítač M16

Přenosy C1-C4 E⊕Q0

D1 = E.Q 0 ⊕ Q1 = 2007-Kubátová

Q 0Q1 +obvody Q1E typické + Q 0Q1E Y36SAP-Logické

HA – half adder

24

12

Y36SAP

2007

Čítače neúplné Příklad1: navrhněte čítač M5 v binárním kódu. Příklad2: navrhněte vratný čítač M4 v Grayově kódu, pro vstup D=0 čítá nahoru, pro D=1 dolů. Otázka: Jak bude vypadat čítač typu Mealy?

2007-Kubátová


25

Hazardy • • • •

Co je hazard Důvody vzniku hazardů Nalezení Kdy vadí a kdy ne Poznámka: zde se budeme zabývat jen statickým hazardem. Existuje ještě dynamický hazard a hazardy v sekvenčních obvodech asynchronních.

2007-Kubátová


26

13

Y36SAP

2007

Co je a jak vzniká hazard • Krátká neočekávaná změna výstupního signálu – glitch • Signál se ze vstupu na výstup šíří různými, ale konvergujícími cestami, z důvodů zpoždění na hradlech i vodičích cestami s různým zpožděním • Statický hazard – výstup má být trvale v 0 nebo 1 (má mít stejnou úroveň), místo toho se objeví krátká změna do opačné úrovně • 0-1-0 ......... statický hazard v 0 • 1-0-1 ..........statický hazard v 1 2007-Kubátová


27

Statický hazard v 1 - příklad y z

x

F = xy + yz Ze vstupu y na výstup F vedou dvě cesty, které se nejdříve rozpojí a pak zase spojí

2007-Kubátová


28

14

Y36SAP

2007

Hledání hazardu v časovém diagramu

Hledám podmínky pro proměnnou y (dvě cesty), tzn. Pro x = z = 1 ................. hradla AND xy + yz = 1, ale uvidíme:

2007-Kubátová


29

Kdy hazardy vadí? • Co je hazard-free design? • Hazardy v návrhu kombinačních obvodů nejsou kritické, protože se výstupy po „nějaké“ (krátké) době vždycky ustálí ve správných hodnotách • Naopak v sekvenčních obvodech mohou přivést klopný obvod do nesprávného stavu, a tím celý obvod i do nevratného „špatného“ vnitřního stavu • Řešení – synchronní návrh a správný výpočet maximální hodinové frekvence 2007-Kubátová


30

15

Y36SAP

2007

Typy výstupů, připojení ke sběrnici • Standardní výstup … totem-pole –Výstupy nelze spojovat !!!

• Otevřený kolektor … open collector (OC) –Montážní součin – wired-AND gate (TTL)

• Třístavový výstup … tri-state output –Připojení ke sběrnici, 3 stavy: H, L, Z – vysoká impedance 2007-Kubátová


31

TTL struktura -standardní

2007-Kubátová


32

16

Y36SAP

2007

Otevřený kolektor Chybí pull-up transistor a odpor

OC … open collector 2007-Kubátová


33

Třístavový výstup

Upgrade na 3 stavy – H, L, Z 2007-Kubátová


34

17

Y36SAP

2007

CMOS – complementary metal-oxidsemiconductor logic

2007-Kubátová


35

2007-Kubátová


36

18

Y36SAP

2007

2007-Kubátová


37

19

Y36SAP 2007 Y36SAP-4. Logické obvody kombinační a sekvenční používané v číslicovém počítači Sčítačka, půlsčítačka, registr, čítač

Recommend Documents